[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5779582B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5779582B2
JP5779582B2 JP2012528159A JP2012528159A JP5779582B2 JP 5779582 B2 JP5779582 B2 JP 5779582B2 JP 2012528159 A JP2012528159 A JP 2012528159A JP 2012528159 A JP2012528159 A JP 2012528159A JP 5779582 B2 JP5779582 B2 JP 5779582B2
Authority
JP
Japan
Prior art keywords
signal
light emitting
line
switching transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012528159A
Other languages
English (en)
Other versions
JPWO2013014703A1 (ja
Inventor
敏行 加藤
敏行 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of JPWO2013014703A1 publication Critical patent/JPWO2013014703A1/ja
Application granted granted Critical
Publication of JP5779582B2 publication Critical patent/JP5779582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Stereoscopic And Panoramic Photography (AREA)
  • Electroluminescent Light Sources (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

本発明は、立体映像の表示に適するように構成された映像表示システム、映像表示方法及び表示装置に関する。
従来、立体映像を表示させるために各種の方式が検討されている。その一例として、立体映像を視認するための視差に対応した一方の眼用の画像情報及び他方の眼用の画像情報を表示装置に交互に表示し、電子シャッター付メガネのシャッターを切替えることにより立体映像を生成する方式がある（例えば、特許文献１参照）。
この方式では、立体映像の一画面の映像信号は、一方の眼用の画像情報が設定された第１フレームと他方の眼用の画像情報が設定された第２フレームとに分離される。そして、表示部に次の書き換え信号が入力されるまで前の画像の輝度が保持されるホールド型の表示方法により、第１フレームの画像情報と第２フレームの画像情報が交互に表示部に表示される。視聴者は、第１フレーム及び第２フレームに同期して左右のシャッターの開閉を行う電子シャッター付メガネを介して一画面分の立体映像を認識できる。
また、第１フレームの映像信号の表示期間と第２フレームの映像信号の表示期間との間に黒表示期間を設けることで、視聴者が第１フレームの映像と第２フレームの映像を混同して認識しないように構成されている。
国際公開２０１０−０８２４７９号公報
図１５は、特許文献１に記載の表示装置における画像表示の走査タイミングの一例を示す図であり、（ａ）は走査タイミングを示す図、（ｂ）はシャッター付き眼鏡の右眼用シャッターのタイミングを示す図、（ｃ）はシャッター付き眼鏡の左眼用シャッターのタイミングを示す図である。
特許文献１に記載されている画像表示装置では、図１５（ｂ）、（ｃ）に示すように、第１の時刻ｔ１にシャッター付き眼鏡のシャッター切替が開始され、図１５（ａ）に示すように、第１の時刻ｔ１から第３の時刻ｔ３にかけて全表示ラインに対する表示データの書き込み走査が行われる。また、第３の時刻ｔ３に、全表示ラインが同時に発光を開始する。また、第４の時刻ｔ４に、全表示ラインの発光が停止し、シャッター切替と表示データの書き込み走査が開始される。
このような信号制御により、特許文献１に記載されている画像表示装置は、最後に書き込み走査が完了する表示ライン（第１０８０ライン）の書き込み走査完了のタイミング（例えば、第３の時刻ｔ３及び第６の時刻ｔ６）に、全ての表示ラインで同時に発光を開始することができる。
しかし、図１５に示す画像表示装置では、全面同時発光、同時消光することにより、一般的なゲートドライバにより、表示される画像を最大限明るくするための駆動を行っていた。そのため、全画面同時に発光する図１５に示す表示方法では、電源回路への負荷が大きくなるという問題が生じていた。また、全ラインの書き込みが完了するまで発光できないので、比較的に暗い表示になるという問題があった。
本発明は上述の問題に鑑みてなされたものであり、明るく高画質な３Ｄ映像表示を実現できる表示装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第１のパルス及び第２のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第１のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第２のパルスに基づいて、前記信号線から発光データが書き込まれ、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。
本発明によれば、明るく高画質な３Ｄ映像表示を実現できる表示装置を提供することができる。
図１は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図２は、本発明の実施の形態１に係る走査線駆動回路の構成を示す図である。 図３は、図２に示した走査線駆動回路の動作を示すタイミングチャートである。 図４は、発光画素の映像表示の一例を示す図であり、（ａ）は従来の映像表示を示す図、（ｂ）は本発明による映像表示を示す図である。 図５は、発光画素の映像表示の他の例を示す図であり、（ａ）は図４（ａ）に示した例から書き込み速度を変更したときの動作による従来の映像表示を示す図、（ｂ）は本発明において、図４（ｂ）に示した例から書き込み速度を変更したときの動作による映像表示を示す図である。 図６は、本発明の実施の形態２に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図７は、本発明の実施の形態２に係る走査線駆動回路の構成を示す図である。 図８は、図７に示した走査線駆動回路の動作を示すタイミングチャートである。 図９は、本発明の実施の形態３に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１０は、本発明の実施の形態４に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１１は、本発明の実施の形態５に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１２は、本発明の実施の形態６に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１３は、本発明の実施の形態７に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１４は、本発明の実施の形態８に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１５は、従来技術に係る表示装置における画像表示の走査タイミングの一例を示す図であり、（ａ）は走査タイミングを示す図、（ｂ）はシャッター付き眼鏡の右眼用シャッターのタイミングを示す図、（ｃ）はシャッター付き眼鏡の左眼用シャッターのタイミングを示す図である。 図１６は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第１のパルス及び第２のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第１のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第２のパルスに基づいて、前記信号線から発光データが書き込まれ、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。
本発明では、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。
また、本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と前記信号線を駆動する信号線駆動部とを有する駆動部と、を具備し、前記走査線駆動部は、第１のパルス及び第２のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第１のパルスに基づいて、前記信号線から発光データが書き込まれ、前記走査信号のうちの前記第２のパルスに基づいて、発光画素の行単位で順次、発光状態が開始され、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。
これにより、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。
また、本発明の一態様に係る表示装置は、前記走査線駆動部は、第１の信号を第１の周期を有するクロック信号に基づいて順次出力する第１シフトレジスタと、第２の信号を前記第１の周期とは異なる第２の周期を有するクロック信号に基づいて順次出力する第２シフトレジスタと、入力された前記第１の信号及び前記第２の信号の論理和及び論理積のうちのいずれか一方を求め、前記第１の信号に基づく第１のパルス及び前記第２の信号に基づく第２のパルスを含む走査信号として出力する論理回路とを備えることを特徴とする。
これにより、異なる周期のパルス信号を走査信号として走査線に出力することができるので、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。
また、本発明の一態様に係る表示装置は、前記第２の周期は、前記第１の周期よりも長いことを特徴とする。
また、本発明の一態様に係る表示装置は、前記第１の周期は、前記第２の周期よりも長いことを特徴とする。
これにより、映像信号の書き込み速度を維持しつつ、高い輝度の映像を表示することができる。これにより、明るく高画質な３Ｄ映像表示を実現することができる。
また、本発明の一態様に係る表示装置は、前記複数の発光画素の各々は、少なくとも、発光素子と、電圧を保持する第１のコンデンサと、前記第１のコンデンサに保持された電圧に応じたドレイン電流またはソース電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタと、所定の参照電位を供給する第１の参照電位線と前記駆動トランジスタのゲート電極との導通及び非導通を切り換える第１スイッチングトランジスタと、前記信号線と前記第１のコンデンサとの導通及び非導通を切り換える第２スイッチングトランジスタと、前記第１のコンデンサと前記駆動トランジスタのソース電極との導通及び非導通を切り換える第３スイッチングトランジスタと、を備え、前記表示装置は、さらに前記発光画素に電源供給を行う第１電源線及び第２電源線と、前記第３スイッチングトランジスタに制御信号を供給する制御線とを備えることを特徴とする。
これにより、上記した特長を備える走査線駆動回路を実現することができる。
また、本発明の一態様に係る表示装置は、前記発光画素において、前記発光素子の一方の電極は、前記第２電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのソース電極に接続され、前記駆動トランジスタのドレイン電極は、前記第１電源線に接続され、前記第１のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第１のコンデンサの他方の電極は、前記第２スイッチングトランジスタのドレイン電極またはソース電極に接続され、前記第１スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第２スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第３スイッチングトランジスタのゲート電極は、前記制御線に接続され、前記発光画素は、一方の電極が前記第１のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第２の参照電位線に接続された第２のコンデンサをさらに備えることを特徴とする。
これにより、ｎ型トランジスタによる発光画素に対して異なる周期のパルス信号を走査信号として走査線に出力することができる走査線駆動回路を実現することができる。
また、本発明の一態様に係る表示装置は、前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタは、ｎ型の薄膜トランジスタであり、前記論理回路は、前記第１の信号及び前記第２の信号の論理和を求める回路であることを特徴とする。
また、本発明の一態様に係る表示装置は、前記駆動部は、前記走査信号のうちの前記第１のパルスにより前記第１スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、前記走査信号のうちの前記第２のパルスにより前記第２スイッチングトランジスタを導通させ、前記信号線から前記第１のコンデンサに前記発光データを書き込み、前記制御線から供給される制御信号により前記第３スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第１のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とすることを特徴とする。
また、本発明の一態様に係る表示装置は、前記発光画素において、前記発光素子の一方の電極は、前記第２電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのドレイン電極に接続され、前記駆動トランジスタのソース電極は、前記第１電源線に接続され、前記第１のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第１のコンデンサの他方の電極は、前記第２スイッチングトランジスタのドレイン電極またはソース電極に接続され、前記第１スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第２スイッチングトランジスタのゲート電極は、前記走査線に接続され、前記第３スイッチングトランジスタのゲート電極は、前記制御線に接続され、前記発光画素は、一方の電極が前記第１のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第２の参照電位線に接続された第２のコンデンサをさらに備えることを特徴とする。
これにより、ｐ型トランジスタによる発光画素に対して異なる周期のパルス信号を走査信号として走査線に出力することができる走査線駆動回路を実現することができる。
また、本発明の一態様に係る表示装置は、前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタは、ｐ型の薄膜トランジスタであり、前記論理回路は、前記第１の信号及び前記第２の信号の論理積を求めるものであることを特徴とする。
また、本発明の一態様に係る表示装置は、前記駆動部は、前記走査信号のうちの前記第１のパルスにより前記第１スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、前記走査信号のうちの前記第２のパルスにより前記第２スイッチングトランジスタを導通させ、前記信号線から前記第１のコンデンサに前記発光データを書き込み、前記制御線から供給される制御信号により前記第３スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第１のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とすることを特徴とする。
また、本発明の一態様に係る表示装置は、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より後に、前記複数の発光画素の最初の行の発光状態を開始することを特徴とする。
これにより、複数の発光画素の全てが同時に消光状態となる期間を設けることができる。
また、本発明の一態様に係る表示装置の駆動方法は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線とを具備し、前記走査線及び前記信号線は、前記複数の発光画素の最初の行の発光状態の開始から最後の行の発光状態の開始までの時間、及び前記複数の発光画素の最初の行の消光状態の開始から最後の行の消光状態の開始までの時間の少なくとも一方が、前記複数の発光画素の最初の行への前記発光データの書き込みの開始から、最後の行への前記発光データの書き込みの終了までの時間よりも短いと共に、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みが開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みが終了するよう前記走査信号及び前記画像信号がそれぞれ供給されることを特徴とする。
これにより、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。
以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
（実施の形態１）
本実施の形態に係る表示装置は、行列状に配置された複数の発光画素と、前記複数の発光画素の行ごとに配置された走査線と、前記複数の発光画素の列ごとに配置された信号線と、前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、前記走査線駆動部は、第１のパルス及び第２のパルスを有する走査信号を出力し、前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第１のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第２のパルスに基づいて、前記信号線から発光データが書き込まれ、前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給することを特徴とする。これにより、本実施の形態に係る表示装置は、立体表示において発光データの書き込み速度を上げることなく高い表示輝度を確保することができる。
以下、本発明の実施の形態１について、図を用いて具体的に説明する。
図１は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置１は、複数の発光画素１０を有する表示部を備える。また、表示装置１は、表示部の周辺回路として、走査線駆動回路４と、信号線駆動回路５と、発光制御線駆動回路６と、走査線駆動回路４、信号線駆動回路５及び発光制御線駆動回路６を制御する制御回路（図示せず）とを備える。
複数の発光画素１０を備える表示部は、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
発光画素１０は、スイッチングトランジスタ１１、スイッチングトランジスタ１２及び１９と、静電保持容量１３及び４１と、駆動トランジスタ１４と、有機ＥＬ素子１５と、信号線１６と、走査線１７と、制御線１８と、参照電源線２０と、正電源線２１と、負電源線２２とを備える。
ここで、スイッチングトランジスタ１２、スイッチングトランジスタ１１及びスイッチングトランジスタ１９は、それぞれ本発明における第１スイッチングトランジスタ、第２スイッチングトランジスタ及び第３スイッチングトランジスタに相当する。また、静電保持容量１３及び４１は、本発明における第１のコンデンサ及び第２のコンデンサに相当する。
走査線駆動回路４は、後に説明する２つのシフトレジスタ５０、５１を備えるゲートドライバである。走査線駆動回路４は、走査線１７に接続されており、走査線１７に走査信号を出力することにより、発光画素１０の有するスイッチングトランジスタ１１及びスイッチングトランジスタ１２の導通・非導通を制御する機能を有する駆動回路である。
信号線駆動回路５は、信号線１６に接続されており、右眼用の画像及び左眼用の画像に対応した画像信号を発光画素１０へ出力する機能を有する駆動回路である。
発光制御線駆動回路６は、一般的なゲートドライバで構成される。発光制御線駆動回路６は、制御線１８に接続されており、制御線１８に走査信号を出力することにより、発光画素１０の有するスイッチングトランジスタ１９の導通・非導通を制御する機能を有する駆動回路である。
なお、図示を省略した制御回路は、走査線駆動回路４、信号線駆動回路５及び発光制御線駆動回路６の制御を行う機能を有する一般的な制御回路である。制御回路は、各発光画素の補正データなどが記憶されたメモリ（図示せず）を備え、メモリに書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、信号線駆動回路５へと出力する。
また、図１には記載されていないが、正電源線２１、負電源線２２及び参照電源線２０は、それぞれ、全発光画素に共通接続されており、電源線駆動回路に接続されている。また、駆動トランジスタ１４の閾値電圧に有機ＥＬ素子１５の発光開始電圧を加えた電圧が０Ｖよりも大きい場合は、参照電源線２０は負電源線２２と同一電圧としてもよい。これにより電源線駆動回路の出力電圧の種類が減り、回路がより簡易になる。
発光画素１０の構成要素について、以下、その接続関係及び機能を説明する。
スイッチングトランジスタ１１は、ゲートが走査線１７に接続され、ソース及びドレインの一方がデータ線である信号線１６に接続され、ソース及びドレインの他方が静電保持容量１３の第２電極である電極３２に接続された第２スイッチングトランジスタである。スイッチングトランジスタ１１は、信号線１６の信号電圧を静電保持容量１３の電極３２に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ１２は、ゲートが走査線１７に接続され、ソース及びドレインの一方が参照電源線２０に接続され、ソース及びドレインの他方が静電保持容量１３の第１電極である電極３１に接続された第１スイッチングトランジスタである。スイッチングトランジスタ１２は、参照電源線２０の参照電圧ＶＲＥＦを静電保持容量１３の電極３１に印加するタイミングを決定する機能を有する。スイッチングトランジスタ１１及びスイッチングトランジスタ１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
静電保持容量１３は、第１電極である電極３１が駆動トランジスタ１４のゲートに接続され、第２電極である電極３２がスイッチングトランジスタ１９を介して駆動トランジスタ１４のソースに接続されたコンデンサである。静電保持容量１３は、信号線１６から供給された信号電圧に対応した電圧を保持し、例えば、スイッチングトランジスタ１１及びスイッチングトランジスタ１２がオフ状態となった後に、駆動トランジスタ１４のゲート・ソース電極間電位を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１５へ供給する電流を安定化する機能を有する。
駆動トランジスタ１４は、ドレインが第１電源線である正電源線２１に接続され、ソースが有機ＥＬ素子１５のアノードに接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子１５は、カソードが第２電源線である負電源線２２に接続された発光素子であり、駆動トランジスタ１４により上記信号電流が流れることにより発光する。
スイッチングトランジスタ１９は、ゲートが制御線１８に接続され、ソース及びドレインの一方が駆動トランジスタ１４のソースに接続され、ソース及びドレインの他方が静電保持容量１３の電極３２に接続された第３スイッチングトランジスタである。スイッチングトランジスタ１９は、静電保持容量１３に保持された電位を駆動トランジスタ１４のゲート・ソース電極間に印加するタイミングを決定する機能を有する。スイッチングトランジスタ１９は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
静電保持容量４１は、静電保持容量１３の第２電極である電極３２と参照電源線２０との間に接続された第２のコンデンサである。静電保持容量４１は、まず、定常状態において駆動トランジスタ１４のソース電位を、スイッチングトランジスタ１９が導通している状態で記憶する。その後、スイッチングトランジスタ１９がオフ状態となっても、静電保持容量１３の電極３２の電位が確定されるので駆動トランジスタ１４のゲート電圧が確定される。一方、駆動トランジスタ１４のソース電位は既に定常状態であるので、静電保持容量４１は、結果的に駆動トランジスタ１４のゲート−ソース間電圧を安定化させる機能を有する。
なお、静電保持容量４１は、スイッチングトランジスタ１２のソース及びドレインの一方が接続されて参照電源線２０と異なる参照電源線に接続されていてもよい。例えば、正電源線ＶＤＤや負電源線ＶＥＥであっても良い。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。
一方、本実施の形態のように、上記参照電源が共通化されていることにより、参照電源線の本数を削減することができるので、画素回路を簡略化することが可能となる。
信号線１６は、信号線駆動回路５に接続され、発光画素１０を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。
また、表示装置１は、画素列数分の信号線１６を備える。
走査線１７は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、走査線１７は、発光画素１０を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ１４のゲートに参照電圧ＶＲＥＦを印加するタイミングを供給する機能を有する。
制御線１８は、発光制御線駆動回路６に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、制御線１８は、静電保持容量１３の電極３２と駆動トランジスタ１４のソースとを接続するタイミングを制御する機能を有する。
また、表示装置１は、画素行数分の走査線１７と、制御線１８を備える。
なお、図１には記載されていないが、参照電源線２０、第１電源線である正電源線２１及び第２電源線である負電源線２２は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。
表示装置１をこのような構成とすることにより、表示装置１は表示部に映像の書き込みと消去を同時に行うことができる。したがって、従来のように書き込みが終了するのを待ってから映像を一括表示しなくてもよく、書き込みが終了する前に表示部に行毎に映像を表示することができる。
具体的には、走査線駆動回路４から走査線１７に供給される走査信号のうちの第１のパルス信号により、スイッチングトランジスタ１２を導通させ、参照電源線２０から供給される参照電位ＶＲＥＦを駆動トランジスタ１４のゲート電極に供給して、駆動トランジスタ１４を非導通にすることにより、有機ＥＬ素子１５を消光状態とする。走査線駆動回路４から走査線１７に供給される走査信号のうちの第２のパルス信号により、スイッチングトランジスタ１１を導通させ、信号線１６から静電保持容量１３に発光データを書き込む。発光制御線駆動回路６から制御線１８に供給される制御信号によりスイッチングトランジスタ１９を導通させ、駆動トランジスタ１４のゲート電極及びソース電極の間に、静電保持容量１３に書き込まれた発光データに対応する電圧を印加することにより、有機ＥＬ素子１５を発光状態とする。
つまり、表示部を消光状態とする場合には、制御線１８にＬの信号を与えた状態（マージをＯＦＦ）で走査線１７にＨのパルス信号を与えた状態（スキャンをＯＮ）にする。また、表示部に映像信号を書き込む場合には、制御線１８にＬの信号を与えた状態（マージをＯＦＦ）、かつ、走査線１７にＨのパルス信号を与えた状態（スキャンをＯＮ）でソース線電位を安定させ、走査線１７にＬの信号を与える（スキャンをＯＦＦ）。また、表示部を発光状態とする場合には、マージをＯＮにする。
以下、走査線１７に走査信号を供給する走査線駆動回路４の構成及び動作について説明する。
図２は、本実施の形態における走査線駆動回路４の構成を示す図である。走査線駆動回路４は、Ｈのパルス信号でゲートを導通するｎ型のトランジスタで構成される発光画素１０に走査信号を供給する。
同図に示すように、走査線駆動回路４は、シフトレジスタ５０及び５１と、ＯＲゲート５３と、出力バッファ５４とを備えるゲートドライバである。
シフトレジスタ５０は、消光状態とするための制御信号を走査線１７に供給するためのシフトレジスタである。シフトレジスタ５０は、ｎ段のシフトレジスタであり、各段ＳＲ［１］、ＳＲ［２］、…、ＳＲ［ｎ］は、それぞれＯＲゲート５３の入力端子に接続されている。シフトレジスタ５０は、制御回路から供給されるクロックＣＬＫ１に同期して、ＳＴＶＩＮ１に入力されたＨまたはＬの信号を、ＯＲゲート５３に出力する。
シフトレジスタ５１は、映像を書き込むための制御信号を走査線１７に供給するためのシフトレジスタである。シフトレジスタ５１は、ｎ段のシフトレジスタであり、各ビットＳＲ［１］、ＳＲ［２］、…、ＳＲ［ｎ］は、シフトレジスタ５０の各段ＳＲ［１］、ＳＲ［２］、…、ＳＲ［ｎ］が接続されたＯＲゲート５３と同一のＯＲゲート５３の入力端子にそれぞれ接続されている。シフトレジスタ５１は、制御回路から供給されるクロックＣＬＫ２に同期して、ＳＴＶＩＮ２に入力されたＨまたはＬの信号を、ＯＲゲート５３に出力する。
ＯＲゲート５３の各出力端子は、出力バッファ５４を介して出力端子Ｏ［１］、Ｏ［２］、…、Ｏ［ｎ］に接続されている。ＯＲゲート５３は、シフトレジスタ５０および５１から出力されたＨまたはＬの信号の論理和により構成されるＨまたはＬの信号を出力する。つまり、ＯＲゲート５３は、シフトレジスタ５０または５１のいずれかからＨのパルス信号が出力されるとＨのパルス信号を出力する。
ＯＲゲート５３から出力されたＨまたはＬの信号は、出力バッファ５４を介して出力端子Ｏ［１］〜Ｏ［ｎ］から出力される。出力端子Ｏ［１］〜Ｏ［ｎ］から出力された信号は、各出力端子に対応する画素行の走査線１７に供給される。
図３は、図２に示した走査線駆動回路４の動作を示すタイミングチャートである。
消光状態とするための第１のパルス信号を出力するためのＣＬＫ１の周期は、映像を書き込むための第２のパルス信号を出力するためのＣＬＫ２の周期より短い周期であり、シフトレジスタ５０に与えられる。
これにより、図３（ａ）〜（ｃ）に示すように、走査線駆動回路４において、消光状態とするための第１のパルス信号が出力端子Ｏ［１］〜Ｏ［ｎ］から走査線１７に順に出力され、その後、映像を書き込むための第２のパルス信号が出力端子Ｏ［１］〜Ｏ［ｎ］から走査線１７に順に出力される。
図４は、発光画素の３Ｄ映像表示の一例を示す図であり、（ａ）は従来の３Ｄ映像表示を示す図、（ｂ）は図２に示した走査線駆動回路の動作による３Ｄ映像表示を示す図である。
図４（ａ）及び（ｂ）において、消光準備走査を示す一点鎖線矢印は、制御線１８を、ＨからＬへ切り替え走査するタイミングを示し、消光走査及びデータ書込走査を実線矢印は、走査線１７を、Ｈのパルス信号で走査するタイミングを示し、発光開始走査で示す破線矢印は、制御線１８を、ＬからＨへ切り替え走査するタイミングを示している。図４（ｂ）の実線矢印で示す２種類の傾きの矢印は、走査信号である第１のパルス信号及び第１のパルス信号とは走査速度の異なる第２のパルス信号による走査を表している。また、一点鎖線矢印及び破線矢印は、制御信号による走査を表している。一例として、１フレームの走査期間を８．３４ｍｓ、消光走査の走査期間を３．４２ｍｓ、データ書込走査の走査期間を８．３４ｍｓ、発光開始走査の走査期間を３．４２ｍｓとしたときの映像表示について説明する。
図４（ａ）に示す従来の表示装置による映像表示の場合には、１フレームにおいて書き込みに要する期間がほとんどであり、発光時間がほぼ０％であるのに対し、図４（ｂ）に示す本実施の形態に係る表示装置による映像表示の場合には、画面全体についての書き込みの終了を待つことなく、順次発光を開始することができるので、１フレームの４１％の期間で発光画素の発光が可能である。また、この場合、右眼用の画像と左眼用の画像が表示される間の黒表示期間に、メガネ切替期間として、１．５ｍｓを設けることができるので、３Ｄ映像表示を行うことができる。
具体的には、上記した走査線駆動回路４の動作により、複数の発光画素１０では、走査線１７を介して入力される走査信号のうちの第１のパルス信号に基づいて、発光画素１０の行単位で順次、消光状態が開始されると共に、走査信号のうちの第２のパルス信号に基づいてデータ線から発光データが書き込まれる。駆動部は、複数の発光画素の最後の行の消光状態の開始より前に、複数の発光画素１０の最初の行への発光データの書き込みを開始し、複数の発光画素１０の最初の行の発光状態の開始より後に、複数の発光画素１０の最後の行への発光データの書き込みを終了する。
図３に示したように、ＣＬＫ２の周期をＣＬＫ１の周期より長くすることにより、映像信号の書き込みの速度は、発光または消光の速度より遅くなる。また、従来の駆動方法における映像の書き込みの速度と同じ速度であるにもかかわらず、発光の時間を多くとることができる。
上記の実施の形態１では、消光のためのパルス信号を第１のパルス（第１の信号であるＣＬＫ１に基づくパルス）、映像を書き込むためのパルス信号を第２のパルス（第２の信号であるＣＬＫ２に基づくパルス）とした場合で説明した。
しかしながら、本発明においては、映像を書き込むためのパルス信号を第１のパルス（第１の信号であるＣＬＫ１に基づくパルス）、発光のためのパルス信号を第２のパルス（第２の信号であるＣＬＫ２に基づくパルス）とすることもできる。この場合においては、ＣＬＫ１の周期をＣＬＫ２の周期より長くする。
上記した構成によると、図４（ａ）に示した従来の表示装置による映像表示では不可能であった３Ｄ映像表示を実現することができる。
図５は、発光画素の３Ｄ映像表示の他の例を示す図であり、（ａ）は従来の３Ｄ映像表示を示す図、（ｂ）は本発明における３Ｄ映像表示を示す図である。
図５（ａ）及び（ｂ）では、一例として、１フレームの走査期間を８．３４ｍｓ、消光走査の走査期間を２．０３ｍｓ、データ書込走査の走査期間を５．５６ｍｓ、発光開始走査の走査期間を２．０３ｍｓとしたとき、つまり、ＣＬＫ２の周期をＣＬＫ１の周期よりも長くしたときの映像表示について説明する。
図５（ａ）に示す従来の表示装置による映像表示の場合には、１フレームにおいて書き込みに要する期間は５．５６ｍｓであり、発光時間が２．７８ｍｓである。これに対し、図５（ｂ）に示す本実施の形態に係る表示装置による映像表示の場合には、画面全体についての書き込みの終了を待つことなく、順次発光を開始することができるので、発光期間を４．８ｍｓ設けることができる。したがって、１フレームの５７．７％の期間で発光画素の発光が可能である。また、右眼用の画像と左眼用の画像が表示される間の黒表示期間に、メガネ切替期間として、１．５ｍｓを設けることができるので、３Ｄ映像表示を行うことができる。
ＣＬＫ２の周期をＣＬＫ１の周期よりも長くすることにより、映像信号の書き込みの速度は、発光または消光の速度よりも遅くなる。また、従来の駆動方法における映像の書き込みの速度と同じ速度であるにもかかわらず、発光時間を多くとることができる。
上記した構成によると、従来の映像信号の書き込み速度を維持しつつ、従来より７．３割高い輝度の映像を表示することができる。これにより、明るく高画質な３Ｄ映像表示を実現することができる。
（実施の形態２）
次に、本発明の実施の形態２について説明する。
図６は、本発明の実施の形態２に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置１００は、複数の発光画素１１０を有する表示部を備える。また、表示装置１００は、表示部の周辺回路として、走査線駆動回路１０４と、信号線駆動回路１０５と、発光制御線駆動回路１０６と、走査線駆動回路１０４、信号線駆動回路１０５及び発光制御線駆動回路１０６を制御する制御回路（図示せず）とを備える。なお、周辺回路の構成は実施の形態１に示した周辺回路の構成と同様であるため、説明を省略する。
同図における発光画素１１０は、スイッチングトランジスタ１１１と、スイッチングトランジスタ１１２及び１１９と、静電保持容量１１３と、駆動トランジスタ１１４と、有機ＥＬ素子１１５と、信号線１１６と、走査線１１７と、制御線１１８と、参照電源線１２０と、正電源線１２１と、負電源線１２２とを備える。
本実施の形態が実施の形態１と異なる点は、表示装置の有する発光画素がｐ型のトランジスタにより構成されている点である。図６に記載された構成要素について、図１に記載された実施の形態１に係る構成要素と同じ点は説明を省略し、以下、異なる点についてのみ、その接続関係および機能を説明する。
スイッチングトランジスタ１１１は、ゲートが走査線１１７に接続され、ソース及びドレインの一方がデータ線である信号線１１６に接続され、ソース及びドレインの他方が静電保持容量１１３の第２電極である電極１３２に接続された第２スイッチングトランジスタである。スイッチングトランジスタ１１１は、信号線１１６の信号電圧を静電保持容量１１３の電極１３２に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ１１２は、ゲートが走査線１１７に接続され、ソース及びドレインの一方が参照電源線１２０に接続され、ソース及びドレインの他方が静電保持容量１１３の第１電極である電極１３１に接続された第１スイッチングトランジスタである。スイッチングトランジスタ１１２は、参照電源線１２０の参照電圧ＶＲＥＦを静電保持容量１１３の電極１３１に印加するタイミングを決定する機能を有する。スイッチングトランジスタ１１１及びスイッチングトランジスタ１１２は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
静電保持容量１１３は、第１電極である電極１３１が駆動トランジスタ１１４のゲートに接続され、第２電極である電極１３２がスイッチングトランジスタ１１９を介して駆動トランジスタ１１４のソースに接続されたコンデンサである。静電保持容量１１３は、信号線１１６から供給された信号電圧に対応した電圧を保持し、例えば、スイッチングトランジスタ１１１及びスイッチングトランジスタ１１２がオフ状態となった後に、駆動トランジスタ１１４のゲート・ソース電極間電位を安定的に保持し、駆動トランジスタ１１４から有機ＥＬ素子１１５へ供給する電流を安定化する機能を有する。
駆動トランジスタ１１４は、ドレインが第１電源線である正電源線１２１に接続され、ソースが有機ＥＬ素子１１５のアノードに接続された駆動素子である。駆動トランジスタ１１４は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。駆動トランジスタ１１４は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
有機ＥＬ素子１１５は、カソードが第２電源線である負電源線１２２に接続された発光素子であり、駆動トランジスタ１１４により上記信号電流が流れることにより発光する。
スイッチングトランジスタ１１９は、ゲートが制御線１１８に接続され、ソース及びドレインの一方が駆動トランジスタ１１４のソースに接続され、ソース及びドレインの他方が静電保持容量１１３の電極３２に接続された第３スイッチングトランジスタである。スイッチングトランジスタ１１９は、静電保持容量１１３に保持された電位を駆動トランジスタ１１４のゲート・ソース電極間に印加するタイミングを決定する機能を有する。スイッチングトランジスタ１１９は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
静電保持容量１４１は、静電保持容量１１３の第１電極である電極１３１と参照電源線１２０との間に接続された第２のコンデンサである。静電保持容量１４１は、まず、定常状態において駆動トランジスタ１１４のソース電位を、スイッチングトランジスタ１１９が導通している状態で記憶する。その後、スイッチングトランジスタ１１９がオフ状態となっても、静電保持容量１１３の電極１３２の電位が確定されるので駆動トランジスタ１１４のゲート電圧が確定される。一方、駆動トランジスタ１１４のソース電位は既に定常状態であるので、静電保持容量１４１は、結果的に駆動トランジスタ１１４のゲート−ソース間電圧を安定化させる機能を有する。
なお、静電保持容量１４１は、スイッチングトランジスタ１１２のソース及びドレインの一方が接続されている第１電源線である参照電源線１２０と異なる参照電源線に接続されていてもよい。例えば、正電源線ＶＤＤや負電源線ＶＥＥであっても良い。この場合、レイアウトの自由度が向上し、素子間のスペースをより広く確保することが可能になり、歩留まりが向上する。
一方、本実施の形態のように、上記参照電源が共通化されていることにより、参照電源線の本数を削減することができるので、画素回路を簡略化することが可能となる。
信号線１１６は、信号線駆動回路５に接続され、発光画素１１０を含む画素列に属する各発光画素へ接続され、発光強度を決定する信号電圧を供給する機能を有する。
また、表示装置１００は、画素列数分の信号線１１６を備える。
走査線１１７は、走査線駆動回路１０４に接続され、発光画素１１０を含む画素行に属する各発光画素に接続されている。これにより、走査線１１７は、発光画素１１０を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能、及び当該発光画素の有する駆動トランジスタ１１４のゲートに参照電圧ＶＲＥＦを印加するタイミングを供給する機能を有する。
制御線１１８は、発光制御線駆動回路１０６に接続され、発光画素１１０を含む画素行に属する各発光画素に接続されている。これにより、制御線１１８は、静電保持容量１１３の電極１３２と駆動トランジスタ１１４のソースとを接続するタイミングを制御する機能を有する。
また、表示装置１００は、画素行数分の走査線１１７と、制御線１１８を備える。
なお、図１には記載されていないが、参照電源線１２０、第１電源線である正電源線１２１及び第２電源線である負電源線１２２は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。
表示装置１００をこのような構成とすることにより、映像の書き込みと消去を同時に行うことができるので、従来のように書き込みが終了するのを待ってから映像を一括表示しなくてもよく、書き込みが終了する前に表示部に行毎に映像を表示することができる。
具体的には、走査線駆動回路１０４から走査線１１７に供給される走査信号のうちの第１のパルス信号により、スイッチングトランジスタ１１２を導通させ、参照電源線１２０から供給される参照電位ＶＲＥＦを駆動トランジスタ１１４のゲート電極に供給して、駆動トランジスタ１１４を非導通にすることにより、有機ＥＬ素子１１５を消光状態とする。走査線駆動回路１０４から走査線１１７に供給される走査信号のうちの第２のパルス信号により、スイッチングトランジスタ１１１を導通させ、信号線１１６から静電保持容量１１３に発光データを書き込む。発光制御線駆動回路１０６から制御線１１８に供給される制御信号によりスイッチングトランジスタ１１９を導通させ、駆動トランジスタ１１４のゲート電極及びソース電極の間に、静電保持容量１１３に書き込まれた発光データに対応する電圧を印加することにより、有機ＥＬ素子１１５を発光状態とする。
図７は、本実施の形態における走査線駆動回路１０４の構成を示す図である。走査線駆動回路１０４は、Ｌのパルス信号でゲートを導通するｐ型のトランジスタで構成される発光画素１１０に走査信号を供給する。
同図に示すように、走査線駆動回路１０４は、シフトレジスタ１５０及び１５１と、ＡＮＤゲート１５３と、出力バッファ１５４とを備えるゲートドライバである。
シフトレジスタ１５０は、消光状態とするための制御信号を走査線１１７に供給するためのシフトレジスタである。シフトレジスタ１５０は、ｎ段のシフトレジスタであり、各段ＳＲ［１］、ＳＲ［２］、…、ＳＲ［ｎ］は、それぞれＡＮＤゲート１５３の入力端子に接続されている。シフトレジスタ１５０は、制御回路から供給されるクロックＣＬＫ１に同期して、ＳＴＶＩＮ１に入力されたＨまたはＬの信号を、ＡＮＤゲート１５３に出力する。
シフトレジスタ１５１は、映像を書き込むための制御信号を走査線１１７に供給するためのシフトレジスタである。シフトレジスタ１５１は、ｎ段のシフトレジスタであり、各段ＳＲ［１］、ＳＲ［２］、…、ＳＲ［ｎ］は、シフトレジスタ１５０の各段ＳＲ［１］、ＳＲ［２］、…、ＳＲ［ｎ］が接続されたＡＮＤゲート１５３と同一のＡＮＤゲート１５３の入力端子にそれぞれ接続されている。シフトレジスタ１５１は、制御回路から供給されるクロックＣＬＫ２に同期して、ＳＴＶＩＮ２に入力されたＨまたはＬの信号を、ＡＮＤゲート１５３に出力する。
ＡＮＤゲート１５３の各出力端子は、出力バッファ１５４を介して出力端子Ｏ［１］、Ｏ［２］、…、Ｏ［ｎ］に接続されている。ＡＮＤゲート１５３は、シフトレジスタ１５０および１５１から出力されたＨまたはＬの信号の論理積により構成されるＨまたはＬの信号を出力する。つまり、ＡＮＤゲート１５３は、シフトレジスタ１５０または１５１からＬのパルス信号が出力されるとＬのパルス信号を出力する。
ＡＮＤゲート１５３から出力されたＨまたはＬの信号は、出力バッファ１５４を介して出力端子Ｏ［１］〜Ｏ［ｎ］から出力される。出力端子Ｏ［１］〜Ｏ［ｎ］から出力された信号は、各出力端子に対応する画素行の走査線１１７に供給される。
図８は、図７に示した走査線駆動回路の動作を示すタイミングチャートである。
消光状態とするための第１のパルス信号を出力するためのＣＬＫ１の周期は、映像を書き込むための第２のパルス信号を出力するためのＣＬＫ２の周期よりも短い周期であり、シフトレジスタ１５０に与えられる。
これにより、図８（ａ）〜（ｃ）に示すように、走査線駆動回路１０４において、消光状態とするための第１のパルス信号が出力端子Ｏ［１］〜Ｏ［ｎ］から走査線１１７順に出力され、その後、映像を書き込むための第２のパルス信号が出力端子Ｏ［１］〜Ｏ［ｎ］から走査線１１７に順に出力される。
これにより、図４に示した発光画素の映像表示の例と同様の映像表示をすることができる。また、ＣＬＫ２の周期をＣＬＫ１の周期の２倍よりも長くすることにより、図５に示した発光画素の映像表示の例と同様の映像表示をすることができる。
（実施の形態３）
次に、本発明の実施の形態３について説明する。
図９は、本発明の実施の形態３に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置２００は、複数の発光画素２１０を有する表示部を備える。また、表示装置２００は、表示部の周辺回路として、走査線駆動回路２０４と、信号線駆動回路２０５と、発光制御線駆動回路２０６と、走査線駆動回路２０４、信号線駆動回路２０５及び発光制御線駆動回路２０６を制御する制御回路（図示せず）とを備える。なお、周辺回路の構成は実施の形態１に示した周辺回路の構成と同様であるため、説明を省略する。
同図における発光画素２１０は、スイッチングトランジスタ２１１と、スイッチングトランジスタ２１２及び２１９と、静電保持容量２１３と、駆動トランジスタ２１４と、有機ＥＬ素子２１５と、信号線２１６と、走査線２１７と、制御線２１８と、参照電源線２２０と、正電源線２２１と、負電源線２２２とを備える。
本実施の形態に係る発光画素２１０は、実施の形態１に係る発光画素１０と比較して、静電保持容量２１３の電極２３２と参照電源線との間に静電保持容量を備えていないことのみが構成として異なる。
本発明の実施の形態３に係る表示装置によれば、発光画素の構成を簡略化することができる。
（実施の形態４）
次に本発明の実施の形態４について説明する。
図１０は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置３００は、複数の発光画素３１０を有する表示部を備える。また、表示装置３００は、表示部の周辺回路として、走査線駆動回路３０４と、信号線駆動回路３０５と、発光制御線駆動回路３０６と、走査線駆動回路３０４、信号線駆動回路３０５及び発光制御線駆動回路３０６を制御する制御回路（図示せず）とを備える。なお、周辺回路の構成は実施の形態１に示した周辺回路の構成と同様であるため、説明を省略する。
同図における発光画素３１０は、スイッチングトランジスタ３１９と、静電保持容量３１３と、駆動トランジスタ３１４と、有機ＥＬ素子３１５と、スイッチングトランジスタ３３６と、スイッチングトランジスタ３３７と、信号線３１６と、走査線３１７と、制御線３１８と、参照電源線３２０と、正電源線３２１と、負電源線３２２とを備える。
本実施の形態に係る発光画素３１０は、実施の形態３に係る発光画素２１０と比較して、静電保持容量３１３の両端の電極３３１及び３３２へのスイッチングトランジスタの接続のみが構成として異なる。
図１０に記載された構成要素について、図９に記載された実施の形態２に係る構成要素と同じ点は説明を省略し、以下、異なる点についてのみ、その接続関係および機能を説明する。
スイッチングトランジスタ３３６は、ゲートが走査線３１７に接続され、ソース及びドレインの一方がデータ線である信号線３１６に接続され、ソース及びドレインの他方が静電保持容量３１３の電極３３１に接続された第２スイッチングトランジスタである。スイッチングトランジスタ３３６は、信号線３１６の信号電圧を静電保持容量３１３の電極３３１に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ３３７は、ゲートが走査線３１７に接続され、ソース及びドレインの一方が参照電源線３２０に接続され、ソース及びドレインの他方が静電保持容量３１３の電極３３２に接続された第１スイッチングトランジスタである。スイッチングトランジスタ３３７は、参照電源線３２０の参照電圧ＶＲＥＦを静電保持容量３１３の電極３３２に印加するタイミングを決定する機能を有する。スイッチングトランジスタ３３６及びスイッチングトランジスタ３３７は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
静電保持容量３１３は、信号線３１６から供給された信号電圧に対応した電荷を保持し、例えば、スイッチングトランジスタ３３６及びスイッチングトランジスタ３３７がオフ状態となった後に、駆動トランジスタ３１４のゲート・ソース電極間電位を安定的に保持し、駆動トランジスタ３１４から有機ＥＬ素子３１５へ供給する電流を安定化する機能を有するコンデンサである。また、スイッチングトランジスタ３１９は、ブートストラップ機能を有している。つまり、走査線１７に走査信号が供給されることにより、スイッチングトランジスタ３３６及びスイッチングトランジスタ３３７がオン状態になると、信号線３１６に供給される信号電圧に対応した電荷が静電保持容量３１３に保持される。このとき、スイッチングトランジスタ３１９がオン状態になると、ＶＲＥＦであった有機ＥＬ素子３１５のカソード側の電圧は静電保持容量３１３に保持された電荷により引き上げられる。これにより、有機ＥＬ素子３１５にかかる電圧について、電源電圧の変動による影響を小さくすることができる。
本実施の形態に係る表示装置によれば、駆動トランジスタに流れる電流は常に発光素子経由のみとなるので、電源線及び信号線には定常電流は流れない。よって、駆動トランジスタのゲート−ソース間の電圧を保持する機能を有する静電保持容量の両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
（実施の形態５）
次に、本発明の実施の形態５について説明する。
図１１は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置４００は、複数の発光画素４１０を有する表示部を備える。また、表示装置４００は、表示部の周辺回路として、走査線駆動回路４０４と、信号線駆動回路４０５と、発光制御線駆動回路４０６と、走査線駆動回路４０４、信号線駆動回路４０５及び発光制御線駆動回路４０６を制御する制御回路（図示せず）とを備える。なお、周辺回路の構成は実施の形態１に示した周辺回路の構成と同様であるため、説明を省略する。
同図における発光画素４１０は、スイッチングトランジスタ４１１と、スイッチングトランジスタ４１２及び４１６と、静電保持容量４１３と、駆動トランジスタ４１４と、有機ＥＬ素子４１５と、走査線４１８と、制御線４１９と、信号線４２０と、正電源線４２１と、負電源線４２２と、参照電源線４２３とを備える。
スイッチングトランジスタ４１１は、ゲートが走査線４１８に接続され、ソース及びドレインの一方が信号線４２０に接続され、ソース及びドレインの他方が静電保持容量４１３の第２電極である電極４３２に接続された第２スイッチングトランジスタである。スイッチングトランジスタ４１１は、信号線４２０のデータ電圧を静電保持容量４１３の電極４３２に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ４１２は、ゲートが走査線４１８に接続され、ソース及びドレインの一方が参照電源線４２３に接続され、ソース及びドレインの他方が静電保持容量４１３の第１電極である電極４３１に接続された第１スイッチングトランジスタである。スイッチングトランジスタ４１２は、参照電源線４２３の基準電圧ＶＲを静電保持容量４１３の電極４３１に印加するタイミングを決定する機能を有する。スイッチングトランジスタ４１１及びスイッチングトランジスタ４１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
静電保持容量４１３は、電極４３１が駆動トランジスタ４１４のゲートに接続され、電極４３２がスイッチングトランジスタ４１１のソース及びドレインの他方及び駆動トランジスタ４１４のソースに接続されたコンデンサである。静電保持容量４１３には、スイッチングトランジスタ４１１及びスイッチングトランジスタ４１２がオン状態のときに、電極４３１に基準電圧ＶＲが、電極４３２にデータ電圧Ｖｄａｔａが印加され、両電極の電位差である（ＶＲ−Ｖｄａｔａ）が保持される。
駆動トランジスタ４１４は、ゲートが静電保持容量４１３の電極４３１に接続され、ドレインがスイッチングトランジスタ４１６のソース及びドレインの一方に接続され、ソースが有機ＥＬ素子４１５の第１電極であるアノードに接続された駆動素子である。駆動トランジスタ４１４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子４１５に供給する。例えば、スイッチングトランジスタ４１１及びスイッチングトランジスタ４１２がオフ状態であって、スイッチングトランジスタ４１６がオン状態のときに、駆動トランジスタ４１４は、信号線４２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり静電保持容量４１３の保持電圧（ＶＲ−Ｖｄａｔａ）に対応したドレイン電流を、有機ＥＬ素子４１５へ供給する機能を有する。駆動トランジスタ４１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子４１５は、アノードが駆動トランジスタ４１４のソースに接続され、カソードが負電源線４２２に接続された発光素子であり、駆動トランジスタ４１４から信号電流であるドレイン電流が流れることにより発光する。
スイッチングトランジスタ４１６は、ゲートが制御線４１９に接続され、ソース及びドレインの一方が駆動トランジスタ４１４のドレインに接続され、ソース及びドレインの他方が正電源線４２１に接続された第３スイッチングトランジスタである。スイッチングトランジスタ４１６は、有機ＥＬ素子４１５のアノードと正電源線４２１との間であって、駆動トランジスタ４１４と直列に接続され、駆動トランジスタ４１４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ４１６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ４１６によって、駆動トランジスタ４１４のソース及びスイッチングトランジスタ４１１を経由した正電源線４２１と信号線４２０との間の電流の流れを遮断した上で、静電保持容量４１３に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ４１１の両側の端子の電位差が、駆動トランジスタ４１４のソース及びスイッチングトランジスタ４１１を介して正電源線４２１と信号線４２０との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ４１１の両端の電位差が安定し、スイッチングトランジスタ４１１を介して信号線４２０から所望の電位差の電圧に対応する電圧を正確に静電保持容量４１３に保持できる。その結果、静電保持容量４１３の両電極の電位差、すなわち、駆動トランジスタ４１４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子４１５に流すことができる。
（実施の形態６）
次に、本発明の実施の形態６について説明する。
図１２は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置５００は、複数の発光画素５１０を有する表示部を備える。また、表示装置５００は、表示部の周辺回路として、走査線駆動回路５０４と、信号線駆動回路５０５と、発光制御線駆動回路５０６と、走査線駆動回路５０４、信号線駆動回路５０５及び発光制御線駆動回路５０６を制御する制御回路（図示せず）とを備える。なお、周辺回路の構成は実施の形態５に示した周辺回路の構成と同様であるため、説明を省略する。
同図における発光画素５１０は、スイッチングトランジスタ５１１と、スイッチングトランジスタ５１２及び５２６と、静電保持容量５１３と、駆動トランジスタ５１４と、有機ＥＬ素子５１５と、走査線５１８と、制御線５１９と、信号線５２０と、正電源線５２１と、負電源線５２２と、参照電源線５２３とを備える。
本実施の形態に係る表示装置は、実施の形態５に係る表示装置と比較して、発光画素の回路構成のみが異なる。以下、実施の形態５に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
駆動トランジスタ５１４は、ゲートが静電保持容量５１３の電極５３１に接続され、ドレインが正電源線５２１に接続され、ソースがスイッチングトランジスタ５２６のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ５１４は、ゲートとスイッチングトランジスタ５２６のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子５１５に供給する。例えば、スイッチングトランジスタ５１１及びスイッチングトランジスタ５１２がオフ状態であって、スイッチングトランジスタ５２６がオン状態のときに、駆動トランジスタ５１４は、信号線５２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり静電保持容量５１３の保持電圧（ＶＲ−Ｖｄａｔａ）に対応したドレイン電流を、有機ＥＬ素子５１５へ供給する機能を有する。駆動トランジスタ５１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子５１５は、アノードがスイッチングトランジスタ５２６のソース及びドレインの他方に接続され、カソードが負電源線５２２に接続された発光素子であり、駆動トランジスタ５１４から信号電流であるドレイン電流が流れることにより発光する。
スイッチングトランジスタ５２６は、ゲートが制御線５１９に接続され、ソース及びドレインの一方が駆動トランジスタ５１４のソースに接続され、ソース及びドレインの他方が有機ＥＬ素子５１５のアノードに接続された第３スイッチングトランジスタである。スイッチングトランジスタ５２６は、有機ＥＬ素子５１５のアノードと正電源線５２１との間であって、駆動トランジスタ５１４と直列に接続され、駆動トランジスタ５１４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ５２６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ５２６によって、駆動トランジスタ５１４のソース及びスイッチングトランジスタ５１１を経由した正電源線５２１と信号線５２０との間の電流の流れを遮断した上で、静電保持容量５１３に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ５１１の両側の端子の電位差が、駆動トランジスタ５１４のソース及びスイッチングトランジスタ５１１を介して正電源線５２１と信号線５２０との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ５１１の両端の電位差が安定し、スイッチングトランジスタ５１１を介して信号線５２０から所望の電位差の電圧に対応する電圧を正確に静電保持容量５１３に保持できる。その結果、駆動トランジスタ５１４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子５１５に流すことができる。
（実施の形態７）
次に、本発明の実施の形態７について説明する。
図１３は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置６００は、複数の発光画素６１０を有する表示部を備える。また、表示装置６００は、表示部の周辺回路として、走査線駆動回路６０４と、信号線駆動回路６０５と、発光制御線駆動回路６０６と、走査線駆動回路６０４、信号線駆動回路６０５及び発光制御線駆動回路６０６を制御する制御回路（図示せず）とを備える。なお、周辺回路の構成は実施の形態５に示した周辺回路の構成と同様であるため、説明を省略する。
同図における発光画素６１０は、スイッチングトランジスタ６１１と、スイッチングトランジスタ６１２及び６１６と、静電保持容量６１３と、駆動トランジスタ６２４と、有機ＥＬ素子６２５と、走査線６１８と、制御線６１９と、信号線６２０と、正電源線６２１と、負電源線６２２と、参照電源線６２３とを備える。
本実施の形態に係る表示装置は、実施の形態５に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはｐ型であり、当該駆動トランジスタのソースと有機ＥＬ素子のカソードとが接続されている。以下、実施の形態５に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
駆動トランジスタ６２４は、ゲートが静電保持容量６１３の電極６３１に接続され、ドレインがスイッチングトランジスタ６１６のソース及びドレインの一方に接続され、ソースが有機ＥＬ素子６１５の第１電極であるカソードに接続された駆動素子である。駆動トランジスタ６２４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子６２５に供給する。例えば、スイッチングトランジスタ６１１及びスイッチングトランジスタ６１２がオフ状態であって、スイッチングトランジスタ６１６がオン状態のときに、駆動トランジスタ６２４は、信号線６２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり静電保持容量６１３の保持電圧（Ｖｄａｔａ−ＶＲ）に対応したドレイン電流を、有機ＥＬ素子６２５へ供給する機能を有する。駆動トランジスタ６２４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
有機ＥＬ素子６２５は、カソードが駆動トランジスタ６２４のソースに接続され、アノードが負電源線６２２に接続された発光素子であり、駆動トランジスタ６２４のドレイン電流が流れることにより発光する。
スイッチングトランジスタ６１６は、ゲートが制御線６１９に接続され、ソース及びドレインの一方が駆動トランジスタ６２４のドレインに接続され、ソース及びドレインの他方が正電源線６２１に接続された第３スイッチングトランジスタである。スイッチングトランジスタ６１６は、有機ＥＬ素子６２５のカソードと正電源線６２１との間であって、駆動トランジスタ６２４と直列に接続され、駆動トランジスタ６２４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ６１６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ６１６によって、駆動トランジスタ６２４のソース及びスイッチングトランジスタ６１１を経由した正電源線６２１と信号線６２０との間の電流の流れを遮断した上で、静電保持容量６１３に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ６１１の両側の端子の電位差が、駆動トランジスタ６２４のソース及びスイッチングトランジスタ６１１を介して正電源線６２１と信号線６２０との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ６１１の両端の電位差が安定し、スイッチングトランジスタ６１１を介して信号線６２０から所望の電位差の電圧に対応する電圧を正確に静電保持容量６１３に保持できる。その結果、静電保持容量６１３の両電極の電位差、すなわち駆動トランジスタ６２４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子６２５に流すことができる。
（実施の形態８）
次に、本発明の実施の形態８について説明する。
図１４は、本実施の形態に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
同図に示すように、本実施の形態に係る表示装置７００は、複数の発光画素７１０を有する表示部を備える。また、表示装置７００は、表示部の周辺回路として、走査線駆動回路７０４と、信号線駆動回路７０５と、発光制御線駆動回路７０６と、走査線駆動回路７０４、信号線駆動回路７０５及び発光制御線駆動回路７０６を制御する制御回路（図示せず）とを備える。なお、周辺回路の構成は実施の形態５に示した周辺回路の構成と同様であるため、説明を省略する。
同図における発光画素７１０は、スイッチングトランジスタ７１１と、スイッチングトランジスタ７１２及び７２６と、静電保持容量７１３と、駆動トランジスタ７２４と、有機ＥＬ素子７２５と、走査線７１８と、制御線７１９と、信号線７２０と、正電源線７２１と、負電源線７２２と、参照電源線７２３とを備える。
本実施の形態に係る表示装置は、実施の形態５に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはｐ型であり、当該駆動トランジスタのソースと有機ＥＬ素子のカソードとが接続されている。以下、実施の形態５に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
駆動トランジスタ７２４は、ゲートが静電保持容量７１３の電極７３１に接続され、ドレインが正電源線７２１に接続され、ソースがスイッチングトランジスタ７２６のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ７２４は、ゲートとスイッチングトランジスタ７２６のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子７２５に供給する。例えば、スイッチングトランジスタ７１１及びスイッチングトランジスタ７１２がオフ状態であって、スイッチングトランジスタ７２６がオン状態のときに、駆動トランジスタ７２４は、信号線７２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり静電保持容量７１３の保持電圧（Ｖｄａｔａ−ＶＲ）に対応したドレイン電流を、有機ＥＬ素子７２５へ供給する機能を有する。駆動トランジスタ７２４は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
有機ＥＬ素子７２５は、カソードがスイッチングトランジスタ７２６のソース及びドレインの他方に接続され、アノードが負電源線７２２に接続された発光素子であり、駆動トランジスタ７２４のドレイン電流が流れることにより発光する。
スイッチングトランジスタ７２６は、ゲートが制御線７１９に接続され、ソース及びドレインの一方が駆動トランジスタ７２４のソースに接続され、ソース及びドレインの他方が有機ＥＬ素子７２５のカソードに接続された第３スイッチングトランジスタである。スイッチングトランジスタ７２６は、有機ＥＬ素子７２５のカソードと正電源線７２１との間であって、駆動トランジスタ７２４と直列に接続され、駆動トランジスタ７２４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ７２６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ７２６によって、駆動トランジスタ７２４のソース及びスイッチングトランジスタ７１１を経由した正電源線７２１と信号線７２０との間の電流の流れを遮断した上で、静電保持容量７１３に所望の電位差の電圧を保持させることが可能となる。これにより、スイッチングトランジスタ７１１の両側の端子の電位差が、駆動トランジスタ７２４のソース及びスイッチングトランジスタ７１１を介して正電源線７２１と信号線７２０との間で流れる電流によって変動するのを防止できる。そのため、スイッチングトランジスタ７１１の両端の電位差が安定し、スイッチングトランジスタ７１１を介して信号線７２０から所望の電位差の電圧に対応する電圧を正確に静電保持容量７１３に保持できる。その結果、静電保持容量７１３の両電極の電位差、すなわち駆動トランジスタ７２４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子７２５に流すことができる。
以上のように、実施の形態１〜８で述べた表示装置を構成することにより、全ての発光画素の消光が完了する前から消光した発光画素への書き込みを開始すると共に、全ての発光画素への書き込みが完了する前から書き込んだ発光画素の発光を開始することができる。これにより、表示装置の表示部の発光期間を長く確保することができ、立体表示において駆動周期を上げることなく高い表示輝度を確保することができる。
なお、本発明に係る表示装置は、上述した実施の形態に限定されるものではない。実施の形態１〜８ならびにそれらの変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜８ならびにそれらの変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
例えば、スイッチングトランジスタ、スイッチングトランジスタ及び駆動トランジスタとして、ゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタを挙げているが、これらのトランジスタをゲートの電圧レベルがＬＯＷの場合にオン状態になるｐ型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上記した各実施の形態と同様の効果を奏する。また、ｎ型トランジスタとｐ型トランジスタを組み合わせた構成であってもよい。
また、走査線駆動回路から走査線に出力される第１のパルス信号及び第２のパルス信号の周期は、上記した例に限らず適宜変更してもよい。
また、例えば、本発明に係る表示装置は、図１６に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
本発明は、とりわけアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
１、１００、２００、３００、４００、５００、６００、７００ 表示装置
４、１０４、２０４、３０４、４０４、５０４、６０４、７０４ 走査線駆動回路
５、１０５、２０５、３０５、４０５、５０５、６０５、７０５ 信号線駆動回路
６、１０６、２０６、３０６、４０６、５０６、６０６、７０６ 発光制御線駆動回路
１０、１１０、２１０、３１０、４１０、５１０、６１０、７１０ 発光画素
１１、１１１、２１１、３３６、４１１、５１１、６１１、７１１ スイッチングトランジスタ（第２スイッチングトランジスタ）
１２、１１２、２１２、３３７、４１２、５１２、６１２、７１２ スイッチングトランジスタ（第１スイッチングトランジスタ）
１３、１１３、２１３、３１３、４１３、５１３、６１３、７１３ 静電保持容量（第１のコンデンサ）
１４、１１４、２１４、３１４、４１４、５１４、６２４、７２４ 駆動トランジスタ
１５、１１５、２１５、３１５、４１５、５１５、６２５、７２５ 有機ＥＬ素子
１６、１１６、２１６、３１６、４２０、５２０、６２０、７２０ 信号線
１７、１１７、２１７、３１７、４１８、５１８、６１８、７１８ 走査線
１８、１１８、２１８、３１８、４１９、５１９、６１９、７１９ 制御線
１９、１１９、２１９、３１９ スイッチングトランジスタ（第３スイッチングトランジスタ）
２０、１２０、２２０、３２０、４２３、５２３、６２３、７２３ 参照電源線
２１、１２１、２２１、３２１、４２１、５２１、６２１、７２１ 正電源線（第１電源線）
２２、１２２、２２２、３２２、４２２、５２２、６２２、７２２ 負電源線（第２電源線）
４１、１４１ 静電保持容量（第２のコンデンサ）

Claims (9)

  1. 右眼用の画像及び左眼用の画像を交互に表示し、前記右眼用の画像及び前記左眼用の画像を順次目視可能とする眼鏡を介して立体映像として視認させる表示装置であって、
    行列状に配置された複数の発光画素と、
    前記複数の発光画素の行ごとに配置された走査線と、
    前記複数の発光画素の列ごとに配置された信号線と、
    前記走査線を駆動する走査線駆動部と、前記信号線を駆動する信号線駆動部とを有する駆動部とを具備し、
    前記走査線駆動部は、第１の信号を第１の周期を有するクロック信号に基づいて順次出力する第１シフトレジスタと、第２の信号を前記第１の周期とは異なる第２の周期を有するクロック信号に基づいて順次出力する第２シフトレジスタと、入力された前記第１の信号及び前記第２の信号の論理和及び論理積のうちのいずれか一方を求め、前記第１の信号に基づく第１のパルス及び前記第２の信号に基づく第２のパルスを含む走査信号として出力する論理回路とを備え、
    前記信号線駆動部は、前記右眼用の画像及び前記左眼用の画像に対応した画像信号を出力し、
    前記複数の発光画素において、前記走査線を介して入力される前記走査信号のうちの前記第１のパルスに基づいて、発光画素の行単位で順次、消光状態が開始され、前記走査信号のうちの前記第２のパルスに基づいて、前記信号線から発光データが書き込まれ、
    前記駆動部は、前記複数の発光画素の最後の行の消光状態の開始より前に、前記複数の発光画素の最初の行への前記発光データの書き込みを開始し、
    前記複数の発光画素の最初の行の発光状態の開始より後に、前記複数の発光画素の最後の行への前記発光データの書き込みを終了するよう、前記走査線及び前記信号線に前記走査信号及び前記画像信号をそれぞれ供給し、
    前記複数の発光画素の各々は、少なくとも、
    発光素子と、
    電圧を保持する第１のコンデンサと、
    前記第１のコンデンサに保持された電圧に応じたドレイン電流またはソース電流を前記発光素子に流すことにより前記発光素子を発光させる駆動トランジスタと、
    所定の参照電位を供給する第１の参照電位線と前記駆動トランジスタのゲート電極との導通及び非導通を切り換える第１スイッチングトランジスタと、
    前記信号線と前記第１のコンデンサとの導通及び非導通を切り換える第２スイッチングトランジスタと、
    前記第１のコンデンサと前記駆動トランジスタのソース電極との導通及び非導通を切り換える第３スイッチングトランジスタと、を備え、
    前記走査信号は、前記第１スイッチングトランジスタおよび前記第２スイッチングトランジスタに入力され、
    前記表示装置は、さらに
    前記発光画素に電源供給を行う第１電源線及び第２電源線と、
    前記第３スイッチングトランジスタに制御信号を供給する制御線とを備える、
    表示装置。
  2. 前記第２の周期は、前記第１の周期よりも長い、
    請求項１に記載の表示装置。
  3. 前記発光画素において、
    前記発光素子の一方の電極は、前記第２電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのソース電極に接続され、
    前記駆動トランジスタのドレイン電極は、前記第１電源線に接続され、
    前記第１のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第１のコンデンサの他方の電極は、前記第２スイッチングトランジスタのドレイン電極またはソース電極に接続され、
    前記第１スイッチングトランジスタのゲート電極は、前記走査線に接続され、
    前記第２スイッチングトランジスタのゲート電極は、前記走査線に接続され、
    前記第３スイッチングトランジスタのゲート電極は、前記制御線に接続され、
    前記発光画素は、一方の電極が前記第１のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第２の参照電位線に接続された第２のコンデンサをさらに備える、
    請求項１に記載の表示装置。
  4. 前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタは、ｎ型の薄膜トランジスタであり、
    前記論理回路は、前記第１の信号及び前記第２の信号の論理和を求める回路である、
    請求項３に記載の表示装置。
  5. 前記駆動部は、前記走査信号のうちの前記第１のパルスにより前記第１スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、
    前記走査信号のうちの前記第２のパルスにより前記第２スイッチングトランジスタを導通させ、前記信号線から前記第１のコンデンサに前記発光データを書き込み、
    前記制御線から供給される制御信号により前記第３スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第１のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とする、
    請求項３または４に記載の表示装置。
  6. 前記発光画素において、
    前記発光素子の一方の電極は、前記第２電源線に接続され、前記発光素子の他方の電極は、前記駆動トランジスタのドレイン電極に接続され、
    前記駆動トランジスタのソース電極は、前記第１電源線に接続され、
    前記第１のコンデンサの一方の電極は、前記駆動トランジスタのゲート電極に接続され、前記第１のコンデンサの他方の電極は、前記第２スイッチングトランジスタのドレイン電極またはソース電極に接続され、
    前記第１スイッチングトランジスタのゲート電極は、前記走査線に接続され、
    前記第２スイッチングトランジスタのゲート電極は、前記走査線に接続され、
    前記第３スイッチングトランジスタのゲート電極は、前記制御線に接続され、
    前記発光画素は、一方の電極が前記第１のコンデンサの一方の電極に接続され、他方の電極が所定の参照電位を供給する第２の参照電位線に接続された第２のコンデンサをさらに備える、
    請求項１に記載の表示装置。
  7. 前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタは、ｐ型の薄膜トランジスタであり、
    前記論理回路は、前記第１の信号及び前記第２の信号の論理積を求めるものである、
    請求項６に記載の表示装置。
  8. 前記駆動部は、前記走査信号のうちの前記第１のパルスにより前記第１スイッチングトランジスタを導通させ、所定の参照電位を前記駆動トランジスタのゲート電極に供給して前記駆動トランジスタを非導通とすることにより、前記発光素子を消光状態とし、
    前記走査信号のうちの前記第２のパルスにより前記第２スイッチングトランジスタを導通させ、前記信号線から前記第１のコンデンサに前記発光データを書き込み、
    前記制御線から供給される制御信号により前記第３スイッチングトランジスタを導通させ、前記駆動トランジスタのゲート電極及びソース電極の間に前記第１のコンデンサに書き込まれた前記発光データに対応する電圧を印加することにより、前記発光素子を発光状態とする、
    請求項６または７に記載の表示装置。
  9. 前記駆動部は、
    前記複数の発光画素の最後の行の消光状態の開始より後に、前記複数の発光画素の最初の行の発光状態を開始する、
    請求項１に記載の表示装置。
JP2012528159A 2011-07-25 2011-07-25 表示装置 Expired - Fee Related JP5779582B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/004175 WO2013014703A1 (ja) 2011-07-25 2011-07-25 表示装置及び表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPWO2013014703A1 JPWO2013014703A1 (ja) 2015-02-23
JP5779582B2 true JP5779582B2 (ja) 2015-09-16

Family

ID=47596835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012528159A Expired - Fee Related JP5779582B2 (ja) 2011-07-25 2011-07-25 表示装置

Country Status (5)

Country Link
US (1) US9093008B2 (ja)
JP (1) JP5779582B2 (ja)
KR (1) KR101868640B1 (ja)
CN (1) CN103026400B (ja)
WO (1) WO2013014703A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150092412A (ko) * 2014-02-04 2015-08-13 삼성디스플레이 주식회사 입체영상 표시장치와 그 구동방법
KR102693495B1 (ko) * 2018-10-08 2024-08-12 삼성디스플레이 주식회사 표시 장치
US11783746B2 (en) * 2019-12-18 2023-10-10 Sapien Semiconductors Inc. Pixel having reduced number of contact points, and digital driving method
WO2021226759A1 (zh) * 2020-05-09 2021-11-18 京东方科技集团股份有限公司 显示面板及显示装置
JP7505294B2 (ja) * 2020-06-29 2024-06-25 セイコーエプソン株式会社 回路装置、電気光学素子及び電子機器
KR20220127024A (ko) * 2021-03-10 2022-09-19 삼성전자주식회사 전자 장치 및 이의 동작 방법
US20220293025A1 (en) * 2021-03-10 2022-09-15 Samsung Electronics Co., Ltd. Electronic device and method of operating the same
KR20230064708A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0233636B1 (en) * 1986-02-17 1993-11-18 Sharp Kabushiki Kaisha Virtual stereographic display system
JPS6346410A (ja) * 1986-08-13 1988-02-27 Sharp Corp 擬似立体表示システム
JP2003036969A (ja) * 2000-10-25 2003-02-07 Matsushita Electric Ind Co Ltd 発光素子、及びそれを用いた表示装置と照明装置
WO2002035890A1 (fr) 2000-10-25 2002-05-02 Matsushita Electric Industrial Co., Ltd. Element lumineux, dispositif d'affichage et dispositif d'eclairage mettant cet element en application
JP3892732B2 (ja) * 2002-01-31 2007-03-14 株式会社日立製作所 表示装置の駆動方法
KR100583125B1 (ko) * 2004-06-25 2006-05-23 삼성에스디아이 주식회사 발광 표시장치 및 발광 표시장치의 데이터 신호 인가방법
KR100637203B1 (ko) * 2005-01-07 2006-10-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 동작방법
JP2007086433A (ja) * 2005-09-22 2007-04-05 Victor Co Of Japan Ltd 発光表示素子駆動装置
TWI444967B (zh) * 2007-06-15 2014-07-11 Panasonic Corp Image display device
JP5012728B2 (ja) * 2008-08-08 2012-08-29 ソニー株式会社 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
CN101842829B (zh) * 2008-10-07 2013-03-06 松下电器产业株式会社 图像显示装置以及其控制方法
KR101549811B1 (ko) 2009-01-09 2015-09-04 삼성전자주식회사 질화물 반도체 발광소자
US8773518B2 (en) 2009-01-19 2014-07-08 Panasonic Corporation Image display apparatus and image display method
CN102388414B (zh) 2009-05-22 2014-12-31 松下电器产业株式会社 显示装置及其驱动方法
JP5172958B2 (ja) 2009-10-19 2013-03-27 パナソニック株式会社 映像表示システム、映像表示方法および表示装置

Also Published As

Publication number Publication date
JPWO2013014703A1 (ja) 2015-02-23
US20130027382A1 (en) 2013-01-31
CN103026400A (zh) 2013-04-03
US9093008B2 (en) 2015-07-28
KR20140050502A (ko) 2014-04-29
KR101868640B1 (ko) 2018-06-18
WO2013014703A1 (ja) 2013-01-31
CN103026400B (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
JP5779582B2 (ja) 表示装置
CN108169900B (zh) 显示装置
JP4887334B2 (ja) エミッション駆動部及び有機電界発光表示装置
TWI328398B (en) Display apparatus and drive control method thereof
JP6142178B2 (ja) 表示装置および駆動方法
JP5834321B2 (ja) 表示装置およびその駆動方法
CN108986735B (zh) 显示面板的控制装置、显示装置以及显示面板的驱动方法
KR101842722B1 (ko) 표시 장치
JP2014219440A (ja) 映像表示装置及び画素回路の制御方法
TW200426737A (en) Optoelectronic device, driving method of optoelectronic device and electronic machine
US7864139B2 (en) Organic EL device, driving method thereof, and electronic apparatus
JP5110341B2 (ja) 表示装置及びその表示駆動方法
CN103946912B (zh) 显示装置及其控制方法
JP5738270B2 (ja) 表示装置
CN101458896A (zh) 有机el显示装置
JP2006330138A (ja) 表示装置及びその表示駆動方法
JP4454943B2 (ja) 発光装置の駆動方法
US20060202632A1 (en) Organic electroluminescent device, driving method thereof and electronic apparatus
JP4743485B2 (ja) 表示装置及びその表示駆動方法
JP2021063967A (ja) 表示制御装置、表示装置及び表示制御方法
KR100659622B1 (ko) 표시 장치
JP2014232195A (ja) 表示装置およびその駆動方法
JP2008304573A (ja) 表示装置
JP2004151558A (ja) 電子装置、電子装置の駆動方法及び電子機器
TW202044226A (zh) 驅動方法及顯示裝置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5779582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees