JP4454943B2 - 発光装置の駆動方法 - Google Patents
発光装置の駆動方法 Download PDFInfo
- Publication number
- JP4454943B2 JP4454943B2 JP2003052746A JP2003052746A JP4454943B2 JP 4454943 B2 JP4454943 B2 JP 4454943B2 JP 2003052746 A JP2003052746 A JP 2003052746A JP 2003052746 A JP2003052746 A JP 2003052746A JP 4454943 B2 JP4454943 B2 JP 4454943B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- period
- film transistor
- light emitting
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明は、発光素子および、薄膜トランジスタ(以下TFTと表記)を基板上に作り込んで形成された発光装置の駆動方法に関する。また発光装置を表示部に用いた電子機器に関する。
【0002】
なお、本明細書中では、発光素子の代表的なものとしてエレクトロルミネッセンス(Electro Luminescence:EL)素子を例とし、またEL素子とは、一重項励起子からの発光(蛍光)を利用するものと、三重項励起子からの発光(燐光)を利用するものの両方を示すものとする。
【0003】
【従来の技術】
近年、自発光型素子として、EL素子を有した発光装置の開発が活発化している。発光装置は、液晶表示装置と異なり自発光型である。EL素子は一対の電極(陽極と陰極)間にEL層が挟まれた構造となっているが、EL層は通常、積層構造となっている。代表的には、「正孔輸送層/発光層/電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているEL表示装置はほとんどこの構造を採用している。
【0004】
また他にも、陽極上に正孔注入層/正孔輸送層/発光層/電子輸送層の順に積層する構造、または正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【0005】
本明細書において陰極と陽極の間に設けられる全ての層を総称してEL層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てEL層に含まれる。
【0006】
そして、上記構造でなるEL層に一対の電極(両電極)間に所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。この時、EL素子の発光輝度はEL素子に流れる電流に比例する。
【0007】
発光装置の型式としては、パッシブマトリクス型とアクティブマトリクス型とがあるが、高解像度化に伴う画素数の増加や動画表示のため、高速な動作が要求されるものに関しては、アクティブマトリクス型が向いている。
【0008】
【発明が解決しようとする課題】
EL素子の駆動法として、EL素子に一定電圧を印加する定電圧駆動と、EL素子に一定電流を流す定電流駆動とがある。定電圧駆動では、温度変化によってEL素子の電気抵抗が変化し、EL素子へ流れる電流量も変化してしまう。また、経時変化によって、EL素子の電気抵抗が増加し、EL素子へ流れる電流量が減少してしまう。EL素子の輝度は電流に比例するため、電流の変化と共に輝度も変化してしまう。よって、EL素子の駆動法としては、定電流駆動が望ましいとされている。
【0009】
しかし、EL素子の電気抵抗の変化とは別に、一定電流を流しても経時変化と共にEL素子の輝度が低下してしまうという劣化がある。特に、「初期劣化」と呼ばれる、初期点灯時におけるEL素子の劣化による輝度低下は著しい。
【0010】
そこで、EL素子の劣化を抑制し、信頼性を向上させるため、EL素子に逆方向バイアスを印加する方法がある。
【0011】
逆方向バイアス印加電圧としては、逆方向バイアス電圧を順方向バイアス電圧より大きいか、または等しくすることが望ましいという記載が、特開平8−180972号公報に開示されている。
【0012】
また、アクティブマトリクス型発光装置の駆動方法としては、駆動用TFTの特性バラツキによる影響を受けにくいデジタル時間階調方式がある。これは、各画素を2つのトランジスタ、駆動用TFTとスイッチング用TFTで構成したもので、1フレーム期間をアドレス(書き込み)期間とサステイン(発光)期間に分け、発光する時間の長さの和で階調を制御するものである。
【0013】
また、各画素に3つのトランジスタ、駆動用TFT、スイッチング用TFTそして消去用TFTを用いることで高精度の多階調表示を実現することが出来るデジタル時間階調方式がある。この3つのトランジスタを各画素に用いたデジタル時間階調方式をSES(Simultaneous Erase Scan)駆動と、本明細書では定義する。なお、このSES駆動に関しては、特開2001−343933号公報にその詳細が開示されている。
【0014】
SES駆動によって、且つ、ELを定電流で駆動している時に、逆方向バイアスを印加することを考える。アクティブマトリクス型発光装置において、EL素子を定電流で駆動するには、駆動用TFTとEL素子を直列に繋ぎ、駆動用TFTを飽和領域で動作させるため、高い電圧が必要となる。
【0015】
さらに、逆方向バイアス電圧を順方向バイアス電圧より大きくする場合、容量負荷が大きい電極を大きく変化させることは、消費電力の増大が問題となる。また、逆方向バイアス印加方法によっては下記に示す不具合が発生することが考えられる。前記SES駆動方法を行う場合の画素構成を図2に示す。また、図2を用いてその理由について説明する。
【0016】
各画素はソース信号線201、書込用ゲート信号線202、消去用ゲート信号線203、スイッチング用TFT204、消去用TFT205、駆動用TFT206、EL素子207、電流供給線208を有し、EL素子207の一方は駆動用TFT206のソース電極またはドレイン電極(画素電極)に、一方は対向電極209に接続されている。
【0017】
ここでは、スイッチング用TFT204、消去用TFT205がNチャネル型、駆動用TFT206がPチャネル型、EL素子207において、駆動用TFT206に接続されている側が陽極、対向電極209に接続されている側が陰極とする。説明を明確にするため( )内に各電位を例として示す。ただし、これらの電位はあくまで一例であり、以下の方法で駆動する際、所望の電位に適宜設定すれば良い。
【0018】
まず、書込用ゲート信号線202に、スイッチング用TFT204がONするためのパルス(8V)が入力され、スイッチング用TFT204がONし、ソース信号線201に出力されている映像信号が駆動用TFT206のゲート電極に印加される。ここでは駆動用TFT206がPチャネル型であるため、映像信号がHレベル(6V)のときOFFし、Lレベル(0V)のときONする。
【0019】
続いて、駆動用TFT207がONすることによって、電流供給線208(5V)から対向電極209へ向かってEL素子207に電流が流れ発光する。駆動用TFT206を飽和領域で動作させている。また、駆動用TFT206がOFFのときは、EL素子207には電流が流れず、非発光となる。
【0020】
続いて、消去用ゲート信号線203に、消去用TFTがONとなるためのパルス(8V)が入力され、消去用TFT205がONする。消去用TFT205がONすることによって、駆動用TFT206のゲート電極に電流供給線208の電位が入力され、駆動用TFT206のゲート・ソース間電圧が0となり、駆動用TFT206がOFFする。よって、EL素子207は非発光となる。
【0021】
ここで、非発光期間に逆方向バイアスの期間を設け、EL素子207に逆方向バイアスを印加する場合を考える。電流供給線208の電位を大きく変化させて逆方向バイアスを印加しようとした場合、書込用ゲート信号線202のOFF時の電位を大きくしなければならない。
【0022】
例えば、電流供給線208の電位を大きく変化させた(5V→−22V)時、消去用TFT205のゲート電極の電位(−2V)の方が電流供給線208の電位よりも、消去用TFT205のしきい値分以上高いため消去用TFT205がONし、駆動用TFT206のゲート電極の電位が電流供給線208の電位(−22V)になる。このため、駆動用TFT206もONし、画素電極の電位は、駆動用TFT206のゲート電極の電位から駆動用TFT206のしきい値電圧だけ上がった電位になる(−20V程度)。このため、EL素子には逆方向バイアス電圧(10V程度)が印加されることになる。
【0023】
しかし、この時のスイッチング用TFT204に注目すると、ゲート電極の電位(−2V)が駆動用TFT206のゲート電極の電位(−20V程度)よりスイッチング用TFT204のしきい値以上高くなるため、スイッチング用TFT204がONしてしまう。つまり、電流供給線208とソース信号線201がスイッチング用TFT204、消去用TFT205を挟んで、ショートすることになる。このように、電流供給線208の電位を変化させることによって、本来ONしてはならないTFTがONするのを防ぐには、書込用ゲート信号線202のオフ時の電位をより低く(−24V程度)しなければならない。しかし、このような場合、TFTの耐圧に不安が生ずる他、信号の電圧振幅が大きくなることによってゲートドライバの消費電力増大が問題となる。
【0024】
また、逆方向バイアス電圧を大きく変化させることは、電圧を変化させる部分(電流供給線208等)と容量結合している他の部分が、逆方向バイアス印加時に電圧が引っ張られて変化してしまう。これにより、OFFしているはずのトランジスタがONしてしまうことや、動いた電荷の充放電などで消費電力が増えることも考えられる。
【0025】
また、順方向バイアス電圧(8V)より逆方向バイアス電圧(10V)を大きくすることによって、電流供給線208の電位の変化(27V)はさらに大きくなり、EL素子の劣化が抑制されるとしても、消費電力の増大等のデメリットは避けられない。
【0026】
そこで、本発明は、消費電力の増大を抑えつつ、EL素子の信頼性を向上させることを目標に、SES駆動において定電流で駆動しているEL素子に逆方向バイアスを印加する交流駆動の方法を提案する。
【0027】
【課題を解決するための手段】
SES駆動において、ELを定電流駆動する方法は、特願2002−025065号に一例が記載されている。このSES駆動において、非発光期間に逆方向バイアス印加の期間を設ける。
【0028】
逆方向バイアス印加の方法として、EL素子を挟んで、駆動TFTのドレイン電極またはソース電極と直接繋がる電極とは反対側の電極(対向電極)を変化させることを特徴とする。
【0029】
さらに、逆方向バイアス電圧を順方向バイアス電圧より小さくし、消費電力を低減する。この時でも逆方向バイアスによる信頼性向上の効果が得られる。
【0030】
また、対向電極の逆方向バイアス時の電源をパネル内ドライバ電源と共通化することでパネル内の電源数増加を防ぐことが出来る。ここで、順方向バイアス電圧は、EL素子を定電流駆動するため発光開始電圧から徐々に増加していく。
【0031】
本発明の構成を以下に示す。
【0032】
本発明の発光装置の駆動方法は、
発光素子が設けられた複数の画素を有し、前記発光素子の発光時間の差を制御して階調の表現を行う発光装置の駆動方法であって、
映像信号の前記画素への書き込みを行う第1のステップと、
前記書き込まれた映像信号に基づき、前記発光素子を発光、もしくは非発光の状態とする第2のステップと、
前記第2のステップの後、前記発光素子を強制的に非発光の状態とする第3のステップと、
前記発光素子の第1の電極と第2の電極間に、前記発光素子の発光時に、前記発光素子の第1の電極と第2の電極間に印加された順方向バイアス電圧V1に対してその極性の反転した逆方向バイアス電圧V2を印加する第4のステップとを有し、
かつ、|V1|≧|V2|とすることを特徴としている。
【0033】
本発明の発光装置の駆動方法は、
発光素子が設けられた複数の画素を有し、前記発光素子の発光時間の差を制御して階調の表現を行う発光装置の駆動方法であって、
1フレーム期間は、n個(nは自然数、2<n)のサブフレーム期間を有し、
前記サブフレーム期間は、それぞれ、映像信号の画素への書き込みを行うアドレス期間と、前記画素に書き込まれた映像信号に基づき前記発光素子の発光または非発光を制御して表示を行うサステイン期間とを有し、
前記n個のサブフレーム期間より選ばれたm個(mは自然数、0<m≦n−1)のサブフレーム期間は、それぞれ、前記サステイン期間の終了後、画素にリセット信号の書き込みを行う、互いに期間の重複しないm個のリセット期間と、前記リセット信号が書き込まれた行において前記発光素子の状態を強制的に非発光状態とする、互いに期間の重複しないm個の消去期間とを有し、
前記m個のサブフレーム期間より選ばれたk個(kは自然数、0<k≦m)のサブフレーム期間は、それぞれ、前記発光素子の発光時に、前記発光素子の第1の電極と第2の電極間に印加されている順方向バイアス電圧V1に対してその極性の反転した逆方向バイアス電圧V2を印加する、互いに期間の重複しないk個の逆方向バイアス印加期間を有し、
前記アドレス期間、前記サステイン期間、前記リセット期間、前記消去期間、前記逆方向バイアス期間、および前記逆方向バイアス印加期間は、それぞれが互いに一部重複する期間を有し、
かつ、|V1|≧|V2|とすることを特徴としている。
【0034】
上述の本発明の発光装置の駆動方法において、
前記発光素子が発光、もしくは非発光となって画面の表示を行っている期間において、前記順方向バイアス電圧が印加されている発光素子は定電流駆動されることを特徴としている。
【0035】
上述の本発明の発光装置の駆動方法において、
前記順方向バイアス電圧から前記逆方向バイアス電圧への変更は、前記発光素子の対向電極のみを変化させることによって行うことを特徴としている。
【0036】
【発明の実施の形態】
[実施形態1]
課題を解決するための画素構成とその駆動について、図1(D)を用いて説明する。
【0037】
各画素はソース信号線111、書込用ゲート信号線112、消去用ゲート信号線113、スイッチング用TFT115、消去用TFT116、駆動用TFT117、EL素子118、電流供給線114を有し、EL素子118を挟んで、一方は駆動用TFT117のソース電極またはドレイン電極(画素電極)に、一方は対向電極119に接続されている。また、対向電極119にはスイッチ120が接続されていて、順方向バイアス時にはVc1、逆方向バイアス時にはVc2の電位に切り替えることが出来る。
【0038】
ここでは、スイッチング用TFT115、消去用TFT116がNチャネル型、駆動用TFT117がPチャネル型、EL素子118において、駆動用TFT117に接続されている側が陽極、対向電極119に接続されている側が陰極とする。また、説明を明確にするため、( )内に電圧値の例を示す。なお、これらの電位は一例であり、以下の方法に従って駆動する際、所望の電位に適宜設定すれば良い。
【0039】
映像信号に従って、発光するEL素子118に順方向バイアスが印加される期間において、対向電極119の電位はスイッチ120によってVc1の電位(−10V)となっている。まず、書込用ゲート信号線112にパルスが入力されてHレベル(8V)となり、スイッチング用TFT115がONし、ソース信号線111に出力されている映像信号が駆動用TFT117のゲート電極に印加される。ここでは駆動用TFT117がPチャネル型であるため、映像信号がHレベル(6V)のときOFFし、Lレベル(0V)のときONする。
【0040】
続いて、駆動用TFT117がONすることによって、電流供給線114(5V)からVc1の電位となっている対向電極119(−10V)へ向かってEL素子118に電流が流れ発光する。このとき、駆動用TFT117は飽和領域で動作している。また、駆動用TFT117がOFFのときは、EL素子118には電流が流れず、非発光となる。
【0041】
続いて、消去用ゲート信号線113にパルスが入力されてHレベル(8V)となり、消去用TFT116がONする。消去用TFT116がONすることによって、駆動用TFT117のゲート電極に電流供給線114の電位(5V)が入力され、駆動用TFT117のゲート・ソース間電圧が0となり、駆動用TFT117がOFFする。よって、EL素子118は非発光となる。
【0042】
EL素子118に逆方向バイアス期間が印加されるにおいては、対向電極119の電位はスイッチ120によってVc2の電位(10V)に切り替える。この電位は、ソース信号線駆動回路あるいはゲート信号線駆動回路の電位と共通にすると良い。ここでは、ゲート信号線駆動回路の電源と共通とする。対向電極119(陰極)と画素電極(陽極)間の容量は大きく、対向電極119の電位をVc1からVc2に切り替えた時の変化(20V)により、画素電極の電位はプラス方向に持ち上げられる。この時、駆動用TFT117のゲート電極の電位は、消去時の電圧(5V)が保持されているので、画素電極の電位は、駆動用TFT117のゲート電極の電位(5V)に駆動用TFT117のしきい値電圧(約2V)を加えた値になる(約7V)。これにより、EL素子118には逆方向バイアス電圧(約3V)が印加される。
【0043】
以上の動作により、EL素子に逆方向バイアス電圧が印加される。これによって、問題とされてきたEL素子の初期劣化を抑制することが可能となる。さらに、逆方向バイアス電圧を印加する際には、対向電極のみを変化させるため、電流供給線に接続されている駆動用TFTおよび消去用TFTにおいては、ゲート・ソース間電圧に何ら影響しない。よって、ゲート信号線駆動回路の消費電力を大きく増加させることもない。
【0044】
[実施形態2]
課題を解決するための画素構成とその駆動について、図1(E)を用いて説明する。
【0045】
書込用ゲート信号線の各々は、スイッチ121を有し、順方向バイアス時にはVc3、逆方向バイアス時にはVc4が選択される。Vc3が選択された時には、ゲートドライバのシフトレジスタからの出力パルスが書込用ゲート信号線に出力され、Vc4が選択された時には、スイッチング用TFTがON状態となる電位が、同時に全ての行の書込用ゲート信号線に出力される。
【0046】
順方向バイアス時の動作は、実施形態1と同じである。逆方向バイアス時においては、対向電極の電位をVc2(8V)に切り替える。Vc2の電源は、ソース信号線駆動回路あるいはゲート信号線駆動回路の電源と共通にすると良い。ここでは、ソース信号線駆動回路の電源と共通にする。
【0047】
次に、ソース信号線の電位がすべてLレベル(0V)になるようにソース信号線駆動回路を動作させる。
【0048】
また、全ての行の書込用ゲート信号線の電位をスイッチ121を用いて、Vc4(10V)にする。これで、スイッチング用TFTが一斉にONとなり、駆動用TFTのゲート電極の電位はソース信号線の電位、すなわちLレベル(0V)と同じになる。よって、駆動用TFTがONし、画素電極の電位は電流供給線の電位(5V)となり、逆方向バイアス電圧(3V)が印加される。
【0049】
本実施形態によると、実施形態1に比べ、逆方向バイアス印加時の画素電極の電位は、駆動用TFTのしきい値電圧分だけ下がる。これにより、同じ逆方向バイアス電圧を印加する場合に、逆方向バイアス時の対向電極の電位は駆動用TFTのしきい値電圧分だけ下げることができ、消費電力を低減出来る。
【0050】
【実施例】
以下に、本発明の実施例について記載する。
【0051】
[実施例1]
図9に示すように、携帯電話等の電子機器の表示部として発光装置が使用される場合は、発光装置901という形で内蔵される。ここで、発光装置901とは、パネルと、発光装置を駆動するための信号処理用LSI、メモリ等を実装した基板とを接続した形態を指す。
【0052】
発光装置901をブロック図として、図4(A)に示す。発光装置901は、パネル450、駆動回路460を有する。
【0053】
駆動回路460は信号生成部411、電源部412を有する。電源部412は、外部バッテリーより供給される電源より、ソース信号線駆動回路、ゲート信号線駆動回路、発光素子、信号生成部411等に、それぞれ所望の複数の電圧値の電源を生成し、供給する。信号生成部411には、電源、映像信号、同期信号が入力され、表示装置450にて処理が出来るように、各種信号の変換を行う他、ソース信号線駆動回路、ゲート信号線駆動回路を駆動するためのクロック信号等を生成する。また、駆動回路460とパネル450との間に、入力電源を切り替えるための選択部413を設けている。
【0054】
また、パネル450は基板上に、画素部401、ソース信号線駆動回路402、書込用ゲート信号線駆動回路403、消去用ゲート信号線駆動回路404、電流供給線405、対向電極コンタクト406、FPC407等によって構成される。基板中央部には、画素部401が配置され、その周辺部には、ソース信号線駆動回路402、書込用ゲート信号線駆動回路403、消去用ゲート信号線駆動回路404等が配置されている。ソース信号線駆動回路402、書込用ゲート信号線駆動回路403、消去用ゲート信号線駆動回路404を駆動するための信号、及び電源の供給はFPC407を通じて、駆動回路460より行われる。EL素子の対向電極は、画素部401全体面に形成されており、FPC407を通じて、電位が与えられる。この対向電極の電位は、逆方向バイアス印加のため、選択部413により切り替えることが出来る。
【0055】
図4(B)は、選択部413をパネル450上に一体形成した例である。
【0056】
また、パネル450、選択部413、信号生成部411および電源部412を基板上に一体形成しても良い。
【0057】
[実施例2]
デジタル映像信号を用いて映像の表示を行う場合の、ソース信号線駆動回路の概略図を図5に、ゲート信号線駆動回路の概略図を図6に示す。
【0058】
ソース信号線駆動回路は、D−フリップフロップ501を複数段用いてなるシフトレジスタ502、第1のラッチ回路503a、第2のラッチ回路503b、レベルシフタ504、バッファ505等を有する。外部より入力される信号は、クロック信号(S−CK)、反転クロック信号(S−CKb)、スタートパルス(S−SP)、デジタル映像信号(Digital Video Data)である。図5のような構成の場合、デジタル映像信号は、例えば「1ビット目の1行目→2行目→・・・→最終行、2ビット目の1行目→2行目→・・・→最終行、3ビット目の1行目、2行目・・・・・・」というように、直列に入力される。
【0059】
まず、クロック信号、クロック反転信号、およびスタートパルスのタイミングに従って、シフトレジスタ502より、順次サンプリングパルスが出力される。続いて、サンプリングパルスは、第1のラッチ回路503aに入力され、サンプリングパルスが入力されたタイミングで、各列のデジタル映像信号を取り込み、保持する。
【0060】
最終段の第1のラッチ回路503aにおいてデジタル映像信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、このタイミングで、第1のラッチ回路503aにおいて保持されているデジタル映像信号は、一斉に第2のラッチ回路503bへと転送される。その後、レベルシフタにおいてパルスの振幅変換を受け、続いて、バッファにおいて映像信号波形が整形された後、それぞれのソース信号線S1〜Sxへと出力される。
【0061】
一方、ゲート信号線駆動回路は、D−フリップフロップ601を複数段用いてなるシフトレジスタ602、レベルシフタ603、バッファ604等を有する。外部より入力される信号は、クロック信号(G−CK)、反転クロック信号(G−CKb)、スタートパルス(G−SP)である。
【0062】
まず、クロック信号、クロック反転信号、およびスタートパルスのタイミングに従って、シフトレジスタ602より、順次パルスが出力される。続いて、レベルシフタ603によってパルスの振幅変換を受け、続いて、バッファにおいてパルス波形が整形された後、ゲート信号線G1〜Gyを順次選択するパルスとして、それぞれのゲート信号線へと出力される。最終行Gyでの選択が終了すると、垂直帰線期間を経たあと、再びシフトレジスタ602よりパルスが出力され、順にゲート信号線の選択を行う。
【0063】
[実施例3]
実施形態1に挙げた画素構成をSES駆動し、逆方向バイアスを印加させる場合の実際の駆動タイミングについて、図1を用いて説明する。図1(A)、(B)はタイミングチャート、図1(C)は対向電極の電位、図1(D)は画素構成を示す。
【0064】
図1(A)に示すように、1フレーム期間を4つのサブフレーム期間SF1〜SF4に分割している。各サブフレームはアドレス(書き込み)期間Ta、サステイン(発光)期間Tsを有する。また、アドレス(書き込み)期間Taがサステイン(発光)期間Tsよりも長いサブフレーム(ここではSF3、SF4が該当する)はアドレス(書き込み)期間Ta、サステイン(発光)期間Tsの他に、消去期間Tr、非発光期間Te、逆方向バイアス期間Tbを設けている。
【0065】
アドレス(書き込み)期間Taとは画素にデジタル映像信号を書き込む期間であり、サステイン(発光)期間Tsとはアドレス(書き込み)期間Taにおいて、書き込まれたデジタル映像信号に基づいて、EL素子が発光または非発光の状態をとり、表示を行う期間である。どのサブフレームでEL素子が発光するかによって、1フレーム期間あたりの各画素の発光時間が決まり、この発光時間の差によって階調表示を行う。
【0066】
消去期間TrとはEL素子を強制的に非発光状態にする信号を画素に入力する期間であり、非発光期間Teとは消去期間Trに入力された信号に基づいてEL素子が非発光状態となる期間である。また、逆方向バイアス期間Tbとは、EL素子に逆方向バイアスを印加している期間である。
【0067】
動作としては、まずSF1のアドレス(書き込み)期間Ta1において、1行目から順に書込用ゲート信号線112にパルスが入力され、スイッチング用TFT115がONし、駆動用TFT117をON、OFFするためのデジタル映像信号が各画素に書き込まれる。デジタル映像信号が書き込まれた行においては直ちにサステイン(発光)期間Ts1へと移る。1行目〜最終行まで書き込み作業が完了するとアドレス(書き込み)期間Ta1は終了する。サステイン(発光)期間Ta1が終了した後、再び、1行目より順に書込用ゲート信号線112にパルスが入力され、SF2のアドレス(書き込み)期間Ta2が開始され、サステイン(発光)期間Ts2へと移る。
【0068】
続いて、SF3のアドレス(書き込み)期間Ta3が開始される。ここで、サステイン(発光)期間Ts3はアドレス(書き込み)期間Ta3よりも短いため、サステイン(発光)期間Ts3終了後すぐに次のアドレス(書き込み)期間Ta4に移ることが出来ない。そのため、各行のサステイン(発光)期間Ts3が終了すると、消去期間Tr3が開始される。消去期間Tr3では、消去用ゲート信号線113に1行目から順にパルスが入力されて消去用TFT116がONし、EL素子118の発光を強制的に停止し、以後、非発光期間Te3となる。
【0069】
このとき、通常のSES駆動では、非発光期間の長さは1行目のサステイン(発光)期間が終了してから最終行のアドレス(書き込み)期間が終了するまでの間となる。非発光期間Teでは、駆動用TFT117のゲート電極の電位は保持されるため、駆動用TFT117はOFFし続ける。
【0070】
非表示期間Te3が終了した後、逆方向バイアス期間Tb3へと移る。逆方向バイアス期間Tb3は対向電極の電位を図1(C)に示すように変化させるため、消去期間Tr3が終了した後に、非発光期間Te3を通常のSES駆動の時よりも延長し、前記非発光期間中に設ける必要がある。
【0071】
逆方向バイアス期間Tb3においては、対向電極の電位を、スイッチ120をVc1からVc2に切り替えることによって、画素電極の電位よりも高くし、EL素子118に逆方向バイアスを印加する。
【0072】
所望の逆方向バイアス期間Tb3が終了した時点で、対向電極の電位をVc2からVc1へ切り替える。それと同時に、次のアドレス(書き込み)期間Ta4が開始される。以後、SF3と同様の動作を繰り返し、SF4が終了すると、1フレームが終了し、次のフレームへと移る。
【0073】
また、図1(D)においては、駆動用TFT117のゲート電極と電流供給線114との間に、コンデンサを描いていないが、駆動用TFT117のゲート電極の電位をある時間保持するコンデンサを設けてもよい。また、駆動用TFT117のチャネル容量が充分であるなら、コンデンサを設ける必要はない。また、消去用ゲート信号線駆動回路の構成を変更し、非発光期間において、駆動用TFT117が確実にOFFするようなゲート・ソース間電圧としておけば良い。
【0074】
また、ここでは、アドレス(書き込み)期間Taがサステイン(発光)期間Tsよりも長いサブフレームのみに消去期間Tr、非発光期間Te、逆方向バイアス期間Tbを設けたが、アドレス(書き込み)期間Taがサステイン(発光)期間Tsよりも短い、あるいは同じ長さのサブフレームにおいても、各期間を設け、EL素子に逆方向バイアスを印加しても良い。
【0075】
また、図1(A)では、消去期間Trが最終行まで完全に終了してから、逆方向バイアス期間Tbが開始されたが、図1(B)に示すように、消去期間Teの最終行と逆方向バイアス印加期間Tb3の開始を重ね、duty比を稼ぐことも出来る。
【0076】
[実施例4]
実施形態2に挙げた画素構成をSES駆動し、逆方向バイアスを印加させる場合の書込用ゲート信号線駆動回路を図8(A)、画素構成を図8(B)、を用いて説明する。
【0077】
図8(A)のゲート信号線駆動回路は、D−フリップフロップ801を複数段用いてなるシフトレジスタ802、レベルシフタ803、バッファ804、そして、選択回路805等を有する。外部より入力される信号は、クロック信号(G−CK)、反転クロック信号(G−CKb)、スタートパルス(G−SP)、そして、セレクト信号(G−SEL)である。図8(A)におけるスイッチ821が図8(B)の選択回路805に相当する。
【0078】
まず順方向バイアス期間において、クロック信号、クロック反転信号、およびスタートパルスのタイミングに従って、シフトレジスタ802より、順次パルスが出力される。続いて、レベルシフタ803によってパルスの振幅変換を受け、続いて、バッファにおいてパルス波形が整形された後、選択回路805に入力される。選択回路805において、セレクト信号によって選択されたバッファ804からの出力パルスが書込用ゲート信号線G1〜Gyへと順次出力される。最終行Gyでの選択が終了すると、垂直帰線期間を経たあと、再びシフトレジスタ802よりパルスが出力され、順にゲート信号線の選択を行う。
【0079】
また、逆方向バイアス期間においては、セレクト信号が切り換わり、バッファ出力に関わらず、スイッチング用TFT815がONになる電位が書込用ゲート信号線G1〜Gyへ一斉に出力される。この時、同時に全列のソース信号線811にはLレベルの電位が入力されている。よって、全画素のスイッチング用TFT815が一斉にONし、駆動用TFT817のゲート電極にLレベルの電位が入力され、駆動用TFT817がONする。駆動用TFT817がONすることによって、画素電極に電流供給線814の電位が入力される。
【0080】
逆方向バイアス期間には、対向電極819の電位がスイッチ820によってVc1からVc2に切り替えられるため、画素電極の電位よりも、対向電極819の電位が高くなり、EL素子に逆方向バイアスが印加される。
【0081】
[実施例5]
図7(A)に、実施形態1、2にて示した図1(D)、図8(B)の構成を有する画素を実際に作製した場合の素子のレイアウト例を示す。また、図7(A)において、X−X‘で示される部分の断面図を図7(B)に示す。
【0082】
図7(A)において、700は絶縁表面を有する基板である。基板700上には、駆動用TFT707等が設けられ、駆動用TFT707のソース・ドレイン領域を形成する不純物領域に接続されるように、配線材料でなるソース・ドレイン電極が形成され、そのうちの一方と、画素電極708が、重なり合う部分で接続するように設けられている。画素電極708上には、有機導電体膜712が設けられ、さらに有機薄膜(発光層)713が設けられている。有機薄膜(発光層)713上には、対向電極714が設けられている。対向電極714は、全ての画素で共通に接続されるように、ベタ付けの形で形成される。
【0083】
うち、本文中でEL素子と表記しているものは、図7(B)において、画素電極708、有機導電体膜712、有機薄膜(発光層)713、対向電極714の積層体に相当し、画素電極708と対向電極714のうちいずれか一方が陽極、他方が陰極となる。
【0084】
有機薄膜(発光層)713から発せられた光は、画素電極708もしくは対向電極714のうちいずれかを透過して発せられる。このとき、図7(B)において、画素電極側、すなわちTFT等が形成されている側に光が発せられる場合を下面出射、対向電極側に光が発せられる場合を上面出射と呼ぶ。
【0085】
下面出射の場合、画素電極708を透明導電膜によって形成される。逆に、上面出射の場合、対向電極714を透明導電膜によって形成される。
【0086】
なお、本実施例にて示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素子の電極の積層順等に関してはこの限りではない。
【0087】
また、カラー表示の発光装置においては、R・G・Bそれぞれの発光色を持つEL素子を塗り分けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR・G・Bの発光を得るようにしても良い。
【0088】
[実施例6]
本実施例においては、発光層として高分子化合物を適用し、さらに陽極と発光層との間に導電性高分子化合物からなるバッファ層を設けた発光素子において、直流駆動(常に順方向バイアスを印加)と交流駆動(順方向バイアスと逆方向バイアスを一定周期で交互に印加)を行った際の輝度劣化について測定を行った結果について述べる。
【0089】
図3(A)(B)は、順方向バイアス:3.7V、逆方向バイアス:1.7V、デューティ50%、交流周波数60Hzにおいて交流駆動を行った際の信頼性試験の結果を示している。図3(A)はリニアスケール、図3(B)はLOGスケールである。初期輝度は約400cd/cm2であった。比較用に、直流駆動(順方向バイアス:3.65V)を行った際の信頼性試験の結果も同時に示した。結果、直流駆動においては、400時間程度で輝度が半減したのに対し、交流駆動においては、約700時間経過後も、半減には至らなかった。
【0090】
図3(C)(D)は、順方向バイアス:3.8V、逆方向バイアス:1.7V、デューティ50%、交流周波数600Hzにおいて交流駆動を行った際の信頼性試験の結果を示している。図3(C)はリニアスケール、図3(D)はLOGスケールである。初期輝度は約300cd/cm2であった。比較用に、直流駆動(順方向バイアス:3.65V)を行ったさいの信頼性試験の結果も同時に示した。結果、直流駆動においては、500時間程度で輝度が半減したのに対し、交流駆動においては、約700時間経過後も、初期輝度の60%程度を保持していた。
【0091】
[実施例7]
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることが出来る。
【0092】
本発明の発光装置を用いた電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図10に示す。
【0093】
図10(A)はELディスプレイであり、筐体1001、音声出力部1002、表示部1003等を含む。本発明の発光装置は表示部1003に用いることが出来る。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。なお、発光素子表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0094】
また、図10(C)は大型のELディスプレイであり、図10(A)と同様に、筐体1021、音声出力部1022、表示部1023を含む。本発明の発光装置は表示部1023に用いることが出来る。
【0095】
図10(B)はモバイルコンピュータであり、本体1011、スタイラス1012、表示部1013、操作ボタン1014、外部インターフェイス1015等を含む。本発明の発光装置は表示部1013に用いることが出来る。
【0096】
図10(D)はゲーム機であり、本体1031、表示部1032、操作ボタン1033等を含む。本発明の発光装置は表示部1032に用いることが出来る。
【0097】
図10(E)は携帯電話であり、本体1041、音声出力部1042、音声入力部1043、表示部1044、操作スイッチ1045、アンテナ1046等を含む。本発明の発光装置は表示部1044に用いることが出来る。なお、表示部1044は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることが出来る。
【0098】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0099】
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【0100】
また、色鮮やかなため臨場感あふれる大画面テレビにも適している。
【0101】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0102】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜5に示したいずれの構成の発光装置を用いても良い。
【0103】
【発明の効果】
本発明の発光装置によって、SES駆動において、定電流で駆動しているEL素子に、逆方向バイアスを印加し、信頼性を向上させることが可能となる。また、逆方向バイアスの印加は、対向電極のみを変化させることで行い、電流供給線を大きく変化させる際に問題となるゲート信号線駆動回路の電圧上昇によるTFTの耐圧、消費電力の増大を抑えることが出来る。さらに、逆方向バイアスを順方向バイアスより小さくすることで、信頼性向上を確保しつつ、消費電力の低減も行える。また、逆方向バイアス時の電位をソース信号線駆動回路あるいはゲート信号線駆動回路の電源電位と共通化することで、電源数の増加も抑えることが出来る。
【図面の簡単な説明】
【図1】 本発明の一実施形態を説明する図。
【図2】 3トランジスタを用いて構成される発光装置の画素構成を示す図。
【図3】 EL素子の信頼性試験結果を示す図。
【図4】 発光装置の構成を示すブロック図。
【図5】 ソース信号線駆動回路の構成例を示す図。
【図6】 ゲート信号線駆動回路の構成例を示す図。
【図7】 画素部の素子レイアウト例と断面図。
【図8】 ゲート信号線駆動回路の構成例を示す図。
【図9】 電子機器に内臓された発光装置の例を示す図。
【図10】 本発明が適用可能な電子機器の例を示す図。
【符号の説明】
111 ソース信号線
112 書き込み用ゲート信号線
113 消去用ゲート信号線
114 電流供給線
115 スイッチング用TFT
116 消去用TFT
117 駆動用TFT
118 EL素子
119 対向電極
120 スイッチ
Claims (5)
- 複数の行に配置された複数の画素を有する発光装置の駆動方法であって、
前記複数の画素は、それぞれ、ソース信号線、書込用ゲート信号線、消去用ゲート信号線、スイッチング用薄膜トランジスタ、消去用薄膜トランジスタ、駆動用薄膜トランジスタ、発光素子、及び電流供給線を有し、
前記スイッチング用薄膜トランジスタのゲートは前記書込用ゲート信号線と電気的に接続され、ソース又はドレインの一方は前記ソース信号線と電気的に接続され、前記ソース又はドレインの他方は前記消去用薄膜トランジスタのソース又はドレインの一方及び前記駆動用薄膜トランジスタのゲートと電気的に接続され、
前記消去用薄膜トランジスタのゲートは前記消去用ゲート信号線と電気的に接続され、前記ソース又はドレインの他方は前記電流供給線と電気的に接続され、
前記駆動用薄膜トランジスタのソース又はドレインの一方は前記発光素子の一方と電気的に接続され、前記ソース又はドレインの他方は前記電流供給線と電気的に接続され、
前記発光素子の他方は対向電極と電気的に接続され、
1フレーム期間は、n個(nは自然数、2<n)のサブフレーム期間を有し、
前記n個のサブフレーム期間より選ばれたm個(mは自然数、0<m≦n−1)のサブフレーム期間それぞれは、第1の期間、第2の期間、第3の期間、及び第4の期間を有し、
前記m個のサブフレーム期間において、前記行ごとに、前記第1の期間、前記第2の期間、前記第3の期間、前記第4の期間を順に有し、
前記第1の期間において、前記スイッチング用薄膜トランジスタがオン、前記消去用薄膜トランジスタがオフになり、
前記第2の期間において、前記スイッチング用薄膜トランジスタがオフ、前記駆動用薄膜トランジスタがオン又はオフ、前記消去用薄膜トランジスタがオフになり、
前記第3の期間において、前記スイッチング用薄膜トランジスタがオフ、前記消去用薄膜トランジスタがオンになり、
前記第4の期間において、前記発光素子は非発光状態であり、
前記第4の期間内に、前記対向電極の電位を変化させることによって前記発光素子に逆方向バイアス電圧を印加する逆方向バイアス電圧印加期間を有し、
前記逆方向バイアス電圧は前記複数の行に配置された複数の画素全ての前記発光素子に対して同時に印加され、前記逆方向バイアス電圧印加期間が前記複数の行全ての前記第4の期間と重複する
ことを特徴とする発光装置の駆動方法。 - 請求項1において、
前記第1の期間において、前記スイッチング用薄膜トランジスタのゲートに前記書込用ゲート信号線からパルスが入力され、前記スイッチング用薄膜トランジスタをオンにし、前記スイッチング用薄膜トランジスタを介して前記駆動用薄膜トランジスタのゲートに前記ソース信号線から映像信号を印加し、前記駆動用薄膜トランジスタをオン又はオフさせることによって前記画素への書き込みを行い、
前記第2の期間において、前記駆動用薄膜トランジスタがオン時には前記駆動用薄膜トランジスタを介して前記発光素子に前記電流供給線から電流を流して前記発光素子を発光状態にし、前記駆動用薄膜トランジスタがオフ時には前記駆動用薄膜トランジスタを介して前記発光素子に前記電流供給線から電流が流れず前記発光素子を非発光状態にし、
前記第3の期間において、前記消去用薄膜トランジスタのゲートに前記消去用ゲート信号線からパルスが入力され、前記消去用薄膜トランジスタをオンさせることによって前記画素にリセット信号の書き込みを行い、
前記第4の期間において、前記消去用薄膜トランジスタを介して前記駆動用薄膜トランジスタのゲートに前記電流供給線の電位を入力するとともに前記駆動用薄膜トランジスタのソース又はドレインの他方に前記電流供給線の電位を入力して、前記駆動用薄膜トランジスタをオフさせることによって前記発光素子を前記非発光状態とすることを特徴とする発光装置の駆動方法。 - 請求項1又は請求項2において、
前記スイッチング用薄膜トランジスタ、前記消去用薄膜トランジスタがNチャネル型薄膜トランジスタであり、
前記駆動用薄膜トランジスタがPチャネル型薄膜トランジスタであり、
前記発光素子において、前記駆動用薄膜トランジスタのソースまたはドレインと電気的に接続されている一方が陽極であり、前記対向電極と電気的に接続されている他方が陰極であることを特徴とする発光装置の駆動方法。 - 請求項1乃至請求項3のいずれか1項において、
前記複数の行に配置された複数の画素全ての前記対向電極はスイッチと電気的に接続されており、
前記スイッチによって前記対向電極の電位を切り換えることにより前記発光素子に前記逆方向バイアス電圧又は順方向バイアス電圧を印加することを特徴とする発光装置の駆動方法。 - 請求項1乃至請求項4のいずれか1項において、
前記発光素子が発光するときに前記発光素子に印加される前記順方向バイアス電圧V 1 と前記順方向バイアス電圧に対して極性の反転した前記逆方向バイアス電圧V 2 は、
|V1|≧|V2|を満たすことを特徴とする発光装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003052746A JP4454943B2 (ja) | 2002-03-01 | 2003-02-28 | 発光装置の駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002-55840 | 2002-03-01 | ||
JP2002055840 | 2002-03-01 | ||
JP2003052746A JP4454943B2 (ja) | 2002-03-01 | 2003-02-28 | 発光装置の駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003323159A JP2003323159A (ja) | 2003-11-14 |
JP2003323159A5 JP2003323159A5 (ja) | 2006-03-30 |
JP4454943B2 true JP4454943B2 (ja) | 2010-04-21 |
Family
ID=29552195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003052746A Expired - Fee Related JP4454943B2 (ja) | 2002-03-01 | 2003-02-28 | 発光装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4454943B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7482629B2 (en) | 2004-05-21 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US8421715B2 (en) | 2004-05-21 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
US7245297B2 (en) | 2004-05-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US7332742B2 (en) | 2004-06-29 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
WO2006011666A1 (en) | 2004-07-30 | 2006-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
US8194006B2 (en) | 2004-08-23 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of the same, and electronic device comprising monitoring elements |
US7570233B2 (en) | 2004-11-24 | 2009-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7812794B2 (en) | 2004-12-06 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
US7442950B2 (en) | 2004-12-06 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
KR101869681B1 (ko) | 2010-08-20 | 2018-06-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 조명 장치 |
US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR102251927B1 (ko) | 2015-02-13 | 2021-05-17 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
-
2003
- 2003-02-28 JP JP2003052746A patent/JP4454943B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003323159A (ja) | 2003-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4024557B2 (ja) | 発光装置、電子機器 | |
US7023141B2 (en) | Light emitting device and drive method thereof | |
US9324249B2 (en) | Electroluminescent display panel with reduced power consumption | |
US20030214250A1 (en) | Light-emitting device, and electric device using the same | |
JP4454943B2 (ja) | 発光装置の駆動方法 | |
JP2003255880A (ja) | 半導体集積回路およびその駆動方法 | |
US7330162B2 (en) | Method of driving a light emitting device and electronic equipment | |
JP2003280587A (ja) | 表示装置およびそれを使用した表示モジュール、電子機器 | |
JP5116202B2 (ja) | 表示装置の駆動方法 | |
JP4798874B2 (ja) | El表示装置及びそれを用いた電気器具 | |
JP4198483B2 (ja) | 表示装置、電子機器 | |
JP2003323157A (ja) | 発光装置の駆動方法及び電子機器 | |
JP4421641B2 (ja) | 発光装置の駆動方法 | |
JP2004004638A (ja) | 発光装置の駆動方法 | |
JP2006178429A (ja) | 発光装置、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |