[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5779145B2 - 配線データの生成装置、生成方法、そのプログラム、および描画装置 - Google Patents

配線データの生成装置、生成方法、そのプログラム、および描画装置 Download PDF

Info

Publication number
JP5779145B2
JP5779145B2 JP2012145880A JP2012145880A JP5779145B2 JP 5779145 B2 JP5779145 B2 JP 5779145B2 JP 2012145880 A JP2012145880 A JP 2012145880A JP 2012145880 A JP2012145880 A JP 2012145880A JP 5779145 B2 JP5779145 B2 JP 5779145B2
Authority
JP
Japan
Prior art keywords
wiring
wiring data
semiconductor chip
data
surrounding area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012145880A
Other languages
English (en)
Other versions
JP2014011264A (ja
Inventor
清志 北村
清志 北村
中井　一博
一博 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2012145880A priority Critical patent/JP5779145B2/ja
Priority to TW102101679A priority patent/TWI467404B/zh
Priority to US13/835,398 priority patent/US8645891B2/en
Priority to KR1020130034396A priority patent/KR101449262B1/ko
Priority to CN201310120294.7A priority patent/CN103515267B/zh
Publication of JP2014011264A publication Critical patent/JP2014011264A/ja
Application granted granted Critical
Publication of JP5779145B2 publication Critical patent/JP5779145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、チップファースト型のシステムインパッケージもしくはウェハレベルパッケージの製造プロセスにおける配線パターンの生成技術、および配線パターンの露光技術に関する。
チップファースト型のＳＩＰ（System in Package）もしくはＷＬＰ（Wafer Level Package）の製造プロセスにおいては、再配線層を用いてＩＣ（Integrated Circuit）間もしくはＩＣのパッドとバンプ間の配線が行われる。このとき支持体となる基板上に接合されたＩＣの配置誤差への対応が問題となる。
露光処理にステッパを用いる技術（特許文献１、２参照）においては、マスクを介した露光範囲内で露光の位置や角度を微調整することによって、この問題の回避が図られている。しかし、接続されるＩＣ間の距離が、マスクにより露光可能な配線パターンの長さ以上に離れている場合には再配線層での接続不良が生ずるなど、ＩＣの配置誤差が大きい場合には、歩留まりが低下する。また、基板上の複数のＩＣに関する回路領域が一度に露光される場合において、各ＩＣの配置誤差にばらつきがある場合には、接続不良の抑制が困難となる。
これに対して、マスクを使用せずに露光用のビームを走査して露光処理を行う技術が知られており、この技術によれば、マスクを使用する手法に比べてＩＣの配置誤差への対応が容易となる。すなわち、配置誤差がある場合には、配置誤差に応じて配線パターンを最初から設計し直すことにより、補正された配線パターンを示す配線データが、ＧＤＳフォーマットなどのマスクＣＡＤ用のフォーマットで生成される。そして、生成された配線データにＲＩＰ（Raster Image Processor）による描画装置用のＲＩＰ処理が施されてラスタデータ形式の描画データが生成されることによって描画装置による再配線が可能となる。しかしながら、このような設計のやり直しによる配線データの生成には多大な時間を要する。またＲＩＰ処理にも多大な時間を要する。そこで、マスクを使用しないビーム走査による露光技術において、配置誤差に対応した配線データの生成に要する時間を短縮する技術が提案されている。
例えば、特許文献３の描画装置は、基板上の各回路領域に附された位置合わせマークの位置変位を、各回路領域の電極の位置変位として検出する。そして、該装置は、設計通りに配置されて位置変位が無い場合に各回路領域間を接続する配線パターンのうち回路領域内の部分を、位置変位に応じて平行にずらすパターンシフトをして補正しつつビーム走査により補正された配線パターンに基づいた描画を行う。しかし、各回路領域に位置変位だけでなく姿勢変動もある場合には、位置合わせマークの変位と、配線パターンの端点となる電極の変位とが異なるために特許文献３の装置は再配線層での接続不良を生ずる。
そこで、特許文献４の描画装置は、複数の電極が設けられた各ＩＣが配置された基板を撮影した画像と、各ＩＣの配置誤差が無い当該基板についての既存の配線パターンとの比較により、各ＩＣ間を接続する各配線の両端点となる電極の各対の組み合わせと、各電極の位置とを特定する。そして、該装置は、特定した電極の対を最短距離で結ぶ直線のベクトルデータを、電極の対のそれぞれに対して求めて、求めた各ベクトルデータをＩＣの配置誤差に対応した配線パターンとして設定し、描画を行う。これにより、ＩＣの配置誤差に位置の変位だけでなく姿勢の変動が含まれる場合の再配線層での接続不良の抑制が図られている。
特開２００３−１９７８５０号公報 特開２０１０−２１９４８９号公報 特開平１−２１５０２２号公報 特開２０１２−４２５８７号公報
しかしながら、特許文献４の描画装置には、ＩＣの電極と、接続先のＩＣの電極とがＩＣの配置誤差に応じて直線状の配線で、直接、接続される。このため、各ＩＣの電極の配置が、ＢＧＡ（Ball-Grid Array）などのように複雑である場合には、ＢＧＡなどからのファンアウト配線部分において補正後の配線パターン同士が交差する設計となるために、配線パターンが生成されない配線漏れ（「未配線」）が生ずるといった問題がある。
本発明は、こうした問題を解決するためになされたもので、基板上の半導体チップの各電極と、基板上の接続先の各電極とを接続する接続配線パターンを示す配線データの生成において、半導体チップの各電極の配置が複雑であり、半導体チップに位置および姿勢に関する配置誤差がある場合でも、配線漏れの発生と、処理時間とを抑制しつつ配線データを生成可能な技術を提供することを目的とする。
上記の課題を解決するために、第１の態様に係る配線データの生成装置は、基板上に配置された半導体チップの各電極と、前記基板に対して設けられた接続先の各電極とを所定の接続関係に基づいて電気的に接続する接続配線パターンを示す配線データの生成装置であって、前記基板上での所定の基準位置および所定の基準姿勢に対する前記半導体チップの配置誤差を取得する誤差取得部と、前記基板上で前記半導体チップを包囲する当該半導体チップよりも広い包囲領域を示す包囲領域情報を取得する領域情報取得部と、前記配置誤差が無い前記半導体チップである基準チップに対して設定された不良配線の無い前記接続配線パターンを示す基準配線パターンのうち前記基準チップの各電極から前記基準チップの外周縁までの配線パターンである基準ファンアウト配線に基づいて前記接続配線パターンのうち前記包囲領域に対応する部分の包囲領域配線パターンを示す包囲領域配線データを生成する配線データ生成部とを備え、前記配線データ生成部は、前記基準チップに対する前記基準ファンアウト配線の位置および姿勢と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および姿勢とが前記配置誤差に拘らず同じになるように、前記包囲領域配線データを生成し、かつ、前記包囲領域配線パターンと前記包囲領域の外周縁との各交点の位置に基づいて、前記接続配線パターンのうち前記包囲領域配線パターン以外の他の配線パターンを示す他領域配線データをさらに生成する。
第２の態様に係る配線データの生成装置は、第１の態様に係る配線データの生成装置であって、前記包囲領域を包囲する当該包囲領域よりも広い予め設定された広領域の外周縁まで前記基準ファンアウト配線が引き出された形状の広域配線パターンを示す広域配線データを取得する広域配線データ取得部をさらに備え、前記配線データ生成部は、前記半導体チップに対する前記包囲領域に相当する部分を、前記基準チップを基準として前記広領域において特定し、前記広域配線パターンのうち当該特定された部分の配線パターンを前記包囲領域配線パターンとして特定して前記包囲領域配線データを生成する。
第３の態様に係る配線データの生成装置は、第２の態様に係る配線データの生成装置であって、前記広域配線データ取得部は、相互に異なる複数の前記基準姿勢にそれぞれ対応した複数の前記広域配線データを取得し、前記配線データ生成部は、当該複数の前記基準姿勢のうち前記基板上での前記半導体チップの姿勢に最も近いものを特定して、当該複数の前記広域配線データのうち特定した基準姿勢に対応する前記広域配線データを特定し、特定した前記広域配線データに基づいて前記包囲領域配線データを生成する。
第４の態様に係る配線データの生成装置は、第２または第３の態様に係る配線データの生成装置であって、前記広域配線データが所定のラスタライズ処理に応じたラスタデータ形式である。
第５の態様に係る配線データの生成装置は、第１から第４の何れか１つの態様に係る配線データの生成装置であって、前記包囲領域は、前記配置誤差に拘らず前記基板に対して固定された範囲の領域である。
第６の態様に係る配線データの生成装置は、第１から第５の何れか１つの態様に係る配線データの生成装置であって、前記包囲領域は、多角形の領域である。
第７の態様に係る配線データの生成装置は、第１から第６の何れか１つの態様に係る配線データの生成装置であって、前記配線データ生成部は、前記半導体チップのファンアウト配線が前記包囲領域の外周縁まで直線状に引き出された形状の前記包囲領域配線パターンを示す前記包囲領域配線データを生成する。
第８の態様に係る描画装置は、第１から第７の何れか１つの態様に係る配線データの生成装置を備えた描画装置であって、露光用のマスクを使用せずに前記基板を露光する光学ヘッド部と、前記基板が載置され、前記光学ヘッド部に対して相対移動するステージと、
前記基板上に配置された前記半導体チップを撮影する撮影部と、前記生成装置が生成した前記包囲領域配線データに基づいて当該描画装置用のラスタライズ処理を施された描画データを生成する描画データ生成部とをさらに備え、前記生成装置は、前記撮影部が撮影した前記半導体チップの画像に基づいて前記誤差取得部が前記配置誤差を取得するとともに、当該配置誤差に基づいて前記配線データ生成部が前記包囲領域配線データを生成し、当該描画装置は、前記描画データ生成部が生成した前記描画データに基づいて前記光学ヘッド部により前記ステージ上に載置された前記基板を直接露光する。
第９の態様に係るプログラムは、配線データの生成装置に搭載されたコンピュータにおいて実行されることにより、当該配線データの生成装置を第１から第７の何れか１つ態様に係る配線データの生成装置として機能させる。
第１０の態様に係る配線データの生成方法は、基板上に配置された半導体チップの各電極と、前記基板に対して設けられた接続先の各電極とを所定の接続関係に基づいて電気的に接続する接続配線パターンを示す配線データの生成方法であって、前記基板上での所定の基準位置および所定の基準姿勢に対する前記半導体チップの配置誤差を取得する誤差取得ステップと、前記基板上で前記半導体チップを包囲する当該半導体チップよりも広い包囲領域を示す包囲領域情報を取得する領域情報取得ステップと、前記配置誤差が無い前記半導体チップである基準チップに対して設定された不良配線の無い前記接続配線パターンを示す基準配線パターンのうち前記基準チップの各電極から前記基準チップの外周縁までの配線パターンである基準ファンアウト配線に基づいて前記接続配線パターンのうち前記包囲領域に対応する部分の包囲領域配線パターンを示す包囲領域配線データを生成する配線データ生成ステップとを備え、前記配線データ生成ステップは、前記基準チップに対する前記基準ファンアウト配線の位置および姿勢と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および姿勢とが前記配置誤差に拘らず同じになるように、前記包囲領域配線データを生成し、かつ、前記包囲領域配線パターンと前記包囲領域の外周縁との各交点の位置に基づいて、前記接続配線パターンのうち前記包囲領域配線パターン以外の他の配線パターンを示す他領域配線データをさらに生成するステップである。
本発明によれば、接続配線パターンのうち包囲領域配線パターンが、不良配線が無い基準配線パターンの一部である基準ファンアウト配線に基づいて、基準位置および基準姿勢に対する半導体チップの配置誤差に応じて生成される。これにより、ファンアウト配線を含み、配線の難易度が高い包囲領域における配線漏れの発生と、配線データの生成に要する処理時間とが抑制される。また、包囲領域が半導体チップよりも広いので、包囲領域が半導体チップと同サイズである場合に比べて包囲領域配線パターン以外の配線パターンを短く、単純化できる。これにより、当該配線パターンについても配線漏れの発生と、配線データの生成に要する処理時間とが抑制される。従って、半導体チップの各電極の配置が複雑であり、半導体チップに位置および姿勢に関する配置誤差がある場合でも、配線漏れの発生と、処理時間とを抑制しつつ接続配線パターンを示す配線データを生成できる。
実施形態１、２にそれぞれ係る描画装置の構成例を示す側面図である。 図１の描画装置の構成例を示す平面図である。 実施形態１に係る描画装置の機能構成の一例を示すブロック図である。 基板上に配置された半導体チップの一例を示す図である。 ファンアウト配線の一例を示す図である。 基準配線パターンの一例を示す図である。 基準配線パターンの一例を示す図である。 接続配線パターンの一例を示す図である。 実施形態１、２にそれぞれ係る配線データ生成装置の動作の一例を示すフローチャートである。 実施形態１に係る配線データ生成装置の動作の一例を示すフローチャートである。 実施形態２に係る描画装置の機能構成の一例を示すブロック図である。 生成手法１による包囲領域配線パターンの生成を説明するための図である。 生成手法２で用いられる広域配線パターンの一例を示す図である。 生成手法２で用いられる広域配線パターンの一例を示す図である。 生成手法２による包囲領域配線パターンの生成を説明するための図である。 実施形態２に係る配線データ生成装置の動作の一例を示すフローチャートである。 実施形態２に係る配線データ生成装置の動作の一例を示すフローチャートである。
以下、本発明の実施形態を図面に基づいて説明する。図面では同様な構成および機能を有する部分に同じ符号が付され、下記説明では重複説明が省略される。また、各図面は模式的に示されたものであり、例えば、各図面における表示物のサイズおよび位置関係等は必ずしも正確に図示されたものではない。
＜実施形態１＞
＜Ａ−１．描画装置の構成＞
図１は、実施形態１に係る描画装置の一例として描画装置１００Ａの構成例を示す側面図であり、図２は、図１の描画装置１００Ａの構成例を示す側面図である。なお、図１、図２は、後述する実施形態２に係る描画装置の一例として描画装置１００Ｂの構成例を示す正面図と側面図とをそれぞれ示す図でもある。描画装置１００Ａと描画装置１００Ｂとの構成の差異は、描画装置１００Ａが制御部７０Ａを備えるのに対して、描画装置１００Ｂは制御部７０Ｂを備えることである。
また、図１、図２には、描画装置１００Ａの外部装置である配線システム１５０が示されている。配線システム１５０は、描画装置１００Ａの制御部７０Ａと通信回線によって接続されており、制御部７０Ａとの間で各種データの授受が可能に構成されている。先ず、描画装置１００Ａについて以下に説明する。
描画装置１００Ａは、感光材料が表面に付与された半導体基板やガラス基板等の基板Ｗの表面に光ビームを照射してパターンを描画する直接描画装置である。更に具体的には、マルチチップモジュールの製造工程において、露光対象基板として支持基板（以下、単に「基板」という。）Ｗの上面に形成されたレジストに、配線パターンを描画するための装置である。図１および図２に示したように、描画装置１００Ａは、主として、基板Ｗを保持するステージ１０と、ステージ１０を移動させるステージ移動機構２０と、ステージ１０の位置に対応した位置パラメータを計測する位置パラメータ計測機構３０と、基板Ｗの上面にパルス光を照射する光学ヘッド部５０と、アライメントカメラ６０と、制御部７０Ａとを備えている。
そして、この描画装置１００Ａでは、本体フレーム１０１に対してカバー１０２が取り付けられて形成される本体内部に装置各部が配置されて本体部が構成されるとともに、本体部の外側（本実施形態では、図１に示すように本体部の右手側）に基板収納カセット１１０が配置されている。この基板収納カセット１１０には、露光処理を受けるべき未処理の基板Ｗが収納されており、本体内部に配置される搬送ロボット１２０によって本体部にローディングされる。また、未処理の基板Ｗに対して露光処理（パターン描画処理）が施された後、当該基板Ｗが搬送ロボット１２０によって本体部からアンローディングされて基板収納カセット１１０に戻される。
この本体部では、図１および図２に示すように、カバー１０２に囲まれた本体内部の右手端部に搬送ロボット１２０が配置されている。また、この搬送ロボット１２０の左手側には基台１３０が配置されている。この基台１３０の一方端側領域（図１および図２の右手側領域）が、搬送ロボット１２０との間で基板Ｗの受け渡しを行う基板受渡領域となっているのに対し、他方端側領域（図１および図２の左手側領域）が基板Ｗへのパターン描画を行うパターン描画領域となっている。
この基台１３０上では、パターン描画領域にヘッド支持部１４０が設けられている。ヘッド支持部１４０は、基台１３０から上方に立設された２本の脚部材１４１と２本の脚部材１４２とを備えている。また、ヘッド支持部１４０は、２本の脚部材１４１の頂部の間と、２本の脚部材１４２の頂部の間とのそれぞれを橋渡しするように設けられた梁部材１４３および１４４をも備えている。そして、梁部材１４３のパターン描画領域側にアライメントカメラ（撮影部）６０が固定されている。アライメントカメラ６０は、ステージ１０に保持されてパターン描画領域に搬送された基板Ｗの撮影を行い、モニター画像４２（図３）を生成する。基板Ｗ上には半導体チップが配置されているため、アライメントカメラ６０は、当該半導体チップも撮影する。
図４は、基板Ｗの表面上に配置された半導体チップの一例を示す図である。基板Ｗには、複数の半導体チップが配置されている。各半導体チップには、複数の電極が設けられており、図４では、基板Ｗの表面のうち１対の半導体チップ６１０および６３０が配置されている部分が表示されている。半導体チップ（「基準チップ」）６２０は、半導体チップ６３０が所定の基準位置に所定の基準姿勢で配置された状態を示している。図４に示されるように、半導体チップ６３０の位置および姿勢は、基準位置および基準姿勢に対して配置誤差を有している。一方、基準チップ６２０は、所定の基準位置に所定の基準姿勢で配置されている。従って、基準チップ６２０には、配置誤差が無い。半導体チップ６３０の電極６８０が設けられている面には、半導体チップ６３０の位置および姿勢を検出するためのアライメントマークが設けられている。なお、基板Ｗの上面には、半導体チップ６１０および６３０が配置されている状態で、これらの半導体チップを覆うようにレジスト（感光材料）の層が予め形成されている。
基板Ｗの上面（主面、被描画面、被露光面とも称される）の面上には、基板Ｗの位置および姿勢の検出に用いられる図示省略のアライメントマークが形成されている。また、基板Ｗの上面に配置された半導体チップ６３０には、半導体チップ６３０の位置および姿勢の検出に用いられる図示省略のアライメントマークが形成されている。
半導体チップ６１０には、複数の電極６６０が設けられ、半導体チップ６３０には、ＢＧＡの電極を構成する複数の電極６８０が設けられている。図４では、半導体チップ６１０と半導体チップ６３０との間にわたる電極間の接続関係がラッツネスト（Ｒａｔ’ｓ Ｎｅｓｔ）２７０によって表示されている。このラッツネストは、所定の電気的な接続関係を示すネットリストに規定された電極間の接続関係を図示したものである。ラッツネストで互いに接続された電極同士が電気的に接続される。半導体チップ６３０には配置誤差があるため、配線システム１５０が基板Ｗの配線の設計情報に基づいて生成した基準配線データ３１０に従って露光処理等がなされた場合には、断線や配線漏れなどの不良配線が生ずる。そこで、描画装置１００Ａの配線データ生成装置１Ａは、ネットリストにより接続関係を規定された電極同士を半導体チップの実際の位置および姿勢に応じた配線パターンで接続する接続配線パターンを求めて、当該接続配線パターン示す配線データを生成する。そして、描画装置１００Ａは、当該配線データに基づいた露光処理を行う。
本願の説明においては、以下に、基板Ｗに配置された各半導体間で電極を接続する配線パターンのうち半導体チップ６１０と半導体チップ６３０との間で電極を接続する配線パターンを示す配線データの生成について説明を行う。他の配線パターンを示す配線データの生成も半導体チップ６１０と半導体チップ６３０との間での配線データの生成と同様に行われ得る。
図１、図２に戻って、ステージ１０は、基台１３０上でステージ移動機構２０によりＸ方向、Ｙ方向ならびにθ方向に移動される。すなわち、ステージ移動機構２０は、ステージ１０を水平面内で２次元的に移動させて位置決めするとともに、θ軸（鉛直軸）回りに回転させて後述する光学ヘッド部５０に対する相対角度を調整して位置決めする。これにより、ステージ１０は、光学ヘッド部５０に対して相対移動する。
また、このように構成されたヘッド支持部１４０に対して光学ヘッド部５０が上下方向に移動自在に取り付けられている。このようにヘッド支持部１４０に対し、アライメントカメラ６０と光学ヘッド部５０とが取り付けられており、ＸＹ平面内での両者の位置関係は固定化されている。また、この光学ヘッド部５０は、基板Ｗへのパターン描画を行うもので、ヘッド移動機構（図示省略）により上下方向に移動される。そして、ヘッド移動機構が作動することで、光学ヘッド部５０が上下方向に移動し、光学ヘッド部５０とステージ１０に保持される基板Ｗとの距離を高精度に調整可能となっている。このように、光学ヘッド部５０が描画ヘッドとして機能している。
また、梁部材１４３および１４４の頂部の間を橋渡しするように光学ヘッド部５０の光学系などを収納したボックス１７２が設けられており、基台１３０のパターン描画領域を上方から覆っている。
ステージ１０は、円筒状の外形を有し、その上面に基板Ｗを水平姿勢に載置して保持するための保持部である。ステージ１０の上面には、複数の吸引孔（図示省略）が形成されている。このため、ステージ１０上に基板Ｗが載置されると、基板Ｗは、複数の吸引孔の吸引圧によりステージ１０の上面に吸着固定される。
ステージ移動機構２０は、描画装置１００Ａの基台１３０に対してステージ１０を主走査方向（Ｙ軸方向）、副走査方向（Ｘ軸方向）、および回転方向（Ｚ軸周りの回転方向）に移動させるための機構である。ステージ移動機構２０は、ステージ１０を回転させる回転機構２１と、ステージ１０を回転可能に支持する支持プレート２２と、支持プレート２２を副走査方向に移動させる副走査機構２３と、副走査機構２３を介して支持プレート２２を支持するベースプレート２４と、ベースプレート２４を主走査方向に移動させる主走査機構２５と、を有している。
回転機構２１は、ステージ１０の内部に取り付けられた回転子により構成されたモータを有している。また、ステージ１０の中央部下面側と支持プレート２２との間には回転軸受機構が設けられている。このため、モータを動作させると、回転子がθ方向に移動し、回転軸受機構の回転軸を中心としてステージ１０が所定角度の範囲内で回転する。
副走査機構２３は、支持プレート２２の下面に取り付けられた移動子とベースプレート２４の上面に敷設された固定子とにより副走査方向の推進力を発生させるリニアモータ２３ａを有している。また、副走査機構２３は、ベースプレート２４に対して支持プレート２２を副走査方向に沿って案内する一対のガイドレール２３ｂを有している。このため、リニアモータ２３ａを動作させると、ベースプレート２４上のガイドレール２３ｂに沿って支持プレート２２およびステージ１０が副走査方向に移動する。
主走査機構２５は、ベースプレート２４の下面に取り付けられた移動子とヘッド支持部１４０の上面に敷設された固定子とにより主走査方向の推進力を発生させるリニアモータ２５ａを有している。また、主走査機構２５は、ヘッド支持部１４０に対してベースプレート２４を主走査方向に沿って案内する一対のガイドレール２５ｂを有している。このため、リニアモータ２５ａを動作させると、基台１３０上のガイドレール２５ｂに沿ってベースプレート２４、支持プレート２２、およびステージ１０が主走査方向に移動する。なお、このようなステージ移動機構２０としては、従来から多用されているＸ−Ｙ−θ軸移動機構を用いることができる。
位置パラメータ計測機構３０は、レーザ光の干渉を利用してステージ１０についての位置パラメータを計測するための機構である。位置パラメータ計測機構３０は、主として、レーザ光出射部３１、ビームスプリッタ３２、ビームベンダ３３、第１の干渉計３４、および第２の干渉計３５を有する。
レーザ光出射部３１は、計測用のレーザ光ＭＬを出射するための光源装置である。レーザ光出射部３１は、固定位置、すなわち本装置の基台１３０や光学ヘッド部５０に対して固定された位置に設置されている。レーザ光出射部３１から出射されたレーザ光ＭＬは、まず、ビームスプリッタ３２に入射し、ビームスプリッタ３２からビームベンダ３３へ向かう第１の分岐光ＭＬ１と、ビームスプリッタ３２から第２の干渉計３５へ向かう第２の分岐光ＭＬ２とに分岐される。
第１の分岐光ＭＬ１は、ビームベンダ３３により反射され、第１の干渉計３４に入射するとともに、第１の干渉計３４からステージ１０の−Ｙ側の端辺の第１の部位（ここでは、−Ｙ側の端辺の中央部）１０ａに照射される。そして、第１の部位１０ａにおいて反射した第１の分岐光ＭＬ１が、再び第１の干渉計３４へ入射する。第１の干渉計３４は、ステージ１０へ向かう第１の分岐光ＭＬ１とステージ１０から反射した第１の分岐光ＭＬ１との干渉に基づき、ステージ１０の第１の部位１０ａの位置に対応した位置パラメータを計測する。
一方、第２の分岐光ＭＬ２は、第２の干渉計３５に入射するとともに、第２の干渉計３５からステージ１０の−Ｙ側の端辺の第２の部位（第１の部位１０ａとは異なる部位）１０ｂに照射される。そして、第２の部位１０ｂにおいて反射した第２の分岐光ＭＬ２が、再び第２の干渉計３５へ入射する。第２の干渉計３５は、ステージ１０へ向かう第２の分岐光ＭＬ２とステージ１０から反射した第２の分岐光ＭＬ２との干渉に基づき、ステージ１０の第２の部位１０ｂの位置に対応した位置パラメータを計測する。第１の干渉計３４および第２の干渉計３５は、それぞれの計測により取得された位置パラメータを、制御部７０Ａへ送信する。制御部７０Ａは、当該位置パラメータを用いて、ステージ１０の位置やステージ１０の移動速度の制御などを行う。
光学ヘッド部５０は、ステージ１０上に保持された基板Ｗの上面に向けて露光処理用のパルス光を照射する光照射部である。光学ヘッド部５０は、露光用のマスクを使用せずに基板Ｗを露光する。より詳細には、光学ヘッド部５０は、配線データ生成装置１Ａが生成した描画データ５８０（図３）に基づいてステージ１０上に載置された基板Ｗを直接露光する。基台１３０上には、ステージ１０およびステージ移動機構２０を跨ぐようにして梁部材１４３が架設されており、梁部材１４３には、光学ヘッド部５０が取付けられている。光学ヘッド部５０は、基台１３０におけるＹ方向（主走査方向）の略中央部分に位置する。光学ヘッド部５０は、照明光学系５３を介して１つのレーザ発振器５４に接続されている。また、レーザ発振器５４には、レーザ発振器５４の駆動を行うレーザ駆動部５５が接続されている。レーザ駆動部５５、レーザ発振器５４、および照明光学系５３は、ボックス１７２の内部に設けられている。レーザ駆動部５５を動作させると、レーザ発振器５４からパルス光が出射され、当該パルス光が照明光学系５３を介して光学ヘッド部５０の内部に導入される。
光学ヘッド部５０の内部には、照射された光を空間変調する空間光変調器、空間光変調器を制御する描画制御部、光学ヘッド部５０の内部に導入されたパルス光を空間光変調器を介して基板Ｗの上面に照射する光学系など（それぞれ図示省略）が主に設けられている。空間光変調器としては、例えば、回折格子型の空間光変調器であるＧＬＶ（登録商標：Ｇｒａｔｉｎｇ Ｌｉｇｈｔ Ｖａｌｖｅ）などが採用される。光学ヘッド部５０の内部に導入されたパルス光は、空間光変調器などによって所定のパターン形状に成形された光束として基板Ｗの上面に照射され、基板Ｗ上のレジスト等の感光層を露光する。これにより、基板Ｗの上面にパターンが描画される。
基板Ｗの上面上には、配置された半導体チップ６１０および６３０を覆うように紫外線の照射により感光するレジスト（感光材料）が予め形成されており、レーザ発振器５４は、波長３５５ｎｍの紫外線を出射する３倍波固体レーザとされる。もちろん、レーザ発振器５４は基板Ｗの感光材料が感光する波長帯に含まれる他の波長の光を出射するものであってもよい。描画装置１００Ａは、光学ヘッド部５０による露光幅分ずつ基板Ｗを副走査方向にずらしながら、主走査方向へのパターンの描画を所定回数繰り返すことにより、基板Ｗの描画領域全面にパターンを形成する。
アライメントカメラ（「撮影部」）６０は、基板Ｗの撮影を行うことによって、基板Ｗの上面の複数箇所に予め形成された図示省略のアライメントマークや、半導体チップ６３０の上面に形成された図示省略のアライメントマークなどの画像を含むモニター画像４２（図３）を生成する。モニター画像４２は、基板Ｗの位置および姿勢の検出や、半導体チップ６３０の位置および姿勢の検出に用いられる。アライメントカメラ６０は、基板Ｗ上のレジストの下層に設けられた電極などの配線パターンをも撮影可能となっている。アライメントカメラ６０は、例えば、デジタルカメラなどにより構成され、梁部材１４３を介して基台１３０に固定されている。
アライメントカメラ６０によりアライメントマークを撮影するときには、まず、描画装置１００Ａは、ステージ１０を最も−Ｙ側の位置（図１、図２中の左側位置）に移動させる。そして、描画装置１００Ａは、図示省略のモニター用の照明部から基板Ｗにモニター用照明光を照射し、アライメントカメラ６０に撮影を実行させることにより、各アライメントマークの画像を含むモニター画像４２を取得する。取得されたモニター画像４２は、アライメントカメラ６０から制御部７０Ａへ送信される。送信されたモニター画像４２は、制御部７０Ａによって光学ヘッド部５０に対する基板Ｗの位置および姿勢の調整や、所定の基準位置および基準姿勢に対する半導体チップ６３０の配置誤差の検出などに用いられる。
基板Ｗ上に配置されている半導体チップの金属膜などからなる電極パッドに対してモニター用の照明部から照明光が照射されると、その反射光のうちの赤外光成分が、アライメントカメラ６０に入射する。赤外光成分は、レジストの反応にほとんど寄与せず、レジストを透過できるため電極パッドは撮影され得る。下層が金属膜によって全面覆われている場合は、その下の層を観察することはできないが、通常の基板Ｗでは、電極パッドが全面を覆う可能性は少ない。従って、モニター用の照明部の光源としては赤外光成分を多く含む光を出射可能な光源が採用されることが好ましい。また、アライメントカメラ６０も赤外線領域に感度を有することが好ましい。
制御部７０Ａは、種々の演算処理を実行しつつ、描画装置１００Ａ内の各部の動作を制御するための情報処理部である。制御部７０Ａは、例えば、電気的に接続されたＣＰＵ９００Ａ（図３）および記憶部７２Ａ（図３）などを有するコンピュータを備えて構成される。制御部７０Ａは、また、ＣＰＵ９００Ａと電気的に接続された露光制御部９８０（図３）を備えており、当該コンピュータと露光制御部９８０とは、一つの電装ラック（図示省略）内に配置されている。制御部７０Ａは、上記のステージ移動機構２０、位置パラメータ計測機構３０、光学ヘッド部５０、およびアライメントカメラ６０などと電気的に接続されている。制御部７０Ａは、ＣＰＵ９００Ａが記憶部７２Ａに記憶されたプログラムＰＧ１を読み込んで実行することにより、上記各部の動作制御を行う。また、制御部７０Ａは、描画装置１００Ａの外部の配線システム１５０と通信回線を介して接続されている。
制御部７０Ａは、アライメントカメラ６０が基板Ｗの撮影によって生成したモニター画像４２を用いて基板Ｗ上のレジスト層の下層における配線パターンや電極の位置を検出することによって、半導体チップの電極パッドの位置検出を行ない得る。制御部７０Ａは、検出された電極の位置と、基準位置および基準姿勢の半導体チップに対する予め生成された配線パターンとの比較を行うことによっても、半導体チップの配置誤差を検出することができる。なお、アライメントマークや電極の検出は、モニター画像４２の画素値分布を２次微分することなどによって得られるエッジ信号などに基づいて行われ得る。
配線システム１５０は、ＣＡＤシステムなどを備えて構成されている。配線システム１５０は、基板Ｗ上に配置される半導体チップの電極間の電気的な接続関係を示すネットリストを生成する。配線システム１５０は、当該ネットリストに従って基板Ｗ上に配置される半導体チップの電極間を電気的に接続する接続配線パターンを示す配線データを生成する。より詳細には、配線システム１５０は、配置誤差がない基準チップに対する接続配線パターン（「基準配線パターン」）を示す基準配線データ３１０（図３）を生成する。基準配線パターンは、電気的な短絡や断線などの配線不良が生じていない接続配線パターンである。生成された基準配線データ３１０は、描画装置１００Ａの制御部７０Ａに供給される。また、配線システム１５０は、基板Ｗに関するネットリストと、基板Ｗ上に配置された半導体チップ６３０の基準位置および基準姿勢などを含んだ設計情報４４（図３）を制御部７０Ａに供給する。
＜Ａ−２．描画装置の機能構成＞
＜Ａ−２−１．描画装置の全体的な機能構成＞
図３は、実施形態１に係る描画装置１００Ａの描画動作の制御に関する機能構成の一例を示すブロック図である。図３に示されるように、描画装置１００Ａは、描画動作の制御に関する機能要素として、上述したアライメントカメラ６０、制御部７０Ａ、光学ヘッド部５０、およびステージ移動機構２０を主に備えており、これらの要素の動作によって描画動作の制御を行う。
制御部７０Ａは、ＣＰＵ９００Ａおよびメモリなどの記憶部７２Ａなどを備えたコンピュータを備えて構成されている。制御部７０Ａには、該コンピュータとともに露光制御部９８０がさらに設けられている。該コンピュータ内のＣＰＵ９００ＡがプログラムＰＧ１に従って演算処理することにより、誤差取得部９１０、領域情報取得部９２０、配線データ生成部９３０Ａ、および描画データ生成部９４０などの機能が実現される。
誤差取得部９１０、領域情報取得部９２０、および配線データ生成部９３０Ａは、配線データ生成装置１Ａを構成する。配線データ生成装置１Ａは、基板Ｗ上に配置された半導体チップの各電極と、基板Ｗに対して設けられた接続先の各電極とを、ネットリスト等に規定される所定の接続関係に基づいて電気的に接続する接続配線パターンを示す接続配線データ５１０（図３）を生成する。
描画データ生成部９４０は、配線データ生成装置１Ａが生成した接続配線データ５１０に基づいて、描画装置１００Ａ用のラスタライズ処理を施された描画データ５８０（図３）を生成する。
記憶部７２Ａは、ＲＯＭおよびＲＡＭなどのメモリなどにより構成されている。記憶部７２Ａには、ＣＰＵ９００Ａが読み取って実行するプログラムＰＧ１および領域設定用情報４９などが予め記憶されている。領域設定用情報４９は、例えば、後述する包囲領域のサイズに関連した情報である。また、記憶部７２Ａは、描画データ生成部９４０が生成した描画データ５８０を記憶するほか、ＣＰＵ９００Ａのワークメモリとしても動作する。
露光制御部９８０は、記憶部７２Ａに記憶された描画データ５８０に基づいて光学ヘッド部５０、およびステージ移動機構２０の各部を制御することにより１ストライプ分の描画を行う。そして、１つのストライプに対する露光記録が終了すると、次の分割領域に対して同様の処理が行われ、ストライプごとに描画が繰り返される。これにより、描画データ５８０の配線パターンが基板Ｗ上に描画される。
＜Ａ−２−２．配線データ生成装置の機能構成＞
配線データ生成装置１Ａは、誤差取得部９１０、領域情報取得部９２０、および配線データ生成部９３０Ａを備えて構成される。
誤差取得部９１０は、基板Ｗ上での所定の基準位置および所定の基準姿勢に対する半導体チップ６３０の配置誤差４６（図３）を取得する。より詳細には、誤差取得部９１０は、モニター画像４２から基板Ｗ上での半導体チップ６３０の実際の位置と姿勢とを検出し、これらを設計情報４４に含まれた基準位置および基準姿勢と比較することにより配置誤差４６を取得する。配置誤差４６は、配線データ生成部９３０Ａに供給される。
領域情報取得部９２０は、基板Ｗの上面の面上で半導体チップ６３０を包囲し、半導体チップ６３０よりも広い包囲領域７１０（図６、図８など参照）を示す包囲領域情報８１０を取得する。領域情報取得部９２０は、例えば、設計情報４４に含まれた半導体チップ６３０の基板Ｗに対する基準位置を領域の中心とし、領域設定用情報４９により規定されるサイズと形状等を有する包囲領域７１０を特定する。そして、領域情報取得部９２０は、特定した包囲領域７１０を示す位置、サイズ、および形状等の包囲領域情報８１０を取得して配線データ生成部９３０Ａに供給する。
領域設定用情報４９は、半導体チップ６３０が基板Ｗ上を移動する最大の範囲を包囲領域７１０のサイズとして設定可能な情報であることが好ましい。このような領域設定用情報４９は、例えば、基板Ｗの上面に半導体チップ６３０を配置するボンダーの位置決め誤差などに基づいて取得され得る。なお、設定された包囲領域７１０のサイズが当該最大の範囲よりも小さいとしても、また、大きいとしても、包囲領域７１０が半導体チップ６３０よりも広ければ、包囲領域７１０内に半導体チップ６３０が含まれ得るので、本発明の有用性を損なうものではない。同様に、包囲領域７１０の中心が、基準位置からずれて設定されたとしても本発明の有用性を損なうものではない。
また、領域設定用情報４９が予め設定された包囲領域情報８１０そのものであり、領域情報取得部９２０が記憶部７２Ａから包囲領域情報８１０を取得して配線データ生成部９３０Ａにそのまま供給する構成が採用されても良い。
配線データ生成部９３０Ａは、図８に示されるように、配置誤差４６、包囲領域情報８１０、および設計情報４４に含まれるネットリストなどに基づいて、包囲領域７１０に対応する部分の包囲領域配線パターン４６０を示す包囲領域配線データ５６０（図３）を生成する。
ここで、図５は、ファンアウト配線の一例として半導体チップ１２のＢＧＡを構成する各電極１４から配線されたファンアウト配線１６を示す図である。ファンアウト配線１６は、各電極１４から図示省略の接続先の各電極まで配設される接続配線パターンのうち各電極１４から半導体チップ１２の外周縁までの配線パターンである。接続配線パターンは、各配線同士の交差や断線を生じないようにＣＡＤシステムなどにより設計される。このため、ファンアウト配線の配線パターンは、接続先の各電極と、半導体チップ１２との相対的な位置および姿勢の関係に応じて変動する。従って、ファンアウト配線の配線パターンも、当該位置および姿勢の関係に応じて変動する。
本願の記載においては、基板Ｗに対して所定の基準位置に所定の基準姿勢で配置された基準チップに対するファンアウト配線は、「基準ファンアウト配線」とも称される。基準位置および基準姿勢は、必ずしも半導体チップ６３０の設計通りの位置および姿勢である必要は無く、種々の既知の値をとり得る。従って、基準ファンアウト配線も、接続先の各電極と、半導体チップ１２との相対的な位置および姿勢の関係に応じて、すなわち基準位置および基準姿勢に応じて変動する。
図６は、配線システム１５０から供給される基準配線データ３１０（図３）が示す基準配線パターンの一例として、基準チップ６２０に対して設定された基準配線パターン２１０を示す図であり、同様に、図７は基準配線パターン２１２を示す図である。また、図８は、配線データ生成部９３０Ａが生成する接続配線データ５１０（図３）が示す接続配線パターンの一例として接続配線パターン４１０を示す図である。次に、図６〜図８を参照しつつ配線データ生成部９３０Ａについて説明する。
図６では、基準チップ６２０を囲む包囲領域７１０が設けられ、各電極６７０のうち４つの電極と、半導体チップ６１０の各電極６６０とを接続する基準配線パターン２１０が示されている。なお、基準配線パターン２１０のうち包囲領域７１０の外側の部分は、半導体チップ６１０の電極６６０から包囲領域７１０の外周縁に至るラッツネスト２７０である。基準配線パターン２１０のうち包囲領域７１０の部分は、それぞれ実際に配線パターンが設定された基準ファンアウト配線２２０と、引出し配線パターン２３０である。引出し配線パターン２３０は、基準ファンアウト配線２２０が基準チップ６２０の外周縁から包囲領域７１０の外周縁に向けて直線状に引き出された形状の配線パターンである。そして、基準配線パターン２１０は、基準ファンアウト配線２２０と引出し配線パターン２３０とラッツネスト２７０とから構成されている。基準配線パターン２１０を示す基準配線データ３１０（図３）は、配線システム１５０から配線データ生成部９３０Ａに供給される。なお、ラッツネスト２７０で示された部分は、実際の配線パターンが設定されていない。このため、基準配線データ３１０に含まれる配線データは、基準ファンアウト配線２２０と引出し配線パターン２３０とをそれぞれを示す各配線データである。
図７では、図６におけるラッツネスト２７０の部分が、当該ラッツネストに従って実際に設定された配線パターン２４０に置き換えられている。また、基準配線パターン２１２は、基準ファンアウト配線２２０と、引出し配線パターン２３０と、配線パターン２４０とから構成されている。そして、基準配線パターン２１２を示す基準配線データ３１０（図３）が、配線システム１５０から配線データ生成部９３０Ａに供給される。
図６、図７の例では、基準配線パターン２１０、２１２をそれぞれ示す基準配線データ３１０が配線データ生成部９３０Ａに供給されるが、包囲領域配線パターン４６０（図８）は、後述するように、基準ファンアウト配線２２０に基づいて形成される。従って、基準配線パターンのうち少なくとも基準ファンアウト配線２２０を含む配線パターンを示す配線データが基準配線データ３１０として配線データ生成部９３０Ａに供給されればよい。
また、図７に示されるように、基準配線パターンは、実際に配線漏れ等の配線不良を生ずること無く設計された配線パターンであることが、より好ましい。しかしながら、図６に示される基準配線パターンのように、配線不良なく配線できる目処がラッツネストなどによって立てられた配線パターンであれば、基準ファンアウト部分以外の実際の配線設計が完了していない基準配線パターンが採用されてもよい。
また、図６、図７の例では、包囲領域７１０がそれぞれ設定されており、基準配線パターン２１０、２１２のうち包囲領域７１０部分の配線は、基準ファンアウト配線２２０に沿って直線状に包囲領域７１０の外周縁まで引き出されている。このように、包囲領域の外周縁まで基準チップについての基準ファンアウト配線が引き出された基準配線パターンが用いられれば、基板上に実際に配置された半導体チップに対して生成される接続配線パターンにおける配線漏れの抑制が容易となる。しかしながら、包囲領域７１０が設定されていない状態で、電極６７０と電極６６０とを接続する基準配線パターンが形成されて、当該基準配線パターンが用いられたとしても本発明の有用性を損なうものではない。
また、図６、図７に示されるように、包囲領域の外周縁まで直線状に引き出された配線を有する基準配線パターンの基準ファンアウト配線に基づいて、基板に配置された半導体チップについての引き出し配線パターンを含む接続配線パターンが設定された場合には、設定される接続配線パターンにおいて基準配線パターンとは極端に異なった配線の引き回しが発生することを抑制でき、電気的な特性の変動を抑えやすくなる。
図８に示されるように、配線データ生成部９３０Ａは、包囲領域配線パターン４６０を示す包囲領域配線データ５６０と、他の配線パターン４４０を示す他領域配線データ５４０とを生成する。配線データ生成部９３０Ａは、各種の手法で、包囲領域配線データ５６０を生成することが出来る。
例えば、配線データ生成部９３０Ａは、基準チップに対する基準ファンアウト配線の位置および姿勢と、基板Ｗ上の半導体チップ６３０に対する当該半導体チップのファンアウト配線４２０の位置および姿勢とが半導体チップ６３０の配置誤差に拘わらず同じになるようにファンアウト配線４２０を設定する。そして、配線データ生成部９３０Ａは、ファンアウト配線４２０を包囲領域７１０の外周縁まで引き出すことにより引き出し配線パターン４３０を設定する。配線データ生成部９３０Ａは、ファンアウト配線４２０と引き出し配線パターン４３０とにより構成される配線パターンを包囲領域配線パターン４６０として包囲領域配線パターン４６０を示す包囲領域配線データ５６０（図８）を生成する。
また、別の手法では、配線データ生成部９３０Ａは、例えば、基準ファンアウト配線２２０と引出し配線パターン２３０とを一体の配線として扱い、該一体の配線の基準チップ６２０に対する位置および姿勢と、該一体の配線の半導体チップ６３０に対する位置および姿勢が同じになるように該一体の配線の位置および姿勢を調整する。配線データ生成部９３０Ａは、位置と姿勢とを調整された該一体の配線の長さを調整することによりファンアウト配線４２０と引き出し配線パターン４３０とにより構成された包囲領域配線パターン４６０を設定し、包囲領域配線パターン４６０を示す包囲領域配線データ５６０を生成する。
上述した手法の何れにおいても、配線データ生成部９３０Ａは、基準チップ６２０に対する基準ファンアウト配線２２０の位置および姿勢と、基板Ｗ上の半導体チップ６３０に対する半導体チップ６３０のファンアウト配線の位置および姿勢とが半導体チップ６３０の配置誤差に拘わらず同じになるように包囲領域配線パターン４６０を設定し、包囲領域配線パターン４６０を示す包囲領域配線データ５６０を生成する。
このようにして、配線データ生成部９３０Ａは、配置誤差が無い基準チップ６２０に対して予め設定された基準配線パターンのうち基準ファンアウト配線２２０に基づいて、接続配線パターン４１０のうち包囲領域７１０に対応する部分の包囲領域配線パターン４６０を示す包囲領域配線データ５６０を生成する。また、配線データ生成部９３０Ａは、ＧＤＳフォーマットなどのＣＡＤ用のフォーマットで包囲領域配線データ５６０を生成する。
次に、配線データ生成部９３０Ａは、接続配線パターン４１０のうち包囲領域配線パターン４６０以外の他の配線パターン４４０を示す他領域配線データ５４０をさらに生成する。他領域配線データ５４０の生成において、配線データ生成部９３０Ａは、先ず、包囲領域配線パターン４６０と包囲領域７１０の外周縁との各交点６９０の位置（座標）を特定する。
交点６９０の位置を求める際に、配線データ生成部９３０Ａは、例えば、包囲領域配線パターン４６０を示す方程式と、包囲領域７１０の外周縁うち、引き出し配線パターン４３０が交差する部分を表示する線分の方程式とを用いて交点６９０の位置を算定する。
交点の座標の算定を容易に行うために、図８に示されるように、領域情報取得部９２０は、好ましくは、多角形の領域を包囲領域７１０として設定する包囲領域情報８１０を取得する。また、配線データ生成部９３０Ａは、包囲領域７１０の外周縁までファンアウト配線４２０が、好ましくは、直線状に引き出された形状の包囲領域配線パターン４６０を示す包囲領域配線データ５６０を生成する。なお、包囲領域７１０の外周縁と、包囲領域配線パターン４６０とのそれぞれが特定されれば、交点６９０の交点の位置は算定され得る。従って、包囲領域７１０が多角形の領域でないとしても、また、包囲領域配線パターン４６０が直線状でないとしても本発明の有用性を損なうものではない。
そして、配線データ生成部９３０Ａは、各交点６９０と、接続先の半導体チップ６１０の各電極６６０とを、設計情報４４に含まれるネットリストに基づいて接続する配線パターン４４０を求めて、配線パターン４４０を示す他領域配線データ５４０をさらに生成する。配線データ生成部９３０Ａは、ＧＤＳフォーマットなどのＣＡＤ用のフォーマットで他領域配線データ５４０を生成する。
配線パターン４４０の設定において、配線データ生成部９３０Ａは、例えば、図７に示される基準配線パターン２１２のうち配線パターン２４０の一部の配線を修正することによって配線パターン４４０を設定することが出来る。また、配線データ生成部９３０Ａは、配線パターン２４０を用いることなく、接続関係にある交点６９０と電極６６０とを接続する配線パターン４４０を新たに設定することも出来る。何れの手法においても、算定された交点６９０の位置に基づいてネットリストに基づいた公知の手法により、配線パターン４４０の全部または修正部分が設定され得る。
なお、包囲領域７１０が、半導体チップ６３０の配置誤差に拘らず基板Ｗに対して固定された範囲の領域であれば、交点６９０の位置の算定において、包囲領域７１０の領域が一度特定されれば、当該配置誤差が変動する度に包囲領域７１０の外周縁を特定し直す必要がないので、処理が容易になる。従って、領域情報取得部９２０は、配置誤差に拘らず基板Ｗに対して固定された範囲の領域を包囲領域７１０として設定する包囲領域情報８１０を取得する。なお、包囲領域７１０が、配置誤差に応じて変動するとしても、配線データ生成部９３０Ａは、包囲領域配線パターン４６０および配線パターン４４０を設定して接続配線パターン４１０を設定することが出来る。従って、包囲領域７１０が、配置誤差に応じて変動するとしても、本発明の有用性を損なうものではない。
包囲領域配線データ５６０と他領域配線データ５４０とが生成されると、配線データ生成部９３０Ａは、包囲領域配線データ５６０と他領域配線データ５４０とを、接続配線データ５１０（図３）を構成する配線データとして描画データ生成部９４０に供給する。
描画データ生成部９４０は、配線データ生成装置１Ａが生成した接続配線データ５１０に基づいて、すなわち、包囲領域配線データ５６０に基づいて描画装置１００Ａ用のラスタライズ処理を施された描画データ５８０を生成する。描画データ５８０は、包囲領域配線データ５６０と他領域配線データ５４０とが１つの画像データとして合成されて生成される必要がある。従って、包囲領域配線データ５６０と他領域配線データ５４０とのデータ形式が異なる場合には、当該合成処理の前に互いに同じデータ形式で表現されている必要がある。また、描画データ５８０は、最終的にラスタデータ形式で生成される必要がある。したがって、描画データ生成部９４０は、例えば、包囲領域配線データ５６０と他領域配線データ５４０とがＧＤＳフォーマットで供給された場合には、これらの配線データをＧＤＳフォーマットで合成し、合成された配線データをラスタデータ形式に変換して描画データ５８０を生成する。描画データ５８０は、記憶部７２Ａに記憶される。露光制御部９８０は、描画データ５８０に基づいて基板Ｗの露光処理を行う。
＜Ａ−３．配線データ生成装置の動作＞
図９および図１０は、実施形態１に係る配線データ生成装置１Ａ（図３）の動作の一例を示すフローチャートである。なお、図９のフローチャートは、実施形態２に係る配線データ生成装置１Ｂの動作の一例も示している。
配線システム１５０（図３）から基準配線データ３１０（図３）が供給され、アライメントカメラ６０（図３）からモニター画像４２（図３）が供給されると、配線データ生成装置１Ａは、図９のフローチャートで示される処理を開始する。
図９に示されるように、先ず、誤差取得部９１０（図３）は、基板Ｗ上での所定の基準位置および所定の基準姿勢に対する半導体チップ６３０（図３）の配置誤差４６（図３）を取得し（ステップＳ１１０）、領域情報取得部９２０（図３）は、基板Ｗ上で半導体チップ６３０を包囲する当該半導体チップよりも広い包囲領域７１０（図８）を示す包囲領域情報８１０（図３）を取得する（ステップＳ１２０）。
配置誤差４６と包囲領域情報８１０を供給されると、配線データ生成部９３０Ａは、包囲領域配線データ５６０（図８）の生成を行う（ステップＳ１３０Ａ）。ステップＳ１３０Ａの処理が開始されると、処理は図１０に移されて、配線データ生成部９３０Ａは、配線システム１５０から予め供給された基準配線データ３１０が示す基準配線パターンのうち基準ファンアウト配線２２０（図６、図７）を特定する（ステップＳ２１０）。
次に、配線データ生成部９３０Ａは、基準チップ６２０（図６、図７）に対する基準ファンアウト配線２２０の位置および姿勢と、基板Ｗ上に配置された半導体チップ６３０（図８）に対する当該半導体チップのファンアウト配線４２０（図８）の位置および姿勢とが当該半導体チップの配置誤差に拘わらず同じになるように、基準ファンアウト配線２２０に基づいて基板上の半導体チップ６３０のファンアウト配線４２０を取得する（ステップＳ２２０）。
配線データ生成部９３０Ａは、取得したファンアウト配線４２０が包囲領域７１０の外周縁まで引き出された形状を有する包囲領域配線パターン４６０（図８）を取得して（ステップＳ２３０）、包囲領域配線パターン４６０を示す包囲領域配線データ５６０（図３、図８）を生成し（ステップＳ２４０）、ステップＳ１３０Ａの処理を完了する。
次に、処理は、図９に戻されて、配線データ生成部９３０Ａは、包囲領域配線パターン４６０と包囲領域７１０の外周縁との各交点６９０（図８）の位置に基づいて、接続配線パターン４１０（図８）のうち包囲領域配線パターン４６０以外の他の配線パターン４４０（図８）を示す他領域配線データ５４０（図３、図８）を生成する（ステップＳ１４０）。
＜実施形態２＞
＜Ｂ−１．描画装置の構成＞
実施形態２に係る描画装置１００Ｂは、実施形態１に係る描画装置１００Ａと同じく感光材料が表面に付与された半導体基板やガラス基板等の基板Ｗの表面に光ビームを照射してパターンを描画する直接描画装置である。図１、図２に示されるように、描画装置１００Ｂにおいて、描画装置１００Ａに対して異なる構成は、制御部７０Ｂである。描画装置１００Ｂにおける制御部７０Ｂ以外の各構成要素は、同じ符号を附された描画装置１００Ａにおける各構成要素と同様な構成および機能を有する。また、描画装置１００Ｂの外部に設けられた他の装置である配線システム１５０も、描画装置１００Ａと接続された配線システム１５０と同様の構成および機能を有する。以下に、制御部７０Ｂについて説明する。
制御部７０Ｂは、描画装置１００Ａの制御部７０Ａと同様に、種々の演算処理を実行しつつ、描画装置１００Ｂ内の各部の動作を制御するための情報処理部である。制御部７０Ｂは、例えば、電気的に接続されたＣＰＵ９００Ｂ（図１１）および記憶部７２Ｂ（図１１）などを有するコンピュータを備えて構成される。制御部７０Ｂは、また、ＣＰＵ９００Ｂと電気的に接続された露光制御部９８０（図１１）を備えており、当該コンピュータと露光制御部９８０とは、一つの電装ラック（図示省略）内に配置されている。制御部７０Ｂは、上記のステージ移動機構２０、位置パラメータ計測機構３０、光学ヘッド部５０、およびアライメントカメラ６０などと電気的に接続されている。制御部７０Ｂは、ＣＰＵ９００Ｂが記憶部７２Ｂに記憶されたプログラムＰＧ２を読み込んで実行することにより、上記各部の動作制御を行う。また、制御部７０Ｂは、描画装置１００Ｂの外部の配線システム１５０と通信回線を介して接続されている。
また、制御部７０Ｂは、制御部７０Ａと同様に、基板上に配置された半導体チップの電極パッドの位置検出を行なって、半導体チップの配置誤差を検出することもできる。
＜Ｂ−２．描画装置の機能構成＞
＜Ｂ−２−１．描画装置の全体的な機能構成＞
図１１は、実施形態２に係る描画装置１００Ｂの描画動作の制御に関する機能構成の一例を示すブロック図である。図１１に示されるように、描画装置１００Ｂは、描画動作の制御に関する機能要素として、アライメントカメラ６０、制御部７０Ｂ、光学ヘッド部５０、およびステージ移動機構２０を主に備えており、これらの要素の動作によって描画動作の制御を行う。
制御部７０Ｂは、ＣＰＵ９００Ｂおよびメモリなどの記憶部７２Ｂなどを備えたコンピュータを備えて構成されている。制御部７０Ｂには、該コンピュータとともに露光制御部９８０がさらに設けられている。該コンピュータ内のＣＰＵ９００ＢがプログラムＰＧ２に従って演算処理することにより、誤差取得部９１０、領域情報取得部９２０、配線データ生成部９３０Ｂ、描画データ生成部９４０、および広域配線データ取得部９５０などの機能が実現される。
誤差取得部９１０、領域情報取得部９２０、配線データ生成部９３０Ｂ、および広域配線データ取得部９５０は、配線データ生成装置１Ｂを構成する。配線データ生成装置１Ｂは、基板Ｗ上に配置された半導体チップの各電極と、基板Ｗに対して設けられた接続先の各電極とを、ネットリスト等に規定される所定の接続関係に基づいて電気的に接続する接続配線パターンを示す接続配線データ５１０（図１１）を生成する。
制御部７０Ｂにおける制御部７０Ａとの構成要素の差異は、記憶部７２Ｂと、ＣＰＵ９００Ｂにおける配線データ生成装置１Ｂである。制御部７０Ｂにおいて、制御部７０Ａの構成要素と同じ符号を附された構成要素は、制御部７０Ａにおける当該同じ符号を附された構成要素と同様な構成と機能を有する。
記憶部７２Ｂは、ＲＯＭおよびＲＡＭなどのメモリなどにより構成されており、記憶部７２Ａと同様に、ＣＰＵ９００Ｂが読み取って実行するプログラムＰＧ２および領域設定用情報４９などが予め記憶されている。さらに、記憶部７２Ｂには、広域配線データ３５０が予め記憶されている。
広域配線データ３５０は、例えば、図１２に示されるように、包囲領域７１０を包囲し、当該包囲領域よりも広い、予め設定された広領域７３０の外周縁まで、基準チップ６２０に関する基準ファンアウト配線が引き出された形状の広域配線パターン２５０を示す配線データである。また、記憶部７２Ｂには、例えば、図１３、図１４に示される広域配線パターン２５０および２５２のように、相互に異なる複数の基準ファンアウト配線にそれぞれ対応した複数の広域配線データ３５０も記憶され得る。広域配線データ３５０の生成においては、例えば、先ず、配線システム１５０が、基準チップの基準姿勢に基づいて、広領域に対して広域配線パターンを示す配線データをＧＤＳフォーマットなどで生成する。そして、例えば、ＣＰＵ９００Ｂが、当該配線データに描画装置用のラスタライズ処理を施すことによりラスタデータ形式の広域配線データ３５０が生成される。
このように、広域配線データ３５０は、予め、ラスタデータ形式で生成されていることが、処理時間の低減の観点から好ましい。しかし、広域配線データ３５０がＧＤＳフォーマットなどのＣＡＤ用のフォーマットで生成されているとしても、配線データ生成装置１Ｂが広域配線データ３５０に基づいて接続配線データ５１０を生成し得るので、本発明の有用性を損なうものではない。
＜Ｂ−２−２．配線データ生成装置の機能構成＞
配線データ生成装置１Ｂは、誤差取得部９１０、領域情報取得部９２０、配線データ生成部９３０Ｂ、および広域配線データ取得部９５０を備えて構成される。配線データ生成装置１Ｂと配線データ生成装置１Ａとの実質的な差異は、配線データ生成部９３０Ｂと広域配線データ取得部９５０である。
配線データ生成装置１Ｂにおける配線データ生成部９３０Ｂおよび広域配線データ取得部９５０以外の各構成要素は、同じ符号を附された配線データ生成装置１Ａにおける各構成要素と同様な機能を有する。
具体的には、図１１に示されるように、誤差取得部９１０は、配置誤差４６を取得して、配線データ生成部９３０Ｂに供給し、領域情報取得部９２０は、包囲領域７１０を示す位置、サイズ、および形状等の包囲領域情報８１０を取得して配線データ生成部９３０Ｂに供給する。また、領域情報取得部９２０が用いる領域設定用情報４９が、予め設定された包囲領域情報８１０そのものであり、領域情報取得部９２０が記憶部７２Ｂから当該包囲領域情報８１０を取得して配線データ生成部９３０Ｂにそのまま供給する構成が採用されても良い。
広域配線データ取得部９５０は、上述した広域配線パターンを示す広域配線データ３５０を記憶部７２Ｂから取得して配線データ生成部９３０Ｂに供給する。
配線データ生成部９３０Ｂは、配置誤差４６、包囲領域情報８１０、設計情報４４に含まれるネットリスト、および広域配線データ３５０などに基づいて、以下に説明する２通りの生成手法１、生成手法２によって包囲領域配線パターンを設定して、当該包囲領域配線パターンを示す包囲領域配線データを生成することが出来る。
＜Ｂ−２−２−１．配線データ生成部による包囲領域配線パターンの生成手法１＞
図１２は、生成手法１による包囲領域配線パターンの生成を説明するための図である。図１２の上側に示されるように、包囲領域７１０は、基板Ｗ上の所定の基準位置に所定の基準姿勢で配置された基準チップ６２０を包囲している。広領域７３０は、当該包囲領域７１０を包囲しており、包囲領域７１０よりも広い、予め設定された領域である。広域配線パターン２５０は、基準チップ６２０の各電極６７０に対して設定された基準ファンアウト配線が、広領域７３０の外周縁まで引き出された形状を有している。広域配線パターン２５０は、記憶部７２Ｂに記憶された広域配線データ３５０が示す配線パターンである。広域配線データ３５０は、広域配線データ取得部９５０により取得されて、配線データ生成部９３０Ｂに供給される。広域配線パターン２５０は、接続先の各電極６６０と、基準チップ６２０との相対的な位置および姿勢の関係に応じて変動する。
対応領域７２０は、図１２の下側に示された半導体チップ６３０に対する包囲領域７１０に相当する部分が、基準チップ６２０を基準として広領域７３０において特定された領域である。対応領域７２０の特定は、配線データ生成部９３０Ｂにより行われる。
配線データ生成部９３０Ｂは、広域配線パターン２５０のうち特定した対応領域７２０における配線パターンを包囲領域配線パターン４６０として特定し、包囲領域配線パターン４６０を示す包囲領域配線データ５６０（図１１）を生成する。従って、生成手法１において、配線データ生成部９３０Ｂは、基準チップ６２０に対する基準ファンアウト配線の位置および姿勢と、基板Ｗ上の半導体チップ６３０に対する半導体チップ６３０のファンアウト配線の位置および姿勢とが半導体チップ６３０の配置誤差に拘わらず同じになるように包囲領域配線パターン４６０を設定する。
＜Ｂ−２−２−２．配線データ生成部による包囲領域配線パターンの生成手法２＞
図１３および図１４は、生成手法２で用いられる複数の広域配線データ３５０の一例として相互に異なる広域配線パターン２５０と広域配線パターン２５２とをそれぞれ示す図である。図１５は、生成手法２による包囲領域配線パターンの生成を説明するための図である。
図１３、図１４に示されるように、基準チップ６２０と基準チップ６２２との間では、基準位置と基準姿勢とのうち少なくとも基準姿勢が互いに異なっている。図１３には、図１２の上側に示された広領域７３０の範囲内の部分が示されている。図１４の広域配線パターン２５２は、基準チップ６２２に対して、広域配線パターン２５０と同様に設定されている。また、記憶部７２Ｂには、広域配線パターン２５０および２５２をそれぞれ示す複数の広域配線データ３５０（図１１）が記憶されている。これらの広域配線データ３５０は、広域配線データ取得部９５０により記憶部７２Ｂから取得されて、配線データ生成部９３０Ｂに供給される。
広域配線パターン２５０および２５２は、基準チップ６２０と、基準チップ６２２とのそれぞれに対して、配線システム１５０がネットリストに基づいて個別の設計した各基準配線パターンに基づいて設定されても良い。また、例えば、配線システム１５０が設計した基準配線パターンに基づいて設定された広域配線パターン２５０の位置と姿勢が、基準チップ６２０および６２２の間の相対的な位置および姿勢の差異に基づいて調整されることによって広域配線パターン２５２が設定されても良い。この場合には適宜長さ調整も行われる。このように、１つの広域配線パターンからネットリストに基づく設計を経ることなく他の広域配線パターンが設定されれば、予め複数の広域配線データ３５０の取得に要する処理時間が短縮される。
配線データ生成部９３０Ｂは、先ず、広域配線パターン２５０および２５２にそれぞれ関する基準チップ６２０および６２２の複数の基準姿勢のうち基板Ｗ上に配置された半導体チップの姿勢に最も近いものを特定する。図１５の上側には、図１３の基準チップ６２０と、図１４の基準チップ６２２とのうち基準チップ６２２の基準姿勢が、基板Ｗ上に配置された半導体チップの基準姿勢に最も近いために、基準チップ６２２の基準姿勢が、基板Ｗ上に配置された半導体チップの姿勢に最も近いものとして特定された状態が示されている。
次に、配線データ生成部９３０Ｂは、供給された複数の広域配線データ３５０のうち特定した基準姿勢に対応する配線データを特定する。使用する広域配線データ３５０が特定されると、配線データ生成部９３０Ｂは、特定された広域配線データ３５０に対して、上述した生成手法１を適用することによって包囲領域配線データ５６０（図１１）を生成する。従って、生成手法２においても、配線データ生成部９３０Ｂは、基準チップに対する基準ファンアウト配線の位置および姿勢と、基板Ｗ上の半導体チップに対する半導体チップのファンアウト配線の位置および姿勢とが半導体チップの配置誤差に拘わらず同じになるように包囲領域配線パターンを設定する。
図１５の下側には、基板Ｗ上に配置された半導体チップ６３２および６３４が示されている。これらの半導体チップに関する基準姿勢は互いに同じであるが、基準位置は互いに異なっている。例えば、半導体チップ６３２に対する包囲領域配線パターン４６２を設定する場合には、配線データ生成部９３０Ｂは、広域配線パターン２５２のうち対応領域７２２の部分の配線パターンを、包囲領域配線パターン４６２として設定する。そして配線データ生成部９３０Ｂは、包囲領域配線パターン４６２を示す包囲領域配線データ５６０を生成する。また、半導体チップ６３４に対する包囲領域配線パターン４６４を設定する場合には、配線データ生成部９３０Ｂは、同様にして、広域配線パターン２５２のうち対応領域７２４の部分の配線パターンを包囲領域配線パターン４６４として設定し、包囲領域配線パターン４６４を示す包囲領域配線データ５６０を生成する。
広域配線データ３５０は、予め、ラスタデータ形式で生成されていることが、処理時間の低減の観点から好ましい。より詳細には、広域配線データ３５０がラスタデータ形式の配線データであれば、包囲領域配線データ５６０は、生成された当初からラスタデータ形式で生成される。従って、ＧＤＳフォーマットなどのＣＡＤ用のフォーマットで生成された広域配線データ３５０から当該フォーマットで包囲領域配線データ５６０が生成され、その後にラスタデータ形式に変換される場合に比べて、当該変換に要する処理時間を低減できる。しかし、広域配線データ３５０がＧＤＳフォーマットなどのＣＡＤ用のフォーマットで生成されているとしても、配線データ生成装置１Ｂが広域配線データ３５０に基づいて接続配線データ５１０を生成し得るので、本発明の有用性を損なうものではない。
生成手法１または生成手法２によって包囲領域配線データ５６０（図１１）が生成されると、配線データ生成部９３０Ｂは、接続配線パターン４１０のうち包囲領域配線データ５６０が示す包囲領域配線パターン以外の他の配線パターンを示す他領域配線データ５４０（図１１）を生成する。他領域配線データ５４０の生成は、図８を用いて説明した配線データ生成部９３０Ａによる他領域配線データの生成と同様に、包囲領域配線パターンと包囲領域７１０の外周縁との各交点の位置（座標）に基づいて行われる。他領域配線データ５４０は、通常、ＧＤＳフォーマットなどのＣＡＤ用のフォーマットで生成される。
生成手法１、２による包囲領域配線パターンの設定処理においても、配線データ生成部９３０Ａによる包囲領域配線パターンの設定と同様の理由により、領域情報取得部９２０は、好ましくは、多角形の領域を包囲領域７１０として設定する包囲領域情報８１０を取得する。
また、配線データ生成部９３０Ｂは、基板Ｗに配置された半導体チップについてのファンアウト配線が包囲領域７１０の外周縁まで、好ましくは、直線状に引き出された形状の包囲領域配線パターンを示す包囲領域配線データ５６０を生成する。
また、領域情報取得部９２０は、好ましくは、半導体チップの配置誤差に拘らず基板Ｗに対して固定された範囲の領域を包囲領域７１０として設定する包囲領域情報８１０を取得する。
包囲領域配線データ５６０と他領域配線データ５４０とが生成されると、配線データ生成部９３０Ｂは、包囲領域配線データ５６０と他領域配線データ５４０とを、接続配線データ５１０（図１１）を構成する配線データとして描画データ生成部９４０に供給する。
描画データ生成部９４０は、配線データ生成装置１Ｂが生成した接続配線データ５１０に基づいて、すなわち、包囲領域配線データ５６０に基づいて描画装置１００Ｂ用のラスタライズ処理を施された描画データ５８０（図１１）を生成する。描画データ５８０は、包囲領域配線データ５６０と他領域配線データ５４０とが１つの画像データとして合成されて生成される必要がある。従って、包囲領域配線データ５６０と他領域配線データ５４０とのデータ形式が異なる場合には、当該合成処理の前に互いに同じデータ形式で表現される必要がある。また、描画データ５８０は、最終的にラスタデータ形式で生成される必要がある。したがって、描画データ生成部９４０は、例えば、包囲領域配線データ５６０がラスタデータ形式で供給され、他領域配線データ５４０がＧＤＳフォーマットで供給された場合には、先ず、他領域配線データ５４０をラスタデータ形式に変換する。そして、描画データ生成部９４０は、互いにラスタデータ形式の包囲領域配線データ５６０と他領域配線データ５４０とを合成して描画データ５８０を生成する。描画データ５８０は、記憶部７２Ａに記憶される。露光制御部９８０は、描画データ５８０に基づいて基板Ｗの露光処理を行う。
＜Ｂ−３．配線データ生成装置の動作＞
図１６および図１７は、実施形態２に係る配線データ生成装置１Ｂの動作の一例を示すフローチャートである。図１６のフローチャートは、上述した包囲領域配線パターンの生成手法１に対応したフローチャートであり、図９のフローチャートのステップＳ１３０Ｂの詳細な処理を示している。図１７のフローチャートは、上述した包囲領域配線パターンの生成手法２に対応したフローチャートであり、図９のフローチャートのステップＳ１３０Ｃの詳細な処理を示している。既述した図９のフローチャートについては、説明を省略し、図１１、図１２を適宜参照しつつ図１６のフローチャートによって包囲領域配線パターンの生成手法１による包囲領域配線データの生成を説明する。また、図１１、図１３〜図１５を適宜参照しつつ図１７のフローチャートによって包囲領域配線パターンの生成手法２による包囲領域配線データの生成を説明する。
＜Ｂ−３−１．生成手法１による包囲領域配線データの生成動作＞
図９のフローチャートにおいてステップＳ１３０Ｂの処理が開始されると、処理は、図１６に移されて、図１１に示されるように、広域配線データ取得部９５０が、広域配線データ３５０を記憶部７２Ｂから取得して（ステップＳ３１０）、配線データ生成部９３０Ｂに供給する。
次に、配線データ生成部９３０Ｂは、図１２に示されるように、広域配線データ３５０が示す広域配線パターン２５０に基づいて、基板Ｗ上の半導体チップ６３０の配置誤差に応じた包囲領域配線パターン４６０を設定する（ステップＳ３２０）。より詳細には、広域配線パターン２５０のうち半導体チップ６３０の配置誤差に応じた対応領域７２０（図１２）の部分の配線パターンが抽出される。そして、抽出された配線パターンの位置および姿勢が、半導体チップ６３０に対する包囲領域７１０の位置および姿勢に適合するように配置誤差に応じて調整されることにより包囲領域配線パターン４６０として設定される。
配線データ生成部９３０Ｂは、設定した包囲領域配線パターン４６０を示す包囲領域配線データ５６０（図１１）を生成する（ステップＳ３３０）。そして、図１６のフローチャートの処理が終了されて、処理はステップＳ１４０（図９）に戻される。
＜Ｂ−３−２．生成手法２による包囲領域配線データの生成動作＞
図９のフローチャートにおいてステップＳ１３０Ｃの処理が開始されると、処理は、図１７に移されて、広域配線データ取得部９５０（図１１）が、異なる基準姿勢に対応した複数の広域配線データ３５０を記憶部７２Ｂ（図１１）から取得して（ステップＳ４１０）、配線データ生成部９３０Ｂに供給する。該複数の広域配線データ３５０は、具体的には、例えば、図１３、図１４にそれぞれ示された広域配線パターン２５０および２５２をそれぞれ示す複数の広域配線データ３５０である。
次に、配線データ生成部９３０Ｂは、半導体チップ６３０の姿勢に最も近い基準姿勢に対応した広域配線データ３５０を特定する（ステップＳ４２０）。より詳細には、先ず、複数の広域配線データ３５０にそれぞれ関する複数の基準姿勢のうち基板Ｗ上に配置された半導体チップの姿勢に最も近い基準姿勢が特定される。そして、特定された基準姿勢に対する広域配線データ３５０が特定される。図１５の例では、図１４に示された広域配線パターン２５２を示す広域配線データ３５０が特定されている。
広域配線データ３５０が特定されると、配線データ生成部９３０Ｂは、特定した広域配線データ３５０に基づいて、包囲領域配線データ５６０（図１１）を生成する（ステップＳ４３０）。ステップＳ４３０での包囲領域配線データ５６０の生成処理は、例えば、図１６に示されたステップＳ３２０およびＳ３３０の処理によって行われる。そして、図１７のフローチャートの処理が終了されて、処理はステップＳ１４０（図９）に戻される。
以上のように構成された実施形態１および実施形態２の何れに係る配線データ生成装置によっても、接続配線パターンのうち包囲領域配線パターンが、不良配線が無い基準配線パターンの一部である基準ファンアウト配線に基づいて、基準位置および基準姿勢に対する半導体チップの配置誤差に応じて生成される。従って、ファンアウト配線を含み、配線の難易度が高い包囲領域における配線漏れの発生と、配線データの生成に要する処理時間とが抑制される。また、包囲領域が半導体チップよりも広いので、包囲領域が半導体チップと同サイズである場合に比べて包囲領域配線パターン以外の配線パターンを短く、単純化できる。これにより、当該配線パターンについても配線漏れの発生と、配線データの生成に要する処理時間とが抑制される。従って、半導体チップの各電極の配置が複雑であり、半導体チップに位置および姿勢に関する配置誤差がある場合でも、配線漏れの発生と、処理時間とを抑制しつつ接続配線パターンを示す配線データを生成できる。
また、以上のように構成された実施形態２に係る配線データ生成装置によれば、包囲領域を包囲する当該包囲領域よりも広い、予め設定された広領域に対して、広領域の外周縁まで基準ファンアウト配線が引き出された形状の広域配線パターンが予め設定されている状態で、基板上の半導体チップに対する包囲領域に相当する部分が、基準チップを基準として広領域において特定される。そして、広域配線パターンのうち当該特定された部分の配線パターンが包囲領域配線パターンとして特定されて包囲領域配線データが生成される。従って、包囲領域配線データの生成に要する時間が短縮される。
また、以上のように構成された実施形態２に係る配線データ生成装置によれば、相互に異なる複数の基準姿勢にそれぞれ対応した、予め生成された複数の広域配線データが取得され、当該複数の基準姿勢のうち基板上に配置された半導体チップの姿勢に最も近いものが特定される。そして、当該複数の広域配線データのうち特定された基準姿勢に対応する広域配線データが特定されて、当該広域配線データに基づいて包囲領域配線データが生成される。従って、回転処理と平行移動処理とのうち処理が容易な平行移動のみによって広域配線データから包囲領域配線データが生成され得るので、処理時間が短縮され得る。
また、以上のように構成された実施形態２に係る配線データ生成装置によれば、記憶部に予め記憶されている広域配線データが、描画装置用などの所定のラスタライズ処理に応じたラスタデータ形式である。従って、広域配線データから生成される包囲領域配線データもラスタデータ形式であるので、描画データの生成過程において包囲領域配線データに対するラスタライズ処理が不要となり、処理時間が短縮される。
本発明は詳細に示され記述されたが、上記の記述は全ての態様において例示であって限定的ではない。したがって、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。例えば、実施形態１および２における配線データ生成装置は、描画装置に備えられていたが、描画装置とは独立した外部の装置として設けられても良い。また、図７などに示された半導体チップ６１０の各電極６６０に代えて、半導体チップ６３０の周囲に配設された各電極が、半導体チップ６２０の電極６７０に対する接続先の電極として採用されても良い。また、本発明は、半導体チップ６１０が基準チップ６２０と同じように移動する場合にも適用することができるとともに、半導体チップ６１０に代えて単に電極６６０のみが配置されている場合にも適用することができる。また、半導体チップの電極が基板など支持体に接合されて、半導体チップが封入された後に、支持体が薄化などにより除去された状態で、半導体チップの電極が露出した支持体の背面において、本発明の手法が適用されて接続配線パターンが形成されても良い。また、包囲領域や広領域のサイズが、各半導体チップの大きさや、半導体チップ間の間隔に応じて適宜変更されても良い。また、配線データ生成装置によって接続配線データが求められた段階などにおいて、ＤＲＣ（Design Rule Check）が行われて、その結果が所定の基準を満たした場合に、下流側の生成処理などが行われても良い。
１Ａ，１Ｂ 配線データ生成装置
１００Ａ，１００Ｂ 描画装置
１５０ 配線システム
３１０ 基準配線データ
４２ モニター画像
４４ 設計情報
４６ 配置誤差
５１０ 接続配線データ
５４０ 他領域配線データ
５６０ 包囲領域配線データ
７０Ａ，７０Ｂ 制御部
９００Ａ，９００Ｂ ＣＰＵ

Claims (10)

  1. 基板上に配置された半導体チップの各電極と、前記基板に対して設けられた接続先の各電極とを所定の接続関係に基づいて電気的に接続する接続配線パターンを示す配線データの生成装置であって、
    前記基板上での所定の基準位置および所定の基準姿勢に対する前記半導体チップの配置誤差を取得する誤差取得部と、
    前記基板上で前記半導体チップを包囲する当該半導体チップよりも広い包囲領域を示す包囲領域情報を取得する領域情報取得部と、
    前記配置誤差が無い前記半導体チップである基準チップに対して設定された不良配線の無い前記接続配線パターンを示す基準配線パターンのうち前記基準チップの各電極から前記基準チップの外周縁までの配線パターンである基準ファンアウト配線に基づいて前記接続配線パターンのうち前記包囲領域に対応する部分の包囲領域配線パターンを示す包囲領域配線データを生成する配線データ生成部と、
    を備え、
    前記配線データ生成部は、
    前記基準チップに対する前記基準ファンアウト配線の位置および姿勢と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および姿勢とが前記配置誤差に拘らず同じになるように、前記包囲領域配線データを生成し、かつ、
    前記包囲領域配線パターンと前記包囲領域の外周縁との各交点の位置に基づいて、前記接続配線パターンのうち前記包囲領域配線パターン以外の他の配線パターンを示す他領域配線データをさらに生成する配線データの生成装置。
  2. 請求項１に記載の配線データの生成装置であって、
    前記包囲領域を包囲する当該包囲領域よりも広い予め設定された広領域の外周縁まで前記基準ファンアウト配線が引き出された形状の広域配線パターンを示す広域配線データを取得する広域配線データ取得部、
    をさらに備え、
    前記配線データ生成部は、
    前記半導体チップに対する前記包囲領域に相当する部分を、前記基準チップを基準として前記広領域において特定し、前記広域配線パターンのうち当該特定された部分の配線パターンを前記包囲領域配線パターンとして特定して前記包囲領域配線データを生成する配線データの生成装置。
  3. 請求項２に記載の配線データの生成装置であって、
    前記広域配線データ取得部は、
    相互に異なる複数の前記基準姿勢にそれぞれ対応した複数の前記広域配線データを取得し、
    前記配線データ生成部は、
    当該複数の前記基準姿勢のうち前記基板上での前記半導体チップの姿勢に最も近いものを特定して、当該複数の前記広域配線データのうち特定した基準姿勢に対応する前記広域配線データを特定し、特定した前記広域配線データに基づいて前記包囲領域配線データを生成する配線データの生成装置。
  4. 請求項２または請求項３に記載の配線データの生成装置であって、
    前記広域配線データが所定のラスタライズ処理に応じたラスタデータ形式である配線データの生成装置。
  5. 請求項１から請求項４の何れか１つの請求項に記載の配線データの生成装置であって、
    前記包囲領域は、前記配置誤差に拘らず前記基板に対して固定された範囲の領域である配線データの生成装置。
  6. 請求項１から請求項５の何れか１つの請求項に記載の配線データの生成装置であって、
    前記包囲領域は、多角形の領域である配線データの生成装置。
  7. 請求項１から請求項６の何れか１つの請求項に記載の配線データの生成装置であって、
    前記配線データ生成部は、
    前記半導体チップのファンアウト配線が前記包囲領域の外周縁まで直線状に引き出された形状の前記包囲領域配線パターンを示す前記包囲領域配線データを生成する配線データの生成装置。
  8. 請求項１から請求項７の何れか１つの請求項に記載の配線データの生成装置を備えた描画装置であって、
    露光用のマスクを使用せずに前記基板を露光する光学ヘッド部と、
    前記基板が載置され、前記光学ヘッド部に対して相対移動するステージと、
    前記基板上に配置された前記半導体チップを撮影する撮影部と、
    前記生成装置が生成した前記包囲領域配線データに基づいて当該描画装置用のラスタライズ処理を施された描画データを生成する描画データ生成部と、
    をさらに備え、
    前記生成装置は、
    前記撮影部が撮影した前記半導体チップの画像に基づいて前記誤差取得部が前記配置誤差を取得するとともに、当該配置誤差に基づいて前記配線データ生成部が前記包囲領域配線データを生成し、
    当該描画装置は、
    前記描画データ生成部が生成した前記描画データに基づいて前記光学ヘッド部により前記ステージ上に載置された前記基板を直接露光する描画装置。
  9. 配線データの生成装置に搭載されたコンピュータにおいて実行されることにより、当該配線データの生成装置を請求項１から請求項７の何れか１つの請求項に記載の配線データの生成装置として機能させるプログラム。
  10. 基板上に配置された半導体チップの各電極と、前記基板に対して設けられた接続先の各電極とを所定の接続関係に基づいて電気的に接続する接続配線パターンを示す配線データの生成方法であって、
    前記基板上での所定の基準位置および所定の基準姿勢に対する前記半導体チップの配置誤差を取得する誤差取得ステップと、
    前記基板上で前記半導体チップを包囲する当該半導体チップよりも広い包囲領域を示す包囲領域情報を取得する領域情報取得ステップと、
    前記配置誤差が無い前記半導体チップである基準チップに対して設定された不良配線の無い前記接続配線パターンを示す基準配線パターンのうち前記基準チップの各電極から前記基準チップの外周縁までの配線パターンである基準ファンアウト配線に基づいて前記接続配線パターンのうち前記包囲領域に対応する部分の包囲領域配線パターンを示す包囲領域配線データを生成する配線データ生成ステップと、
    を備え、
    前記配線データ生成ステップは、
    前記基準チップに対する前記基準ファンアウト配線の位置および姿勢と、前記基板上の前記半導体チップに対する当該半導体チップのファンアウト配線の位置および姿勢とが前記配置誤差に拘らず同じになるように、前記包囲領域配線データを生成し、かつ、
    前記包囲領域配線パターンと前記包囲領域の外周縁との各交点の位置に基づいて、前記接続配線パターンのうち前記包囲領域配線パターン以外の他の配線パターンを示す他領域配線データをさらに生成するステップである配線データの生成方法。
JP2012145880A 2012-06-28 2012-06-28 配線データの生成装置、生成方法、そのプログラム、および描画装置 Active JP5779145B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012145880A JP5779145B2 (ja) 2012-06-28 2012-06-28 配線データの生成装置、生成方法、そのプログラム、および描画装置
TW102101679A TWI467404B (zh) 2012-06-28 2013-01-16 配線資料之生成裝置、生成方法及描繪裝置
US13/835,398 US8645891B2 (en) 2012-06-28 2013-03-15 Device for and method of generating wiring data, and imaging system
KR1020130034396A KR101449262B1 (ko) 2012-06-28 2013-03-29 배선 데이터의 생성 장치, 생성 방법 및 묘화 장치
CN201310120294.7A CN103515267B (zh) 2012-06-28 2013-04-09 布线数据的生成装置、生成方法及描画装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012145880A JP5779145B2 (ja) 2012-06-28 2012-06-28 配線データの生成装置、生成方法、そのプログラム、および描画装置

Publications (2)

Publication Number Publication Date
JP2014011264A JP2014011264A (ja) 2014-01-20
JP5779145B2 true JP5779145B2 (ja) 2015-09-16

Family

ID=49779653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145880A Active JP5779145B2 (ja) 2012-06-28 2012-06-28 配線データの生成装置、生成方法、そのプログラム、および描画装置

Country Status (5)

Country Link
US (1) US8645891B2 (ja)
JP (1) JP5779145B2 (ja)
KR (1) KR101449262B1 (ja)
CN (1) CN103515267B (ja)
TW (1) TWI467404B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351992B2 (ja) * 2014-02-17 2018-07-04 株式会社Ｓｃｒｅｅｎホールディングス 変位検出装置、基板処理装置、変位検出方法および基板処理方法
JP6321512B2 (ja) 2014-09-29 2018-05-09 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、および描画システム
JP6601173B2 (ja) * 2015-11-12 2019-11-06 ウシオ電機株式会社 露光装置、基板製造システム、露光方法、および基板製造方法
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
TWI648604B (zh) * 2017-12-27 2019-01-21 財團法人工業技術研究院 數位直接成像方法與系統、影像產生方法與電子裝置
JP7123692B2 (ja) * 2018-08-13 2022-08-23 株式会社日本マイクロニクス 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム
TWI809201B (zh) * 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
US10678150B1 (en) * 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
JP2020136549A (ja) * 2019-02-22 2020-08-31 株式会社Ｓｃｒｅｅｎホールディングス パターン形成装置、パターン形成方法および吐出データ生成方法
JP7365262B2 (ja) * 2020-02-21 2023-10-19 株式会社Ｓｃｒｅｅｎホールディングス 配線パターン生成装置、描画システム、配線パターン生成方法および配線パターン生成プログラム
JP7437282B2 (ja) * 2020-10-01 2024-02-22 株式会社Ｓｃｒｅｅｎホールディングス 配線データ生成装置、描画システムおよび配線データ生成方法
CN112380807B (zh) * 2020-11-06 2022-08-09 成都海光集成电路设计有限公司 重布线层过孔阵列的放置方法及装置
JP2022162313A (ja) * 2021-04-12 2022-10-24 株式会社ニコン 露光装置、露光方法、デバイス製造方法、及びデバイス
WO2023286726A1 (ja) * 2021-07-12 2023-01-19 株式会社ニコン 露光装置及び配線パターン形成方法
WO2023003918A2 (en) * 2021-07-23 2023-01-26 D2S, Inc. Methods and systems to determine parasitics for semiconductor or flat panel display fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831404B2 (ja) * 1988-02-24 1996-03-27 三菱電機株式会社 半導体装置の製造方法
JP3301112B2 (ja) * 1992-05-28 2002-07-15 ソニー株式会社 マルチチップパッケージ型半導体装置の製造方法
JP2003186173A (ja) * 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
JP2003197850A (ja) 2001-12-26 2003-07-11 Sony Corp 半導体装置及びその製造方法
JP4245418B2 (ja) * 2003-06-25 2009-03-25 富士通マイクロエレクトロニクス株式会社 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
JP4371039B2 (ja) * 2004-11-04 2009-11-25 セイコーエプソン株式会社 半導体チップの実装方法
US7394070B2 (en) * 2004-12-27 2008-07-01 Hitachi High-Technologies Corporation Method and apparatus for inspecting patterns
JP2006330184A (ja) * 2005-05-24 2006-12-07 Fujifilm Holdings Corp 画像処理装置
JP4450769B2 (ja) 2005-06-16 2010-04-14 富士フイルム株式会社 画像処理装置、画像描画装置及びシステム
US8111374B2 (en) * 2005-09-09 2012-02-07 Nikon Corporation Analysis method, exposure method, and device manufacturing method
CN101273397A (zh) * 2005-09-27 2008-09-24 罗姆股份有限公司 D/a变换电路、有机el驱动电路及有机el显示装置
JP2008078467A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 特定用途向け半導体集積回路及びその製造方法
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP5373518B2 (ja) 2009-09-15 2013-12-18 大日本スクリーン製造株式会社 データ変換方法、描画システムおよびプログラム
JP5637771B2 (ja) * 2010-08-17 2014-12-10 株式会社Ｓｃｒｅｅｎホールディングス 直接描画方法および直接描画装置

Also Published As

Publication number Publication date
TW201401093A (zh) 2014-01-01
US20140007033A1 (en) 2014-01-02
CN103515267B (zh) 2016-03-16
KR101449262B1 (ko) 2014-10-08
KR20140001741A (ko) 2014-01-07
US8645891B2 (en) 2014-02-04
CN103515267A (zh) 2014-01-15
TWI467404B (zh) 2015-01-01
JP2014011264A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
JP5779145B2 (ja) 配線データの生成装置、生成方法、そのプログラム、および描画装置
US9648795B2 (en) Pick-and-place tool
JP6321512B2 (ja) 配線データの生成装置、生成方法、および描画システム
JP5637771B2 (ja) 直接描画方法および直接描画装置
CN106547171A (zh) 一种用于光刻装置的套刻补偿系统及方法
TWI647739B (zh) 圖案形成裝置及圖案形成方法
TW202113517A (zh) 半導體裝置製造中的移位控制方法
TWI776696B (zh) 配線資料生成裝置、描繪系統以及配線資料生成方法
CN104991422B (zh) 曝光装置用的gui装置、曝光系统及曝光条件设定方法
JP2008209420A (ja) 非接触三次元測定方法
JP6389040B2 (ja) パターン描画装置用のｇｕｉ装置、パターン描画システム、ジョブチケット更新方法およびプログラム
JP6071263B2 (ja) 露光装置、露光システム、それらを用いたデバイスの製造方法
JP2024043357A (ja) 描画装置および描画方法
JP2015162059A (ja) 直接描画装置用のｇｕｉ装置、直接描画システム、描画領域設定方法およびプログラム
JP2006071483A (ja) 位置計測方法とその装置、デバイス製造方法及び露光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150710

R150 Certificate of patent or registration of utility model

Ref document number: 5779145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250