[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5769487B2 - Capacitor - Google Patents

Capacitor Download PDF

Info

Publication number
JP5769487B2
JP5769487B2 JP2011099598A JP2011099598A JP5769487B2 JP 5769487 B2 JP5769487 B2 JP 5769487B2 JP 2011099598 A JP2011099598 A JP 2011099598A JP 2011099598 A JP2011099598 A JP 2011099598A JP 5769487 B2 JP5769487 B2 JP 5769487B2
Authority
JP
Japan
Prior art keywords
electrode
internal
internal electrode
dummy
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011099598A
Other languages
Japanese (ja)
Other versions
JP2012231078A (en
Inventor
佐藤 恒
恒 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011099598A priority Critical patent/JP5769487B2/en
Publication of JP2012231078A publication Critical patent/JP2012231078A/en
Application granted granted Critical
Publication of JP5769487B2 publication Critical patent/JP5769487B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、コンデンサに関するものである。   The present invention relates to a capacitor.

従来のコンデンサにおいて、メッキ法によって積層体の端面から両側面にかけて外部電極を形成する場合には、内部電極の端部を積層体の端面から露出させていた。また、内部電極とは離間してその両側に配置された各々のダミー電極の端部を、積層体の端面から側面にかけてそれぞれ露出させていた(特許文献1を参照)。そして、この内部電極およびダミー電極の露出部分にメッキ法で外部電極を形成する。   In the conventional capacitor, when the external electrode is formed from the end surface of the multilayer body to both side surfaces by plating, the end portion of the internal electrode is exposed from the end surface of the multilayer body. In addition, the end portions of the dummy electrodes arranged on both sides of the internal electrode are exposed from the end surface to the side surface of the multilayer body (see Patent Document 1). Then, external electrodes are formed by plating on the exposed portions of the internal electrodes and the dummy electrodes.

このように、内部電極とダミー電極とを、積層体の幅方向に離間させることによって、両者が繋がっている場合における内部電極とダミー電極との接続部の近傍での、印刷マスクによる内部電極ペースト塗布時のかすれを防止できる。   Thus, by separating the internal electrode and the dummy electrode in the width direction of the laminated body, the internal electrode paste by the printing mask in the vicinity of the connection portion between the internal electrode and the dummy electrode when they are connected It can prevent fading at the time of application.

特開2003−282356号公報JP 2003-282356 A

しかしながら、特許文献1に示すようなコンデンサの積層体の端面においては、内部電極とダミー電極との間隙が、積層方向に隣り合う内部電極が設けられた誘電体層間において一致していた。よって、メッキによって外部電極を形成する際、端面において、内部電極の露出端部と、ダミー電極の露出端部とがメッキによる外部電極で繋がりにくく、外部電極が途切れやすくなる問題点があった。   However, on the end face of the capacitor laminate as shown in Patent Document 1, the gap between the internal electrode and the dummy electrode is identical between the dielectric layers provided with the internal electrodes adjacent in the lamination direction. Therefore, when the external electrode is formed by plating, the exposed end portion of the internal electrode and the exposed end portion of the dummy electrode are difficult to be connected by the external electrode formed by plating on the end face, and the external electrode is easily disconnected.

本発明のコンデンサは、複数の誘電体層が積層された積層体と、前記誘電体層を介して互いに対向するように前記誘電体層間に設けられた内部電極と、該内部電極が電気的に接続されており、前記積層体の端部を覆うように設けられた外部電極と、前記内部電極の端部側であって、前記積層体の両側面のうち少なくとも一方側に、前記内部電極から離間して配置されているとともに、前記側面及び端面から露出しており、前記外部電極と電気的に接続されたダミー電極とを備え、前記端面における内部電極とダミー電極との間隙は、積層方向に隣り合う内部電極が設けられた誘電体層間において一致しておらず、前記内部電極は、前記誘電体層を介して互いに対向する容量形成部と、該容量形成部から前記端面に引き出されている引出し部とを有しており、前記引出し部は、一方の側面側に偏在して
配置されており、前記ダミー電極は、他方の側面側に配置されていることを特徴とするものである。

The capacitor of the present invention includes a laminate in which a plurality of dielectric layers are laminated, an internal electrode provided between the dielectric layers so as to face each other with the dielectric layer interposed therebetween, and the internal electrode is electrically An external electrode provided so as to cover an end portion of the multilayer body, and an end portion side of the internal electrode, on at least one side of both side surfaces of the multilayer body, from the internal electrode A dummy electrode that is spaced apart and is exposed from the side surface and the end surface, and is electrically connected to the external electrode, and a gap between the internal electrode and the dummy electrode on the end surface is the stacking direction The internal electrodes do not coincide with each other between the dielectric layers provided with adjacent internal electrodes , and the internal electrodes are drawn to the end face from the capacitance forming portion and the capacitance forming portion facing each other through the dielectric layer. With drawer section Has, the lead portion is unevenly distributed on one side surface
The dummy electrode is arranged on the other side surface side .

本発明のコンデンサによれば、複数の誘電体層が積層された積層体と、誘電体層を介して互いに対向するように誘電体層間に設けられた内部電極と、内部電極が電気的に接続されており、積層体の端部を覆うように設けられた外部電極と、内部電極の端部側であって、積層体の両側面のうち少なくとも一方側に、内部電極から離間して配置されているとともに、側面及び端面から露出しており、外部電極と電気的に接続されたダミー電極とを備え、端面における内部電極とダミー電極との間隙は、積層方向に隣り合う内部電極が設けられた誘電体層間において一致しておらず、内部電極は、誘電体層を介して互いに対向する容量形成部と、容量形成部から端面に引き出されている引出し部とを有しており、引出し部は、一方の側面側に偏在して配置されており、ダミー電極は、他方の側面側に配置されていることから、端面における内部電極とダミー電極との間隙の上下の方向に、積層方向に隣り合う内部電極又はダミー電極が位置することとなる。よって、この内部電極又はダミー電極にメッキで形成された電極部分が、内部電極とダミー電極との間隙を覆うこととなる。従って、内部電極とダミー電極との間で外部電極が途切れることを抑制できる。 According to the capacitor of the present invention, the laminated body in which a plurality of dielectric layers are laminated, the internal electrode provided between the dielectric layers so as to face each other through the dielectric layer, and the internal electrode are electrically connected. The external electrode provided to cover the end of the laminate and the end of the internal electrode, and disposed on at least one side of the both sides of the laminate apart from the internal electrode And a dummy electrode that is exposed from the side surface and the end surface and is electrically connected to the external electrode, and an internal electrode adjacent to the stacking direction is provided in the gap between the internal electrode and the dummy electrode at the end surface. The internal electrodes do not match between the dielectric layers, and the internal electrode has a capacitance forming portion facing each other through the dielectric layer, and a lead portion drawn from the capacitance formation portion to the end face. Is unevenly distributed on one side Are disposed, the dummy electrodes, since it is located on the other side surface side, in the direction of the upper and lower gap between the inner electrode and the dummy electrode in the end face, the internal electrodes or the dummy electrodes adjoin in the stacking direction is located It will be. Therefore, the electrode portion formed by plating on the internal electrode or the dummy electrode covers the gap between the internal electrode and the dummy electrode. Therefore, the external electrode can be prevented from being interrupted between the internal electrode and the dummy electrode.

本発明のコンデンサの実施の形態の一例を示す斜視図である。It is a perspective view which shows an example of embodiment of the capacitor | condenser of this invention. (a)は、本発明のコンデンサにおける、一方の第1内部電極の上面図であり、(b)は、他方の第1内部電極の上面図である。(A) is a top view of one first internal electrode in the capacitor of the present invention, and (b) is a top view of the other first internal electrode. 本発明のコンデンサの積層体の端面図である。It is an end view of the multilayer body of the capacitor of the present invention. (a)は、本発明のコンデンサの一例における積層体の端面の拡大図であり、(b)および(c)は、本発明のコンデンサの他の例における積層体の端面の拡大図である。(A) is an enlarged view of the end surface of the multilayer body in an example of the capacitor of the present invention, and (b) and (c) are enlarged views of the end surface of the multilayer body in another example of the capacitor of the present invention. 本発明のコンデンサの横断面図である。It is a cross-sectional view of the capacitor of the present invention. (a)は、本発明のコンデンサにおける、一方の第1内部電極の他の例の上面図であり、(b)は、他方の第1内部電極の他の例の上面図である。(A) is a top view of another example of one first internal electrode in the capacitor of the present invention, and (b) is a top view of another example of the other first internal electrode. (a)は、本発明のコンデンサにおける、一方の第1内部電極の他の例の上面図であり、(b)は、他方の第1内部電極の他の例の上面図である。(A) is a top view of another example of one first internal electrode in the capacitor of the present invention, and (b) is a top view of another example of the other first internal electrode. (a)は、本発明のコンデンサにおける、一方の第1内部電極の他の例の上面図であり、(b)は、他方の第1内部電極の他の例の上面図である。(A) is a top view of another example of one first internal electrode in the capacitor of the present invention, and (b) is a top view of another example of the other first internal electrode. (a)は、本発明のコンデンサにおける、一方の第1内部電極の他の例の上面図であり、(b)は、他方の第1内部電極の他の例の上面図である。(A) is a top view of another example of one first internal electrode in the capacitor of the present invention, and (b) is a top view of another example of the other first internal electrode.

以下に、本発明のコンデンサの実施の形態の一例について図面を参照しつつ詳細に説明する。図1〜図5に示すコンデンサ1は、基本的な構成として、積層体2と、内部電極3と、外部電極4とを具備している。   Hereinafter, an example of an embodiment of a capacitor of the present invention will be described in detail with reference to the drawings. The capacitor 1 shown in FIGS. 1 to 5 includes a multilayer body 2, an internal electrode 3, and an external electrode 4 as a basic configuration.

積層体2は、複数の誘電体層5が積層されて成る。この積層体2は、1層当たり例えば1〜2μmの厚みに形成された矩形状の複数の誘電体層5を、例えば20〜2000層積層して成る直方体状の誘電体ブロックである。積層体2は、図1〜3、図5に示すように、互いに対向する第1の主面2a(上面)及び第2の主面(下面)2bと、互いに対向する第1の側面2c及び第2の側面2dと、互いに対向する第1の端面2e及び第2の端面2fとを有する略直方体状に形成されている。また、積層体2の寸法は、積層体2の長辺の長さを、例えば0.4〜3.2mmとし、積層体2の短辺の長さを、例えば0.2〜1.6mmとする。   The laminate 2 is formed by laminating a plurality of dielectric layers 5. The laminate 2 is a rectangular parallelepiped dielectric block in which, for example, 20 to 2000 layers of a plurality of rectangular dielectric layers 5 formed to have a thickness of 1 to 2 μm per layer are laminated. The laminated body 2 includes a first main surface 2a (upper surface) and a second main surface (lower surface) 2b that face each other, and a first side surface 2c that faces each other, as shown in FIGS. It is formed in a substantially rectangular parallelepiped shape having a second side surface 2d, and a first end surface 2e and a second end surface 2f facing each other. Moreover, the dimension of the laminated body 2 makes the length of the long side of the laminated body 2 into 0.4-3.2 mm, for example, and makes the length of the short side of the laminated body 2 into 0.2-1.6 mm, for example.

誘電体層5の材料としては、例えば、BaTiO、CaTiO、SrTiOまたはCaZrO等が挙げられる。なお、他の例としては、BaTiO、CaTiO、SrTiOまたはCaZrOなどを主成分とし、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等が添加されたものであってもよい。 Examples of the material for the dielectric layer 5 include BaTiO 3 , CaTiO 3 , SrTiO 3, and CaZrO 3 . As another example, BaTiO 3, CaTiO 3, and SrTiO 3 or CaZrO 3 as a main component, Mn compound, Fe compound, Cr compounds, Co compounds, or may be Ni compound or the like is added .

第1外部電極4aおよび第2外部電極4bは、図5に示すように、第1内部電極3a、3bおよび第2内部電極3cにそれぞれ接続される。この第1外部電極4aおよび第2外部電極4bは、積層体2の表面に設けられる。以下の説明では、単に「外部電極4」と表記した場合には、第1外部電極4aおよび第2外部電極4bの双方を意味するものとする。   As shown in FIG. 5, the first external electrode 4a and the second external electrode 4b are connected to the first internal electrodes 3a, 3b and the second internal electrode 3c, respectively. The first external electrode 4 a and the second external electrode 4 b are provided on the surface of the multilayer body 2. In the following description, when the term “external electrode 4” is simply used, it means both the first external electrode 4a and the second external electrode 4b.

図5に示す例では、第1外部電極4aおよび第2外部電極4bは、積層体2の端部に設けられている。また、この外部電極4は、厚みが5〜50μmで形成されている。外部電極4は、配線基板上の電極パッドに電気的に接続されて、配線基板との電気的な導通を確保する役割を果たす。   In the example shown in FIG. 5, the first external electrode 4 a and the second external electrode 4 b are provided at the end of the multilayer body 2. The external electrode 4 has a thickness of 5 to 50 μm. The external electrode 4 is electrically connected to an electrode pad on the wiring board and plays a role of ensuring electrical continuity with the wiring board.

図5に示すように、第1外部電極4aは、第2の端面2f上に形成されている。図1に
示すように、第1外部電極4aの端部は、第1及び第2の側面2c、2dにまで至っている。図5に示すように、第1外部電極4aは、第2の端面2fに引き出される複数の第1内部電極3a、3bのそれぞれに電気的に接続されている。
As shown in FIG. 5, the first external electrode 4a is formed on the second end face 2f. As shown in FIG. 1, the end portion of the first external electrode 4a reaches the first and second side surfaces 2c and 2d. As shown in FIG. 5, the first external electrode 4a is electrically connected to each of the plurality of first internal electrodes 3a and 3b drawn to the second end face 2f.

図5に示すように、第2外部電極4bは、第1の端面2e上に形成されている。図1に示すように、第2外部電極4bの端部は、第1及び第2の側面2c、2dにまで至っている。図5に示すように、第2外部電極4bは、第1の端面2eに引き出される複数の第2内部電極3cのそれぞれに電気的に接続されている。   As shown in FIG. 5, the second external electrode 4b is formed on the first end face 2e. As shown in FIG. 1, the end portion of the second external electrode 4b reaches the first and second side surfaces 2c and 2d. As shown in FIG. 5, the second external electrode 4b is electrically connected to each of the plurality of second internal electrodes 3c drawn to the first end face 2e.

なお、外部電極4の表面には、外部電極4の保護、及び実装性の向上等のために、例えば、Niめっき膜やSnめっき膜などの1または複数のめっき膜が形成されていることが好ましい。例えば、外部電極4の表面に、Niめっき膜とSnめっき膜との積層体を形成してもよい。   For example, one or a plurality of plating films such as a Ni plating film and a Sn plating film may be formed on the surface of the external electrode 4 in order to protect the external electrode 4 and improve mountability. preferable. For example, a laminate of a Ni plating film and a Sn plating film may be formed on the surface of the external electrode 4.

外部電極4を配線基板に接合する方法は、特に限定されない。例えば、Sn−Sb系高温半田などの高温半田、Sb−Pb共晶半田、Sn−Ag−Cu系Pbフリー半田、Sn−Cu系Pbフリー半田、導電性微粒子を含む樹脂などの適宜の接合部材を用いて外部電極4と配線基板とを接合することができる。   The method for bonding the external electrode 4 to the wiring board is not particularly limited. For example, an appropriate joining member such as high-temperature solder such as Sn-Sb-based high-temperature solder, Sb-Pb eutectic solder, Sn-Ag-Cu-based Pb-free solder, Sn-Cu-based Pb-free solder, or resin containing conductive fine particles The external electrode 4 and the wiring board can be joined using

第1内部電極3a、3bおよび第2内部電極3cは、誘電体層5を介して対向するように誘電体層5間に設けられている。以下の説明では、単に「内部電極3」と表記した場合には、第1内部電極3a、3bおよび第2内部電極3cの双方を意味するものとする。   The first internal electrodes 3a and 3b and the second internal electrode 3c are provided between the dielectric layers 5 so as to face each other with the dielectric layer 5 interposed therebetween. In the following description, the expression “internal electrode 3” means both the first internal electrodes 3a and 3b and the second internal electrode 3c.

図5に示す例では、積層体2の誘電体層5間に、複数の第1内部電極3a、3bと、複数の第2内部電極3cとが、交互に配置されている。   In the example illustrated in FIG. 5, a plurality of first internal electrodes 3 a and 3 b and a plurality of second internal electrodes 3 c are alternately arranged between the dielectric layers 5 of the stacked body 2.

図2(a)に示すように、複数の第1内部電極3a、3bの一方の端部は、第2の端面2fに引き出されている。第1内部電極3a、3bは、第1及び第2の側面2c、2dには至っていない。   As shown in FIG. 2A, one end of the plurality of first internal electrodes 3a and 3b is drawn out to the second end face 2f. The first internal electrodes 3a and 3b do not reach the first and second side surfaces 2c and 2d.

図5に示すように、複数の第2内部電極3cの一方の端部は、第1の端面2eに引き出されている。第2内部電極3cも、第1及び第2の側面2c、2dには至っていない。   As shown in FIG. 5, one end portion of the plurality of second internal electrodes 3c is drawn out to the first end surface 2e. The second internal electrode 3c does not reach the first and second side surfaces 2c and 2d.

内部電極3は、積層体2の誘電体層5間に20〜2000層形成されている。この内部電極3の材料としては、例えばNi、Cu、Ag、Pd、Au等の金属、またはこれらの金属の一種以上を含む、Ag−Pd合金などの合金などが挙げられる。全ての内部電極3は、同一の金属または合金により形成されていることが好ましい。   The internal electrode 3 is formed between 20 and 2000 layers between the dielectric layers 5 of the laminate 2. Examples of the material of the internal electrode 3 include metals such as Ni, Cu, Ag, Pd, and Au, or alloys such as an Ag—Pd alloy containing one or more of these metals. All the internal electrodes 3 are preferably formed of the same metal or alloy.

内部電極3の全体の寸法は、図2(a)における積層体2の長辺方向に例えば0.39〜3.1mmであり、積層体2の短辺方向に例えば0.19〜1.5mmである。内部電極3の厚さは、特に限定されない。内部電極3の厚さは、例えば、0.3〜2μm程度である。   The overall dimensions of the internal electrode 3 are, for example, 0.39 to 3.1 mm in the long side direction of the multilayer body 2 in FIG. 2A, and are 0.19 to 1.5 mm, for example, in the short side direction of the multilayer body 2. The thickness of the internal electrode 3 is not particularly limited. The thickness of the internal electrode 3 is, for example, about 0.3 to 2 μm.

図2および図3に示す例において、一方の側面2cに偏在して配置されている一方の第1内部電極3aと、これと同一の外部電極4aに接続され、かつ、他方の側面2dに偏在
して配置されている他方の第1内部電極3bとが、積層方向に交互に配置されている。
In the example shown in FIG. 2 and FIG. 3, the first internal electrode 3a is unevenly distributed on one side surface 2c, and is connected to the same external electrode 4a, and is unevenly distributed on the other side surface 2d. The other first internal electrodes 3b arranged in this manner are alternately arranged in the stacking direction.

ダミー電極6は、内部電極3の端部側であって、積層体2の両側面2c、2dのうち少なくとも一方側に、内部電極3から離間して配置されているとともに、側面及び端面から露出しており、外部電極4と電気的に接続されている。図2(a)および(b)に示す例においては、各誘電体層5間において、第1内部電極3aが偏在する方とは反対側の側面
側にダミー電極6が配置されている。
The dummy electrode 6 is disposed on the end portion side of the internal electrode 3 and on at least one side of the both side surfaces 2c and 2d of the multilayer body 2 while being spaced apart from the internal electrode 3 and exposed from the side surface and the end surface. It is electrically connected to the external electrode 4. In the example shown in FIGS. 2A and 2B, a dummy electrode 6 is disposed between the dielectric layers 5 on the side surface opposite to the side where the first internal electrodes 3a are unevenly distributed.

ダミー電極6の寸法は、図2(a)、(b)における積層体2の長辺方向に例えば0.1
〜1mmであり、積層体2の短辺方向に例えば0.05〜0.5mmである。ダミー電極6の厚
さは、特に限定されない。ダミー電極6の厚さは、例えば、0.3〜2μm程度であっても
よい。
The size of the dummy electrode 6 is, for example, 0.1 in the long side direction of the multilayer body 2 in FIGS.
˜1 mm, for example, 0.05 to 0.5 mm in the short side direction of the laminate 2. The thickness of the dummy electrode 6 is not particularly limited. The thickness of the dummy electrode 6 may be, for example, about 0.3 to 2 μm.

図2(a)に示す例においては、ダミー電極6は、積層体2の側面2dの方に、第1内
部電極3aとは離間して配置されており、側面2d及び端面2fから露出しており、外部電極4aと電気的に接続されている。また、図2(b)に示す例においては、ダミー電極6は、積層体2の側面2cの方に、第1内部電極3aとは離間して配置されており、側面
2c及び端面2fから露出しており、外部電極4aと電気的に接続されている。
In the example shown in FIG. 2A, the dummy electrode 6 is disposed on the side surface 2d of the multilayer body 2 away from the first internal electrode 3a, and is exposed from the side surface 2d and the end surface 2f. And electrically connected to the external electrode 4a. In the example shown in FIG. 2B, the dummy electrode 6 is disposed on the side surface 2c of the multilayer body 2 away from the first internal electrode 3a, and is exposed from the side surface 2c and the end surface 2f. It is electrically connected to the external electrode 4a.

以上のような第1内部電極3a、3bおよびダミー電極6の構成によって、積層体2の
端面2fにおいては、図3に示す例のように、積層体2の端面2fにおいて、一方の側面側に偏在する第1内部電極3aと、他方の側面側に偏在する第1内部電極3bとが、積層方向に交互に配置されており、第1内部電極3a、3bが偏在する方とは反対側の側面側に
ダミー電極6が配置されている構成となる。
With the configuration of the first internal electrodes 3a and 3b and the dummy electrode 6 as described above, the end surface 2f of the multilayer body 2 is arranged on one side surface of the end surface 2f of the multilayer body 2 as in the example shown in FIG. The first internal electrodes 3a that are unevenly distributed and the first internal electrodes 3b that are unevenly distributed on the other side surface side are alternately arranged in the stacking direction, and are opposite to the side where the first internal electrodes 3a and 3b are unevenly distributed. The dummy electrode 6 is arranged on the side surface side.

よって、端面2fにおける第1内部電極3a、3bとダミー電極6との間隙Aは、積層
方向に隣り合う第1内部電極極3a、3bが設けられた誘電体層5間において一致してい
ないこととなる。
Therefore, the gap A between the first internal electrodes 3a, 3b and the dummy electrode 6 on the end face 2f does not match between the dielectric layers 5 provided with the first internal electrode electrodes 3a, 3b adjacent in the stacking direction. It becomes.

このような構成によって、図4(a)に示すように、端面2fにおける第1内部電極3
a、3bとダミー電極6との間隙Aの上下少なくとも一方に、第1内部電極3aが存在す
ることとなる。よって、この間隙Aの上下少なくとも一方に存在する第1内部電極3aに
メッキ法で形成された第1外部電極4aが、間隙Aを覆うこととなる。従って、内部電極
3の端部とダミー電極6の端部との間隙Aで外部電極4aが途切れることを抑制できる。
With such a configuration, as shown in FIG. 4A, the first internal electrode 3 on the end face 2f is formed.
The first internal electrode 3a is present at least one above and below the gap A between the a and 3b and the dummy electrode 6. Therefore, the first external electrode 4a formed by plating on the first internal electrode 3a existing at least above and below the gap A covers the gap A. Therefore, the external electrode 4a can be prevented from being interrupted by the gap A between the end portion of the internal electrode 3 and the end portion of the dummy electrode 6.

図3に示す例で、端面2fの中央部において、積層方向に隣り合う第1内部電極3a、
3b間には、第2内部電極3bおよび2層分の誘電体層5の厚みに相当する間隔が存在す
る。一方、積層方向に隣り合うダミー電極6間には、4層分の誘電体層5、第1内部電極
3aおよび2層分の第2内部電極3bの厚みに相当する間隔が存在するので、積層方向の
電極間隔が広くなるが、誘電体層5および内部電極3の厚みは、1層当たり例えば0.3〜
2μmに過ぎない。よって、メッキ法によって外部電極4を形成する際は、上下のダミー電極6間で途切れることなく外部電極4aを形成することができる。
In the example shown in FIG. 3, in the central portion of the end surface 2 f, the first internal electrodes 3 a that are adjacent in the stacking direction,
Between 3b, the space | interval corresponded to the thickness of the 2nd internal electrode 3b and the dielectric material layer 5 for two layers exists. On the other hand, since there are gaps corresponding to the thicknesses of the four dielectric layers 5, the first internal electrodes 3a, and the second internal electrodes 3b for two layers between the dummy electrodes 6 adjacent in the stacking direction, Although the electrode spacing in the direction becomes wide, the thickness of the dielectric layer 5 and the internal electrode 3 is, for example, 0.3 to 3 per layer.
Only 2 μm. Therefore, when forming the external electrode 4 by plating, the external electrode 4a can be formed without interruption between the upper and lower dummy electrodes 6.

図3に示す例においては、図4(a)に示すように、第1内部電極3aの右側端部と、
ダミー電極6の左側端部とが、積層方向で一致している。しかし、図4(b)に示すように、第1内部電極3aの右側端部と、ダミー電極6の左側端部とは、積層方向で必ずしも
一致している必要はない。このような場合であっても、第1内部電極3aの右側端部と、
ダミー電極6の左側端部との間隔が、10μm以下であれば、第1内部電極3aおよびダ
ミー電極6間の外部電極4aの途切れを抑制する効果を奏する。
In the example shown in FIG. 3, as shown in FIG. 4A, the right end of the first internal electrode 3a,
The left end of the dummy electrode 6 coincides with the stacking direction. However, as shown in FIG. 4B, the right end of the first internal electrode 3a and the left end of the dummy electrode 6 do not necessarily coincide with each other in the stacking direction. Even in such a case, the right end of the first internal electrode 3a,
When the distance from the left end of the dummy electrode 6 is 10 μm or less, the effect of suppressing the disconnection of the external electrode 4a between the first internal electrode 3a and the dummy electrode 6 is obtained.

また、図4(c)に示す例のように、第1内部電極3aの端部と、ダミー電極6の端部
とが、積層方向において、間隔Cだけ重なっていても良い。このように間隔Cが存在する場合にも、図4(a)に示す例と同様、第1内部電極3aの端部にメッキで付着した外部
電極4aが、間隙Aを十分覆うことができる。よって、当然、第1内部電極3aおよびダ
ミー電極6間の外部電極4aの途切れを抑制する効果を奏する。
Further, as in the example shown in FIG. 4C, the end portion of the first internal electrode 3a and the end portion of the dummy electrode 6 may overlap with each other in the stacking direction. Even when the gap C exists in this way, the external electrode 4a attached to the end portion of the first internal electrode 3a by plating can sufficiently cover the gap A as in the example shown in FIG. Therefore, as a matter of course, there is an effect of suppressing discontinuity of the external electrode 4a between the first internal electrode 3a and the dummy electrode 6.

以上で説明した図4(a)〜(c)のいずれの例においても、端面2fにおける第1内部電極3a、3bとダミー電極6との間隙Aは、積層方向に隣り合う第1内部電極極3a、
3bが設けられた誘電体層5間において一致していない。ここで、「一致していない」とは、間隙Aの全部又は一部と、第1内部電極3a(3b)とが、積層方向において重なっ
ていることを意味する。
4A to 4C described above, the gap A between the first internal electrodes 3a, 3b and the dummy electrode 6 on the end face 2f is the first internal electrode electrode adjacent in the stacking direction. 3a,
There is no coincidence between the dielectric layers 5 provided with 3b. Here, “does not match” means that the whole or part of the gap A and the first internal electrode 3a (3b) overlap in the stacking direction.

また、間隙Aは、0.07mm以上であることが好ましい。このように十分に間隙Aを確保することによって、製造工程において、誘電体層となるグリーンシート上に、内部電極3及びダミー電極6となる電極ペーストを印刷マスクを使用して塗布し、マスクを離した後に、両電極のペーストが流動して繋がることを防止できる。   The gap A is preferably 0.07 mm or more. By sufficiently ensuring the gap A in this way, in the manufacturing process, the electrode paste to be the internal electrode 3 and the dummy electrode 6 is applied on the green sheet to be the dielectric layer using a printing mask, and the mask is applied. After the separation, the paste of both electrodes can be prevented from flowing and connecting.

以上のような構成のコンデンサ1は、以下に示すようなセラミックグリーンシート積層法によって作製される。   The capacitor 1 having the above configuration is manufactured by a ceramic green sheet lamination method as described below.

具体的には、誘電体層5となる複数のグリーンシートを用意する。この工程において、セラミックグリーンシートは、セラミック原料粉末および有機バインダに適当な有機溶剤等を添加し混合することによって泥漿状のセラミックスラリーを作製し、これをドクターブレード法等によって成形することによって得られる。   Specifically, a plurality of green sheets to be the dielectric layer 5 are prepared. In this step, the ceramic green sheet is obtained by preparing a slurry-like ceramic slurry by adding and mixing a suitable organic solvent or the like to the ceramic raw material powder and the organic binder, and molding the slurry by a doctor blade method or the like. .

次に、グリーンシート上に、内部電極3およびダミー電極6を形成する。この工程においては、得られたセラミックグリーンシートにスクリーン印刷法等によって、内部電極3およびダミー電極6のパターンとなる導体材料を形成する。なお、1枚のグリーンシートから多数個のコンデンサが得られるように、この1枚のグリーンシートに複数の内部電極3およびダミー電極6のパターンを印刷する。   Next, the internal electrode 3 and the dummy electrode 6 are formed on the green sheet. In this step, a conductor material to be a pattern of the internal electrode 3 and the dummy electrode 6 is formed on the obtained ceramic green sheet by a screen printing method or the like. In addition, the pattern of the several internal electrode 3 and the dummy electrode 6 is printed on this one green sheet so that many capacitors may be obtained from one green sheet.

次に、複数のセラミックグリーンシートを積層しかつプレスした後に、多数個分が一体となった生の積層体を作製する。この積層体をカットして、単体分の積層体として、コンデンサ1本体の生の状態のものを得る。   Next, after laminating and pressing a plurality of ceramic green sheets, a raw laminated body in which many pieces are integrated is produced. This laminated body is cut to obtain a raw body of the capacitor 1 as a single laminated body.

次に、生の状態のコンデンサ1本体を焼成して積層体2を得る。この工程においては、例えば800〜1050℃で焼成することによって積層体2を得る。この工程によって、グリー
ンシートは誘電体層5となり、導体材料は、内部電極3となる。
Next, the capacitor body 1 in a raw state is fired to obtain a laminate 2. In this step, for example, the laminate 2 is obtained by baking at 800 to 1050 ° C. By this step, the green sheet becomes the dielectric layer 5 and the conductive material becomes the internal electrode 3.

次に、メッキによって内部電極3及びダミー電極6における積層体2からの露出部に、外部電極4を形成する。   Next, the external electrode 4 is formed in the exposed part from the laminated body 2 in the internal electrode 3 and the dummy electrode 6 by plating.

このようにして得られる外部電極4の材料は、銅以外に銀,ニッケル,パラジウムまたはこれらの合金等の金属材料であってもよい。   The material of the external electrode 4 thus obtained may be a metal material such as silver, nickel, palladium, or an alloy thereof other than copper.

次に、得られた外部電極4の表面に、必要に応じてニッケル(Ni)メッキ層,金(Au)メッキ層,スズ(Sn)メッキ層あるいは半田メッキ層等のメッキ層を形成して、コンデンサ1を得る。   Next, a plating layer such as a nickel (Ni) plating layer, a gold (Au) plating layer, a tin (Sn) plating layer, or a solder plating layer is formed on the surface of the obtained external electrode 4 as necessary. Capacitor 1 is obtained.

なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。   The present invention is not limited to the embodiments described above, and various changes and improvements can be made without departing from the scope of the present invention.

例えば、バレル研磨等によって積層体2に面取りを施し、丸み部を形成してもよい。この工程によって、得られた積層体2の丸み部に、マイクロクラックの除去および欠けが発生することを防止することができる。さらにバレル研磨は金属粒子の表面酸化膜を削り取り金属表面を露出させてメッキ付着性を向上させる効果がある。   For example, the rounded portion may be formed by chamfering the laminate 2 by barrel polishing or the like. By this step, it is possible to prevent microcracks from being removed and chipped in the rounded portion of the obtained laminate 2. Furthermore, the barrel polishing has an effect of removing the surface oxide film of the metal particles and exposing the metal surface to improve the plating adhesion.

また、例えば、図6(a)および(b)に示す例のように、第1内部電極3aは、誘電
体層5を介して第2内部電極3bと対向する容量形成部31と、容量形成部31から端面2f
に引き出されている引出し部32とを有しており、引出し部32は、一方の側面2c、2d側に偏在して配置されており、ダミー電極3は、他方の側面2d、2c側に配置されていることが好ましい。
Further, for example, as in the example shown in FIGS. 6A and 6B, the first internal electrode 3 a includes a capacitance forming portion 31 that faces the second internal electrode 3 b via the dielectric layer 5, and a capacitance formation. From end 31 to end face 2f
The lead-out part 32 is arranged in a distributed manner on the one side face 2c, 2d side, and the dummy electrode 3 is placed on the other side face 2d, 2c side. It is preferable that

この場合には、引出し部32のみをいずれかの側面側に偏在させつつ、容量形成部31は、一般的なコンデンサと同様、誘電体層5間の中央部に配置させることができる。よって、誘電体層5を介して対向する第2内部電極3bが、誘電体層5間の中央部に配置されてい
る場合、第1内部電極3aおよび第2内部電極3bの位置が平面視した際にずれてしまい、両者の対向面積が減少することを防止できる。
In this case, the capacitance forming portion 31 can be arranged at the central portion between the dielectric layers 5 in the same manner as a general capacitor, with only the lead portion 32 being unevenly distributed on either side. Therefore, when the second internal electrode 3b opposed via the dielectric layer 5 is disposed at the center between the dielectric layers 5, the positions of the first internal electrode 3a and the second internal electrode 3b are viewed in plan view. It is possible to prevent the opposite area of both from decreasing due to deviation.

また、容量形成部31は、一般的なコンデンサと同様、誘電体層5間の中央部に配置されることで、いずれか一方の側面に容量形成部31が近接することを防止し、絶縁性が低下することを抑制することができる。   In addition, like the general capacitor, the capacitance forming portion 31 is disposed in the central portion between the dielectric layers 5 to prevent the capacitance forming portion 31 from approaching one of the side surfaces and to have an insulating property. Can be suppressed.

また、例えば、図7(a)および(b)に示す例のように、第1内部電極3aにおいて
、引出し部32が、側面2c、2dに対して斜めに延びるように端面2fに引き出されていることが好ましい。一般的に、内部電極3は、外部電極4の配列方向に沿ってスキージを移動させることによって、印刷マスクの開口部に内部電極ペーストを充填して、形成される。その際、内部電極3の形状を、図7のようにすることで、内部電極ペーストが、マスクの開口部において滑らかに充填されていくこととなる。よって、電極のかすれが生じることを抑制することができる。第1内部電極3aにおける、第2内部電極3bとの対向部分において、電極のかすれを防止することにより、コンデンサ1の容量を所望の値に精度良く設定することができる。
Further, for example, as in the example shown in FIGS. 7A and 7B, in the first internal electrode 3a, the lead-out portion 32 is pulled out to the end face 2f so as to extend obliquely with respect to the side faces 2c and 2d. Preferably it is. Generally, the internal electrode 3 is formed by filling the opening of the printing mask with the internal electrode paste by moving the squeegee along the arrangement direction of the external electrodes 4. At that time, by making the shape of the internal electrode 3 as shown in FIG. 7, the internal electrode paste is smoothly filled in the opening of the mask. Therefore, it is possible to suppress the occurrence of fading of the electrode. In the portion of the first internal electrode 3a facing the second internal electrode 3b, the capacitance of the capacitor 1 can be accurately set to a desired value by preventing the electrode from fading.

また、例えば、図8(a)および(b)に示す例のように、引出部32における、ダミー電極6が存在しない側の辺は、積層体6の側面と平行であることが好ましい。これにより、内部電極3は、積層体の側面から一定の間隔を確保できることとなる。よって、より確実な絶縁性を確保できる。   Further, for example, as in the example shown in FIGS. 8A and 8B, the side on the side where the dummy electrode 6 does not exist in the lead portion 32 is preferably parallel to the side surface of the stacked body 6. Thereby, the internal electrode 3 can ensure a fixed space | interval from the side surface of a laminated body. Therefore, more reliable insulation can be ensured.

このような図8(b)に示す第1内部電極3bおよび誘電体層5の寸法を以下に示す。
誘電体層5の幅Wが0.5mmであり、誘電体層5の長さLが1mmである場合、例えば、
ダミー電極6の幅Dは0.08mmであり、第1内部電極3bの積層体から露出された部分の
幅Eは0.26mmであり、第1内部電極3bとダミー電極6との間隙Aは、0.08mmである
。また、誘電体層5の幅Wが0.3mmであり、誘電体層5の長さLが0.6mmである場合、例えば、ダミー電極6の幅Dは0.07mmであり、第1内部電極3bの積層体から露出され
た部分の幅Eは0.09mmであり、第1内部電極3bとダミー電極6との間隙Aは、0.07m
mである。
The dimensions of the first internal electrode 3b and the dielectric layer 5 shown in FIG. 8B are shown below.
When the width W of the dielectric layer 5 is 0.5 mm and the length L of the dielectric layer 5 is 1 mm, for example,
The width D of the dummy electrode 6 is 0.08 mm, the width E of the portion exposed from the stacked body of the first internal electrodes 3b is 0.26 mm, and the gap A between the first internal electrode 3b and the dummy electrode 6 is 0.08 mm. mm. When the width W of the dielectric layer 5 is 0.3 mm and the length L of the dielectric layer 5 is 0.6 mm, for example, the width D of the dummy electrode 6 is 0.07 mm, and the first internal electrode 3b The width E of the portion exposed from the laminate is 0.09 mm, and the gap A between the first internal electrode 3b and the dummy electrode 6 is 0.07 m.
m.

また、以上の説明では、主に第1内部電極3a、3bについての説明を行ったが、第2内部電極3cも、第1内部電極3a、3bと同様の構成であってよいことは言うまでもない
In the above description, the first internal electrodes 3a and 3b have been mainly described. Needless to say, the second internal electrode 3c may have the same configuration as the first internal electrodes 3a and 3b. .

また、例えば、図9(a)および(b)に示す例のように、ダミー電極6は、第1内部
電極3aの両側に配置されていてもよい。この場合には、積層体2の端面2f及び側面2c、2dにおいて、積層方向におけるダミー電極6間の間隔が小さくなる。よって、メッキによって、第1外部電極4aを形成する際に、さらに途切れにくい第1外部電極4aを形成することができる。
Further, for example, as in the example shown in FIGS. 9A and 9B, the dummy electrodes 6 may be disposed on both sides of the first internal electrode 3a. In this case, the distance between the dummy electrodes 6 in the stacking direction is reduced on the end surface 2f and the side surfaces 2c and 2d of the stacked body 2. Therefore, when forming the first external electrode 4a by plating, it is possible to form the first external electrode 4a that is more difficult to break.

また、以上の説明では、図3に示すように、側面2cから露出させるダミー電極6は、第1内部電極3a、3bが設けられた誘電体層間について、積層方向に一層飛ばしで配置
されていた。これは側面2dから露出させるダミー電極6も同様であった。しかし、この例に限らず、ダミー電極6は、第1内部電極3a、3bが設けられた誘電体層間について
、積層方向に二層以上飛ばして配置されていてもよい。このような場合であっても、誘電体層5等の厚みが調整され、積層方向におけるダミー電極6の間隔が10μm程度以下であれば、ダミー電極6間における第1外部電極4aの途切れを抑制できる。これは、側面2
dから露出させるダミー電極6も同様である。また、当然、このようなダミー電極6の配置を、図6〜図9の変形例に適用してもよいものとする。
Further, in the above description, as shown in FIG. 3, the dummy electrode 6 exposed from the side surface 2c is disposed in a further skipped manner in the stacking direction between the dielectric layers provided with the first internal electrodes 3a and 3b. . The same applies to the dummy electrode 6 exposed from the side surface 2d. However, the present invention is not limited to this example, and the dummy electrode 6 may be disposed so as to be skipped by two or more layers in the stacking direction between the dielectric layers provided with the first internal electrodes 3a and 3b. Even in such a case, if the thickness of the dielectric layer 5 and the like is adjusted and the distance between the dummy electrodes 6 in the stacking direction is about 10 μm or less, the discontinuity of the first external electrode 4a between the dummy electrodes 6 is suppressed. it can. This is side 2
The same applies to the dummy electrode 6 exposed from d. Naturally, such an arrangement of the dummy electrodes 6 may be applied to the modified examples of FIGS.

1:コンデンサ
2:積層体
3:内部電極
3a:一方の第1内部電極
3b:他方の第1内部電極
3c:第2内部電極
4:外部電極
4a:第1外部電極
4b:第2外部電極
5:誘電体層
6:ダミー電極
A:間隙
1: Capacitor 2: Laminated body 3: Internal electrode 3a: One first internal electrode 3b: The other first internal electrode 3c: Second internal electrode 4: External electrode 4a: First external electrode 4b: Second external electrode 5 : Dielectric layer 6: Dummy electrode A: Gap

Claims (2)

複数の誘電体層が積層された積層体と、
誘電体層を介して互いに対向するように誘電体層間に設けられた内部電極と、
該内部電極が電気的に接続されており、積層体の端部を覆うように設けられた外部電極と、
内部電極の端部側であって、積層体の両側面のうち少なくとも一方側に、内部電極から離間して配置されているとともに、側面及び端面から露出しており、外部電極と電気的に接続されたダミー電極とを備え、
端面における内部電極とダミー電極との間隙は、積層方向に隣り合う内部電極が設けられた誘電体層間において一致しておらず、
前記内部電極は、前記誘電体層を介して互いに対向する容量形成部と、該容量形成部から前記端面に引き出されている引出し部とを有しており、
前記引出し部は、一方の側面側に偏在して配置されており、前記ダミー電極は、他方の側面側に配置されていることを特徴とするコンデンサ。
A laminate in which a plurality of dielectric layers are laminated;
An internal electrode provided between the dielectric layers so as to face each other through the dielectric layer;
The internal electrodes are electrically connected, and external electrodes provided to cover the ends of the laminate;
At the end of the internal electrode, at least one of the two side surfaces of the laminate is disposed apart from the internal electrode and exposed from the side and end surfaces, and is electrically connected to the external electrode With a dummy electrode,
The gap between the internal electrode and the dummy electrode at the end face does not match between the dielectric layers provided with the internal electrodes adjacent in the stacking direction ,
The internal electrode has a capacitance forming portion facing each other through the dielectric layer, and a lead portion drawn from the capacitance forming portion to the end face,
The lead-out part is unevenly arranged on one side surface, and the dummy electrode is arranged on the other side surface.
前記内部電極において、前記引出し部が、前記側面に対して斜めに延びるように前記端面に引き出されていることを特徴とする請求項に記載のコンデンサ。
2. The capacitor according to claim 1 , wherein in the internal electrode, the lead-out portion is led out to the end face so as to extend obliquely with respect to the side face.
JP2011099598A 2011-04-27 2011-04-27 Capacitor Active JP5769487B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011099598A JP5769487B2 (en) 2011-04-27 2011-04-27 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011099598A JP5769487B2 (en) 2011-04-27 2011-04-27 Capacitor

Publications (2)

Publication Number Publication Date
JP2012231078A JP2012231078A (en) 2012-11-22
JP5769487B2 true JP5769487B2 (en) 2015-08-26

Family

ID=47432390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011099598A Active JP5769487B2 (en) 2011-04-27 2011-04-27 Capacitor

Country Status (1)

Country Link
JP (1) JP5769487B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210030781A (en) * 2019-09-10 2021-03-18 삼성전기주식회사 Multilayer capacitor and board having the same mounted thereon

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102351178B1 (en) * 2015-02-16 2022-01-14 삼성전기주식회사 Multi-layered ceramic electronic components
KR102236098B1 (en) * 2015-02-16 2021-04-05 삼성전기주식회사 Multi-layered ceramic electronic components

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129476A (en) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd Ceramic electronic part
JPH10335168A (en) * 1997-05-27 1998-12-18 Kyocera Corp Laminated ceramic capacitor
JP2003282356A (en) * 2002-03-27 2003-10-03 Kyocera Corp Capacitor array
JP2006013245A (en) * 2004-06-28 2006-01-12 Murata Mfg Co Ltd Multilayer ceramic capacitor and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210030781A (en) * 2019-09-10 2021-03-18 삼성전기주식회사 Multilayer capacitor and board having the same mounted thereon
KR102283079B1 (en) * 2019-09-10 2021-07-30 삼성전기주식회사 Multilayer capacitor and board having the same mounted thereon
US11107636B2 (en) 2019-09-10 2021-08-31 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon

Also Published As

Publication number Publication date
JP2012231078A (en) 2012-11-22

Similar Documents

Publication Publication Date Title
JP4953988B2 (en) Multilayer capacitor and capacitor mounting board
KR101462754B1 (en) Multi-layered ceramic electronic parts and fabricating method thereof
JP2020057754A (en) Multilayer ceramic electronic component
KR102004776B1 (en) Multi-layered ceramic electronic parts and board having the same mounted thereon
US10707020B2 (en) Electronic component
JP4983400B2 (en) Feed-through three-terminal capacitor
JP5932946B2 (en) Multilayer ceramic electronic components
JP2010165910A (en) Ceramic electronic component
US9666374B2 (en) Capacitor component
KR102294680B1 (en) Multilayer ceramic electronic component
US10510488B2 (en) Multilayer ceramic capacitor
KR20150014390A (en) Laminated coil
KR20150033341A (en) Multi-layered ceramic capacitor and manufacturing method the same
JP2014187216A (en) Method of manufacturing multilayer ceramic capacitor
KR20130123661A (en) Multi-layer ceramic electronic part and method for manufacturing the same
JP5804569B2 (en) Multilayer ceramic electronic components
JP7103573B2 (en) Capacitors and their manufacturing methods
JP5725678B2 (en) Multilayer ceramic electronic component, its manufacturing method and its mounting substrate
JP5769487B2 (en) Capacitor
JP5675860B2 (en) Multilayer ceramic electronic components
JP2020004826A (en) Multilayer ceramic electronic component
JP5773702B2 (en) Capacitor
KR101872531B1 (en) Multi-layer ceramic electronic part and method for manufacturing the same
KR101771737B1 (en) Laminated ceramic electronic parts and fabricating method thereof
JP2012134436A (en) Capacitor and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150623

R150 Certificate of patent or registration of utility model

Ref document number: 5769487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150