[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5632390B2 - Cogアプリケーションのためのインターフェースシステム - Google Patents

Cogアプリケーションのためのインターフェースシステム Download PDF

Info

Publication number
JP5632390B2
JP5632390B2 JP2011544368A JP2011544368A JP5632390B2 JP 5632390 B2 JP5632390 B2 JP 5632390B2 JP 2011544368 A JP2011544368 A JP 2011544368A JP 2011544368 A JP2011544368 A JP 2011544368A JP 5632390 B2 JP5632390 B2 JP 5632390B2
Authority
JP
Japan
Prior art keywords
current
line
terminal
data
true
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011544368A
Other languages
English (en)
Other versions
JP2012514413A (ja
Inventor
ホン・ジュピョ
チョイ・ジュンフワン
キム・ジュンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of JP2012514413A publication Critical patent/JP2012514413A/ja
Application granted granted Critical
Publication of JP5632390B2 publication Critical patent/JP5632390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

本発明は、COG(Chip on Glass)方式の映像表示装置で伝送ライン対を通じて半導体チップの間に差動電流の形態でデータを送る電流駆動方式の送信機と受信機及びこれを適用したCOGアプリケーションのためのインターフェースシステムに関するものであり、より詳細には、送ろうとするデータを示す差動電流を生成するための正データ電流と負データ電流を独立的に生成して送ることができる独立電流信号を利用した電流駆動方式の送信機と受信機、及びこのような送信機と受信機を利用して伝送信号の歪曲を減らすことができるようにしたCOGアプリケーションのためのインターフェースシステムに関するものである。
従来の伝送ラインを通じた半導体チップの間のデータ伝送は、送信機で差動電圧の形態で差動伝送ライン対を通じてデータを送れば、受信機で電圧形態のデータを感知した後表示しようとするデータに変換して利用する形態でなされた。
しかし、電圧差を利用するデータ伝送方法は、半導体チップ間の伝送ライン長さに影響を受けやすかった。特に、半導体チップ間の距離が遠くなる近来の技術上の傾向による時、伝送ラインが大きいインピーダンスを有するようになって、電圧差を利用するデータ伝送方法は好適ではないので、近来には電流を利用したデータ伝送方法が提案された。
すなわち、差動電圧を利用する従来のmLVDS(mini Low Voltage Differential Signaling)方式は、データとクロック信号が印刷回路基板を通じてマルチドロップ(multi-drop)の形態でドライバーICに伝達する方式として、この場合、印刷回路基板の終端部に設置される終端抵抗が電圧の形態でデータとクロック信号を受け入れるようになる。しかし、近来のスリム化によるCOGアプリケーションの場合タイミングコントローラーとドライバーICの間はポイントツーポイント(Point to Point)方式で構成されて、パネルの硝子上に直接伝送ラインが具現されるためにタイミングコントローラーとドライバーICの間には非常に大きいインピーダンス成分が存在するようになって、波形の歪曲がひどくなる問題点があるので、近来には電流を利用したデータ伝送方法であるLCDS(Low Current Differential Signaling)方法が利用されている。
このように電流を利用してデータを送る電流駆動方式は、送信機で伝送ラインを通じて電流形態のデータを伝達して、受信機でこの電流によってデータを復元して使用する形態でなされて、一つの伝送ラインに一つのデータビットが伝送される単一電流駆動方式と、二つの伝送ラインにお互いに異なる大きさを有する電流を送って、その差を通じてデータを送る差動電流駆動方式に区分される。
すなわち、前記差動電流駆動方式は、送信機でお互いに異なる大きさを有する電流を利用してビットデータを作って、これを二つの伝送ラインを通じて送るようになって、受信機では二つの伝送ラインの電流差を利用してデータを復元するようになる。これは単一電流駆動方式に比べて雑音に対する伝送信号の歪曲は小さいが、二つの伝送ラインの物理的位置と伝送ラインに寄生するR、L、Cによって伝送ライン間の干渉が発生するようになる。それによって伝送信号は歪曲されて、伝送ラインの時定数が大きくなるようになって信号の遷移時間が増加して、伝送速度が低下される問題点があった。
それによって、近来には特許文献1に開示されたところのように、伝送ライン対のうちトゥルーライン(TX+)に基底論理状態を表示する基底電流(Icc1)を供給するための第1基底電流源と、前記伝送ライン対のうちバーライン(TX−)に基底論理状態を表示する基底電流(Icc2)を供給するための第2基底電流源、前記伝送ライン対のうちで一つに遷移論理状態を表示する遷移電流(Idc)を生成するための遷移電流源、前記伝送ライン対の電位を均等化させるための均等化スイッチ、送ろうとするデータの論理値によって前記遷移電流を前記トゥルーラインまたはバーラインに供給するための遷移スイッチ、及び送ろうとするデータに対応して前記均等化スイッチと遷移スイッチの切り替えを制御する送信制御部を含んで送信機を具現することが提案された。
このような送信機は、一つの遷移電流源がデータ信号によって2個の基底電流源である第1基底電流源と第2基底電流源のうちで一つに連結されて、二つの伝送ライン対の電流レベル差を作るようになる。しかし、この場合第1及び第2基底電流源が設計及び工程上の原因や、テスト環境などの原因でお互いに異なる電流の値を作ることができるようになるが、それによってデータ信号によって伝送ライン対に印加される電流はその大きさが変わるようになる。
すなわち、図1に示されたところのように、第1基底電流源によって供給される第1基底電流(Icc1)はIref+αであり、第2基底電流源によって供給される第2基底電流(Icc2)はIref-αであり、遷移電流源によって供給される遷移電流はIであるとする時、伝送ライン対のうちでトゥルーライン(TX+)に流れる電流は、遷移電流と第1基底電流の和であるI+Iref+αであり、それと同時にバーライン(TX−)に流れる電流はIref-αになる。しかし、データが遷移されれば伝送ライン対のうちでトゥルーライン(TX+)に流れる電流はIref+αであり、それと同時にバーライン(TX−)に流れる電流は遷移電流と第2基底電流の和であるI+Iref-αになるので、データ値によって遷移する度に電流値が不安定になる問題点があった。
また、伝送ライン対のうちでトゥルーライン(TX+)に流れるデータ信号電流(Irx+)をミラーリングして、トゥルーラインミラーリング電流(Irx+)を生成するためのトゥルーライン電流ミラーと、バーライン(TX−)に流れるデータ信号電流(Irx−)をミラーリングして、バーラインミラーリング電流(Irx−)を生成するためのバーライン電流ミラーと、前記トゥルーラインミラーリング電流に対応するレベルを有するトゥルーライン受信電圧を生成するためのトゥルーラインIVコンバータと、前記バーラインミラーリング電流に対応するレベルを有するバーライン受信電圧を生成するためのバーラインIVコンバータ、及び前記トゥルーライン受信電圧とバーライン受信電圧のレベル差を増幅するための差動増幅部を含む受信機が提案された。
しかし、このような受信機は、トゥルーラインとバーラインに対してそれぞれのIVコンバータが具備されているので、トゥルーラインとバーラインの誤差がそれぞれ電圧に変換されて差動増幅部に入力されるので、伝送信号の歪曲が増加するようになる問題点があった。また、受信機で要求される2個のコンバータは受信機の大きさを増加させて、レイアウトでの面積を増加させる要因になる問題点があった。
韓国特許第10−0588752号公報
本発明が解決しようとする技術的課題は、伝送するデータの論理状態を示す差動電流を外部電流なしに正データ電流と負データ電流の差によって独立的に生成して送ることで、電流源の設計及び工程上の原因に影響されないで伝送ライン対に印加される電流の大きさを一定なように維持することができる独立電流信号を利用した電流駆動方式の送信機と、伝送ラインを通じて受信した電流のレベル差を単一IVコンバータで同時に電圧レベルに変換してトゥルーラインとバーラインの誤差を減少させることができる独立電流信号を利用した電流駆動方式の受信機、及びこのような送信機と受信機を利用して伝送信号の歪曲を減らすことができるようにしたCOGアプリケーションのためのインターフェースシステムを提供することにある。
前記技術的課題を達成するためのCOGアプリケーションのためのインターフェースシステムは、差動電流をなす正データ電流を独立的に生成して供給する第1データ電流源と、負データ電流を独立的に生成して供給する第2データ電流源と、送ろうとするデータの論理状態によって前記正データ電流をトゥルーラインとバーラインとの間にスイッチングしながら供給する第1選択スイッチと、前記負データ電流を前記バーラインとトゥルーラインとの間にスイッチングしながら供給する第2選択スイッチと、前記トゥルーラインとバーライン相互間に連結されて、スイッチングして伝送ラインの電位を均等にさせる均等化スイッチと、スイッチング動作を制御するスイッチングコントローラーを含む送信機と、前記第1及び第2選択スイッチがスイッチングしながら正データ電流と負データ電流を供給するトゥルーラインとバーラインでなされた伝送ライン対と、及び前記トゥルーラインに受信したトゥルーライン受信電流と前記バーラインで受信したバーライン受信電流のレベル差を同時に電圧レベルに変換してデータを復元する受信機を含むことを特徴とする。
また、本発明によるCOGアプリケーションのためのインターフェースシステムの受信機は、トゥルーラインに流れる電流を受信してトゥルーライン受信電流を生成するトゥルーライン電流ミラーと、前記バーラインに流れる電流を受信してバーライン受信電流を生成するバーライン電流ミラーと、前記トゥルーライン受信電流が供給されるノードに一端が連結された第1抵抗、前記バーライン受信電流が供給されるノードに一端が連結された第2抵抗、前記第1抵抗と第2抵抗との他端に共通で連結された電流源、及び前記電流源によってトゥルーライン受信電流とバーライン受信電流が流出入されながら受信電圧のレベルを生成する電源電圧が具備された単一IVコンバータと、及び前記受信電圧のレベルの差の入力を受けて増幅する差動増幅部を含んで構成されることを特徴とする。
また、本発明によるCOGアプリケーションのためのインターフェースシステムの受信機は、トゥルーラインに一端が連結されてトゥルーライン受信電流が入力される第1抵抗と、前記バーラインに一端が連結されて、バーライン受信電流が入力される第2抵抗と、一端子が前記第1抵抗と第2抵抗の他端に共通で連結されて、他の一端子が接地電源に連結された電流源が具備された単一IVコンバータと、第1端子が前記電流源に連結されて、第2端子が前記第1抵抗の一端子と共通ノードをなして差動増幅部の非反転端子に連結されて、第3端子が前記第2抵抗の一端子と共通ノードをなして差動増幅部の反転端子で連結される共通電圧生成部と、及び前記単一IVコンバータで変換された電圧レベルの差を非反転端子と反転端子に入力を受けて増幅する差動増幅部と、を含んで構成されることを特徴とする。
本発明は、基準電流によって生成される正データ電流と負データ電流との差によって送ろうとするデータの論理状態を独立的に生成して送ることで伝送ライン対に印加される電流の差を一定なように維持して、伝送ライン対を通じて受信した電流レベル差を単一IVコンバータで同時に電圧レベルに変換することでトゥルーラインとバーラインに伝送される差動電流の誤差を減少させることができる長所がある。
また、本発明は送信機と受信機のレイアウト面積を減らすことができることと同時に、受信機の差動増幅部の入力端に共通電圧を生成して多様な電圧レベルを生成することで既存の低電圧差動信号方式やマルチポイント低電圧差動信号方式の設計情報を容易に適用することができる長所がある。
従来の差動電流駆動方式で伝送ライン対に印加される差動電流レベルの例示図である。 本発明による独立電流信号を利用した電流駆動方式の送信機回路図である。 本発明によって独立電流信号を利用した電流駆動方式で伝送ライン対に印加される差動電流レベルの例示図である。 本発明によって単一IVコンバータが具備された独立電流信号を利用した電流駆動方式の受信機の第1実施例を示す回路図である。 本発明によって単一IVコンバータが具備された独立電流信号を利用した電流駆動方式の受信機の第2実施例を示す回路図である。 本発明による受信機の第1実施例を利用した電流駆動方式のインターフェースシステム構成図である。 本発明による受信機の第2実施例を利用した電流駆動方式のインターフェースシステム構成図である。
以下では本発明の具体的な実施例を、図面を参照して詳しく説明するようにする。
本発明の一実施例による独立電流信号を利用した電流駆動方式の送信機は、図2に示されたところのように、正データ電流を生成する第1データ電流源100と、負データ電流を生成する第2データ電流源200と、伝送するデータの遷移可否によって正データ電流と負データ電流が供給される伝送ラインを選択する選択スイッチと、データ伝送後新しいデータの伝送前に伝送ライン対の電位を均等にさせる均等化スイッチ400、及び送ろうとするデータによって前記選択スイッチと均等化スイッチのスイッチング動作を制御するスイッチングコントローラーを含んで構成される。
前記第1データ電流源100と第2データ電流源200は、トゥルーライン(TX+)とバーライン(TX−)でなされた伝送ライン対を通じて受信機に送る差動電流を独立的に生成する電流ミラー(Current Mirror)で構成されて、このように送ろうとするデータの変化による論理状態を独立的に生成するために前記第1データ電流源100は、一つの論理状態を示す正データ電流を生成して、前記第2データ電流源200は他の一つの論理状態を示す負データ電流を生成するように構成される。
前記第1データ電流源100は、基準電流(Iref)を供給する第1MOSトランジスタ(MR)に連結されて、電流ミラーをなす第2MOSトランジスタ(MM)で構成されて、前記第2MOSトランジスタ(MM)は一端子が電源電圧(VDD)に連結されて、他の一端子が第1選択スイッチ310に連結されて、ゲートが前記第1MOSトランジスタ(MR)のゲートに連結されて構成される。
このように構成された前記第1データ電流源100は、前記第1MOSトランジスタ(MR)を通じてミラーリング(mirroring)された正データ電流(I1)を前記第1選択スイッチ310のスイッチング動作によってトゥルーライン(TX+)やバーライン(TX−)に選択的に供給するようになる。
前記第2データ電流源200は、基準電流(Iref)を供給する第1MOSトランジスタ(MR)に連結されて、電流ミラーをなす第3MOSトランジスタ(MN)で構成されて、前記第3MOSトランジスタ(MN)は一端子が前記電源電圧(VDD)に連結されて、他の一端子が第2選択スイッチ320に連結されて、ゲートが前記第1MOSトランジスタ(MR)のゲートに連結されて構成される。
このように構成された前記第2データ電流源200は、前記第1MOSトランジスタ(MR)を通じてミラーリング(mirroring)された負データ電流(I2)を前記第2選択スイッチ320のスイッチング動作によってバーライン(TX−)やトゥルーライン(TX+)に選択的に供給するようになる。
この時、前記第1データ電流源(MM)100で供給される正データ電流(I1)と前記第2データ電流源(MN)200で供給される負データ電流(I2)は同一の第1MOSトランジスタ(MR)から基準電流(Iref)の供給を受けるので、前記基準電流(Iref)に一定なように比例する大きさで生成されて第1選択スイッチ310と第2選択スイッチ320にそれぞれ供給される。すなわち、前記第1データ電流源(MM)と第2データ電流源(MN)は、一定な差動電流を供給してデータの論理状態を送るように一定な割合、例えば、1:aまたは1:bなど(aとbは、自然数)で構成されることが望ましい。
前記選択スイッチは、前記第1データ電流源(MM)100で供給される電流をトゥルーライン(TX+)とバーライン(TX−)の間にスイッチングしながら供給する第1選択スイッチ310と、前記第2データ電流源(MN)200で供給される電流をバーライン(TX−)とトゥルーライン(TX+)との間にスイッチングしながら供給する第2選択スイッチ320と、を含んで構成される。
前記第1選択スイッチ310は、一端子が前記第1データ電流源(MM)に共通で連結されて、ゲートに正データ信号(D+)及び負データ信号(D−)が印加されて、他の一端子がバーライン(TX−)とトゥルーライン(TX+)にそれぞれ連結されて、前記正データ信号(D+)と負データ信号(D−)によってスイッチングして正データ電流(I1)が供給される伝送ラインを選択する第1及び第2トランスミッションゲート311、312で構成されることが望ましい。
この時、前記第1トランスミッションゲート311は、一端子が前記第1データ電流源(MM)の他の一端子に連結されて、他の一端子がバーライン(TX−)に連結されて、NMOSトランジスタのゲートに正データ信号(D+)が印加されて、PMOSトランジスタのゲートに負データ信号(D−)が印加されるように構成される。
また、前記第2トランスミッションゲート312は、一端子が前記第1データ電流源(MM)の他の一端子に連結されて、他の一端子がトゥルーライン(TX+)に連結されて、PMOSトランジスタのゲートに正データ信号(D+)が印加されて、NMOSトランジスタのゲートに負データ信号(D−)が印加されるように構成される。
それによって、送ろうとするデータが遷移(transition)して、正データ信号(D+)が論理ハイ状態であると、前記第1トランスミッションゲート311がターンオンされて、第2トランスミッションゲート312はターンオフされて前記第1データ電流源(MM)で供給される正データ電流(I1)がバーライン(TX−)に供給されて、前記正データ信号(D+)が論理ロー状態であると、前記第1トランスミッションゲート311はターンオフされて、第2トランスミッションゲート312がターンオンされて前記第1データ電流源(MM)に供給される正データ電流(I1)がトゥルーライン(TX+)に供給される。
そして、前記第2選択スイッチ320は、一端子が前記第2データ電流源(MN)に共通で連結されて、ゲートに正、負データ信号(D+、D−)が印加されて、他の一端子がトゥルーライン(TX+)とバーライン(TX−)とにそれぞれ連結されて、前記正、負データ信号(D+、D−)によってスイッチングして負データ電流(I2)が供給される伝送ラインを選択する第3及び第4トランスミッションゲート321、322で構成されることが望ましい。
この時、前記第3トランスミッションゲート321は、一端子が前記第2データ電流源(MN)の他の一端子に連結されて、他の一端子がトゥルーライン(TX+)に連結されて、NMOSトランジスタのゲートに正データ信号(D+)が印加されて、PMOSトランジスタのゲートに負データ信号(D−)が印加されるように構成される。
また、前記第4トランスミッションゲート322は、一端子が前記第2データ電流源(MN)の他の一端子に連結されて、他の一端子がバーライン(TX−)に連結されて、PMOSトランジスタのゲートに正データ信号(D+)が印加されて、NMOSトランジスタのゲートに負データ信号(D−)が印加されるように構成される。
それによって、送ろうとするデータが遷移(transition)して、正データ信号(D+)が論理ハイ状態であると、前記第3トランスミッションゲート321がターンオンされて、第4トランスミッションゲート322はターンオフされて、前記第2データ電流源(MN)で供給される負データ電流(I2)がトゥルーライン(TX+)に供給されて、前記正データ信号(D+)が論理ロー状態であると、前記第3トランスミッションゲート321はターンオフされて、第4トランスミッションゲート322がターンオンされて、前記第2データ電流源(MN)に供給される負データ電流(I2)がバーライン(TX−)に供給される。
このように構成された第1及び第2選択スイッチ310、320のスイッチング動作によって、正データ電流(I1)がバーライン(TX−)に供給される場合には、負データ電流(I2)はトゥルーライン(TX+)に供給されて差動電流を送信機に供給して、正データ電流(I1)がトゥルーライン(TX+)に供給される場合には、負データ電流(I2)がバーライン(TX−)に供給されて差動電流を送信機に供給するようになる。
前記均等化スイッチ400は、データ伝送後に新しい遷移が発生する時に一定時間の間にターンオンされて、トゥルーライン(TX+)とバーライン(TX−)との準位を均等化させた後ターンオフされて、正データ電流(I1)と負データ電流(I2)を供給するように、トゥルーライン(TX+)とバーライン(TX−)との間に両端子が連結されて、ゲートに均等化制御信号が印加される第5トランスミッションゲートで構成される。
また、前記スイッチングコントローラーは、送信機で送ろうとするデータの論理状態と遷移可否によって前記正データ信号(D+)と負データ信号(D−)を生成して、第1ないし第4トランスミッションゲート311、312、321、322に印加することで前記正データ電流(I1)と負データ電流(I2)が供給される伝送ラインを選択して、伝送するデータの遷移可否によって前記均等化制御信号を生成して、第5トランスミッションゲートに印加することで前記トゥルーライン(TX+)とバーライン(TX−)との電位を均等化させて伝送される電流値を安定化させるように構成される。
このように構成された送信機によって前記第1選択スイッチ310のスイッチング動作によって前記第1データ電流源(MM)がトゥルーライン(TX+)とバーライン(TX−)とにそれぞれ独立的に供給されて、前記第2選択スイッチ320のスイッチング動作によって前記第2データ電流源(MN)がバーライン(TX−)とトゥルーライン(TX+)とにそれぞれ独立的に供給される。この時、前記伝送トゥルーライン(TX+)とバーライン(TX−)とを通じて受信機に伝送される差動電流は外部で印加される追加的な電流による影響を受けないで正データ電流(I1)と負データ電流(I2)との差によって独立的に決まるので、図3に示されたところのように別途のオフセット(offset)なしに一定な値で決まる。
すなわち、電流源の設計及び工程上の原因やテスト環境の原因によって一定な誤差が発生しても二つの電流源である第1データ電流源(MM)と第2データ電流源(MN)の差によって発生される差動電流はいつも一定なように決まるので、前記第1データ電流源(MM)は正データ電流(I1)のレベルによって一つの独立的論理状態を示して、前記第2データ電流源(MN)は負データ電流(I2)のレベルによって他の一つの独立的論理状態を示すことで見られるし、送信機で送ろうとするデータはこのような独立的な正データ電流(I1)と負データ電流(I2)との値の差による論理状態で表現することができるようになる。
次には、本発明による独立電流信号を利用した電流駆動方式の受信機を説明する。
先ず、前記独立電流信号を利用した電流駆動方式の受信機は、第1実施例を示す図4に示されたところのように、伝送ライン対のうちでトゥルーライン(TX+)に流れる電流を受信するトゥルーライン電流ミラー500と、バーライン(TX−)に流れる電流を受信するバーライン電流ミラー600と、前記トゥルーライン電流ミラー500とバーライン電流ミラー600で受信した電流に対応する受信電圧を生成する単一IVコンバータ700と、前記受信電圧のレベルを増幅する差動増幅部900を含んで構成される。
前記トゥルーライン電流ミラー500は、トゥルーライン(TX+)を通じて前記送信機で伝送される正データ電流(I1)や負データ電流(I2)を受信して、トゥルーライン受信電流(Irx+)を生成することとして、一端子とゲートが前記トゥルーライン(TX+)に連結されて、他の一端子が接地電源に連結された第1入力トランジスター(MI1)と、ゲートが前記第1入力トランジスターのゲートに連結されて一端子が接地電源に連結されて、他の一端子を通じてミラーリングされたトゥルーライン受信電流(Irx+)を出力する第1出力トランジスター(MO1)を含んで構成される。
また、前記バーライン電流ミラー600は、バーライン(TX−)を通じて前記送信機で伝送される負データ電流(I2)や正データ電流(I1)を受信して、バーライン受信電流(Irx−)を生成することとして、一端子とゲートが前記バーライン(TX−)に連結されて、他の一端子が接地電源に連結された第2入力トランジスター(MI2)と、ゲートが前記第2入力トランジスターのゲートに連結されて一端子が接地電源に連結されて、他の一端子を通じてミラーリングされたバーライン受信電流(Irx−)を出力する第2出力トランジスター(MO2)を含んで構成される。
この時、前記トゥルーライン電流ミラー500とバーライン電流ミラー600は、後述する単一IVコンバータで最適の性能を具現するために、前記第1及び第2出力トランジスターのチャンネル幅が前記トゥルーラインとバーラインで伝送される電流をそれぞれ一定な割合で増加させることができるように前記第1及び第2入力トランジスターチャンネル幅の任意の倍数(例えば、1:n)程度大きく形成されて、一定な倍率でミラーリング可能になるように構成されることが望ましい。
前記単一IVコンバータ700は、前記トゥルーライン受信電流(Irx+)が供給されるノードに一端が連結された第1抵抗(R1)と、前記バーライン受信電流(Irx−)が供給されるノードに一端が連結された第2抵抗(R2)と、前記第1抵抗と第2抵抗との他端に共通で連結されている電流源(Is)と、該電流源によってトゥルーライン受信電流(Irx+)とバーライン受信電流(Irx−)とが同時に流出入されながら受信した電流に対応するトゥルーライン受信電圧とバーライン受信電圧のレベルを生成する電源電圧(VDD)を含んで構成される。
したがって、前記単一IVコンバータ700は、前記トゥルーライン電流ミラー500とバーライン電流ミラー600で生成される電流レベルの差を同時に電圧レベルに変換するようになって、このように一つの単一IVコンバータを通じて電流レベルを電圧レベルに変換することでトゥルーラインとバーラインとの間の誤差を減らすことができるようになる。
また、前記トゥルーライン電流ミラー500とバーライン電流ミラー600を通じて前記単一IVコンバータ700で変換されて、差動増幅部900に入力されるトゥルーライン受信電圧とバーライン受信電圧のレベルを一定な大きさで作って前記差動増幅部が安定的に動作することができるようにする共通電圧生成部800がさらに含まれて構成されることもできる。それによって、受信機で安定的な動作点を維持するようになって、前記差動増幅部の性能を最適化することができるようになる。この時、前記共通電圧生成部800は第1端子が前記電流源に連結されて、第2端子が前記トゥルーライン電流ミラー500と第1抵抗(R1)の連結ノードに連結されて、差動増幅部900の非反転端子で連結されて、第3端子が前記バーライン電流ミラー600と第2抵抗(R2)の連結ノードに連結されて、差動増幅部900の反転端子に連結される。
このように、前記共通電圧生成部800で多様な値の共通電圧を生成することができるようになるので、高速データ伝送のためのインターフェースの標準である既存の低電圧差動信号(LVDS:Low Voltage Differential Signal)方式やミニ低電圧差動信号(m−LVDS:mini Low Voltage Differential Signal)方式の差動増幅部の設計情報をそのまま使用することができるようになる。
前記差動増幅部900は、前記単一IVコンバータで生成されたトゥルーライン受信電圧とバーライン受信電圧を非反転端子と反転端子に入力を受けて両電圧の差を一定なレベルで増幅して送信機から伝送されたデータを復元するように構成される。
次に、前記独立電流信号を利用した電流駆動方式の受信機は、第2実施例を示す図5に示されたところのように、伝送ライン対のうちでトゥルーライン(TX+)に流れる電流とバーライン(TX−)に流れる電流を受信して、両電流のレベル差を同時に電圧レベルに変換する単一IVコンバータ710と、前記単一IVコンバータで変換された電圧レベルを差動増幅部が安定的に動作することができる電圧レベルで一定なようにする共通電圧生成部810と、前記単一IVコンバータで変換されて安定的な動作電圧に生成された電圧レベルを非反転端子と反転端子で入力を受けて両電圧の差を増幅してデータを復元する差動増幅部910を含んで構成される。
すなわち、前記第2実施例では別途の電流ミラーなしに伝送ライン対から受信したトゥルーライン受信電流(Irx+)とバーライン受信電流(Irx−)を単一IVコンバータ710で直接電圧レベルに変換した後差動増幅部910の入力端子に供給するように構成される。
それによって、前記単一IVコンバータ710は、伝送ライン対のうちでトゥルーライン(TX+)に一端が連結された第3抵抗(R3)と、バーライン(TX−)に一端が連結された第4抵抗(R4)と、一端子が前記第3抵抗と第4抵抗の他端に共通で連結されて、他の一端子が接地電源に連結されている電流源(Is)で構成される。この時、前記第3抵抗と第4抵抗の一端子に同時に流入される前記トゥルーライン受信電流(Irx+)とバーライン受信電流(Irx−)によって前記電流源でそれに対応する電流が流出入されながら各受信電流に対応するトゥルーライン受信電圧とバーライン受信電圧の電圧レベルを生成するようになる。
また、前記共通電圧生成部810は、伝送ライン対で直接受信した微細な受信電流によって変換される受信電圧のレベルを受信機が安定的に動作することができる程度のレベルで一定なようにしてくれて、第1端子が前記電流源に連結されて、第2端子が前記第3抵抗の一端子と共通ノードをなして、差動増幅部910の非反転端子に連結されて、第3端子が前記第4抵抗の一端子と共通ノードをなして差動増幅部910の反転端子に連結される。
このように、前記第2実施例は、安定的な動作のために受信電流を一定な割合でミラーリングする別途の電流ミラーを利用しないので電流使用量を著しく減らすことができるようになるし、受信機での安定的な動作は受信電流を変換した後の受信電圧のレベルを前記共通電圧生成部で一定なように維持することで具現することができるようになる。
次には、本発明による独立電流信号を利用した電流駆動方式の送信機と受信機を利用したCOGアプリケーションのためのインターフェースシステムを説明する。
前記独立電流信号を利用した電流駆動方式の送信機と受信機を利用したインターフェースシステムは、図6に示されたところのように、正データ電流と負データ電流がスイッチングしながらトゥルーライン(TX+)とバーライン(TX−)に選択的に伝送されて、送ろうとするデータの論理状態を示す差動電流を生成する送信機と、前記トゥルーラインとバーラインで構成されて前記送信機で受信した正データ電流と負データ電流を送る伝送ライン、及び前記トゥルーラインとバーラインに受信したトゥルーライン受信電流とバーライン受信電流のレベル差を同時に電圧レベルに変換してデータを復元する受信機と、を含んで構成される。
この時、前記送信機は送ろうとするデータの論理状態を一定な差を有する差動電流によって生成するために、一つの論理状態を示す正データ電流(I1)を供給する第1データ電流源と、他の一つの論理状態を示す負データ電流(I2)を供給する第2データ電流源と、送ろうとするデータの値によって正データ電流と負データ電流が供給される伝送ラインをトゥルーライン(TX+)とバーライン(TX−)の間にスイッチングしながら選択する選択スイッチと、伝送ライン対の電位を均等にさせる均等化スイッチ、及び送ろうとするデータの値によってスイッチング動作を制御するスイッチングコントローラーを含んで構成される。
また、前記受信機は前記トゥルーライン(TX+)を通じて受信したトゥルーライン受信電流(Irx+)と前記バーライン(TX−)を通じて受信したバーライン受信電流(Irx−)の電流レベル差を単一のIVコンバータによって電圧レベル差で直接変換して変換された電圧レベルの差の入力を受けて増幅する差動増幅部を含んで構成されることができる。
すなわち、前記受信機は図6に示されたところのように、前記トゥルーラインに流れる電流を受信してトゥルーライン受信電流(Irx+)を生成するトゥルーライン電流ミラーと、バーラインに流れる電流を受信してバーライン受信電流(Irx−)を生成するバーライン電流ミラーと、前記トゥルーライン受信電流とバーライン受信電流との電流レベル差を電圧レベル差で直接変換する単一IVコンバータと、差動増幅部が安定的な動作点を維持できるようにコンバータで変換されたトゥルーライン受信電圧とバーライン受信電圧のレベルを一定なようにする共通電圧生成部、及びこのように変換された受信電圧の電圧レベルの入力を受けて増幅してデータを復元する差動増幅部を含んで構成されることができる。
また、前記受信機は、図7に示されたところのように、前記トゥルーライン(TX+)に流れる電流とバーライン(TX−)に流れる電流を受信して両電流のレベル差を同時に電圧レベルに変換する単一IVコンバータと、該単一IVコンバータで変換された電圧レベルを差動増幅部が安定的に動作することができる電圧レベルで一定なようにする共通電圧生成部、及び単一IVコンバータで変換されて安定的な動作電圧に生成された電圧レベルの入力を受けて増幅してデータを復元する差動増幅部を含んで構成されることができる。
この時、前記送信機及び受信機の詳細な説明は、独立電流信号を利用した電流駆動方式の送信機及び受信機の第1ないし第2実施例で説明した内容と同一であるので略する。
以上では本発明に対する技術思想を添付図面とともに叙述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
100 第1データ電流源
200 第2データ電流源
310 第1選択スイッチ
311 第1トランスミッションゲート
312 第2トランスミッションゲート
320 第2選択スイッチ
400 均等化スイッチ

Claims (13)

  1. データの論理状態をトゥルーラインとバーラインでなされた伝送ライン対を通じて供給される差動電流によって送る電流駆動方式の送信機において、
    前記差動電流をなす正データ電流を独立的に生成して供給する第1データ電流源と、
    前記差動電流をなす負データ電流を独立的に生成して供給する第2データ電流源と、
    送ろうとするデータの論理状態によって前記第1データ電流源で生成される正データ電流を前記トゥルーラインとバーラインとの間にスイッチングしながら供給する第1選択スイッチと、
    前記第2データ電流源で生成される負データ電流を前記バーラインとトゥルーラインとの間にスイッチングしながら供給する第2選択スイッチと、
    前記トゥルーラインとバーライン相互間に連結されて、スイッチングして電位を均等にさせる均等化スイッチと、及び
    送ろうとするデータの遷移可否による前記第1選択スイッチ、前記第2選択スイッチ及び前記均等化スイッチのスイッチング動作を制御するスイッチングコントローラーを含むことを特徴とする独立電流信号を利用した電流駆動方式の送信機。
  2. 前記第1データ電流源は、
    基準電流を供給する第1MOSトランジスタに連結されて正データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第1選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第2MOSトランジスタで構成されて、
    前記第2データ電流源は、
    前記第1MOSトランジスタに連結されて負データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第2選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第3MOSトランジスタで構成されることを特徴とする請求項1に記載の独立電流信号を利用した電流駆動方式の送信機。
  3. 前記第1選択スイッチは、
    一端子が前記第1データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記バーラインとトゥルーラインにそれぞれ連結されて、前記正データ電流が供給される伝送ラインをスイッチングしながら選択する第1及び第2トランスミッションゲートで構成されて、
    前記第2選択スイッチは、
    一端子が前記第2データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記トゥルーラインとバーラインにそれぞれ連結されて、前記負データ電流が供給される伝送ラインをスイッチングしながら選択する第3及び第4トランスミッションゲートで構成されることを特徴とする請求項1に記載の独立電流信号を利用した電流駆動方式の送信機。
  4. 前記第1トランスミッションゲートは、一端子が前記第1データ電流源に連結されて、他の一端子がバーラインに連結されて、NMOSトランジスタのゲートに正データ信号が印加されて、PMOSトランジスタのゲートに負データ信号が印加されるように構成されて、
    前記第2トランスミッションゲートは、一端子が前記第1データ電流源に連結されて、他の一端子がトゥルーラインに連結されて、PMOSトランジスタのゲートに正データ信号が印加されて、NMOSトランジスタのゲートに負データ信号が印加されるように構成されて、
    前記第3トランスミッションゲートは、一端子が前記第2データ電流源に連結されて、他の一端子がトゥルーラインに連結されて、NMOSトランジスタのゲートに正データ信号が印加されて、PMOSトランジスタのゲートに負データ信号が印加されるように構成されて、
    前記第4トランスミッションゲートは、一端子が前記第2データ電流源に連結されて、他の一端子がバーラインに連結されて、PMOSトランジスタのゲートに正データ信号が印加されて、NMOSトランジスタのゲートに負データ信号が印加されるように構成されることを特徴とする請求項3に記載の独立電流信号を利用した電流駆動方式の送信機。
  5. トゥルーラインとバーラインでなされた伝送ライン対で差動電流を受信してデータの論理状態を復元する電流駆動方式の受信機において、
    前記トゥルーラインに流れる電流を受信してトゥルーライン受信電流を生成するトゥルーライン電流ミラーと、
    前記バーラインに流れる電流を受信してバーライン受信電流を生成するバーライン電流ミラーと、
    前記トゥルーライン受信電流とバーライン受信電流の電流レベル差をそれに対応する電圧レベルで同時に変換する単一IVコンバータと、及び
    前記変換された受信電圧を増幅する差動増幅部を含んで、
    前記単一IVコンバータは、
    前記トゥルーライン受信電流が供給されるノードに一端が連結された第1抵抗、前記バーライン受信電流が供給されるノードに一端が連結された第2抵抗、前記第1抵抗と第2抵抗との他端に共通で連結されている電流源、及び前記電流源によってトゥルーライン受信電流とバーライン受信電流が流出入されながら受信電圧のレベルを生成する電源電圧と、及び
    第1端子が前記電流源に連結されて、第2端子が前記トゥルーライン電流ミラーと第1抵抗の連結ノードに連結されて差動増幅部の非反転端子に連結されて、第3端子が前記バーライン電流ミラーと第2抵抗の連結ノードに連結されて差動増幅部の反転端子に連結される共通電圧生成部
    を含むことを特徴とする独立電流信号を利用した電流駆動方式の受信機。
  6. トゥルーラインとバーラインでなされた伝送ライン対で差動電流を受信してデータの論理状態を復元する電流駆動方式の受信機において、
    前記トゥルーラインに一端が連結されて、トゥルーライン受信電流が入力される第3抵抗と、前記バーラインに一端が連結されてバーライン受信電流が入力される第4抵抗と、一端子が前記第3抵抗と第4抵抗の他端に共通で連結されて、他の一端子が接地電源に連結された電流源が具備された単一IVコンバータと、及び
    前記単一IVコンバータで変換された電圧レベルの差を非反転端子と反転端子に入力を受けて増幅する差動増幅部を含み、
    前記単一IVコンバータは、
    第1端子が前記電流源に連結されて、第2端子が前記第3抵抗の一端子と共通ノードをなして差動増幅部の非反転端子に連結されて、第3端子が前記第4抵抗の一端子と共通ノードをなして差動増幅部の反転端子で連結される共通電圧生成部をさらに含む
    ことを特徴とする独立電流信号を利用した電流駆動方式の受信機。
  7. データの論理状態を差動電流によって送って、これを受信してデータの論理状態を復元する差動電流駆動方式のインターフェースシステムにおいて、
    差動電流をなす正データ電流を独立的に生成して供給する第1データ電流源と、負データ電流を独立的に生成して供給する第2データ電流源と、送ろうとするデータの論理状態によって前記正データ電流をトゥルーラインとバーラインとの間にスイッチングしながら供給する第1選択スイッチと、前記負データ電流を前記バーラインとトゥルーラインとの間にスイッチングしながら供給する第2選択スイッチと、前記トゥルーラインとバーライン相互間に連結されてスイッチングして伝送ラインの電位を均等にさせる均等化スイッチと、スイッチング動作を制御するスイッチングコントローラーを含む送信機と、
    前記第1及び第2選択スイッチがスイッチングしながら正データ電流と負データ電流を供給するトゥルーラインとバーラインでなされた伝送ライン対と、及び
    前記トゥルーラインに受信したトゥルーライン受信電流と前記バーラインに受信したバーライン受信電流のレベル差を同時に電圧レベルに変換してデータを復元する受信機と、を含む差動電流駆動方式のインターフェースシステム。
  8. 前記第1データ電流源は、基準電流を供給する第1MOSトランジスタに連結されて正データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第1選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第2MOSトランジスタで構成されて、
    前記第2データ電流源は、前記第1MOSトランジスタに連結されて負データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第2選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第3MOSトランジスタで構成されることを特徴とする請求項に記載の差動電流駆動方式のインターフェースシステム。
  9. 前記第1選択スイッチは、一端子が前記第1データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記バーラインとトゥルーラインにそれぞれ連結されて、前記正データ電流が供給される伝送ラインをスイッチングしながら選択する第1及び第2トランスミッションゲートで構成されて、
    前記第2選択スイッチは、一端子が前記第2データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記トゥルーラインとバーラインにそれぞれ連結されて、前記負データ電流が供給される伝送ラインをスイッチングしながら選択する第3及び第4トランスミッションゲートで構成されることを特徴とする請求項に記載の差動電流駆動方式のインターフェースシステム。
  10. 前記受信機は、
    前記トゥルーラインに流れる電流を受信してトゥルーライン受信電流を生成するトゥルーライン電流ミラーと、
    前記バーラインに流れる電流を受信してバーライン受信電流を生成するバーライン電流ミラーと、
    前記トゥルーライン受信電流が供給されるノードに一端が連結された第1抵抗、前記バーライン受信電流が供給されるノードに一端が連結された第2抵抗、前記第1抵抗と第2抵抗の他端に共通で連結された電流源、及び前記電流源によってトゥルーライン受信電流とバーライン受信電流が流出入されながら受信電圧のレベルを生成する電源電圧が具備された単一IVコンバータと、及び
    前記受信電圧のレベルの差の入力を受けて増幅する差動増幅部を含んで構成されることを特徴とする請求項に記載の差動電流駆動方式のインターフェースシステム。
  11. 前記単一IVコンバータは、
    第1端子が前記電流源に連結されて、第2端子が前記トゥルーライン電流ミラーと第1抵抗の連結ノードに連結されて差動増幅部の非反転端子に連結されて、第3端子が前記バーライン電流ミラーと第2抵抗の連結ノードに連結されて差動増幅部の反転端子に連結される共通電圧生成部をさらに含んで構成されることを特徴とする請求項10に記載の差動電流駆動方式のインターフェースシステム。
  12. 前記受信機は、
    前記トゥルーラインに一端が連結されてトゥルーライン受信電流が入力される第3抵抗と、前記バーラインに一端が連結されてバーライン受信電流が入力される第4抵抗と、一端子が前記第3抵抗と第4抵抗の他端に共通で連結されて、他の一端子が接地電源に連結された電流源が具備された単一IVコンバータと、及び
    前記単一IVコンバータで変換された電圧レベルの差を非反転端子と反転端子で入力を受けて増幅する差動増幅部を含んで構成されることを特徴とする請求項に記載の差動電流駆動方式のインターフェースシステム。
  13. 前記単一IVコンバータは、
    第1端子が前記電流源に連結されて、第2端子が前記第3抵抗の一端子と共通ノードをなして差動増幅部の非反転端子に連結されて、第3端子が前記第4抵抗の一端子と共通ノードをなして差動増幅部の反転端子で連結される共通電圧生成部をさらに含むことを特徴とする請求項12に記載の差動電流駆動方式のインターフェースシステム。
JP2011544368A 2008-12-29 2009-12-28 Cogアプリケーションのためのインターフェースシステム Active JP5632390B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0135783 2008-12-29
KR1020080135783A KR101030957B1 (ko) 2008-12-29 2008-12-29 차동전류 구동 방식의 인터페이스 시스템
PCT/KR2009/007828 WO2010077037A2 (ko) 2008-12-29 2009-12-28 Cog 애플리케이션을 위한 인터페이스 시스템

Publications (2)

Publication Number Publication Date
JP2012514413A JP2012514413A (ja) 2012-06-21
JP5632390B2 true JP5632390B2 (ja) 2014-11-26

Family

ID=42310359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011544368A Active JP5632390B2 (ja) 2008-12-29 2009-12-28 Cogアプリケーションのためのインターフェースシステム

Country Status (6)

Country Link
US (1) US8400194B2 (ja)
JP (1) JP5632390B2 (ja)
KR (1) KR101030957B1 (ja)
CN (1) CN102265518B (ja)
TW (1) TWI416873B (ja)
WO (1) WO2010077037A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029526A1 (de) * 2007-06-25 2009-01-15 Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG Elektronisches Modul und Anordnung zur Signalübertragung damit
JP5838650B2 (ja) 2011-08-16 2016-01-06 株式会社ソシオネクスト 出力回路
JP2014039214A (ja) * 2012-08-20 2014-02-27 Lapis Semiconductor Co Ltd データ受信回路及び半導体装置
KR101588489B1 (ko) 2012-10-29 2016-01-25 주식회사 엘지화학 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치
KR20210156982A (ko) * 2020-06-19 2021-12-28 주식회사 엘엑스세미콘 디스플레이 구동 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977796A (en) 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
US6295323B1 (en) * 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
JP3467441B2 (ja) * 1999-12-01 2003-11-17 Necエレクトロニクス株式会社 バッファ回路
DE10134874B4 (de) * 2001-07-18 2012-03-29 Lantiq Deutschland Gmbh Leitungstreiber
US20030085737A1 (en) * 2001-11-08 2003-05-08 Tinsley Steven J. Innovative high speed LVDS driver circuit
JP3916502B2 (ja) * 2002-04-26 2007-05-16 富士通株式会社 出力回路
US6593801B1 (en) * 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
JP3730607B2 (ja) * 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
JP4170972B2 (ja) * 2003-11-21 2008-10-22 松下電器産業株式会社 差動出力回路
JP4026593B2 (ja) * 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
US7119600B2 (en) * 2004-04-20 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
EP1861973A1 (en) * 2005-03-23 2007-12-05 QUALCOMM Incorporated Current mode interface for off-chip high speed communication
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
US7362146B2 (en) * 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
JP4685813B2 (ja) * 2007-02-19 2011-05-18 富士通株式会社 レシーバ
US8228096B2 (en) * 2007-03-02 2012-07-24 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
KR100913528B1 (ko) * 2008-08-26 2009-08-21 주식회사 실리콘웍스 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템

Also Published As

Publication number Publication date
WO2010077037A2 (ko) 2010-07-08
US8400194B2 (en) 2013-03-19
CN102265518A (zh) 2011-11-30
TWI416873B (zh) 2013-11-21
WO2010077037A4 (ko) 2010-11-25
JP2012514413A (ja) 2012-06-21
KR20100077750A (ko) 2010-07-08
WO2010077037A3 (ko) 2010-10-07
KR101030957B1 (ko) 2011-04-28
CN102265518B (zh) 2014-08-06
US20110267022A1 (en) 2011-11-03
TW201031115A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
US6836149B2 (en) Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US8026891B2 (en) Flat panel display including transceiver circuit for digital interface
US7733128B2 (en) Transmitting apparatus
JP3949636B2 (ja) Lvdsドライバー回路
US7605610B2 (en) Differential current driving type transmission system
JP2009111794A (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
JP5632390B2 (ja) Cogアプリケーションのためのインターフェースシステム
JP2011048378A (ja) 平板ディスプレイ装置
KR101000289B1 (ko) 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
US7741880B2 (en) Data receiver and data receiving method
JP5087365B2 (ja) 出力装置、多値出力装置、及び半導体集積装置
JP2006060320A (ja) 差動信号駆動回路及び差動信号駆動方法
US7825694B2 (en) Differential output circuit
KR100863127B1 (ko) 차동 전류 구동 방식의 데이터 전송 시스템
KR100574961B1 (ko) 입력버퍼 및 이를 구비하는 반도체 장치
US10445284B2 (en) Display apparatus, signal transmitter, and data transmitting method for display apparatus
US7800414B2 (en) Differential current driving type data transmission system
JP5385579B2 (ja) 送信装置
JP2009110317A (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141009

R150 Certificate of patent or registration of utility model

Ref document number: 5632390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250