JP5632390B2 - Cogアプリケーションのためのインターフェースシステム - Google Patents
Cogアプリケーションのためのインターフェースシステム Download PDFInfo
- Publication number
- JP5632390B2 JP5632390B2 JP2011544368A JP2011544368A JP5632390B2 JP 5632390 B2 JP5632390 B2 JP 5632390B2 JP 2011544368 A JP2011544368 A JP 2011544368A JP 2011544368 A JP2011544368 A JP 2011544368A JP 5632390 B2 JP5632390 B2 JP 5632390B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- line
- terminal
- data
- true
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 101
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 18
- 230000007704 transition Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
200 第2データ電流源
310 第1選択スイッチ
311 第1トランスミッションゲート
312 第2トランスミッションゲート
320 第2選択スイッチ
400 均等化スイッチ
Claims (13)
- データの論理状態をトゥルーラインとバーラインでなされた伝送ライン対を通じて供給される差動電流によって送る電流駆動方式の送信機において、
前記差動電流をなす正データ電流を独立的に生成して供給する第1データ電流源と、
前記差動電流をなす負データ電流を独立的に生成して供給する第2データ電流源と、
送ろうとするデータの論理状態によって前記第1データ電流源で生成される正データ電流を前記トゥルーラインとバーラインとの間にスイッチングしながら供給する第1選択スイッチと、
前記第2データ電流源で生成される負データ電流を前記バーラインとトゥルーラインとの間にスイッチングしながら供給する第2選択スイッチと、
前記トゥルーラインとバーライン相互間に連結されて、スイッチングして電位を均等にさせる均等化スイッチと、及び
送ろうとするデータの遷移可否による前記第1選択スイッチ、前記第2選択スイッチ及び前記均等化スイッチのスイッチング動作を制御するスイッチングコントローラーを含むことを特徴とする独立電流信号を利用した電流駆動方式の送信機。 - 前記第1データ電流源は、
基準電流を供給する第1MOSトランジスタに連結されて正データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第1選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第2MOSトランジスタで構成されて、
前記第2データ電流源は、
前記第1MOSトランジスタに連結されて負データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第2選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第3MOSトランジスタで構成されることを特徴とする請求項1に記載の独立電流信号を利用した電流駆動方式の送信機。 - 前記第1選択スイッチは、
一端子が前記第1データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記バーラインとトゥルーラインにそれぞれ連結されて、前記正データ電流が供給される伝送ラインをスイッチングしながら選択する第1及び第2トランスミッションゲートで構成されて、
前記第2選択スイッチは、
一端子が前記第2データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記トゥルーラインとバーラインにそれぞれ連結されて、前記負データ電流が供給される伝送ラインをスイッチングしながら選択する第3及び第4トランスミッションゲートで構成されることを特徴とする請求項1に記載の独立電流信号を利用した電流駆動方式の送信機。 - 前記第1トランスミッションゲートは、一端子が前記第1データ電流源に連結されて、他の一端子がバーラインに連結されて、NMOSトランジスタのゲートに正データ信号が印加されて、PMOSトランジスタのゲートに負データ信号が印加されるように構成されて、
前記第2トランスミッションゲートは、一端子が前記第1データ電流源に連結されて、他の一端子がトゥルーラインに連結されて、PMOSトランジスタのゲートに正データ信号が印加されて、NMOSトランジスタのゲートに負データ信号が印加されるように構成されて、
前記第3トランスミッションゲートは、一端子が前記第2データ電流源に連結されて、他の一端子がトゥルーラインに連結されて、NMOSトランジスタのゲートに正データ信号が印加されて、PMOSトランジスタのゲートに負データ信号が印加されるように構成されて、
前記第4トランスミッションゲートは、一端子が前記第2データ電流源に連結されて、他の一端子がバーラインに連結されて、PMOSトランジスタのゲートに正データ信号が印加されて、NMOSトランジスタのゲートに負データ信号が印加されるように構成されることを特徴とする請求項3に記載の独立電流信号を利用した電流駆動方式の送信機。 - トゥルーラインとバーラインでなされた伝送ライン対で差動電流を受信してデータの論理状態を復元する電流駆動方式の受信機において、
前記トゥルーラインに流れる電流を受信してトゥルーライン受信電流を生成するトゥルーライン電流ミラーと、
前記バーラインに流れる電流を受信してバーライン受信電流を生成するバーライン電流ミラーと、
前記トゥルーライン受信電流とバーライン受信電流の電流レベル差をそれに対応する電圧レベルで同時に変換する単一IVコンバータと、及び
前記変換された受信電圧を増幅する差動増幅部を含んで、
前記単一IVコンバータは、
前記トゥルーライン受信電流が供給されるノードに一端が連結された第1抵抗、前記バーライン受信電流が供給されるノードに一端が連結された第2抵抗、前記第1抵抗と第2抵抗との他端に共通で連結されている電流源、及び前記電流源によってトゥルーライン受信電流とバーライン受信電流が流出入されながら受信電圧のレベルを生成する電源電圧と、及び
第1端子が前記電流源に連結されて、第2端子が前記トゥルーライン電流ミラーと第1抵抗の連結ノードに連結されて差動増幅部の非反転端子に連結されて、第3端子が前記バーライン電流ミラーと第2抵抗の連結ノードに連結されて差動増幅部の反転端子に連結される共通電圧生成部
を含むことを特徴とする独立電流信号を利用した電流駆動方式の受信機。 - トゥルーラインとバーラインでなされた伝送ライン対で差動電流を受信してデータの論理状態を復元する電流駆動方式の受信機において、
前記トゥルーラインに一端が連結されて、トゥルーライン受信電流が入力される第3抵抗と、前記バーラインに一端が連結されてバーライン受信電流が入力される第4抵抗と、一端子が前記第3抵抗と第4抵抗の他端に共通で連結されて、他の一端子が接地電源に連結された電流源が具備された単一IVコンバータと、及び
前記単一IVコンバータで変換された電圧レベルの差を非反転端子と反転端子に入力を受けて増幅する差動増幅部を含み、
前記単一IVコンバータは、
第1端子が前記電流源に連結されて、第2端子が前記第3抵抗の一端子と共通ノードをなして差動増幅部の非反転端子に連結されて、第3端子が前記第4抵抗の一端子と共通ノードをなして差動増幅部の反転端子で連結される共通電圧生成部をさらに含む
ことを特徴とする独立電流信号を利用した電流駆動方式の受信機。 - データの論理状態を差動電流によって送って、これを受信してデータの論理状態を復元する差動電流駆動方式のインターフェースシステムにおいて、
差動電流をなす正データ電流を独立的に生成して供給する第1データ電流源と、負データ電流を独立的に生成して供給する第2データ電流源と、送ろうとするデータの論理状態によって前記正データ電流をトゥルーラインとバーラインとの間にスイッチングしながら供給する第1選択スイッチと、前記負データ電流を前記バーラインとトゥルーラインとの間にスイッチングしながら供給する第2選択スイッチと、前記トゥルーラインとバーライン相互間に連結されてスイッチングして伝送ラインの電位を均等にさせる均等化スイッチと、スイッチング動作を制御するスイッチングコントローラーを含む送信機と、
前記第1及び第2選択スイッチがスイッチングしながら正データ電流と負データ電流を供給するトゥルーラインとバーラインでなされた伝送ライン対と、及び
前記トゥルーラインに受信したトゥルーライン受信電流と前記バーラインに受信したバーライン受信電流のレベル差を同時に電圧レベルに変換してデータを復元する受信機と、を含む差動電流駆動方式のインターフェースシステム。 - 前記第1データ電流源は、基準電流を供給する第1MOSトランジスタに連結されて正データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第1選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第2MOSトランジスタで構成されて、
前記第2データ電流源は、前記第1MOSトランジスタに連結されて負データ電流を独立的に生成する電流ミラーとして、一端子が電源電圧に連結されて、他の一端子が第2選択スイッチに連結されて、ゲートが前記第1MOSトランジスタのゲートに連結された第3MOSトランジスタで構成されることを特徴とする請求項7に記載の差動電流駆動方式のインターフェースシステム。 - 前記第1選択スイッチは、一端子が前記第1データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記バーラインとトゥルーラインにそれぞれ連結されて、前記正データ電流が供給される伝送ラインをスイッチングしながら選択する第1及び第2トランスミッションゲートで構成されて、
前記第2選択スイッチは、一端子が前記第2データ電流源に共通で連結されて、ゲートに正データ信号と負データ信号が印加されて、他の一端子が前記トゥルーラインとバーラインにそれぞれ連結されて、前記負データ電流が供給される伝送ラインをスイッチングしながら選択する第3及び第4トランスミッションゲートで構成されることを特徴とする請求項7に記載の差動電流駆動方式のインターフェースシステム。 - 前記受信機は、
前記トゥルーラインに流れる電流を受信してトゥルーライン受信電流を生成するトゥルーライン電流ミラーと、
前記バーラインに流れる電流を受信してバーライン受信電流を生成するバーライン電流ミラーと、
前記トゥルーライン受信電流が供給されるノードに一端が連結された第1抵抗、前記バーライン受信電流が供給されるノードに一端が連結された第2抵抗、前記第1抵抗と第2抵抗の他端に共通で連結された電流源、及び前記電流源によってトゥルーライン受信電流とバーライン受信電流が流出入されながら受信電圧のレベルを生成する電源電圧が具備された単一IVコンバータと、及び
前記受信電圧のレベルの差の入力を受けて増幅する差動増幅部を含んで構成されることを特徴とする請求項7に記載の差動電流駆動方式のインターフェースシステム。 - 前記単一IVコンバータは、
第1端子が前記電流源に連結されて、第2端子が前記トゥルーライン電流ミラーと第1抵抗の連結ノードに連結されて差動増幅部の非反転端子に連結されて、第3端子が前記バーライン電流ミラーと第2抵抗の連結ノードに連結されて差動増幅部の反転端子に連結される共通電圧生成部をさらに含んで構成されることを特徴とする請求項10に記載の差動電流駆動方式のインターフェースシステム。 - 前記受信機は、
前記トゥルーラインに一端が連結されてトゥルーライン受信電流が入力される第3抵抗と、前記バーラインに一端が連結されてバーライン受信電流が入力される第4抵抗と、一端子が前記第3抵抗と第4抵抗の他端に共通で連結されて、他の一端子が接地電源に連結された電流源が具備された単一IVコンバータと、及び
前記単一IVコンバータで変換された電圧レベルの差を非反転端子と反転端子で入力を受けて増幅する差動増幅部を含んで構成されることを特徴とする請求項7に記載の差動電流駆動方式のインターフェースシステム。 - 前記単一IVコンバータは、
第1端子が前記電流源に連結されて、第2端子が前記第3抵抗の一端子と共通ノードをなして差動増幅部の非反転端子に連結されて、第3端子が前記第4抵抗の一端子と共通ノードをなして差動増幅部の反転端子で連結される共通電圧生成部をさらに含むことを特徴とする請求項12に記載の差動電流駆動方式のインターフェースシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0135783 | 2008-12-29 | ||
KR1020080135783A KR101030957B1 (ko) | 2008-12-29 | 2008-12-29 | 차동전류 구동 방식의 인터페이스 시스템 |
PCT/KR2009/007828 WO2010077037A2 (ko) | 2008-12-29 | 2009-12-28 | Cog 애플리케이션을 위한 인터페이스 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012514413A JP2012514413A (ja) | 2012-06-21 |
JP5632390B2 true JP5632390B2 (ja) | 2014-11-26 |
Family
ID=42310359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011544368A Active JP5632390B2 (ja) | 2008-12-29 | 2009-12-28 | Cogアプリケーションのためのインターフェースシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US8400194B2 (ja) |
JP (1) | JP5632390B2 (ja) |
KR (1) | KR101030957B1 (ja) |
CN (1) | CN102265518B (ja) |
TW (1) | TWI416873B (ja) |
WO (1) | WO2010077037A2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007029526A1 (de) * | 2007-06-25 | 2009-01-15 | Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG | Elektronisches Modul und Anordnung zur Signalübertragung damit |
JP5838650B2 (ja) | 2011-08-16 | 2016-01-06 | 株式会社ソシオネクスト | 出力回路 |
JP2014039214A (ja) * | 2012-08-20 | 2014-02-27 | Lapis Semiconductor Co Ltd | データ受信回路及び半導体装置 |
KR101588489B1 (ko) | 2012-10-29 | 2016-01-25 | 주식회사 엘지화학 | 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치 |
KR20210156982A (ko) * | 2020-06-19 | 2021-12-28 | 주식회사 엘엑스세미콘 | 디스플레이 구동 장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5977796A (en) | 1997-06-26 | 1999-11-02 | Lucent Technologies, Inc. | Low voltage differential swing interconnect buffer circuit |
US6295323B1 (en) * | 1998-12-28 | 2001-09-25 | Agere Systems Guardian Corp. | Method and system of data transmission using differential and common mode data signaling |
JP3467441B2 (ja) * | 1999-12-01 | 2003-11-17 | Necエレクトロニクス株式会社 | バッファ回路 |
DE10134874B4 (de) * | 2001-07-18 | 2012-03-29 | Lantiq Deutschland Gmbh | Leitungstreiber |
US20030085737A1 (en) * | 2001-11-08 | 2003-05-08 | Tinsley Steven J. | Innovative high speed LVDS driver circuit |
JP3916502B2 (ja) * | 2002-04-26 | 2007-05-16 | 富士通株式会社 | 出力回路 |
US6593801B1 (en) * | 2002-06-07 | 2003-07-15 | Pericom Semiconductor Corp. | Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines |
JP3730607B2 (ja) * | 2002-08-29 | 2006-01-05 | 株式会社東芝 | 差動データドライバー回路 |
JP4170972B2 (ja) * | 2003-11-21 | 2008-10-22 | 松下電器産業株式会社 | 差動出力回路 |
JP4026593B2 (ja) * | 2003-12-25 | 2007-12-26 | セイコーエプソン株式会社 | 受信装置 |
US7119600B2 (en) * | 2004-04-20 | 2006-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology |
EP1861973A1 (en) * | 2005-03-23 | 2007-12-05 | QUALCOMM Incorporated | Current mode interface for off-chip high speed communication |
KR100588752B1 (ko) * | 2005-04-26 | 2006-06-12 | 매그나칩 반도체 유한회사 | 차동 전류 구동 방식의 전송 시스템 |
JP4578316B2 (ja) * | 2005-05-02 | 2010-11-10 | ザインエレクトロニクス株式会社 | 送信装置 |
US7362146B2 (en) * | 2005-07-25 | 2008-04-22 | Steven Mark Macaluso | Large supply range differential line driver |
JP4685813B2 (ja) * | 2007-02-19 | 2011-05-18 | 富士通株式会社 | レシーバ |
US8228096B2 (en) * | 2007-03-02 | 2012-07-24 | Kawasaki Microelectronics, Inc. | Circuit and method for current-mode output driver with pre-emphasis |
KR100913528B1 (ko) * | 2008-08-26 | 2009-08-21 | 주식회사 실리콘웍스 | 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템 |
-
2008
- 2008-12-29 KR KR1020080135783A patent/KR101030957B1/ko active IP Right Grant
-
2009
- 2009-12-18 TW TW098143680A patent/TWI416873B/zh not_active IP Right Cessation
- 2009-12-28 JP JP2011544368A patent/JP5632390B2/ja active Active
- 2009-12-28 CN CN200980153078.4A patent/CN102265518B/zh not_active Expired - Fee Related
- 2009-12-28 WO PCT/KR2009/007828 patent/WO2010077037A2/ko active Application Filing
- 2009-12-28 US US13/142,413 patent/US8400194B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2010077037A2 (ko) | 2010-07-08 |
US8400194B2 (en) | 2013-03-19 |
CN102265518A (zh) | 2011-11-30 |
TWI416873B (zh) | 2013-11-21 |
WO2010077037A4 (ko) | 2010-11-25 |
JP2012514413A (ja) | 2012-06-21 |
KR20100077750A (ko) | 2010-07-08 |
WO2010077037A3 (ko) | 2010-10-07 |
KR101030957B1 (ko) | 2011-04-28 |
CN102265518B (zh) | 2014-08-06 |
US20110267022A1 (en) | 2011-11-03 |
TW201031115A (en) | 2010-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6836149B2 (en) | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit | |
US8026891B2 (en) | Flat panel display including transceiver circuit for digital interface | |
US7733128B2 (en) | Transmitting apparatus | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
US7605610B2 (en) | Differential current driving type transmission system | |
JP2009111794A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
JP5632390B2 (ja) | Cogアプリケーションのためのインターフェースシステム | |
JP2011048378A (ja) | 平板ディスプレイ装置 | |
KR101000289B1 (ko) | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 | |
US7741880B2 (en) | Data receiver and data receiving method | |
JP5087365B2 (ja) | 出力装置、多値出力装置、及び半導体集積装置 | |
JP2006060320A (ja) | 差動信号駆動回路及び差動信号駆動方法 | |
US7825694B2 (en) | Differential output circuit | |
KR100863127B1 (ko) | 차동 전류 구동 방식의 데이터 전송 시스템 | |
KR100574961B1 (ko) | 입력버퍼 및 이를 구비하는 반도체 장치 | |
US10445284B2 (en) | Display apparatus, signal transmitter, and data transmitting method for display apparatus | |
US7800414B2 (en) | Differential current driving type data transmission system | |
JP5385579B2 (ja) | 送信装置 | |
JP2009110317A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5632390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |