[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5601848B2 - ＳｉＣ半導体装置の製造方法 - Google Patents

ＳｉＣ半導体装置の製造方法 Download PDF

Info

Publication number
JP5601848B2
JP5601848B2 JP2010026062A JP2010026062A JP5601848B2 JP 5601848 B2 JP5601848 B2 JP 5601848B2 JP 2010026062 A JP2010026062 A JP 2010026062A JP 2010026062 A JP2010026062 A JP 2010026062A JP 5601848 B2 JP5601848 B2 JP 5601848B2
Authority
JP
Japan
Prior art keywords
region
sic semiconductor
mask
mark
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010026062A
Other languages
English (en)
Other versions
JP2011165835A (ja
Inventor
範晃 土屋
陽一郎 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44316815&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5601848(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010026062A priority Critical patent/JP5601848B2/ja
Priority to US12/911,304 priority patent/US8461632B2/en
Priority to CN201010559277.XA priority patent/CN102148249B/zh
Priority to KR1020110007112A priority patent/KR101244833B1/ko
Priority to DE102011123124.6A priority patent/DE102011123124B3/de
Priority to DE102011003843.4A priority patent/DE102011003843B4/de
Publication of JP2011165835A publication Critical patent/JP2011165835A/ja
Priority to US13/864,609 priority patent/US8987105B2/en
Publication of JP5601848B2 publication Critical patent/JP5601848B2/ja
Application granted granted Critical
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、マーク領域とソース領域を有する構造の半導体装置、特に炭化珪素を用いたＳｉＣ半導体装置とその製造方法に関する。
炭化珪素は珪素に比べて絶縁破壊電界が約１０倍、バンドギャップは約３倍である。このため炭化珪素を用いたパワーデバイスは、現在使われている珪素を用いたパワーデバイスに比べて低抵抗で高温動作可能であるという特徴を持つ。特に炭化珪素を用いたＭＯＳＦＥＴやＩＧＢＴは、珪素を用いたＭＯＳＦＥＴやＩＧＢＴと同じ耐圧で比べた場合に通常時およびスイッチング時の損失が小さく非常に期待されており、様々な製造方法が提案されている（例えば特許文献１参照）。
その炭化珪素を使用したＭＯＳＦＥＴにおいて、通電時の損失に関与するオン抵抗のうちの半分はチャネル抵抗が占めている。チャネル抵抗は図１に示すようなＰウェル領域とソース領域の位置関係で決まるチャネル長Ｌｃｈで決まり、Ｐウェル領域やソース領域を形成する工程でマスクずれが生じることによってＬｃｈがばらつくと、チップ面内での局所的な電流集中によりチップが破壊する恐れがある。したがって、チャネル長Ｌｃｈをいかに精度良く制御出来るかが重要な課題である。
炭化珪素を使用したＭＯＳＦＥＴの従来の製造プロセスでは、ウェハプロセスの初めに写真製版でのマスク合わせの基準となるマーク領域を形成する。その後、マーク領域を基準としてマスク合わせを行い、ｐウェル領域を形成する。さらに、マーク領域を基準としてマスク合わせを行ってｎ型のソース領域を形成し、さらにはウェルコンタクト領域をソース領域の中央に形成する。その後も同様に、マーク領域を基準としてマスク合わせを行って、電極構造を形成する。
特開２０００−１６４５２５号公報
従来の炭化珪素を使用したＭＯＳＦＥＴの製造プロセスでは、最初にマーク領域をエッチングにより形成し、マーク領域を基準としてｐウェル領域やソース領域のマスク合わせを行っていた。そのため、各工程でマスク合わせのずれが繰り返されることにより、チャネル長Ｌｃｈのばらつきが大きくなるという問題点があった。
そこで、本発明は上述の問題点に鑑み、チャネル長のばらつきを抑制するＳｉＣ半導体装置の構造及びその製造方法の提供を目的とする。
本発明の第１のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程とを備える。
本発明の第２のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。
本発明の第３のＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程を備え、前記ＳｉＣ半導体層に対して選択比が小さいとは、前記エッチングにおける前記マスクの前記ＳｉＣ半導体層に対するエッチングレート比が１以上で、かつ前記エッチングにより前記マスクの開口部がテーパー形状となることを意味し、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部にイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、をさらに備える。
本発明の第４のＳｉＣ半導体装置の製造方法は、（ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。
本発明の第１のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程とを備える。同一のマスクで不純物注入領域とマーク領域をエッチングすることにより、不純物注入領域をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまでソース領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。
本発明の第２のＳｉＣ半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。同一のマスクで不純物注入領域とマーク領域をエッチングすることにより、不純物注入領域をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまで不純物注入領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。さらに、不純物注入領域の形成においてイオン注入してからエッチングを行うため、不純物注入領域はエッチングの影響を受けず、ばらつきなく形成することが出来る。
本発明の第３のＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程を備え、前記ＳｉＣ半導体層に対して選択比が小さいとは、前記エッチングにおける前記マスクの前記ＳｉＣ半導体層に対するエッチングレート比が１以上で、かつ前記エッチングにより前記マスクの開口部がテーパー形状となることを意味し、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域の凹部にイオン注入を行う工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、をさらに備える。ＳｉＣ半導体層に対し選択比の小さいマスクを用いてエッチングすることによりマスクの開口がテーパー形状となるため、開口部の境界付近ではマスクの厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定して不純物注入領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。また、不純物注入領域の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。
本発明の第４のＳｉＣ半導体装置の製造方法は、（ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、不純物注入領域になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）不純物注入領域になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。マスクの開口がテーパー形状であるため、開口部の境界付近ではマスクの厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定して不純物注入領域を形成することができ、ウェル領域の表面に反転層を均一に形成することが出来る。また、不純物注入領域の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。さらに、不純物注入領域の形成においてイオン注入してからエッチングを行うため、不純物注入領域はエッチングの影響を受けず、ばらつきなく形成することが出来る。
ＳｉＣ半導体装置の構造を示す断面図である。 前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。 前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。 前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。 前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。 前提技術に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。 本発明に係るＳｉＣ半導体装置の製造工程を示す断面図である。
＜前提技術＞
本発明の前提技術として、図１に示したＭＯＳＦＥＴの製造工程を図２〜図６に沿って説明する。
ｎ＋ＳｉＣ基板１上にｎ−ＳｉＣエピ（エピタキシャル）層２が形成されたウェハに対し、まずマスク２０を用いてマーク領域をエッチングする（図２）。その後、マーク領域を基準としてマスク２１を形成し、Ａｌを注入してｐウェル領域４を形成する（図３）。さらに、マーク領域を基準としてマスク２２を形成し、Ｎを注入してｎ型のソース領域３を形成する（図４）。また、同様にマーク領域を基準としてマスク２３を形成し、Ａｌを注入してウェルコンタクト領域５をソース領域３の中央に形成する（図５）。その後も同様に、マーク領域を基準としてマスク合わせを行って、電極構造を形成する（図６）。なお、電極構造において６はＮｉ膜、７はゲート酸化膜、８はポリＳｉ，９は層間絶縁膜、１０はＡｌ膜、１１はドレイン電極である。
このように、ソース領域３やｐウェル領域４を形成する際にマーク領域のエッチング部分を基準にしてマスク合わせを行うと、各工程でのマスク合わせのずれが繰り返されてチャネル長Ｌｃｈ（図１参照）のばらつきが大きくなってしまう。
そこで、本発明のＳｉＣ半導体装置であるＭＯＳＦＥＴの製造工程では、マーク領域とソース領域３を同一のマスクでエッチングし、その後のマスク合わせはマーク領域あるいはソース領域のエッチング部分を基準とする（すなわちマーク領域とソース領域３のマスク合わせのずれはゼロであるため、どちらも基準となり得る）ことによって、チャネル長Ｌｃｈのばらつきを抑えることとした。
（実施の形態１）
マーク領域とソース領域３を同一のマスクで同時にエッチング及びイオン注入して形成すれば、ソース領域３のエッチング部分は、基準となるマーク領域からずれることなく形成される。マーク領域あるいはソース領域３のエッチング部分を用いてその後のソース工程のマスク合わせを行えば、ソース領域３がマーク領域に対して位置ずれなく形成されている分、チャネル長Ｌｃｈのばらつきを抑制することが可能である。
図７〜図１１に沿って、マーク領域とソース領域３を同時にエッチング及びイオン注入するＭＯＳＦＥＴの製造工程の一例を説明する。まず、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなるＳｉＣ半導体層に対し、同一のマスク３０を用いてソース領域３とマーク領域のエッチングを行い、凹部（深さ０．２μｍ）を形成する（図７）。マスク３０及び後述のマスク３１，３２はレジストマスクあるいは酸化膜や窒化膜のハードマスクからなる。
次に、先程と同じマスク３０を用いて、Ｎ（窒素）又はＰ（燐）を注入量３×１０19ｃｍ-3で垂直にイオン注入し、ｎ型のソース領域３（深さ０．４μｍ）を形成する（図８）。
その後、マーク領域又はソース領域３の凹部を基準としてマスク合わせしたｐウェル注入マスク３１を用いてＡｌ（アルミ）又はＢ（ボロン）をイオン注入し、ｐウェル領域４（深さ１．０μｍ）を形成する（図９）。このとき、ソース領域３では凹部が形成されているため、ソース領域３直下には凹部の段差分だけｐウェル領域４が形成される。このようにｐウェル領域４がヘソ出し構造になることにより、破壊耐量の向上が図れる。
続いて、マーク領域又はソース領域３の凹部を基準としてマスク合わせしたウェルコンタクト注入マスク３２を用いて、ｐウェル注入量又はソース注入量よりも高濃度にＡｌ又はＢをイオン注入し、ウェルコンタクト領域５をソース領域３の中央に形成する（図１０）。ここで、初めて本来のソース領域３が形成されることになる。
以降、詳細は省略するが、高温活性化アニールを行い、さらにゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６，１０、ドレイン電極１１などを順次形成して、図１１に示すＭＯＳＦＥＴが完成する。なお、ここでドレイン電極１１は例えばＮｉ、あるいは多層の金属から形成されていても良い。
このように、マーク領域及びソース領域３が形成する領域を同時にエッチングすることによって、これらを別々に形成する場合に比べて工程を省略でき、製造工程の簡略化が図れる結果、工期短縮やコスト低減が図れる。さらに、同時にマーク領域とソース領域３を形成することにより、ソース領域３のマーク基準に対するマスクずれが無視でき、ソース領域３のウェル領域４に対する位置精度が大幅に向上する。その結果、チャネル長Ｌｃｈのばらつきを最小限に抑えることができ、オン抵抗ばらつきによる電流集中破壊の防止など、チップの品質向上が図れる。
図７〜図１１に示した製造工程では、まずマーク領域とソース領域３のエッチングを行ってから（図７）イオン注入を行った（図８）が、エッチングによるレジストパターンの形状変化によりその後のイオン注入工程でソース領域３がばらつく可能性がある。この問題を防ぐためには、図１２〜図１６に示すようにイオン注入を行ってからエッチングすることが望ましい。
まず、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなる半導体層において、ソース領域３とマーク領域を形成する領域に対し同一のマスク３０を用いてＮ又はＰを垂直にイオン注入する（図１２）。さらに、先程と同一のマスク３０によりエッチングを行い、凹部を形成する（図１３）。
その後は、図７〜図１１で説明した工程と同様に、マーク領域又はソース領域３の凹部を基準としてｐウェル領域４の形成（図１４）、ウェルコンタクト領域５の形成（図１５）を行う。また高温活性化アニールを行い、さらにゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図１６に示すＭＯＳＦＥＴが完成する。
この製造工程によれば、イオン注入後にソース領域３のエッチングを行うことにより、ソース領域３がエッチングによるレジストパターンの形状変化でばらつくことを防ぐことが出来る。但し、イオン注入工程ではエッチング深さを考慮し、予め深く注入する必要がある。
＜斜め注入＞
ただし、図７〜図１１や図１２〜図１６に示す方法でＳｉＣを材料としたＭＯＳＦＥＴを形成した場合、以下のような問題が生じる。すなわち、ＳｉＣではＳｉと異なり注入元素が横方向に殆ど拡散しないため、図８や図１２のイオン注入工程においてソース領域３はマスクの開口３０から横方向に広がらず直下に形成される。一方、ソース領域３はマーク領域と同時に形成するため、その上面はウェハ表面からエッチングされて凹部を形成する。そのため、図１１や図１６に示すようにその後の工程でゲート酸化膜がウェハの表面だけでなく、この凹部の側面（すなわちウェハの断面方向）にも形成されることになる。
ＳｉＣの結晶構造は六方晶であり、ウェハの表面（（０００１）面）方向と断面方向では酸化速度が異なる。例えば、ウェハの断面方向を（１１−２０）面とすれば、断面方向のゲート酸化膜７は表面方向に比べて数倍厚く（図１１，１６では２倍弱に示しているが実際はもっと厚い）形成される。チャネルは鉤状のゲート酸化膜７に沿って形成されるが、このようなゲート酸化膜厚の違いにより、チャネル抵抗が不安定になるという問題がある。
さらに、断面方向のゲート酸化膜７は凹部エッチング工程の精度に左右され、その精度によって膜厚がばらついてしまう。ゲート酸化膜７が厚くなると反転層は形成されにくく、その結果、ウェハ表面（ウェル領域４表面）と凹部の側面（ウェハの断面方向）とで反転層形成具合に差やばらつきが生じてしまう。
これらの問題を解決するには、凹部側面のＳｉＣエピ層２にもソース領域３を形成することにより、反転層をウェハ表面にのみ安定的に形成する必要がある。そのような製造工程の一例を図１７〜図２２に示す。図１７〜図２２は、図７〜図１１に示した製造工程において、イオン注入工程で斜め注入を行う場合の製造工程を示している。
まず、図７〜図１１の工程と同様、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなる半導体層に対し、マーク部開口とソース部開口が形成された同一のマスク３０を用いてエッチングを行い、マーク領域とソース領域３の凹部（深さ０．２μｍ）を形成する（図１７）。ここでは、本来のソース領域３とその間に形成されるウェルコンタクト領域５を合わせた領域が凹部状に形成される。マスク３０及び後述のマスク３１，３２はレジストマスクあるいは酸化膜や窒化膜のハードマスクからなる。
次に、先程と同じマスク３０を用いて、Ｎ又はＰを注入量３×１０19ｃｍ-3で垂直にイオン注入し、ｎ型のソース領域３（深さ０．４μｍ）を形成する（図１８）。さらに、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながら同様のイオン注入を行う（図１９）。これにより、凹部の側面付近のｎ−ＳｉＣエピ層２にもソース領域３を形成することが出来る。なお、図１８の工程は省略して、初めから斜めあるいはウェハを回転させながらイオン注入を行っても良い。
さらに、マーク領域又はソース領域３の凹部を基準としてマスク合わせを行ったｐウェル注入マスク３１を用いて、Ａｌ又はＢをイオン注入し、ｐウェル領域４（深さ１．０μｍ）を形成する（図２０）。この後の工程は図１０の工程と同様に、マーク領域又はソース領域３の凹部を基準としてマスク合わせしたウェルコンタクト注入マスク３２を用いて、ウェルコンタクト領域５を形成する（図２１）。さらに高温活性化アニールを行い、ゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図２２に示すＭＯＳＦＥＴが完成する。ソース領域３は、その表面の端部近傍領域を除く領域に凹部が形成され、前記端部近傍領域がＳｉＣ半導体層の上面方向に曲がった鉤形形状であるため、ウェハ表面に安定して反転層を形成することが出来る。
このように、本実施の形態の半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対して少なくとも斜め方向からイオン注入を行う工程と、（ｃ）少なくとも不純物注入領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、不純物注入領域を包含する領域にウェル注入を行う工程と、を備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことにより、凹部の側面付近にまでソース領域３を形成し凹部の側面に酸化膜が形成しないため、ウェハの表面に反転層を均一に形成することが出来る。
こうして形成された本実施の形態の半導体装置は、ｎ＋ＳｉＣ基板１及びｎ−ＳｉＣエピ層２（ＳｉＣ半導体層）と、ＳｉＣ半導体層の表面に選択的に形成されたウェル領域４と、ウェル領域４の表面に選択的に形成されたソース領域３（不純物注入領域）とを備え、ソース領域３は、その表面の端部近傍領域を除く領域に凹部が形成され、端部近傍領域が半導体層の上面方向に曲がった鉤形形状となる。これにより、ウェハの表面に反転層が均一に形成される。
また、図１２〜図１６に示した製造工程においても、イオン注入工程で斜め注入を行う事で同様の効果を得る事が出来る。図２３〜図２８は、図１２〜図１６に示した製造工程において、イオン注入工程で斜め注入を行う場合の製造工程を示している。
まず、図１２〜図１６の工程と同様、ｎ＋ＳｉＣ基板１とその上に形成されたｎ−ＳｉＣエピ層２からなる半導体層において、ソース領域とマーク領域を形成する領域に対し同一のマスク３０を用いてＮ又はＰを垂直にイオン注入する（図２３）。さらに、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながら同様のイオン注入を行う（図２４）。
さらに、先程と同一のマスク３０によりエッチングを行い、凹部を形成する（図２５）。その後は、図１４，１５で説明した工程と同様に、マーク領域又はソース領域３の凹部を基準としてｐウェル領域４の形成（図２６）、ウェルコンタクト領域５の形成（図２７）を行う。また高温活性化アニールを行い、さらにゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図２８に示すＭＯＳＦＥＴが完成する。
すなわち、本実施の形態の半導体装置の製造工程は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）ソース領域３になるべき領域又はマーク領域に成るべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程とを備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことにより、マスクの開口部を超えてソース領域３が形成され、エッチング工程で凹部を形成した際に、凹部の側面付近にまでソース領域３が形成される。その結果、ウェハの表面に反転層を均一に形成することが出来る。さらに、ソース領域３においてイオン注入してからエッチングを行うため、ソース領域３はエッチングの影響を受けず、ばらつきなく形成される。
＜テーパー形状＞
図１７のエッチング工程において、ＳｉＣ半導体層（エピ層２）に対して選択比の小さいマスクを用いる場合のＭＯＳＦＥＴの製造工程を図２９〜図３４に示す。図２９に示すように、ＳｉＣ半導体層に対して選択比の小さいマスク７０を用いてマーク領域とソース領域３をエッチングすると、マスク７０の開口部はテーパー形状になる。エッチングレート比は、（マスク／ＳｉＣ半導体層）≧１とする。
その後、同じマスク７０を用いてウェハに垂直な方向に（図３０）イオン注入を行う。前工程でマスク７０がテーパー形状になっているため、マスク７０と開口部の境界付近ではマスクの厚みが薄く、この領域の直下のエピ層２にもマスクを通過してイオンが注入される。その結果、斜め注入を行わなくとも凹部の側面付近に安定してソース領域３が形成され、ソース領域３の端部はテーパー形状となる。これにより、ウェハ表面に安定して反転層が形成される。
但し、斜め注入を行うことにより、さらに凹部の側面付近にソース領域３を形成しても良い。この場合は、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながらイオン注入を行う（図３１）。
この後の工程は図７〜図１１で示したものと同様であり、ｐウェル領域４とウェルコンタクト領域５を形成する（図３２，３３）。さらに高温活性化アニールを行い、ゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図３４に示すＭＯＳＦＥＴが完成する。
次に、図２３〜図２８に示したソース注入後にエッチングを行うＭＯＳＦＥＴの製造工程において、図２３のイオン注入工程に用いるマスクをテーパー形状とした場合の製造工程を図３５〜図４０に示す。図３５では、ポストベークによって開口部をテーパー形状としたマスク７０を用いてイオン注入を行う工程を示している。Ｎイオンをウェハに垂直な方向に注入すると、マスク７０の開口部周辺の薄くなった部分の直下にもマスクを通り抜けてイオン注入がなされる。よって、斜め注入を行わなくともソース領域３の端部はマスク７０の開口領域を超えて形成され、その端部はテーパー形状となる。
但し、斜め注入を行うことにより、さらにマスク７０の開口部を超えてソース領域３を形成しても良い。この場合は、ウェハに垂直な方向に対して５〜３０°程度の傾斜をつけて、斜めにあるいはウェハを回転させながらもイオン注入を行う（図３６）。
また、先程と同一のマスク７０によりソース領域３のエッチングを行う（図３７）。こうしてソース領域３には凹部が形成されるが、ソース領域３はマスク７０の開口領域を超えて形成されているため、ソース領域３は凹部の側面付近にも形成されている。
この後の工程は図２６〜図２８で示したものと同様であり、ｐウェル領域４とウェルコンタクト領域５を形成する（図３８，３９）。さらに高温活性化アニールを行い、ゲート酸化膜７、ポリＳｉのゲート電極８、層間絶縁膜９、ソース電極６、ドレイン電極１１などを順次形成して、図４０に示すＭＯＳＦＥＴが完成する。ソース領域３は、その表面の端部を除く領域に凹部が形成され、前記端部近傍領域がＳｉＣ半導体層の上面方向に曲がった鉤形形状であるため、ウェハ表面に安定して反転層を形成することが出来る。
以上、ＭＯＳＦＥＴについて説明したが、ＩＧＢＴは基板の裏面側（ＭＯＳＦＥＴの場合のドレイン側）の構造が異なるだけであり、表面側についてはＭＯＳＦＥＴと同様の構造を持つため、ＩＧＢＴについても上述の製造方法は適用可能であり、チャネル長の制御性を向上させる効果がある。
＜効果＞
本実施の形態の半導体装置によれば、以下の効果を奏する。すなわち、本実施の形態の半導体装置は、ｎ＋ＳｉＣ基板１及びｎ−ＳｉＣエピ層２（ＳｉＣ半導体層）と、ＳｉＣ半導体層の表面に選択的に形成されたｐウェル領域４（ウェル領域）と、ｐウェル領域４の表面に選択的に形成されたソース領域３（不純物注入領域）と、を備える半導体装置であって、不純物注入領域は、その表面の端部近傍領域を除く領域に凹部が形成され、端部近傍領域が半導体層の上面方向に曲がった鉤形形状となる。これにより、ウェハの表面に反転層が均一に形成される。
また、不純物注入領域の端部はテーパー形状である。このような構成によっても、ウェハの表面に反転層が均一に形成される。
また、本実施の形態の第１の半導体装置の製造方法によれば、以下の効果を奏する。すなわち、本実施の形態の第１の半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域の凹部に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程とを備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまでソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。
また、本実施の形態の第２の半導体装置の製造方法は、（ａ）同一のマスクにより、ＳｉＣ半導体層のソース領域３（不純物注入領域）になるべき領域とマーク領域になるべき領域に、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程と、を備える。同一のマスクでソース領域３とマーク領域をエッチングすることにより、ソース領域３をマーク領域に対して位置ずれなく形成することができ、チャネル長のばらつきを抑制することが出来る。また、斜め方向からイオン注入を行うことによって凹部の側面にまでソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。さらに、ソース領域３の形成においてイオン注入してからエッチングを行うため、ソース領域３はエッチングの影響を受けず、ばらつきなく形成することが出来る。
また、本実施の形態の第３の半導体装置の製造方法は、（ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、ＳｉＣ半導体層の不純物注入領域（ソース領域３）になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域の凹部にイオン注入を行う工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程と、を備える。ＳｉＣ半導体層に対し選択比の小さいマスクを用いてエッチングすることによりマスク７０の開口がテーパー形状となるため、開口部の境界付近ではマスク７０の厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。また、ソース領域３の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。
さらに、前記工程（ｂ）では、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行うものとする。これにより、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。
また、本実施の形態の第４の半導体装置の製造方法は、（ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域（ソース領域３）になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、（ｂ）工程（ａ）と同一のマスクにより、ソース領域３になるべき領域とマーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、（ｃ）ソース領域３になるべき領域又はマーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、ソース領域３を包含する領域にウェル注入を行う工程と、を備える。マスク７０の開口がテーパー形状であるため、開口部の境界付近ではマスク７０の厚みが薄くなり、この領域の直下のＳｉＣ半導体層にもマスクを通過してイオンが注入される。よって、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。また、ソース領域３の端部がテーパー状に形成され、極端な角の形状部分がなくなることから、電界集中による破壊を防ぐことが出来る。さらに、ソース領域３の形成においてイオン注入してからエッチングを行うため、ソース領域３はエッチングの影響を受けず、ばらつきなく形成することが出来る。
さらに、前記工程（ａ）では、ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行うものとする。これにより、凹部の側面付近に安定してソース領域３を形成することができ、ウェハの表面に反転層を均一に形成することが出来る。
１ ＳｉＣ基板、２ ＳｉＣエピ層、３ ソース領域、４ ｐ型ウェル領域 ５ ウェルコンタクト領域、６ Ｎｉ層、７ ゲート酸化膜、８ ポリＳｉ層、９ 層間絶縁膜、１０ Ａｌ膜、１１ ドレイン電極。

Claims (6)

  1. （ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程と、
    （ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域の凹部に、前記ＳｉＣ半導体層の表面に対して少なくとも斜め方向からイオン注入を行う工程と、
    （ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、を備えるＳｉＣ半導体装置の製造方法。
  2. （ａ）同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域に、前記ＳｉＣ半導体層の表面に対して少なくとも斜め方向からイオン注入を行う工程と、
    （ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、
    （ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、を備えるＳｉＣ半導体装置の製造方法。
  3. （ａ）ＳｉＣ半導体層に対して選択比が小さい同一のマスクにより、前記ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域をエッチングして凹部を形成する工程を備え、前記ＳｉＣ半導体層に対して選択比が小さいとは、前記エッチングにおける前記マスクの前記ＳｉＣ半導体層に対するエッチングレート比が１以上で、かつ前記エッチングにより前記マスクの開口部がテーパー形状となることを意味し、
    （ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域の凹部にイオン注入を行う工程と、
    （ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、をさらに備えるＳｉＣ半導体装置の製造方法。
  4. 前記工程（ｂ）は、前記ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程である、請求項３に記載のＳｉＣ半導体装置の製造方法。
  5. （ａ）開口部がテーパー形状である同一のマスクにより、ＳｉＣ半導体層の不純物注入領域になるべき領域とマーク領域になるべき領域にイオン注入を行う工程と、
    （ｂ）前記同一のマスクにより、前記不純物注入領域になるべき領域と前記マーク領域になるべき領域のイオン注入領域をエッチングにより一部除去し、凹部を形成する工程と、
    （ｃ）前記不純物注入領域になるべき領域又は前記マーク領域になるべき領域の凹部を基準に別のマスクの位置決めを行い、前記不純物注入領域を包含する領域にウェル注入を行う工程と、を備えるＳｉＣ半導体装置の製造方法。
  6. 前記工程（ａ）は、前記ＳｉＣ半導体層の表面に対し少なくとも斜め方向からイオン注入を行う工程である、請求項５に記載のＳｉＣ半導体装置の製造方法。
JP2010026062A 2010-02-09 2010-02-09 ＳｉＣ半導体装置の製造方法 Expired - Fee Related JP5601848B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010026062A JP5601848B2 (ja) 2010-02-09 2010-02-09 ＳｉＣ半導体装置の製造方法
US12/911,304 US8461632B2 (en) 2010-02-09 2010-10-25 SiC semiconductor device and method of manufacturing the same
CN201010559277.XA CN102148249B (zh) 2010-02-09 2010-11-22 SiC半导体装置及其制造方法
KR1020110007112A KR101244833B1 (ko) 2010-02-09 2011-01-25 ＳｉＣ 반도체 장치와 그 제조방법
DE102011123124.6A DE102011123124B3 (de) 2010-02-09 2011-02-09 SiC-Halbleitervorrichtung
DE102011003843.4A DE102011003843B4 (de) 2010-02-09 2011-02-09 SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US13/864,609 US8987105B2 (en) 2010-02-09 2013-04-17 SiC semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010026062A JP5601848B2 (ja) 2010-02-09 2010-02-09 ＳｉＣ半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011165835A JP2011165835A (ja) 2011-08-25
JP5601848B2 true JP5601848B2 (ja) 2014-10-08

Family

ID=44316815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010026062A Expired - Fee Related JP5601848B2 (ja) 2010-02-09 2010-02-09 ＳｉＣ半導体装置の製造方法

Country Status (5)

Country Link
US (2) US8461632B2 (ja)
JP (1) JP5601848B2 (ja)
KR (1) KR101244833B1 (ja)
CN (1) CN102148249B (ja)
DE (2) DE102011123124B3 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120153350A1 (en) * 2010-12-17 2012-06-21 Globalfoundries Inc. Semiconductor devices and methods for fabricating the same
US8823089B2 (en) 2011-04-15 2014-09-02 Infineon Technologies Ag SiC semiconductor power device
JP5845714B2 (ja) * 2011-08-19 2016-01-20 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN102969214B (zh) * 2011-08-31 2017-08-25 圆益Ips股份有限公司 基板处理装置及具有其的基板处理系统
JP5875334B2 (ja) * 2011-11-11 2016-03-02 株式会社日立製作所 炭化珪素半導体装置
JP2013172111A (ja) * 2012-02-23 2013-09-02 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP6178106B2 (ja) * 2013-04-25 2017-08-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
FR3011389B1 (fr) * 2013-10-01 2015-10-30 Thales Sa Procede de fabrication d'une jonction josephson et jonction josepson associee
CN104795440B (zh) * 2014-01-17 2018-09-25 北大方正集团有限公司 一种vdmos及其制作方法
CN104867829B (zh) * 2014-02-20 2018-07-10 北大方正集团有限公司 金属氧化物半导体器件制作方法和金属氧化物半导体器件
KR101590477B1 (ko) * 2014-04-25 2016-02-01 서강대학교산학협력단 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
JP6457363B2 (ja) * 2015-09-11 2019-01-23 株式会社東芝 半導体装置
JP6662695B2 (ja) * 2016-04-19 2020-03-11 株式会社日立製作所 炭化ケイ素半導体装置の製造方法
DE112016007041B4 (de) * 2016-07-04 2022-09-29 Mitsubishi Electric Corporation Herstellungsverfahren für eine halbleitervorrichtung
CN107799592B (zh) * 2016-09-06 2020-05-08 株洲中车时代电气股份有限公司 短沟道半导体功率器件及其制备方法
JP6728097B2 (ja) * 2017-04-24 2020-07-22 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10269951B2 (en) 2017-05-16 2019-04-23 General Electric Company Semiconductor device layout and method for forming same
JP7061953B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN110648997B (zh) * 2019-09-23 2021-09-28 中国电子科技集团公司第五十五研究所 一种SiC芯片光刻标记形成方法
CN113808950A (zh) * 2021-11-18 2021-12-17 南京华瑞微集成电路有限公司 一种改善耗尽型mosfet器件的制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256675A (ja) * 1985-05-09 1986-11-14 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタの製造方法
JP3393237B2 (ja) 1994-10-04 2003-04-07 ソニー株式会社 半導体装置の製造方法
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
JP4075150B2 (ja) 1998-03-20 2008-04-16 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6083781A (en) * 1995-12-20 2000-07-04 The United States Of America As Represented By The United States Department Of Energy Method for manufacturing compound semiconductor field-effect transistors with improved DC and high frequency performance
JP3357793B2 (ja) 1996-07-23 2002-12-16 株式会社東芝 半導体装置及びその製造方法
JP3968860B2 (ja) * 1998-03-20 2007-08-29 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4320810B2 (ja) * 1998-11-30 2009-08-26 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
US6891227B2 (en) 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
ATE401666T1 (de) * 2002-09-19 2008-08-15 Quantum Semiconductor Llc Licht-detektierende vorrichtung
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
JP2004319964A (ja) 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5368140B2 (ja) 2003-03-28 2013-12-18 三菱電機株式会社 ＳｉＣを用いた縦型ＭＯＳＦＥＴの製造方法
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP4929579B2 (ja) * 2004-10-26 2012-05-09 日産自動車株式会社 半導体装置の製造方法
JP2006237511A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008053363A (ja) 2006-08-23 2008-03-06 Matsushita Electric Ind Co Ltd 半導体基板およびその製造方法
JP5014839B2 (ja) * 2007-03-06 2012-08-29 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4924440B2 (ja) 2008-01-14 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US20120153303A1 (en) * 2009-09-02 2012-06-21 Panasonic Corporation Semiconductor element and method for manufacturing same
JP5630185B2 (ja) * 2010-09-30 2014-11-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5772068B2 (ja) * 2011-03-04 2015-09-02 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE102011003843B4 (de) 2021-01-28
DE102011003843A1 (de) 2011-08-11
US8461632B2 (en) 2013-06-11
US8987105B2 (en) 2015-03-24
KR20110093626A (ko) 2011-08-18
US20130237043A1 (en) 2013-09-12
CN102148249B (zh) 2015-07-15
DE102011123124B3 (de) 2022-05-19
JP2011165835A (ja) 2011-08-25
US20110193100A1 (en) 2011-08-11
KR101244833B1 (ko) 2013-03-20
CN102148249A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
JP5601848B2 (ja) ＳｉＣ半導体装置の製造方法
JP5135879B2 (ja) 炭化珪素半導体装置の製造方法
US9559188B2 (en) Trench gate type semiconductor device and method of producing the same
JP5845714B2 (ja) 炭化珪素半導体装置の製造方法
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
JP2013219161A (ja) 半導体装置および半導体装置の製造方法
JP6189045B2 (ja) 半導体素子の製造方法
JP2007165657A (ja) 半導体装置の製造方法および半導体装置
JP5082853B2 (ja) Ｍｏｓｆｅｔ
JP2008166490A (ja) 半導体装置の製造方法
JP2015138958A (ja) 炭化珪素半導体装置の製造方法
JPWO2012098759A1 (ja) 炭化珪素半導体装置の製造方法
TWI544632B (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
JP5583846B2 (ja) 半導体装置
JP5767869B2 (ja) 半導体装置の製造方法
WO2018029951A1 (ja) 半導体装置
WO2013077068A1 (ja) 半導体装置の製造方法
WO2011013364A1 (ja) 半導体素子の製造方法
JP2007184434A (ja) 半導体装置および半導体装置の製造方法
JP2005310886A (ja) 炭化珪素半導体装置およびその製造方法
JP2009283818A (ja) 半導体装置およびその製造方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP2005259779A (ja) 半導体装置及びその製造方法
JP2011211232A (ja) 炭化珪素半導体装置の製造方法
JP5014839B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140819

R150 Certificate of patent or registration of utility model

Ref document number: 5601848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350