JP5601413B2 - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents
部品内蔵配線板、部品内蔵配線板の製造方法 Download PDFInfo
- Publication number
- JP5601413B2 JP5601413B2 JP2013194118A JP2013194118A JP5601413B2 JP 5601413 B2 JP5601413 B2 JP 5601413B2 JP 2013194118 A JP2013194118 A JP 2013194118A JP 2013194118 A JP2013194118 A JP 2013194118A JP 5601413 B2 JP5601413 B2 JP 5601413B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- land
- wiring pattern
- heat conductor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
Claims (9)
- 第1の絶縁層と、
前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
前記第2の絶縁層に埋設された、半導体チップを有する電子部品と、
前記第2の絶縁層にさらに埋設された、前記電子部品の前記半導体チップの端面から離間して対向する表面を有する熱伝導体と、
前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記電子部品用の実装用ランドと前記熱伝導体の固定用ランドとを含む第1の配線パターンと、
前記電子部品と前記第1の配線パターンの前記実装用ランドとの間に挟設された、該電子部品と該実装用ランドとを電気的、機械的に接続する導電部材と、
前記熱伝導体と前記第1の配線パターンの前記固定用ランドとの間に挟設された、該熱伝導体と該固定用ランドとを熱的、機械的に接続する導熱部材と、
前記導熱部材が配される側の前記熱伝導体の面とは反対の該熱伝導体の面および前記導電部材が配される側の前記電子部品の面とは反対の該電子部品の面から離間して前記第2の絶縁層中に設けられた第2の配線パターンと
を具備することを特徴とする部品内蔵配線板。 - 前記熱伝導体が、その材質として銅であることを特徴とする請求項1記載の部品内蔵配線板。
- 前記熱伝導体が、粗化された表面を有することを特徴とする請求項2記載の部品内蔵配線板。
- 前記導熱部材が配される側の前記熱伝導体の面とは反対の該熱伝導体の面と前記第2の配線パターンとの間に挟設された第2の導熱部材をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
- 前記第2の絶縁層中に前記第2の配線パターンと重層的に設けられた第3の配線パターンと、
前記第2の絶縁層の積層方向一部を貫通して前記第2の配線パターンの面と前記第3の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、
前記層間接続体と前記第2の導熱部材とが同じ材料の導電性組成物であること
を特徴とする請求項4記載の部品内蔵配線板。 - 前記導電部材と前記導熱部材とが同じ材料であることを特徴とする請求項1記載の部品内蔵配線板。
- 前記熱伝導体が、前記電子部品の全周を取り囲む形状であることを特徴とする請求項1記載の部品内蔵配線板。
- 第1の絶縁板上に積層された第1の金属箔をパターニングし、電子部品を実装するための第1のランドおよび熱伝導体を固定するための第2のランドを含む第1の配線パターンを、該第1のランドと該第2のランドとが隣り合うように形成する工程と、
前記第1のランド上および前記第2のランド上にクリームはんだを適用する工程と、
前記第1のランド上に前記クリームはんだを介して、半導体チップを有する電子部品を載置する工程と、
前記第2のランド上に前記クリームはんだを介して、板状の熱伝導体を載置する工程と、
前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装しかつ前記熱伝導体を前記第1の絶縁板上に固定する工程と、
前記第1の絶縁板とは別の絶縁板である第2の絶縁板上に積層された、前記第1の金属箔とは別の金属箔である第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、
前記第1、第2の絶縁板とは別の絶縁板である第3の絶縁板を、前記第2の配線パターンのある側の前記第2の絶縁板上に積層する工程と、
前記第1ないし第3の絶縁板とは別の絶縁層である第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。 - 第2の配線パターンを形成する前記工程のあと、該第2の配線パターン上に導電性組成物を有するバンプを形設する工程をさらに具備し、
第3の絶縁板を、前記第2の配線パターンのある側の前記第2の絶縁板上に積層する前記工程が、前記バンプが前記第3の絶縁板を貫通するようになされ、
前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する前記工程が、前記バンプが前記熱伝導体の前記第1の絶縁板の側とは反対の側の該熱伝導体の面に押し付けられて塑性変形するようになされること
を特徴とする請求項8記載の部品内蔵配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013194118A JP5601413B2 (ja) | 2013-09-19 | 2013-09-19 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013194118A JP5601413B2 (ja) | 2013-09-19 | 2013-09-19 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108918A Division JP5369875B2 (ja) | 2009-04-28 | 2009-04-28 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013258431A JP2013258431A (ja) | 2013-12-26 |
JP5601413B2 true JP5601413B2 (ja) | 2014-10-08 |
Family
ID=49954554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013194118A Expired - Fee Related JP5601413B2 (ja) | 2013-09-19 | 2013-09-19 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5601413B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101983188B1 (ko) | 2016-12-22 | 2019-05-28 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5326269B2 (ja) * | 2006-12-18 | 2013-10-30 | 大日本印刷株式会社 | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
JP2009252942A (ja) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP2010021423A (ja) * | 2008-07-11 | 2010-01-28 | Tdk Corp | Ic内蔵基板及びその製造方法 |
JP5397012B2 (ja) * | 2009-05-19 | 2014-01-22 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2013
- 2013-09-19 JP JP2013194118A patent/JP5601413B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013258431A (ja) | 2013-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698303B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2008103615A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2010157663A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP6716045B1 (ja) | 部品内蔵基板、及び部品内蔵基板の製造方法 | |
TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
JPWO2008066028A1 (ja) | 受動部品内蔵インターポーザ | |
JP5369875B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
JP5601413B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2013102047A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2007305636A (ja) | 部品実装モジュール | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009130095A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5779908B2 (ja) | 部品内蔵配線板 | |
JP6079329B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2008135483A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP2010040891A (ja) | 部品内蔵配線板 | |
JP5733378B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5601413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |