JP5687885B2 - 薄膜トランジスタおよび表示装置用電極基板の製造方法 - Google Patents
薄膜トランジスタおよび表示装置用電極基板の製造方法 Download PDFInfo
- Publication number
- JP5687885B2 JP5687885B2 JP2010262032A JP2010262032A JP5687885B2 JP 5687885 B2 JP5687885 B2 JP 5687885B2 JP 2010262032 A JP2010262032 A JP 2010262032A JP 2010262032 A JP2010262032 A JP 2010262032A JP 5687885 B2 JP5687885 B2 JP 5687885B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- taos
- electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000010409 thin film Substances 0.000 title claims description 10
- 239000010408 film Substances 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 16
- 239000012670 alkaline solution Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 229910052725 zinc Inorganic materials 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000003513 alkali Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 101100489577 Solanum lycopersicum TFT10 gene Proteins 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
この発明は、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、およびこの薄膜トランジスタ（ＴＦＴ）を用いた表示装置用電極基板の製造方法に関する。
従来から、薄膜トランジスタ（ＴＦＴ）として、Ｂ／Ｃ型と呼ばれるボトムゲートかつトップコンタクト構造のものが広く用いられている。また、近年、ＴＦＴの半導体層として、透明アモルファス酸化物半導体（ＴＡＯＳ）を用いるものが提案されている（例えば、特許文献１参照）。ここで、ＴＡＯＳをＴＦＴに用いるに際して、半導体層を従来のアモルファスシリコン（ａ−Ｓｉ：ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ）からＴＡＯＳに置き換えることを念頭に開発が進められている。
しかしながら、従来技術には、以下のような課題がある。
従来のトップコンタクト構造のＴＦＴにおいて、半導体層としてＴＡＯＳを用いる場合には、ソース電極およびドレイン電極となる金属層がＴＡＯＳ層の直上に位置することとなる。また、ＴＡＯＳ材料の中で製品化が有力視されるＩＧＺＯ（Ｉｎ、ＧａおよびＺｎを含む酸化物）は、酸やアルカリに対する耐薬液性が低く、プラズマダメージを受けやすい。
従来のトップコンタクト構造のＴＦＴにおいて、半導体層としてＴＡＯＳを用いる場合には、ソース電極およびドレイン電極となる金属層がＴＡＯＳ層の直上に位置することとなる。また、ＴＡＯＳ材料の中で製品化が有力視されるＩＧＺＯ（Ｉｎ、ＧａおよびＺｎを含む酸化物）は、酸やアルカリに対する耐薬液性が低く、プラズマダメージを受けやすい。
そのため、ソース電極およびドレイン電極のパターニングに際して、耐薬液性が低いＴＡＯＳは、プロセスダメージを受けやすい。すなわち、プロセスに対するマージンが小さいので、ＴＦＴ特性の低下や歩留まりの低下を生じやすい。そこで、ＴＡＯＳを用いたＴＦＴ（ＴＡＯＳ ＴＦＴ）は、ソース電極およびドレイン電極がパターニングされた後に、ＴＡＯＳ層が形成されるボトムコンタクト構造とすることが望ましい。
また、従来のａ−Ｓｉを用いたＴＦＴ（ａ−Ｓｉ ＴＦＴ）は、合わせズレによるＴＦＴの寄生容量の変動を抑制するために、合わせズレによる影響が小さくなるよう、「Ｕ」字形状に構成されている。しかしながら、ＴＡＯＳ ＴＦＴは、ａ−Ｓｉ ＴＦＴの１０倍以上の移動度を有するので、「Ｕ」字形状にすると、ＴＦＴのサイズが要求値を超えることとなる。
もし、ＴＦＴが要求サイズよりも大きくなると、ＴＦＴの寄生容量による画質への影響が急激に大きくなるので、ＴＦＴを「Ｕ」字形状にすることはできない。そのため、ＴＡＯＳ ＴＦＴは、合わせズレによる寄生容量の変動が生じやすいストレート形状をとらざるを得ず、必然的に従来のａ−Ｓｉ ＴＦＴよりも合わせズレによる画質の低下が生じやすい。
さらに、従来のトップコンタクト構造のＴＦＴにＴＡＯＳを用いた場合には、ソース電極およびドレイン電極をゲートに対して位置合わせすることにより、合わせズレマージンの分だけＴＦＴの寄生容量が大きくなり、かつ合わせズレに応じて表示画面内の寄生容量の大きさが不均一となる。
ここで、液晶表示装置において、開口率や画質を向上させるために、ＴＦＴの寄生容量を低減する方法として、紫外線による裏面露光を用いたｉ／ｓ型のセルフアライン（自己整合型）ＴＦＴがある。そのため、寄生容量を低減して開口率や画質を向上させるために、ＴＡＯＳ ＴＦＴは、セルフアラインとすることが望ましい。
しかしながら、ＴＡＯＳ ＴＦＴをボトムコンタクト構造とした場合には、ソース電極およびドレイン電極となる金属層が遮光性を有するので、ＴＦＴをセルフアラインとすることができない。また、ＴＡＯＳ ＴＦＴを裏面露光によるセルフアラインとした場合には、ソース電極およびドレイン電極となる金属層をゲート電極と重なるように配置することができない。
つまり、ＴＡＯＳ ＴＦＴにおいて、ボトムコンタクト構造と裏面露光によるセルフアラインとは、ソース電極およびドレイン電極となる金属層が遮光性を有するので、互いに整合せず、実現することができない。そこで、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴを得るために、以下のような方法が考えられる。
すなわち、まず、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成し、ゲート電極、ソース電極およびドレイン電極上に、ゲート電極を跨いでソース電極とドレイン電極とを繋ぐようにＴＡＯＳ層を形成する。
続いて、ＴＡＯＳ層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成し、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射する。これにより、ＴＡＯＳ層のプラズマが照射された領域（島状絶縁膜によってマスクされていない領域）が低抵抗化され、ＴＡＯＳ層がソース領域、ドレイン領域およびチャネル領域に区分される。そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴが得られる。
しかしながら、ＴＡＯＳ層に対するプラズマの照射パワーや照射時間を増加させると、ＴＡＯＳ層やその他の必要なパターンまでもがエッチングされる。特に、島状絶縁膜として樹脂絶縁膜を用いた場合には、他の材料を用いて島状絶縁膜を形成したときと比較して、速い速度でエッチングされる。そのため、プラズマ照射だけでは、ＴＡＯＳ層のプラズマが照射された領域（ソース領域およびドレイン領域に相当する領域）を十分に低抵抗化することが困難であるという問題がある。
この発明は、上記のような課題を解決するためになされたものであり、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴにおいて、ＴＡＯＳ層のソース領域およびドレイン領域に相当する領域を十分に低抵抗化することができる製造方法、およびこのＴＡＯＳ ＴＦＴを用いた表示装置用電極基板の製造方法を得ることを目的とする。
この発明に係るＴＦＴの製造方法は、基板上にゲート電極を形成するステップと、ゲート電極上にゲート絶縁膜を形成するステップと、ゲート絶縁膜上に、ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、ゲート電極、ソース電極およびドレイン電極上に、ゲート電極を跨いでソース電極とドレイン電極とを繋ぐように、Ｉｎ、ＧａおよびＺｎを含む酸化物からなる透明アモルファス酸化物半導体層を形成するステップと、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成するステップと、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射するステップと、島状絶縁膜をマスクとして、透明アモルファス酸化物半導体層を、アルカリ溶液であるレジスト現像液に浸すステップと、を備えたものである。
この発明に係るＴＦＴの製造方法によれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成した後、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射し、続いて、島状絶縁膜の周囲に露出した透明アモルファス酸化物半導体層をアルカリ溶液に浸している。これにより、透明アモルファス酸化物半導体層の島状絶縁膜から露出した領域（ソース領域およびドレイン領域に相当する領域）がさらに低抵抗化される。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴにおいて、ＴＡＯＳ層のソース領域およびドレイン領域に相当する領域を十分に低抵抗化することができる製造方法、およびこのＴＡＯＳ ＴＦＴを用いた表示装置用電極基板の製造方法を得ることができる。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴにおいて、ＴＡＯＳ層のソース領域およびドレイン領域に相当する領域を十分に低抵抗化することができる製造方法、およびこのＴＡＯＳ ＴＦＴを用いた表示装置用電極基板の製造方法を得ることができる。
以下、この発明に係るＴＦＴおよび表示装置用電極基板の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
実施の形態１．
図１は、この発明の実施の形態１に係るＴＡＯＳ ＴＦＴ１０の構成を示す断面図である。図１において、ＴＡＯＳ ＴＦＴ１０は、ガラス基板１１と、ゲート電極１２と、ゲート絶縁膜１３と、ソース電極１４と、ドレイン電極１５と、第１ＴＡＯＳ層１６（透明アモルファス酸化物半導体層）と、第２ＴＡＯＳ層１７（透明アモルファス酸化物半導体層）と、島状絶縁膜１８と、樹脂絶縁膜１９とを備えている。
図１は、この発明の実施の形態１に係るＴＡＯＳ ＴＦＴ１０の構成を示す断面図である。図１において、ＴＡＯＳ ＴＦＴ１０は、ガラス基板１１と、ゲート電極１２と、ゲート絶縁膜１３と、ソース電極１４と、ドレイン電極１５と、第１ＴＡＯＳ層１６（透明アモルファス酸化物半導体層）と、第２ＴＡＯＳ層１７（透明アモルファス酸化物半導体層）と、島状絶縁膜１８と、樹脂絶縁膜１９とを備えている。
ゲート電極１２は、ガラス基板１１上に形成されている。なお、基板は、ガラス基板１１に限定されず、透明で、かつ絶縁性を有していればよい。ゲート絶縁膜１３は、ゲート電極１２上に形成されている。ソース電極１４およびドレイン電極１５は、ゲート絶縁膜１３上に、ゲート電極１２と重ならないようにそれぞれ形成されている。
第１ＴＡＯＳ層１６は、ゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように形成されたＴＡＯＳ層である。ここで、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７は、材料として、上述したＩｎ、ＧａおよびＺｎを含む酸化物であるＩＧＺＯを用いている。
第２ＴＡＯＳ層１７は、第１ＴＡＯＳ層１６に積層して連続的に形成され、かつゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように形成されたＴＡＯＳ層である。ここで、第２ＴＡＯＳ層１７は、第１ＴＡＯＳ層１６とは異なる成膜条件（後述する）によって形成され、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７は、積層構造を構成している。
島状絶縁膜１８は、第２ＴＡＯＳ層１７上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光（裏面露光）により形成された絶縁膜である。樹脂絶縁膜１９は、第２ＴＡＯＳ層１７および島状絶縁膜１８上に形成されている。
ここで、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７の、島状絶縁膜１８と重ならない領域の抵抗値は、後述するプラズマ処理により、島状絶縁膜１８と重なる領域の抵抗値よりも低抵抗化されている。具体的には、第１ＴＡＯＳ層１６は、ソースとして機能するソース領域１６ａ、ドレインとして機能するドレイン領域１６ｂおよびチャネル領域１６ｃを含む。
なお、第２ＴＡＯＳ層１７は、後述するように、Ｏ2の含有量が大きいので、プラズマ処理によってもなお絶縁性を有し、ソース領域１６ａを保護するソース保護領域１７ａ、ドレイン領域１６ｂを保護するドレイン保護領域１７ｂおよびチャネル領域１６ｃを保護するチャネル保護領域１７ｃを含む。
このとき、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７のチャネル領域１６ｃおよびチャネル保護領域１７ｃは、後述するように、ゲート電極１２に対してセルフアラインとなり、ソース領域１６ａおよびソース保護領域１７ａとドレイン領域１６ｂおよびドレイン保護領域１７ｂとの間に形成されている。
なお、ＴＡＯＳ ＴＦＴ１０を用いた表示装置用電極基板は、ＴＡＯＳ ＴＦＴ１０に加えて、ガラス基板１１上に形成された複数本の走査信号線（図示せず）と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように形成された複数本の表示信号線（図示せず）と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ ＴＦＴ１０と電気的に接続された複数の表示画素電極（図示せず）とをさらに備えて構成される。
また、この表示装置用電極基板において、ゲート電極１２は、走査信号線の一部または延在部から構成され、ソース電極１４およびドレイン電極１５は、表示信号線と同一工程によって形成されている。
続いて、ＴＡＯＳ ＴＦＴ１０の製造方法を、手順に沿って説明する。
まず、ガラス基板１１上にゲート電極１２を形成する。ここで、ゲート電極１２は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。続いて、ゲート電極１２上に、ゲート絶縁膜１３を形成する。ここで、ゲート絶縁膜１３は、例えばＣＶＤによって形成される。
まず、ガラス基板１１上にゲート電極１２を形成する。ここで、ゲート電極１２は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。続いて、ゲート電極１２上に、ゲート絶縁膜１３を形成する。ここで、ゲート絶縁膜１３は、例えばＣＶＤによって形成される。
次に、ゲート絶縁膜１３上に、ゲート電極１２と重ならないようにソース電極１４およびドレイン電極１５を形成する。ここで、ソース電極１４およびドレイン電極１５は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。
続いて、ゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように、第１ＴＡＯＳ層１６を形成する。ここで、第１ＴＡＯＳ層１６は、少なくともＡｒおよびＯ2を含む混合ガスを用いて、スパッタリングにより形成される。
次に、第１ＴＡＯＳ層１６に積層して連続的に、かつゲート電極１２、ソース電極１４およびドレイン電極１５上に、ゲート電極１２を跨いでソース電極１４とドレイン電極１５とを繋ぐように、第２ＴＡＯＳ層１７を形成する。ここで、第２ＴＡＯＳ層１７は、少なくともＡｒおよびＯ2を含む混合ガスを用いて、スパッタリングにより形成される。
このとき、第１ＴＡＯＳ層１６は、例えば混合ガスの流量に対するＯ2の流量比１％で成膜され、第２ＴＡＯＳ層１７は、例えば混合ガスの流量に対するＯ2の流量比３３％で成膜される。
続いて、第２ＴＡＯＳ層１７上に、ゲート電極１２をマスクとしたガラス基板１１側からの露光（裏面露光）により、島状絶縁膜１８を形成する。ここで、島状絶縁膜１８の材料として、塗布成膜可能な樹脂製材料や酸化シリコン系または窒化シリコン系のＳｉＮｘ、ＳｉＯｘまたはＳｉＯｘＮｙが考えられる。
次に、ガラス基板１１の全面に、島状絶縁膜１８をマスクとして、島状絶縁膜１８側からプラズマを照射する。このとき、Ｏ2、Ｎ2、ＣＦ4、ＣＨＦ3、Ａｒのうち、少なくとも１つを含むガスを電離させたプラズマがガラス基板１１に照射される。ここで、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７にプラズマが照射されると、ＴＡＯＳ層（ＩＧＺＯ）中の酸素原子が叩き出されて酸素空孔が増加し、性質が導体側に近付く。
続いて、島状絶縁膜１８の周囲に露出した第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７をアルカリ溶液に浸す。このとき、アルカリ溶液としてレジスト現像液ＮＭＤ−３（ＴＭＡＨ＝２．３８％）を用い、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７を浸す時間を２０分とする。なお、この処理（アルカリ溶液処理）に用いるアルカリ溶液および第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７を浸す時間は、これらものに限定されず、異なるものであってもよい。
透明アモルファス酸化物半導体（ＴＡＯＳ）は、金属と酸素との化合物であり、それらが互いにイオン性結合している。そのため、ＴＡＯＳ層をアルカリ溶液に浸すと、還元反応によってＴＡＯＳ層から酸素が抜けて、金属の割合が増える。この結果、ＴＡＯＳ層の抵抗値が低下して性質が導体側に近付く。
これにより、第１ＴＡＯＳ層１６および第２ＴＡＯＳ層１７のソース領域１６ａおよびソース保護領域１７ａとドレイン領域１６ｂおよびドレイン保護領域１７ｂとが十分に低抵抗化され、ソース領域１６ａおよびドレイン領域１６ｂが電極として使用できる程度の導電率となる。続いて、第２ＴＡＯＳ層１７および島状絶縁膜１８上に、樹脂製材料により、樹脂絶縁膜１９を形成する。
なお、ＴＡＯＳ ＴＦＴ１０を用いた表示装置用電極基板の製造方法は、ＴＡＯＳ ＴＦＴ１０の製造方法に加えて、以下の手順を備えている。すなわち、ガラス基板１１上に複数本の走査信号線（図示せず）を形成する手順と、絶縁膜（図示せず）を介して複数本の走査信号線と交差するように複数本の表示信号線（図示せず）を形成する手順と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のＴＡＯＳ ＴＦＴ１０と電気的に接続されるように複数の表示画素電極（図示せず）を形成する手順とをさらに備えている。
また、この表示装置用電極基板の製造方法において、ゲート電極１２は、複数本の走査信号線を形成する手順において同時に形成され、ソース電極１４およびドレイン電極１５は、複数本の表示信号線を形成する手順においてそれぞれ同時に形成される。
ここで、ＴＡＯＳ ＴＦＴ１０の第１ＴＡＯＳ層１６におけるアルカリ溶液（現像液）処理後の抵抗値を、図２に示す。図２（ａ）は、アルカリ溶液処理を実行したＴＡＯＳ ＴＦＴ１０の抵抗値を示し、図２（ｂ）は、アルカリ溶液処理を実行していないＴＡＯＳ ＴＦＴ１０の抵抗値を示している。
図２より、アルカリ溶液処理を実行した場合には、処理直後の抵抗値にばらつきが生じるものの、その後のアニールによってアルカリ溶液処理前よりも抵抗値が低下することが分かる。また、アルカリ溶液処理を実行しない場合には、アニールによって抵抗値が変化しないか、または上昇することが分かる。
上述したように、この実施の形態１では、ＴＡＯＳ層を導体と見なせるまで抵抗値を低下させることにより、チャネル領域と、ソース領域およびドレイン領域を一体化させることができ、ＴＦＴサイズの縮小による寄生容量の低減を図ることができる。
また、液晶表示装置において、従来ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成していた画素電極を、ＴＡＯＳで形成することが可能となり、画素電極とソース領域とを一体化させることによる開口率の向上や、ＩＴＯ層の廃止による省プロセスを図ることができる。
さらに、将来的にアルカリ溶液処理（アルカリ還元反応）のみで十分な低抵抗化が可能になれば、プラズマ照射を廃止することで、さらなる省プロセスを図ることができる。
さらに、将来的にアルカリ溶液処理（アルカリ還元反応）のみで十分な低抵抗化が可能になれば、プラズマ照射を廃止することで、さらなる省プロセスを図ることができる。
以上のように、実施の形態１に係るＴＦＴによれば、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成した後、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射し、続いて、島状絶縁膜の周囲に露出した透明アモルファス酸化物半導体層をアルカリ溶液に浸している。これにより、透明アモルファス酸化物半導体層の島状絶縁膜から露出した領域（ソース領域およびドレイン領域に相当する領域）がさらに低抵抗化される。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴにおいて、ＴＡＯＳ層のソース領域およびドレイン領域に相当する領域を十分に低抵抗化することができる製造方法、およびこのＴＡＯＳ ＴＦＴを用いた表示装置用電極基板の製造方法を得ることができる。
そのため、ボトムコンタクト構造で、かつセルフアラインのＴＡＯＳ ＴＦＴにおいて、ＴＡＯＳ層のソース領域およびドレイン領域に相当する領域を十分に低抵抗化することができる製造方法、およびこのＴＡＯＳ ＴＦＴを用いた表示装置用電極基板の製造方法を得ることができる。
１１ ガラス基板、１２ ゲート電極、１３ ゲート絶縁膜、１４ ソース電極、１５ ドレイン電極、１６ 第１ＴＡＯＳ層、１６ａ ソース領域、１６ｂ ドレイン領域、１６ｃ チャネル領域、１７ 第２ＴＡＯＳ層、１７ａ ソース保護領域、１７ｂ ドレイン保護領域、１７ｃ チャネル保護領域、１８ 島状絶縁膜、１９ 樹脂絶縁膜。
Claims (5)
- 基板上にゲート電極を形成するステップと、
前記ゲート電極上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上に、前記ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、
前記ゲート電極、前記ソース電極および前記ドレイン電極上に、前記ゲート電極を跨いで前記ソース電極と前記ドレイン電極とを繋ぐように、Ｉｎ、ＧａおよびＺｎを含む酸化物からなる透明アモルファス酸化物半導体層を形成するステップと、
前記透明アモルファス酸化物半導体層上に、前記ゲート電極をマスクとした前記基板側からの露光により島状絶縁膜を形成するステップと、
前記基板の全面に、前記島状絶縁膜をマスクとして、前記島状絶縁膜側からプラズマを照射するステップと、
前記島状絶縁膜をマスクとして、前記透明アモルファス酸化物半導体層を、アルカリ溶液であるレジスト現像液に浸すステップと、
を備えたことを特徴とする薄膜トランジスタの製造方法。 - 前記透明アモルファス酸化物半導体層を形成するステップは、
成膜条件の互いに異なる２つ以上の透明アモルファス酸化物半導体層を連続的に成膜して積層構造を形成するステップを含む
ことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。 - 前記透明アモルファス酸化物半導体層を形成するステップは、
少なくともＡｒおよびＯ２を含む混合ガスを用いて、スパッタリングにより透明アモルファス酸化物半導体層を成膜するステップであり、
前記積層構造の最下層の成膜時には、前記混合ガスの流量に対するＯ２の流量比を５％以下とし、
前記積層構造の最上層の成膜時には、前記混合ガスの流量に対するＯ２の流量比を２０％以上とする
ことを特徴とする請求項２に記載の薄膜トランジスタの製造方法。 - 前記プラズマを照射するステップは、
Ｏ２、Ｎ２、ＣＦ４、ＣＨＦ３、Ａｒのうち、少なくとも１つを含むガスを電離させたプラズマを照射する
ことを特徴とする請求項１から請求項３までの何れか１項に記載の薄膜トランジスタの製造方法。 - 請求項１から請求項４までの何れか１項に記載の薄膜トランジスタの製造方法を用いた表示装置用電極基板の製造方法であって、
透明な絶縁性の前記基板上に複数本の走査信号線を形成するステップと、
絶縁膜を介して前記複数本の走査信号線と交差するように複数本の表示信号線を形成するステップと、
前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続されるように複数の表示画素電極を形成するステップと、をさらに備え、
前記ゲート電極を形成するステップと、前記複数本の走査信号線を形成するステップとは、同一ステップであり、
前記ソース電極およびドレイン電極をそれぞれ形成するステップと、前記複数本の表示信号線を形成するステップとは、同一ステップである
ことを特徴とする表示装置用電極基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010262032A JP5687885B2 (ja) | 2010-11-25 | 2010-11-25 | 薄膜トランジスタおよび表示装置用電極基板の製造方法 |
| KR1020110112546A KR101888429B1 (ko) | 2010-11-25 | 2011-10-31 | 박막 트랜지스터와 표시장치용 전극기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010262032A JP5687885B2 (ja) | 2010-11-25 | 2010-11-25 | 薄膜トランジスタおよび表示装置用電極基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012114247A JP2012114247A (ja) | 2012-06-14 |
| JP5687885B2 true JP5687885B2 (ja) | 2015-03-25 |
Family
ID=46498135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010262032A Active JP5687885B2 (ja) | 2010-11-25 | 2010-11-25 | 薄膜トランジスタおよび表示装置用電極基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5687885B2 (ja) |
| KR (1) | KR101888429B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905585B2 (en) * | 2012-12-25 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising capacitor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1267965A (en) * | 1985-07-26 | 1990-04-17 | Wolodymyr Czubatyj | Double injection field effect transistors |
| JPH09307114A (ja) | 1996-05-17 | 1997-11-28 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及び液晶表示装置 |
| JP2005146400A (ja) * | 2003-11-19 | 2005-06-09 | Seiko Epson Corp | 電極形成方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 |
| JP2007109918A (ja) * | 2005-10-14 | 2007-04-26 | Toppan Printing Co Ltd | トランジスタおよびその製造方法 |
| JP5015470B2 (ja) | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| JP4404881B2 (ja) * | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP5354999B2 (ja) * | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
| JP5322530B2 (ja) | 2008-08-01 | 2013-10-23 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ |
| JP2010045263A (ja) * | 2008-08-15 | 2010-02-25 | Idemitsu Kosan Co Ltd | 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ |
| TWI529949B (zh) * | 2008-11-28 | 2016-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| CN101840936B (zh) * | 2009-02-13 | 2014-10-08 | 株式会社半导体能源研究所 | 包括晶体管的半导体装置及其制造方法 |
| TWI604594B (zh) * | 2009-08-07 | 2017-11-01 | 半導體能源研究所股份有限公司 | 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置 |
-
2010
- 2010-11-25 JP JP2010262032A patent/JP5687885B2/ja active Active
-
2011
- 2011-10-31 KR KR1020110112546A patent/KR101888429B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101888429B1 (ko) | 2018-08-16 |
| JP2012114247A (ja) | 2012-06-14 |
| KR20120056765A (ko) | 2012-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11257849B2 (en) | Display panel and method for fabricating the same | |
| US9520422B2 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
| KR102248645B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| US9543324B2 (en) | Array substrate, display device and manufacturing method of the array substrate | |
| KR102380647B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US10050151B2 (en) | Dual-gate TFT array substrate and manufacturing method thereof, and display device | |
| US20120223308A1 (en) | Thin-film transistor, process for production of same, and display device equipped with same | |
| US7598159B2 (en) | Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| US10332987B2 (en) | Thin film transistor, manufacturing method for array substrate, array substrate and display device | |
| US9972643B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| KR101908496B1 (ko) | 박막 트랜지스터와 표시장치용 전극기판 및 이들의 제조방법 | |
| US11239331B2 (en) | Thin film transistor substrate and method of fabricating same | |
| US20200295053A1 (en) | Thin-film transistor substrate and method for manufacturing same | |
| US20160260843A1 (en) | Array substrate and manufacturing method thereof, display device and thin film transistor | |
| JP5687885B2 (ja) | 薄膜トランジスタおよび表示装置用電極基板の製造方法 | |
| US9373589B2 (en) | Display substrate and manufacturing method thereof as well as display device | |
| JP6262477B2 (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| JP2015056566A (ja) | 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法 | |
| US10192902B2 (en) | LTPS array substrate | |
| TWI569456B (zh) | 薄膜電晶體及其製造方法 | |
| JP2020031107A (ja) | 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5687885 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |