次に、図面を参照して、本発明の第1乃至第8の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
Next, first to eighth embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
又、以下に示す第1乃至第8の実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
Further, the following first to eighth embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention include components, The shape, structure, arrangement, etc. are not specified below. The embodiment of the present invention can be variously modified within the scope of the claims.
(第1の実施形態)
本発明の第1の実施形態に係る半導体装置10は、図1に示すように、ユニポーラ動作する還流ダイオード100と、少なくともキャパシタ210及び抵抗220を有してスナバ機能を有するように構成され、還流ダイオード100と並列接続されて還流ダイオード100に隣接して配置された半導体スナバ回路200とを備える。
(First embodiment)
As shown in FIG. 1, the semiconductor device 10 according to the first embodiment of the present invention is configured to have a snubber function by including a freewheeling diode 100 that operates unipolar, at least a capacitor 210, and a resistor 220. A semiconductor snubber circuit 200 connected in parallel with the diode 100 and disposed adjacent to the freewheeling diode 100 is provided.
還流ダイオード100と半導体スナバ回路200は、アノード端子300とカソード端子400間に並列接続されている。即ち、還流ダイオード100のアノードとカソードが、それぞれアノード端子300とカソード端子400に接続されている。還流ダイオード100はユニポーラ動作と同等の動作をする還流ダイオードを含む。キャパシタ210と抵抗220は、少なくとも直列接続していれば複数の部分に分割されて形成されていても良いし、例えば交互に形成されていても良い。
The freewheeling diode 100 and the semiconductor snubber circuit 200 are connected in parallel between the anode terminal 300 and the cathode terminal 400. That is, the anode and cathode of the freewheeling diode 100 are connected to the anode terminal 300 and the cathode terminal 400, respectively. The free-wheeling diode 100 includes a free-wheeling diode that operates in the same manner as the unipolar operation. The capacitor 210 and the resistor 220 may be divided into a plurality of parts as long as they are at least connected in series, or may be formed alternately, for example.
以下では、半導体スナバ回路200が、キャパシタ210と抵抗220を直列接続したいわゆるRCスナバ回路とした場合について説明する。図1においては、半導体スナバ回路200の構成として、アノード端子300にキャパシタ210が接続し、カソード端子400に抵抗220が接続する場合を示している。しかし、図2に示すように、アノード端子300に抵抗220が接続し、カソード端子400にキャパシタ210が接続していてもよい。
Hereinafter, a case where the semiconductor snubber circuit 200 is a so-called RC snubber circuit in which a capacitor 210 and a resistor 220 are connected in series will be described. FIG. 1 shows a configuration of the semiconductor snubber circuit 200 in which a capacitor 210 is connected to the anode terminal 300 and a resistor 220 is connected to the cathode terminal 400. However, as shown in FIG. 2, the resistor 220 may be connected to the anode terminal 300 and the capacitor 210 may be connected to the cathode terminal 400.
第1の実施形態では、一例として、還流ダイオード100と半導体スナバ回路200を別の半導体チップとして形成した場合について説明する。また、第1の実施形態においては、半導体装置10を大電流用途に用いた場合について説明することとし、還流ダイオード100を構成するチップが複数ある場合について説明する。
In the first embodiment, as an example, a case where the freewheeling diode 100 and the semiconductor snubber circuit 200 are formed as separate semiconductor chips will be described. In the first embodiment, a case where the semiconductor device 10 is used for a large current application will be described, and a case where there are a plurality of chips constituting the freewheeling diode 100 will be described.
キャパシタ210はアノード端子300に接続され、抵抗220はカソード端子400に接続される。第1の実施形態では、半導体スナバ回路200が、例えばシリコンを半導体基体材料とし、且つ、アノード端子300に接続する電極とカソード端子400に接続する電極とが互いに対面するように形成された、いわゆる縦型の半導体チップである場合について説明する。
The capacitor 210 is connected to the anode terminal 300, and the resistor 220 is connected to the cathode terminal 400. In the first embodiment, the semiconductor snubber circuit 200 is formed of, for example, silicon as a semiconductor base material, and is formed so that an electrode connected to the anode terminal 300 and an electrode connected to the cathode terminal 400 face each other. The case of a vertical semiconductor chip will be described.
また、還流ダイオード100が、例えば炭化珪素を半導体基体材料としたショットキーバリアダイオードであるとする。このショットキーバリアダイオードについても、アノード端子300に接続する電極とカソード端子400に接続する電極とが互いに対面するように形成された、いわゆる縦型のショットキーバリアダイオードを一例として説明する。なお、例えば、PN接合ダイオードの構造であっても、導通時にP型領域から注入される過剰キャリアの主成分である少数キャリアのライフタイムを制御することにより、ユニポーラ動作と同等の動作を行うため、バイポーラ型ダイオードであっても、ユニポーラ動作と同等の特性を有するダイオードについても、本発明で説明されるユニポーラ動作するダイオードに含まれるものとする。
Further, it is assumed that the reflux diode 100 is a Schottky barrier diode using, for example, silicon carbide as a semiconductor substrate material. As for this Schottky barrier diode, a so-called vertical Schottky barrier diode formed so that an electrode connected to the anode terminal 300 and an electrode connected to the cathode terminal 400 face each other will be described as an example. For example, even in the structure of a PN junction diode, an operation equivalent to a unipolar operation is performed by controlling the lifetime of minority carriers that are the main components of excess carriers injected from the P-type region during conduction. Even a bipolar diode having a characteristic equivalent to that of a unipolar operation is also included in the unipolar operation diode described in the present invention.
図3は、図1で示した還流ダイオード100(例えば炭化珪素ショットキーバリアダイオード)と半導体スナバ回路200(例えばシリコン半導体RCスナバ回路)からなる半導体装置10の具体的な実装形態の例である。
FIG. 3 shows an example of a specific mounting form of the semiconductor device 10 including the freewheeling diode 100 (for example, silicon carbide Schottky barrier diode) and the semiconductor snubber circuit 200 (for example, silicon semiconductor RC snubber circuit) shown in FIG.
図3においては、半導体装置10が実装される半導体パッケージの一例として、絶縁基板500上に、例えば銅やアルミニウム等の金属材料からなるアノード側の金属膜310とカソード側の金属膜410が形成されたセラミック基板を配置した場合を示している。絶縁基板500は、例えばセラミック板等で形成された絶縁性を有し、且つ支持体としての機能を有する。
In FIG. 3, as an example of a semiconductor package on which the semiconductor device 10 is mounted, an anode-side metal film 310 and a cathode-side metal film 410 made of a metal material such as copper or aluminum are formed on an insulating substrate 500. A case where a ceramic substrate is disposed is shown. The insulating substrate 500 has an insulating property formed of, for example, a ceramic plate and functions as a support.
上記セラミック基板上に、還流ダイオード100の配置された2つの半導体チップ(図中、符号100で示す。)と半導体スナバ回路200の配置された半導体チップ(図中、符号200で示す。)が配置される。ここで、カソード端子400に接続する還流ダイオード100と半導体スナバ回路200のカソード端子は、例えば半田やろう材等の接合材料を介して金属膜410と電気的に接続するように配置される。そして、アノード端子300に接続する還流ダイオード100と半導体スナバ回路200のアノード端子は、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線320、330を介して、金属膜310に接続される。金属膜410はカソード端子400に接続し、金属膜310はアノード端子300に接続する。
On the ceramic substrate, two semiconductor chips (indicated by reference numeral 100 in the figure) on which the freewheeling diode 100 is arranged and a semiconductor chip in which the semiconductor snubber circuit 200 is arranged (indicated by reference numeral 200 in the figure) are arranged. Is done. Here, the free-wheeling diode 100 connected to the cathode terminal 400 and the cathode terminal of the semiconductor snubber circuit 200 are disposed so as to be electrically connected to the metal film 410 via a bonding material such as solder or brazing material. The free-wheeling diode 100 connected to the anode terminal 300 and the anode terminal of the semiconductor snubber circuit 200 are connected to the metal film 310 via metal wirings 320 and 330 such as aluminum wires and aluminum ribbons. The metal film 410 is connected to the cathode terminal 400, and the metal film 310 is connected to the anode terminal 300.
上記のように、図3に示した本発明の第1の実施形態に係る半導体装置10では、還流ダイオード100を複数備え、還流ダイオード100間にスナバ回路200の少なくとも一部が配置されている。
As described above, the semiconductor device 10 according to the first embodiment of the present invention illustrated in FIG. 3 includes a plurality of free-wheeling diodes 100, and at least a part of the snubber circuit 200 is disposed between the free-wheeling diodes 100.
図3に示した半導体パッケージは、放熱性を向上し安定的に性能を発揮するために、例えば図4に示すような実装構造体に組み込まれる。図3では、絶縁基板500より上側の構造について例示したが、図3のIV−IV方向に沿った断面図である図4は、実装構造の一例を示す。
The semiconductor package shown in FIG. 3 is incorporated, for example, in a mounting structure as shown in FIG. 4 in order to improve heat dissipation and stably exhibit performance. Although FIG. 3 illustrates the structure above the insulating substrate 500, FIG. 4 which is a cross-sectional view along the IV-IV direction in FIG. 3 illustrates an example of the mounting structure.
図4に示すように、絶縁基板500の裏面側には、例えばアノード側の金属膜310やカソード側の金属膜410と同様の金属膜からなる裏面金属膜1000が形成されている。裏面金属膜1000は、例えば半田やろう材等の接合材料を介して、例えば銅やアルミニウム等の金属材料からなるベースプレート1100上に形成されている。ベースプレート1100は半導体パッケージの支持構造体としての機能と熱伝導の機能を有するのが好ましい。更に、還流ダイオード100や半導体スナバ回路200で発生した熱を速やかに放熱できるように、ベースプレート1100は冷却構造体1200と接触している。なお、ベースプレート1100と冷却構造体1200は直接に接していても良いし、例えば、密着性を上げ、熱伝達をより高めるために、シリコングリース等の密着材料を介して接していても良い。冷却構造体1200によって放熱する方式は大まかに2つあり、空気の気流によって放熱する空冷式と、水や油等の液体の水流によって放熱する水冷式とがある。図4には、冷却構造体1200の所定部に水流路1300が形成された水冷式の冷却構造の例を示している。第1の実施形態における放熱方式は、水冷式の冷却構造に限定されることなく、空冷式の冷却構造であってもよいことはもちろんである。
As shown in FIG. 4, on the back surface side of the insulating substrate 500, for example, a back metal film 1000 made of the same metal film as the metal film 310 on the anode side and the metal film 410 on the cathode side is formed. The back surface metal film 1000 is formed on a base plate 1100 made of a metal material such as copper or aluminum via a bonding material such as solder or brazing material. The base plate 1100 preferably has a function as a semiconductor package support structure and a function of heat conduction. Furthermore, the base plate 1100 is in contact with the cooling structure 1200 so that the heat generated in the freewheeling diode 100 and the semiconductor snubber circuit 200 can be quickly dissipated. Note that the base plate 1100 and the cooling structure 1200 may be in direct contact with each other, or may be in contact with each other through an adhesive material such as silicon grease in order to increase adhesion and further enhance heat transfer. There are roughly two methods of dissipating heat by the cooling structure 1200, and there are an air-cooling method that dissipates heat by an air flow and a water-cooling method that dissipates heat by a liquid water flow such as water or oil. FIG. 4 shows an example of a water-cooling type cooling structure in which a water channel 1300 is formed in a predetermined part of the cooling structure 1200. Of course, the heat dissipation method in the first embodiment is not limited to the water cooling type cooling structure, but may be an air cooling type cooling structure.
図5及び図6に、還流ダイオード100及び半導体スナバ回路200をそれぞれ構成する半導体チップの断面構造図の一例を示す。
FIG. 5 and FIG. 6 show an example of a cross-sectional structure diagram of a semiconductor chip that constitutes the free wheel diode 100 and the semiconductor snubber circuit 200, respectively.
図5に示す還流ダイオード100は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域1上に、N-型のドリフト領域2が形成された基板材料で構成されている。基板領域1としては、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数十〜数百μm程度の一般的な低抵抗基板を用いることができる。なお、素子構造や所要の耐圧により、抵抗率や厚みが上記範囲外となってもよいが、一般に抵抗率及び厚みが小さいほうが導通時の損失を低減できるため、可能な限り抵抗率及び厚みが小さいことが好ましい。ドリフト領域2は、例えばN型の不純物密度が1015cm-3〜1018cm-3、厚みが0.1μm〜数十μmである。なお、ドリフト領域2に関しても、素子構造や所要の耐圧により、不純物密度や厚みが上記範囲外となってもよい。
The freewheeling diode 100 shown in FIG. 5 is made of, for example, a substrate material in which an N − type drift region 2 is formed on an N + type substrate region 1 of a silicon carbide polytype of 4H type. As the substrate region 1, for example, a general low-resistance substrate having a resistivity of several mΩcm to several tens of mΩcm and a thickness of several tens to several hundreds μm can be used. Note that the resistivity and thickness may be outside the above ranges depending on the element structure and required breakdown voltage, but generally the smaller the resistivity and thickness can reduce the loss during conduction, so the resistivity and thickness are as much as possible. Small is preferable. The drift region 2 has, for example, an N-type impurity density of 10 15 cm −3 to 10 18 cm −3 and a thickness of 0.1 μm to several tens of μm. For the drift region 2 as well, the impurity density and thickness may be outside the above ranges depending on the element structure and the required breakdown voltage.
第1の実施形態では、不純物密度が1016cm-3、厚みが5μmで耐圧が600Vクラスのドリフト領域2を採用した場合を説明する。ただし、耐圧は600Vクラスに限定されるものではない。図5では、基板が基板領域1とドリフト領域2の二層からなる場合を示したが、抵抗率の大きさが上記の一例にはよらない基板領域1のみで形成された基板を使用してもよいし、多層の基板を使用してもよい。なお、基板材料を炭化珪素材料で形成した場合を説明しているが、シリコン等の他の半導体材料で構成されていてもよい。
In the first embodiment, a case will be described in which the drift region 2 having an impurity density of 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class is employed. However, the withstand voltage is not limited to the 600V class. Although FIG. 5 shows the case where the substrate is composed of two layers of the substrate region 1 and the drift region 2, a substrate formed only by the substrate region 1 whose resistivity is not according to the above example is used. Alternatively, a multilayer substrate may be used. Note that although the case where the substrate material is formed of a silicon carbide material has been described, the substrate material may be formed of another semiconductor material such as silicon.
ドリフト領域2の基板領域1との接合面に対向する主面上に表面電極3が形成される。更に、表面電極3に対向し、基板領域1のドリフト領域2との接合面に対向する主面上に裏面電極4が形成されている。
Surface electrode 3 is formed on the main surface of drift region 2 that faces the bonding surface with substrate region 1. Further, a back electrode 4 is formed on the main surface facing the front electrode 3 and facing the bonding surface of the substrate region 1 with the drift region 2.
表面電極3は、ドリフト領域2との間にショットキー障壁を形成する金属材料を少なくとも含む単層若しくは多層の金属材料から構成される。ショットキー障壁を形成する金属材料は、例えば、チタン、ニッケル、モリブデン、金、白金等である。また、表面電極3はアノード端子300として外部電極と接続するため、表面電極3の最表面にアルミニウム、銅、金、ニッケル、銀等の金属材料を用いた多層構造としてもよい。
The surface electrode 3 is composed of a single-layer or multi-layer metal material including at least a metal material that forms a Schottky barrier with the drift region 2. Examples of the metal material that forms the Schottky barrier include titanium, nickel, molybdenum, gold, and platinum. Further, since the surface electrode 3 is connected to an external electrode as the anode terminal 300, a multilayer structure using a metal material such as aluminum, copper, gold, nickel, silver or the like on the outermost surface of the surface electrode 3 may be used.
一方、裏面電極4は基板領域1とオーミック接続する電極材料から構成されている。基板領域1とオーミック接続する電極材料の一例としてはニッケルシリサイドやチタン材料等が挙げられ、更に、裏面電極4はカソード端子400として外部電極と接続をするために、最表面にアルミニウム,銅,金,ニッケル,銀等の金属材料を用いて多層構造としてもよい。このように、図5に示す還流ダイオード100は、表面電極3がアノード端子、裏面電極4がカソード端子であるダイオードとして機能する。
On the other hand, the back electrode 4 is made of an electrode material that is in ohmic contact with the substrate region 1. Examples of the electrode material that is ohmic-connected to the substrate region 1 include nickel silicide and titanium material. Further, the back electrode 4 is connected to an external electrode as a cathode terminal 400, so that the outermost surface is made of aluminum, copper, or gold. Alternatively, a multilayer structure using a metal material such as nickel or silver may be used. 5 functions as a diode in which the front electrode 3 is an anode terminal and the back electrode 4 is a cathode terminal.
図6は、半導体スナバ回路200の断面構造図の一例である。図6において、例えばシリコンのN-型である基板領域11上に、例えばシリコン酸化膜等の誘電材料からなる誘電領域12が形成されている。図6に示した構造において、基板領域11は抵抗220として機能し、誘電領域12はキャパシタ210として機能する。基板領域11について、必要な抵抗値の大きさに応じて、基板の抵抗率や厚みを決定することができる。例えば、抵抗率が数mΩcmから数百Ωcm、厚さが数十μm〜数百μm程度の基板を用いる。第1の実施形態においては、少なくとも還流ダイオード100に含まれる抵抗値よりも大きくなるように、例えば、抵抗率が100Ωcmで厚さが300μmの基板領域11を用いた場合で説明する。なお、第1の実施形態においては、基板領域11が単一の抵抗率を有するように形成された場合を例示しているが、基板領域11が異なる抵抗率をそれぞれ有する複数の部分から構成されていてもよい。また、第1の実施形態においては、基板領域11の導電型をN型としているがP型でもよい。
FIG. 6 is an example of a cross-sectional structure diagram of the semiconductor snubber circuit 200. In FIG. 6, a dielectric region 12 made of a dielectric material such as a silicon oxide film is formed on a substrate region 11 of, eg, silicon N − type. In the structure shown in FIG. 6, the substrate region 11 functions as a resistor 220, and the dielectric region 12 functions as a capacitor 210. For the substrate region 11, the resistivity and thickness of the substrate can be determined according to the required resistance value. For example, a substrate having a resistivity of several mΩcm to several hundred Ωcm and a thickness of about several tens to several hundreds of μm is used. In the first embodiment, a case will be described where, for example, the substrate region 11 having a resistivity of 100 Ωcm and a thickness of 300 μm is used so as to be at least larger than the resistance value included in the freewheeling diode 100. In the first embodiment, the case where the substrate region 11 is formed so as to have a single resistivity is illustrated, but the substrate region 11 includes a plurality of portions each having different resistivity. It may be. Further, in the first embodiment, the conductivity type of the substrate region 11 is N type, but it may be P type.
誘電領域12については、必要な耐圧並びに必要なキャパシタ容量の大きさに応じて、厚みや面積が決定される。耐圧については、誘電領域12の破壊防止のため、還流ダイオード100よりも高いことが好ましい。また、キャパシタ210の静電容量については、還流ダイオード100が遮断状態時(高電圧印加時)に生じる空乏層による容量に対して、100分の1程度〜100倍ぐらいの範囲で選ぶことができる。十分なスナバ機能を発揮し、且つ損失の増加を極力抑えるために必要なチップ面積を考慮すると、後述する計算結果が示すように、概ね10分の1程度〜10倍程度の範囲が好ましい。
The thickness and area of the dielectric region 12 are determined according to the required breakdown voltage and the required capacitor capacity. The breakdown voltage is preferably higher than that of the freewheeling diode 100 in order to prevent the dielectric region 12 from being broken. The capacitance of the capacitor 210 can be selected in a range of about 1/100 to about 100 times the capacitance due to the depletion layer that occurs when the free-wheeling diode 100 is cut off (when a high voltage is applied). . In consideration of a chip area necessary for exhibiting a sufficient snubber function and suppressing an increase in loss as much as possible, a range of about 1/10 to about 10 times is preferable as shown in the calculation results described later.
第1の実施形態においては、還流ダイオード100よりも耐圧が高くなるように誘電領域12の厚みは1μmとし、キャパシタ210の静電容量が還流ダイオード100の遮断状態時に形成される空乏層容量と同程度である場合について説明する。なお、誘電領域12は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、かつキャパシタ210として機能する誘電材料であればどのような材料でもよいが、絶縁破壊電界と比誘電率との積の値がシリコン酸化膜の値よりも大きい材料であれば、更によい。
In the first embodiment, the thickness of the dielectric region 12 is 1 μm so that the breakdown voltage is higher than that of the freewheeling diode 100, and the capacitance of the capacitor 210 is the same as the depletion layer capacitance formed when the freewheeling diode 100 is cut off. The case where it is about will be described. The dielectric region 12 may be any material other than a silicon oxide film as long as it has a predetermined withstand voltage and functions as the capacitor 210. However, the dielectric region 12 has a dielectric breakdown electric field and a relative dielectric constant. A material having a product value larger than that of the silicon oxide film is even better.
このような材料を用いた場合には、誘電領域12の絶縁耐圧を維持しつつ、少ない面積で必要な静電容量を得ることができる。例えば、一般的なシリコン酸化膜の物性値として絶縁破壊電界を1×109V/mとし、比誘電率を3.9とした場合、シリコン酸化膜の厚みが1μmの場合に1cm2当たりの静電容量は約3.4nF程度である。これに対して、シリコン酸化膜の代わりに窒化シリコン(Si3N4)膜を誘電領域12に用いた場合、絶縁破壊電界を1×109V/mとし、比誘電率を7.5とすると、厚みが1μmでシリコン酸化膜と同等の耐圧を確保することができる。このとき、Si3N4膜を用いた場合の1cm2当たりの静電容量は6.6nF程度になる。
When such a material is used, a necessary capacitance can be obtained with a small area while maintaining the withstand voltage of the dielectric region 12. For example, when the dielectric breakdown electric field is 1 × 10 9 V / m and the relative dielectric constant is 3.9 as a physical property value of a general silicon oxide film, when the thickness of the silicon oxide film is 1 μm, per 1 cm 2 The capacitance is about 3.4 nF. On the other hand, when a silicon nitride (Si 3 N 4 ) film is used for the dielectric region 12 instead of the silicon oxide film, the dielectric breakdown electric field is 1 × 10 9 V / m and the relative dielectric constant is 7.5. Then, with a thickness of 1 μm, a breakdown voltage equivalent to that of the silicon oxide film can be ensured. At this time, the capacitance per 1 cm 2 when using the Si 3 N 4 film is about 6.6 nF.
上記のように、Si3N4膜を用いた場合には、シリコン酸化膜を用いた場合に比べて静電容量を約2倍程度大きくでき、誘電領域12の絶縁耐圧を維持しつつ、より大きな静電容量を得ることができる。したがって面積効率が向上し、ウェハコストを低減することができる。この効果は誘電材料の絶縁破壊電界と比誘電率との積で比較することができ、シリコン酸化膜の値はSi3N4膜の値の約2倍程度である。更に、誘電領域の材料がBaTiO3のような強誘電体であれば、この値がシリコン酸化膜の約13倍となり、より少ない面積にすることができる。他にも強誘電体膜としては、Pb(Zr,Ti)O3やSrBi2Ta2O9やTi4Ti3O12があるが、絶縁破壊電界と比誘電率の積がシリコン酸化膜の値よりも大きければ、いずれを誘電領域12の材料としてもよい。また、誘電領域12は単一の誘電材料とは限らず複数の誘電材料を積層したものを用いてもよい。例えば図7に示すような、Si3N4膜をシリコン酸化膜で挟んだONO構造では、Si3N4膜でのリーク電流をシリコン酸化膜により最小限にすることができる。
As described above, when the Si 3 N 4 film is used, the capacitance can be increased by about twice as compared with the case where the silicon oxide film is used, and the dielectric breakdown voltage of the dielectric region 12 is maintained while being increased. A large capacitance can be obtained. Accordingly, the area efficiency is improved and the wafer cost can be reduced. This effect can be compared by the product of the dielectric breakdown electric field and the dielectric constant of the dielectric material. The value of the silicon oxide film is about twice the value of the Si 3 N 4 film. Further, if the material of the dielectric region is a ferroelectric such as BaTiO 3 , this value is about 13 times that of the silicon oxide film, and the area can be reduced. Other ferroelectric films include Pb (Zr, Ti) O 3 , SrBi 2 Ta 2 O 9 and Ti 4 Ti 3 O 12, but the product of the dielectric breakdown electric field and the relative dielectric constant is that of the silicon oxide film. Any material may be used for the dielectric region 12 as long as it is larger than the value. In addition, the dielectric region 12 is not limited to a single dielectric material, and a laminate of a plurality of dielectric materials may be used. For example, as shown in FIG. 7, the ONO structure sandwiching the Si 3 N 4 film with a silicon oxide film, a leakage current in the Si 3 N 4 film can be minimized with a silicon oxide film.
第1の実施形態においては、後述するように、還流ダイオード100として例えばショットキーバリアダイオードを用いた場合に、ユニポーラ動作によって本質的に発生する電流・電圧の振動現象に対して、静電容量が小さく小サイズのキャパシタ210と抵抗220を有する半導体スナバ回路200を並列接続することで、容易且つ効果的に振動現象を抑制できる。即ち、バイポーラ動作するダイオードの振動低減用にスナバ回路として従来から用いられている、メイン電流が流れる経路にフィルムコンデンサやメタルクラッド抵抗等の外付けのディスクリート部品を配線する手法を用いる必要がない。
In the first embodiment, as will be described later, when, for example, a Schottky barrier diode is used as the freewheeling diode 100, the capacitance is reduced against the current / voltage oscillation phenomenon that is essentially generated by the unipolar operation. By connecting the semiconductor snubber circuit 200 having the small and small size capacitor 210 and the resistor 220 in parallel, the vibration phenomenon can be suppressed easily and effectively. That is, there is no need to use a technique of wiring an external discrete component such as a film capacitor or a metal clad resistor, which is conventionally used as a snubber circuit for reducing the vibration of a diode operating in bipolar operation, in a path through which a main current flows.
また、効果的にスナバ機能を発揮する設計式として、C=1/(2πfR)の関係式が一般的に知られている。ここで、キャパシタ210の静電容量値をC、抵抗220の抵抗値をR、振動現象の周波数をfである。第1の実施形態においては、上記の設計式を満たすように、静電容量の小さい半導体スナバ回路200を用いてキャパシタ210と抵抗220を容易に設定することができる。
Further, a relational expression of C = 1 / (2πfR) is generally known as a design expression that effectively exhibits the snubber function. Here, the capacitance value of the capacitor 210 is C, the resistance value of the resistor 220 is R, and the frequency of the vibration phenomenon is f. In the first embodiment, the capacitor 210 and the resistor 220 can be easily set using the semiconductor snubber circuit 200 having a small capacitance so as to satisfy the above design formula.
更に、誘電領域12上に表面電極13が形成され、表面電極13に対向して、基板領域11上に裏面電極14が形成されている。表面電極13は、アノード端子として外部電極と接続するため例えば金属材料で形成されており、最表面にアルミニウム、銅、金、ニッケル、銀等の金属材料を用いた単層構造若しくは多層構造である。同様に、裏面電極14についても、カソード端子として外部電極と接続するため例えば金属材料で形成されており、最表面にアルミニウム、銅、金、ニッケル、銀等の金属材料を用いた単層構造若しくは多層構造である。このように、図6に示す半導体スナバ回路200は、表面電極13が図5に示す還流ダイオード100のアノード端子に接続し、裏面電極14が図5に示す還流ダイオード100のカソード端子に接続する、半導体RCスナバ回路として機能する。
Furthermore, a surface electrode 13 is formed on the dielectric region 12, and a back electrode 14 is formed on the substrate region 11 so as to face the surface electrode 13. The surface electrode 13 is formed of, for example, a metal material so as to connect to an external electrode as an anode terminal, and has a single layer structure or a multilayer structure using a metal material such as aluminum, copper, gold, nickel, or silver on the outermost surface. . Similarly, the back electrode 14 is also formed of, for example, a metal material so as to be connected to an external electrode as a cathode terminal, and a single layer structure using a metal material such as aluminum, copper, gold, nickel, silver or the like on the outermost surface. It has a multilayer structure. Thus, in the semiconductor snubber circuit 200 shown in FIG. 6, the front electrode 13 is connected to the anode terminal of the freewheeling diode 100 shown in FIG. 5, and the back electrode 14 is connected to the cathode terminal of the freewheeling diode 100 shown in FIG. It functions as a semiconductor RC snubber circuit.
次に、第1の実施形態の動作について説明する。
Next, the operation of the first embodiment will be described.
本発明の第1の実施形態に係る半導体装置10は、例えば図8及び図9に示す電力エネルギーの変換手段の1つとして一般的に使用されるコンバータ(図8)やインバータ(図9)等の電力変換装置において、例えば400Vの電源電圧(+V)に対して逆バイアス接続になるように接続され、電流を還流する受動素子として使用される。図8及び図9において受動素子として機能する半導体装置10について、電力変換装置に要求される電力容量若しくは電流容量に応じて、チップサイズやチップ数を決めることができ、これにより高性能・小サイズ・低コストを兼ね備えた電力変換装置を実現するのが好ましい。
The semiconductor device 10 according to the first embodiment of the present invention includes, for example, a converter (FIG. 8), an inverter (FIG. 9), and the like that are generally used as one of power energy conversion means shown in FIGS. For example, the power converter is connected to a power supply voltage (+ V) of 400 V so as to be reverse-biased and used as a passive element for circulating current. 8 and 9, the chip size and the number of chips can be determined according to the power capacity or current capacity required for the power converter for the semiconductor device 10 functioning as a passive element. It is preferable to realize a power conversion device that combines low cost.
半導体装置10の動作モードは、MOSFETやIGBT等のスイッチング素子Sのスイッチング動作に連動して、電流を遮断する遮断状態から電流を還流する導通状態へ、そして導通状態から遮断状態へと動作する。電力変換装置においては、スイッチング素子Sと同様に、電流を還流する受動素子に対しても低損失でかつ誤動作等が起こりにくい安定動作が求められる。図8のコンバータ回路を一例として動作を説明する。なお、図8中のスイッチング素子Sは例えばIGBTで構成されている。以下では、高い電流容量を必要とされるため、還流ダイオード100を構成するチップが図3に示したように2チップである場合について説明する。
The operation mode of the semiconductor device 10 operates in conjunction with the switching operation of the switching element S such as a MOSFET or IGBT from a cut-off state in which current is cut off to a conductive state in which current is circulated, and from a conductive state to a cut-off state. In the power conversion device, as with the switching element S, a stable operation that requires low loss and is unlikely to malfunction is required for a passive element that circulates current. The operation will be described taking the converter circuit of FIG. 8 as an example. Note that the switching element S in FIG. 8 is formed of, for example, an IGBT. In the following, since a high current capacity is required, a case where the chips constituting the freewheeling diode 100 are two chips as shown in FIG. 3 will be described.
スイッチング素子Sがオンし、スイッチング素子Sに電流が流れている状態においては、受動素子である半導体装置10は逆バイアス状態となり遮断状態になる。図5に示した還流ダイオード100(ここでは、ショットキーバリアダイオード)では、アノード端子300とカソード端子400間に逆バイアス電圧が印加されるため、ドリフト領域2中に表面電極3とのショットキー接合部から伸びた空乏層が生じて、遮断状態が維持される。また、図6に示した半導体スナバ回路200においては、キャパシタ210として機能する誘電領域12が高電圧により充電された状態になっており、遮断状態を維持する。このように、遮断状態においては、半導体装置10がショットキーバリアダイオードのみで構成されている場合と同様に機能する。
In a state where the switching element S is turned on and a current flows through the switching element S, the semiconductor device 10 which is a passive element is in a reverse bias state and is in a cut-off state. In the freewheeling diode 100 shown in FIG. 5 (here, a Schottky barrier diode), since a reverse bias voltage is applied between the anode terminal 300 and the cathode terminal 400, the Schottky junction with the surface electrode 3 in the drift region 2. A depletion layer extending from the portion is generated, and the cutoff state is maintained. In the semiconductor snubber circuit 200 shown in FIG. 6, the dielectric region 12 functioning as the capacitor 210 is charged with a high voltage, and the cut-off state is maintained. As described above, in the cut-off state, the semiconductor device 10 functions in the same manner as in the case where the semiconductor device 10 is configured by only the Schottky barrier diode.
次に、スイッチング素子Sがオフすると、スイッチング素子Sがオフ状態に移行するのに連動して、半導体装置10は順バイアス状態となって導通状態に移行する。図5に示した還流ダイオード100のドリフト領域2中に広がっていた空乏層が後退し、表面電極3とドリフト領域2との間に形成されているショットキー接合部にショットキー障壁高さに応じた順バイアス電圧が印加されると、還流ダイオード100は導通状態となる。このとき、還流ダイオード100に流れる電流は、裏面電極4側からドリフト領域2中に供給される電子による電子電流のみでほぼ構成されており、ユニポーラ動作をする。また、図6に示した半導体スナバ回路200においても、還流ダイオード100と同様に、高電圧の逆バイアス状態から低電圧の順バイアス状態に移行するため、誘電領域12に充電されていた電荷が放電され、過渡電流が流れる。
Next, when the switching element S is turned off, the semiconductor device 10 enters a forward bias state and shifts to a conductive state in conjunction with the switching element S shifting to the off state. The depletion layer extending in the drift region 2 of the free-wheeling diode 100 shown in FIG. 5 recedes, and the Schottky junction formed between the surface electrode 3 and the drift region 2 corresponds to the Schottky barrier height. When the forward bias voltage is applied, the freewheeling diode 100 becomes conductive. At this time, the current flowing through the freewheeling diode 100 is substantially constituted only by the electron current from the electrons supplied from the back electrode 4 side into the drift region 2 and performs a unipolar operation. Also in the semiconductor snubber circuit 200 shown in FIG. 6, similarly to the freewheeling diode 100, the charge charged in the dielectric region 12 is discharged because the high voltage reverse bias state shifts to the low voltage forward bias state. And a transient current flows.
しかしながら、第1の実施形態に係る半導体装置10では、誘電領域12のキャパシタ容量が、還流ダイオード100の遮断時に形成される空乏容量と同程度であって非常に小さい。このため、放電によって流れる過渡電流の大きさは、並列する還流ダイオード100に流れる順バイアス電流に比べて非常に小さく、動作にはほとんど影響しない。そして、半導体スナバ回路200は、バイアス電圧の変化に伴う過渡電流が流れた後は、順バイアス状態となり定常状態に移行するため遮断状態となり、還流ダイオード100のみが導通状態となる。還流ダイオード100が炭化珪素材料の半導体基体からなるショットキーバリアダイオードで構成されている場合、一般的なシリコン材料からなるPN接合ダイオードに比べて、ドリフト領域2の抵抗をより低く形成することができ、導通損失を低減できる。
However, in the semiconductor device 10 according to the first embodiment, the capacitor capacity of the dielectric region 12 is substantially the same as the depletion capacity formed when the free-wheeling diode 100 is cut off. For this reason, the magnitude of the transient current that flows due to the discharge is much smaller than the forward bias current that flows through the parallel free-wheeling diodes 100 and has little effect on the operation. The semiconductor snubber circuit 200 becomes a forward bias state after the transient current accompanying the change of the bias voltage flows, and enters a steady state, so that the semiconductor snubber circuit 200 is cut off and only the freewheeling diode 100 is turned on. When the freewheeling diode 100 is formed of a Schottky barrier diode made of a silicon carbide material semiconductor substrate, the resistance of the drift region 2 can be made lower than that of a general PN junction diode made of silicon material. , Conduction loss can be reduced.
しかし、この導通時に、還流ダイオード100は電流の大きさに応じて定常導通損失が発生する。この定常導通損失は熱として発生し、その熱は、半導体チップそのもの、もしくは半導体パッケージ全体、更には電力変換装置全体の性能低下につながる。それは、熱の上昇に伴う性能劣化であったり、耐熱温度を超えることによる破壊であったりする。このため、半導体素子から発生した熱を速やかに放熱するための冷却装置が用いられる。
However, during this conduction, the free-wheeling diode 100 generates a steady conduction loss according to the magnitude of the current. This steady conduction loss is generated as heat, and this heat leads to performance degradation of the semiconductor chip itself, the entire semiconductor package, and further the entire power converter. It may be performance degradation due to heat rise or destruction due to exceeding the heat resistance temperature. For this reason, a cooling device for quickly radiating the heat generated from the semiconductor element is used.
図4に例示した実装構造においては、還流ダイオード100で発生した熱は、カソード側の金属膜410、絶縁基板500、裏面金属膜1000、ベースプレート1100、冷却構造体1200を介して、放熱部である水流路1300の流体に放熱される。この放熱部にあたる水流路1300までの放熱性が良いほど、還流ダイオード100の損失の増加に伴う還流ダイオード100の温度の上昇が抑えられる。つまり、還流ダイオード100の最大温度を所定の温度に制限した場合、放熱性が良いほど、還流ダイオード100の損失を許容でき、即ち、より大きな電流密度で電流を流すことができる。このことから、放熱性が高いほど、還流ダイオード100の最大使用電流の制限を大きくすることができる。
In the mounting structure illustrated in FIG. 4, the heat generated by the freewheeling diode 100 is a heat radiating portion through the metal film 410 on the cathode side, the insulating substrate 500, the back surface metal film 1000, the base plate 1100, and the cooling structure 1200. Heat is radiated to the fluid in the water channel 1300. The better the heat dissipation to the water flow path 1300 corresponding to the heat radiating portion, the lower the temperature of the reflux diode 100 associated with the increase in the loss of the reflux diode 100. That is, when the maximum temperature of the freewheeling diode 100 is limited to a predetermined temperature, the better the heat dissipation, the more the loss of the freewheeling diode 100 can be allowed, that is, the current can flow with a larger current density. Thus, the higher the heat dissipation, the greater the limit on the maximum usable current of the freewheeling diode 100.
ここで、還流ダイオード100の配置された半導体チップから、冷却構造体1200の放熱部である水流路1300までの距離を放熱距離tとし、還流ダイオード100の配置された半導体チップ同士の間隔をチップ間距離dとする。放熱距離tは小さいほど放熱性能が高まり、また放熱距離tの間に配置される構造材料の熱抵抗特性が小さいほど放熱性能が高まる。一方、半導体チップから発生する熱が互いに干渉しなくなる距離までは、チップ間距離dが大きいほど放熱性が高まる。しかし、チップ間距離dが大きいほど実装面積が増えてしまうので、小型化・低コスト化の面では不利になる。一般に、所定の熱源からの熱の拡散は45度の角度で広がると近似することができるため、概ね放熱距離tに対してチップ間距離dが約2倍以上となれば、各熱源間の熱の干渉が起こりにくい。
Here, the distance from the semiconductor chip in which the reflux diode 100 is disposed to the water flow path 1300 that is the heat radiating portion of the cooling structure 1200 is defined as a heat radiation distance t, and the distance between the semiconductor chips in which the reflux diode 100 is disposed is between the chips. Let the distance be d. The smaller the heat radiation distance t, the higher the heat radiation performance, and the smaller the heat resistance characteristic of the structural material arranged between the heat radiation distance t, the higher the heat radiation performance. On the other hand, up to the distance at which the heat generated from the semiconductor chips does not interfere with each other, the greater the inter-chip distance d, the higher the heat dissipation. However, as the inter-chip distance d increases, the mounting area increases, which is disadvantageous in terms of downsizing and cost reduction. In general, it can be approximated that the diffusion of heat from a predetermined heat source spreads at an angle of 45 degrees. Therefore, when the inter-chip distance d is approximately twice or more than the heat radiation distance t, the heat between the heat sources is increased. Interference is unlikely to occur.
第1の実施形態においては、実装面積を無駄に増やさずに、還流ダイオード100の配置された半導体チップ(還流ダイオードチップ)を複数有する半導体装置10の放熱性を向上するチップ実装配置を実現している。上述したように、還流ダイオードチップは、ターンオン時及び定常導通時に相応の損失が生じ発熱する。一方、半導体スナバ回路200は、還流ダイオード100に比べてターンオン時の過渡動作時の損失が小さく、且つ定常導通時にはほとんど損失がないことから、ほとんど発熱しない。
In the first embodiment, a chip mounting arrangement that improves the heat dissipation of the semiconductor device 10 having a plurality of semiconductor chips (freewheeling diode chips) on which the free-wheeling diodes 100 are arranged is realized without unnecessarily increasing the mounting area. Yes. As described above, the freewheeling diode chip generates heat due to a corresponding loss at the time of turn-on and steady conduction. On the other hand, the semiconductor snubber circuit 200 generates little heat at the time of turn-on transient operation compared to the freewheeling diode 100 and has almost no loss during steady-state conduction.
図3及び図4に示すように、2つの還流ダイオードチップの間に半導体スナバ回路200の配置された半導体チップ(スナバチップ)が実装されている。このため、還流ダイオードチップ間の距離を製造バラつきに対応する余裕代のみとした場合、即ち最も高密度な実装の場合にも、熱源となる還流ダイオードチップ同士は、少なくともスナバチップの幅以上に離して実装される。
As shown in FIGS. 3 and 4, a semiconductor chip (snubber chip) in which a semiconductor snubber circuit 200 is arranged is mounted between two free-wheeling diode chips. For this reason, even when the distance between the free-wheeling diode chips is limited to allowance for manufacturing variations, that is, even in the case of the highest density mounting, the free-wheeling diode chips as heat sources should be separated by at least the width of the snubber chip. Implemented.
このため、例えば、スナバチップを還流ダイオードチップ間に実装せずに、どちらかのみに隣接するように実装した場合に比べて、還流ダイオードチップの放熱性を向上することができる。更に、図4に示すように、放熱距離tに対してチップ間距離dの大きさが2倍以上とすれば、熱源である還流ダイオードチップ間の熱の干渉が起こりにくいため、より放熱性能が高まる。このことにより、最小限度の実装面積で高い冷却効率を得ることができる。
For this reason, for example, the heat dissipation of the freewheeling diode chip can be improved as compared with the case where the snubber chip is not mounted between the freewheeling diode chips and is mounted so as to be adjacent to only one of them. Furthermore, as shown in FIG. 4, if the inter-chip distance d is greater than or equal to twice the heat dissipation distance t, heat interference between the free-wheeling diode chips that are heat sources is less likely to occur. Rise. As a result, high cooling efficiency can be obtained with a minimum mounting area.
このように、第1の実施形態における還流ダイオード100及び半導体スナバ回路200の動作メカニズムにあった実装配置とすることで、本発明の第1の実施形態に係る半導体装置10の性能を更に向上させることができる。
As described above, the mounting arrangement suitable for the operation mechanism of the freewheeling diode 100 and the semiconductor snubber circuit 200 in the first embodiment further improves the performance of the semiconductor device 10 according to the first embodiment of the present invention. be able to.
スイッチング素子Sがターンオンし、スイッチング素子Sがオン状態に移行するのに連動して、半導体装置10は逆バイアス状態となり遮断状態に移行する。還流ダイオード100である図5に示すショットキーバリアダイオードでは、裏面電極4側からドリフト領域2中に供給されていた電子電流が順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がショットキー接合部のショットキー障壁高さに応じた電圧以下になり、更には、ショットキー接合部に逆バイアス電圧が印加されはじめると、ドリフト領域2中に表面電極3とのショットキー接合部から伸びた空乏層が広がり、還流ダイオード100は遮断状態に移行する。
As the switching element S turns on and the switching element S shifts to the on state, the semiconductor device 10 enters the reverse bias state and shifts to the cutoff state. In the Schottky barrier diode shown in FIG. 5 that is the freewheeling diode 100, the electron current supplied from the back electrode 4 side into the drift region 2 decreases as the forward bias voltage decreases. When the forward bias voltage becomes equal to or lower than the voltage corresponding to the Schottky barrier height of the Schottky junction, and when the reverse bias voltage starts to be applied to the Schottky junction, The depletion layer extending from the Schottky junction spreads and the free-wheeling diode 100 shifts to a cut-off state.
この導通状態から遮断状態に移行する際に、還流ダイオード100の素子内部に蓄積されていた過剰キャリアが消滅する過程で過渡的に発生する電流が逆回復電流である。この逆回復電流は、半導体装置10及びスイッチング素子Sに過渡電流として流れ、それぞれの素子において損失(ここでは逆回復損失と呼ぶ)が発生する。このことから、還流ダイオード100で発生する逆回復電流は極力小さいほうがよい。
A reverse recovery current is a current that is transiently generated in the process in which excess carriers accumulated in the element of the free-wheeling diode 100 disappear when shifting from the conductive state to the cut-off state. This reverse recovery current flows as a transient current in the semiconductor device 10 and the switching element S, and a loss (herein called reverse recovery loss) occurs in each element. For this reason, the reverse recovery current generated in the freewheeling diode 100 should be as small as possible.
炭化珪素からなる半導体材料で形成したユニポーラ動作するショットキーバリアダイオードで還流ダイオード100を形成した場合、一般的なシリコンで形成されたPN接合ダイオードに比べるとこの逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。この逆回復損失の違いは、以下のようにショットキーバリアダイオードとPN接合ダイオードとの遮断・導通のメカニズムの違いで説明することができる。
When the freewheeling diode 100 is formed by a unipolar Schottky barrier diode formed of a semiconductor material made of silicon carbide, the reverse recovery current is much smaller than that of a general PN junction diode formed of silicon. That is, reverse recovery loss can be greatly reduced. This difference in reverse recovery loss can be explained by the difference in the cutoff / conduction mechanism between the Schottky barrier diode and the PN junction diode as follows.
一般的なシリコンで形成されたPN接合ダイオードでは、順バイアス導通時に少数キャリア注入によるドリフト領域の伝導度変調効果がある。このため、導通損失を極力低減しつつ耐圧を確保するために、ドリフト領域の厚みを小さく、且つ、不純物濃度を低く形成するのが一般的である。そして、例えば耐圧が600VクラスのPN接合ダイオードを実現しようとすると、低不純物濃度の実現性の制限から、例えばドリフト領域の不純物密度を1014cm-3程度とした場合、厚みが50μm程度で比較的ドリフト領域の厚い基板を使用する必要がある。導通時には、バイポーラ動作の伝導度変調効果によって、流れる電流の大きさに応じて少数キャリアと多数キャリアがほぼ同等の濃度になるようにドリフト領域に注入されるため、低抵抗を得ることができる。例えば数百A/cm2程度の順バイアス電流が流れた場合、多数キャリア(電子)及び少数キャリア(ホール)の濃度が共に1017cm-3台になる程度までキャリアが注入され、それらが過剰キャリアとなって動作する。
A PN junction diode formed of general silicon has a drift region conductivity modulation effect by minority carrier injection during forward bias conduction. For this reason, in order to ensure a breakdown voltage while reducing conduction loss as much as possible, it is common to form the drift region with a small thickness and a low impurity concentration. For example, when trying to realize a PN junction diode with a breakdown voltage of 600 V class, for example, when the impurity density in the drift region is set to about 10 14 cm −3 due to the limitation of feasibility of low impurity concentration, the thickness is compared with about 50 μm. It is necessary to use a substrate having a thick drift region. When conducting, due to the conductivity modulation effect of bipolar operation, minority carriers and majority carriers are injected into the drift region in accordance with the magnitude of the flowing current, so that a low resistance can be obtained. For example, when a forward bias current of about several hundred A / cm 2 flows, carriers are injected to the extent that the concentration of majority carriers (electrons) and minority carriers (holes) are both 10 17 cm −3 , and they are excessive. Operates as a carrier.
一方、ショットキーバリアダイオードでは、導通時に流れる電流が多数キャリアである電子のみで構成される。このため、遮断状態に移行する際に発生する過剰なキャリアの量自体が、ほぼ還流ダイオード100に空乏層が形成される際に空乏層中から排出されるキャリアの量のみしか発生しない。つまり、例えば耐圧を600Vクラスとして不純物密度が1016cm-3、厚みが5μmのドリフト領域2が全域空乏化した場合にも、上記PN接合ダイオードと単純に比較して、キャリア密度は10分の1、キャリアの分布しているドリフト領域の厚みは10分の1となり、トータルで100分の1程度の過剰キャリアしか発生しない。
On the other hand, in a Schottky barrier diode, the current that flows during conduction is composed only of electrons that are majority carriers. For this reason, the amount of excess carriers generated when shifting to the cut-off state is generated only by the amount of carriers discharged from the depletion layer when the depletion layer is formed in the freewheeling diode 100. That is, for example, even when the drift region 2 having a breakdown voltage of 600 V class, an impurity density of 10 16 cm −3 , and a thickness of 5 μm is depleted, the carrier density is 10 minutes compared to the PN junction diode. 1. The thickness of the drift region in which carriers are distributed is 1/10, and only about 1/100 excess carriers are generated in total.
以上のように、還流ダイオード100をユニポーラ動作する素子で形成することにより、逆回復電流を大幅に低減し、その結果、逆回復損失を大幅に低減できる。このように、逆回復損失低減の効果は、受動素子がショットキーバリアダイオードのみで構成されている場合と同様の効果を奏する。
As described above, when the freewheeling diode 100 is formed of an element that performs a unipolar operation, the reverse recovery current can be greatly reduced, and as a result, the reverse recovery loss can be greatly reduced. As described above, the effect of reducing the reverse recovery loss is the same as that in the case where the passive element is composed only of the Schottky barrier diode.
更に、第1の実施形態に係る半導体装置10は、受動素子がショットキーバリアダイオードのみで構成されている場合には本質的に解決できなかった、受動素子がユニポーラ動作する場合に生じる逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。
Furthermore, the semiconductor device 10 according to the first embodiment has a reverse recovery operation that occurs when the passive element performs a unipolar operation, which cannot be essentially solved when the passive element is composed of only a Schottky barrier diode. It has a function to suppress current / voltage oscillation phenomenon.
この振動現象は、還流ダイオードが組み込まれたインバータ等の電力変換装置の回路中に生じる寄生インダクタンスLsと、逆回復動作時に還流ダイオードに生じる逆回復電流Irの遮断速度(dIr/dt)との相互作用によってサージ電圧が生じ、このサージ電圧の発生を起点として生じることが一般的に知られている。この電流・電圧の振動現象は、サージ電圧による素子の破壊、振動動作中の損失の増大、周辺の回路の誤動作等を引き起こす。つまり、安定動作の阻害要因となるため、電流・電圧の振動現象を低減することが求められる。振動現象を低減するためには、逆回復動作時の電流の遮断速度(dIr/dt)を緩和することと、更には振動している電流をいち早く減衰し振動を収束させる機構が必要となる。
This oscillation phenomenon is caused by the mutual relationship between the parasitic inductance Ls generated in the circuit of the power converter such as an inverter incorporating the freewheeling diode and the cutoff speed (dIr / dt) of the reverse recovery current Ir generated in the freewheeling diode during the reverse recovery operation. It is generally known that a surge voltage is generated by the action, and is generated starting from the generation of the surge voltage. This vibration phenomenon of current / voltage causes element destruction due to surge voltage, increase of loss during vibration operation, malfunction of peripheral circuits, and the like. In other words, since it becomes an impediment to stable operation, it is required to reduce the current / voltage oscillation phenomenon. In order to reduce the vibration phenomenon, it is necessary to alleviate the current interruption speed (dIr / dt) during the reverse recovery operation, and further to have a mechanism that quickly attenuates the oscillating current and converges the vibration.
しかしながら、ユニポーラ動作をするショットキーバリアダイオードのみでは、逆回復電流Irの成分が多数キャリアで構成されているため、過剰キャリアによる逆回復電流Irは大きく減るものの、空乏層の形成速度でほぼ決まる逆回復時間tをほとんど制御できない。このため、電流・電圧に振動現象が生じやすく、その振動も容易に減衰しない。その理由として大きく2つ挙げられる。
However, with only a Schottky barrier diode that performs unipolar operation, the component of the reverse recovery current Ir is composed of majority carriers. Therefore, although the reverse recovery current Ir due to excess carriers is greatly reduced, the reverse is almost determined by the formation rate of the depletion layer. The recovery time t can hardly be controlled. For this reason, a vibration phenomenon is likely to occur in the current / voltage, and the vibration is not easily attenuated. There are two main reasons.
1つの理由は、上述したように、ショットキーバリアダイオードにおいては、遮断状態から導通状態に注入される過剰キャリアが、遮断時にドリフト領域中に形成される空乏領域を補充する多数キャリアのみで構成されている点である。つまり、ショットキーバリアダイオードの逆回復電流の遮断速度(dI/dt)はほとんど空乏領域の形成速度にのみ依存し、且つ、少数キャリアがほとんど存在しないため、PN接合ダイオードのようなライフタイム制御法をそのまま用いることはできない。このため、ショットキーバリアダイオードのみを用いる場合、スイッチング素子のスイッチング速度を向上させて過渡損失を低減しようとすると、より激しい振動現象が発生する。つまり、過渡損失の低減と振動現象の抑制にはトレードオフの関係がある。
One reason is that, as described above, in the Schottky barrier diode, the excess carriers injected from the cut-off state to the conductive state are composed only of majority carriers that supplement the depletion region formed in the drift region when cut off. It is a point. That is, the reverse recovery current cutoff speed (dI / dt) of the Schottky barrier diode almost depends only on the formation speed of the depletion region, and there are almost no minority carriers. Cannot be used as is. For this reason, when only the Schottky barrier diode is used, if the switching speed of the switching element is increased to reduce the transient loss, a more severe vibration phenomenon occurs. In other words, there is a trade-off relationship between reducing transient loss and suppressing vibration phenomena.
他の1つの理由は、ショットキーバリアダイオードは導通時にほぼ多数キャリアのみで動作するため、導通時も遮断直前においても、素子内部の抵抗はドリフト領域の厚み及び不純物濃度に応じた抵抗で変わらない点である。上述したように、PN接合ダイオードは、導通時は伝導度変調効果によって低抵抗になるものの、伝導度変調が解除される逆回復動作時にはドリフト領域は高抵抗となり、逆回復電流Irを抵抗制限する機構を有している。これに対して、ショットキーバリアダイオードは、それ自体の抵抗成分は導通時も遮断直前においても低抵抗であり、逆回復電流Irを抵抗制限する機構を有していない。そのため、電流・電圧に振動現象が生じやすく、その振動も容易に減衰しないのである。更に、半導体材料として炭化珪素等のワイドギャップ半導体を用いることにより、素子自体の抵抗が小さいために導通損失を低減できる反面、振動現象がより起きやすい。このため、ショットキーバリアダイオードのみを用いる場合、導通時の損失と振動現象の抑制にトレードオフの関係がある。
Another reason is that the Schottky barrier diode operates with almost majority carriers only when conducting, so that the resistance inside the element does not change depending on the thickness of the drift region and the impurity concentration, both when conducting and immediately before shutting off. Is a point. As described above, although the PN junction diode has a low resistance due to the conductivity modulation effect when conducting, the drift region has a high resistance during the reverse recovery operation in which the conductivity modulation is canceled, and the reverse recovery current Ir is resistance limited. It has a mechanism. On the other hand, the Schottky barrier diode has its own resistance component having a low resistance both during conduction and immediately before interruption, and does not have a mechanism for limiting the reverse recovery current Ir. Therefore, a vibration phenomenon is likely to occur in the current / voltage, and the vibration is not easily attenuated. Further, by using a wide gap semiconductor such as silicon carbide as the semiconductor material, the resistance of the element itself is small, so that conduction loss can be reduced, but vibration phenomenon is more likely to occur. For this reason, when only the Schottky barrier diode is used, there is a trade-off relationship between the loss during conduction and the suppression of the vibration phenomenon.
これに対して、第1の実施形態に係る半導体装置10によれば、還流ダイオード100と半導体スナバ回路200を並列接続する簡便な構成により、過渡損失及び導通損失を低減しつつ、振動現象を抑制することができる。
On the other hand, according to the semiconductor device 10 according to the first embodiment, a simple configuration in which the freewheeling diode 100 and the semiconductor snubber circuit 200 are connected in parallel suppresses the vibration phenomenon while reducing the transient loss and the conduction loss. can do.
即ち、半導体装置10においては、還流ダイオード100において順バイアス電流が減少してゼロになると、ドリフト領域2中に逆バイアス電圧による空乏層が形成され、過剰キャリアで構成される逆回復電流が流れ始める。この逆バイアス電圧が印加されるのとほぼ同時に、半導体スナバ回路200中の誘電領域12からなるキャパシタ210にも同等の逆バイアス電圧が印加され、半導体スナバ回路200中にも相応の過渡電流が流れ始める。この半導体スナバ回路200に流れる過渡電流は、誘電領域12からなるキャパシタ210の大きさと基板領域11の抵抗成分の大きさで決まり、自由に設計することができる。この並列に接続された半導体スナバ回路200の効果は3つある。
That is, in the semiconductor device 10, when the forward bias current decreases to zero in the freewheeling diode 100, a depletion layer due to the reverse bias voltage is formed in the drift region 2, and a reverse recovery current composed of excess carriers starts to flow. . Almost simultaneously with the application of the reverse bias voltage, an equivalent reverse bias voltage is also applied to the capacitor 210 formed of the dielectric region 12 in the semiconductor snubber circuit 200, and a corresponding transient current flows in the semiconductor snubber circuit 200. start. The transient current flowing through the semiconductor snubber circuit 200 is determined by the size of the capacitor 210 formed of the dielectric region 12 and the size of the resistance component of the substrate region 11, and can be designed freely. The semiconductor snubber circuit 200 connected in parallel has three effects.
第1の効果は、半導体スナバ回路200は電圧の過渡変動がないと動作しないため、スイッチング素子Sのスイッチング速度には影響を与えず、スイッチング速度に依存する損失は従来と同様に低く抑えることができる点である。つまり、還流ダイオード100に流れる順バイアス電流の遮断速度を高速に設定することができるため、メイン電流の遮断に伴う損失を低減できる。第2の効果は、還流ダイオード100が逆回復動作に入ったときに、還流ダイオード100に並列接続された半導体スナバ回路200のキャパシタ成分及び抵抗成分が作用し、逆回復電流の遮断速度(dIr/dt)を緩和することができ、サージ電圧そのものを低減できる点である。第3の効果は、半導体スナバ回路200に流れた電流が基板領域11の抵抗成分により電力消費されるため、寄生インダクタンスLsで生じたエネルギーが吸収され、振動現象が素早く収束される点である。
The first effect is that the semiconductor snubber circuit 200 does not operate unless there is a transient voltage fluctuation, so that the switching speed of the switching element S is not affected, and the loss depending on the switching speed can be kept low as in the conventional case. This is a possible point. That is, since the cutoff speed of the forward bias current flowing through the freewheeling diode 100 can be set at a high speed, the loss accompanying the cutoff of the main current can be reduced. The second effect is that when the freewheeling diode 100 enters the reverse recovery operation, the capacitor component and the resistance component of the semiconductor snubber circuit 200 connected in parallel to the freewheeling diode 100 act, and the reverse recovery current cutoff speed (dIr / dt) can be relaxed, and the surge voltage itself can be reduced. The third effect is that since the current flowing through the semiconductor snubber circuit 200 is consumed by the resistance component of the substrate region 11, the energy generated by the parasitic inductance Ls is absorbed and the vibration phenomenon is quickly converged.
このように、第1の実施形態に係る半導体装置10は、還流ダイオード100が有する過渡損失及び導通損失を低減する性能を有すると同時に、半導体スナバ回路200を用いることでユニポーラ動作に本質的な振動現象を解消できる。
As described above, the semiconductor device 10 according to the first embodiment has the performance of reducing the transient loss and the conduction loss of the freewheeling diode 100, and at the same time, using the semiconductor snubber circuit 200, the vibration inherent in the unipolar operation. The phenomenon can be solved.
RCスナバ構成は一般的に知られた回路であるが、スナバ回路を半導体基体上に形成した半導体スナバ回路200は、ユニポーラ動作若しくはユニポーラ動作と同等の動作を有する還流ダイオード100と組み合わせることで、初めてスナバ回路として十分な機能を果たすことができる。従来、インバータ等の電力変換装置に一般的に用いられてきたシリコンからなるPN接合ダイオードについては、電力容量の制限で半導体チップ上にスナバ回路を形成することは事実上困難であった。このため、ディスクリート部品であるフィルムコンデンサ等からなるキャパシタとメタルクラッド抵抗等からなる抵抗を電力変換装置の半導体パッケージの内側或いは外側のメイン電流が流れる経路に配置する必要があった。その理由として、スナバ回路が十分機能を果たすためには、逆回復電流の遮断速度(dIr/dt)を緩和するために、還流ダイオードに流れる逆回復電流と同程度の過渡電流が流れる静電容量を持つキャパシタが必要であること、及び、振動現象を減衰するために、そのキャパシタに流れる電流を電力消費可能な電力容量を有する抵抗が必要であること、が挙げられる。
The RC snubber configuration is a generally known circuit, but a semiconductor snubber circuit 200 in which a snubber circuit is formed on a semiconductor substrate is the first to be combined with a freewheeling diode 100 having an operation equivalent to a unipolar operation or a unipolar operation. A sufficient function can be achieved as a snubber circuit. Conventionally, with respect to a PN junction diode made of silicon that has been generally used in power conversion devices such as inverters, it has been practically difficult to form a snubber circuit on a semiconductor chip due to power capacity limitations. For this reason, it has been necessary to arrange a capacitor consisting of a film capacitor or the like, which is a discrete component, and a resistor consisting of a metal clad resistor or the like in a path through which a main current flows inside or outside the semiconductor package of the power converter. The reason for this is that in order for the snubber circuit to function sufficiently, the capacitance through which a transient current comparable to the reverse recovery current flowing in the freewheeling diode flows in order to reduce the reverse recovery current cutoff speed (dIr / dt). And a resistor having a power capacity capable of consuming the current flowing through the capacitor is required to attenuate the vibration phenomenon.
上述したように、PN接合ダイオードは、還流する電流の大きさによって逆回復電流の大きさが変化し、上記一例ではユニポーラ動作のショットキーバリアダイオードに比べて100倍の逆回復電流が発生する。還流ダイオードに流れる電流密度が更に大きくなったり、耐圧クラスが大きくなったりするほど、導通時に注入される過剰キャリアは増大し、逆回復電流も大きくなる。そのため、還流ダイオードがPN接合ダイオードである場合、キャパシタを半導体チップ上に形成しようとすると、厚みは必要耐圧で制限されることから、ユニポーラ動作する還流ダイオードと比べて単純に計算してキャパシタの面積を100倍にする必要がある。また、抵抗に関しても消費すべき電力が100倍となるため体積を100倍にする必要があり、結果として、スナバ回路に還流ダイオードの100倍のチップサイズが必要となる。このため、電力変換装置におけるスナバ回路を半導体チップで形成することは事実上困難であった。
As described above, in the PN junction diode, the magnitude of the reverse recovery current varies depending on the magnitude of the circulating current. In the above example, the reverse recovery current is 100 times that of the unipolar Schottky barrier diode. As the current density flowing through the freewheeling diode further increases or the withstand voltage class increases, the excess carriers injected during conduction increase and the reverse recovery current also increases. Therefore, when the free-wheeling diode is a PN junction diode, the thickness of the capacitor is limited by the required breakdown voltage when the capacitor is formed on the semiconductor chip. Therefore, the area of the capacitor is simply calculated as compared with the free-wheeling diode that operates unipolarly. Needs to be multiplied by 100. Further, since the power to be consumed with respect to the resistance is 100 times, the volume needs to be 100 times, and as a result, the snubber circuit needs a chip size 100 times that of the free wheel diode. For this reason, it has been practically difficult to form a snubber circuit in a power converter using a semiconductor chip.
第1の実施形態においては、還流ダイオード100に流れる過渡電流が、高々ドリフト領域2に空乏層が形成される際に発生するキャリアのみからなる過渡電流であることに着目し、スナバ回路を静電容量の小さい半導体スナバ回路200で形成する点が従来技術と異なる。更に、第1の実施形態で説明した構成により、過渡損失と導通損失を低減する機能と振動現象を抑制する機能の点で、従来技術にはない以下の新たな効果を奏する。
In the first embodiment, paying attention to the fact that the transient current flowing through the freewheeling diode 100 is a transient current consisting only of carriers generated when a depletion layer is formed in the drift region 2 at most, the snubber circuit is electrostatically The semiconductor snubber circuit 200 having a small capacity is different from the prior art. Furthermore, the configuration described in the first embodiment provides the following new effects not found in the prior art in terms of the function of reducing transient loss and conduction loss and the function of suppressing vibration phenomena.
1つの効果は、ユニポーラ動作をする還流ダイオード100に所定のキャパシタ容量及び抵抗値をもつ半導体スナバ回路200を並列接続すると、その還流ダイオード100が動作する全電流範囲、全温度範囲において、スナバ機能が有効に働くということである。上述したように、ショットキーバリアダイオードの逆回復電流は、逆バイアス電圧によって空乏層が生じた際に発生する過剰キャリアのみで構成されている。このため、還流動作時に流れていた電流の大きさによらず、毎回ほぼ一定の逆回復電流が流れる。また同様の理由で、還流ダイオードの動作温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が流れる。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、且つ振動現象を抑制することができる。これらは、一般的なPN接合ダイオードとの組み合わせでは得られない効果である。
One effect is that when a semiconductor snubber circuit 200 having a predetermined capacitor capacity and resistance value is connected in parallel to the freewheeling diode 100 that performs unipolar operation, the snubber function is enabled in the entire current range and the entire temperature range in which the freewheeling diode 100 operates. It works effectively. As described above, the reverse recovery current of the Schottky barrier diode is composed only of excess carriers generated when a depletion layer is generated by the reverse bias voltage. For this reason, a substantially constant reverse recovery current flows every time regardless of the magnitude of the current flowing during the reflux operation. For the same reason, almost constant reverse recovery current flows without being affected by the operating temperature of the freewheeling diode. For this reason, transient loss can be reduced and the vibration phenomenon can be suppressed in all current ranges and temperature ranges. These are effects that cannot be obtained in combination with a general PN junction diode.
他の1つの効果は、スナバ回路を半導体スナバ回路200で形成することで、例えば図3に示すように還流ダイオード100の直近にスナバ回路を低インダクタンスで実装することができ、更に過渡損失を低減し且つ振動現象を抑制できる点である。これは、還流ダイオード100にスナバ回路を並列接続する際に生じる寄生インダクタンスが小さいほど、半導体スナバ回路200に過渡電流が流れやすく、還流ダイオード100に流れる逆回復電流(Ir)の遮断速度(dIr/dt)を緩和しやすくなること、及び、半導体スナバ回路200のキャパシタ210に印加される電圧に重畳される寄生インダクタンスで発生する逆起電力が小さいため、キャパシタ210の耐圧範囲でスイッチング時間を速くできることによる。このことから、第1の実施形態においては、従来のディスクリート部品であるフィルムコンデンサ等からなるキャパシタとメタルクラッド抵抗等からなる抵抗とを用いるスナバ回路の場合に比べて、寄生インダクタンスが低減される。これにより、スイッチング時間を短縮し過渡損失を低減できるとともに、逆回復電流の遮断速度(dIr/dt)を適切に緩和し振動現象を抑制することができる。
Another effect is that by forming the snubber circuit with the semiconductor snubber circuit 200, for example, as shown in FIG. 3, the snubber circuit can be mounted in the immediate vicinity of the freewheeling diode 100 with a low inductance, further reducing the transient loss. In addition, the vibration phenomenon can be suppressed. This is because, as the parasitic inductance generated when the snubber circuit is connected in parallel to the freewheeling diode 100 is smaller, the transient current flows through the semiconductor snubber circuit 200 more easily, and the reverse recovery current (Ir) flowing through the freewheeling diode 100 is cut off (dIr / dt) can be easily relaxed, and since the back electromotive force generated by the parasitic inductance superimposed on the voltage applied to the capacitor 210 of the semiconductor snubber circuit 200 is small, the switching time can be increased in the withstand voltage range of the capacitor 210. by. For this reason, in the first embodiment, the parasitic inductance is reduced as compared with the case of a snubber circuit using a capacitor composed of a film capacitor or the like, which is a conventional discrete component, and a resistor composed of a metal clad resistor or the like. As a result, the switching time can be shortened to reduce the transient loss, and the reverse recovery current cutoff speed (dIr / dt) can be appropriately relaxed to suppress the vibration phenomenon.
また、半導体スナバ回路200を還流ダイオード100の直近に実装することは、不要なノイズ放射を低減することにもなる。例えばディスクリート部品のキャパシタと抵抗を用いるスナバ回路の場合では、還流ダイオード100で発生した振動電流は、これらディスクリート部品を経由して還流ダイオード100に戻る電流経路を通る。その際に抵抗により振動電流が抑制されていくが、それまでの間にこの電流経路が作る面が一種のループアンテナとして働き、ノイズを放射する。スナバ回路を半導体スナバ回路200で形成した場合には、還流ダイオード100の直近に半導体スナバ回路200を実装することにより、振動電流の電流経路が作る面の大きさがディスクリート部品を用いた場合よりも格段に小さくなり、振動電流によるノイズ放射が低減される。これにより、ノイズによる制御回路等の誤動作を防ぐことができる。
Further, mounting the semiconductor snubber circuit 200 in the immediate vicinity of the freewheeling diode 100 also reduces unnecessary noise emission. For example, in the case of a snubber circuit using capacitors and resistors of discrete components, the oscillating current generated in the freewheeling diode 100 passes through a current path that returns to the freewheeling diode 100 via these discrete components. At that time, the oscillating current is suppressed by the resistance, but until then, the surface formed by this current path works as a kind of loop antenna and radiates noise. In the case where the snubber circuit is formed by the semiconductor snubber circuit 200, the size of the surface formed by the current path of the oscillating current is reduced by mounting the semiconductor snubber circuit 200 in the immediate vicinity of the freewheeling diode 100 as compared with the case where discrete components are used. The noise emission due to the oscillating current is reduced significantly. Thereby, it is possible to prevent malfunction of the control circuit and the like due to noise.
更に、第1の実施形態に係る半導体装置10においては、スナバ回路を半導体スナバ回路200で形成することで、還流ダイオード100と同様の実装工程を用いて電力変換装置を構成することができる。このため、簡便で且つ容易に振動現象を抑制することができるとともに、ディスクリート部品を使用したスナバ回路に比べて必要な体積も大幅に低減できる。
Furthermore, in the semiconductor device 10 according to the first embodiment, by forming the snubber circuit with the semiconductor snubber circuit 200, the power conversion device can be configured using the same mounting process as that of the freewheeling diode 100. For this reason, the vibration phenomenon can be easily and easily suppressed, and the required volume can be significantly reduced as compared with a snubber circuit using discrete components.
また、半導体スナバ回路200の抵抗成分を半導体基体で形成し図3に示すような半導体パッケージに直接実装することができるため、高い放熱性を得ることができる。そのため、外付けの抵抗等に比べて、より高密度の抵抗設計が可能となる。つまり、破壊に対する耐性が高くより小型化が可能である。
Further, since the resistance component of the semiconductor snubber circuit 200 can be formed of a semiconductor substrate and directly mounted on a semiconductor package as shown in FIG. 3, high heat dissipation can be obtained. Therefore, it is possible to design a resistor with a higher density than an external resistor. That is, it has high resistance to destruction and can be further downsized.
所定の耐圧を得る場合、還流ダイオード100にワイドバンドギャップ半導体素子を採用して空乏層の厚みを小さくするほど、還流ダイオード100自体の抵抗は小さく、これにより低導通損失を低減できる。その反面、逆回復電流の遮断速度(dIr/dt)が高くなり、且つ振動エネルギーが消費され難いため、振動現象がより顕著となる。一方、還流ダイオード100としてシリコンからなるショットキーバリアダイオードを用いた場合には、本発明の効果として一定レベルの効果は得られるものの、ドリフト領域2の不純物濃度や厚みの制限により、炭化珪素材料に比べて還流ダイオード100自体が大きな抵抗成分を有し、還流ダイオード100自体で振動エネルギーを消費し減衰しやすい。
When a predetermined breakdown voltage is obtained, the resistance of the freewheeling diode 100 itself decreases as the depletion layer thickness is reduced by adopting a wide bandgap semiconductor element for the freewheeling diode 100, thereby reducing the low conduction loss. On the other hand, the reverse recovery current cutoff speed (dIr / dt) is increased and vibration energy is hardly consumed, so that the vibration phenomenon becomes more prominent. On the other hand, when a Schottky barrier diode made of silicon is used as the freewheeling diode 100, a certain level of effect can be obtained as an effect of the present invention. However, due to restrictions on the impurity concentration and thickness of the drift region 2, the silicon carbide material In comparison, the freewheeling diode 100 itself has a large resistance component, and the freewheeling diode 100 itself consumes vibration energy and is easily attenuated.
しかしながら、第1の実施形態に係る半導体装置10では、還流ダイオード100を炭化珪素等のワイドバンドギャップ半導体で構成することにより、より顕著に導通損失の低減と振動現象の緩和を両立することができる。つまり、第1の実施形態で一例としてあげたように、還流ダイオード100を炭化珪素からなるショットキーバリアダイオードで構成することで、本発明の効果を最大限に引き出すことができる。なお、第1の実施形態においては、還流ダイオード100の半導体材料を炭化珪素とした場合で説明しているが、窒化ガリウムやダイヤモンド等のワイドギャップ半導体を用いても同様の効果を得ることができる。
However, in the semiconductor device 10 according to the first embodiment, by configuring the free wheel diode 100 with a wide bandgap semiconductor such as silicon carbide, it is possible to more remarkably reduce both the conduction loss and the vibration phenomenon. . That is, as exemplified in the first embodiment, the effect of the present invention can be maximized by configuring the freewheeling diode 100 with a Schottky barrier diode made of silicon carbide. In the first embodiment, the case where the semiconductor material of the free-wheeling diode 100 is silicon carbide is described. However, the same effect can be obtained by using a wide gap semiconductor such as gallium nitride or diamond. .
逆回復動作時においても、図4に例示した実装構造にすることで、還流ダイオード100が配置された2つの半導体チップの放熱性を向上することができる。
Even during the reverse recovery operation, the heat dissipation of the two semiconductor chips in which the free-wheeling diodes 100 are arranged can be improved by using the mounting structure illustrated in FIG.
半導体スナバ回路200としては、図1で示す単純なRCスナバ回路以外にも、例えば図10に示すように、抵抗220に並列に接続するようにダイオード230を有する構成であってもよい。これは、少なくともキャパシタ210と抵抗220を有するように構成された半導体スナバ回路200であれば、上記と同様の効果を得ることができるためである。
In addition to the simple RC snubber circuit shown in FIG. 1, the semiconductor snubber circuit 200 may have a configuration including a diode 230 so as to be connected in parallel to the resistor 220 as shown in FIG. 10, for example. This is because the semiconductor snubber circuit 200 configured to have at least the capacitor 210 and the resistor 220 can obtain the same effect as described above.
また、実装形態の一例として示した図3及び図4で示したセラミック基板等を用いた半導体パッケージ以外にも、例えば図11に示すように、金属基材420をベースプレート代わりとなる支持基材及びカソード端子とし、絶縁性を有する絶縁板若しくは絶縁シートからなる絶縁層1400によって冷却構造体1200と金属基材420を絶縁させた実装形態を用いてもよいし、他の実装形態を用いてもよい。
In addition to the semiconductor package using the ceramic substrate or the like shown in FIG. 3 and FIG. 4 shown as an example of the mounting form, for example, as shown in FIG. A mounting form in which the cooling structure 1200 and the metal substrate 420 are insulated by an insulating layer 1400 made of an insulating plate or insulating sheet having an insulating property may be used as the cathode terminal, or other mounting forms may be used. .
また、還流ダイオード100を配した還流ダイオードチップが2チップの場合だけでなく、図12に示すように、還流ダイオードチップが3チップ若しくはそれ以上であってもよい。このとき、還流ダイオードチップ間にはスナバチップが配置される。つまり、還流ダイオード100間に、半導体スナバ回路200の少なくとも一部が配置される。
Further, not only when the free-wheeling diode chip provided with the free-wheeling diode 100 is 2 chips, but also as shown in FIG. 12, the free-wheeling diode chip may be 3 chips or more. At this time, a snubber chip is disposed between the reflux diode chips. That is, at least a part of the semiconductor snubber circuit 200 is disposed between the freewheeling diodes 100.
また、図3、図4、図11、及び図12ではカソード端子側の裏面電極4及び裏面電極14を半田等により実装し、アノード端子側は金属配線320、330により配線する例を示したが、カソード端子及びアノード端子の両方を半田等により実装する方式としてもよい。カソード端子及びアノード端子の両方を半田等により実装することで冷却性能が向上する。このため、還流ダイオード100の放熱性及び半導体スナバ回路200の抵抗220の放熱性が増し、より高密度に実装することができる。
3, 4, 11, and 12, the back electrode 4 and the back electrode 14 on the cathode terminal side are mounted by solder or the like, and the anode terminal side is wired by the metal wirings 320 and 330. In addition, both the cathode terminal and the anode terminal may be mounted with solder or the like. The cooling performance is improved by mounting both the cathode terminal and the anode terminal with solder or the like. For this reason, the heat dissipation of the freewheeling diode 100 and the heat dissipation of the resistor 220 of the semiconductor snubber circuit 200 are increased, and mounting can be performed at a higher density.
半導体スナバ回路200のキャパシタ210を図13〜図16に示す構造、抵抗220を図17、図18に示す構造で形成しても良い。
The capacitor 210 of the semiconductor snubber circuit 200 may be formed with the structure shown in FIGS. 13 to 16, and the resistor 220 may be formed with the structure shown in FIGS.
図13は、図6に示したシリコン酸化膜からなる誘電領域12の代わりに、例えばP型の反対導電型領域15を形成した場合を示している。図6に示した構成の場合では、還流ダイオード100が逆回復動作する際に印加される電圧を、誘電領域12のキャパシタ210に充電することで振動現象を抑制していた。これに対し、図13に示した構成例では、P型の反対導電型領域15とN型の基板領域11との間に形成される空乏層をキャパシタ210として使用する。空乏層をキャパシタ210の成分として用いる利点は、シリコン酸化膜等の誘電領域12に比べて、過渡電流による劣化が比較的少ない点である。つまり、長期信頼性の点で有利である。
FIG. 13 shows a case where, for example, a P-type opposite conductivity type region 15 is formed instead of the dielectric region 12 made of the silicon oxide film shown in FIG. In the case of the configuration shown in FIG. 6, the oscillation phenomenon is suppressed by charging the capacitor 210 in the dielectric region 12 with the voltage applied when the freewheeling diode 100 performs the reverse recovery operation. On the other hand, in the configuration example shown in FIG. 13, a depletion layer formed between the P-type opposite conductivity type region 15 and the N-type substrate region 11 is used as the capacitor 210. An advantage of using the depletion layer as a component of the capacitor 210 is that deterioration due to a transient current is relatively less than that of the dielectric region 12 such as a silicon oxide film. That is, it is advantageous in terms of long-term reliability.
また、基板領域11に空乏層を形成する他の構成として、例えば図14に示すように、基板領域11上に、基板領域11とショットキー接合を形成する金属材料からなる表面電極13を形成する方法も採用できる。ショットキー接合以外にも、ヘテロ接合等の逆バイアス電圧が印加されると空乏層が形成される構成であれば、どのような構成でも同様の効果を得ることができる。
As another configuration for forming a depletion layer in the substrate region 11, for example, as shown in FIG. 14, a surface electrode 13 made of a metal material that forms a Schottky junction with the substrate region 11 is formed on the substrate region 11. A method can also be adopted. In addition to the Schottky junction, the same effect can be obtained with any configuration as long as a depletion layer is formed when a reverse bias voltage such as a heterojunction is applied.
なお、図13及び図14の構成では、順バイアス時に順方向電流が流れることが懸念される。しかし、図13及び図14の基板領域11の抵抗値は還流ダイオード100のドリフト領域2の抵抗に比べて大きい。このため、電流の大部分は低抵抗の還流ダイオード100に流れ、順バイアス時の導通損失にはほとんど影響しない。
In the configurations of FIGS. 13 and 14, there is a concern that a forward current flows during forward bias. However, the resistance value of the substrate region 11 in FIGS. 13 and 14 is larger than the resistance value of the drift region 2 of the freewheeling diode 100. For this reason, most of the current flows through the low-resistance freewheeling diode 100 and hardly affects the conduction loss during forward bias.
図15及び図16に示すように、複数の領域を直列もしくは並列に形成してキャパシタ210を構成してもよい。図15は、図6に示した誘電領域12によるキャパシタ成分と、図13に示した反対導電型領域15を形成することで得られる空乏層によるキャパシタ成分とを直列に接続して、キャパシタ210を形成した例を示す。また、図16は、誘電領域12によるキャパシタ成分と、図10に示した空乏層によるキャパシタ成分とを並列に接続して、キャパシタ210を形成した例を示している。いずれにしても、キャパシタ210を抵抗220と直列接続するように形成すれば、どのような領域でキャパシタ210を構成してもよい。
As shown in FIGS. 15 and 16, the capacitor 210 may be configured by forming a plurality of regions in series or in parallel. FIG. 15 is a circuit diagram in which the capacitor component by the dielectric region 12 shown in FIG. 6 and the capacitor component by the depletion layer obtained by forming the opposite conductivity type region 15 shown in FIG. An example is shown. FIG. 16 shows an example in which the capacitor 210 is formed by connecting the capacitor component by the dielectric region 12 and the capacitor component by the depletion layer shown in FIG. 10 in parallel. In any case, as long as the capacitor 210 is formed so as to be connected in series with the resistor 220, the capacitor 210 may be configured in any region.
図17は、図6に示した基板領域11からなる抵抗220を、基板領域11以外で形成した例を示している。図17に示した構成例では、図6で用いた基板領域11の代わりに、N+型の低抵抗基板で構成された低抵抗基板領域16で形成し、抵抗220として、例えば多結晶シリコンからなる抵抗領域17を誘電領域12上に形成する。多結晶シリコンからなる抵抗領域17の厚み及び不純物濃度を変えることで、抵抗220の抵抗値を自由に設定できる点が利点として挙げられる。つまり、支持基体として基板領域を選ぶ際にどのような基板を用いても半導体スナバ回路200を形成できる。このため、材料選択等の自由度をあげることが可能となる。
FIG. 17 shows an example in which the resistor 220 including the substrate region 11 shown in FIG. In the configuration example shown in FIG. 17, instead of the substrate region 11 used in FIG. 6, the low resistance substrate region 16 made of an N + type low resistance substrate is used, and the resistor 220 is made of, for example, polycrystalline silicon. A resistance region 17 is formed on the dielectric region 12. An advantage is that the resistance value of the resistor 220 can be freely set by changing the thickness and impurity concentration of the resistor region 17 made of polycrystalline silicon. That is, the semiconductor snubber circuit 200 can be formed by using any substrate when selecting the substrate region as the support base. For this reason, it becomes possible to raise the freedom degree, such as material selection.
なお、抵抗領域17は多結晶シリコン以外でも、どのような材料を用いても良いが、抵抗領域17をシリコンよりも高い絶縁破壊電界を持つ材料で構成するとなおよく、抵抗領域17の製造プロセスを更に容易にする効果がある。例えば、逆回復時に還流ダイオード100の両端にサージ電圧として100Vが印加された場合、半導体スナバ回路200においてキャパシタ210に過渡電流が流れるため、概ね抵抗220を構成する抵抗領域の両端にサージ電圧と同等の100Vが印加される。このとき、抵抗領域には、その材料に応じた絶縁破壊電界と厚みから決まる絶縁破壊電圧以上の破壊耐圧が求められる。シリコンの場合、100Vの破壊耐圧を持たせるためには、シリコンの絶縁破壊電界が約0.3MV/cmなので3μm程度の厚さが必要になる。シリコンよりも高い絶縁破壊電界を持つポリ炭化珪素を抵抗領域に用いると、ポリ炭化珪素の絶縁破壊電界は約3.6MV/cmなので、厚みをシリコンの1/10程度に削減することができる。そのため、抵抗領域形成時の堆積時間を短縮でき、プロセスを容易にすることができる。また、炭化珪素のほうがシリコンよりも熱伝導率が3倍程度良いため、抵抗領域17の放熱性をよくする効果もある。
The resistance region 17 may be made of any material other than polycrystalline silicon. However, the resistance region 17 is preferably made of a material having a higher dielectric breakdown field than silicon, and the manufacturing process of the resistance region 17 is performed. There is an effect of facilitating further. For example, when 100 V is applied as a surge voltage to both ends of the freewheeling diode 100 during reverse recovery, a transient current flows through the capacitor 210 in the semiconductor snubber circuit 200, so that the surge voltage is almost equivalent to both ends of the resistance region constituting the resistor 220. Of 100V is applied. At this time, a breakdown voltage greater than or equal to the breakdown voltage determined by the breakdown field and thickness corresponding to the material is required for the resistance region. In the case of silicon, in order to have a breakdown voltage of 100 V, a thickness of about 3 μm is required because the dielectric breakdown electric field of silicon is about 0.3 MV / cm. When poly silicon carbide having a higher breakdown electric field than silicon is used in the resistance region, the breakdown electric field of poly silicon carbide is about 3.6 MV / cm, so that the thickness can be reduced to about 1/10 of silicon. Therefore, the deposition time when forming the resistance region can be shortened, and the process can be facilitated. In addition, since silicon carbide has a thermal conductivity approximately three times better than that of silicon, there is an effect of improving the heat dissipation of the resistance region 17.
図18は抵抗220の成分として、図6で説明した基板領域11と図17で説明した抵抗領域17を直列に接続した場合を示している。このように、抵抗220についても、キャパシタ210と直列接続するように形成されていれば、どのような領域で構成しても良い。
FIG. 18 shows a case where the substrate region 11 described in FIG. 6 and the resistor region 17 described in FIG. 17 are connected in series as components of the resistor 220. As described above, the resistor 220 may be configured in any region as long as it is formed so as to be connected in series with the capacitor 210.
以上、第1の実施形態においては、半導体スナバ回路200の支持基体としてシリコンからなる半導体材料を用いた場合を一例としてあげたが、例えば窒化シリコンや窒化アルミやアルミナ等の絶縁基板材料を基板領域として用いてもよい。図19は一例として窒化シリコンからなる絶縁基板18上にN-型の抵抗領域19を形成した例を示している。このように、基板領域にシリコン等の半導体基体を用いなくても、チップ材料として半導体チップと同等に扱えて図3に示すように実装できる構成であれば、どのような構成でもよい。また、図19においては、絶縁基板18と抵抗領域19とが接する場合を示しているが、絶縁基板18と抵抗領域19間に金属膜や半田等の接合材料が形成されていてもよい。
As described above, in the first embodiment, the case where the semiconductor material made of silicon is used as the support base of the semiconductor snubber circuit 200 is taken as an example. However, for example, an insulating substrate material such as silicon nitride, aluminum nitride, or alumina is used as the substrate region. It may be used as FIG. 19 shows an example in which an N − -type resistance region 19 is formed on an insulating substrate 18 made of silicon nitride as an example. As described above, any configuration may be used as long as it can be handled as a chip material and mounted as shown in FIG. 3 without using a semiconductor substrate such as silicon in the substrate region. FIG. 19 shows the case where the insulating substrate 18 and the resistance region 19 are in contact with each other, but a bonding material such as a metal film or solder may be formed between the insulating substrate 18 and the resistance region 19.
図20及び図21は、スナバ回路に用いるキャパシタの静電容量Cの大きさと、振動現象の抑制効果との関係、及びキャパシタに流れる過渡電流による損失の増加代との関係について、回路シミュレータを用いて計算した例である。スナバ回路の振動低減は、回路中の寄生インダクタンスLs、還流ダイオードのキャパシタ成分の静電容量C0、及び、還流ダイオードに並列接続されたスナバ回路のキャパシタの静電容量Cと抵抗の抵抗値Rで構成された簡単な回路シミュレータで計算できる。本計算では、一例として、効果回路中の寄生インダクタンスLs=99nH、抵抗値R=40Ωに固定して、容量比C/C0の大きさによって、振動現象の減衰時間やスナバ回路で発生する過渡損失の増加代の変化を計算した。なお、還流ダイオードのキャパシタ成分の静電容量C0は150pFとした。
20 and 21 use a circuit simulator for the relationship between the capacitance C of the capacitor used in the snubber circuit and the suppression effect of the vibration phenomenon and the increase in loss due to the transient current flowing in the capacitor. This is an example calculated. The vibration of the snubber circuit is reduced by the parasitic inductance Ls in the circuit, the capacitance C0 of the capacitor component of the free wheel diode, and the capacitance C of the snubber circuit connected in parallel to the free wheel diode and the resistance value R of the resistor. It can be calculated with a simple circuit simulator. In this calculation, as an example, the parasitic inductance Ls in the effect circuit is fixed to 99 nH and the resistance value R is 40 Ω, and the decay time of the vibration phenomenon and the transient loss generated in the snubber circuit depending on the size of the capacitance ratio C / C0. The change in the increase of the cost was calculated. The capacitance C0 of the capacitor component of the freewheeling diode was 150 pF.
図20は、容量比C/C0が0.004倍〜40倍までの振動現象の波形を示す。図20に示すように、容量比C/C0が大きくなるほど、振動現象の減衰時間は小さくなる。特に、容量比C/C0が0.1倍前後から振動現象の減衰効果が顕著になっている。一方、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。
FIG. 20 shows a waveform of the vibration phenomenon when the capacity ratio C / C0 is 0.004 times to 40 times. As shown in FIG. 20, as the capacitance ratio C / C0 increases, the decay time of the vibration phenomenon decreases. In particular, the damping effect of the vibration phenomenon becomes remarkable from the capacity ratio C / C0 of about 0.1 times. On the other hand, when the capacity ratio C / C0 exceeds 10, the convergence time ratio value of the vibration phenomenon tends to be saturated.
図21の左側の軸は、スナバ回路がない場合において電圧若しくは電流振動が1/10に減衰するまでの時間をt0とし、スナバ回路を追加した際にスナバ回路がない場合と同等の振動となるまでの時間をtとした場合の振動現象収束時間比t/t0を示す。図21の右側の軸は、還流ダイオードに流れる過度電流により発生する損失をE0、スナバ回路のキャパシタに流れる過度電流により発生する損失をEとした場合の、過度損失の増加代E/E0を示す。過渡動作時にはキャパシタの静電容量Cの大きさに比例する過渡電流による損失Eが発生するため、キャパシタの静電容量Cは極力小さいほうが好ましい。
The axis on the left side of FIG. 21 indicates that the time until the voltage or current vibration is attenuated to 1/10 in the absence of the snubber circuit is t0, and when the snubber circuit is added, the vibration is equivalent to the case without the snubber circuit. The vibration phenomenon convergence time ratio t / t0 when the time until is t is shown. The axis on the right side of FIG. 21 shows the increase amount of excess loss E / E0 where E0 is the loss caused by the excess current flowing through the freewheeling diode and E is the loss caused by the excess current flowing through the capacitor of the snubber circuit. . Since a loss E due to a transient current proportional to the magnitude of the capacitance C of the capacitor occurs during the transient operation, it is preferable that the capacitance C of the capacitor is as small as possible.
回路シミュレータ結果から、スナバ回路200に含まれるキャパシタ210の静電容量は、還流ダイオード100の遮断状態におけるキャパシタ成分の容量の大きさに比べて、1/10倍以上10倍以下の範囲で選択することが好ましい。これにより、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第1の実施形態で説明したどの構成例においても得ることができる。
From the circuit simulator result, the capacitance of the capacitor 210 included in the snubber circuit 200 is selected in the range of 1/10 to 10 times the capacitance of the capacitor component in the cutoff state of the freewheeling diode 100. It is preferable. As a result, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any of the configuration examples described in the first embodiment.
以上に説明したように、第1の実施形態に係る半導体装置によれば、並列接続された還流ダイオード100と半導体スナバ回路200が隣接し、且つ複数の還流ダイオード100間に半導体スナバ回路200の少なくとも一部が配置されることによって小型化され、逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置を提供することができる。
As described above, according to the semiconductor device of the first embodiment, the free-wheeling diode 100 and the semiconductor snubber circuit 200 connected in parallel are adjacent to each other, and at least the semiconductor snubber circuit 200 is interposed between the plurality of free-wheeling diodes 100. It is possible to provide a semiconductor device that is reduced in size by being partially disposed and that can shorten the convergence time of an oscillation phenomenon that occurs in a free-wheeling diode during reverse bias.
(第2の実施形態)
以下に、第2の実施形態に係る半導体装置について説明する。以下では、第1の実施形態と同様の部分の説明は省略し、異なる特徴について詳しく説明する。
(Second Embodiment)
The semiconductor device according to the second embodiment will be described below. Below, the description of the same part as 1st Embodiment is abbreviate | omitted, and a different characteristic is demonstrated in detail.
図22に示すように、第2の実施形態に係る半導体装置10Aは、第1の実施形態で説明したユニポーラ動作若しくはユニポーラ動作と同等の動作をする還流ダイオード100と、少なくともキャパシタ210と抵抗220を含む半導体スナバ回路200に加え、還流ダイオード100及び半導体スナバ回路200に並列接続するスイッチング素子600を更に備える。図22に示した例では、半導体スナバ回路200はキャパシタ210と抵抗220を直列接続したRCスナバ回路である。エミッタ端子301に、スイッチング素子600のエミッタ端子、還流ダイオード100のアノード端子、及び半導体スナバ回路200の抵抗220が接続する。コレクタ端子401に、スイッチング素子600のコレクタ端子、還流ダイオード100のカソード端子、及び半導体スナバ回路200のキャパシタ210が接続する。
As shown in FIG. 22, the semiconductor device 10 </ b> A according to the second embodiment includes a free-wheeling diode 100 that performs the unipolar operation described in the first embodiment or an operation equivalent to the unipolar operation, at least a capacitor 210, and a resistor 220. In addition to the semiconductor snubber circuit 200 including the switching diode 600, the switching diode 600 connected in parallel to the freewheeling diode 100 and the semiconductor snubber circuit 200 is further provided. In the example shown in FIG. 22, the semiconductor snubber circuit 200 is an RC snubber circuit in which a capacitor 210 and a resistor 220 are connected in series. The emitter terminal 301 is connected to the emitter terminal of the switching element 600, the anode terminal of the freewheeling diode 100, and the resistor 220 of the semiconductor snubber circuit 200. The collector terminal 401 is connected to the collector terminal of the switching element 600, the cathode terminal of the freewheeling diode 100, and the capacitor 210 of the semiconductor snubber circuit 200.
第2の実施形態では、還流ダイオード100、半導体スナバ回路200、及びスイッチング素子600が、それぞれ異なる半導体チップに形成された場合について説明する。また、第2の実施形態においては、還流ダイオード100及びスイッチング素子600を大電流用途に用いるために、還流ダイオード100及びスイッチング素子600の配置されるチップはそれぞれ複数である場合について説明する。
In the second embodiment, a case will be described in which the free wheeling diode 100, the semiconductor snubber circuit 200, and the switching element 600 are formed on different semiconductor chips. In the second embodiment, a case will be described in which there are a plurality of chips on which the freewheeling diode 100 and the switching element 600 are arranged in order to use the freewheeling diode 100 and the switching element 600 for a large current application.
半導体スナバ回路200の構成及び還流ダイオード100の構成は、第1の実施形態と同じ構成を採用可能である。以下では、スイッチング素子600が、例えばシリコンを半導体基体材料としたIGBTである場合について説明する。なお、ここでは、スイッチング素子600が、エミッタ端子とコレクタ端子が互いに対面するように電極形成された、いわゆる縦型のIGBTである場合を例示的に説明する。
The configuration of the semiconductor snubber circuit 200 and the configuration of the free-wheeling diode 100 can employ the same configuration as in the first embodiment. Below, the case where the switching element 600 is IGBT which used silicon as a semiconductor base material, for example is demonstrated. Here, the case where the switching element 600 is a so-called vertical IGBT in which electrodes are formed so that the emitter terminal and the collector terminal face each other will be described as an example.
図23は、図22で示した還流ダイオード100(例えば炭化珪素ショットキーバリアダイオード)と半導体スナバ回路200(例えばシリコン半導体RCスナバ)更にはスイッチング素子600(例えばシリコンIGBT)からなる半導体装置10Aについて、具体的な実装例を示した図である。図23に示したように、第2の実施形態に係る半導体装置10Aを、図3に示した例と同様にセラミック基板を用いた半導体パッケージに実装することができる。
FIG. 23 shows a semiconductor device 10A including the freewheeling diode 100 (for example, silicon carbide Schottky barrier diode) and the semiconductor snubber circuit 200 (for example, silicon semiconductor RC snubber) and the switching element 600 (for example, silicon IGBT) shown in FIG. It is the figure which showed the specific mounting example. As shown in FIG. 23, the semiconductor device 10A according to the second embodiment can be mounted on a semiconductor package using a ceramic substrate as in the example shown in FIG.
図23に示した例では、金属膜410上に、還流ダイオード100が配置された半導体チップ(還流ダイオードチップ、図中に符号100で示す。)、半導体スナバ回路200が配置された半導体チップ(スナバチップ、図中に符号200で示す。)、及びスイッチング素子600が配置された半導体チップ(スイッチング素子チップ、図中に符号600で示す。)が2チップずつ配置される。図23に示すように、還流ダイオードチップ間にスナバチップが配置され、スイッチング素子600間にスナバチップが配置されている。
In the example shown in FIG. 23, a semiconductor chip in which the freewheeling diode 100 is disposed on the metal film 410 (freewheeling diode chip, indicated by reference numeral 100 in the figure), and a semiconductor chip in which the semiconductor snubber circuit 200 is disposed (snubber chip). , And a semiconductor chip (switching element chip, indicated by reference numeral 600 in the drawing) on which the switching element 600 is disposed is disposed two by two. As shown in FIG. 23, a snubber chip is disposed between the freewheeling diode chips, and a snubber chip is disposed between the switching elements 600.
還流ダイオードチップ、スナバチップ及びスイッチング素子チップのそれぞれコレクタ端子401に接続される端子は、例えば半田やろう材等の接合材料を介して金属膜410に接するように配置されている。そして、還流ダイオードチップ、スナバチップ及びスイッチング素子チップのそれぞれエミッタ端子301に接続される端子は、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線320、330、350を介して、金属膜310に接続される。更に、スイッチング素子600のゲート端子は、金属配線710を介して、ゲート端子510に接続する金属膜700に接続される。
The terminals connected to the collector terminals 401 of the freewheeling diode chip, the snubber chip, and the switching element chip are arranged so as to be in contact with the metal film 410 through a bonding material such as solder or brazing material. The terminals connected to the emitter terminals 301 of the freewheeling diode chip, the snubber chip, and the switching element chip are connected to the metal film 310 via metal wirings 320, 330, and 350 such as aluminum wires and aluminum ribbons, for example. Further, the gate terminal of the switching element 600 is connected to the metal film 700 connected to the gate terminal 510 through the metal wiring 710.
図23に示した半導体パッケージは、放熱性を向上し安定的に性能を発揮するために、例えば図24及び図25に示すような実装構造体に組み込まれて使用する。図24は、図23のXXIV−XXIV方向に沿った断面図であり、スイッチング素子600が実装されている部分の実装構造の一例を示す。また、図25は、図23のXXV−XXV方向に沿った断面図であり、還流ダイオード100が実装されている部分の実装構造の一例を示す。図24及び図25に示すように、絶縁基板500の裏面側には、例えばエミッタ側の金属膜310やコレクタ側の金属膜410と同様の金属膜からなる裏面金属膜1000が形成されている。
The semiconductor package shown in FIG. 23 is used by being incorporated into a mounting structure as shown in FIGS. 24 and 25, for example, in order to improve heat dissipation and stably exhibit performance. FIG. 24 is a cross-sectional view along the XXIV-XXIV direction of FIG. 23 and shows an example of a mounting structure of a portion where the switching element 600 is mounted. FIG. 25 is a cross-sectional view along the XXV-XXV direction of FIG. 23 and shows an example of a mounting structure of a portion where the free-wheeling diode 100 is mounted. As shown in FIGS. 24 and 25, on the back surface side of the insulating substrate 500, for example, a back metal film 1000 made of a metal film similar to the metal film 310 on the emitter side and the metal film 410 on the collector side is formed.
図24及び図25に示す実装構造体は、図4に示した実装構造体と同様の構成である。即ち、裏面金属膜1000は、半導体パッケージの支持構造体としての機能と熱伝導の機能を有するベースプレート1100上に形成されている。ベースプレート1100は冷却構造体1200と接する。既に述べたように、ベースプレート1100及び冷却構造体1200は直接接していても良いし、シリコングリース等の密着材料を介して接していても良い。図24及び図25に示した例では、冷却構造体1200の所定部に水流路1300が形成された水冷式の冷却構造の例を示したが、冷却構造は水冷式であっても空冷式であってもよい。
The mounting structure shown in FIGS. 24 and 25 has the same configuration as the mounting structure shown in FIG. That is, the back metal film 1000 is formed on the base plate 1100 having a function as a semiconductor package support structure and a function of heat conduction. Base plate 1100 contacts cooling structure 1200. As already described, the base plate 1100 and the cooling structure 1200 may be in direct contact with each other, or may be in contact with each other through an adhesive material such as silicon grease. In the example shown in FIGS. 24 and 25, an example of a water cooling type cooling structure in which a water flow path 1300 is formed in a predetermined portion of the cooling structure 1200 is shown. However, the cooling structure may be a water cooling type or an air cooling type. There may be.
また、スイッチング素子600、還流ダイオード100及び半導体スナバ回路200がそれぞれ配置されたスイッチング素子チップ、還流ダイオードチップ及びスナバチップの断面構造の一例を示したのが、それぞれ図26、図5及び図6に示す断面構造図である。
FIGS. 26, 5 and 6 show examples of cross-sectional structures of the switching element chip, the reflux diode chip and the snubber chip on which the switching element 600, the reflux diode 100 and the semiconductor snubber circuit 200 are respectively arranged. FIG.
図26は、スイッチング素子600が一般的なIGBTである例を示している。例えばシリコンを材料としたP+型の基板領域21上に、N型のバッファ領域22を介して、N-型のドリフト領域23が形成された基板材料を用いたIGBTである。基板領域21は、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数μm〜数百μm程度である。ドリフト領域23は、例えばN型の不純物密度が1013cm-3〜1016cm-3、厚みが数十μm〜数百μmである。
FIG. 26 shows an example in which the switching element 600 is a general IGBT. For example, an IGBT using a substrate material in which an N − type drift region 23 is formed on a P + type substrate region 21 made of silicon via an N type buffer region 22. The substrate region 21 has, for example, a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several μm to several hundred μm. The drift region 23 has, for example, an N-type impurity density of 10 13 cm −3 to 10 16 cm −3 and a thickness of several tens of μm to several hundreds of μm.
なお、素子構造や所要の耐圧により、抵抗率や不純物密度及び厚みが上記の範囲外となってもよいが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため、可能な限り抵抗を小さくすることが好ましい。第2の実施形態では、例えば不純物密度が1014cm-3、厚みが50μmで耐圧が600Vクラスであるドリフト領域23を用いる。
Note that the resistivity, impurity density, and thickness may be out of the above ranges depending on the element structure and required breakdown voltage, but in general, the smaller the resistivity and thickness, the more the resistance can be reduced. Is preferably reduced. In the second embodiment, for example, a drift region 23 having an impurity density of 10 14 cm −3 , a thickness of 50 μm, and a breakdown voltage of 600 V class is used.
バッファ領域22はドリフト領域23に高電界が印加された際に、基板領域21とパンチスルーするのを防止するために形成される。第2の実施形態では一例として、基板領域21を支持基材とした場合を説明しているが、バッファ領域22やドリフト領域23を支持基材としてもよい。バッファ領域22は、基板領域と21とドリフト領域23とがパンチスルーしない構造であれば、特になくてもよい。
The buffer region 22 is formed to prevent punch-through with the substrate region 21 when a high electric field is applied to the drift region 23. In the second embodiment, the case where the substrate region 21 is used as a support base material is described as an example, but the buffer region 22 and the drift region 23 may be used as a support base material. The buffer region 22 may be omitted as long as the substrate region 21 and the drift region 23 do not punch through.
図26に示すように、ドリフト領域23中の表層部の一部にP型のウェル領域24が形成され、ウェル領域24中の表層部の一部にN+型エミッタ領域25が形成されている。そして、ドリフト領域23、ウェル領域24及びエミッタ領域25上に、例えばシリコン酸化膜からなるゲート絶縁膜26が形成され、ゲート絶縁膜26上に例えばN型の多結晶シリコンからなるゲート電極27が配設されている。更に、ゲート絶縁膜26に設けた開口部においてエミッタ領域25及びウェル領域24に接して、例えばアルミニウム材料からなるエミッタ電極28が形成されている。エミッタ電極28とゲート電極27が互いに接しないように、例えばシリコン酸化膜からなる層間絶縁膜29がエミッタ電極28とゲート電極27間に形成されている。また、基板領域21とオーミック接続するようにコレクタ電極30が形成されている。このように、図26に示したスイッチング素子600に採用可能なIGBTは、ゲート電極27が半導体基体平面上に形成された所謂プレーナ型である。
As shown in FIG. 26, a P-type well region 24 is formed in a part of the surface layer portion in the drift region 23, and an N + -type emitter region 25 is formed in a part of the surface layer portion in the well region 24. . A gate insulating film 26 made of, for example, a silicon oxide film is formed on the drift region 23, the well region 24, and the emitter region 25, and a gate electrode 27 made of, for example, N-type polycrystalline silicon is disposed on the gate insulating film 26. It is installed. Further, an emitter electrode 28 made of, for example, an aluminum material is formed in contact with the emitter region 25 and the well region 24 in the opening provided in the gate insulating film 26. An interlayer insulating film 29 made of, for example, a silicon oxide film is formed between the emitter electrode 28 and the gate electrode 27 so that the emitter electrode 28 and the gate electrode 27 are not in contact with each other. A collector electrode 30 is formed so as to be in ohmic contact with the substrate region 21. As described above, the IGBT that can be used in the switching element 600 shown in FIG. 26 is a so-called planar type in which the gate electrode 27 is formed on the semiconductor substrate plane.
図23に示した還流ダイオードチップの断面構造図として図5に例示した還流ダイオード(ここではショットキーバリアダイオード)の構成は、第1の実施形態において説明したものと同様であるため、重複した説明を省略する。
The configuration of the free wheel diode (here, the Schottky barrier diode) illustrated in FIG. 5 as the cross-sectional structure diagram of the free wheel diode chip shown in FIG. 23 is the same as that described in the first embodiment, and thus redundant description. Is omitted.
図23に示したスナバチップの断面構造図として図6に例示した半導体スナバ回路200については、基本的な構成は第1の実施形態と同様とするものの、スナバ機能を効果的に発揮するためには、新たに並列接続されたスイッチング素子600を考慮して、キャパシタ210と抵抗220を設定することが好ましい。ただし後述するように、還流ダイオード100に逆回復電流が流れる場合においては、並列されたスイッチング素子600は必ず遮断状態にある。このため、半導体スナバ回路200のキャパシタ210及び抵抗220の設定は、第1の実施形態で説明した場合と同じように、還流ダイオード100とスイッチング素子600の遮断時の空乏容量に応じた設定で対応可能である。
Although the basic configuration of the semiconductor snubber circuit 200 illustrated in FIG. 6 as the cross-sectional structure diagram of the snubber chip illustrated in FIG. 23 is the same as that of the first embodiment, in order to effectively exhibit the snubber function. The capacitor 210 and the resistor 220 are preferably set in consideration of the switching element 600 newly connected in parallel. However, as will be described later, when a reverse recovery current flows through the freewheeling diode 100, the parallel switching elements 600 are always in a cut-off state. For this reason, the setting of the capacitor 210 and the resistor 220 of the semiconductor snubber circuit 200 corresponds to the setting according to the depletion capacity when the free wheel diode 100 and the switching element 600 are cut off, as in the case described in the first embodiment. Is possible.
つまり、基板領域11については、抵抗220に必要な抵抗値の大きさに応じて、基板の抵抗率や厚みを設定する。例えば抵抗率が数mΩcm〜数百Ωcm、厚さが数十μm〜数百μm程度の基板領域11を用いる。また、キャパシタ210の静電容量についても、必要耐圧を最低限満たし、且つ必要な静電容量が得られるように、誘電領域12の厚みや面積を設定する。遮断状態時(高電圧印加時)に還流ダイオード100及びスイッチング素子600がそれぞれ充電される空乏容量の和に対して、100分の1程度〜100倍ぐらいの範囲でキャパシタ210を選択可能である。しかし、十分なスナバ機能を発揮し、且つ損失の増加を極力抑え、必要となるチップ面積を考慮すると、後述する計算結果が示すように、概ね10分の1程度〜10倍程度の範囲でキャパシタ210を選ぶことが好ましい。第2の実施形態においては、還流ダイオード100及びスイッチング素子600の耐圧よりも高くなるように、例えば誘電領域12の厚みを1μmとし、キャパシタ210の静電容量が還流ダイオード100及びスイッチング素子600の遮断状態時に形成される空乏容量の和と同程度であるとする。
That is, for the substrate region 11, the resistivity and thickness of the substrate are set according to the magnitude of the resistance value necessary for the resistor 220. For example, the substrate region 11 having a resistivity of several mΩcm to several hundreds Ωcm and a thickness of about several tens of μm to several hundreds of μm is used. In addition, with respect to the capacitance of the capacitor 210, the thickness and area of the dielectric region 12 are set so that the required withstand voltage is satisfied at a minimum and the necessary capacitance is obtained. Capacitor 210 can be selected in the range of about 1/100 to about 100 times the sum of the depletion capacities in which freewheeling diode 100 and switching element 600 are charged in the cutoff state (when a high voltage is applied). However, if a sufficient snubber function is exhibited, the increase in loss is suppressed as much as possible, and the required chip area is taken into consideration, the capacitor is approximately in the range of about 1/10 to 10 times as shown in the calculation results described later. It is preferable to select 210. In the second embodiment, for example, the thickness of the dielectric region 12 is set to 1 μm so that the breakdown voltage of the freewheeling diode 100 and the switching element 600 is higher, and the capacitance of the capacitor 210 is the cutoff of the freewheeling diode 100 and the switching element 600. Assume that it is about the same as the sum of depletion capacities formed in the state.
スイッチング素子600が還流ダイオード100及び半導体スナバ回路200と並列に接続された第2の実施形態においても、後述するように、還流ダイオード100に例えばショットキーバリアダイオードを用いた場合にユニポーラ動作によって本質的に発生する電流・電圧の振動現象に対して、静電容量が小さく小サイズのキャパシタ210と抵抗220を有する半導体スナバ回路200を並列接続することで、容易に且つ効果的に振動現象を抑制できる。つまり、バイポーラ動作する還流ダイオードの振動低減用のスナバ回路として、メイン電流が流れる経路にフィルムコンデンサやメタルクラッド抵抗等の外付けディスクリート部品を配線する従来からの手法を用いる必要がない。また、既に述べたように、効果的にスナバ機能を発揮する設計式として一般的に知られているC=1/(2πfR)を満たすように、第2の実施形態においても、半導体スナバ回路200のキャパシタ210と抵抗220を容易に設定することができる。
In the second embodiment in which the switching element 600 is connected in parallel with the free wheeling diode 100 and the semiconductor snubber circuit 200, as will be described later, for example, when a Schottky barrier diode is used for the free wheeling diode 100, the switching element 600 is essentially obtained by unipolar operation. The semiconductor snubber circuit 200 having the small capacitance 210 and the resistor 220 is connected in parallel to the current / voltage vibration phenomenon generated in the capacitor, and the vibration phenomenon can be easily and effectively suppressed. . That is, it is not necessary to use a conventional method of wiring an external discrete component such as a film capacitor or a metal clad resistor in a path through which a main current flows as a snubber circuit for reducing vibration of a free-wheeling diode that performs bipolar operation. Further, as already described, the semiconductor snubber circuit 200 is also provided in the second embodiment so as to satisfy C = 1 / (2πfR), which is generally known as a design formula that effectively exhibits the snubber function. The capacitor 210 and the resistor 220 can be easily set.
第2の実施形態に係る半導体装置10Aの動作について以下に説明する。
The operation of the semiconductor device 10A according to the second embodiment will be described below.
半導体装置10Aは、電力エネルギーの変換手段の1つとして一般的な図27に示すような3相交流モータを動かす所謂インバータや、図28に示すような所謂Hブリッジ等の電力変換装置に用いることができる。例えば図27に示すインバータにおいては、上アームを形成する並列接続されたスイッチング素子Eと受動素子Bからなる半導体装置10Aと、下アームを形成する並列接続されたスイッチング素子Gと受動素子Fからなる半導体装置10Aとを、例えば400Vの電源電圧(+V)に対して逆バイアス接続になるように直列に接続して使用される。この接続が3相分接続され、3相インバータを構成する。図27で使用されるスイッチング素子及び受動素子について、電力変換装置に要求される電力容量若しくは電流容量に応じて、チップサイズやチップ数が決定され、高性能・小サイズ・低コストを兼ね備えた電力変換装置を実現する。
The semiconductor device 10A is used as a so-called inverter that moves a three-phase AC motor as shown in FIG. 27 as a general means for converting power energy, or a so-called H-bridge power converter as shown in FIG. Can do. For example, the inverter shown in FIG. 27 includes a semiconductor device 10A including a switching element E and a passive element B connected in parallel to form an upper arm, and a switching element G and a passive element F connected in parallel to form a lower arm. For example, the semiconductor device 10A is connected in series so as to be reverse-biased with respect to a power supply voltage (+ V) of 400V, for example. This connection is connected for three phases to form a three-phase inverter. With regard to the switching elements and passive elements used in FIG. 27, the chip size and the number of chips are determined according to the power capacity or current capacity required for the power converter, and the power has high performance, small size, and low cost. A conversion device is realized.
図27に示した半導体装置10Aの動作モードは、上アーム又は下アームのどちらかのスイッチング素子がスイッチング動作した場合に、スイッチング動作していないアームのスイッチング素子及び受動素子が連動して、電流を遮断する遮断状態から電流を還流する導通状態へ、そして導通状態から遮断状態へと動作する。ここで、図27に示した3相のうち1相の動作を用いて半導体装置10Aの動作を説明する。更に、一例として下アームのスイッチング素子Gがスイッチング動作をし、上アームのスイッチング素子Eと受動素子Bとが還流動作をする場合について説明する。つまり、図22に示した半導体装置10Aを1アームとして、2つのアームが上下に接続されている場合について説明する。また、以下においては、電力変換装置に高い電流容量が必要とされ、還流ダイオード100、半導体スナバ回路200及びスイッチング素子600の配置された半導体チップが、1アームに付きそれぞれ2チップずつ使用される場合について説明する。
The operation mode of the semiconductor device 10A shown in FIG. 27 is that when either the switching element of the upper arm or the lower arm performs a switching operation, the switching element and the passive element of the arm that is not switching operate in conjunction with each other, It operates from a cut-off state to cut off to a conductive state that circulates current and from a conductive state to a cut-off state. Here, the operation of the semiconductor device 10A will be described using the operation of one phase among the three phases shown in FIG. Further, as an example, a case where the switching element G of the lower arm performs a switching operation and the switching element E and the passive element B of the upper arm perform a reflux operation will be described. That is, the case where the semiconductor device 10A shown in FIG. 22 is one arm and the two arms are connected vertically is described. Further, in the following, a high current capacity is required for the power conversion device, and semiconductor chips on which the freewheeling diode 100, the semiconductor snubber circuit 200, and the switching element 600 are arranged are each used for two chips per arm. Will be described.
下アームのスイッチング素子Gがオンし、スイッチング素子Gに電流が流れている状態においては、上アームのスイッチング素子Eと受動素子Bは逆バイアス状態となり遮断状態になる。
In a state where the switching element G of the lower arm is turned on and a current flows through the switching element G, the switching element E and the passive element B of the upper arm are in a reverse bias state and are in a cut-off state.
導通状態にあるスイッチング素子Gに並列に接続されている受動素子Fにおいて、還流ダイオード100及び半導体スナバ回路200は遮断状態を維持する。還流ダイオード100については、還流ダイオード100であるショットキーバリアダイオードの両端にスイッチング素子Gのオン電圧程度の低い電圧が逆バイアスとして印加されるため、遮断状態である。また、図6に示す半導体スナバ回路200については、キャパシタ210として機能する誘電領域12は電圧が変化するときのみ動作するため、スイッチング素子Gのオン電圧程度の電圧が定常状態で印加された状態では遮断状態である。
In the passive element F connected in parallel to the switching element G in the conductive state, the freewheeling diode 100 and the semiconductor snubber circuit 200 maintain the cutoff state. The freewheeling diode 100 is in a cut-off state because a low voltage such as the ON voltage of the switching element G is applied as a reverse bias across the Schottky barrier diode that is the freewheeling diode 100. In addition, in the semiconductor snubber circuit 200 shown in FIG. 6, the dielectric region 12 functioning as the capacitor 210 operates only when the voltage changes. Therefore, in a state where a voltage about the ON voltage of the switching element G is applied in a steady state. It is in a cut-off state.
つまり、下アームにおいては、スイッチング素子Gの導通時に、スイッチング素子Gに電流の大きさに応じた定常導通損失が発生する。この定常導通損失は熱として発生し、その熱は、半導体チップそのもの、もしくは半導体パッケージ全体、更には電力変換装置全体の性能低下につながる。これは、熱の上昇に伴う性能劣化であったり、耐熱温度を超えることによる破壊であったりする。このため、半導体装置10Aから発生した熱を速やかに放熱するための冷却装置が用いられる。
That is, in the lower arm, when the switching element G is turned on, a steady conduction loss corresponding to the magnitude of the current occurs in the switching element G. This steady conduction loss is generated as heat, and this heat leads to performance degradation of the semiconductor chip itself, the entire semiconductor package, and further the entire power converter. This may be performance degradation due to an increase in heat, or destruction due to exceeding the heat resistance temperature. For this reason, a cooling device for quickly dissipating the heat generated from the semiconductor device 10A is used.
図24に例示した実装構造においては、スイッチング素子600で発生した熱は、コレクタ側の金属膜410、絶縁基板500、裏面金属膜1000、ベースプレート1100、冷却構造体1200の構造体を介して、水流路1300の流体に放熱される。この放熱部にあたる水流路1300までの放熱性が良いほど、スイッチング素子600の損失の増加に伴うスイッチング素子600の温度の上昇が抑えられる。つまり、スイッチング素子600の最大温度を所定の温度に制限した場合、放熱性が良いほど、スイッチング素子600の損失を許容でき、即ち、より大きな電流密度で電流を流すことができる。このことから、放熱性が高いほど、スイッチング素子600の最大使用電流の範囲を拡大することができる。
In the mounting structure illustrated in FIG. 24, the heat generated in the switching element 600 flows through the collector-side metal film 410, the insulating substrate 500, the back surface metal film 1000, the base plate 1100, and the cooling structure 1200. Heat is dissipated to the fluid in the path 1300. The better the heat dissipation to the water flow path 1300 corresponding to the heat radiating portion, the more the temperature rise of the switching element 600 accompanying the increase in the loss of the switching element 600 can be suppressed. That is, when the maximum temperature of the switching element 600 is limited to a predetermined temperature, the better the heat dissipation, the more loss of the switching element 600 can be allowed, that is, the current can flow with a larger current density. From this, the range of the maximum use current of the switching element 600 can be expanded, so that heat dissipation is high.
第2の実施形態においても、第1の実施形態と同様に、放熱距離tは小さいほど放熱性能が高まり、また放熱距離t間に形成される構造材料の熱抵抗特性が小さいほど放熱性能が高まる。一方、チップ間距離dが大きいほど放熱性が高まるが、実装面積が増えてしまうために小型化・低コスト化の面では不利になってしまう。所定の熱源からの熱拡散は45度の角度で広がるように近似されるため、放熱距離tに対してチップ間距離dの大きさが約2倍以上であれば、各熱源間の熱の干渉が起こりにくい。
Also in the second embodiment, as in the first embodiment, the smaller the heat radiation distance t, the higher the heat radiation performance, and the smaller the thermal resistance characteristic of the structural material formed between the heat radiation distance t, the higher the heat radiation performance. . On the other hand, the heat dissipation increases as the inter-chip distance d increases, but the mounting area increases, which is disadvantageous in terms of downsizing and cost reduction. Since the thermal diffusion from a predetermined heat source is approximated to spread at an angle of 45 degrees, if the size of the inter-chip distance d is about twice or more than the heat radiation distance t, the heat interference between the heat sources. Is unlikely to occur.
第2の実施形態においては、実装面積を無駄に増やさずに、スイッチング素子600の配置されたスイッチング素子チップを複数含む半導体装置10Aの放熱性を向上するチップ実装配置を採用している。上述したように、スイッチング素子600は、ターンオン時並びに定常導通時に相応の損失が生じ発熱するが、半導体スナバ回路200は、還流ダイオード100に比べてターンオン時の過渡動作時の損失が小さく、且つ定常導通時にはほとんど損失がないことから、ほとんど発熱しない。
In the second embodiment, a chip mounting arrangement is employed that improves the heat dissipation of the semiconductor device 10A including a plurality of switching element chips on which the switching elements 600 are arranged without unnecessarily increasing the mounting area. As described above, the switching element 600 generates heat due to a corresponding loss at the time of turn-on and steady conduction, but the semiconductor snubber circuit 200 has a smaller loss at the time of transient operation at turn-on than the freewheeling diode 100 and is steady. Since there is almost no loss during conduction, almost no heat is generated.
また、第2の実施形態においては、図22及び図24に示すように、スイッチング素子600を配置した2つのスイッチング素子チップの間に、半導体スナバ回路200が配置されたスナバチップが実装されている。このため、実装するチップ間の距離が製造バラつきに対応する余裕代のみである最も高密度な実装の場合でも、熱源となるスイッチング素子600同士を、少なくともスナバチップの幅以上に離して実装することができる。このため、例えば、スナバチップをスイッチング素子チップ間に実装せずに、スイッチング素子チップのどちらかのみに隣接させて実装した場合に比べて、スイッチング素子チップの放熱性を向上することができる。更に、図24に示したように、放熱距離tに対してチップ間距離dの大きさを2倍以上にすれば、各熱源となるスイッチング素子600間の熱の干渉が起こりにくいため、より放熱性能が高まる。このことにより、最小限度の実装面積で高い冷却効率を得ることができる。
Further, in the second embodiment, as shown in FIGS. 22 and 24, a snubber chip in which a semiconductor snubber circuit 200 is arranged is mounted between two switching element chips in which a switching element 600 is arranged. For this reason, even in the case of the highest density mounting in which the distance between the mounted chips is only a margin for manufacturing variations, the switching elements 600 serving as heat sources can be mounted at least as wide as the width of the snubber chip. it can. For this reason, for example, the heat dissipation of the switching element chip can be improved as compared with the case where the snubber chip is not mounted between the switching element chips but mounted adjacent to only one of the switching element chips. Furthermore, as shown in FIG. 24, if the inter-chip distance d is more than twice as large as the heat radiation distance t, heat interference between the switching elements 600 serving as the heat sources hardly occurs. Increases performance. As a result, high cooling efficiency can be obtained with a minimum mounting area.
このように、第2の実施形態に係るスイッチング素子600及び半導体スナバ回路200の動作メカニズムにあった実装配置とすることで、第2の実施形態に係る半導体装置10Aの性能を更に向上することができる。
As described above, the mounting arrangement suitable for the operation mechanism of the switching element 600 and the semiconductor snubber circuit 200 according to the second embodiment can further improve the performance of the semiconductor device 10A according to the second embodiment. it can.
上アームのスイッチング素子Eと受動素子Bについても、スイッチング素子Gが導通時において、電源電圧程度の逆バイアス電圧が印加されているため、遮断状態を維持する。これは、図26に示すスイッチング素子600であるIGBTについては、エミッタ端子301とコレクタ端子401間に逆バイアス電圧が印加されるため、ドリフト領域23中にはウェル領域24とのPN接合部から伸びた空乏層が形成され遮断状態が維持されるためである。また、図5に示した還流ダイオード100であるショットキーバリアダイオードにおいては、表面電極3と裏面電極4間に逆バイアス電圧が印加されるため、ドリフト領域2中には表面電極3とのショットキー接合部から伸びた空乏層が生じ遮断状態が維持される。図6に示した半導体スナバ回路200も、キャパシタ210として機能する誘電領域12が高電圧により充電された状態になり、遮断状態を維持する。
The switching element E and the passive element B of the upper arm are also maintained in the cut-off state because the reverse bias voltage of about the power supply voltage is applied when the switching element G is conductive. This is because the reverse bias voltage is applied between the emitter terminal 301 and the collector terminal 401 for the IGBT which is the switching element 600 shown in FIG. 26, so that the drift region 23 extends from the PN junction with the well region 24. This is because a depletion layer is formed and the cutoff state is maintained. Further, in the Schottky barrier diode which is the freewheeling diode 100 shown in FIG. 5, a reverse bias voltage is applied between the front surface electrode 3 and the back surface electrode 4. A depletion layer extending from the junction is generated and the cut-off state is maintained. Also in the semiconductor snubber circuit 200 shown in FIG. 6, the dielectric region 12 functioning as the capacitor 210 is charged with a high voltage and maintains the cutoff state.
このように、下アームのスイッチング素子Gが導通状態の時には、上下アーム共に受動素子がショットキーバリアダイオードのみで構成されている従来技術と同様の効果を有する。
As described above, when the switching element G of the lower arm is in the conductive state, both the upper and lower arms have the same effect as that of the prior art in which the passive element is configured only by the Schottky barrier diode.
次に、下アームのスイッチング素子Gがターンオフして遮断状態に移行する場合について説明する。
Next, the case where the switching element G of the lower arm is turned off and shifts to the cutoff state will be described.
図27に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオフする際に、電圧上昇と電流遮断の位相がずれるため、導通時の電流をほぼ維持した状態で、まずスイッチング素子Gの電圧上昇が起こる。
In the motor inverter circuit (L load circuit) as shown in FIG. 27, when the switching element G is turned off, the phase of the voltage rise and the current interruption is shifted. The voltage of the element G increases.
一方、ターンオフするスイッチング素子Gに並列に接続されている受動素子Fには過渡電流が流れる。つまり、スイッチング素子Gの出力電圧上昇に伴って、受動素子Fに印加される電圧が、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧に変化し、これにより還流ダイオード100及び半導体スナバ回路200共に、電圧変化の速度に応じた過渡電流が流れる。
On the other hand, a transient current flows through the passive element F connected in parallel to the switching element G to be turned off. That is, as the output voltage of the switching element G rises, the voltage applied to the passive element F changes from a low reverse bias voltage such as an on-voltage to a high reverse bias voltage such as a power supply voltage. In both 100 and the semiconductor snubber circuit 200, a transient current corresponding to the speed of voltage change flows.
即ち、図5に示す還流ダイオード100においては、印加電圧の上昇に伴って表面電極3側からドリフト領域2中に空乏層が広がり、電子が裏面電極4側に過渡電流として流れる。図6に示す半導体スナバ回路200においては、キャパシタ210の静電容量として働く誘電領域12が印加電圧に応じて充電されるため、過渡電流が流れる。このとき、半導体スナバ回路200の誘電領域12におけるキャパシタ容量の充電作用によって、スイッチング素子Gのコレクタ−エミッタ間に生じる過渡的な電圧上昇が緩和され、回路中に含まれる寄生インダクタンスによるサージ電圧の発生が抑制される。つまり、第2の実施形態においては、スイッチング素子600を還流ダイオード100及び半導体スナバ回路200と並列接続することにより、スイッチング素子600がターンオフ動作をする際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧が低減され、より安定した動作を実現することができる。
That is, in the free-wheeling diode 100 shown in FIG. 5, a depletion layer spreads from the surface electrode 3 side into the drift region 2 as the applied voltage increases, and electrons flow as a transient current to the back electrode 4 side. In the semiconductor snubber circuit 200 shown in FIG. 6, since the dielectric region 12 serving as the capacitance of the capacitor 210 is charged according to the applied voltage, a transient current flows. At this time, a transient voltage rise generated between the collector and the emitter of the switching element G is mitigated by the charging action of the capacitor capacitance in the dielectric region 12 of the semiconductor snubber circuit 200, and a surge voltage is generated due to the parasitic inductance included in the circuit. Is suppressed. That is, in the second embodiment, by connecting the switching element 600 in parallel with the free wheeling diode 100 and the semiconductor snubber circuit 200, even when the switching element 600 performs a turn-off operation, element breakdown and other peripheral circuits are prevented. Surge voltage causing malfunction or the like is reduced, and more stable operation can be realized.
そして、スイッチング素子600の電圧上昇後、電流は所定の速度で遮断する。このとき、第2の実施形態で一例として挙げたIGBTでは、導通時に基板領域21から注入されたホール電流の影響で電流の遮断速度は制限され損失は生じるものの、電流遮断による振動現象は起こりにくく、結果として安定動作する。そして、スイッチング素子600の電流が遮断された後は、下アームのスイッチング素子G及び受動素子Fは定常オフ状態となり、遮断状態を維持する。
Then, after the voltage of the switching element 600 rises, the current is cut off at a predetermined speed. At this time, in the IGBT described as an example in the second embodiment, although the current interruption speed is limited and a loss occurs due to the influence of the hole current injected from the substrate region 21 during conduction, the vibration phenomenon due to the current interruption is unlikely to occur. As a result, it operates stably. After the current of the switching element 600 is cut off, the lower arm switching element G and the passive element F are in a steady off state and maintain the cut-off state.
スイッチング素子600のターンオフ動作時においても、図24に例示した実装構造にすることで、スイッチング素子600からなる2つのスイッチング素子チップの放熱性を向上することができる。
Even during the turn-off operation of the switching element 600, the heat dissipation of the two switching element chips formed of the switching element 600 can be improved by adopting the mounting structure illustrated in FIG.
一方、上アームのスイッチング素子Eと並列に接続されている受動素子Bは、スイッチング素子Gのターンオフ動作に連動して、順バイアス状態となり導通状態に移行する。即ち、図5に示した還流ダイオード100のドリフト領域2中に広がっていた空乏層が後退し、表面電極3とドリフト領域2との間に形成されているショットキー接合部にショットキー障壁高さに応じた順バイアス電圧が印加され、還流ダイオード100は導通状態となる。このとき、還流ダイオード100に流れる電流は、ドリフト領域2中をほぼ裏面電極4側から供給される電子電流のみで構成されており、還流ダイオード100はユニポーラ動作をする。
On the other hand, the passive element B connected in parallel with the switching element E of the upper arm becomes a forward bias state in conjunction with the turn-off operation of the switching element G and shifts to the conductive state. That is, the depletion layer extending in the drift region 2 of the free-wheeling diode 100 shown in FIG. 5 recedes, and the Schottky barrier height formed at the Schottky junction formed between the surface electrode 3 and the drift region 2 is increased. A forward bias voltage according to the above is applied, and the freewheeling diode 100 becomes conductive. At this time, the current flowing through the freewheeling diode 100 is constituted only by the electron current supplied from the back electrode 4 side in the drift region 2, and the freewheeling diode 100 performs a unipolar operation.
また、図6に示す半導体スナバ回路200においても、還流ダイオード100と同様に、高電圧の逆バイアス状態から低電圧の順バイアス状態に移行するため、誘電領域12に充電されていた電荷が放電され、過渡電流が流れる。しかしながら第2の実施形態では、誘電領域12のキャパシタ容量が、還流ダイオード100及びスイッチング素子600の遮断時に形成される空乏容量と同程度であり、非常に小さい。このため、放電によって流れる過渡電流の大きさは、半導体スナバ回路200に並列接続された還流ダイオード100に流れる順バイアス電流に比べて非常に小さく、動作にはほとんど影響しない。
Also, in the semiconductor snubber circuit 200 shown in FIG. 6, similarly to the freewheeling diode 100, the charge charged in the dielectric region 12 is discharged because the high voltage reverse bias state shifts to the low voltage forward bias state. , Transient current flows. However, in the second embodiment, the capacitor capacity of the dielectric region 12 is almost the same as the depletion capacity formed when the free wheel diode 100 and the switching element 600 are cut off, and is very small. For this reason, the magnitude of the transient current that flows due to the discharge is much smaller than the forward bias current that flows through the free-wheeling diode 100 connected in parallel to the semiconductor snubber circuit 200 and has little effect on the operation.
また、受動素子Bに並列接続されているスイッチング素子Eについても、コレクタ−エミッタ間の電圧は逆バイアス電圧状態から順バイアス状態に移行するものの、ゲート信号はオフ状態を維持するように制御され、更に基板領域21とバッファ領域22間のPN接合が逆バイアス状態となるため、オフ状態を維持する。ただし、コレクタ−エミッタ間の電圧状態が変位するため、スイッチング素子600中のドリフト領域23中に生じていた空乏層の容量変化に伴うキャパシタの放電による過渡電流は流れる。しかし、半導体スナバ回路200と同様に、この過渡電流はスイッチング素子600と並列接続された還流ダイオード100に流れる順バイアス電流に比べて非常に小さく、動作にはほとんど影響しない。そして、半導体スナバ回路200及びスイッチング素子600は、バイアス電圧の変化に伴う過渡電流が流れた後は、順バイアス状態と定常状態に移行するため遮断状態となり、還流ダイオード100のみが導通状態となる。
In addition, for the switching element E connected in parallel to the passive element B, the voltage between the collector and the emitter shifts from the reverse bias voltage state to the forward bias state, but the gate signal is controlled to maintain the OFF state. Furthermore, since the PN junction between the substrate region 21 and the buffer region 22 is in a reverse bias state, the off state is maintained. However, since the voltage state between the collector and the emitter is displaced, a transient current due to the capacitor discharge accompanying the capacitance change of the depletion layer generated in the drift region 23 in the switching element 600 flows. However, similar to the semiconductor snubber circuit 200, this transient current is very small compared to the forward bias current flowing through the freewheeling diode 100 connected in parallel with the switching element 600, and hardly affects the operation. Then, the semiconductor snubber circuit 200 and the switching element 600 are cut off because a transition is made between the forward bias state and the steady state after the transient current accompanying the change in the bias voltage flows, and only the freewheeling diode 100 is turned on.
第2の実施形態において、還流ダイオード100が炭化珪素材料の半導体基体からなるショットキーバリアダイオードで構成されている場合、一般的なシリコン材料からなるPN接合ダイオードに比べて、ドリフト領域2の抵抗を低く形成することができる。このため、順バイアス導通時の導通損失を低減しているが、この導通時に、還流ダイオード100は電流の大きさに応じて定常導通損失が発生する。この定常導通損失は熱として発生するため、半導体装置10Aから発生した熱を速やかに放熱するための冷却装置が用いられる。
In the second embodiment, when the freewheeling diode 100 is formed of a Schottky barrier diode made of a silicon carbide semiconductor substrate, the resistance of the drift region 2 is lower than that of a PN junction diode made of a general silicon material. It can be formed low. For this reason, although the conduction loss at the time of forward bias conduction | electrical_connection is reduced, the stationary conduction loss generate | occur | produces according to the magnitude | size of an electric current at the free-wheeling diode 100 at the time of this conduction | electrical_connection. Since this steady conduction loss is generated as heat, a cooling device is used for quickly radiating the heat generated from the semiconductor device 10A.
既に述べたように、図25に例示した実装構造においては、還流ダイオード100で発生した熱は、金属膜410、絶縁基板500、裏面金属膜1000、ベースプレート1100、冷却構造体1200の構造体を介して、水流路1300の流体に放熱される。この放熱部にあたる水流路1300までの放熱性が良いほど、還流ダイオード100の損失の増加に伴う還流ダイオード100の温度の上昇が抑えられる。つまり、還流ダイオード100の最大温度を所定の温度に制限した場合、放熱性が良いほど、還流ダイオード100の損失を許容でき、より大きな電流密度で電流を流すことができる。このことから、放熱性が高いほど、還流ダイオード100の最大使用電流の範囲を拡大することができる。
As described above, in the mounting structure illustrated in FIG. 25, the heat generated by the freewheeling diode 100 is transmitted through the structure of the metal film 410, the insulating substrate 500, the back surface metal film 1000, the base plate 1100, and the cooling structure 1200. The heat is radiated to the fluid in the water flow path 1300. The better the heat dissipation to the water flow path 1300 corresponding to the heat radiating portion, the lower the temperature of the reflux diode 100 associated with the increase in the loss of the reflux diode 100. That is, when the maximum temperature of the freewheeling diode 100 is limited to a predetermined temperature, the better the heat dissipation, the more loss of the freewheeling diode 100 can be tolerated and the current can flow with a larger current density. From this, the range of the maximum working current of the free-wheeling diode 100 can be expanded as the heat dissipation is higher.
次に、下アームのスイッチング素子Gがターンオンし、再びスイッチング素子Gがオン状態に移行する動作について説明する。
Next, an operation in which the switching element G of the lower arm is turned on and the switching element G is turned on again will be described.
図27に示したモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオンする際には、電流上昇と電圧低下の位相がずれる。このため、比較的高い電圧が印加された状態で、スイッチング素子Gに電流が流れ始める。スイッチング素子Gに並列接続されている受動素子Fには過渡電流が流れる。これは、スイッチング素子Gに電流が流れてコレクタ−エミッタ間の電圧が低下するのに伴って、受動素子Fに印加される電圧が電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い逆バイアス電圧に変化し、この電圧変化の速度に応じた過渡電流が還流ダイオード100及び半導体スナバ回路200に流れる。このとき、図5に示す還流ダイオード100においては、電圧の減少に伴ってドリフト領域2中に広がっていた空乏層は表面電極3側に徐々に狭まり、裏面電極4側からドリフト領域2中に電子が過渡電流として流れる。また、図6に示す半導体スナバ回路200においては、キャパシタ容量として働く誘電領域12が印加電圧の減少と共に放電されるため過渡電流が流れる。
In the motor inverter circuit (L load circuit) shown in FIG. 27, when the switching element G is turned on, the phases of current increase and voltage decrease are shifted. For this reason, a current starts to flow through the switching element G in a state where a relatively high voltage is applied. A transient current flows through the passive element F connected in parallel to the switching element G. This is because as the current flows through the switching element G and the voltage between the collector and the emitter decreases, the voltage applied to the passive element F decreases from a high reverse bias voltage such as a power supply voltage to a low ON voltage. It changes to a reverse bias voltage, and a transient current corresponding to the speed of this voltage change flows through the freewheeling diode 100 and the semiconductor snubber circuit 200. At this time, in the free-wheeling diode 100 shown in FIG. 5, the depletion layer that has spread in the drift region 2 as the voltage decreases gradually narrows to the surface electrode 3 side, and electrons enter the drift region 2 from the back electrode 4 side. Flows as a transient current. In the semiconductor snubber circuit 200 shown in FIG. 6, a transient current flows because the dielectric region 12 serving as a capacitor capacitance is discharged as the applied voltage decreases.
この過渡電流は、還流ダイオード100及び半導体スナバ回路200と並列接続するスイッチング素子600に流れるターンオン電流と比べるとほとんど影響がない大きさである。このように、下アームの半導体スナバ回路200及び還流ダイオード100は過渡電流が流れた後は定常状態に移行し電流は遮断されるため、スイッチング素子600のみが導通状態となる。
This transient current has a magnitude that hardly affects the turn-on current flowing through the switching element 600 connected in parallel with the free wheeling diode 100 and the semiconductor snubber circuit 200. Thus, since the semiconductor snubber circuit 200 and the freewheeling diode 100 in the lower arm transition to a steady state after the transient current flows and the current is cut off, only the switching element 600 is in a conductive state.
一方、上アームのスイッチング素子Eと並列に接続されている受動素子Bは、下アームのスイッチング素子Gのターンオン動作に連動して、逆バイアス状態となり遮断状態に移行する。図5に示すショットキーバリアダイオードにおいては、裏面電極4側からドリフト領域2中に供給される電子による電子電流が順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がショットキー接合部のショットキー障壁高さに応じた電圧以下になり、更には、ショットキー接合部に逆バイアス電圧が印加されはじめると、ドリフト領域2中には表面電極3とのショットキー接合部から伸びた空乏層が広がり遮断状態へと移行する。
On the other hand, the passive element B connected in parallel with the switching element E of the upper arm enters a reverse bias state and shifts to a cutoff state in conjunction with the turn-on operation of the switching element G of the lower arm. In the Schottky barrier diode shown in FIG. 5, the electron current due to electrons supplied from the back electrode 4 side into the drift region 2 decreases as the forward bias voltage decreases. When the forward bias voltage becomes equal to or lower than the voltage corresponding to the Schottky barrier height of the Schottky junction, and when the reverse bias voltage starts to be applied to the Schottky junction, the surface electrode 3 is formed in the drift region 2. The depletion layer extending from the Schottky junction spreads out and shifts to the cutoff state.
導通状態から遮断状態に移行する際に、還流ダイオード100の素子内部に蓄積されていた過剰キャリアが消滅する過程において、過渡的に発生する電流が逆回復電流である。この逆回復電流は、受動素子B及び下アームのスイッチング素子Gに過渡電流として流れ、それぞれの素子において損失(ここでは逆回復損失と呼ぶ)が発生する。このことから、還流ダイオード100で発生する逆回復電流は極力小さいほうがよい。
When transitioning from the conduction state to the cutoff state, the transiently generated current is the reverse recovery current in the process in which excess carriers accumulated in the element of the freewheeling diode 100 disappear. This reverse recovery current flows as a transient current through the passive element B and the switching element G of the lower arm, and a loss (herein referred to as reverse recovery loss) occurs in each element. For this reason, the reverse recovery current generated in the freewheeling diode 100 should be as small as possible.
第2の実施形態において、還流ダイオード100を炭化珪素からなる半導体材料で形成したユニポーラ動作のショットキーバリアダイオードで形成した場合、一般的なシリコンで形成されたPN接合ダイオードに比べるとこの逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。
In the second embodiment, when the freewheeling diode 100 is formed of a unipolar Schottky barrier diode formed of a semiconductor material made of silicon carbide, this reverse recovery current is compared with a PN junction diode formed of general silicon. Is much smaller. That is, reverse recovery loss can be greatly reduced.
更に、第2の実施形態は、受動素子がショットキーバリアダイオードのみで構成されている従来技術の場合には本質的に解決できなかった、ユニポーラ動作に起因する逆回復動作時の電流・電圧の振動現象を抑制する機能を有する。即ち、第2の実施形態では、還流ダイオード100において順バイアス電流が減少してゼロになると、ドリフト領域2中に逆バイアス電圧による空乏層が形成され、過剰キャリアで構成される逆回復電流が流れ始める。この逆バイアス電圧が印加されるのとほぼ同時に、スイッチング素子600及び半導体スナバ回路200中の誘電領域12からなるキャパシタ210にも同等の逆バイアス電圧が印加され、スイッチング素子600及び半導体スナバ回路200中にも相応の過渡電流が流れ始める。この半導体スナバ回路200に流れる過渡電流は、誘電領域12からなるキャパシタの大きさと基板領域11の抵抗成分の大きさで決まり、自由に設計することができる。
Furthermore, in the second embodiment, the current / voltage at the time of reverse recovery operation due to unipolar operation, which could not be essentially solved in the case of the prior art in which the passive element is configured only by the Schottky barrier diode, Has the function of suppressing vibration phenomena. That is, in the second embodiment, when the forward bias current decreases and becomes zero in the freewheeling diode 100, a depletion layer due to the reverse bias voltage is formed in the drift region 2, and a reverse recovery current composed of excess carriers flows. start. At substantially the same time as the reverse bias voltage is applied, an equivalent reverse bias voltage is also applied to the capacitor 210 formed of the dielectric region 12 in the switching element 600 and the semiconductor snubber circuit 200, so that the switching element 600 and the semiconductor snubber circuit 200 The corresponding transient current begins to flow. The transient current flowing through the semiconductor snubber circuit 200 is determined by the size of the capacitor formed of the dielectric region 12 and the size of the resistance component of the substrate region 11, and can be designed freely.
この並列に接続された半導体スナバ回路200の効果は、第1の実施形態で説明したように3つある。即ち、(1)還流ダイオード100に流れる順バイアス電流の遮断速度を高速に設定することができるため、メイン電流の遮断に伴う損失を低減できる;(2)還流ダイオード100が逆回復動作に入ったときにサージ電圧そのものを低減できる;(3)寄生インダクタンスLsで生じたエネルギーが吸収され、振動現象を素早く収束することができる。
There are three effects of the semiconductor snubber circuit 200 connected in parallel as described in the first embodiment. That is, (1) since the cutoff speed of the forward bias current flowing through the freewheeling diode 100 can be set to a high speed, the loss accompanying the interruption of the main current can be reduced; (2) the freewheeling diode 100 has entered reverse recovery operation. Sometimes the surge voltage itself can be reduced; (3) The energy generated by the parasitic inductance Ls is absorbed and the vibration phenomenon can be quickly converged.
このように、第2の実施形態に係る半導体装置10Aにおいては、還流ダイオード100が有する過渡損失ならびに導通損失を低減する性能を有すると同時に、半導体スナバ回路200を用いることでユニポーラ動作に起因する振動現象を解決することができる。
Thus, the semiconductor device 10A according to the second embodiment has the performance of reducing the transient loss and conduction loss of the freewheeling diode 100, and at the same time, the vibration caused by the unipolar operation by using the semiconductor snubber circuit 200. The phenomenon can be solved.
本発明の第2の実施形態においては、還流ダイオード100及びスイッチング素子600に流れる過渡電流が、高々ドリフト領域2及びドリフト領域23に空乏層が形成される際に発生するキャリアのみからなる過渡電流であることに着目し、スナバ回路を静電容量の小さい半導体スナバ回路200で形成している点が従来技術と異なる。更に、第2の実施形態で説明した構成により、過渡損失と導通損失を低減する性能と振動現象を抑制する上で、従来技術にはない以下の新たな効果を奏する。
In the second embodiment of the present invention, the transient current flowing in the freewheeling diode 100 and the switching element 600 is a transient current consisting of only carriers generated when a depletion layer is formed in the drift region 2 and the drift region 23 at most. It is different from the prior art in that the snubber circuit is formed by a semiconductor snubber circuit 200 having a small electrostatic capacity, paying attention to a certain point. Further, the configuration described in the second embodiment provides the following new effects not found in the prior art in suppressing the performance and vibration phenomenon of reducing transient loss and conduction loss.
1つの効果は、ユニポーラ動作をする還流ダイオード100及びスイッチング素子600に所定のキャパシタ容量及び抵抗値をもつ半導体スナバ回路200を並列接続すると、還流ダイオード100が動作する全電流範囲、全温度範囲において、スナバ機能が有効に働くということである。上述したように、ショットキーバリアダイオードの逆回復時に発生する逆回復電流は、逆バイアス電圧によって還流ダイオード100及びスイッチング素子600に空乏層が生じた際に発生する過剰キャリアのみで構成されているため、還流動作時に流れていた電流の大きさによらず、毎回ほぼ一定の逆回復電流が流れる。同様の理由で、還流ダイオード100は動作温度にもほとんど影響を受けず、ほぼ一定の逆回復電流が流れる。このため、全ての電流範囲、温度範囲において、過渡損失を低減し、且つ振動現象を抑制することができる。これらは、一般的なPN接合ダイオードとの組み合わせでは得られない効果である。
One effect is that when the semiconductor snubber circuit 200 having a predetermined capacitor capacity and resistance value is connected in parallel to the freewheeling diode 100 and the switching element 600 that perform unipolar operation, in the entire current range and the entire temperature range in which the freewheeling diode 100 operates. The snubber function works effectively. As described above, the reverse recovery current generated at the time of reverse recovery of the Schottky barrier diode is composed only of excess carriers generated when a depletion layer is generated in the freewheeling diode 100 and the switching element 600 by the reverse bias voltage. Regardless of the magnitude of the current flowing during the reflux operation, a substantially constant reverse recovery current flows every time. For the same reason, the freewheeling diode 100 is hardly affected by the operating temperature, and a substantially constant reverse recovery current flows. For this reason, transient loss can be reduced and the vibration phenomenon can be suppressed in all current ranges and temperature ranges. These are effects that cannot be obtained in combination with a general PN junction diode.
他の効果は、図23に示すようにスナバ回路を半導体スナバ回路200で形成することで、還流ダイオード100及びスイッチング素子600の直近に低インダクタンスで半導体スナバ回路200を実装することができ、更に過渡損失を低減し且つ振動現象を抑制できる点である。これは、既に述べたように、寄生インダクタンスが小さいほどスナバ回路に流れる過渡電流が流れやすく、還流ダイオードに流れる逆回復電流の遮断速度を緩和しやすいこと、及び、キャパシタの耐圧範囲でスイッチング時間を速くできることによる。したがって、第2の実施形態においても、ディスクリート部品のキャパシタや抵抗を用いる従来のスナバ回路の場合に比べて寄生インダクタンスを低減することで、スイッチング時間を短縮し過渡損失を低減できるとともに、逆回復電流の遮断速度を適切に緩和し振動現象を抑制することができる。
Another effect is that the semiconductor snubber circuit 200 is formed by the semiconductor snubber circuit 200 as shown in FIG. 23, so that the semiconductor snubber circuit 200 can be mounted with a low inductance in the immediate vicinity of the freewheeling diode 100 and the switching element 600. It is a point which can reduce a loss and suppress a vibration phenomenon. As described above, the smaller the parasitic inductance, the easier the transient current that flows in the snubber circuit flows, the easier it is to relax the reverse recovery current cutoff speed that flows in the freewheeling diode, and the switching time within the withstand voltage range of the capacitor. It depends on what you can do fast. Therefore, also in the second embodiment, by reducing the parasitic inductance as compared with the conventional snubber circuit using a discrete component capacitor or resistor, the switching time can be shortened and the transient loss can be reduced, and the reverse recovery current can be reduced. It is possible to appropriately relax the blocking speed of and suppress the vibration phenomenon.
また、既に述べたように、スナバ回路を還流ダイオードの直近に実装することにより、不要なノイズ放射が低減される。これにより、ノイズによる制御回路等の誤動作を防ぐことができる。
Further, as already described, unnecessary noise emission is reduced by mounting the snubber circuit in the immediate vicinity of the freewheeling diode. Thereby, it is possible to prevent malfunction of the control circuit and the like due to noise.
更に、第2の実施形態においては、スナバ回路を半導体スナバ回路200で形成することで、還流ダイオード100及びスイッチング素子600と同様の実装工程を用いて電力変換装置を構成することができる。このため、簡便で且つ容易に振動現象を抑制することができるとともに、従来技術のスナバ回路に比べて必要な体積も大幅に低減できる。
Furthermore, in the second embodiment, by forming the snubber circuit with the semiconductor snubber circuit 200, it is possible to configure the power conversion device using the same mounting process as the free wheel diode 100 and the switching element 600. Therefore, the vibration phenomenon can be easily and easily suppressed, and the required volume can be greatly reduced as compared with the conventional snubber circuit.
また、半導体スナバ回路200の抵抗成分を半導体基体で形成し図23に示すような半導体パッケージに直接実装することができる。このため、高い放熱性を得ることができる。その結果、外付けの抵抗等を使用する場合に比べて、より高密度の抵抗設計が可能となる。つまり、破壊に対する耐性が高くより小型化が実現可能である。
Further, the resistance component of the semiconductor snubber circuit 200 can be formed of a semiconductor substrate and directly mounted on a semiconductor package as shown in FIG. For this reason, high heat dissipation can be obtained. As a result, it is possible to design a resistor with a higher density than when an external resistor or the like is used. That is, the resistance to destruction is high and further downsizing can be realized.
また、第1の実施形態で例示したように、還流ダイオード100を炭化珪素からなるショットキーバリアダイオードで構成することで、本発明の効果を最大限に引き出すことができる。つまり、還流ダイオード100を炭化珪素等のワイドバンドギャップ半導体で構成することで、より顕著に導通損失の低減と振動現象の緩和を両立することができる。還流ダイオード100の半導体材料に、炭化珪素以外の窒化ガリウムやダイヤモンド等のワイドギャップ半導体を用いても、同様の効果を得ることができる。
Further, as exemplified in the first embodiment, the effect of the present invention can be maximized by configuring the freewheeling diode 100 with a Schottky barrier diode made of silicon carbide. That is, by configuring the free-wheeling diode 100 with a wide band gap semiconductor such as silicon carbide, it is possible to more remarkably reduce both the conduction loss and the vibration phenomenon. Even when a wide gap semiconductor such as gallium nitride or diamond other than silicon carbide is used as the semiconductor material of the freewheeling diode 100, the same effect can be obtained.
逆回復動作時においても、図25に例示した実装構造にすることで、還流ダイオードチップが2つの場合でも、放熱性を向上することができる。
Even during the reverse recovery operation, the mounting structure illustrated in FIG. 25 can improve heat dissipation even when there are two free-wheeling diode chips.
また、第2の実施形態においても、第1の実施形態で説明した図10に示した構成に対応する、抵抗220とダイオード230が並列接続する構成であってもよい。これは、キャパシタ210と抵抗220を少なくとも有するように構成された半導体スナバ回路200であれば、上記と同様の効果を得ることができるためである。
In the second embodiment, the resistor 220 and the diode 230 may be connected in parallel corresponding to the configuration shown in FIG. 10 described in the first embodiment. This is because the semiconductor snubber circuit 200 configured to have at least the capacitor 210 and the resistor 220 can obtain the same effect as described above.
また、実装形態についても、第1の実施形態と同様に、図11に対応する実装形態を用いてもよいし、他の実装形態を用いてもよい。また、第2の実施形態においては、還流ダイオードチップ、スナバチップ及びスイッチング素子チップがそれぞれ2チップずつの場合を説明したが、図12に対応するように、還流ダイオードチップやスイッチング素子チップがそれぞれ3チップ以上であってもよい。また、コレクタ端子及びエミッタ端子の両面を半田等で実装する方式としてもよい。両面を半田等で実装することで冷却性能が向上するため、還流ダイオード100の放熱性及び半導体スナバ回路200の抵抗220の放熱性が増すため、より高密度に実装することができる。
As for the mounting form, the mounting form corresponding to FIG. 11 may be used as in the first embodiment, or another mounting form may be used. In the second embodiment, the case where there are two free-wheeling diode chips, snubber chips, and switching element chips has been described. However, as shown in FIG. 12, there are 3 free-wheeling diode chips and 3 switching element chips. It may be the above. Moreover, it is good also as a system which mounts both surfaces of a collector terminal and an emitter terminal with solder. Since the cooling performance is improved by mounting both surfaces with solder or the like, the heat dissipation performance of the freewheeling diode 100 and the heat dissipation performance of the resistor 220 of the semiconductor snubber circuit 200 are increased.
また、第2の実施形態の説明において、半導体スナバ回路200の構造の一例として図6を参照して説明したが、第1の実施形態と同様に、キャパシタ210を図13〜図16に示した構造で形成し、抵抗220を図13、14に示した構造で形成してもよい。
In the description of the second embodiment, the semiconductor snubber circuit 200 has been described with reference to FIG. 6 as an example of the structure of the semiconductor snubber circuit 200. As in the first embodiment, the capacitor 210 is illustrated in FIGS. The resistor 220 may be formed with the structure shown in FIGS.
また、第2の実施形態においても、半導体スナバ回路200の支持基体としてシリコンからなる半導体材料を用いた場合を一例としてあげたが、例えば図19に示したように、窒化シリコンや窒化アルミやアルミナ等の絶縁基板材料を基板領域として用いてももちろんよい。なお、図19においては、絶縁基板18と抵抗領域19とが接する場合を示しているが、それらの間に金属膜や半田等の接合材料が形成されていてもよい。
Also, in the second embodiment, the case where a semiconductor material made of silicon is used as the support base of the semiconductor snubber circuit 200 is taken as an example. For example, as shown in FIG. 19, silicon nitride, aluminum nitride, or alumina is used. Of course, an insulating substrate material such as a substrate region may be used. Although FIG. 19 shows the case where the insulating substrate 18 and the resistance region 19 are in contact with each other, a bonding material such as a metal film or solder may be formed between them.
第1の実施形態において図20及び図21を参照して説明したのと同様に、スナバ回路に用いるキャパシタの静電容量C、及び遮断状態における還流ダイオードとスイッチング素子とのキャパシタ成分の総和の静電容量C0であるとき、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡動作時には、スナバ回路に形成するキャパシタの静電容量の大きさに比例する過渡電流によって損失Eが発生するため、キャパシタ210の静電容量の大きさは極力小さいことが好ましい。
As described with reference to FIGS. 20 and 21 in the first embodiment, the capacitance C of the capacitor used in the snubber circuit and the static sum of the capacitor components of the freewheeling diode and the switching element in the cut-off state are static. When the capacitance is C0, the damping effect of the oscillation phenomenon becomes remarkable when the capacitance ratio C / C0 is around 0.1, and the convergence time ratio value of the oscillation phenomenon tends to be saturated when the capacitance ratio C / C0 exceeds 10. become. Further, during a transient operation, loss E is generated by a transient current proportional to the capacitance of the capacitor formed in the snubber circuit. Therefore, the capacitance of the capacitor 210 is preferably as small as possible.
このことから、第2の実施形態で用いる半導体スナバ回路200のキャパシタ210の静電容量は、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の総和に比べて、10分の1倍以上10倍以下の範囲に選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第2の実施形態で説明したどの構成例においても得ることができる。
From this, the capacitance of the capacitor 210 of the semiconductor snubber circuit 200 used in the second embodiment is 10 times or more 10 times larger than the sum of the capacitor components in the cutoff state of the free-wheeling diode 100 and the switching element 600. By selecting within the range of twice or less, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any configuration example described in the second embodiment.
(第3の実施形態)
第3の実施形態においては、第2の実施形態で説明した還流ダイオード100、半導体スナバ回路200及びスイッチング素子600が並列接続した構成において、還流ダイオード100及びスイッチング素子600がそれぞれショットキーバリアダイオード及びIGBT以外の素子で構成された場合について説明する。図29は図5に対応する還流ダイオード100の断面構造の一例を示し、図30は図26に対応するスイッチング素子600の断面構造の一例を示す。以下では、第1の実施形態若しくは第2の実施形態と同様の部分の説明は省略し、異なる特徴ついて詳しく説明する。
(Third embodiment)
In the third embodiment, in the configuration in which the free-wheeling diode 100, the semiconductor snubber circuit 200, and the switching element 600 described in the second embodiment are connected in parallel, the free-wheeling diode 100 and the switching element 600 are respectively a Schottky barrier diode and an IGBT. The case where it comprises with elements other than will be described. 29 shows an example of a cross-sectional structure of the freewheeling diode 100 corresponding to FIG. 5, and FIG. 30 shows an example of a cross-sectional structure of the switching element 600 corresponding to FIG. In the following, description of the same parts as those in the first embodiment or the second embodiment will be omitted, and different features will be described in detail.
図29に示す還流ダイオード100は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域41上にN-型のドリフト領域42が形成された基板材料で構成されている。基板領域41は、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数十μm〜数百μm程度である。
The freewheeling diode 100 shown in FIG. 29 is made of a substrate material in which an N − type drift region 42 is formed on an N + type substrate region 41 of, for example, a silicon carbide polytype 4H type. The substrate region 41 has, for example, a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several tens of μm to several hundreds of μm.
ドリフト領域42は、例えばN型の不純物密度が1015cm-3〜1018cm-3、厚みが数μm〜数十μmである。なお、素子構造や所要の耐圧により、抵抗率や不純物密度及び厚みが上記の範囲外となってももちろんよいが、一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため、可能な限り抵抗が小さくなるようにすることが好ましい。第3の実施形態では、例えば不純物密度が1016cm-3、厚みが5μm、耐圧が600Vクラスであるドリフト領域42を用いる。
The drift region 42 has, for example, an N-type impurity density of 10 15 cm −3 to 10 18 cm −3 and a thickness of several μm to several tens of μm. Of course, the resistivity, impurity density, and thickness may be out of the above ranges depending on the element structure and required breakdown voltage, but in general, the smaller the resistivity and thickness, the more the loss during conduction can be reduced. It is preferable to reduce the resistance. In the third embodiment, for example, a drift region 42 having an impurity density of 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class is used.
なお、以下では、半導体基体が基板領域41とドリフト領域42の二層からなる基板の場合について説明するが、抵抗率の大きさが上記の一例によらない基板領域41のみで形成された基板を使用してもかまわないし、多層の基板を使用してもかまわない。また、一例として耐圧が600Vクラスの場合を説明しているが、耐圧クラスはこれに限定されない。
In the following, a case where the semiconductor substrate is a substrate composed of two layers of the substrate region 41 and the drift region 42 will be described. However, a substrate formed only of the substrate region 41 whose resistivity is not according to the above example is described. It may be used, or a multilayer substrate may be used. Moreover, although the case where a proof pressure is a 600V class is demonstrated as an example, a proof pressure class is not limited to this.
ドリフト領域42の基板領域41との接合面に対向する主面に接上に、炭化珪素よりもバンドギャップの小さい多結晶シリコンからなるヘテロ半導体領域43が堆積されている。炭化珪素からなるドリフト領域42と多結晶シリコンからなるヘテロ半導体領域43というバンドギャップが異なる材料の接合部にヘテロ接合ダイオードが形成され、この接合界面にエネルギー障壁が存在する。ヘテロ接合ダイオードでは、ヘテロ半導体領域43の不純物密度を変えることで、ヘテロ接合部のエネルギー障壁の高さを制御することができる。このため、必要な耐圧に応じて、最適な障壁高さを設定することができる。ここでは、一例としてヘテロ半導体領域43が、P型不純物密度が1019cm-3、厚みが0.5μmであるとする。
A hetero semiconductor region 43 made of polycrystalline silicon having a band gap smaller than that of silicon carbide is deposited in contact with the main surface of the drift region 42 facing the bonding surface with the substrate region 41. A heterojunction diode is formed at a junction of materials having different band gaps, that is, a drift region 42 made of silicon carbide and a hetero semiconductor region 43 made of polycrystalline silicon, and an energy barrier exists at the junction interface. In the heterojunction diode, the height of the energy barrier of the heterojunction portion can be controlled by changing the impurity density of the hetero semiconductor region 43. For this reason, the optimum barrier height can be set according to the required breakdown voltage. Here, as an example, it is assumed that the hetero semiconductor region 43 has a P-type impurity density of 10 19 cm −3 and a thickness of 0.5 μm.
また、図29に示すように、ヘテロ半導体領域43上に表面電極44が形成され、基板領域41と接して裏面電極45が形成されている。表面電極44はアノード端子302として外部電極と接続するため、最表面にアルミニウム、銅、金、ニッケル、銀等の金属材料を用いた多層構造としてもよい。一方、裏面電極45は基板領域41とオーミック接続する電極材料から構成されている。オーミック接続する電極材料の一例としてはニッケルシリサイドやチタン材料等が挙げられ、裏面電極45はカソード端子402として外部電極と接続する。このように、図29に示す還流ダイオード100は、表面電極44がアノード端子、裏面電極45がカソード端子である縦型のダイオードとして機能する。
Further, as shown in FIG. 29, the front electrode 44 is formed on the hetero semiconductor region 43, and the back electrode 45 is formed in contact with the substrate region 41. Since the surface electrode 44 is connected to an external electrode as the anode terminal 302, the outermost surface may have a multilayer structure using a metal material such as aluminum, copper, gold, nickel, or silver. On the other hand, the back electrode 45 is made of an electrode material that is in ohmic contact with the substrate region 41. Examples of the electrode material to be ohmic-connected include nickel silicide and titanium material, and the back electrode 45 is connected as a cathode terminal 402 to an external electrode. 29 functions as a vertical diode in which the front electrode 44 is an anode terminal and the back electrode 45 is a cathode terminal.
一方、図30は、スイッチング素子600が炭化珪素からなるMOSFETである例を示す。図30において、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域51上にN-型のドリフト領域52を形成した基板材料が用いられている。基板領域51は、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数μm〜数百μm程度である。
On the other hand, FIG. 30 shows an example in which switching element 600 is a MOSFET made of silicon carbide. In FIG. 30, for example, a substrate material is used in which an N − type drift region 52 is formed on an N + type substrate region 51 having a polytype of silicon carbide of 4H type. For example, the substrate region 51 has a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several μm to several hundred μm.
ドリフト領域52は、例えばN型の不純物密度が1014cm-3〜1017cm-3、厚みが数μm〜数十μmである。一般に抵抗率及び厚みは小さいほうが導通時の損失を低減できるため、可能な限り抵抗が小さいことが好ましい。例えば不純物密度が2×1016cm-3、厚みが5μm、耐圧が600Vクラスのドリフト領域52が採用可能である。第3の実施形態では、一例として基板領域51を支持基材とした場合を説明するが、ドリフト領域52を支持基材としても良い。
The drift region 52 has, for example, an N-type impurity density of 10 14 cm −3 to 10 17 cm −3 and a thickness of several μm to several tens of μm. In general, a smaller resistivity and thickness can reduce loss during conduction, and therefore it is preferable that the resistance is as small as possible. For example, a drift region 52 having an impurity density of 2 × 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class can be employed. In the third embodiment, a case where the substrate region 51 is used as a support base material will be described as an example, but the drift region 52 may be used as a support base material.
ドリフト領域52中の表層部の一部にP型のウェル領域53が形成され、ウェル領域53中の表層部の一部にN+型ソース領域54が形成されている。そして、ドリフト領域52、ウェル領域53及びソース領域54の表層部上に、例えばシリコン酸化膜からなるゲート絶縁膜55が形成され、例えばN型の多結晶シリコンからなるゲート電極56がゲート絶縁膜55上に配設されている。
A P type well region 53 is formed in a part of the surface layer portion in the drift region 52, and an N + type source region 54 is formed in a part of the surface layer portion in the well region 53. Then, a gate insulating film 55 made of, for example, a silicon oxide film is formed on the surface layer portions of the drift region 52, the well region 53, and the source region 54, and a gate electrode 56 made of, for example, N-type polycrystalline silicon is formed on the gate insulating film 55. It is arranged on the top.
更に、ゲート絶縁膜55に設けた開口部においてソース領域54及びウェル領域53と接して、例えばアルミニウム材料からなるソース電極57が形成されている。ソース電極57とゲート電極56とが接しないように、例えばシリコン酸化膜からなる層間絶縁膜58がソース電極57とゲート電極56間に形成されている。また、基板領域51とオーミック接続するドレイン電極59が形成されている。このように、図30に示したMOSFETは、ゲート電極56が半導体基体平面上に形成された所謂プレーナ型である。
Further, a source electrode 57 made of, for example, an aluminum material is formed in contact with the source region 54 and the well region 53 in the opening provided in the gate insulating film 55. An interlayer insulating film 58 made of, for example, a silicon oxide film is formed between the source electrode 57 and the gate electrode 56 so that the source electrode 57 and the gate electrode 56 do not contact each other. A drain electrode 59 that is in ohmic contact with the substrate region 51 is also formed. As described above, the MOSFET shown in FIG. 30 is a so-called planar type in which the gate electrode 56 is formed on the semiconductor substrate plane.
第3の実施形態の説明では、図29に示した還流ダイオード100と図30に示したスイッチング素子600とを、図6に示した半導体スナバ回路200と並列接続して使用する場合を例示的に説明する。このとき、スナバ機能を効果的に発揮するために、還流ダイオード100とスイッチング素子600の遮断状態におけるキャパシタ容量を考慮して、誘電領域12によるキャパシタ、及び基板領域11による抵抗を設定することが好ましい。第1の実施形態及び第2の実施形態と同様に、第3の実施形態においても、例えば還流ダイオード100及びスイッチング素子600の耐圧よりも高くなるように例えば厚みは1μmとし、キャパシタ210の静電容量が還流ダイオード100及びスイッチング素子600の遮断状態時に形成される空乏容量の和と同程度であるとする。
In the description of the third embodiment, the case where the free wheeling diode 100 shown in FIG. 29 and the switching element 600 shown in FIG. 30 are used in parallel with the semiconductor snubber circuit 200 shown in FIG. explain. At this time, in order to effectively exhibit the snubber function, it is preferable to set the capacitor by the dielectric region 12 and the resistance by the substrate region 11 in consideration of the capacitor capacitance in the cutoff state of the freewheeling diode 100 and the switching element 600. . Similar to the first and second embodiments, in the third embodiment, for example, the thickness is set to 1 μm so as to be higher than the breakdown voltage of the freewheeling diode 100 and the switching element 600, and the electrostatic capacity of the capacitor 210 is increased. Assume that the capacitance is approximately the same as the sum of the depletion capacitances formed when the free-wheeling diode 100 and the switching element 600 are cut off.
第3の実施形態の動作について、第2の実施形態と同様に図27に示したインバータの動作に対応させて、以下に説明する。
The operation of the third embodiment will be described below in correspondence with the operation of the inverter shown in FIG. 27 as in the second embodiment.
図27に示した下アームのスイッチング素子Gがオンし、スイッチング素子Gに電流が流れている状態においては、上アームのスイッチング素子Eと受動素子Bは逆バイアス状態となり遮断状態になる。
In the state where the switching element G of the lower arm shown in FIG. 27 is turned on and a current flows through the switching element G, the switching element E and the passive element B of the upper arm are in a reverse bias state and are in a cut-off state.
導通状態にあるスイッチング素子Gは、炭化珪素材料からなるMOSFETで構成されているため、第2の実施形態で説明したIGBTに比べて、低オン抵抗で導通する。これは、炭化珪素材料のバンドギャップがシリコン材料に比べて約3倍大きく、最大絶縁電界が約1桁大きいため、ドリフト領域52の厚みを小さく且つ不純物濃度大きくできるためである。このため、IGBTのようなバイポーラ型の動作とせずとも、ドリフト領域52の抵抗を低くすることができる。
Since the switching element G in the conductive state is composed of a MOSFET made of a silicon carbide material, it is conductive with a lower on-resistance than the IGBT described in the second embodiment. This is because the band gap of the silicon carbide material is about three times larger than that of the silicon material and the maximum insulating electric field is about one digit larger, so that the thickness of the drift region 52 can be reduced and the impurity concentration can be increased. For this reason, the resistance of the drift region 52 can be lowered without the bipolar operation like the IGBT.
また、導通状態にあるスイッチング素子Gと並列接続されている受動素子Fにおいて、還流ダイオード100及び半導体スナバ回路200は遮断状態を維持する。還流ダイオード100であるヘテロ接合ダイオードが遮断状態を維持するのは、スイッチング素子Gのオン電圧程度と低い逆バイアス電圧が還流ダイオード100の両端に印加されるためである。また、半導体スナバ回路200が遮断状態を維持するのは、キャパシタ210として機能する誘電領域12は電圧が変化するときのみ動作するため、スイッチング素子Gのオン電圧程度の電圧が定常状態で印加された状態では遮断状態となるためである。
In addition, in the passive element F connected in parallel with the switching element G in the conductive state, the free wheel diode 100 and the semiconductor snubber circuit 200 maintain the cutoff state. The reason why the heterojunction diode that is the freewheeling diode 100 is maintained in the cut-off state is that a reverse bias voltage as low as the ON voltage of the switching element G is applied across the freewheeling diode 100. In addition, the semiconductor snubber circuit 200 is maintained in the cut-off state because the dielectric region 12 functioning as the capacitor 210 operates only when the voltage changes, so that a voltage on the order of the ON voltage of the switching element G is applied in a steady state. This is because the state is a cut-off state.
一方、上アームのスイッチング素子Eと受動素子Bについても、電源電圧程度の逆バイアス電圧が印加されているため、遮断状態を維持する。スイッチング素子600であるMOSFETでは、ソース端子302とドレイン端子402間に逆バイアス電圧が印加されるため、ウェル領域53とのPN接合部から伸びた空乏層がドリフト領域52中に形成され、遮断状態が維持される。また、還流ダイオード100であるヘテロ接合ダイオードが遮断状態を維持するのは、表面電極44と裏面電極45間に逆バイアス電圧が印加されるため、ドリフト領域42とヘテロ半導体領域43間のヘテロ接合面からドリフト領域42中に空乏層が伸びるためである。半導体スナバ回路200も、キャパシタ210として機能する誘電領域12が高電圧により充電された状態になり、遮断状態を維持する。
On the other hand, the switching element E and the passive element B of the upper arm are also maintained in the cut-off state because a reverse bias voltage of about the power supply voltage is applied. In the MOSFET that is the switching element 600, since a reverse bias voltage is applied between the source terminal 302 and the drain terminal 402, a depletion layer extending from the PN junction with the well region 53 is formed in the drift region 52, and is cut off. Is maintained. The reason why the heterojunction diode which is the freewheeling diode 100 is maintained in the cut-off state is that a reverse bias voltage is applied between the front electrode 44 and the back electrode 45, so that the heterojunction surface between the drift region 42 and the hetero semiconductor region 43 This is because the depletion layer extends from the first to the drift region 42. Also in the semiconductor snubber circuit 200, the dielectric region 12 functioning as the capacitor 210 is charged by a high voltage, and maintains the cutoff state.
このように、下アームのスイッチング素子Gが導通状態の時には、上下アームの受動素子は第2の実施形態と同様に機能する。
Thus, when the switching element G of the lower arm is in a conductive state, the passive elements of the upper and lower arms function in the same manner as in the second embodiment.
次に、下アームのスイッチング素子Gがターンオフして遮断状態に移行する場合について説明する。
Next, the case where the switching element G of the lower arm is turned off and shifts to the cutoff state will be described.
図27に示すようなモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオフする際には、電圧上昇と電流遮断の位相がずれる。このため、導通時の電流をほぼ維持した状態で、まずスイッチング素子Gの電圧上昇が起こる。
In the motor inverter circuit (L load circuit) as shown in FIG. 27, when the switching element G is turned off, the phase of voltage increase and current interruption is shifted. For this reason, the voltage rise of the switching element G first occurs in a state where the current during conduction is substantially maintained.
スイッチング素子Gと並列接続されている受動素子Fでは、還流ダイオード100及び半導体スナバ回路200それぞれに過渡電流が流れる。これは、スイッチング素子Gの電圧上昇に伴って、受動素子Fに印加される電圧が、オン電圧程度の低い逆バイアス電圧から電源電圧程度の高電圧の逆バイアス電圧に変化するため、その電圧変化の速度に応じた過渡電流が流れるためである。即ち、還流ダイオード100においては、電圧の上昇に伴ってヘテロ半導体領域43側からドリフト領域42中に空乏層が広がる際に、電子が裏面電極45側に過渡電流として流れる。半導体スナバ回路200においては、キャパシタ210として働く誘電領域12が印加電圧に応じて充電されるため、過渡電流が流れる。
In the passive element F connected in parallel with the switching element G, a transient current flows through each of the freewheeling diode 100 and the semiconductor snubber circuit 200. This is because the voltage applied to the passive element F changes from a low reverse bias voltage such as an ON voltage to a high reverse bias voltage such as a power supply voltage as the voltage of the switching element G increases. This is because a transient current corresponding to the speed of the current flows. That is, in the freewheeling diode 100, when a depletion layer spreads from the hetero semiconductor region 43 side into the drift region 42 as the voltage rises, electrons flow as a transient current to the back electrode 45 side. In the semiconductor snubber circuit 200, since the dielectric region 12 serving as the capacitor 210 is charged according to the applied voltage, a transient current flows.
上記のように、半導体スナバ回路200の誘電領域12におけるキャパシタ容量の充電作用によって、スイッチング素子Gのコレクタ−エミッタ間に生じる過渡的な電圧上昇が緩和され、回路中に含まれる寄生インダクタンスによるサージ電圧の発生が抑制される。つまり、第3の実施形態においては、還流ダイオード100及び半導体スナバ回路200をスイッチング素子600と並列接続することで、スイッチング素子600自体がターンオフ動作する際にも、素子破壊や他の周辺回路への誤動作等を引き起こすサージ電圧を低減することができる。
As described above, the charging action of the capacitor capacitance in the dielectric region 12 of the semiconductor snubber circuit 200 alleviates the transient voltage rise generated between the collector and the emitter of the switching element G, and the surge voltage due to the parasitic inductance included in the circuit. Is suppressed. That is, in the third embodiment, the freewheeling diode 100 and the semiconductor snubber circuit 200 are connected in parallel to the switching element 600, so that even when the switching element 600 itself is turned off, element breakdown and other peripheral circuits are prevented. Surge voltages that cause malfunctions can be reduced.
炭化珪素からなるMOSFETでは、電圧上昇後、電流は急峻に遮断される。これは、第2の実施形態で説明したIGBTとは異なり、導通時にMOSFETがユニポーラ動作をしているため、電圧の上昇によって空乏層から吐き出された電子電流が空乏層の伸びの速さに応じて遮断されるためである。つまり、スイッチング素子600が炭化珪素からなるMOSFETであることによって、導通時においては低オン抵抗を実現できるものの、スイッチング素子の遮断性能の速さによって、スイッチング素子600自体のターンオフ時に振動現象が生じやすい。更に、オン抵抗が小さいため振動現象がなかなか減衰しないという問題が生じる。
In a MOSFET made of silicon carbide, the current is sharply interrupted after the voltage rises. This is different from the IGBT described in the second embodiment, because the MOSFET performs a unipolar operation when conducting, and the electron current discharged from the depletion layer due to the voltage rise depends on the speed of the depletion layer extension. This is because it is blocked. That is, since the switching element 600 is a MOSFET made of silicon carbide, a low on-resistance can be realized when conducting, but the switching element 600 itself is easily turned off due to the speed of the cutoff performance of the switching element. . Furthermore, since the on-resistance is small, there arises a problem that the vibration phenomenon is not easily attenuated.
しかし、第3の実施形態においては、スイッチング素子600が炭化珪素からなるMOSFETであっても、スイッチング素子600と並列に半導体スナバ回路200が配置されているため、効果的に振動現象を緩和することができる。つまり、スイッチング素子600の電流が遮断された際に、回路中の寄生インダクタンスと共振して電流及び電圧に振動現象が始まるものの、半導体スナバ回路200の誘電領域12からなるキャパシタ210にも同等の電圧が印加され、相応の過渡電流が流れ始める。すると、キャパシタ210及び抵抗220によって電流振動の傾き(dI/dt)が緩和され、基板領域11の抵抗成分により寄生インダクタンスLsに生じたエネルギーが消費されるため、振動現象を素早く収束できる。このことから、第3の実施形態のように、スイッチング素子600がユニポーラ型で高速遮断性能を有している場合にも、振動現象を抑制することができる。
However, in the third embodiment, even if the switching element 600 is a MOSFET made of silicon carbide, since the semiconductor snubber circuit 200 is arranged in parallel with the switching element 600, the vibration phenomenon can be effectively reduced. Can do. That is, when the current of the switching element 600 is interrupted, the current and voltage start to vibrate due to resonance with the parasitic inductance in the circuit, but the capacitor 210 including the dielectric region 12 of the semiconductor snubber circuit 200 has an equivalent voltage. Is applied and a corresponding transient current begins to flow. Then, the slope (dI / dt) of the current vibration is relaxed by the capacitor 210 and the resistor 220, and the energy generated in the parasitic inductance Ls by the resistance component of the substrate region 11 is consumed, so that the vibration phenomenon can be quickly converged. Therefore, as in the third embodiment, the vibration phenomenon can be suppressed even when the switching element 600 is a unipolar type and has a high-speed cutoff performance.
また、スイッチング素子600が導通損失のより小さいワイドギャップ半導体からなり、振動現象が減衰しにくい構成であっても、導通損失を悪化させることなく、容易に振動現象を減衰させることができる。このように、第3の実施形態においては、スイッチング素子600における導通損失と過渡損失の抑制を高い次元で両立できるような構成、即ち、スイッチング素子600が、高速動作が可能なユニポーラ型のスイッチング素子であることや低オン抵抗が実現できるワイドバンドギャップ半導体である場合に、更に高い効果を引き出すことができる。
Further, even if the switching element 600 is made of a wide gap semiconductor having a smaller conduction loss and the vibration phenomenon is difficult to attenuate, the vibration phenomenon can be easily attenuated without deteriorating the conduction loss. As described above, in the third embodiment, the switching element 600 has a configuration capable of achieving both suppression of conduction loss and transient loss at a high level, that is, the switching element 600 is a unipolar switching element capable of high-speed operation. In the case of a wide bandgap semiconductor that can realize low on-resistance, a higher effect can be obtained.
スイッチング素子600の電流が遮断した後は、下アームのスイッチング素子G及び受動素子Fは定常オフ状態となり、遮断状態を維持する。
After the current of the switching element 600 is cut off, the switching element G and the passive element F in the lower arm are in a steady off state and maintain the cut-off state.
一方、上アームのスイッチング素子Eと並列に接続されている受動素子Bは、下アームのスイッチング素子Gのターンオフ動作に連動して、順バイアス状態となり導通状態に移行する。図29に示す還流ダイオード100のドリフト領域42中に広がっていた空乏層が後退し、ヘテロ半導体領域43とドリフト領域42との間に形成されているヘテロ接合部にヘテロ障壁高さに応じた順バイアス電圧が印加されると、還流ダイオード100は導通状態となる。ヘテロ接合ダイオードにおいては、ヘテロ接合部からドリフト領域42側及びヘテロ半導体領域43側にそれぞれ広がる内蔵電位の和によって決まる電圧降下で順方向電流が流れるものの、価電子帯側の正孔に対するヘテロ障壁が大きいため、電流はドリフト領域42中を裏面電極45側から供給される電子電流のみでほぼ構成されており、ユニポーラ動作をする。このとき、第2の実施形態で説明したショットキーバリアダイオードでは、ショットキー障壁高さが表面電極13のショットキーメタル固有の仕事関数差で一義的に決まる為、所定の耐圧を得るために、ドリフト領域42の不純物濃度や厚みが制限される。これに対し、第3の実施形態においては、ヘテロ接合ダイオードのヘテロ障壁の高さをヘテロ半導体領域43の不純物濃度を制御することによって変えることができるため、ドリフト領域42の抵抗をより低抵抗にすることができる。つまり、導通時の損失をより低減することができる。
On the other hand, the passive element B connected in parallel with the switching element E of the upper arm enters a forward bias state and shifts to a conductive state in conjunction with the turn-off operation of the switching element G of the lower arm. The depletion layer that has spread into the drift region 42 of the free-wheeling diode 100 shown in FIG. 29 recedes, and the heterojunction formed between the hetero semiconductor region 43 and the drift region 42 is ordered according to the height of the hetero barrier. When the bias voltage is applied, the freewheeling diode 100 becomes conductive. In the heterojunction diode, although a forward current flows with a voltage drop determined by the sum of the built-in potentials spreading from the heterojunction to the drift region 42 side and the hetero semiconductor region 43 side, there is a heterobarrier against holes on the valence band side. Since the current is large, the current is almost constituted only by the electron current supplied from the back electrode 45 side in the drift region 42, and performs a unipolar operation. At this time, in the Schottky barrier diode described in the second embodiment, since the Schottky barrier height is uniquely determined by the work function difference inherent to the Schottky metal of the surface electrode 13, in order to obtain a predetermined breakdown voltage, The impurity concentration and thickness of the drift region 42 are limited. On the other hand, in the third embodiment, since the height of the hetero barrier of the heterojunction diode can be changed by controlling the impurity concentration of the hetero semiconductor region 43, the resistance of the drift region 42 is made lower. can do. That is, loss during conduction can be further reduced.
また、図6に示す半導体スナバ回路200においては、還流ダイオード100が逆バイアス状態から順バイアス状態に移行する際に、誘電領域12に充電されていた電荷が過渡電流として放電される。第3の実施形態では、誘電領域12によるキャパシタ210としての静電容量が還流ダイオード100及びスイッチング素子600に形成されていた空乏容量と同程度と小さい。このため、放電によって過渡電流は流れるものの、半導体スナバ回路200に並列接続する還流ダイオード100に流れる順バイアス電流と比べるとほとんど影響がない大きさである。半導体スナバ回路200は、過渡電流が流れた後は定常状態に移行し電流は遮断される。
In the semiconductor snubber circuit 200 shown in FIG. 6, when the freewheeling diode 100 shifts from the reverse bias state to the forward bias state, the charge charged in the dielectric region 12 is discharged as a transient current. In the third embodiment, the capacitance as the capacitor 210 by the dielectric region 12 is as small as the depletion capacitance formed in the free wheeling diode 100 and the switching element 600. For this reason, although a transient current flows due to the discharge, it has a magnitude that hardly affects the forward bias current flowing in the freewheeling diode 100 connected in parallel to the semiconductor snubber circuit 200. The semiconductor snubber circuit 200 shifts to a steady state after the transient current flows, and the current is cut off.
受動素子Bに並列接続されているスイッチング素子Eについても、ドレイン−ソース間の電圧は逆バイアス電圧状態から順バイアス状態に移行するものの、ゲート信号がオフ状態を維持するように制御されること、及び、ウェル領域53とドリフト領域52間のPN接合が順バイアス状態となるものの、内蔵電位が2〜3Vと大きいことから、オフ状態を維持する。ただし、ドレイン−ソース間の電圧状態が変化するため、スイッチング素子600のドリフト領域52中に生じていた空乏層の容量変化に伴う放電による過渡電流は流れる。しかし、この過渡電流は、放電により半導体スナバ回路200に流れる過渡電量と同様に、還流ダイオード100に流れる順バイアス電流に比べるとほとんど影響がない大きさである。このように、上アームの半導体スナバ回路200及びスイッチング素子600は、過渡電流が流れた後は定常状態に移行し電流は遮断され、還流ダイオード100のみが導通状態となる。
For the switching element E connected in parallel to the passive element B, the gate-signal is controlled so as to be maintained in the OFF state, although the drain-source voltage shifts from the reverse bias voltage state to the forward bias state. Although the PN junction between the well region 53 and the drift region 52 is in a forward bias state, the off state is maintained because the built-in potential is as large as 2 to 3V. However, since the voltage state between the drain and the source changes, a transient current due to the discharge accompanying the capacitance change of the depletion layer generated in the drift region 52 of the switching element 600 flows. However, this transient current has a magnitude that hardly affects the forward bias current that flows through the freewheeling diode 100, as does the transient electricity that flows through the semiconductor snubber circuit 200 due to discharge. As described above, the semiconductor snubber circuit 200 and the switching element 600 of the upper arm shift to a steady state after the transient current flows, the current is cut off, and only the freewheeling diode 100 becomes conductive.
次に、下アームのスイッチング素子Gがターンオンし、再びスイッチング素子Gがオン状態に移行する動作について説明する。
Next, an operation in which the switching element G of the lower arm is turned on and the switching element G is turned on again will be described.
既に説明したように、図27に示したモータ用インバータ回路(L負荷回路)では、スイッチング素子Gがターンオンする際には、比較的高い電圧が印加された状態でスイッチング素子Gに電流が流れ始める。スイッチング素子Gに電流が流れてドレイン−ソース間の電圧が低下するのに伴って、受動素子Fに印加される電圧が電源電圧程度の高電圧の逆バイアス電圧からオン電圧程度の低い逆バイアス電圧に変化する。この電圧変化の速度に応じた過渡電流が、受動素子Fの還流ダイオード100及び半導体スナバ回路200に流れる。つまり、還流ダイオード100においては、電圧の減少に伴ってドリフト領域42中に広がっていた空乏層がヘテロ半導体領域43側に徐々に狭まり、裏面電極45側からドリフト領域42中に電子が過渡電流として流れる。半導体スナバ回路200においては、キャパシタ210として働く誘電領域12が印加電圧の減少と共に放電され、過渡電流が流れる。この過渡電流は、スイッチング素子600に流れるターンオン電流と比べるとほとんど影響がない大きさである。このように、下アームの半導体スナバ回路200及び還流ダイオード100は、過渡電流が流れた後は定常状態に移行し電流は遮断され、スイッチング素子600のみが導通状態となる。
As described above, in the motor inverter circuit (L load circuit) shown in FIG. 27, when the switching element G is turned on, a current starts to flow through the switching element G in a state where a relatively high voltage is applied. . As the current flows through the switching element G and the drain-source voltage decreases, the voltage applied to the passive element F changes from a high reverse bias voltage such as a power supply voltage to a low reverse bias voltage such as an on voltage. To change. A transient current corresponding to the speed of the voltage change flows through the free wheel diode 100 and the semiconductor snubber circuit 200 of the passive element F. In other words, in the freewheeling diode 100, the depletion layer that has spread in the drift region 42 gradually decreases toward the hetero semiconductor region 43 as the voltage decreases, and electrons flow from the back electrode 45 side into the drift region 42 as a transient current. Flowing. In the semiconductor snubber circuit 200, the dielectric region 12 serving as the capacitor 210 is discharged as the applied voltage decreases, and a transient current flows. This transient current has a magnitude that hardly affects the turn-on current flowing through the switching element 600. As described above, the semiconductor snubber circuit 200 and the freewheeling diode 100 in the lower arm shift to a steady state after the transient current flows, the current is cut off, and only the switching element 600 is turned on.
一方、上アームのスイッチング素子Eと並列に接続されている受動素子Bは、下アームのスイッチング素子Gのターンオン動作に連動して、逆バイアス状態となり遮断状態に移行する。つまり、ヘテロ接合ダイオードである還流ダイオード100においては、裏面電極45側からドリフト領域42中に供給されていた電子電流が順バイアス電圧の低下と共に減少する。そして、順バイアス電圧がヘテロ接合部のヘテロ障壁高さに応じた電圧以下になり、更にヘテロ接合部に逆バイアス電圧が印加されると、ヘテロ半導体領域43とのヘテロ接合部から伸びた空乏層がドリフト領域42中に生じ、還流ダイオード100は遮断状態に移行する。
On the other hand, the passive element B connected in parallel with the switching element E of the upper arm enters a reverse bias state and shifts to a cutoff state in conjunction with the turn-on operation of the switching element G of the lower arm. That is, in the free-wheeling diode 100 that is a heterojunction diode, the electron current supplied from the back electrode 45 side into the drift region 42 decreases as the forward bias voltage decreases. When the forward bias voltage becomes equal to or lower than the voltage corresponding to the hetero barrier height of the heterojunction, and when the reverse bias voltage is further applied to the heterojunction, the depletion layer extends from the heterojunction with the hetero semiconductor region 43. Occurs in the drift region 42, and the freewheeling diode 100 shifts to a cut-off state.
第3の実施形態において使用されるヘテロ接合ダイオードは、第1の実施形態及び第2の実施形態で説明したショットキーバリアダイオードと同様に、ユニポーラ動作する。このため、一般的なシリコンで形成されたPN接合ダイオードに比べると逆回復電流は格段に小さい。つまり、逆回復損失を大幅に低減することができる。
The heterojunction diode used in the third embodiment performs a unipolar operation similarly to the Schottky barrier diode described in the first embodiment and the second embodiment. For this reason, the reverse recovery current is much smaller than that of a PN junction diode formed of general silicon. That is, reverse recovery loss can be greatly reduced.
更に、第3の実施形態においては、ショットキーバリアダイオードよりも導通損失を低減可能なヘテロ接合ダイオードと半導体スナバ回路200とを組み合わせることによって、導通損失と過渡損失を高い次元で両立することができる。即ち、第3の実施形態においては、還流ダイオード100が逆回復動作する場合に、逆バイアス電圧が印加されて過剰キャリアで構成される逆回復電流がドリフト領域42中に流れ始めるのとほぼ同時に、スイッチング素子600及び半導体スナバ回路200の誘電領域12からなるキャパシタ210にも同等の逆バイアス電圧が印加され、スイッチング素子600及び半導体スナバ回路200中にも相応の過渡電流が流れ始める。放電による過渡電流が還流ダイオード100及びスイッチング素子600に流れる過渡電流とほぼ同等となるように、キャパシタ210の大きさは設定されている。このため、下アームのスイッチング素子Gのスイッチング速度をほぼ変えることなく、逆回復電流の遮断速度(dI/dt)を緩和することができる。更に、半導体スナバ回路200に流れる電流は基板領域11の抵抗成分で消費されるため、寄生インダクタンスLsで生じたエネルギーを吸収し、振動現象を素早く収束することができる。つまり、還流ダイオード100をヘテロ接合ダイオードにして導通損失が小さくなっても、第2の実施形態で説明したショットキーバリアダイオードを用いた場合と同様に、ユニポーラ動作に起因する振動現象を半導体スナバ回路200により解決できる。
Furthermore, in the third embodiment, by combining a heterojunction diode capable of reducing conduction loss as compared with a Schottky barrier diode and the semiconductor snubber circuit 200, both conduction loss and transient loss can be achieved at a high level. . That is, in the third embodiment, when the freewheeling diode 100 performs the reverse recovery operation, a reverse bias voltage is applied and a reverse recovery current composed of excess carriers starts to flow into the drift region 42 at almost the same time. An equivalent reverse bias voltage is also applied to the capacitor 210 formed of the dielectric region 12 of the switching element 600 and the semiconductor snubber circuit 200, and a corresponding transient current starts to flow in the switching element 600 and the semiconductor snubber circuit 200. The size of the capacitor 210 is set so that the transient current due to the discharge is substantially equal to the transient current flowing through the freewheeling diode 100 and the switching element 600. For this reason, the reverse recovery current cutoff speed (dI / dt) can be relaxed without substantially changing the switching speed of the switching element G of the lower arm. Furthermore, since the current flowing through the semiconductor snubber circuit 200 is consumed by the resistance component of the substrate region 11, energy generated by the parasitic inductance Ls can be absorbed, and the vibration phenomenon can be quickly converged. That is, even if the freewheeling diode 100 is made a heterojunction diode and the conduction loss is reduced, the oscillation phenomenon caused by the unipolar operation is caused to occur in the semiconductor snubber circuit as in the case of using the Schottky barrier diode described in the second embodiment. 200.
以上のように、低オン抵抗を実現できるヘテロ接合ダイオードを使用することにより、更に高い効果を引き出すことができる。
第3の実施形態においても、還流ダイオード100及びスイッチング素子600に流れる過渡電流が、高々ドリフト領域42及び52に空乏層が形成される際に発生するキャリアのみであることに着目し、スナバ回路を半導体スナバ回路200で形成している点が従来技術と異なる。
As described above, by using a heterojunction diode that can realize a low on-resistance, a higher effect can be obtained.
Also in the third embodiment, paying attention to the fact that the transient current flowing through the freewheeling diode 100 and the switching element 600 is only the carriers generated when the depletion layer is formed in the drift regions 42 and 52, the snubber circuit is The semiconductor snubber circuit 200 is different from the prior art in that it is formed.
また、スイッチング素子600もユニポーラ型とすることで、還流ダイオード100が逆回復動作をする場合に加えて、スイッチング素子600がターンオフする場合においても、全電流範囲、全温度範囲においてスナバ機能が有効に働く。
Further, since the switching element 600 is also a unipolar type, the snubber function is effective in the entire current range and the entire temperature range when the switching element 600 is turned off in addition to the reverse recovery operation of the freewheeling diode 100. work.
スイッチング素子600に、MOSFET以外の、例えば図31及び図32に示すような他のユニポーラ素子を用いても同様の効果を得ることができる。
The same effect can be obtained by using other unipolar elements as shown in FIG. 31 and FIG.
図31に示したスイッチング素子600は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域61上にN-型のドリフト領域62が形成され、ドリフト領域62の基板領域61との接合面に対向する主面上に、例えばN型の多結晶シリコンからなるヘテロ半導体領域63が形成された構造である。つまり、ドリフト領域62とヘテロ半導体領域63の接合部は、バンドギャップが異なる炭化珪素材料と多結晶シリコン材料によるヘテロ接合であり、この接合界面にエネルギー障壁が存在する。ヘテロ半導体領域63とドリフト領域62上に例えばシリコン酸化膜からなるゲート絶縁膜64が形成され、ゲート絶縁膜64上にゲート電極65が形成されている。更に、ゲート絶縁膜64に形成された開口部においてヘテロ半導体領域63と接するソース電極66が形成され、ゲート電極65とソース電極66間には例えばシリコン酸化膜からなる層間絶縁膜67が形成されている。また、基板領域61に接続してドレイン電極68が形成されている。
In the switching element 600 shown in FIG. 31, for example, an N − type drift region 62 is formed on an N + type substrate region 61 in which the polytype of silicon carbide is 4H type. In this structure, a hetero semiconductor region 63 made of, for example, N-type polycrystalline silicon is formed on the main surface facing the bonding surface. That is, the junction between the drift region 62 and the hetero semiconductor region 63 is a hetero junction made of a silicon carbide material and a polycrystalline silicon material having different band gaps, and an energy barrier exists at the junction interface. A gate insulating film 64 made of, for example, a silicon oxide film is formed on the hetero semiconductor region 63 and the drift region 62, and a gate electrode 65 is formed on the gate insulating film 64. Further, a source electrode 66 in contact with the hetero semiconductor region 63 is formed in the opening formed in the gate insulating film 64, and an interlayer insulating film 67 made of, for example, a silicon oxide film is formed between the gate electrode 65 and the source electrode 66. Yes. A drain electrode 68 is formed in connection with the substrate region 61.
次に、図31に示したスイッチング素子600の動作について説明する。図31に示したスイッチング素子600においても、MOSFETと同様に、ソース電極66を接地しドレイン電極68に正電位を印加して使用する。
Next, the operation of the switching element 600 shown in FIG. 31 will be described. In the switching element 600 shown in FIG. 31 as well as the MOSFET, the source electrode 66 is grounded and a positive potential is applied to the drain electrode 68 for use.
ゲート電極65を接地電位又は負電位とした場合、スイッチング素子600は遮断状態を保持する。ヘテロ半導体領域63とドリフト領域62とのヘテロ接合界面に、伝導電子に対するエネルギー障壁が形成されているためである。
When the gate electrode 65 is set to the ground potential or the negative potential, the switching element 600 maintains the cutoff state. This is because an energy barrier against conduction electrons is formed at the heterojunction interface between the hetero semiconductor region 63 and the drift region 62.
遮断状態から導通状態に移行させるために、ゲート電極65に正電位を印加した場合、ゲート絶縁膜64を介してゲート電界が及ぶヘテロ半導体領域63及びドリフト領域62の表層部に、電子の蓄積層が形成される。このため、ヘテロ半導体領域63及びドリフト領域62の表層部は自由電子が存在可能なポテンシャルとなり、ドリフト領域62側に伸びていたエネルギー障壁が急峻になり、エネルギー障壁厚みが薄くなる。その結果、スイッチング素子600に電子電流が流れる。このとき、スイッチング素子600の導通・遮断を制御する所謂チャネル部分の長さは、ヘテロ障壁によって形成されるエネルギー障壁の厚み程度であり、MOSFETにおいて耐圧保持に必要なチャネル長に比べて小さいため、より低抵抗で導通する。このため、半導体スナバ回路200によって、導通損失と過渡損失を更に高いレベルで両立することができる
図31に示したスイッチング素子600において、導通状態から遮断状態に移行させるために再びゲート電極65を接地すると、ヘテロ半導体領域63とドリフト領域62間のヘテロ接合界面に形成されていた伝導電子の蓄積状態が解除され、エネルギー障壁中のトンネリングが止まる。ヘテロ半導体領域63からドリフト領域62への伝導電子の流れが止まり、更にドリフト領域62中にあった伝導電子が基板領域61に流れて枯渇すると、ドリフト領域62側にヘテロ接合部から空乏層が広がり、スイッチング素子600は遮断状態となる。
When a positive potential is applied to the gate electrode 65 in order to shift from the cut-off state to the conductive state, an electron accumulation layer is formed on the surface layer portions of the hetero semiconductor region 63 and the drift region 62 to which the gate electric field extends through the gate insulating film 64. Is formed. For this reason, the surface layer portions of the hetero semiconductor region 63 and the drift region 62 become potentials where free electrons can exist, the energy barrier extending toward the drift region 62 becomes steep, and the energy barrier thickness is reduced. As a result, an electronic current flows through the switching element 600. At this time, the length of the so-called channel portion that controls conduction / cutoff of the switching element 600 is about the thickness of the energy barrier formed by the hetero barrier, and is smaller than the channel length necessary for holding the breakdown voltage in the MOSFET. Conducts with lower resistance. For this reason, the semiconductor snubber circuit 200 can achieve both a conduction loss and a transient loss at a higher level. In the switching element 600 shown in FIG. 31, the gate electrode 65 is grounded again in order to shift from the conduction state to the cutoff state. Then, the accumulation state of conduction electrons formed at the heterojunction interface between the hetero semiconductor region 63 and the drift region 62 is released, and tunneling in the energy barrier is stopped. When the flow of conduction electrons from the hetero semiconductor region 63 to the drift region 62 stops and the conduction electrons in the drift region 62 flow to the substrate region 61 and are depleted, a depletion layer spreads from the hetero junction to the drift region 62 side. The switching element 600 is cut off.
また、図31に示したスイッチング素子においては、ソース電極66を接地し、ドレイン電極68に負電位が印加された逆方向導通(還流動作)も可能である。例えばソース電極66及びゲート電極65を接地し、ドレイン電極67に所定の正電位を印加すると、伝導電子に対するエネルギー障壁は消滅し、ドリフト領域62側からヘテロ半導体領域63側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失は小さい。なお、ゲート電極65を接地にせずに制御電極として使用することも可能である。
In the switching element shown in FIG. 31, reverse conduction (reflux operation) is also possible in which the source electrode 66 is grounded and a negative potential is applied to the drain electrode 68. For example, when the source electrode 66 and the gate electrode 65 are grounded and a predetermined positive potential is applied to the drain electrode 67, the energy barrier to the conduction electrons disappears, and conduction electrons flow from the drift region 62 side to the hetero semiconductor region 63 side, and vice versa. It becomes a conductive state. At this time, since there is no injection of holes and conduction is made only with conduction electrons, loss due to reverse recovery current when shifting from the reverse conduction state to the cutoff state is small. It is also possible to use the gate electrode 65 as a control electrode without grounding.
図31に示した構成はユニポーラ型の還流ダイオードとしても使用できるため、例えば、還流ダイオード100を図31に示した構成により実現することができる。即ち、図31に示した構成をスイッチング素子600として使用する場合、スイッチング素子600と還流ダイオード100を別チップで形成する以外にも、還流ダイオード100とスイッチング素子600を1チップ化して、半導体パッケージを小型化することができる。これにより、配線等に生じる寄生インダクタンスが低減され、振動現象を更に低減することができる。配線長を短くすることには、振動電流によって配線から発せられる放射ノイズを低減させる効果もある。また、チップサイズの縮小によって製造コストが低減されると共に、還流ダイオード100とスイッチング素子600とのキャパシタ容量の和が小さくなるため、半導体スナバ回路200に必要なキャパシタ210の静電容量も小さくすることができる。つまり、小型の半導体スナバ回路200により、低コストで振動現象を抑制することができる。
Since the configuration shown in FIG. 31 can be used as a unipolar freewheeling diode, for example, the freewheeling diode 100 can be realized by the configuration shown in FIG. That is, when the configuration shown in FIG. 31 is used as the switching element 600, in addition to forming the switching element 600 and the free wheeling diode 100 as separate chips, the free wheeling diode 100 and the switching element 600 are made into one chip, and the semiconductor package is formed. It can be downsized. Thereby, the parasitic inductance generated in the wiring or the like is reduced, and the vibration phenomenon can be further reduced. Shortening the wiring length also has an effect of reducing radiation noise generated from the wiring by the oscillating current. Further, the manufacturing cost is reduced by reducing the chip size, and the capacitance of the capacitor 210 necessary for the semiconductor snubber circuit 200 is also reduced because the sum of the capacitor capacities of the freewheeling diode 100 and the switching element 600 is reduced. Can do. That is, the small semiconductor snubber circuit 200 can suppress the vibration phenomenon at low cost.
なお、図31においては、ヘテロ半導体領域63の材料として多結晶シリコンを用いる例で説明したが、炭化珪素とヘテロ接合を形成する材料であれば、単結晶シリコン、アモルファスシリコン等他のシリコン材料やゲルマニウムやシリコンゲルマン等他の半導体材料や6H、3C等炭化珪素の他のポリタイプ等、どの材料をヘテロ半導体領域63に使用してもかまわない。また、一例として、ドリフト領域62としてN型の炭化珪素を用い、ヘテロ半導体領域63としてP型の多結晶シリコンを用いて説明しているが、ドリフト領域62とヘテロ半導体領域63を、N型の炭化珪素とP型の多結晶シリコン、P型の炭化珪素とP型の多結晶シリコン、或いはP型の炭化珪素とN型の多結晶シリコンとする等、如何なる組み合わせを採用してもよい。
In FIG. 31, the example in which polycrystalline silicon is used as the material of the hetero semiconductor region 63 has been described. However, as long as the material forms a heterojunction with silicon carbide, other silicon materials such as single crystal silicon and amorphous silicon, Any material may be used for the hetero semiconductor region 63, such as other semiconductor materials such as germanium and silicon germanium, and other polytypes of silicon carbide such as 6H and 3C. In addition, as an example, the description has been given using N-type silicon carbide as the drift region 62 and P-type polycrystalline silicon as the hetero semiconductor region 63. However, the drift region 62 and the hetero semiconductor region 63 may be formed of N-type. Any combination of silicon carbide and P-type polycrystalline silicon, P-type silicon carbide and P-type polycrystalline silicon, or P-type silicon carbide and N-type polycrystalline silicon may be employed.
次に、図32に示した接合型FET(JFET)と呼ばれる接合型のFETについて説明する。図32に示したスイッチング素子600は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域71上にN-型のドリフト領域72が形成され、ドリフト領域72の表層部の一部にP型のゲート領域73とN+型のソース領域74が形成された構造である。ドリフト領域72、ゲート領域73及びソース領域74上に層間絶縁膜77が形成されている。層間絶縁膜77の開口部において、ゲート領域73はゲート電極75に接続され、ソース領域74はソース電極76に接続されている。基板領域71はドレイン電極78に接している。
Next, a junction type FET called a junction type FET (JFET) shown in FIG. 32 will be described. In the switching element 600 shown in FIG. 32, for example, an N − type drift region 72 is formed on an N + type substrate region 71 whose polytype of silicon carbide is 4H type, and a part of the surface layer portion of the drift region 72 is formed. Further, a P-type gate region 73 and an N + -type source region 74 are formed. An interlayer insulating film 77 is formed on the drift region 72, the gate region 73 and the source region 74. In the opening of the interlayer insulating film 77, the gate region 73 is connected to the gate electrode 75, and the source region 74 is connected to the source electrode 76. The substrate region 71 is in contact with the drain electrode 78.
図32に示したJFETは、MOSFETと同様にユニポーラ動作をするため、既に述べたスイッチング素子600がMOSFETである場合に得られる効果と同様の効果を得ることができる。更に、JFETではMOSFETに必須のゲート絶縁膜が不要のため、例えば200℃を超えるような高い温度でのオペレーションが比較的容易であり、信頼性の確保という観点で有利である。このことから、スイッチング素子600にJFETを用いることで、本発明の効果である使用温度領域によらず振動現象を抑制できる点をより強みとして活かすことができる。なお、高温用途においては、例えば図13、図14等に示したように、半導体スナバ回路200のキャパシタ210としてシリコン酸化膜を用いない空乏容量を用いる構成のほうが、信頼性を確保しつつ、効果を発揮することができる。
Since the JFET shown in FIG. 32 performs a unipolar operation like a MOSFET, the same effect as that obtained when the switching element 600 described above is a MOSFET can be obtained. Furthermore, since a gate insulating film that is essential for a MOSFET is not necessary for a JFET, operation at a high temperature exceeding, for example, 200 ° C. is relatively easy, which is advantageous in terms of ensuring reliability. For this reason, by using JFET for the switching element 600, the advantage that the vibration phenomenon can be suppressed irrespective of the operating temperature range, which is the effect of the present invention, can be utilized as a strength. In high temperature applications, for example, as shown in FIG. 13 and FIG. 14, the configuration using a depletion capacitor that does not use a silicon oxide film as the capacitor 210 of the semiconductor snubber circuit 200 is more effective while ensuring reliability. Can be demonstrated.
このように、スイッチング素子600についてMOSFET以外のスイッチング素子を用いた場合の効果について説明してきたが、還流ダイオード100についても、ユニポーラ動作若しくはユニポーラ動作と同等の動作をするダイオードであれば、これまで説明してきた本発明の効果と同様の効果を得ることができる。
As described above, the effect of using a switching element other than the MOSFET has been described for the switching element 600. However, the free-wheeling diode 100 is also described so far as long as it is a diode that operates in a unipolar operation or a unipolar operation. The effect similar to the effect of this invention which has been performed can be acquired.
例えば、図33に示すようなPN接合ダイオードの構造であっても、金や白金を用いた重金属拡散、電子線を用いた電子線照射、プロトン等を用いたイオン照射等の方策によって、導通時にP型領域から注入される過剰キャリアの主成分である少数キャリアのライフタイムを制御することにより、ユニポーラ動作と同等の動作をする。この場合、還流ダイオード100がPN接合ダイオードの構造であっても、本発明の効果が得られる。
For example, even in the structure of a PN junction diode as shown in FIG. 33, by conducting measures such as heavy metal diffusion using gold or platinum, electron beam irradiation using an electron beam, ion irradiation using a proton or the like, By controlling the lifetime of minority carriers, which are the main components of excess carriers injected from the P-type region, an operation equivalent to the unipolar operation is performed. In this case, the effect of the present invention can be obtained even if the freewheeling diode 100 has a PN junction diode structure.
例えば、図33に示すPN接合ダイオードがソフトリカバリダイオードで構成されている場合について説明する。図33に示す還流ダイオード100は、例えばシリコンからなるN+型の基板領域81上にN-型のドリフト領域82が形成された基板材料で構成されている。基板領域81は、例えば抵抗率が数mΩcmから数十mΩcm、厚さが数十μm〜数百μm程度である。ドリフト領域82は、例えばN型の不純物密度が1013cm-3〜1017cm-3、厚みが数μm〜数百μmである。ここでは、不純物密度が1014cm-3、厚みが50μmで耐圧が600Vクラスのドリフト領域82であるとする。図33は、半導体基体が基板領域81とドリフト領域82の二層からなる基板の場合について示しているが、抵抗率の大きさは上記の一例にはよらない基板領域81のみで形成された基板を使用してもかまわないし、多層の基板を使用してもかまわない。また、耐圧は600Vクラスに限定されないことはもちろんである。
For example, the case where the PN junction diode shown in FIG. 33 is configured by a soft recovery diode will be described. The freewheeling diode 100 shown in FIG. 33 is made of a substrate material in which an N − type drift region 82 is formed on an N + type substrate region 81 made of, for example, silicon. The substrate region 81 has, for example, a resistivity of several mΩcm to several tens of mΩcm and a thickness of about several tens of μm to several hundreds of μm. The drift region 82 has, for example, an N-type impurity density of 10 13 cm −3 to 10 17 cm −3 and a thickness of several μm to several hundred μm. Here, it is assumed that the drift region 82 has an impurity density of 10 14 cm −3 , a thickness of 50 μm, and a breakdown voltage of 600 V class. FIG. 33 shows the case where the semiconductor substrate is a substrate composed of two layers of a substrate region 81 and a drift region 82, but the resistivity is a substrate formed only by the substrate region 81 that does not depend on the above example. May be used, or a multilayer substrate may be used. Of course, the withstand voltage is not limited to the 600V class.
図33に示すように、ドリフト領域82の基板領域81との接合面に対向する主面上にP型の反対導電型領域83が形成され、反対導電型領域83上に表面電極84が形成されている。また、基板領域81に接して裏面電極85が形成されている。なお、図33に示した還流ダイオードはPN接合のみで形成されているが、例えば一部がショットキーダイオードとして働くように構成されていてもよいし、他の構成を含んでいてもよい。
As shown in FIG. 33, a P-type opposite conductivity type region 83 is formed on the main surface of the drift region 82 facing the bonding surface with the substrate region 81, and a surface electrode 84 is formed on the opposite conductivity type region 83. ing. A back electrode 85 is formed in contact with the substrate region 81. Although the free wheeling diode shown in FIG. 33 is formed only by a PN junction, for example, a part may be configured to function as a Schottky diode, or may include other configurations.
図33に示したPN接合ダイオードがソフトリカバリダイオードとして働くようにするひとつの手法として、導通時にドリフト領域82中に注入される少数キャリアのライフタイムを制御する方法がある。例えば、ドリフト領域82にイオン照射する等して、反対導電型領域83に近い領域と基板領域81に近い領域とでドリフト領域82中の少数キャリアのライフタイムが異なるように制御する。これにより、逆回復時に流れる少数キャリアによる過渡電流を小さくしつつ、基板領域81側に滞留していた少数キャリアの減少時間を緩和し、大電流時の逆回復動作においては振動現象が起こらないようにすることができる。
One method for allowing the PN junction diode shown in FIG. 33 to function as a soft recovery diode is to control the lifetime of minority carriers injected into the drift region 82 during conduction. For example, the lifetime of minority carriers in the drift region 82 is controlled to be different between the region near the opposite conductivity type region 83 and the region near the substrate region 81 by irradiating the drift region 82 with ions. As a result, the transient current due to the minority carriers flowing during reverse recovery is reduced, the reduction time of the minority carriers staying on the substrate region 81 side is relaxed, and the vibration phenomenon does not occur in the reverse recovery operation at a large current. Can be.
しかしながら、少数キャリアのライフタイムを制御したPN接合ダイオードにおいては、電流の大きさによらず少数キャリアのライフタイムが短くなる。このため、電流が小さいときには、逆回復時において瞬時に少数キャリアが消滅してしまい、PN接合ダイオードがほとんどユニポーラ動作と同じ動作をする。この場合は、図33に示したダイオードに流れる過渡電流は、図5等を参照して説明したユニポーラ型のダイオードと同じように空乏層が広がる際の多数キャリアの移動による電流である。このため、半導体スナバ回路200が無い状態だと振動現象が生じる。しかし、還流ダイオード100に半導体スナバ回路200を並列接続することで、低電流時においての振動現象を緩和することができる。
However, in a PN junction diode in which the minority carrier lifetime is controlled, the minority carrier lifetime is shortened regardless of the magnitude of the current. For this reason, when the current is small, minority carriers disappear instantaneously at the time of reverse recovery, and the PN junction diode operates almost the same as the unipolar operation. In this case, the transient current flowing in the diode shown in FIG. 33 is a current due to the movement of majority carriers when the depletion layer spreads as in the unipolar diode described with reference to FIG. For this reason, a vibration phenomenon occurs when the semiconductor snubber circuit 200 is not present. However, by connecting the semiconductor snubber circuit 200 in parallel with the freewheeling diode 100, the vibration phenomenon at the time of low current can be reduced.
したがって、ソフトリカバリダイオードである還流ダイオード100と半導体スナバ回路200との組み合わせによっても、大電流時も小電流時も振動現象を緩和することができる。なお、ここではソフトリカバリダイオードを一例として第3の実施形態の効果を説明したが、大電流時に逆回復特性がソフト化されていないファストリカバリダイオードを用いた場合にも、ユニポーラ動作と同等の動作をする電流領域があれば、少なくとも低電流時の振動現象を抑制する効果を得ることができる。また、例えば炭化珪素からなるPN接合ダイオード等の、シリコン材料に比べて熱処理による結晶の回復が起こりにくい材料においては、イオン注入によってP型領域を形成した場合等のような少数キャリアのライフタイムが元々小さいダイオードにおいても、上記で説明したように、振動現象を抑制する効果を得ることができる。また、いずれの構造においても、少なくとも電流が流れず少数キャリアが注入されない条件でPN接合ダイオードを逆回復動作させる場合に、本発明の効果を得ることができる。
Therefore, the vibration phenomenon can be alleviated even at a large current and a small current also by a combination of the freewheeling diode 100 which is a soft recovery diode and the semiconductor snubber circuit 200. Here, the effect of the third embodiment has been described by taking the soft recovery diode as an example. However, even when a fast recovery diode whose reverse recovery characteristic is not softened at the time of a large current is used, the operation is equivalent to the unipolar operation. If there is a current region for performing the above, an effect of suppressing at least a vibration phenomenon at a low current can be obtained. In addition, a material such as a PN junction diode made of silicon carbide, which is less prone to crystal recovery by heat treatment than a silicon material, has a minority carrier lifetime as in the case where a P-type region is formed by ion implantation. Even in the originally small diode, as described above, the effect of suppressing the vibration phenomenon can be obtained. In any structure, the effect of the present invention can be obtained when the PN junction diode is operated for reverse recovery under the condition that at least current does not flow and minority carriers are not injected.
このように、少なくともユニポーラ動作と同等の動作を一部でも行う還流ダイオード100であれば、逆回復動作時に振動現象を低減するという本発明の効果を得ることができる。
As described above, if the freewheeling diode 100 performs at least a part of the operation equivalent to the unipolar operation, the effect of the present invention can be obtained that the vibration phenomenon is reduced during the reverse recovery operation.
なお、図33に示した還流ダイオード100は、第1の実施形態で説明したスイッチング素子600が還流ダイオード100に並列接続されていない場合でも、同様の効果を発揮する。つまり、還流ダイオード100と半導体スナバ回路200のみを並列接続としてもよい。
33 has the same effect even when the switching element 600 described in the first embodiment is not connected in parallel to the free wheeling diode 100. That is, only the freewheeling diode 100 and the semiconductor snubber circuit 200 may be connected in parallel.
更に、第3に実施形態においては、還流ダイオード100とスイッチング素子600の素子の組み合わせが第2の実施形態で説明した組み合わせと異なる場合について説明したが、還流ダイオード100とスイッチング素子600の素子は、第1〜第3の実施形態で説明したどの素子を用いて組み合わせてもよい。即ち、例えば還流ダイオード100に第2の実施形態で説明したショットキーバリアダイオードを用い、スイッチング素子600に第3に実施形態で説明したMOSFETを用いた組み合わせでもよい。また、還流ダイオード100とスイッチング素子600を同一チップ上に形成していてもよい。
Furthermore, in the third embodiment, the case where the combination of the elements of the free wheel diode 100 and the switching element 600 is different from the combination described in the second embodiment has been described. You may combine using any element demonstrated by the 1st-3rd embodiment. That is, for example, a combination using the Schottky barrier diode described in the second embodiment for the freewheeling diode 100 and the MOSFET described in the third embodiment for the switching element 600 may be used. Further, the reflux diode 100 and the switching element 600 may be formed on the same chip.
また、還流ダイオード100とスイッチング素子600とをいずれの素子を用いて組み合わせても、第1の実施形態及び第2の実施形態において図4、図11、図12、図24、図25等を参照して説明した実装構造を採用することで、還流ダイオード100及びスイッチング素子600のそれぞれにおいてチップの放熱性を向上することができる。
Further, regardless of which element is used to combine the freewheeling diode 100 and the switching element 600, refer to FIGS. 4, 11, 12, 24, 25, etc. in the first and second embodiments. By adopting the mounting structure described above, it is possible to improve the heat dissipation of the chip in each of the free wheeling diode 100 and the switching element 600.
また、第1の実施形態において図20及び図21を参照して説明したのと同様に、スナバ回路に用いるキャパシタの静電容量C、及び遮断状態における還流ダイオードとスイッチング素子とのキャパシタ容量成分の総和が静電容量C0であるとき、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡動作時にはスナバ回路に形成するキャパシタの静電容量の大きさに比例する過渡電流によって損失Eが発生するため、キャパシタの静電容量Cは極力小さいことが好ましい。
Further, as described with reference to FIGS. 20 and 21 in the first embodiment, the capacitance C of the capacitor used in the snubber circuit and the capacitor capacitance component of the free-wheeling diode and the switching element in the cut-off state When the sum is the capacitance C0, the damping effect of the vibration phenomenon becomes remarkable when the capacitance ratio C / C0 is around 0.1, and the value of the convergence time ratio of the vibration phenomenon when the capacitance ratio C / C0 exceeds 10. Tends to be saturated. Further, since a loss E occurs due to a transient current proportional to the capacitance of the capacitor formed in the snubber circuit during the transient operation, the capacitance C of the capacitor is preferably as small as possible.
したがって、第3の実施形態で用いるスナバ回路200のキャパシタ210の静電容量は、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の静電容量の総和に比べて、1/10倍以上10倍以下の範囲で選択する。これにより、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第3の実施形態で説明したどの構成例においても得ることができる。
Therefore, the capacitance of the capacitor 210 of the snubber circuit 200 used in the third embodiment is 10 times or more 10 times larger than the total capacitance of the capacitor components in the cutoff state of the freewheeling diode 100 and the switching element 600. Select within the range of double or less. As a result, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any configuration example described in the third embodiment.
(第4の実施形態)
第4の実施形態は、還流ダイオード100と半導体スナバ回路200が同一チップ上に形成された場合について例示する。
(Fourth embodiment)
The fourth embodiment exemplifies a case where the free wheeling diode 100 and the semiconductor snubber circuit 200 are formed on the same chip.
図34は図3に対応する半導体チップの実装図の一例であり、図35は図4に対応する実装構造体図の一例である。図36は図34及び図35の実装図に用いられている半導体チップの断面構造図の一例であり、還流ダイオード100と半導体スナバ回路200が形成された半導体チップの断面構造を示す。以下では、第1の実施形態と同様の部分の説明は省略し、異なる特徴について詳しく説明する。
34 is an example of a mounting diagram of the semiconductor chip corresponding to FIG. 3, and FIG. 35 is an example of a mounting structure diagram corresponding to FIG. FIG. 36 is an example of a cross-sectional structure diagram of the semiconductor chip used in the mounting diagrams of FIGS. 34 and 35, and shows a cross-sectional structure of the semiconductor chip on which the free-wheeling diode 100 and the semiconductor snubber circuit 200 are formed. Below, the description of the same part as 1st Embodiment is abbreviate | omitted, and a different characteristic is demonstrated in detail.
図34に示すように、還流ダイオード100と半導体スナバ回路200を含むスナバ回路内蔵還流ダイオード800が配置されたチップ(スナバ内蔵還流ダイオードチップ、図中に符号800で表示)が、カソード側の金属膜410上に2チップ配置されている。スナバ回路内蔵還流ダイオード800のカソード端子は、例えば半田やろう材等の接合材料を介して、カソード側の金属膜410と接する。スナバ回路内蔵還流ダイオード800には、還流ダイオード100が形成された還流ダイオード領域2100と半導体スナバ回路200が形成された半導体スナバ領域2200とが配置されている。第4の実施形態においては、図34に示すように、2つのスナバ内蔵還流ダイオードチップが、互いの半導体スナバ領域2200が形成された領域が対面するように配置されている。そして、スナバ回路内蔵還流ダイオード800のアノード端子は、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線320を介して、アノード側の金属膜310に接続されている。
As shown in FIG. 34, a chip on which a snubber circuit built-in freewheeling diode 800 including a freewheeling diode 100 and a semiconductor snubber circuit 200 (snubber built-in freewheeling diode chip, indicated by reference numeral 800 in the figure) is a metal film on the cathode side. Two chips are arranged on 410. The cathode terminal of the snubber circuit built-in reflux diode 800 is in contact with the metal film 410 on the cathode side through a bonding material such as solder or brazing material. In the snubber circuit built-in freewheeling diode 800, a freewheeling diode region 2100 in which the freewheeling diode 100 is formed and a semiconductor snubber region 2200 in which the semiconductor snubber circuit 200 is formed are arranged. In the fourth embodiment, as shown in FIG. 34, two snubber built-in free-wheeling diode chips are arranged so that the regions where the semiconductor snubber regions 2200 are formed face each other. The anode terminal of the snubber circuit built-in reflux diode 800 is connected to the metal film 310 on the anode side through a metal wiring 320 such as an aluminum wire or an aluminum ribbon.
第4の実施形態においても、図34に示した半導体パッケージは、放熱性を向上し安定的に性能を発揮するために、例えば図35に示すような実装構造体に組み込まれて使用する。図35に示すように、絶縁基板500の裏面側に、例えば金属膜310や金属膜410と同様の金属膜からなる裏面金属膜1000が形成されている。図4や図24を参照して説明したように、裏面金属膜1000は、半導体パッケージの支持構造体としての機能と熱伝導の機能を有するベースプレート1100上に形成されている。ベースプレート1100は、冷却構造体1200と接するように構成されている。ただし、ベースプレート1100と冷却構造体1200は直接に接触してもよいし、シリコングリース等の密着材料を介して接触してもよい。また、冷却構造体1200は放熱する方式は、空冷式であっても水冷式であってもよいが、第4の実施形態においては、冷却構造体1200の所定部に水流路1300が形成された水冷式の冷却構造を採用する例を示した。
Also in the fourth embodiment, the semiconductor package shown in FIG. 34 is used by being incorporated into a mounting structure as shown in FIG. 35, for example, in order to improve heat dissipation and stably exhibit performance. As shown in FIG. 35, a back surface metal film 1000 made of a metal film similar to the metal film 310 or the metal film 410, for example, is formed on the back surface side of the insulating substrate 500. As described with reference to FIG. 4 and FIG. 24, the back surface metal film 1000 is formed on the base plate 1100 having a function as a support structure of the semiconductor package and a function of heat conduction. Base plate 1100 is configured to contact cooling structure 1200. However, the base plate 1100 and the cooling structure 1200 may be in direct contact with each other, or may be in contact with each other through an adhesive material such as silicon grease. The cooling structure 1200 may dissipate heat in either an air-cooled type or a water-cooled type, but in the fourth embodiment, a water flow path 1300 is formed in a predetermined portion of the cooling structure 1200. An example of adopting a water-cooled cooling structure was shown.
図36に、スナバ内蔵還流ダイオードチップの断面構造を示す。半導体スナバ内蔵還流ダイオード800は、図36中の右側破線の右側に形成される還流ダイオード100の部分と、図36中の左側破線の左側に形成される半導体スナバ回路200の部分で構成されている。
FIG. 36 shows a cross-sectional structure of a snubber built-in reflux diode chip. The semiconductor snubber built-in freewheeling diode 800 includes a freewheeling diode 100 formed on the right side of the right broken line in FIG. 36 and a semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. .
還流ダイオード100の部分は、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域1上に、N-型のドリフト領域2が配置された基板材料で構成されている。基板領域1は、例えば抵抗率が数mΩcm〜数十mΩcm、厚さが数十〜数百μm程度である。ドリフト領域2は、例えばN型の不純物密度が1015cm-3〜1018cm-3、厚みが数μm〜数十μmである。第4の実施形態では、不純物密度が1016cm-3、厚みが5μmで耐圧が600Vクラスのドリフト領域2が採用可能である。ただし、耐圧クラスは600Vクラスに限定されない。なお、第4の実施形態においても、半導体基体が基板領域1とドリフト領域2の二層からなる基板の場合について説明するが、抵抗率の大きさが上記の一例にはよらない基板領域1のみで形成された基板を使用してもかまわないし、多層の基板を使用してもかまわない。
The part of the free-wheeling diode 100 is made of, for example, a substrate material in which an N − type drift region 2 is disposed on an N + type substrate region 1 of silicon carbide polytype 4H type. The substrate region 1 has a resistivity of, for example, several mΩcm to several tens of mΩcm and a thickness of about several tens to several hundreds of μm. The drift region 2 has, for example, an N-type impurity density of 10 15 cm −3 to 10 18 cm −3 and a thickness of several μm to several tens of μm. In the fourth embodiment, a drift region 2 having an impurity density of 10 16 cm −3 , a thickness of 5 μm, and a breakdown voltage of 600 V class can be employed. However, the breakdown voltage class is not limited to the 600V class. In the fourth embodiment, the case where the semiconductor substrate is a substrate composed of two layers of the substrate region 1 and the drift region 2 will be described, but only the substrate region 1 whose magnitude of resistivity does not depend on the above example. The substrate formed in (1) may be used, or a multilayer substrate may be used.
図36に示した右側破線の右側に形成される還流ダイオード100の部分では、ドリフト領域2の基板領域1との接合面に対向する主面上に表面電極3が形成され、表面電極3に対向して、基板領域1と接触する裏面電極4が形成されている。表面電極3は、ドリフト領域2との間でショットキー障壁を形成する金属材料を少なくとも含む単層若しくは多層の金属材料からなる。ショットキー障壁を形成する金属材料として、チタン、ニッケル、モリブデン、金、白金等を用いることができる。また、表面電極3はアノード端子300として外部電極と接続するため、最表面にアルミニウム、銅、金、ニッケル、銀等の金属材料を用いて多層の構造としてもよい。一方、裏面電極4は基板領域1とオーミック接続する電極材料からなる。基板領域1とオーミック接続する電極材料の例としてはニッケルシリサイドやチタン材料等が挙げられ、裏面電極4はカソード端子400として外部電極と接続する。このように、図36に示した還流ダイオード100は、表面電極3をアノード端子、裏面電極4をカソード端子とするダイオードとして機能する。
In the part of the free-wheeling diode 100 formed on the right side of the right broken line shown in FIG. 36, the surface electrode 3 is formed on the main surface of the drift region 2 facing the junction surface with the substrate region 1 and is opposed to the surface electrode 3. Thus, the back electrode 4 that contacts the substrate region 1 is formed. The surface electrode 3 is made of a single-layer or multi-layer metal material including at least a metal material that forms a Schottky barrier with the drift region 2. As a metal material for forming the Schottky barrier, titanium, nickel, molybdenum, gold, platinum, or the like can be used. Further, since the surface electrode 3 is connected to an external electrode as the anode terminal 300, a multilayer structure may be formed by using a metal material such as aluminum, copper, gold, nickel, silver, or the like on the outermost surface. On the other hand, the back electrode 4 is made of an electrode material that is in ohmic contact with the substrate region 1. Examples of the electrode material to be ohmic-connected to the substrate region 1 include nickel silicide and titanium material, and the back electrode 4 is connected to an external electrode as a cathode terminal 400. Thus, the free-wheeling diode 100 shown in FIG. 36 functions as a diode having the front electrode 3 as an anode terminal and the back electrode 4 as a cathode terminal.
更に、図36に示すように、還流ダイオード100が形成される領域を除いて、ドリフト領域2と表面電極3間に、例えばシリコン酸化膜からなるフィールド絶縁膜5が形成されている。フィールド絶縁膜5は、還流ダイオード100を半導体チップとして製造する際に、例えばチップ外周部のショットキー接合部における電界集中を緩和するために一般的に用いられるフィールド絶縁膜である。図36においては、フィールド絶縁膜5の端部形状の一例として、表面電極3と接する部分が直角の場合を示しているが、端部が鋭角形状になっていてもよい。
Further, as shown in FIG. 36, a field insulating film 5 made of, for example, a silicon oxide film is formed between the drift region 2 and the surface electrode 3 except for the region where the freewheeling diode 100 is formed. The field insulating film 5 is a field insulating film that is generally used for relaxing the electric field concentration at, for example, a Schottky junction on the outer periphery of the chip when the freewheeling diode 100 is manufactured as a semiconductor chip. In FIG. 36, as an example of the end shape of the field insulating film 5, a case where the portion in contact with the surface electrode 3 is a right angle is shown, but the end portion may be an acute angle shape.
また、フィールド絶縁膜5が形成される還流ダイオード100の外周端部において、例えば図37に示すように、表面電極3とフィールド絶縁膜5とが接する部分の直下のドリフト領域2中に、P型の電界緩和領域7を形成してもよい。更に、図37に示した構成に加えて、電界緩和領域7の外周を囲むように、1本若しくは複数のガードリングを形成してもよい。
Further, at the outer peripheral end of the free-wheeling diode 100 where the field insulating film 5 is formed, as shown in FIG. 37, for example, in the drift region 2 immediately below the portion where the surface electrode 3 and the field insulating film 5 are in contact with each other, The electric field relaxation region 7 may be formed. Furthermore, in addition to the configuration shown in FIG. 37, one or a plurality of guard rings may be formed so as to surround the outer periphery of the electric field relaxation region 7.
次に、図36中の左側破線の左側に形成される半導体スナバ回路200について説明する。還流ダイオード100の外周端部の電界緩和に用いられているフィールド絶縁膜5の所定領域上に、例えば多結晶シリコンからなる抵抗領域6が形成されている。そして、抵抗領域6上に表面電極3が形成され、この表面電極3は、還流ダイオード100のアノード端子が接続するアノード端子300に接続する。第4の実施形態に係る半導体スナバ回路200では、抵抗領域6が抵抗220として機能し、フィールド絶縁膜5がキャパシタ210の一部として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域6の不純物濃度や厚みを設定することができる。また、フィールド絶縁膜5についても、キャパシタ210に必要な耐圧や静電容量の大きさに応じて、厚みや面積を設定することができる。
Next, a semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 36 will be described. A resistance region 6 made of, for example, polycrystalline silicon is formed on a predetermined region of the field insulating film 5 used for electric field relaxation at the outer peripheral end of the free-wheeling diode 100. Then, the surface electrode 3 is formed on the resistance region 6, and the surface electrode 3 is connected to the anode terminal 300 to which the anode terminal of the reflux diode 100 is connected. In the semiconductor snubber circuit 200 according to the fourth embodiment, the resistance region 6 functions as the resistor 220, and the field insulating film 5 functions as a part of the capacitor 210. The impurity concentration and thickness of the resistance region 6 can be set according to the resistance value required for the resistor 220. Also, the thickness and area of the field insulating film 5 can be set according to the withstand voltage and the capacitance required for the capacitor 210.
耐圧については、半導体スナバ回路200の機能としてだけではなく、還流ダイオード100の電界緩和という機能を満たすために、フィールド絶縁膜5の破壊防止のため、還流ダイオード100で形成されるショットキーバリアダイオードよりも耐圧が高いことが好ましい。また、キャパシタ210の静電容量は、還流ダイオード100が遮断状態時(高電圧印加時)に充電される空乏容量に対して、100分の1程度から100倍程度の範囲で選ぶことができる。ただし、十分なスナバ機能を発揮し、且つ損失の増加を極力抑え、必要となるチップ面積を考慮すると、後述する計算結果に示すように、概ね10分の1程度から10倍程度の範囲が好ましい。
With respect to the breakdown voltage, not only as a function of the semiconductor snubber circuit 200 but also from a Schottky barrier diode formed by the freewheeling diode 100 in order to satisfy the function of electric field relaxation of the freewheeling diode 100 to prevent the field insulating film 5 from being broken. It is preferable that the pressure resistance is high. The capacitance of the capacitor 210 can be selected in the range of about 1/100 to about 100 times the depletion capacity charged when the free-wheeling diode 100 is cut off (when a high voltage is applied). However, when a sufficient snubber function is exhibited and an increase in loss is suppressed as much as possible, and a necessary chip area is taken into consideration, a range of about 1/10 to about 10 times is preferable as shown in the calculation results described later. .
第4の実施形態においては、還流ダイオード100のショットキーバリアダイオードよりも耐圧が高くなるように例えば厚みを1μmとし、キャパシタ210の静電容量が還流ダイオード100の遮断状態時に形成される空乏容量と同程度にした場合について説明する。なお、フィールド絶縁膜5は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、且つ電界緩和機能とキャパシタ210として機能する誘電材料であればどのような材料でも良く、絶縁破壊電界と比誘電率との積の値がシリコン酸化膜の値よりも大きい材料であれば、更によい。そのような材料をフィールド絶縁膜5に用いた場合には、誘電領域12の絶縁耐圧を維持しつつ、シリコン酸化膜の場合より少ない面積で必要な静電容量を得ることができる。
In the fourth embodiment, for example, the thickness is 1 μm so that the breakdown voltage of the free-wheeling diode 100 is higher than that of the Schottky barrier diode, and the capacitance of the capacitor 210 is the depletion capacity formed when the free-wheeling diode 100 is cut off. A case where the same level is set will be described. The field insulating film 5 may be any material other than a silicon oxide film as long as it is a dielectric material having a predetermined withstand voltage and functioning as an electric field relaxation function and a capacitor 210. It is even better if the value of the product with the dielectric constant is larger than that of the silicon oxide film. When such a material is used for the field insulating film 5, it is possible to obtain a necessary capacitance with a smaller area than in the case of the silicon oxide film while maintaining the withstand voltage of the dielectric region 12.
例えば、第1の実施形態で説明したように、厚みが1μmの場合に1cm2当たりの静電容量は約3.4nF程度になるシリコン酸化膜に対し、シリコン酸化膜の代わりにSi3N4膜を用いた場合、厚みが1μmで同等の耐圧を確保することができ、Si3N4膜を用いた場合の1cm2当たりの静電容量は6.6nF程度である。つまり、フィールド絶縁膜5にSi3N4膜を用いると静電容量が約2倍程度大きくなり、誘電領域の絶縁耐圧を維持しつつ、より大きな静電容量を得ることができる。したがって、面積効率が向上し、ウェハコストを低減することができる。
For example, as described in the first embodiment, when the thickness is 1 μm, the capacitance per 1 cm 2 is about 3.4 nF, whereas the silicon oxide film is replaced by Si 3 N 4 instead of the silicon oxide film. When the film is used, an equivalent breakdown voltage can be secured with a thickness of 1 μm, and the capacitance per cm 2 when the Si 3 N 4 film is used is about 6.6 nF. In other words, when a Si 3 N 4 film is used for the field insulating film 5, the electrostatic capacity is increased about twice, and a larger electrostatic capacity can be obtained while maintaining the withstand voltage of the dielectric region. Therefore, the area efficiency can be improved and the wafer cost can be reduced.
また、抵抗領域の抵抗の大きさは、既に説明したように、効果的にスナバ機能を発揮する一般的な設計式C=1/(2πfR)を満たすように設定するのが好ましい。
Further, as described above, the resistance size of the resistance region is preferably set so as to satisfy a general design formula C = 1 / (2πfR) that effectively exhibits a snubber function.
このように、同一チップ上に還流ダイオード100と半導体スナバ回路200が形成された場合にも、第1の実施形態で説明した動作及び効果を得ることができる。
As described above, even when the free-wheeling diode 100 and the semiconductor snubber circuit 200 are formed on the same chip, the operations and effects described in the first embodiment can be obtained.
図36に示した第4の実施形態においては、還流ダイオード100と半導体スナバ回路200が支持基体としての基板領域1及びドリフト領域2を共用し、且つ、電極材として表面電極3及び裏面電極4を共用している。更に、還流ダイオード100の電解緩和機能として働くフィールド絶縁膜5は、半導体スナバ回路200のキャパシタ210として機能する。これら共用する部分については、同一プロセスで形成することができるため、製造プロセスを簡易化することができる。また、還流ダイオード100と半導体スナバ回路200を1チップ化することによって、実装面積(敷地面積)を減らすことができるため、半導体パッケージを小型化することができる。
In the fourth embodiment shown in FIG. 36, the freewheeling diode 100 and the semiconductor snubber circuit 200 share the substrate region 1 and the drift region 2 as the support base, and the front electrode 3 and the back electrode 4 are used as the electrode materials. Shared. Further, the field insulating film 5 that functions as an electrolytic relaxation function of the freewheeling diode 100 functions as the capacitor 210 of the semiconductor snubber circuit 200. Since these shared portions can be formed by the same process, the manufacturing process can be simplified. Further, by mounting the free wheel diode 100 and the semiconductor snubber circuit 200 on one chip, the mounting area (site area) can be reduced, so that the semiconductor package can be reduced in size.
更に、第4の実施形態をL負荷回路に用いた場合には、還流ダイオード100と半導体スナバ回路200とを1チップ化した新たな効果を奏する。即ち、既に説明したように、還流ダイオード100が遮断時及び導通時には半導体スナバ回路200は動作せずに過渡時のみ動作をし、還流ダイオード100の空乏容量並びに半導体スナバ回路200のキャパシタ210に起因して発生する過渡電流を消費するために抵抗220で発熱する。一方、還流ダイオード100においては、ターンオンおよびターンオフの過渡動作時においては、電流と電圧の位相ずれの影響であまり発熱しない。したがって、還流ダイオード100が最も発熱するのは定常状態の導通時となる。つまり、還流ダイオード100と半導体スナバ回路200とで、一連の動作中で発熱するタイミングが異なる。例えば還流ダイオード100の部分が導通時に発熱している際には半導体スナバ回路200の部分は遮断状態にあり発熱していないため、1チップ化した場合にチップ全体としての温度上昇を、別チップの場合と比べて低く抑えることができる。つまり、1チップ化することによって、還流ダイオード100の導通性能も向上することができる。
Furthermore, when the fourth embodiment is used for an L load circuit, a new effect is achieved by integrating the freewheeling diode 100 and the semiconductor snubber circuit 200 into one chip. That is, as already described, when the freewheeling diode 100 is cut off and conducting, the semiconductor snubber circuit 200 does not operate and operates only during a transient, and is caused by the depletion capacity of the freewheeling diode 100 and the capacitor 210 of the semiconductor snubber circuit 200. The resistor 220 generates heat in order to consume the transient current that occurs. On the other hand, the freewheeling diode 100 does not generate much heat during the turn-on and turn-off transient operations due to the effect of phase shift between current and voltage. Therefore, the freewheeling diode 100 generates the most heat during steady state conduction. That is, the timing of generating heat during a series of operations differs between the free wheeling diode 100 and the semiconductor snubber circuit 200. For example, when the part of the freewheeling diode 100 is generating heat when conducting, the semiconductor snubber circuit 200 is in a cut-off state and does not generate heat. Compared to the case, it can be kept low. In other words, the conduction performance of the free-wheeling diode 100 can be improved by using one chip.
更に、第4の実施形態の特徴としては、スナバ回路内蔵還流ダイオード800の還流ダイオード100が形成された還流ダイオード領域2100が、2チップ分の半導体スナバ領域2200を介して対面するように実装されているため、更に高い放熱性を有する。もちろん、図38に示すように、2つの還流ダイオード領域2100の間に1チップ分の半導体スナバ領域2200が形成されていても放熱性向上の効果を奏する。しかし、半導体スナバ領域2200が対面するように2つのスナバ回路内蔵還流ダイオード800を配置することにより、還流ダイオード領域2100が対面するように配置する場合に比べて、還流ダイオード領域2100同士の距離を2倍程度まで広げることができる。このため、各熱源となる還流ダイオード領域2100間の熱の干渉が起こりにくく、より放熱性能が高まる。
Furthermore, as a feature of the fourth embodiment, the free-wheeling diode region 2100 in which the free-wheeling diode 100 of the free-wheeling diode 800 with a built-in snubber circuit is formed is mounted so as to face each other through the semiconductor snubber region 2200 for two chips. Therefore, it has higher heat dissipation. Of course, as shown in FIG. 38, even if the semiconductor snubber region 2200 for one chip is formed between the two free-wheeling diode regions 2100, the effect of improving the heat dissipation is obtained. However, by disposing the two snubber circuit built-in freewheeling diodes 800 so that the semiconductor snubber regions 2200 face each other, the distance between the freewheeling diode regions 2100 can be reduced by 2 as compared with the case where the freewheeling diode regions 2100 are arranged so as to face each other. Can be expanded to about double. For this reason, heat interference between the free-wheeling diode regions 2100 serving as the heat sources hardly occurs, and the heat dissipation performance is further improved.
また、スナバ内蔵還流ダイオードチップを3チップ以上並列実装する場合においても、還流ダイオード領域2100間に少なくとも1チップ分の半導体スナバ領域2200を配置することで、容易に放熱性を高めることができる。更に、例えばスナバ回路内蔵還流ダイオード800内の半導体スナバ領域2200の配置を変えることで、さまざまな並列数に対応可能である。例えば、スナバ回路内蔵還流ダイオード800の両側に半導体スナバ領域2200を形成すれば、半導体スナバ領域2200が対面するように配置することは可能であるし、図39に示すように、4つのスナバ内蔵還流ダイオードチップを格子状に配置する場合は、互いに対面する位置に半導体スナバ領域2200を形成すれば容易に対応可能である。このことにより、最小限度の実装面積で高い冷却効率をえることができる。
Further, even when three or more snubber built-in freewheeling diode chips are mounted in parallel, heat dissipation can be easily improved by disposing at least one semiconductor snubber region 2200 between the freewheeling diode regions 2100. Furthermore, for example, by changing the arrangement of the semiconductor snubber region 2200 in the freewheeling diode 800 with a built-in snubber circuit, various parallel numbers can be handled. For example, if the semiconductor snubber regions 2200 are formed on both sides of the snubber circuit built-in reflux diode 800, the semiconductor snubber regions 2200 can be arranged so as to face each other. As shown in FIG. In the case where the diode chips are arranged in a lattice shape, it can be easily handled by forming the semiconductor snubber region 2200 at positions facing each other. As a result, high cooling efficiency can be obtained with a minimum mounting area.
上記のように、第4の実施形態における還流ダイオード100及び半導体スナバ回路200の動作メカニズムにあった実装配置とすることで、本発明の半導体装置の性能を更に向上することができる。第4の実施形態では、振動現象を更に抑制し過渡性能を向上する効果と導通性能とをともに向上すると同時に、小型化且つ低コスト化を実現できる。
As described above, the mounting arrangement suitable for the operation mechanism of the reflux diode 100 and the semiconductor snubber circuit 200 in the fourth embodiment can further improve the performance of the semiconductor device of the present invention. In the fourth embodiment, both the effect of further suppressing the vibration phenomenon and improving the transient performance and the conduction performance can be improved, and at the same time, the size and cost can be reduced.
図36、37では、還流ダイオード100がショットキーバリアダイオードの場合を説明してきたが、例えば第3の実施形態で説明したヘテロ接合ダイオードの場合でも同様に容易に実現することができる。還流ダイオード100がヘテロ接合ダイオードの場合における、図36に対応する断面図を図40に示す。
In FIGS. 36 and 37, the case where the free wheel diode 100 is a Schottky barrier diode has been described. However, for example, the heterojunction diode described in the third embodiment can be easily realized. FIG. 40 shows a cross-sectional view corresponding to FIG. 36 when the freewheeling diode 100 is a heterojunction diode.
図40に示すように、基板領域41、ドリフト領域42、ヘテロ半導体領域43、表面電極44及び裏面電極45からなるヘテロ接合ダイオードに加えて、フィールド絶縁膜46が形成されている。フィールド絶縁膜46は、還流ダイオード100が形成される領域を除いて、ドリフト領域42とヘテロ半導体領域43の間に形成される。フィールド絶縁膜46の所定領域上に、例えば多結晶シリコンからなる抵抗領域47が形成されている。そして、抵抗領域47上に表面電極44が形成され、この表面電極44は、還流ダイオード100のアノード端子が接続するアノード端子300に接続する。なお、図37に示したようにP型の電界緩和領域が形成されていてもよいし、電界緩和領域の外周を囲むようにガードリングが形成されていてもよい。
As shown in FIG. 40, a field insulating film 46 is formed in addition to the heterojunction diode including the substrate region 41, the drift region 42, the hetero semiconductor region 43, the front surface electrode 44, and the back surface electrode 45. The field insulating film 46 is formed between the drift region 42 and the hetero semiconductor region 43 except for the region where the freewheeling diode 100 is formed. On a predetermined region of the field insulating film 46, a resistance region 47 made of, for example, polycrystalline silicon is formed. Then, a surface electrode 44 is formed on the resistance region 47, and the surface electrode 44 is connected to an anode terminal 300 to which an anode terminal of the free-wheeling diode 100 is connected. As shown in FIG. 37, a P-type electric field relaxation region may be formed, or a guard ring may be formed so as to surround the outer periphery of the electric field relaxation region.
図40に示したスナバ回路内蔵還流ダイオード800により、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と共に、第4の実施形態で説明したスナバ回路と還流ダイオードを1チップ化することによる効果を実現することができる。更に、図40に示したスナバ回路内蔵還流ダイオード800の特徴として、抵抗領域47を還流ダイオード100のヘテロ半導体領域43と同一材料で形成する点がある。図40に示した構成にすることによって、還流ダイオード100としてヘテロ接合ダイオードを用いた場合の効果に加え、製造工程を更に簡略化し、低コストで実現することができる。
The snubber circuit built-in free-wheeling diode 800 shown in FIG. 40 can realize the free-wheeling diode 100 and the switching element 600 described in the third embodiment with various elements, and the snubber circuit and the free-wheeling described in the fourth embodiment. It is possible to realize the effect of making the diode into one chip. Furthermore, a feature of the snubber circuit built-in free wheel diode 800 shown in FIG. 40 is that the resistance region 47 is formed of the same material as the hetero semiconductor region 43 of the free wheel diode 100. With the configuration shown in FIG. 40, in addition to the effect of using a heterojunction diode as the freewheeling diode 100, the manufacturing process can be further simplified and realized at low cost.
他にも図41〜図44に示すような構成で、還流ダイオード100と半導体スナバ回路200を1チップ化することができる。
In addition, the freewheeling diode 100 and the semiconductor snubber circuit 200 can be integrated into one chip with the configuration shown in FIGS.
図41に示した構成は、半導体スナバ回路200の抵抗220を、ドリフト領域42の一部を低濃度ドリフト領域8で構成している点が図36に示した構成と異なる。図41に示した構成は、例えば基板領域1と低濃度ドリフト領域8を積層した半導体材料を用いて、不純物導入と不純物の活性化によってドリフト領域2を形成することで容易に実現できる。図41に示した構成にすることによって、還流ダイオード100と半導体スナバ回路200を1チップ化する場合において、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギーが半導体基板を通して放熱されるため、抵抗部分の高密度化が可能となる。
The configuration shown in FIG. 41 is different from the configuration shown in FIG. 36 in that the resistor 220 of the semiconductor snubber circuit 200 and a part of the drift region 42 are configured by the low concentration drift region 8. The configuration shown in FIG. 41 can be easily realized by forming the drift region 2 by introducing impurities and activating the impurities using, for example, a semiconductor material in which the substrate region 1 and the low concentration drift region 8 are stacked. With the configuration shown in FIG. 41, when the freewheeling diode 100 and the semiconductor snubber circuit 200 are made into one chip, the semiconductor substrate can be used as a resistance component, and the heat energy generated by the vibration phenomenon is dissipated through the semiconductor substrate. Therefore, the density of the resistance portion can be increased.
図42に示した構成は、還流ダイオード100としてショットキーバリアダイオードの代わりに図33に示したユニポーラ動作と同等の動作を有するPN接合ダイオードを構成した点が、図36に示した構成と異なる。図42に示した構成を採用しても、チップ化が容易に実現でき、振動現象を更に抑制し過渡性能を向上する効果と導通性能とがともに向上すると同時に、小型化と低コスト化を実現できる。
The configuration shown in FIG. 42 is different from the configuration shown in FIG. 36 in that a PN junction diode having an operation equivalent to the unipolar operation shown in FIG. 33 is used as the freewheeling diode 100 instead of the Schottky barrier diode. Even if the configuration shown in FIG. 42 is adopted, the chip can be easily realized, and both the effect of further suppressing the vibration phenomenon and improving the transient performance and the conduction performance are improved, and at the same time, miniaturization and cost reduction are realized. it can.
図43に示した構成は、半導体スナバ回路200の抵抗220を低濃度ドリフト領域88で構成している点が、図42に示した構成と異なる。図43に示した構成は、例えば基板領域81と低濃度ドリフト領域88を積層した半導体材料を用いて、不純物導入と不純物の活性化によってドリフト領域82を形成することで容易に実現できる。図43に示した構成にすることによって、還流ダイオード100と半導体スナバ回路200を1チップ化する場合においても、半導体基板を抵抗成分として使用することもでき、振動現象で生じる熱エネルギーが半導体基板を通して放熱されるため、抵抗部分の高密度化が可能となる。
The configuration shown in FIG. 43 is different from the configuration shown in FIG. 42 in that the resistor 220 of the semiconductor snubber circuit 200 is configured by the low concentration drift region 88. The configuration shown in FIG. 43 can be easily realized by forming the drift region 82 by introducing impurities and activating the impurities using, for example, a semiconductor material in which the substrate region 81 and the low concentration drift region 88 are stacked. With the configuration shown in FIG. 43, even when the freewheeling diode 100 and the semiconductor snubber circuit 200 are made into one chip, the semiconductor substrate can also be used as a resistance component, and the heat energy generated by the vibration phenomenon passes through the semiconductor substrate. Since the heat is dissipated, the resistance portion can be densified.
図44に示した構成は、半導体スナバ回路200のキャパシタ210の一部を反対導電型領域89と低濃度ドリフト領域88との間に形成されるPN接合で構成している点が、図43に示した構成と異なる。図44に示した構成は、例えば基板領域81と低濃度ドリフト領域88を積層した半導体材料を用いて、不純物導入と不純物の活性化によってドリフト領域82を形成し、不純物導入と不純物の活性化によって還流ダイオード100の一部である反対導電型領域83と半導体スナバ回路200の一部である反対導電型領域89とを同時に形成することで、容易に実現できる。図44に示した構成にすることによって、還流ダイオード100と半導体スナバ回路200とを同一プロセスで形成できるため、製造工程を簡略化でき製造コストを低減することができる。
The configuration shown in FIG. 44 is that a part of the capacitor 210 of the semiconductor snubber circuit 200 is configured by a PN junction formed between the opposite conductivity type region 89 and the low concentration drift region 88. FIG. Different from the configuration shown. The structure shown in FIG. 44 uses, for example, a semiconductor material in which a substrate region 81 and a low concentration drift region 88 are stacked to form a drift region 82 by impurity introduction and impurity activation, and by impurity introduction and impurity activation. This can be easily realized by simultaneously forming the opposite conductivity type region 83 which is a part of the freewheeling diode 100 and the opposite conductivity type region 89 which is a part of the semiconductor snubber circuit 200. With the configuration shown in FIG. 44, since the freewheeling diode 100 and the semiconductor snubber circuit 200 can be formed by the same process, the manufacturing process can be simplified and the manufacturing cost can be reduced.
また、図44に示した構成においても、半導体基板の一部を抵抗220として使用することができ、振動現象で生じる熱エネルギーが半導体基板を通して放熱されるため、抵抗部分の高密度化が可能となる。なお、図44に示した構成では、半導体スナバ回路200のキャパシタ210が、反対導電型領域89と低濃度ドリフト領域88との間に形成されるPN接合の空乏容量とフィールド絶縁膜86による容量とが直列に接続した容量であるが、PN接合容量のみの構成としてもよい。
Also, in the configuration shown in FIG. 44, a part of the semiconductor substrate can be used as the resistor 220, and the heat energy generated by the vibration phenomenon is radiated through the semiconductor substrate, so that the resistance portion can be densified. Become. In the configuration shown in FIG. 44, the capacitor 210 of the semiconductor snubber circuit 200 has a depletion capacity of a PN junction formed between the opposite conductivity type region 89 and the low concentration drift region 88 and a capacity of the field insulating film 86. Is a capacitor connected in series, but a configuration having only a PN junction capacitor may be used.
以上、還流ダイオード100と半導体スナバ回路200とを1チップ化した場合の構成を複数例示したが、上記で例示した以外にも、還流ダイオード100と半導体スナバ回路200の素子の組み合わせを替えて、1チップ化してももちろんよい。
In the above, a plurality of configurations in which the freewheeling diode 100 and the semiconductor snubber circuit 200 are integrated into one chip have been exemplified. However, in addition to the above examples, the combination of the elements of the freewheeling diode 100 and the semiconductor snubber circuit 200 is changed to 1 Of course, it may be a chip.
また、第4の実施形態においては、第1の実施形態に対応する還流ダイオード100と半導体スナバ回路200のみが並列接続している場合を例示したが、第2の実施形態及び第3の実施形態で示したような、スイッチング素子600が還流ダイオード100や半導体スナバ回路200と並列接続される場合においても、同様に本発明の効果を奏する。このとき、図45に示すように、2チップあるスナバ内蔵還流ダイオードチップの外側にそれぞれ1チップずつスイッチング素子チップを配置することで、スイッチング素子600同士の距離を大きく離して配置することができる。このため、還流ダイオード領域2100間、及びスイッチング素子600間の熱の干渉が起こりにくく、より放熱性能が高まる。
In the fourth embodiment, the case where only the freewheeling diode 100 and the semiconductor snubber circuit 200 corresponding to the first embodiment are connected in parallel is illustrated, but the second embodiment and the third embodiment are exemplified. In the case where the switching element 600 is connected in parallel with the freewheeling diode 100 or the semiconductor snubber circuit 200 as shown in FIG. At this time, as shown in FIG. 45, by disposing the switching element chips one by one on the outside of the two-chip snubber built-in reflux diode chip, the distances between the switching elements 600 can be greatly separated. For this reason, heat interference between the free-wheeling diode regions 2100 and the switching element 600 hardly occurs, and the heat dissipation performance is further improved.
以上に説明したように、第4の実施形態によれば、上記のいずれの構成においても、少なくとも還流ダイオード100と半導体スナバ回路200とを1チップ化することで、振動現象を更に抑制し過渡性能を向上する効果と導通性能とを共に向上させると同時に、小型化と低コスト化を実現できる。
As described above, according to the fourth embodiment, in any of the above-described configurations, at least the freewheeling diode 100 and the semiconductor snubber circuit 200 are integrated into one chip, thereby further suppressing the vibration phenomenon and transient performance. In addition to improving both the effect of improving the electrical conductivity and the conduction performance, it is possible to reduce the size and the cost.
また、第1の実施形態で図20と図21を参照して説明したのと同様に、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡電流による損失Eの発生を考慮して、キャパシタの静電容量は極力小さいことが好ましい。つまり、第4の実施形態で用いる半導体スナバ回路200のキャパシタ210を、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の静電容量の総和に比べて、1/10倍以上10倍以下の範囲で選択することによって、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第4の実施形態で説明したどの構成例においても得ることができる。
In addition, as described with reference to FIGS. 20 and 21 in the first embodiment, the damping effect of the vibration phenomenon becomes significant when the capacitance ratio C / C0 is around 0.1, and the capacitance ratio C / C0. The value of the convergence time ratio of the vibration phenomenon tends to saturate from around 10 above. In consideration of the generation of the loss E due to the transient current, the capacitance of the capacitor is preferably as small as possible. That is, the capacitor 210 of the semiconductor snubber circuit 200 used in the fourth embodiment is 1/10 times or more and 10 times or less of the total capacitance of the capacitor components in the cutoff state of the free wheel diode 100 and the switching element 600. By selecting the range, the vibration phenomenon can be reduced more remarkably while suppressing the increase in loss. This effect can be obtained in any of the configuration examples described in the fourth embodiment.
(第5の実施形態)
第5の実施形態においては、図22に示した第2の実施形態の回路において、スイッチング素子600と半導体スナバ回路200が同一の半導体チップ上に形成された場合について例示する。
(Fifth embodiment)
In the fifth embodiment, the case where the switching element 600 and the semiconductor snubber circuit 200 are formed on the same semiconductor chip in the circuit of the second embodiment shown in FIG.
図46は図23に対応する半導体チップの実装図の一例であり、図47は図25に対応する実装構造体図の一例である。図48は図26に対応する半導体チップの断面構造図の一例であり、スイッチング素子600と半導体スナバ回路200の断面構造を示す。以下では、第2の実施形態と同様の部分の説明は省略し、異なる特徴ついて詳しく説明する。
46 is an example of a semiconductor chip mounting diagram corresponding to FIG. 23, and FIG. 47 is an example of a mounting structure diagram corresponding to FIG. FIG. 48 is an example of a cross-sectional structure diagram of the semiconductor chip corresponding to FIG. 26, and shows a cross-sectional structure of the switching element 600 and the semiconductor snubber circuit 200. In the following, description of the same parts as in the second embodiment will be omitted, and different features will be described in detail.
図46に示すように、スイッチング素子600と半導体スナバ回路200を含むスナバ内蔵スイッチング素子900が形成されたチップ(スナバ内蔵スイッチング素子チップ、図中に符号900で示す)が2チップと、還流ダイオード100が配置されたチップ(還流ダイオードチップ、図中に符号100で示す)が2チップ、カソード側の金属膜410上に配置されている。スナバ内蔵スイッチング素子900には、還流ダイオードが形成されたスイッチング素子領域2600と半導体スナバが形成された半導体スナバ領域2200が形成されている。図46に示すように、2つのスナバ内蔵スイッチング素子チップが、互いの半導体スナバ領域2200が形成された部分が対面するように配置されている。また、還流ダイオードチップは、2つのスナバ内蔵スイッチング素子チップの外側に、1チップずつ配置されている。つまり、還流ダイオード100間に半導体スナバ回路200が配置された構造である。
As shown in FIG. 46, two chips each having a snubber built-in switching element 900 including a switching element 600 and a semiconductor snubber circuit 200 (a snubber built-in switching element chip, denoted by reference numeral 900 in the drawing), Are disposed on the cathode-side metal film 410. Two chips (reflux diode chips, indicated by reference numeral 100 in the figure) are disposed on the cathode side metal film 410. In the snubber built-in switching element 900, a switching element region 2600 in which a return diode is formed and a semiconductor snubber region 2200 in which a semiconductor snubber is formed are formed. As shown in FIG. 46, two snubber built-in switching element chips are arranged such that the portions where the semiconductor snubber regions 2200 are formed face each other. The free-wheeling diode chips are arranged one by one on the outside of the two snubber built-in switching element chips. That is, the semiconductor snubber circuit 200 is arranged between the freewheeling diodes 100.
スナバ内蔵スイッチング素子900のコレクタ端子と還流ダイオード100のカソード端子が、例えば半田やろう材等の接合材料を介して、コレクタ端子401に接続する金属膜410に接している。スナバ内蔵スイッチング素子900のエミッタ端子は、還流ダイオード100のアノード端子と共に、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線350を介して、エミッタ端子301に接続する金属膜310に接続されている。更に、スイッチング素子600のゲート端子は、金属配線710を介して、ゲート端子510に接続する金属膜700に接続される。
The collector terminal of the snubber built-in switching element 900 and the cathode terminal of the reflux diode 100 are in contact with the metal film 410 connected to the collector terminal 401 through a bonding material such as solder or brazing material. The emitter terminal of the snubber built-in switching element 900 is connected to the metal film 310 connected to the emitter terminal 301 through the metal wiring 350 such as an aluminum wire or an aluminum ribbon together with the anode terminal of the freewheeling diode 100. Further, the gate terminal of the switching element 600 is connected to the metal film 700 connected to the gate terminal 510 through the metal wiring 710.
第5の実施形態においても、図46に示した半導体パッケージは、放熱性を向上し安定的に性能を発揮するために、例えば図47に示すような実装構造体に組み込まれて使用する。図47に示す実装構造体の絶縁基板500の裏面側には、例えば金属膜310や金属膜410と同様の金属膜からなる裏面金属膜1000が形成されている。図4や図24を参照して説明したように、裏面金属膜1000は、半導体パッケージの支持構造体としての機能と熱伝導の機能を有するベースプレート1100上に形成されている。ベースプレート1100は、冷却構造体1200と接している。ただし、ベースプレート1100及び冷却構造体1200は直接に接触していてもよいし、シリコングリース等の密着材料を介して接触していてもよい。また、冷却構造体1200は放熱する方式は、空冷式であっても水冷式であってもよい。図47に示した例では、冷却構造体1200の所定部に水流路1300が形成された水冷式の冷却構造を採用している。
Also in the fifth embodiment, the semiconductor package shown in FIG. 46 is used by being incorporated in a mounting structure as shown in FIG. 47, for example, in order to improve heat dissipation and stably exhibit performance. A back surface metal film 1000 made of a metal film similar to the metal film 310 or the metal film 410, for example, is formed on the back surface side of the insulating substrate 500 of the mounting structure shown in FIG. As described with reference to FIG. 4 and FIG. 24, the back surface metal film 1000 is formed on the base plate 1100 having a function as a support structure of the semiconductor package and a function of heat conduction. The base plate 1100 is in contact with the cooling structure 1200. However, the base plate 1100 and the cooling structure 1200 may be in direct contact with each other, or may be in contact with each other through an adhesive material such as silicon grease. In addition, the cooling structure 1200 may dissipate heat by air cooling or water cooling. In the example shown in FIG. 47, a water cooling type cooling structure in which a water flow path 1300 is formed in a predetermined portion of the cooling structure 1200 is adopted.
図48は、スナバ内蔵スイッチング素子900を構成する半導体チップの断面構造を示す断面構造図である。図48に示すように、スナバ内蔵スイッチング素子900は、右側破線の右側に形成されるスイッチング素子600の部分と、左側破線の左側に形成される半導体スナバ回路200の部分とで構成されている。
FIG. 48 is a cross-sectional structure diagram showing a cross-sectional structure of a semiconductor chip constituting the snubber built-in switching element 900. As shown in FIG. 48, the snubber built-in switching element 900 includes a switching element 600 formed on the right side of the right broken line and a semiconductor snubber circuit 200 formed on the left side of the left broken line.
図48に示したスイッチング素子600の部分は、一例として一般的なIGBTで構成されている。例えばシリコンを材料としたP+型の基板領域21上に、N型のバッファ領域22とN-型のドリフト領域23とを積層した基板材料を用いてスイッチング素子600は構成されている。ドリフト領域23中の表層部の一部にP型のウェル領域24が形成され、ウェル領域24中の表層部の一部にN+型エミッタ領域25が形成されている。ドリフト領域23、ウェル領域24及びエミッタ領域25の表層部上に、例えばシリコン酸化膜からなるゲート絶縁膜26が配置され、ゲート絶縁膜26上に例えばN型の多結晶シリコンからなるゲート電極27が配設されている。ゲート絶縁膜26に形成された開口部においてエミッタ領域25及びウェル領域24に接して、例えばアルミニウムからなるエミッタ電極28が形成されている。また、基板領域21にオーミック接続させてコレクタ電極30が形成されている。このように、図48に示したIGBTはゲート電極27が半導体基体平面上に形成された所謂プレーナ型である。
The part of the switching element 600 shown in FIG. 48 is composed of a general IGBT as an example. For example, the switching element 600 is configured using a substrate material in which an N-type buffer region 22 and an N − -type drift region 23 are stacked on a P + -type substrate region 21 made of silicon. A P-type well region 24 is formed in a part of the surface layer portion in the drift region 23, and an N + -type emitter region 25 is formed in a part of the surface layer portion in the well region 24. A gate insulating film 26 made of, for example, a silicon oxide film is disposed on the surface layer portions of the drift region 23, the well region 24, and the emitter region 25, and a gate electrode 27 made of, for example, N-type polycrystalline silicon is formed on the gate insulating film 26. It is arranged. An emitter electrode 28 made of, for example, aluminum is formed in contact with the emitter region 25 and the well region 24 in the opening formed in the gate insulating film 26. A collector electrode 30 is formed in ohmic contact with the substrate region 21. Thus, the IGBT shown in FIG. 48 is a so-called planar type in which the gate electrode 27 is formed on the semiconductor substrate plane.
更に、図48に示すように、スイッチング素子600が形成される領域の外周部において、ドリフト領域23及びウェル領域24上に、例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。既に述べたように、フィールド絶縁膜31はチップ外周部のPN接合部における電界集中を緩和するために用いられる。また、フィールド絶縁膜31が形成される外周端部の構成として、ウェル領域24の外周を囲むように、ガードリングが形成されていてもよい。
Further, as shown in FIG. 48, a field insulating film 31 made of, for example, a silicon oxide film is formed on the drift region 23 and the well region 24 in the outer periphery of the region where the switching element 600 is formed. As already described, the field insulating film 31 is used to alleviate electric field concentration at the PN junction at the outer periphery of the chip. Further, as a configuration of the outer peripheral end portion where the field insulating film 31 is formed, a guard ring may be formed so as to surround the outer periphery of the well region 24.
次に、図48中の左側破線の左側に形成される半導体スナバ回路200について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、例えばスイッチング素子600のゲート絶縁膜26や層間絶縁膜(図示せず)等を形成する際に形成される絶縁膜32が配置され、絶縁膜32上に多結晶シリコンからなる抵抗領域33が形成されている。なお、図48には絶縁膜32が形成された場合について例示しているが、絶縁膜32を形成せずに、フィールド絶縁膜31上に抵抗領域33を形成してもよい。抵抗領域33上にエミッタ電極28が形成され、このエミッタ電極28は、半導体スナバ回路200の表面電極として、スイッチング素子600のエミッタ端子が接続するエミッタ端子301に接続する。
Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 48 will be described. Formed, for example, when a gate insulating film 26, an interlayer insulating film (not shown), or the like of the switching element 600 is formed on a predetermined region of the field insulating film 31 used for electric field relaxation at the outer peripheral edge of the switching element 600. An insulating film 32 is disposed, and a resistance region 33 made of polycrystalline silicon is formed on the insulating film 32. FIG. 48 illustrates the case where the insulating film 32 is formed, but the resistance region 33 may be formed on the field insulating film 31 without forming the insulating film 32. An emitter electrode 28 is formed on the resistance region 33, and the emitter electrode 28 is connected to an emitter terminal 301 to which the emitter terminal of the switching element 600 is connected as a surface electrode of the semiconductor snubber circuit 200.
半導体スナバ回路200では、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを設定することができる。フィールド絶縁膜31についても、キャパシタ210に必要な耐圧並び必要な静電容量の大きさに応じて、厚みや面積を設定することができる。耐圧については、半導体スナバ回路200の条件としてだけではなく、スイッチング素子600の電界緩和という機能を果たすフィールド絶縁膜31の破壊防止のため、スイッチング素子600の耐圧よりも高くなるように設定することが好ましい。
In the semiconductor snubber circuit 200, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be set according to the magnitude of the resistance value required for the resistor 220. The thickness and area of the field insulating film 31 can also be set according to the breakdown voltage required for the capacitor 210 and the required capacitance. The withstand voltage is set not only as a condition of the semiconductor snubber circuit 200 but also higher than the withstand voltage of the switching element 600 in order to prevent the field insulating film 31 functioning as an electric field relaxation of the switching element 600 from being destroyed. preferable.
また、キャパシタ210の静電容量については、半導体スナバ回路200と並列に接続される還流ダイオード100が遮断状態時(高電圧印加時)に充電される空乏容量に対して、100分の1程度から100倍ぐらいの範囲で選ぶことができる。しかし、既に述べたように、十分なスナバ機能を発揮し、かつ損失の増加を極力抑え、必要となるチップ面積を考慮すると、キャパシタ210の静電容量は還流ダイオード100に充電される空乏容量の概ね10分の1程度から10倍程度の範囲が好ましい。
The capacitance of the capacitor 210 is about 1/100 of the depletion capacity charged when the freewheeling diode 100 connected in parallel with the semiconductor snubber circuit 200 is cut off (when a high voltage is applied). It can be selected in the range of about 100 times. However, as already described, when the sufficient snubber function is exhibited and the increase in loss is suppressed as much as possible and the necessary chip area is taken into consideration, the capacitance of the capacitor 210 is equal to the depletion capacitance charged in the freewheeling diode 100. A range of about 1/10 to about 10 times is preferable.
図48に示した半導体スナバ回路200では、スイッチング素子600の耐圧よりも高くなるように例えばキャパシタ210の厚みを1μm程度とし、キャパシタ210の静電容量がスイッチング素子600と還流ダイオード100の遮断状態時に形成される空乏容量の和と同程度であるとする。なお、フィールド絶縁膜31は、シリコン酸化膜以外の材料でも、所定の耐圧を有し、且つ電界緩和機能とキャパシタ210として機能する誘電材料であればどのような材料でもよい。また、抵抗領域33の抵抗の大きさは、効果的にスナバ機能を発揮する設計式C=1/(2πfR)を満たすように設定することが好ましい。
In the semiconductor snubber circuit 200 shown in FIG. 48, for example, the thickness of the capacitor 210 is set to about 1 μm so as to be higher than the withstand voltage of the switching element 600, and the capacitance of the capacitor 210 is when the switching element 600 and the free wheel diode 100 are cut off. Suppose that it is about the same as the sum of the depletion capacities formed. The field insulating film 31 may be any material other than a silicon oxide film as long as it has a predetermined breakdown voltage and functions as an electric field relaxation function and a capacitor 210. Moreover, it is preferable to set the magnitude | size of resistance of the resistance area | region 33 so that the design formula C = 1 / (2 (pi) fR) which exhibits a snubber function effectively may be satisfy | filled.
上記のようにように、1チップにスイッチング素子600と半導体スナバ回路200が形成された場合にも、第2の実施形態で説明した動作及び効果を実現できる。
As described above, even when the switching element 600 and the semiconductor snubber circuit 200 are formed on one chip, the operations and effects described in the second embodiment can be realized.
図48に示した構成においては、スイッチング素子600と半導体スナバ回路200が、支持基体としての基板領域21及びバッファ領域22及びドリフト領域23を共用し、且つエミッタ電極28及びコレクタ電極30を共用している。また、スイッチング素子600の電界緩和機能として働くフィールド絶縁膜31も、キャパシタ210として機能する。更に、スイッチング素子600のゲート電極27として働く多結晶シリコン膜を、抵抗220である抵抗領域33と同様に形成することができる。つまり、これらの部分については、同一プロセスで形成することができ、製造プロセスを簡易化することができる。
In the configuration shown in FIG. 48, the switching element 600 and the semiconductor snubber circuit 200 share the substrate region 21, the buffer region 22, and the drift region 23 as the support base, and share the emitter electrode 28 and the collector electrode 30. Yes. The field insulating film 31 that functions as an electric field relaxation function of the switching element 600 also functions as the capacitor 210. Furthermore, a polycrystalline silicon film serving as the gate electrode 27 of the switching element 600 can be formed in the same manner as the resistance region 33 that is the resistor 220. That is, these portions can be formed by the same process, and the manufacturing process can be simplified.
更に、半導体スナバ回路200とスイッチング素子600を1チップ化することによって、実装面積(敷地面積)を減らすことができるため、半導体パッケージを小型化することができる。また、スイッチング素子600及び半導体スナバ回路200のエミッタ電極28が共通の電極となり、第2の実施形態では金属配線350、330で接続されていたのに比べて、配線等に生じる寄生インダクタンスを更に低減することができる。このため、並列接続している還流ダイオード100の逆回復時における振動現象を更に低減することができる。
Further, by mounting the semiconductor snubber circuit 200 and the switching element 600 on one chip, the mounting area (site area) can be reduced, so that the semiconductor package can be reduced in size. Further, the switching element 600 and the emitter electrode 28 of the semiconductor snubber circuit 200 serve as a common electrode, and the parasitic inductance generated in the wiring and the like is further reduced as compared with the case where the second embodiment is connected by the metal wiring 350 and 330. can do. For this reason, the vibration phenomenon at the time of reverse recovery of the reflux diode 100 connected in parallel can be further reduced.
また、第5の実施形態を例えば図27に示すようなインバータ回路に適用した場合には、スイッチング素子600と半導体スナバ回路200とを1チップ化した新たな効果を生むことができる。即ち、第2の実施形態及び第3の実施形態で説明したように、還流ダイオード100が逆回復動作をする場合においては、半導体スナバ回路200は振動現象を緩和するべく、還流ダイオード100、スイッチング素子600の空乏容量並びに半導体スナバ回路200のキャパシタ210に起因して発生する過渡電流が消費され、抵抗220で発熱する。一方、還流ダイオード100が逆回復動作をする場合においては、還流ダイオード100に並列接続されているスイッチング素子600は導通状態にないため、ほとんど発熱していない。このように、逆回復時に半導体スナバ回路200が発熱している場合にはスイッチング素子600の部分は遮断状態にあり発熱していない。このため、スイッチング素子600と半導体スナバ回路200を1チップ化することによって、チップ全体としての温度上昇を、別チップの場合と比べて低く抑えることができる。つまり、スイッチング素子600と半導体スナバ回路200を1チップ化することによって、放熱性の向上による抵抗領域33の高集積化が期待できる。
Further, when the fifth embodiment is applied to an inverter circuit as shown in FIG. 27, for example, a new effect in which the switching element 600 and the semiconductor snubber circuit 200 are integrated into one chip can be produced. That is, as described in the second embodiment and the third embodiment, when the freewheeling diode 100 performs a reverse recovery operation, the semiconductor snubber circuit 200 has the freewheeling diode 100 and the switching element to alleviate the oscillation phenomenon. The transient current generated due to the 600 depletion capacity and the capacitor 210 of the semiconductor snubber circuit 200 is consumed, and the resistor 220 generates heat. On the other hand, when the freewheeling diode 100 performs reverse recovery operation, the switching element 600 connected in parallel to the freewheeling diode 100 is not in a conductive state, and therefore hardly generates heat. As described above, when the semiconductor snubber circuit 200 generates heat during reverse recovery, the switching element 600 is in a cut-off state and does not generate heat. For this reason, by making the switching element 600 and the semiconductor snubber circuit 200 into one chip, the temperature rise of the entire chip can be suppressed to be lower than in the case of another chip. That is, by integrating the switching element 600 and the semiconductor snubber circuit 200 into one chip, high integration of the resistance region 33 due to improved heat dissipation can be expected.
更に、第5の実施形態の特徴として、高い放熱性を有していることが挙げられる。これは、スナバ内蔵スイッチング素子900のスイッチング素子600が形成されたスイッチング素子領域2600が、2チップ分の半導体スナバ領域2200を介して対面するように実装されているためである。もちろん、第4の実施形態において説明したように、スイッチング素子領域2600の間に、1チップ分の半導体スナバ領域2200が形成されていても放熱性向上の効果を有する。しかし、半導体スナバ領域2200が対面するように配置すれば、スイッチング素子領域2600の間に1チップ分の半導体スナバ領域2200が配置された場合に比べて、スイッチング素子領域2600同士の距離を2倍程度まで大きくできる。このため、熱源であるスイッチング素子領域2600間の熱の干渉が起こりにくくなり、より放熱性能が高まる。
Furthermore, as a feature of the fifth embodiment, it has high heat dissipation. This is because the switching element region 2600 in which the switching element 600 of the snubber built-in switching element 900 is formed is mounted so as to face each other through the semiconductor snubber region 2200 for two chips. Of course, as described in the fourth embodiment, even if the semiconductor snubber region 2200 for one chip is formed between the switching element regions 2600, it has an effect of improving heat dissipation. However, if the semiconductor snubber regions 2200 are arranged so as to face each other, the distance between the switching element regions 2600 is about twice that of the case where the semiconductor snubber region 2200 for one chip is arranged between the switching element regions 2600. Can be enlarged. For this reason, heat interference between the switching element regions 2600, which is a heat source, hardly occurs, and the heat dissipation performance is further improved.
スナバ内蔵スイッチング素子チップを3チップ以上並列実装する場合においても、スイッチング素子領域2600間に少なくとも1チップ分の半導体スナバ領域2200を配置することで容易に放熱性を高めることができる。しかし、例えば第4の実施形態で示したのと同様に、スナバ内蔵スイッチング素子900内の半導体スナバ領域2200の配置を変えることで、さまざまな並列数に対応可能である。例えば、スナバ内蔵スイッチング素子900の両側に半導体スナバ領域2200を形成すれば、半導体スナバ領域2200が対面するように配置することは可能である。また、スナバ内蔵スイッチング素子900が4回路ある場合にも、図39に示した構成と同様にして、それぞれ対面する位置に半導体スナバ領域2200が配置されるように4つのスナバ内蔵スイッチング素子チップを格子状に配置することにより、放熱性を高めることができる。いずれにしても、最小限度の実装面積で高い冷却効率を得ることができる。
Even when three or more switching element chips with a built-in snubber are mounted in parallel, heat dissipation can be easily improved by disposing the semiconductor snubber area 2200 for at least one chip between the switching element areas 2600. However, for example, as in the fourth embodiment, various parallel numbers can be accommodated by changing the arrangement of the semiconductor snubber region 2200 in the snubber built-in switching element 900. For example, if the semiconductor snubber region 2200 is formed on both sides of the snubber built-in switching element 900, the semiconductor snubber region 2200 can be disposed so as to face each other. Further, when there are four circuits with built-in snubber 900, as in the configuration shown in FIG. 39, the four snubber built-in switching elements chips are arranged so that the semiconductor snubber regions 2200 are arranged at the facing positions. By disposing in a shape, heat dissipation can be improved. In any case, high cooling efficiency can be obtained with a minimum mounting area.
上記のように、第5の実施形態におけるスイッチング素子600及び半導体スナバ回路200の動作メカニズムにあった実装配置とすることで、本発明の半導体装置の性能を更に向上することができる。また、スナバ内蔵スイッチング素子チップの外側に配置されている還流ダイオードチップについても、2つのチップの距離を十分確保できるため、放熱性能を向上することができる。
As described above, the performance of the semiconductor device of the present invention can be further improved by adopting a mounting arrangement suitable for the operation mechanism of the switching element 600 and the semiconductor snubber circuit 200 in the fifth embodiment. In addition, the free-wheeling diode chip disposed outside the snubber built-in switching element chip can sufficiently secure the distance between the two chips, so that the heat dissipation performance can be improved.
以上のように、第5の実施形態では、振動現象を更に抑制し過渡性能を向上する効果と導通性能とをともに向上すると同時に、小型化且つ低コスト化を実現できる。
As described above, in the fifth embodiment, both the effect of further suppressing the vibration phenomenon and improving the transient performance and the conduction performance can be improved, and at the same time, the size and cost can be reduced.
上記の図46及び図48では、スイッチング素子600がIGBTの場合を説明したが、例えば第2の実施形態および第3の実施形態で説明したさまざまなスイッチング素子600を半導体スナバ回路200と1チップ化することは、スイッチング素子600がIGBTである場合と同様に容易に実現できる。図49〜図50にその例を示す。
46 and 48 described the case where the switching element 600 is an IGBT. For example, the various switching elements 600 described in the second embodiment and the third embodiment are integrated into one chip with the semiconductor snubber circuit 200. This can be easily realized as in the case where the switching element 600 is an IGBT. An example is shown in FIGS.
図49は、図48に示したIGBTを用いる代わりに、スイッチング素子600として例えば炭化珪素半導体基体からなるMOSFETを用いた例を示している。スイッチング素子600は、例えばN+型である基板領域51上にN-型のドリフト領域52が形成された基板材料を用いる。ドリフト領域52の表層部の一部にP型のウェル領域53が形成され、ウェル領域53の表層部の一部にN+型ソース領域54が形成されている。ドリフト領域52、ウェル領域53及びソース領域54の表層部に接して、例えばシリコン酸化膜からなるゲート絶縁膜55が形成され、ゲート絶縁膜55上に例えばN型の多結晶シリコンからなるゲート電極56が配設されている。更に、ゲート絶縁膜55に形成された開口部においてソース領域54及びウェル領域53と接するソース電極57が形成される。基板領域51にオーミック接続させてドレイン電極59が形成されている。
更に、図49に示すように、スイッチング素子600の形成される領域の外周部に、ドリフト領域52及びウェル領域53の表層部に接して、例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。
FIG. 49 shows an example in which a MOSFET made of, for example, a silicon carbide semiconductor substrate is used as the switching element 600 instead of using the IGBT shown in FIG. For example, the switching element 600 uses a substrate material in which an N − type drift region 52 is formed on an N + type substrate region 51. A P type well region 53 is formed in a part of the surface layer portion of the drift region 52, and an N + type source region 54 is formed in a part of the surface layer portion of the well region 53. A gate insulating film 55 made of, for example, a silicon oxide film is formed in contact with the surface layer portions of the drift region 52, well region 53, and source region 54, and a gate electrode 56 made of, for example, N-type polycrystalline silicon is formed on the gate insulating film 55. Is arranged. Further, a source electrode 57 in contact with the source region 54 and the well region 53 in the opening formed in the gate insulating film 55 is formed. A drain electrode 59 is formed in ohmic contact with the substrate region 51.
Further, as shown in FIG. 49, a field insulating film 31 made of, for example, a silicon oxide film is formed on the outer peripheral portion of the region where the switching element 600 is formed in contact with the surface layer portions of the drift region 52 and the well region 53. Yes.
次に、図49に示した左側破線の左側に形成される半導体スナバ回路200について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、例えばスイッチング素子600のゲート絶縁膜55を形成する際に形成される絶縁膜32や層間絶縁膜(図示せず)が形成され、絶縁膜32上に多結晶シリコンからなる抵抗領域33が形成されている。なお、図49には絶縁膜32が形成された場合について例示しているが、絶縁膜32を形成せずにフィールド絶縁膜31上に抵抗領域33が形成されていてもよい。そして、抵抗領域33上にソース電極57が形成され、このソース電極57は、スイッチング素子600のソース端子が接続するソース端子302に接続する。
Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line shown in FIG. 49 will be described. For example, an insulating film 32 or an interlayer insulating film (for example, formed when the gate insulating film 55 of the switching element 600 is formed on a predetermined region of the field insulating film 31 used for electric field relaxation at the outer peripheral edge of the switching element 600. (Not shown), and a resistance region 33 made of polycrystalline silicon is formed on the insulating film 32. FIG. 49 illustrates the case where the insulating film 32 is formed, but the resistance region 33 may be formed on the field insulating film 31 without forming the insulating film 32. A source electrode 57 is formed on the resistance region 33, and the source electrode 57 is connected to the source terminal 302 to which the source terminal of the switching element 600 is connected.
図49に示した半導体スナバ回路200は、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを設定することができる。
In the semiconductor snubber circuit 200 illustrated in FIG. 49, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be set according to the magnitude of the resistance value required for the resistor 220.
図49に示した構成によって、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と、第5の実施形態で説明した半導体スナバ回路200とスイッチング素子600を1チップ化したことによる効果を実現することができる。更に、図49に示した構成の特徴として、図48に示した構成と同様に、抵抗領域33をスイッチング素子600のゲート電極56と同一材料で形成している点が挙げられる。このような構成することによって、スイッチング素子600にMOSFETを用いた場合の効果に加え、製造工程を更に簡略化し、低コストで実現することができる。
With the configuration shown in FIG. 49, the effect that the free wheel diode 100 and the switching element 600 described in the third embodiment can be realized by various elements, and the semiconductor snubber circuit 200 and the switching element 600 described in the fifth embodiment are achieved. It is possible to realize the effect obtained by using one chip. Further, the feature of the configuration shown in FIG. 49 is that the resistance region 33 is formed of the same material as the gate electrode 56 of the switching element 600 as in the configuration shown in FIG. With such a configuration, in addition to the effect of using a MOSFET for the switching element 600, the manufacturing process can be further simplified and realized at low cost.
図50は、図48に示したIGBTを用いる代わりに、スイッチング素子600として図16に示したヘテロ接合部を絶縁ゲート電極で駆動するトランジスタを用いた場合を示している。例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域61上にN-型のドリフト領域62が形成されている。スイッチング素子600が形成される領域において、ドリフト領域62上に例えばN型の多結晶シリコンからなるヘテロ半導体領域63が形成されている。そして、ヘテロ半導体領域63の開口部でドリフト領域62と接して、ヘテロ半導体領域63上に例えばシリコン酸化膜から成るゲート絶縁膜64が形成されている。また、ゲート絶縁膜64上にはゲート電極65が形成され、ヘテロ半導体領域63に接してソース電極66が配置されている。基板領域1に接してドレイン電極68が形成されている。更に、スイッチング素子600が形成される領域の外周部において、ドリフト領域62とヘテロ半導体領域63間にシリコン酸化膜等からなるフィールド絶縁膜31が形成されている。
FIG. 50 shows a case where a transistor for driving the heterojunction portion shown in FIG. 16 with an insulated gate electrode is used as the switching element 600 instead of using the IGBT shown in FIG. For example, an N − type drift region 62 is formed on a substrate region 61 whose silicon carbide polytype is 4H type N + type. In the region where the switching element 600 is formed, a hetero semiconductor region 63 made of, for example, N-type polycrystalline silicon is formed on the drift region 62. A gate insulating film 64 made of, for example, a silicon oxide film is formed on the hetero semiconductor region 63 in contact with the drift region 62 at the opening of the hetero semiconductor region 63. A gate electrode 65 is formed on the gate insulating film 64, and a source electrode 66 is disposed in contact with the hetero semiconductor region 63. A drain electrode 68 is formed in contact with the substrate region 1. Further, a field insulating film 31 made of a silicon oxide film or the like is formed between the drift region 62 and the hetero semiconductor region 63 in the outer periphery of the region where the switching element 600 is formed.
次に、図50に示した左側破線の左側に形成される半導体スナバ回路200について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、多結晶シリコンからなる抵抗領域33が形成されている。そして、抵抗領域33上にソース電極66が半導体スナバ回路200の表面電極として形成され、この表面電極は、スイッチング素子600のソース端子が接続するソース端子302に接続する。つまり、図50に示した半導体スナバ回路200では、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを設定することができる。
Next, the semiconductor snubber circuit 200 formed on the left side of the left broken line shown in FIG. 50 will be described. A resistance region 33 made of polycrystalline silicon is formed on a predetermined region of the field insulating film 31 used for the electric field relaxation at the outer peripheral edge of the switching element 600. A source electrode 66 is formed on the resistance region 33 as a surface electrode of the semiconductor snubber circuit 200, and this surface electrode is connected to the source terminal 302 to which the source terminal of the switching element 600 is connected. That is, in the semiconductor snubber circuit 200 shown in FIG. 50, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be set according to the magnitude of the resistance value required for the resistor 220.
図50に示した構成によっても、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と、第5の実施形態で説明した半導体スナバ回路200とスイッチング素子600を1チップ化したことによる効果を実現することができる。更に、図50に示した構成の特徴としては、抵抗領域33をスイッチング素子600のヘテロ半導体領域63と同一材料で形成している点も挙げられる。また、図48、図49に示した構成例と同じように、抵抗領域33をスイッチング素子600のゲート電極65と同一材料で形成することもできる。
50, the effect that the free wheel diode 100 and the switching element 600 described in the third embodiment can be realized by various elements, and the semiconductor snubber circuit 200 and the switching element 600 described in the fifth embodiment. It is possible to realize the effect of having been integrated into one chip. Further, as a feature of the configuration shown in FIG. 50, the resistance region 33 is formed of the same material as the hetero semiconductor region 63 of the switching element 600. 48 and 49, the resistance region 33 can be formed of the same material as that of the gate electrode 65 of the switching element 600.
図51は、図48に示したIGBTを用いる代わりに、スイッチング素子600として図32で示したJFETを用いた場合を示している。図51において、例えば炭化珪素のポリタイプが4HタイプのN+型である基板領域71上にN-型のドリフト領域72が形成されている。ドリフト領域72中の表層部の一部にN+型のソース領域73とP型のゲート領域74がそれぞれ形成されている。ゲート領域74はゲート電極75に接続され、ソース領域73はソース電極76に接続されている。基板領域71はドレイン電極78に接続されている。更に、スイッチング素子600の外周部に、ドリフト領域72の表層部に接して例えばシリコン酸化膜からなるフィールド絶縁膜31が形成されている。
FIG. 51 shows a case where the JFET shown in FIG. 32 is used as the switching element 600 instead of using the IGBT shown in FIG. In FIG. 51, for example, an N − type drift region 72 is formed on an N + type substrate region 71 whose polytype of silicon carbide is 4H type. An N + -type source region 73 and a P-type gate region 74 are formed in part of the surface layer portion in the drift region 72, respectively. The gate region 74 is connected to the gate electrode 75, and the source region 73 is connected to the source electrode 76. The substrate region 71 is connected to the drain electrode 78. Further, a field insulating film 31 made of, for example, a silicon oxide film is formed on the outer peripheral portion of the switching element 600 in contact with the surface layer portion of the drift region 72.
図51中の左側破線の左側に形成される半導体スナバ回路200について説明する。スイッチング素子600の外周端部の電界緩和に用いられているフィールド絶縁膜31の所定領域上に、例えばスイッチング素子600の絶縁膜77を形成する際に形成される絶縁膜32や層間絶縁膜(図示せず)等が形成され、絶縁膜32に多結晶シリコンからなる抵抗領域33が形成されている。なお、図51には絶縁膜32が形成された場合について例示しているが、絶縁膜32を形成せずにフィールド絶縁膜31上に抵抗領域33が形成されていてもよい。抵抗領域33上にソース電極76が半導体スナバ回路200の表面電極として形成され、この表面電極は、スイッチング素子600のソース端子が接続するソース端子302に接続する。つまり、図51に示した半導体スナバ回路200では、抵抗領域33が抵抗220として機能し、フィールド絶縁膜31及び絶縁膜32がキャパシタ210として機能する。抵抗220に必要な抵抗値の大きさに応じて、抵抗領域33の不純物濃度や厚みを設定することができる。
A semiconductor snubber circuit 200 formed on the left side of the left broken line in FIG. 51 will be described. For example, an insulating film 32 or an interlayer insulating film formed when forming an insulating film 77 of the switching element 600 on a predetermined region of the field insulating film 31 used for electric field relaxation at the outer peripheral edge of the switching element 600 (see FIG. (Not shown) and the like, and a resistance region 33 made of polycrystalline silicon is formed in the insulating film 32. FIG. 51 illustrates the case where the insulating film 32 is formed, but the resistance region 33 may be formed on the field insulating film 31 without forming the insulating film 32. A source electrode 76 is formed on the resistance region 33 as a surface electrode of the semiconductor snubber circuit 200, and this surface electrode is connected to the source terminal 302 to which the source terminal of the switching element 600 is connected. That is, in the semiconductor snubber circuit 200 shown in FIG. 51, the resistance region 33 functions as the resistor 220, and the field insulating film 31 and the insulating film 32 function as the capacitor 210. The impurity concentration and thickness of the resistance region 33 can be set according to the magnitude of the resistance value required for the resistor 220.
図51に示した構成によっても、第3の実施形態で説明した還流ダイオード100やスイッチング素子600を種々の素子で実現できる効果と、第5の実施形態で説明した半導体スナバ回路200とスイッチング素子600を1チップ化したことによる効果を実現することができる。図51に示した構成により、製造工程を更に簡略化し、低コストで実現することができる。
51, the effect that the free wheel diode 100 and the switching element 600 described in the third embodiment can be realized by various elements, and the semiconductor snubber circuit 200 and the switching element 600 described in the fifth embodiment. It is possible to realize the effect of having been integrated into one chip. With the configuration shown in FIG. 51, the manufacturing process can be further simplified and realized at low cost.
また、第5の実施形態において、第3の実施形態で説明したのと同様に、スイッチング素子600に採用する構成がユニポーラ型の還流ダイオードとしても使用できる場合には、還流ダイオード100を別チップで形成する以外にも、還流ダイオード100とスイッチング素子600と半導体スナバ回路200とを1チップ化して、半導体パッケージを小型化することができる。これにより、配線等に生じる寄生インダクタンスを更に低減することができるため、半導体スナバ回路200による振動現象を更に低減することができる。配線長がより短くなることは、振動電流により配線から発する放射ノイズを更に低減させる効果もある。また、チップサイズの低減によってコストが低減されると共に、還流ダイオード100とスイッチング素子600とのキャパシタ容量の和が小さくなるため、半導体スナバ回路200に必要な静電容量も小さくすることができる。つまり、振動現象の抑制を小型且つ低コストで実現できる。
Further, in the fifth embodiment, as described in the third embodiment, when the configuration employed in the switching element 600 can be used as a unipolar freewheeling diode, the freewheeling diode 100 is mounted on a separate chip. In addition to the formation, the free-wheeling diode 100, the switching element 600, and the semiconductor snubber circuit 200 can be made into one chip, and the semiconductor package can be downsized. Thereby, since the parasitic inductance generated in the wiring or the like can be further reduced, the vibration phenomenon caused by the semiconductor snubber circuit 200 can be further reduced. The shorter wiring length also has the effect of further reducing radiation noise generated from the wiring due to the oscillating current. Further, the cost is reduced by reducing the chip size, and the sum of the capacitor capacities of the freewheeling diode 100 and the switching element 600 is reduced, so that the capacitance required for the semiconductor snubber circuit 200 can also be reduced. That is, the suppression of the vibration phenomenon can be realized at a small size and at a low cost.
以上、スイッチング素子600と半導体スナバ回路200とを1チップ化する一例を説明してきたが、1チップ化する際に、半導体スナバ回路200の抵抗220として、多結晶シリコンからなる抵抗領域33以外にも、半導体基体中の基板領域やドリフト領域を用いてもよい。また、半導体スナバ回路200のキャパシタ210として、シリコン酸化膜からなるフィールド絶縁膜31以外にも、PN接合やヘテロ接合等の逆バイアス時に空乏層を形成する構成を採用し、この空乏層容量をキャパシタ210として用いてもよい。また、例えばショットキーバリアダイオードを内蔵するMOSFET等のように、スイッチング素子600中に還流ダイオード100を内蔵する構成とし、半導体スナバ回路200と共に1チップ化してもよい。いずれの構成においても、本発明の特徴である振動現象を更に抑制し、過渡性能と導通性能をともに向上すると同時に、小型化及び低コスト化を実現できる。
The example in which the switching element 600 and the semiconductor snubber circuit 200 are made into one chip has been described above. However, when the chip is made into one chip, the resistance 220 of the semiconductor snubber circuit 200 is not limited to the resistance region 33 made of polycrystalline silicon. A substrate region or drift region in the semiconductor substrate may be used. In addition to the field insulating film 31 made of a silicon oxide film, the capacitor 210 of the semiconductor snubber circuit 200 employs a configuration in which a depletion layer is formed at the time of reverse bias such as a PN junction or a heterojunction. You may use as 210. Further, for example, a freewheeling diode 100 may be built in the switching element 600 such as a MOSFET having a Schottky barrier diode, and the semiconductor snubber circuit 200 may be integrated into one chip. In any configuration, the vibration phenomenon, which is a feature of the present invention, can be further suppressed, and both transient performance and conduction performance can be improved, and at the same time, miniaturization and cost reduction can be realized.
また、いずれの組み合わせにおいてもスイッチング素子600間の熱の干渉が起こりにくいため、より放熱性能を高めることができ、より高電流密度で動作させることが可能となる。
In any combination, since heat interference between the switching elements 600 hardly occurs, the heat dissipation performance can be further improved, and the operation at a higher current density can be achieved.
第5の実施形態においても、第1の実施形態で図20と図21を参照して説明したのと同様に、容量比C/C0が0.1前後から振動現象の減衰効果が顕著になり、容量比C/C0が10を超える辺りから振動現象の収束時間比の値が飽和傾向になる。また、過渡動作時にはキャパシタ210の静電容量の大きさに比例する過渡電流による損失Eが発生するため、キャパシタ210の静電容量は極力小さいことが好ましい。したがって、既に述べたように、第5の実施形態で用いる半導体スナバ回路200のキャパシタ210の静電容量を、還流ダイオード100及びスイッチング素子600の遮断状態におけるキャパシタ成分の容量の総和に比べて、1/10倍以上10倍以下の範囲で選択することで、損失の増加を抑えつつ、より顕著に振動現象を低減することができる。この効果は、第5の実施形態で説明したどの構成例においても得ることができる。
Also in the fifth embodiment, the damping effect of the vibration phenomenon becomes remarkable from the capacity ratio C / C0 of around 0.1, as described with reference to FIGS. 20 and 21 in the first embodiment. When the capacity ratio C / C0 exceeds 10, the convergence time ratio value of the vibration phenomenon tends to be saturated. In addition, since a loss E due to a transient current proportional to the capacitance of the capacitor 210 occurs during a transient operation, the capacitance of the capacitor 210 is preferably as small as possible. Therefore, as described above, the capacitance of the capacitor 210 of the semiconductor snubber circuit 200 used in the fifth embodiment is 1 as compared with the sum of the capacitances of the capacitor components in the cutoff state of the free-wheeling diode 100 and the switching element 600. By selecting within a range of / 10 times or more and 10 times or less, the vibration phenomenon can be reduced more significantly while suppressing an increase in loss. This effect can be obtained in any configuration example described in the fifth embodiment.
(第6の実施形態)
第6の実施形態においては、第4の実施形態と同様に還流ダイオード100と半導体スナバ回路200が同一チップ上に形成され、且つ、半導体スナバ回路200が還流ダイオード100の配置された領域(以下において、「還流ダイオード領域」という。)に隣接してそれぞれ分散するように配置された場合について説明する。
(Sixth embodiment)
In the sixth embodiment, as in the fourth embodiment, the freewheeling diode 100 and the semiconductor snubber circuit 200 are formed on the same chip, and the semiconductor snubber circuit 200 is disposed in the region where the freewheeling diode 100 is disposed (hereinafter, referred to as “return diode 100”). , Referred to as “freewheeling diode region”) will be described.
例えば還流ダイオード領域が矩形である場合、分散された複数の半導体スナバ回路200が、還流ダイオード100の配置された矩形領域の複数の辺にそれぞれ隣接して配置される。図52は、1つの還流ダイオード100の両側に2つの半導体スナバ回路200がそれぞれ配置された構造のスナバ回路内蔵還流ダイオード800が、半導体パッケージに実装された例である。図52では、スナバ回路内蔵還流ダイオード800が配置されたチップ(スナバ内蔵還流ダイオードチップ)を、符号800で表示している。
For example, when the free-wheeling diode region is rectangular, a plurality of distributed semiconductor snubber circuits 200 are disposed adjacent to the plurality of sides of the rectangular region where the free-wheeling diode 100 is disposed. FIG. 52 shows an example in which a snubber circuit built-in freewheeling diode 800 having a structure in which two semiconductor snubber circuits 200 are arranged on both sides of one freewheeling diode 100 is mounted on a semiconductor package. In FIG. 52, a chip (a snubber built-in freewheeling diode chip) in which the snubber circuit built-in freewheeling diode 800 is arranged is denoted by reference numeral 800.
図52に示した半導体パッケージは、絶縁基板500上に、例えば銅やアルミニウム等の金属材料からなるアノード側の金属膜310とカソード側の金属膜410が形成されたセラミック基板で構成されている。絶縁基板500は、例えばセラミック板等で形成されており、絶縁性を有し、且つ、支持体としての機能を有する。スナバ回路内蔵還流ダイオード800に含まれる還流ダイオード100及び半導体スナバ回路200のカソード端子は、例えば半田やろう材等の接合材料を介して金属膜410に接続する。そして、還流ダイオード100及び半導体スナバ回路200のアノード端子は、例えばアルミニウムワイヤやアルミニウムリボン等の金属配線320、330を介して、金属膜310に接続される。金属膜410はカソード端子400に接続し、金属膜310はアノード端子300に接続する。
The semiconductor package shown in FIG. 52 includes a ceramic substrate in which an anode side metal film 310 and a cathode side metal film 410 made of a metal material such as copper or aluminum are formed on an insulating substrate 500. The insulating substrate 500 is formed of, for example, a ceramic plate or the like, has an insulating property, and functions as a support. The free-wheeling diode 100 included in the snubber circuit built-in free-wheeling diode 800 and the cathode terminal of the semiconductor snubber circuit 200 are connected to the metal film 410 via a bonding material such as solder or brazing material. The anode terminals of the freewheeling diode 100 and the semiconductor snubber circuit 200 are connected to the metal film 310 via metal wirings 320 and 330 such as aluminum wires and aluminum ribbons. The metal film 410 is connected to the cathode terminal 400, and the metal film 310 is connected to the anode terminal 300.
図53に、図52に示したスナバ回路内蔵還流ダイオード800の上面図の例を示す。還流ダイオード100が炭化珪素ショットキーバリアダイオードである場合の図53のI−I方向に沿った断面は、例えば図5に示した断面図である。半導体スナバ回路200の断面構造図であるII−II方向に沿った断面は、例えば図6に示した断面図である。還流ダイオード100と半導体スナバ回路200との境界部分の断面構造を示すIII−III方向に沿った断面は、例えば図36に示した断面図である。スナバ回路内蔵還流ダイオード800は、図36の右側破線の右側に形成される還流ダイオード100の部分と、左側破線の左側に形成される半導体スナバ回路200の部分で構成されている。
FIG. 53 shows an example of a top view of the snubber circuit built-in reflux diode 800 shown in FIG. The cross section along the II direction in FIG. 53 when the freewheeling diode 100 is a silicon carbide Schottky barrier diode is, for example, the cross sectional view shown in FIG. A cross section taken along the II-II direction, which is a cross-sectional structure diagram of the semiconductor snubber circuit 200, is, for example, the cross-sectional view shown in FIG. The cross section along the III-III direction showing the cross-sectional structure of the boundary portion between the free-wheeling diode 100 and the semiconductor snubber circuit 200 is, for example, the cross-sectional view shown in FIG. The snubber circuit built-in freewheeling diode 800 includes a freewheeling diode 100 portion formed on the right side of the right broken line in FIG. 36 and a semiconductor snubber circuit 200 portion formed on the left side of the left broken line.
第6の実施形態においては、第1の実施形態〜第5の実施形態で説明した還流ダイオード100及び半導体スナバ回路200を使用できる。このため、第6の実施形態で使用可能な還流ダイオード100及び半導体スナバ回路200の構造や変形例についての重複した説明は省略する。第6の実施形態に係る半導体装置は、第1の実施形態〜第5の実施形態で説明した半導体装置と同様に、電力エネルギーの変換手段として使用されるコンバータ(図8)やインバータ(図9)等の電力変換装置において、電流を還流する受動素子A、Bとして使用される。
In the sixth embodiment, the free-wheeling diode 100 and the semiconductor snubber circuit 200 described in the first to fifth embodiments can be used. For this reason, the duplicate description about the structure and modification of the free-wheeling diode 100 and the semiconductor snubber circuit 200 that can be used in the sixth embodiment is omitted. The semiconductor device according to the sixth embodiment, like the semiconductor devices described in the first to fifth embodiments, is a converter (FIG. 8) or an inverter (FIG. 9) used as power energy conversion means. ) And the like are used as passive elements A and B that circulate current.
第4の実施形態で説明したように、還流ダイオード100と半導体スナバ回路200を同一チップ上に形成することにより、製造プロセスの簡易化、半導体パッケージの小型化、配線長が短いことによる放射ノイズの低減、半導体スナバ回路200を還流ダイオード100の直近に低インダクタンスで実装することによる過渡損失を低減し且つ振動現象を抑制できる等の効果が得られる。更に、既に述べたように、還流ダイオード100が導通して発熱している際には半導体スナバ回路200は遮断状態にあり発熱していないため、チップ全体としての温度上昇を別チップの場合と比べて低く抑えることができるという効果がある。
As described in the fourth embodiment, by forming the freewheeling diode 100 and the semiconductor snubber circuit 200 on the same chip, it is possible to simplify the manufacturing process, reduce the size of the semiconductor package, and reduce the radiation noise due to the short wiring length. The effect of reducing the transient loss and suppressing the vibration phenomenon by mounting the semiconductor snubber circuit 200 in the immediate vicinity of the freewheeling diode 100 with a low inductance can be obtained. Further, as already described, when the freewheeling diode 100 is conducting and generating heat, the semiconductor snubber circuit 200 is in a cut-off state and does not generate heat, so the temperature rise of the entire chip is higher than that of another chip. The effect is that it can be kept low.
これらの効果に加え、第6の実施形態に係る半導体装置では以下のような効果が得られる。例えば図53に示すように、半導体スナバ回路200が還流ダイオード100の配置された半導体基体主面の周辺の2辺以上に分散して配置されることから、還流ダイオード100の発生する振動電流をバランスよく半導体スナバ回路200に分散することができ、その結果、局部的な電流集中を避けることができる。更に、過渡電流が通過することにより発生する半導体スナバ回路200の発熱を均等に分散することができ、局部的な発熱を避けることができる。
In addition to these effects, the semiconductor device according to the sixth embodiment has the following effects. For example, as shown in FIG. 53, since the semiconductor snubber circuit 200 is distributed and arranged on two or more sides around the main surface of the semiconductor substrate on which the free-wheeling diode 100 is arranged, the oscillation current generated by the free-wheeling diode 100 is balanced. The semiconductor snubber circuit 200 can be well distributed, and as a result, local current concentration can be avoided. Furthermore, the heat generation of the semiconductor snubber circuit 200 generated by the passage of the transient current can be evenly distributed, and local heat generation can be avoided.
なお、図53では半導体スナバ回路200は対向する辺に一塊ずつ配置しているが、分割して配置しても構わない。また、図54に示すように還流ダイオード100が配置された領域の4辺に分散して半導体スナバ回路200を配置することにより、振動電流と熱の分散効果がより高まる。
In FIG. 53, the semiconductor snubber circuits 200 are arranged one by one on opposite sides, but may be arranged separately. Also, as shown in FIG. 54, by disposing the semiconductor snubber circuit 200 in the four sides of the region where the freewheeling diode 100 is disposed, the effect of dispersing the oscillating current and heat is further increased.
また、図55に示すように、還流ダイオード100の電界緩和のために設けられた還流ダイオード100の配置された領域の湾曲部CRの外側に、半導体スナバ回路200を配置してもよい。図55に示したように配置すれば、もともと使われていない湾曲部CRの外側の主面を、半導体スナバ回路200を配置する領域として利用することができ、半導体基体の面積利用効率を向上できる。
Further, as shown in FIG. 55, the semiconductor snubber circuit 200 may be disposed outside the curved portion CR in the region where the free-wheeling diode 100 provided for relaxing the electric field of the free-wheeling diode 100 is disposed. If arranged as shown in FIG. 55, the principal surface outside the curved portion CR that is not originally used can be used as a region where the semiconductor snubber circuit 200 is arranged, and the area utilization efficiency of the semiconductor substrate can be improved. .
更に、図56に示すように、還流ダイオード100の全周を囲むように半導体スナバ回路200を配置してもよい。図56に示したように配置すれば、還流ダイオード100の四隅を使うことによる面積利用効率を向上する効果と、振動電流と発熱を分散する効果の両方を得ることができる。また、第6の実施形態に係る半導体装置についても、例えば図4や図11に例示した実装構造にすることで、スナバ回路内蔵還流ダイオード800を配置したチップの放熱性を向上させることができる。
Further, as shown in FIG. 56, the semiconductor snubber circuit 200 may be arranged so as to surround the entire circumference of the free-wheeling diode 100. If it arrange | positions as shown in FIG. 56, both the effect which improves the area utilization efficiency by using the four corners of the free-wheeling diode 100, and the effect which distributes an oscillating current and heat_generation | fever can be acquired. Further, for the semiconductor device according to the sixth embodiment, for example, by adopting the mounting structure illustrated in FIGS. 4 and 11, it is possible to improve the heat dissipation of the chip in which the snubber circuit built-in reflux diode 800 is disposed.
第6の実施形態においては、半導体スナバ回路200を還流ダイオード100と一体化することで、還流ダイオードとスナバ回路を同時に実装することができるため、簡便で且つ容易に振動現象を抑制することができるとともに、従来技術のスナバ回路に比べて必要な体積を大幅に低減できる。
In the sixth embodiment, since the semiconductor snubber circuit 200 is integrated with the freewheeling diode 100, the freewheeling diode and the snubber circuit can be mounted at the same time, so that the vibration phenomenon can be easily and easily suppressed. At the same time, the required volume can be greatly reduced as compared with the conventional snubber circuit.
なお、第6の実施形態を説明するにあたって、半導体スナバ回路200の構造の一例として図6を用いて説明したが、半導体スナバ回路200のキャパシタ210を図13〜図16に示す構造、抵抗220を図17、図18に示す構造で形成してもよいことはもちろんである。また、還流ダイオード100には、ショットキーバリアダイオード以外にも、第3の実施形態で説明したように、ヘテロ接合ダイオード等のワイドバンドギャップ半導体により形成されたダイオードや、ソフトリカバリダイオードで構成されたPN接合ダイオード等が採用可能である。
In the description of the sixth embodiment, FIG. 6 is used as an example of the structure of the semiconductor snubber circuit 200. However, the capacitor 210 of the semiconductor snubber circuit 200 has the structure shown in FIGS. Of course, the structure shown in FIGS. 17 and 18 may be used. In addition to the Schottky barrier diode, the freewheeling diode 100 is configured by a diode formed of a wide band gap semiconductor such as a heterojunction diode or a soft recovery diode, as described in the third embodiment. A PN junction diode or the like can be used.
(第7の実施形態)
第7の実施形態に係る半導体装置は、第6の実施形態で説明したスナバ回路内蔵還流ダイオード800に加えてスイッチング素子600を更に含み、図22に示した構成と同様に、スイッチング素子600が、還流ダイオード100及び半導体スナバ回路200と並列接続された半導体装置である。つまり、第7の実施形態は、第2の実施形態と第6の実施形態とを組み合わせた実施形態である。
(Seventh embodiment)
The semiconductor device according to the seventh embodiment further includes a switching element 600 in addition to the snubber circuit built-in free-wheeling diode 800 described in the sixth embodiment, and, similarly to the configuration shown in FIG. This is a semiconductor device connected in parallel with the freewheeling diode 100 and the semiconductor snubber circuit 200. That is, the seventh embodiment is an embodiment in which the second embodiment and the sixth embodiment are combined.
半導体スナバ回路200及び還流ダイオード100には、第6の実施形態で説明したように種々の構造が採用可能である。スイッチング素子600には、例えば第2の実施形態で説明したIGBTを採用可能であるほか、第3の実施形態で説明したように、MOSFETや、ヘテロ接合を有するトランジスタ、JFET等が採用可能である。
As described in the sixth embodiment, various structures can be adopted for the semiconductor snubber circuit 200 and the free wheeling diode 100. As the switching element 600, for example, the IGBT described in the second embodiment can be used, and as described in the third embodiment, a MOSFET, a transistor having a heterojunction, a JFET, or the like can be used. .
図57は、図52に例示した還流ダイオード100(例えば炭化珪素ショットキーバリアダイオード)と半導体スナバ回路200(例えばシリコン半導体RCスナバ)とを含むスナバ内蔵還流ダイオードチップ(図中に符号800で示す)、及びスイッチング素子600(例えばシリコンIGBT)の配置されたスイッチング素子チップ(図中に符号600で示す)からなる半導体装置の、具体的な実施形態を示す実装図である。
FIG. 57 is a snubber built-in freewheeling diode chip (indicated by reference numeral 800 in the figure) including the freewheeling diode 100 (for example, silicon carbide Schottky barrier diode) illustrated in FIG. 52 and the semiconductor snubber circuit 200 (for example, silicon semiconductor RC snubber). And a mounting diagram showing a specific embodiment of a semiconductor device composed of a switching element chip (indicated by reference numeral 600 in the figure) in which a switching element 600 (for example, silicon IGBT) is arranged.
図57において、図3や図52と同様に、半導体パッケージの一例としてセラミック基板を用いた場合について説明する。還流ダイオード100のカソード端子、半導体スナバ回路200のキャパシタ210、及びスイッチング素子600のコレクタ端子がカソード側の金属膜410に接続するように、スナバ内蔵還流ダイオードチップ及びスイッチング素子チップが金属膜410上に配置されている。一方、還流ダイオード100のアノード端子、半導体スナバ回路200の抵抗220、及びスイッチング素子600のエミッタ端子は、金属配線320、330、350を介してアノード側の金属膜310に接続されている。スイッチング素子600のゲート端子は、金属配線710を介してゲート側の金属膜700に接続されている。
57, the case where a ceramic substrate is used as an example of a semiconductor package will be described as in FIG. 3 and FIG. The freewheel diode chip and the switching element chip with built-in snubber are on the metal film 410 so that the cathode terminal of the freewheel diode 100, the capacitor 210 of the semiconductor snubber circuit 200, and the collector terminal of the switching element 600 are connected to the metal film 410 on the cathode side. Has been placed. On the other hand, the anode terminal of the reflux diode 100, the resistor 220 of the semiconductor snubber circuit 200, and the emitter terminal of the switching element 600 are connected to the metal film 310 on the anode side through metal wirings 320, 330, and 350. A gate terminal of the switching element 600 is connected to the metal film 700 on the gate side through a metal wiring 710.
第7の実施形態に係る半導体装置は、第2の実施形態に係る半導体装置と同様に、例えば図27に示した3相交流モータを動かす所謂インバータや、図28に示した所謂Hブリッジ等の電力変換装置に用いることができる。具体的には、電力変換装置のスイッチング素子及び受動素子として用いられる。このとき、第2の実施形態で説明したように、還流ダイオード100及び半導体スナバ回路200とスイッチング素子600を並列接続することにより、還流ダイオード100が有する過渡損失及び導通損失を低減すると同時に、ユニポーラ動作に起因する振動現象の発生を抑制し、より安定な動作を実現することができる。
Similarly to the semiconductor device according to the second embodiment, the semiconductor device according to the seventh embodiment includes, for example, a so-called inverter that moves a three-phase AC motor illustrated in FIG. 27, a so-called H bridge illustrated in FIG. It can be used for a power converter. Specifically, it is used as a switching element and a passive element of a power converter. At this time, as described in the second embodiment, by connecting the freewheeling diode 100 and the semiconductor snubber circuit 200 and the switching element 600 in parallel, the transient loss and the conduction loss of the freewheeling diode 100 are reduced, and at the same time, the unipolar operation. Occurrence of the vibration phenomenon caused by the above can be suppressed and more stable operation can be realized.
以上に説明したように、第7の実施形態に係る半導体装置によれば、第6の実施形態で説明した還流ダイオード100と半導体スナバ回路200を同一チップ上に形成することの効果に加えて、還流ダイオード100及び半導体スナバ回路200とスイッチング素子600を並列接続することにより、電力変換装置の安定動作を実現することができる。
As described above, according to the semiconductor device of the seventh embodiment, in addition to the effect of forming the free wheel diode 100 and the semiconductor snubber circuit 200 described in the sixth embodiment on the same chip, By connecting the freewheeling diode 100 and the semiconductor snubber circuit 200 and the switching element 600 in parallel, a stable operation of the power converter can be realized.
(第8の実施形態)
第8の実施形態においては、第5の実施形態と同様にスイッチング素子600と半導体スナバ回路200が同一チップ上に形成され、且つ、半導体スナバ回路200がスイッチング素子600の配置された領域に隣接してそれぞれ分散するように配置された場合について説明する。例えば、1つのスイッチング素子600の周囲に複数の半導体スナバ回路200が配置される構造のスナバ内蔵スイッチング素子900が、第8の実施形態に係る半導体装置の一例である。
(Eighth embodiment)
In the eighth embodiment, as in the fifth embodiment, the switching element 600 and the semiconductor snubber circuit 200 are formed on the same chip, and the semiconductor snubber circuit 200 is adjacent to the region where the switching element 600 is disposed. The case where they are arranged so as to be dispersed will be described. For example, a snubber built-in switching element 900 having a structure in which a plurality of semiconductor snubber circuits 200 are arranged around one switching element 600 is an example of a semiconductor device according to the eighth embodiment.
第8の実施形態に係る半導体装置のスイッチング素子600、半導体スナバ回路200のキャパシタ210及び抵抗220についても、第1の実施形態から第7の実施形態で説明した種々の構造が採用できるのはもちろんである。
As for the switching element 600 of the semiconductor device according to the eighth embodiment, the capacitor 210 and the resistor 220 of the semiconductor snubber circuit 200, the various structures described in the first to seventh embodiments can be adopted. It is.
図58に、1つのスイッチング素子600の周囲に複数の半導体スナバ回路200が配置された構造のスナバ内蔵スイッチング素子900の例を示す。図58に示したスナバ内蔵スイッチング素子900では、2つの半導体スナバ回路200が、スイッチング素子600の配置された半導体基体主面の周辺の2辺に分散して配置されている。図58において、半導体スナバ回路200の断面構造図であるIV−IV方向に沿った断面は、例えば図6に示した断面図である。スイッチング素子600の断面構造図であるV−V方向に沿った断面は、例えば図26に示した断面図である。還流ダイオード100とスイッチング素子600との境界部分の断面構造を示すVI−VI方向に沿った断面は、例えば図48に示した断面図である。
FIG. 58 shows an example of a snubber built-in switching element 900 having a structure in which a plurality of semiconductor snubber circuits 200 are arranged around one switching element 600. In the snubber built-in switching element 900 shown in FIG. 58, two semiconductor snubber circuits 200 are distributed and arranged on two sides around the main surface of the semiconductor substrate on which the switching element 600 is arranged. 58, a cross section taken along the IV-IV direction, which is a cross-sectional structure diagram of the semiconductor snubber circuit 200, is, for example, the cross-sectional view shown in FIG. A cross section taken along the VV direction, which is a cross-sectional structure diagram of the switching element 600, is, for example, the cross-sectional view shown in FIG. The cross section along the VI-VI direction showing the cross-sectional structure of the boundary portion between the free-wheeling diode 100 and the switching element 600 is, for example, the cross-sectional view shown in FIG.
図58に示す構造によれば、スイッチング素子600が発生する振動電流をバランスよく半導体スナバ回路200に分散することができ、局部的な電流集中を避けることができる。更に、過渡電流が通過することにより発生する半導体スナバ回路200の発熱を均等に分散することができ、局部的な発熱を避けることができる。なお、図58に示した例では半導体スナバ回路200は対向する辺に一塊ずつ配置されているが、半導体スナバ回路200を分割して配置しても構わない。
According to the structure shown in FIG. 58, the oscillating current generated by the switching element 600 can be distributed to the semiconductor snubber circuit 200 in a well-balanced manner, and local current concentration can be avoided. Furthermore, the heat generation of the semiconductor snubber circuit 200 generated by the passage of the transient current can be evenly distributed, and local heat generation can be avoided. In the example shown in FIG. 58, the semiconductor snubber circuits 200 are arranged one by one on opposite sides, but the semiconductor snubber circuits 200 may be divided and arranged.
更に、図59に示すように、スイッチング素子600の4辺に分散して半導体スナバ回路200を配置すると、振動電流と熱の分散効果がより高まる。
Further, as shown in FIG. 59, when the semiconductor snubber circuit 200 is arranged in the four sides of the switching element 600, the effect of dispersing the oscillating current and heat is further increased.
また、スイッチング素子600の電界緩和のために設けられた図60に示す湾曲部CRの外側に、半導体スナバ回路200を配置してもよい。もともと使われていない湾曲部CRの外側の領域を、半導体スナバ回路200を配置する領域として利用することにより、半導体基体の面積効率を向上することができる。
Further, the semiconductor snubber circuit 200 may be arranged outside the curved portion CR shown in FIG. 60 provided for the electric field relaxation of the switching element 600. By using a region outside the curved portion CR that is not originally used as a region where the semiconductor snubber circuit 200 is disposed, the area efficiency of the semiconductor substrate can be improved.
更に、図61に示すように、半導体スナバ回路200を還流ダイオード100の全周を囲むように配置しても良い。このように配置すれば、スイッチング素子600の四隅を使うことによる面積効率を向上する効果と、振動電流と発熱を分散する効果の両方を得ることができる。また、第8の実施形態に係る半導体装置についても、例えば図4や図11に例示した実装構造にすることで、スナバ内蔵スイッチング素子900を配置したチップの放熱性を向上させることができる。
Further, as shown in FIG. 61, the semiconductor snubber circuit 200 may be arranged so as to surround the entire circumference of the free-wheeling diode 100. With this arrangement, it is possible to obtain both the effect of improving the area efficiency by using the four corners of the switching element 600 and the effect of dispersing the oscillating current and heat generation. Also, with the semiconductor device according to the eighth embodiment, for example, by adopting the mounting structure illustrated in FIGS. 4 and 11, the heat dissipation of the chip in which the snubber built-in switching element 900 is disposed can be improved.
以上のように、第8の実施形態の半導体装置によれば、振動現象を抑制し過渡性能を向上し、且つ導通性能を向上すると同時に、小型で低コストの半導体装置を実現することができる。
As described above, according to the semiconductor device of the eighth embodiment, it is possible to realize a small and low-cost semiconductor device while suppressing the vibration phenomenon and improving the transient performance and improving the conduction performance.
(その他の実施形態)
上記のように、本発明は第1乃至第8の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first to eighth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、還流ダイオード100、スイッチング素子600、半導体スナバ回路200の材料として、シリコン材料、炭化珪素材料等を一例として説明してきたが、振動現象の低減効果が得られれば、基板材料はシリコンゲルマニウム、窒化ガリウム、ダイヤモンド等その他の半導体材料でもかまわない。また、炭化珪素のポリタイプとして4Hタイプを用いて説明したが、6H、3C等その他のポリタイプでも構わない。また、スイッチング素子600及び還流ダイオード100のドリフト領域としてN型の場合で説明してきたが、P型で構成されていてもよい。
For example, as a material of the freewheeling diode 100, the switching element 600, and the semiconductor snubber circuit 200, a silicon material, a silicon carbide material, and the like have been described as examples. However, if an effect of reducing the vibration phenomenon can be obtained, the substrate material is silicon germanium, nitride Other semiconductor materials such as gallium and diamond may be used. Moreover, although 4H type was demonstrated as a polytype of silicon carbide, other polytypes, such as 6H and 3C, may be sufficient. Further, the drift region of the switching element 600 and the free wheeling diode 100 has been described as being an N type, but may be configured as a P type.
また、本発明の実施形態に係る半導体装置を適用可能な電力変換装置として、DC/DCコンバータや3相交流インバータ等を一例として説明したが、一般にHブリッジ等と呼ばれる電力変換装置に用いてもよい。いずれにしても、直流電圧を交流電圧に変換するインバータや、交流電圧を直流電圧に変換する整流器や、直流電圧の電圧値を変えて出力するDC/DCコンバータ等のように、あらゆるタイプの電力変換装置に適用することができる。そして、本発明の実施形態の構成を用いる電力変換装置であれば、大電流領域及びゼロ電領域のいずれの領域においても、更には、低温及び高温時のいずれにおいても、振動現象を低減することができる。このため、導通損失及び過渡損失を低減し高密度化ができると共に、振動現象が低減し安定的に動作させることができるので、装置の基本性能を両立して向上させることができる。
In addition, as a power converter to which the semiconductor device according to the embodiment of the present invention can be applied, a DC / DC converter, a three-phase AC inverter, or the like has been described as an example. Good. In any case, all types of power, such as inverters that convert DC voltage to AC voltage, rectifiers that convert AC voltage to DC voltage, DC / DC converters that change the voltage value of DC voltage, etc. It can be applied to a conversion device. And if it is a power converter device using the structure of embodiment of this invention, in any area | region of a large electric current area | region and a zero electric power area | region, Furthermore, a vibration phenomenon is reduced in both low temperature and high temperature. Can do. For this reason, the conduction loss and the transient loss can be reduced and the density can be increased, and the vibration phenomenon can be reduced and the operation can be stably performed, so that the basic performance of the apparatus can be improved at the same time.
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.