JP5597104B2 - データ転送装置及びその制御方法 - Google Patents
データ転送装置及びその制御方法 Download PDFInfo
- Publication number
- JP5597104B2 JP5597104B2 JP2010256319A JP2010256319A JP5597104B2 JP 5597104 B2 JP5597104 B2 JP 5597104B2 JP 2010256319 A JP2010256319 A JP 2010256319A JP 2010256319 A JP2010256319 A JP 2010256319A JP 5597104 B2 JP5597104 B2 JP 5597104B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- host
- state
- transfer apparatus
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Description
[1] ホストは、スイッチに対し、エンドポイントデバイスおよびスイッチ内の対応するポートをL2ステートへ遷移させるためのメッセージを送信する。
[2] [1]で送信されたメッセージは、スイッチでブロードキャストされ、当該スイッチにぶら下がる全てのエンドポイントデバイスに対して送信される。
[3] 上記メッセージを受信したエンドポイントデバイスは、スイッチに対し、休止に応じるメッセージを送信する。
[4] スイッチは、全てのエンドポイントデバイスから休止に応じるメッセージを受信すると、ホストに対し、休止に応じるメッセージを送信する。
[5] ホストは、全てのエンドポイントデバイスとのリンクをL2ステートに遷移させる。
図1は、第一実施形態のデータ転送システム24を説明するためのブロック図である。ホストとしての中央処理装置1(以降、CPU1と称する。MPUであってもよい。)は、複数のデバイスを有するシステム全体を制御する。ルートコンプレックス2は、IO階層の最上位に位置し、CPU1、グラフィックボード3、メモリ4、不図示のSub-System等をIOに結びつける。ホスト装置と複数のデバイスを1対1に接続するためのスイッチング装置としてスイッチ5が設けられている。スイッチ5は、複数のエンドポイントデバイス(デバイス)と(ルートコンプレックスを介して)ホストとを接続可能であり、PCI−Express(以降PCIeと表記する)のポートを拡張させるために使用される。なお、エンドポイントデバイスが全て内部デバイスの場合、データ転送システム24は1つの基盤上で実現される。一方で、PCIeで接続されるプリンタや画像処理装置をエンドポイントデバイスとして扱う場合は、データ転送システム24は複数の装置によって実現される。
・スイッチ5のダウンストリームポート15、16、17のコンフィグレーションデータ(通信パラメータ)、
・エンドポイントデバイスのコンフィグレーションデータ(動作パラメータ)、
・ホストがデバイスに対して第1アドレス空間で発行する要求を第2アドレス空間に変換するための、スイッチ5が用いるアドレス変換テーブル、等を保持するのに使用される。ステータス保持部8は、4KByte程度を備えていれば充分である。エンドポイントデバイス9、10、11としては、たとえばプリンタ、カメラ等を挙げることができる。EEPROM40(又は、電源断のないステータス保持部8)には、リセット直後に、電力制御部6に退避させているコンフィグレーションデータ(後述の通信パラメータや動作パラメータ)や、上述のアドレス変換テーブルが格納される。なお、本実施形態では、アドレス変換テーブルは第1アドレス空間をPCIアドレス空間、第2アドレス空間をローカルアドレス空間とする。すなわち、アドレス変換テーブルは、PCIアドレス空間で書き込まれたデータ(発行された要求)をローカルアドレス空間(デバイスアドレス空間)へマッピングするためのマッピング情報である。通信路20、21、22、23は、PCI−Expressに従ったPCIe接続を示す。
図5は、第二実施形態のデータ転送システムを説明するためのブロック図である。図5において、図1と共通の機能を持つブロックに関しては同じ符号を付与してある。また、実施形態1で説明したブロックと同一の動作をするブロックについての説明は省略する。
図8は、第三実施形態のデータ転送システムを説明するためのブロック図である。ホスト25は、第三実施形態のデータ転送システム39に存在するデバイス26、27、28(エンドポイントデバイスに相当する)に、処理能力やサービスを提供する。デバイス26、27、28は、ホスト25の処理能力、サービスの提供を受ける機器やコンピュータを示す。Hub41は、ポートを拡張し、ホスト25をデバイス26、27、28と接続する。第三実施形態のHub41は、さらにデバイス26、27、28の電源の復帰処理を行う電力制御部6、ステータス保持部8を有する。図中の35、36、37、38は、USB3.0の規格の通信手段を示す。
Claims (14)
- 少なくとも1つ以上のデバイスに接続可能で、ホストからの要求を前記デバイスに伝達するデータ転送装置であって、
前記デバイスの少なくとも1つを休止させる休止要求を前記ホストから受信したことに応じて、当該休止要求の示す休止対象のデバイスのコンフィグレーションデータを取得する制御手段と、
前記ホストと前記デバイスとの間にあり、前記制御手段の取得したコンフィグレーションデータを保持する保持手段とを有することを特徴とするデータ転送装置。 - 前記制御手段は、前記休止要求を受信したことに応じて、当該休止要求の示す休止対象のデバイスと接続しているポートから、データ通信に用いるコンフィグレーションデータを取得することを特徴とする請求項1に記載のデータ転送装置。
- 前記制御手段は、前記ホストからの復帰要求に応じて、当該復帰要求の示す復帰対象のデバイスに関するコンフィグレーションデータを前記保持手段から読み出して、前記復帰要求の対象のデバイスに設定することを特徴とする請求項1又は2に記載のデータ転送装置。
- 前記保持手段は、前記ホストが前記デバイスに対して第1アドレス空間で発行する要求を第2アドレス空間に変換するための変換テーブルをさらに保持し、前記制御手段は前記ホストの第1アドレス空間を前記デバイスのために第2アドレス空間に変換することを特徴とする請求項1乃至3のいずれか1項に記載のデータ転送装置。
- 前記制御手段は、前記休止要求を受信した場合には、前記コンフィグレーションデータを前記保持手段に格納させた後に前記休止対象のデバイスを休止状態に移行させ、その後に前記ホストへ前記休止対象のデバイスのクロック、電源の遮断を要求することを特徴とする請求項1乃至4のいずれか1項に記載のデータ転送装置。
- 前記制御手段は、前記復帰要求を受信した場合には、前記ホストに前記復帰対象のデバイスへのクロックと電源の供給を再開させた後に、前記保持手段に格納された前記復帰対象のデバイスのコンフィグレーションデータを当該復帰対象のデバイスに設定して休止状態から復帰させることを特徴とする請求項3に記載のデータ転送装置。
- 前記ホストからの前記休止要求、前記復帰要求が書き込まれるレジスタをさらに有することを特徴とする請求項3に記載のデータ転送装置。
- 前記制御手段は、前記ホストと前記デバイスとの間のデータ転送に際して前記ホストの側のバスアドレス空間をデバイスアドレス空間にマッピングしてデータ転送を行うことを特徴とする請求項1乃至7のいずれか1項に記載のデータ転送装置。
- 前記バスアドレス空間はPCIアドレス空間であることを特徴とする請求項8に記載のデータ転送装置。
- 前記制御手段は、前記ホストからバスブリッジとしてみなされるように、仮想バスブリッジを形成することを特徴とする請求項1乃至9のいずれか1項に記載のデータ転送装置。
- 前記データ転送はPCI−Expressの規格にしたがったデータ転送であることを特徴とする請求項1乃至10のいずれか1項に記載のデータ転送装置。
- 前記データ転送はUSB3.0の規格にしたがったデータ転送であることを特徴とする請求項1乃至10のいずれか1項に記載のデータ転送装置。
- 前記ホストは中央処理装置であることを特徴とする請求項1乃至12のいずれか1項に記載のデータ転送装置。
- 少なくとも1つ以上のデバイスに接続可能で、ホストからの要求を前記デバイスに伝達するデータ転送装置の制御方法であって、
前記デバイスの少なくとも1つを休止させる休止要求を前記ホストから受信したことに応じて、当該休止要求の示す休止対象のデバイスのコンフィグレーションデータを取得する制御工程と、
前記制御工程で取得したコンフィグレーションデータを前記ホストと前記デバイスとの間にある保持手段に保持する保持工程とを有することを特徴とするデータ転送装置の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256319A JP5597104B2 (ja) | 2010-11-16 | 2010-11-16 | データ転送装置及びその制御方法 |
EP11008028A EP2453362A3 (en) | 2010-11-16 | 2011-10-04 | Data transferring apparatus and control method thereof |
US13/271,834 US8799531B2 (en) | 2010-11-16 | 2011-10-12 | Data transferring apparatus and control method thereof |
CN201110354938XA CN102541791A (zh) | 2010-11-16 | 2011-11-10 | 数据传送装置及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010256319A JP5597104B2 (ja) | 2010-11-16 | 2010-11-16 | データ転送装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012108677A JP2012108677A (ja) | 2012-06-07 |
JP2012108677A5 JP2012108677A5 (ja) | 2014-01-09 |
JP5597104B2 true JP5597104B2 (ja) | 2014-10-01 |
Family
ID=44907701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256319A Active JP5597104B2 (ja) | 2010-11-16 | 2010-11-16 | データ転送装置及びその制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8799531B2 (ja) |
EP (1) | EP2453362A3 (ja) |
JP (1) | JP5597104B2 (ja) |
CN (1) | CN102541791A (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8700819B2 (en) | 2011-03-09 | 2014-04-15 | Apple Inc. | Host device suspending communication link to client device based on client device notification |
JP5936498B2 (ja) * | 2012-01-16 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | Usb3.0デバイス及び制御方法 |
JP6007642B2 (ja) * | 2012-01-26 | 2016-10-12 | 株式会社リコー | 情報処理装置、省電力制御方法、省電力制御プログラム |
KR101598746B1 (ko) * | 2012-10-22 | 2016-02-29 | 인텔 코포레이션 | 고성능 상호연결 물리 계층 |
US9280507B2 (en) | 2012-10-22 | 2016-03-08 | Intel Corporation | High performance interconnect physical layer |
WO2015047782A1 (en) * | 2013-09-27 | 2015-04-02 | Intel Corporation | Techniques enabling low power states for a communications port |
KR101995623B1 (ko) * | 2014-01-16 | 2019-07-02 | 인텔 코포레이션 | 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템 |
US9830289B2 (en) | 2014-09-16 | 2017-11-28 | Apple Inc. | Methods and apparatus for aggregating packet transfer over a virtual bus interface |
US9798377B2 (en) | 2014-10-08 | 2017-10-24 | Apple Inc. | Methods and apparatus for recovering errors with an inter-processor communication link between independently operable processors |
US10042794B2 (en) | 2015-06-12 | 2018-08-07 | Apple Inc. | Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link |
US10085214B2 (en) | 2016-01-27 | 2018-09-25 | Apple Inc. | Apparatus and methods for wake-limiting with an inter-device communication link |
US10558580B2 (en) | 2016-02-29 | 2020-02-11 | Apple Inc. | Methods and apparatus for loading firmware on demand |
JP6843508B2 (ja) * | 2016-03-01 | 2021-03-17 | キヤノン株式会社 | 情報処理装置及び情報処理装置の制御方法 |
JP6252614B2 (ja) * | 2016-03-18 | 2017-12-27 | 株式会社リコー | 情報処理装置、情報処理システム、情報処理方法、プログラム及び記憶媒体 |
US10191859B2 (en) | 2016-03-31 | 2019-01-29 | Apple Inc. | Memory access protection apparatus and methods for memory mapped access between independently operable processors |
US10775871B2 (en) * | 2016-11-10 | 2020-09-15 | Apple Inc. | Methods and apparatus for providing individualized power control for peripheral sub-systems |
US10591976B2 (en) | 2016-11-10 | 2020-03-17 | Apple Inc. | Methods and apparatus for providing peripheral sub-system stability |
US10346226B2 (en) | 2017-08-07 | 2019-07-09 | Time Warner Cable Enterprises Llc | Methods and apparatus for transmitting time sensitive data over a tunneled bus interface |
US10331612B1 (en) | 2018-01-09 | 2019-06-25 | Apple Inc. | Methods and apparatus for reduced-latency data transmission with an inter-processor communication link between independently operable processors |
US11792307B2 (en) | 2018-03-28 | 2023-10-17 | Apple Inc. | Methods and apparatus for single entity buffer pool management |
US20190317893A1 (en) * | 2018-04-13 | 2019-10-17 | Hewlett Packard Enterprise Development Lp | Addressable control space for integrated circuit hardware blocks |
US11381514B2 (en) | 2018-05-07 | 2022-07-05 | Apple Inc. | Methods and apparatus for early delivery of data link layer packets |
US10430352B1 (en) | 2018-05-18 | 2019-10-01 | Apple Inc. | Methods and apparatus for reduced overhead data transfer with a shared ring buffer |
US10585699B2 (en) | 2018-07-30 | 2020-03-10 | Apple Inc. | Methods and apparatus for verifying completion of groups of data transactions between processors |
US10719376B2 (en) | 2018-08-24 | 2020-07-21 | Apple Inc. | Methods and apparatus for multiplexing data flows via a single data structure |
US10846224B2 (en) | 2018-08-24 | 2020-11-24 | Apple Inc. | Methods and apparatus for control of a jointly shared memory-mapped region |
US10838450B2 (en) | 2018-09-28 | 2020-11-17 | Apple Inc. | Methods and apparatus for synchronization of time between independently operable processors |
US10789110B2 (en) | 2018-09-28 | 2020-09-29 | Apple Inc. | Methods and apparatus for correcting out-of-order data transactions between processors |
US11216061B2 (en) * | 2019-07-25 | 2022-01-04 | Arm Limited | Methods and apparatus for interfacing between power domains |
US11558348B2 (en) | 2019-09-26 | 2023-01-17 | Apple Inc. | Methods and apparatus for emerging use case support in user space networking |
US11829303B2 (en) | 2019-09-26 | 2023-11-28 | Apple Inc. | Methods and apparatus for device driver operation in non-kernel space |
CN112189191A (zh) * | 2019-09-27 | 2021-01-05 | 深圳市大疆创新科技有限公司 | 基于PCIe总线的数据处理方法及装置、可移动平台 |
US11558296B2 (en) | 2020-09-18 | 2023-01-17 | Serialtek, Llc | Transaction analyzer for peripheral bus traffic |
US11606302B2 (en) | 2020-06-12 | 2023-03-14 | Apple Inc. | Methods and apparatus for flow-based batching and processing |
US11775359B2 (en) | 2020-09-11 | 2023-10-03 | Apple Inc. | Methods and apparatuses for cross-layer processing |
US11954540B2 (en) | 2020-09-14 | 2024-04-09 | Apple Inc. | Methods and apparatus for thread-level execution in non-kernel space |
US11799986B2 (en) | 2020-09-22 | 2023-10-24 | Apple Inc. | Methods and apparatus for thread level execution in non-kernel space |
US11882051B2 (en) | 2021-07-26 | 2024-01-23 | Apple Inc. | Systems and methods for managing transmission control protocol (TCP) acknowledgements |
US11876719B2 (en) | 2021-07-26 | 2024-01-16 | Apple Inc. | Systems and methods for managing transmission control protocol (TCP) acknowledgements |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11305880A (ja) | 1998-04-23 | 1999-11-05 | Sony Corp | Usb機器およびusbハブ装置 |
US6954879B1 (en) * | 1998-12-10 | 2005-10-11 | Advanced Micro Devices, Inc. | Method and apparatus for communicating configuration data for a peripheral device of a microcontroller via a scan path |
US7032120B2 (en) * | 2002-07-18 | 2006-04-18 | Agere Systems Inc. | Method and apparatus for minimizing power requirements in a computer peripheral device while in suspend state and returning to full operation state without loss of data |
JP4564740B2 (ja) | 2003-11-12 | 2010-10-20 | 株式会社リコー | 画像機器システム |
ITMI20050063A1 (it) * | 2005-01-20 | 2006-07-21 | Atmel Corp | Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash |
US7512720B2 (en) * | 2005-04-29 | 2009-03-31 | Sigmatel, Inc. | System and method for accessing universal serial bus networks |
US8548956B2 (en) * | 2008-02-28 | 2013-10-01 | Mcafee, Inc. | Automated computing appliance cloning or migration |
JP5309932B2 (ja) * | 2008-12-02 | 2013-10-09 | 日本電気株式会社 | ホットプラグ形式のデバイス機器を接続するための中継機器 |
JP5230006B2 (ja) * | 2008-12-24 | 2013-07-10 | 京セラ株式会社 | 情報処理システム、周辺装置、情報処理装置、省電力制御方法、およびプログラム |
JP2010211351A (ja) * | 2009-03-09 | 2010-09-24 | Ricoh Co Ltd | 半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体 |
JP2012059178A (ja) * | 2010-09-13 | 2012-03-22 | Ricoh Co Ltd | Usbハブ装置 |
-
2010
- 2010-11-16 JP JP2010256319A patent/JP5597104B2/ja active Active
-
2011
- 2011-10-04 EP EP11008028A patent/EP2453362A3/en not_active Withdrawn
- 2011-10-12 US US13/271,834 patent/US8799531B2/en active Active
- 2011-11-10 CN CN201110354938XA patent/CN102541791A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP2453362A3 (en) | 2012-09-19 |
JP2012108677A (ja) | 2012-06-07 |
CN102541791A (zh) | 2012-07-04 |
US20120124252A1 (en) | 2012-05-17 |
US8799531B2 (en) | 2014-08-05 |
EP2453362A2 (en) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5597104B2 (ja) | データ転送装置及びその制御方法 | |
KR20180052539A (ko) | 주변기기 서브시스템에 대한 개별화된 전력 제어를 제공하기 위한 방법 및 장치 | |
US9557802B2 (en) | Method of controlling SDIO device and related SDIO system and SDIO device | |
CN103733565A (zh) | 用于局域网唤醒的以太网物理层上的媒体存取控制过滤 | |
JP2007296723A (ja) | 電力切換え機能を持つ制御装置,画像形成装置および画像読取装置 | |
JP2010226657A (ja) | 通信装置、通信装置の制御方法、プログラム | |
CN107645618B (zh) | 图像形成装置和用于图像形成装置的电力控制方法 | |
CN112395232A (zh) | 用于优化设备功率和效率的方法、系统和设备 | |
CN110209606A (zh) | 一种基于PCIe的多接口存储设备的控制方法 | |
JP2015005236A (ja) | 情報処理装置、及び情報処理装置の制御方法 | |
JP2010099907A (ja) | 表示制御装置、表示制御システム、プログラムおよび画像印刷装置 | |
JP5699756B2 (ja) | 情報処理装置及び情報処理装置制御方法 | |
KR102669925B1 (ko) | PCIe 인터페이스 장치 및 그 동작 방법 | |
CN107656708B (zh) | 电子设备及其控制方法 | |
JPH11177598A (ja) | ハブ装置およびハブ装置の通信方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
JP7374588B2 (ja) | Pciデバイスに接続される省電力状態に移行可能なデバイスを備える電子機器およびその制御方法 | |
JP2010134508A (ja) | ホットプラグ形式のデバイス機器を接続するための中継機器 | |
JP2012043353A (ja) | 情報機器およびその制御方法、並びにプログラム | |
US9019540B2 (en) | Changing speed of network connection depending upon sleep state of network controller | |
JP2010055265A (ja) | システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体 | |
JP6949572B2 (ja) | 省電力を実現する画像形成装置とその制御方法 | |
JP2016111447A (ja) | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 | |
JP2003186653A (ja) | 出力端末機器及びその制御装置並びにその制御をコンピュータに行わせるためのプログラム及び記録媒体 | |
JP6083243B2 (ja) | 画像形成装置 | |
JP6642990B2 (ja) | 通信装置、制御方法、および、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5597104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |