JP5589942B2 - 半導体発光チップの製造方法 - Google Patents

Description

本発明は、半導体発光チップの製造方法および半導体発光チップに関する。

基板に複数の半導体発光素子を形成した素子群形成基板を、分割して個片化することで、半導体発光素子を搭載した半導体発光チップ（以下では発光チップと呼ぶ）を得る方法が広く用いられている。
従来技術として、素子群形成基板に想定された分割予定ラインに沿って基板の内部にレーザ光を集光させて照射することで、レーザ光の照射前よりも結晶強度が低い改質領域を形成した後、この改質領域を起点として素子群形成基板を分割して発光チップを得る技術がある（特許文献１参照）。
また、サファイア単結晶等からなる基板上に窒化ガリウム系化合物半導体が積層された窒化ガリウム系化合物半導体ウェハーにおいて、半導体の一部を除去して半導体に第一の割溝を形成するとともに、基板における半導体を積層していない側の面に、第一の割溝に対向するように第二の割溝を形成することにより、一枚の半導体ウェハーから取り出せるチップの数を増加させ、生産性を改善する技術が開示されている（特許文献２参照）。

特開２００５−１５９３７８号公報 特開２００５−２５２２４５号公報

しかしながら、基板としてサファイア単結晶を用いた場合に、素子群形成基板を分割して得られる半導体発光チップにおいて、半導体発光素子に欠けが生じるおそれがあった。

本発明は、かかる点に鑑みてなされたものであり、サファイア単結晶を基板とする半導体発光チップの製造において、得られる半導体発光チップにおける半導体発光素子の欠けを抑制することを目的とする。

本発明によれば、下記［１］〜［７］に係る発明が提供される。
［１］表面及び裏面を有するとともに表面がサファイア単結晶のＣ面で構成されたサファイア基板の表面に、ＩＩＩ族窒化物を含む半導体層が積層された半導体積層基板に対し、半導体層が積層された側から、サファイア基板の表面およびサファイア単結晶のＭ面に沿う第１方向に、サファイア基板の表面に到達する複数の割溝を形成する割溝形成工程と、
複数の割溝が形成された半導体積層基板に対し、基板の裏面側からレーザ光を照射することで、サファイア基板の内部に、第１方向に向かう複数の第１改質領域およびサファイア基板の表面に沿い且つ第１方向とは異なる第２方向に向かう複数の第２改質領域を形成する改質領域形成工程と、
第１改質領域および第２改質領域が形成された半導体積層基板を、第１改質領域および第２改質領域を用いて分割する分割工程と
を含み、
割溝形成工程では、第２方向に向かう割溝は形成せずに第１方向に向かう複数の割溝を形成し、
改質領域形成工程では、複数の割溝に沿ってレーザ光を照射することで、サファイア基板の厚さ方向においてそれぞれの割溝と重なるように第１改質領域を形成すること
を特徴とする半導体発光チップの製造方法。
［２］割溝形成工程よりも前に、半導体積層基板に対して、半導体層が積層された側から第１方向および第２方向に沿って半導体層の一部を除去することで、半導体層に第１方向に向かう複数の第１の溝部と第２方向に向かう複数の第２の溝部とを形成する溝部形成工程をさらに有し、
割溝形成工程では、複数の第１の溝部の内側にそれぞれ割溝を形成し、
改質領域形成工程では、複数の第１の溝部のそれぞれに沿ってレーザ光を照射することで、サファイア基板の厚さ方向において第１の溝部と重なるように第１改質領域を形成するとともに、複数の第２の溝部のそれぞれに沿ってレーザ光を照射することで、サファイア基板の厚さ方向において第２の溝部と重なるように第２改質領域を形成すること
を特徴とする［１］記載の半導体発光チップの製造方法。
［３］改質領域形成工程は、
複数の割溝が形成された半導体積層基板に第２改質領域を形成する第２改質領域形成工程と、
第２改質領域が形成された半導体積層基板に第１改質領域を形成する第１改質領域形成工程と
を上記の順に実施すること特徴とする［１］または［２］記載の半導体発光チップの製造方法。
［４］改質領域形成工程では、サファイア基板の裏面からの深さが第２深さとなる位置に第２改質領域を形成するとともに、サファイア基板の裏面からの深さが第２深さよりも浅い第１深さとなる位置に第１改質領域を形成することを特徴とする［１］乃至［３］のいずれか記載の半導体発光チップの製造方法。
［５］改質領域形成工程では、第２改質領域を形成する際のレーザ光の強度よりも、第１改質領域を形成する際のレーザ光の強度を低くすることを特徴とする［１］乃至［４］のいずれか記載の半導体発光チップの製造方法。
［６］改質領域形成工程では、隣接する第２改質領域同士の間隔よりも、隣接する第１改質領域同士の間隔を狭くすることを特徴とする［１］乃至［５］のいずれか記載の半導体発光チップの製造方法。
［７］分割工程では、第１改質領域および第２改質領域が形成された半導体積層基板を、第２改質領域を用いて分割した後、第１改質領域を用いて分割することを特徴とする［１］乃至［６］のいずれか記載の半導体発光チップの製造方法。

本発明によれば、発光チップの製造において、基板としてサファイア単結晶を用い、サファイア単結晶のＭ面に沿った方向を分割予定ラインとした場合に、半導体発光素子に欠けが生じるのを抑制することができる。

本実施の形態の製造方法を用いて得られた発光チップの構成の一例を示す斜視図である。 発光チップの製造方法の一例を示すフローチャートである。 半導体積層工程を実行することによって得られた半導体積層基板の構成の一例を示す図であって、（ａ）は、半導体積層基板を、半導体層が積層された側から見た上面図であり、（ｂ）は、半導体積層基板を基板の裏面側から見た裏面図であり、（ｃ）は、（ａ）のＩＩＩＣ−ＩＩＩＣ断面図である。 素子群形成工程を実行することによって得られた素子群形成基板の構成の一例を示す図であって、（ａ）は、素子群形成基板を複数の半導体発光素子が形成された面と対向する側から見た上面図であり、（ｂ）は、素子群形成基板を基板の裏面側から見た裏面図であり、（ｃ）は、（ａ）のＩＶＣ−ＩＶＣ断面図である。 割溝形成工程を実行することによって得られた、割溝形成後の素子群形成基板の構成の一例を示す図であって、（ａ）は、割溝形成後の素子群形成基板を複数の半導体発光素子が形成された面と対向する側から見た上面図であり、（ｂ）は、割溝形成後の素子群形成基板を基板の裏面側から見た裏面図であり、（ｃ）は、（ａ）のＶＣ−ＶＣ断面図である。 第２改質領域形成工程を実行することによって得られた、第２改質領域形成後の素子群形成基板の構成の一例を示す図であって、（ａ）は、第２改質領域形成後の素子群形成基板を複数の半導体発光素子が形成された面と対向する側から見た上面図であり、（ｂ）は、第２改質領域形成後の素子群形成基板を基板の裏面側から見た裏面図であり、（ｃ）は、（ａ）のＶＩＣ−ＶＩＣ断面図である。 第１改質領域形成工程を実行することによって得られた、第１改質領域形成後の素子群形成基板の構成の一例を示す図であり、（ａ）は、第１改質領域形成後の素子群形成基板を複数の半導体発光素子が形成された面と対向する側から見た上面図であり、（ｂ）は、第１改質領域形成後の素子群形成基板を基板の裏面側から見た裏面図であり、（ｃ）は、（ａ）のＶＩＩＣ−ＶＩＩＣ断面図である。 素子群形成基板の他の構成例を示す図である。 実施例１〜５および比較例１、２における素子群形成基板の加工条件と、加工後の素子群形成基板を分割することで得られた発光チップの構成と、加工後の素子群形成基板の分割結果との関係を示した図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。

図１は、本実施の形態の製造方法を用いて得られた発光チップ１０の構成の一例を示す斜視図である。
図１に示す発光チップ１０は、基板表面１１ａおよびその裏側となる基板裏面１１ｂとを有する基板１１と、基板１１の基板表面１１ａに積層された半導体層１５と、半導体層１５の上に形成されたｐ電極１６ａおよびｎ電極１６ｂとを有している。そして、これら半導体層１５、ｐ電極１６ａおよびｎ電極１６ｂによって、半導体発光素子３１が構成されている。

基板１１としては、Ｃ面（［０００１］面）を基板表面１１ａとしたサファイア単結晶を用いている。なお、基板１１の面方位は、結晶面に対してオフ角が０°でもよく、オフ角を付与してあってもよい。オフ角を付与する場合は、オフ角として１°以下が適用される。本発明においては、このようなオフ角を付与された場合を含め、単に、基板表面１１ａはＣ面であると呼ぶ。また、基板１１として用いるサファイア単結晶として、微量の不純物が含まれたものを用いてもよい。
さらに、本発明において使用される基板１１としては、例えば特開２００９−１２３７１７号公報に記載の加工基板（サファイア単結晶のＣ面からなる平面と、当該平面と非平行な複数の凸部とからなる上面を基板表面１１ａとした基板など）も好ましく適用することができる。

また、基板１１上に積層される半導体層１５としては、例えば特開２００９−１２３７１７号公報に記載の層構成を有するＩＩＩ族窒化物半導体からなる層を用いることができる。半導体層１５は、基板１１の基板表面１１ａ上に積層されるｎ型層１２と、ｎ型層１２上に積層される発光層１３と、発光層１３上に積層されるｐ型層１４とを有する。なお、基板１１とｎ型層１２との間には、例えばＩＩＩ族窒化物半導体からなるバッファ層（図示せず）や下地層（図示せず）を形成することもできる。また、特開２００９−１２３７１７号公報に記載のように、ｐ型層１４上には透明電極層（図示せず）を形成する。

ｐ電極１６ａはｐ型層１４に形成され、ｎ電極１６ｂはｎ型層１２に形成されている。そして、発光チップ１０では、ｐ電極１６ａから、ｐ型層１４、発光層１３およびｎ型層１２を介してｎ電極１６ｂに向かう電流を流すことにより、発光層１３から光が出射される。

また、本実施の形態の発光チップ１０は、図１に示すように、略直方体の形状を備えており、基板表面１１ａを上方から見たときに、長辺側と短辺側とを有する長方形の形状を備えている。このため、基板１１は、基板表面１１ａおよび基板裏面１１ｂの他に、４つの基板側面を有している。また、基板表面１１ａおよび基板裏面１１ｂは、それぞれ２つの長辺および２つの短辺を有する長方形の形状を備えている。
本実施の形態においては、４つの基板側面のうち、２つの長辺側の基板側面は、基板１１として用いられるサファイア単結晶のＭ面（［１１−２０］面）に沿って設けられており、他の短辺側２つの基板側面は、サファイア単結晶のＡ面（［１−１００］面）に沿って設けられている。ここで、「−」は、「−」の後に続く数字の上に付くバーを表す。以下の説明においては、サファイア単結晶のＭ面に沿った２つの基板側面を、第１の基板側面１１１と称し、Ａ面に沿った２つの基板側面を、第２の基板側面１１２と称する。また、発光チップ１０における、サファイア単結晶のＭ面に沿った方向の長さを第１長さｃ１と称し、Ａ面に沿った方向の長さを第２長さｃ２と称する。本実施の形態では、第１長さｃ１と第２長さｃ２とが、ｃ１＞ｃ２の関係を有している。

本実施の形態では、基板１１に設けられた２つの第１の基板側面１１１に、それぞれ、第１の基板側面１１１の長手方向に沿って伸びる１つの筋が存在し、且つ、基板１１に設けられた２つの第２の基板側面１１２に、それぞれ、第２の基板側面１１２の長手方向に沿って伸びる１つの筋が存在している。これらの筋は、後述するレーザ光の照射により、基板１１を構成するサファイア単結晶が改質されることで形成されたものである。なお、以下の説明において、第１の基板側面１１１に存在する筋を第１改質領域５１と称し、第２の基板側面１１２に存在する筋を第２改質領域５２と称する。

ここで、基板裏面１１ｂから第１改質領域５１に至る基板裏面１１ｂと垂直な方向の距離を第１深さＤ１とし、基板裏面１１ｂから第２改質領域５２に至る基板裏面１１ｂと垂直な方向の距離を第２深さＤ２とすると、両者はＤ１＜Ｄ２の関係を有している。

さらに、対向する２つの第１の基板側面１１１のそれぞれにおいて、第１改質領域５１が存在する領域よりも基板表面１１ａに近い側は、基板表面１１ａに近づくにつれて２つの第１の基板側面１１１同士の間隔が狭まるように傾斜している。この傾斜は、後述する割溝形成工程において、レーザアブレーションによって形成された割溝４１（後述する図５参照）の痕跡である。
したがって、第１の側面の一例としての第１の基板側面１１１は、基板裏面１１ｂに近い側に設けられ、第１改質領域５１を有する立ち上がり面としての領域と、基板表面１１１ａに近い側に設けられる傾斜面としての領域とを有する。

また、本実施の形態のｎ型層１２は、基板表面１１ａ側に設けられた下段１２ａと、下段１２ａの上方に位置するとともに、発光チップ１０を上方から見たときに下段１２ａよりも小さい投影面積を有し、その上部に発光層１３およびｐ型層１４が積層される上段１２ｂとを有している。ここで、下段１２ａの上面には、その周縁に沿って上段１２ｂとの間に段差が形成されている。この段差構造は、後述する素子群形成工程においてエッチング等によって形成された溝部３２（後述する図４参照）の痕跡であり、基板１１を構成するサファイア単結晶のＭ面およびＡ面に沿って存在する。

図２は、発光チップ１０の製造方法の一例を示すフローチャートである。
この例では、まず、サファイア単結晶からなるウエハ状の基板１１に半導体層１５を形成することで、半導体積層基板２０（後述する図３参照）を得る半導体積層工程を実行する（ステップ１０１）。
次に、ステップ１０１で得られた半導体積層基板２０に対し、複数の半導体発光素子３１を形成することで、素子群形成基板３０（後述する図４参照）を得る素子群形成工程を実行する（ステップ１０２）。
続いて、ステップ１０２で得られた素子群形成基板３０に対して、基板１１の基板表面１１ａ側に上述した割溝４１を形成する割溝形成工程を実行する（ステップ１０３）。
さらに続いて、ステップ１０３により割溝４１を形成した素子群形成基板３０に対して、基板１１の内部に、上述した第２改質領域５２を形成する第２改質領域形成工程を実行する（ステップ１０４）。
続いて、ステップ１０４により第２改質領域５２を形成した素子群形成基板３０に対して、基板１１の内部に、上述した第１改質領域５１を形成する第１改質領域形成工程を実行する（ステップ１０５）。
そして、基板１１の基板表面１１ａ側に割溝４１を形成し、基板１１の内部に第１改質領域５１および第２改質領域５２を形成した素子群形成基板３０に対し、第１改質領域５１および第２改質領域５２を起点とした分割を行うことで、素子群形成基板３０から、個片化した発光チップ１０を得る分割工程を実行する（ステップ１０６）。

続いて、上述した各ステップの工程について説明する。
図３は、ステップ１０１の半導体積層工程を実行することによって得られた半導体積層基板２０の構成の一例を示す図である。ここで図３（ａ）は、半導体積層基板２０を、半導体層１５が積層された側から見た上面図であり、図３（ｂ）は、半導体積層基板２０を半導体層１５が積層されていない側から見た裏面図であり、図３（ｃ）は、図３（ａ）のＩＩＩＣ−ＩＩＩＣ断面図である。なお、図３（ａ）は、図３（ｃ）をＩＩＩＡ方向から見たものに対応し、図３（ｂ）は、図３（ｃ）をＩＩＩＢ方向から見たものに対応している。

半導体積層基板２０は、ウエハ状の基板１１と、この基板１１の基板表面１１ａの略全面に積層された半導体層１５とを有している。
図３（ａ）に示すように、半導体層１５が積層された側には積層された半導体層１５のｐ型層１４が露出している。一方、図３（ｂ）に示すように、半導体層１５が積層されていない側には、基板１１の基板裏面１１ｂが露出している。

本実施の形態において、基板１１としては、Ｃ面を主面（基板表面１１ａ）としたサファイア単結晶を用いることができる。ウエハ状の基板１１の一端には、基板１１の結晶方位を示すオリエンテーションフラット（ＯＦ:Orientation Flat）１１ｃが設けられている。本実施の形態においては、ＯＦ１１ｃはサファイア単結晶のＡ面（［１１−２０］面）に沿って形成されている。
基板１１上に半導体層１５を形成する場合、基板１１として３００〜１０００μｍの厚みのものを用いることが好ましい。基板１１の厚さが３００μｍ未満であると、半導体層１５を積層する途中で基板１１が反ってしまい、不都合である。また基板１１の厚さが１０００μｍを超える場合は、半導体層１５の積層後、研磨により基板１１を薄くするのに労力を要する。

半導体層１５を基板１１の基板表面１１ａに形成するには、まず基板１１の基板表面１１ａ上にｎ型層１２を積層し、続いて基板表面１１ａ上に積層したｎ型層１２上に発光層１３を積層し、そしてｎ型層１２上に積層した発光層１３上にｐ型層１４を積層する。
半導体層１５を基板１１の基板表面１１ａに積層する方法としては、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）、スパッタ法等の方法を使用することができる。特に好ましい積層方法として、膜厚制御性、量産性の観点から、ＭＯＣＶＤ法が挙げられる。

ＭＯＣＶＤ法では、例えばＩＩＩ族窒化物半導体の場合、キャリアガスとして水素（Ｈ_２）または窒素（Ｎ_２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ_３）、ヒドラジン（Ｎ_２Ｈ_４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）を、Ｇｅ原料として有機ゲルマを用い、ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃ ｐ_２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）_２Ｍｇ）を用いる。

続いて、ステップ１０２の素子群形成工程について説明する。
図４は、図３の半導体積層基板２０に対して、ステップ１０２の素子群形成工程を実行することにより得られた素子群形成基板３０の構成の一例を示す図である。ここで、図４（ａ）は、素子群形成基板３０を、複数の半導体発光素子３１が形成された面と対向する側から見た上面図であり、図４（ｂ）は、素子群形成基板３０を、基板１１の基板裏面１１ｂ側から見た裏面図である。また、図４（ｃ）は、図４（ａ）のＩＶＣ−ＩＶＣ断面図である。なお、図４（ａ）は、図４（ｃ）をＩＶＡ方向から見たものに対応し、図４（ｂ）は、図４（ｃ）をＩＶＢ方向から見たものに対応する。

図４（ａ）（ｃ）に示すように、溝部３２は、積層した半導体層１５を複数の半導体発光素子３１に分割するように、基板１１を構成するサファイア単結晶のＭ面およびＡ面に沿って形成されている。以下の説明においては、サファイア単結晶のＭ面に沿って形成される溝部３２を第１の溝部３２１と称し、サファイア単結晶のＡ面に沿って形成される溝部３２を第２の溝部３２２と称する。ここで、素子群形成基板３０には、隣接する第１の溝部３２１同士の間隔が等しくなるように、複数の第１の溝部３２１が略平行に形成されている。同様に、素子群形成基板３０には、隣接する第２の溝部３２２同士の間隔が等しくなるように、複数の第２の溝部３２２が略平行に形成されている。また、本実施の形態においては、隣接する第１の溝部３２１同士の間隔は、隣接する第２の溝部３２２同士の間隔よりも狭くなっている。
なお、本実施の形態では、基板１１を構成するサファイア単結晶のＭ面に沿い且つ基板表面１１ａに沿う方向が「第１方向」に対応し、サファイア単結晶のＡ面に沿い且つ基板表面１１ａに沿う方向が「第２方向」に対応する。

ステップ１０２の素子群形成工程では、まず、ステップ１０１の半導体積層工程で形成した半導体積層基板２０から半導体層１５の一部を除去することで、ｎ電極１６ｂを設けるための領域、第１の溝部３２１および第２の溝部３２２を形成するために、ｎ型層１２の一部を露出させる。

半導体積層基板２０から半導体層１５の一部を除去するには、公知のフォトリソグラフィー技術およびエッチング技術を用いて、半導体層１５をエッチングすることにより行う。
第１の溝部３２１および第２の溝部３２２を形成する手段としては、ウェットエッチングおよびドライエッチングなどのエッチング法を用いることが好ましい。エッチング法は、他の方法と比較して、半導体層１５のうちの除去しない部分を傷めにくいからである。
エッチング法としては、ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば、硫酸とリン酸との混酸を用いることができる。ただし、エッチングを行う前に、所望のチップ形状となるように、積層された半導体層１５の表面に所定のマスクを形成する。

なお、第１の溝部３２１および第２の溝部３２２を形成する方法としては、前記エッチング法以外にも、ダイシング法やレーザ照射による方法等の周知の手法を何ら制限なく用いることができる。
また、本実施の形態では、第１の溝部３２１おおび第２の溝部３２２を形成するのと同時に、ｎ電極１６ｂを設けるためにｎ型層１２の一部を露出させたが、これらを別工程で行ってもよい。

第１の溝部３２１の幅ｎ１および第２の溝部３２２の幅ｎ２は、１０μｍ〜３０μｍの範囲であることが好ましく、１５μｍ〜２５μｍの範囲であることがより好ましい。幅ｎ１、ｎ２が１０μｍよりも小さい場合は、幅ｎ１、ｎ２を１０μｍ以上とした場合に比べて、ステップ１０６の分割工程において切断面が半導体発光素子３１まで到達する可能性が高まることにより、得られる発光チップ１０において半導体発光素子３１に欠けが生じやすくなる。一方、幅ｎ１、ｎ２が３０μｍよりも大きい場合は、幅ｎ１、ｎ２を３０μｍ以下とした場合に比べて、ウエハ１枚あたりから得られるチップの個数が少なくなり、生産性の観点から好ましくない。なお、上記の範囲内であれば、幅ｎ１、ｎ２は同じ幅としてもよいし、異なる幅としてもよい。しかし、幅ｎ１を幅ｎ２よりも小さくする（ｎ１＜ｎ２）ことがより好ましい。

第１の溝部３２１および第２の溝部３２２の半導体層１５における表面（ｐ型層１４の上面）からの深さは、別に制限されずどのような深さでもよい。半導体層１５の厚さによって異なるが、半導体層１５の表面から第１の溝部３２１および第２の溝部３２２の底部までの距離は一般に１〜１０μｍ程度である。なお、第１の溝部３２１および第２の溝部３２２を形成する領域において、半導体層１５を全て除去して基板１１の基板表面１１ａを露出させることもできる。
また、第１の溝部３２１および第２の溝部３２２の断面形状は、矩形、Ｕ字状およびＶ字状等どのような形状でもよいが、矩形にすることが好ましい。

さらに、本発明では、発光チップ１０を基板表面１１ａの上方から見た形状が、基板１１を構成するサファイア単結晶のＭ面に沿った方向を長辺とし、Ａ面に沿った方向を短辺とする（ｃ１＞ｃ２）長方形になるように、第１の溝部３２１および第２の溝部３２２を形成した。しかし、これに限定されるものではなく、発光チップ１０を基板表面１１ａの上方から見た形状が、正方形（ｃ１＝ｃ２）やサファイア単結晶のＡ面に沿った方向を長辺とし、Ｍ面に沿った方向を短辺とする（ｃ１＜ｃ２）長方形であってもよい。本発明では、特に基板１１を構成するサファイア単結晶のＭ面に沿った方向を長辺とする長方形や正方形が好ましい。

ステップ１０２の素子群形成工程では、続いて、半導体層１５上すなわちｐ型層１４上の所定の位置にｐ電極１６ａを形成するとともに、露出されたｎ型層１２上にｎ電極１６ｂを形成する。
ｐ電極１６ａおよびｎ電極１６ｂとしては、各種の組成および構造が周知であり、これら周知の組成や構造を何ら制限なく用いることができる。また、ｐ電極１６ａおよびｎ電極１６ｂを形成する手段としても、真空蒸着法およびスパッタ法等、周知の方法を何ら制限なく用いることができる。

ステップ１０２の素子群形成工程では、次に、基板１１が所定の厚さになるように基板１１の基板裏面１１ｂを、研削および研磨する。
加工後の基板１１の厚みは、６０〜３００μｍ、好ましくは８０〜２５０μｍ、より好ましくは１００〜２００μｍとする。基板１１の厚みを上記範囲とすることで、ステップ１０６の分割工程において素子群形成基板３０の分割が容易になり、効率よく素子群形成基板３０を分割することができる。

続いて、ステップ１０３の割溝形成工程について説明する。
図５は、図４の素子群形成基板３０に対して、ステップ１０３の割溝形成工程を実行することにより得られた、割溝４１形成後の素子群形成基板３０の構成の一例を示す図である。ここで、図５（ａ）は、割溝４１形成後の素子群形成基板３０を、複数の半導体発光素子３１が形成された面と対向する側から見た上面図であり、図５（ｂ）は、割溝４１形成後の素子群形成基板３０を、基板１１の基板裏面１１ｂ側から見た裏面図である。また、図５（ｃ）は、図５（ａ）のＶＣ−ＶＣ断面図である。なお、図５（ａ）は、図５（ｃ）をＶＡ方向から見たものに対応し、図５（ｂ）は、図５（ｃ）をＶＢ方向から見たものに対応する。

図５（ａ）（ｃ）に示すように、割溝４１は、ステップ１０２で、基板１１を構成するサファイア単結晶のＭ面に沿って形成された複数の第１の溝部３２１それぞれの底部に形成されている。したがって、素子群形成基板３０には、複数の割溝４１が形成されていることになる。
なお、本発明においては、割溝４１は複数の第１の溝部３２１の底部に形成し、第２の溝部３２２の底部には形成する必要がない。

また、複数の割溝４１は、隣接する割溝４１同士の間隔が略等しくなるように、略平行に形成されている。
割溝４１は、割溝４１の先端が基板１１の内部に到達し、且つ、基板裏面１１ｂには到達しないように形成される。第１の溝部３２１の底部から割溝４１の先端に至る基板表面１１ａと垂直な方向の割溝４１の深さは、半導体が形成された基板表面から１０μｍ以上であることが好ましく、１０μｍ〜３０μｍの範囲が特に望ましい。１０μｍよりも浅いと、ステップ１０６の分割工程において切断面が斜めになり、発光チップ１０において半導体発光素子３１に欠けが生じて不良となる場合が多い。
また、割溝４１の幅は、第１の溝部３２１の幅ｎ１より小さい範囲で設けられる。

割溝４１の断面形状は、矩形、Ｕ字状およびＶ字状等どのような形状でもよいが、Ｖ字状とすることが好ましい。Ｖ字状の断面形状を採用した場合には、ステップ１０６の分割工程において素子群形成基板３０を発光チップ１０に分割する際に、Ｖ字状の割溝４１の先端付近からクラックが発生し、基板表面１１ａに対して略垂直に素子群形成基板３０を切断することができるからである。

本実施の形態において、割溝４１は、レーザ照射を用いた方法で形成する。
具体的には、素子群形成基板３０に対して、複数の半導体発光素子３１が形成された側から、複数の第１の溝部３２１のそれぞれに沿って順にレーザ光Ｌ１を照射し、レーザアブレーションにより複数の割溝４１を形成する。

割溝４１の形成に用いることができるレーザとしては、例えば、ＣＯ_２レーザ、ＹＡＧレーザ、エキシマレーザ等が挙げられる。本実施の形態では、これらのレーザのうち、連続照射型よりもパルス照射型のレーザを用いることが好ましい。
レーザの波長は、例えば３５５ｎｍ、２６６ｎｍ等を用いることができ、さらに５３２ｎｍや１０６４ｎｍなど、前記波長よりも長い波長でもよく、また短い波長でもよい。
レーザの周波数は１〜１０００００Ｈｚが好ましく、３００００〜７００００Ｈｚがさらに好ましい。
レーザの出力は、形成する割溝４１の幅および深さによって異なるが、所望の割溝４１を得るために必要な最小限の出力であることが好ましい。余分なレーザ出力は基板１１や半導体層１５に熱損傷を与えるからである。レーザ出力は、例えば、通常２Ｗ以下が好ましく、１Ｗ以下がさらに好ましい。

また、レーザ法で割溝４１を形成する場合には、レーザ照射に伴って飛散した汚れが、積層された半導体層１５の表面に付着し、発光チップ１０の電気特性が低下する恐れがある。これを防ぐためには、耐熱性に優れたレジストなどを用いて、半導体層１５の表面に保護膜を形成し、割溝４１形成後に、保護膜上に付着した汚れとともに保護膜を除去すればよい。

なお、割溝４１を形成する方法は、上述のレーザ照射を用いた方法に限られず、ダイシング法、エッチング法およびスクライブ法などの周知の手法を用いることができる。しかしながら、割溝４１を形成する方法としては、レーザ照射を用いた方法が好ましい。レーザ照射を用いた方法は、割溝４１を所望の深さまで形成することができ、また、エッチング法と比較して迅速に割溝４１を形成することができるからである。さらに、レーザ照射を用いた方法は、ダイシング法やスクライブ法等と比較して、ブレードやダイヤモンド針の消耗および劣化による加工精度のバラツキが少なく、また、それらの刃先等の交換に発生するコストを低減することができるからである。

続いて、ステップ１０４の第２改質領域形成工程について説明する。
図６は、図５の割溝４１形成後の素子群形成基板３０に対してステップ１０４の第２改質領域形成工程を実行することにより得られた、第２改質領域５２形成後の素子群形成基板３０の構成の一例を示す図である。ここで、図６（ａ）は、第２改質領域５２形成後の素子群形成基板３０を、複数の半導体発光素子３１が形成された面と対向する側から見た上面図であり、図６（ｂ）は、第２改質領域５２形成後の素子群形成基板３０を、基板１１の基板裏面１１ｂ側から見た裏面図である。また、図６（ｃ）は、図６（ａ）のＶＩＣ−ＶＩＣ断面図である。なお、図６（ａ）は、図６（ｃ）をＶＩＡ方向から見たものに対応し、図６（ｂ）は、図６（ｃ）をＶＩＢ方向から見たものに対応する。

図６（ｂ）（ｃ）に示すように、第２改質領域５２は、第２の溝部３２２に沿って、基板１１の内部に形成されている。また、図６（ａ）〜（ｃ）に示すように、第２改質領域５２と第２の溝部３２２とは、基板表面１１ａと垂直な方向から見た場合に、互いに重なるように形成されている。
さらに、図６（ｃ）に示すように、第２改質領域５２は、割溝４１の先端と基板裏面１１ｂとの間の距離よりも、第２改質領域５２と基板裏面１１ｂとの間の距離（第２深さＤ２）が短くなるように形成されている。

第２改質領域５２は、基板１１の基板裏面１１ｂ側から、複数の第２の溝部３２２に沿って順にレーザ光Ｌ２を照射することにより、基板１１の内部に形成される。

具体的に説明すると、第２の溝部３２２に沿って、パルス発振させたレーザ光Ｌ２の照射を行う。このとき、レーザ光Ｌ２が、基板裏面１１ｂからの距離が第２深さＤ２となる位置に集光するように照射を行う。
基板１１の内部では、レーザ光Ｌ２の集光点において、基板１１を構成するサファイア単結晶が溶融・再固化することで、または、多光子吸収等が起こることで、改質された改質部が形成される。
本実施の形態では、１パルス分のレーザ光Ｌ２が照射されるごとに、基板１１の内部におけるレーザ光Ｌ２の照射位置が、第２の溝部３２２に沿って順次移動していくようになっている。したがって、基板１１の内部においては、基板裏面１１ｂから第２深さＤ２となる位置に、第２の溝部３２２に沿って、複数の改質部が順次形成されていくことになる。この第２の溝部３２２に沿って形成された複数の改質部により、第２改質領域５２が構成される。

第２改質領域５２の形成に用いることができるレーザとしては、パルス照射のＹＡＧレーザ等が挙げられる。レーザ光Ｌ２の波長としては、例えば、１０６４ｎｍ、５３２ｎｍ、３５５ｎｍ、２６６ｎｍ等を用いることができ、レーザ光Ｌ２の周波数は、例えば、１５０００〜３０００００Ｈｚとする。また、レーザ光Ｌ２の強度は、１．５〜５．０μＪの範囲である。

続いて、ステップ１０５の第１改質領域形成工程について説明する。
図７は、図６の第２改質領域５２形成後の素子群形成基板３０に対してステップ１０５の第１改質領域形成工程を実行することにより得られた、第１改質領域５１形成後の素子群形成基板３０の構成の一例を示す図である。ここで、図７（ａ）は、第１改質領域５１形成後の素子群形成基板３０を、複数の半導体発光素子３１が形成された面と対向する側から見た上面図であり、図７（ｂ）は、第１改質領域５１形成後の素子群形成基板３０を、基板１１の基板裏面１１ｂ側から見た裏面図である。また、図７（ｃ）は、図７（ａ）のＶＩＩＣ−ＶＩＩＣ断面図である。なお、図７（ａ）は、図７（ｃ）をＶＩＩＡ方向から見たものに対応し、図７（ｂ）は、図７（ｃ）をＶＩＩＢ方向から見たものに対応する。

図７（ｂ）（ｃ）に示すように、第１改質領域５１は、第１の溝部３２１に沿って、基板１１の内部に形成されている。また、図７（ａ）〜（ｃ）に示すように、第１改質領域５１と第１の溝部３２１とは、基板表面１１ａと垂直な方向から見た場合に互いに重なるように形成されている。さらに、図７（ａ）〜（ｃ）に示すように、第１改質領域５１と第１の溝部３２１に設けられた割溝４１とは、基板表面１１ａと垂直な方向から見た場合に互いに重なるように形成されている。
そして、第１改質領域５１は、図７（ｃ）に示すように、割溝４１の先端と基板裏面１１ｂとの間の距離よりも、第１改質領域５１と基板裏面１１ｂとの間の距離（第１深さＤ１）が短くなるように形成されるとともに、第２改質領域５２と基板裏面１１ｂとの間の距離（第２深さＤ２）よりも、第１深さＤ１の方が短くなるように（Ｄ１＜Ｄ２）形成されている。

第１改質領域５１は、基板１１の基板裏面１１ｂ側から、複数の第１の溝部３２１および割溝４１に沿って順にレーザ光Ｌ３を照射することにより、基板１１の内部に形成される。

具体的に説明すると、第１の溝部３２１および割溝４１に沿って、パルス発振させたレーザ光Ｌ３の照射を行う。このとき、レーザ光Ｌ３が、基板裏面１１ｂからの距離が第１深さＤ１となる部位に集光するように照射を行う。
基板１１の内部では、レーザ光Ｌ３の集光点において、基板１１を構成するサファイア単結晶が、溶融・再固化することで、または、多光子吸収等が起こることで、改質された改質部が形成される。
本実施の形態では、１パルス分のレーザ光Ｌ３が照射されるごとに、基板１１の内部におけるレーザ光Ｌ３の照射位置が、第１の溝部３２１および割溝４１に沿って順次移動していくようになっている。したがって、基板１１の内部においては、基板裏面１１ｂから第１深さＤ１となる位置に、第１の溝部３２１および割溝４１に沿って、複数の改質部が順次形成されていくことになる。この第１の溝部３２１および割溝４１に沿って形成された複数の改質部により、第１改質領域５１が構成される。

第１改質領域５１の形成に用いることができるレーザとしては、パルス照射のＹＡＧレーザ等が挙げられる。なお、第２改質領域５２の形成に用いたレーザと同じものを用いてもよいし、異なるものを用いてもよい。
レーザ光Ｌ３の波長としては、例えば、１０６４ｎｍ、５３２ｎｍ、３５５ｎｍ、２６６ｎｍ等を用いることができ、レーザ光Ｌ３の周波数は、例えば、１５０００〜３０００００Ｈｚとする。

レーザ光Ｌ３の強度は、例えば、１．５〜５．０μＪの範囲とすることができる。
なお、第１改質領域５１を形成する際のレーザ光Ｌ３の強度は、第２改質領域５２を形成する際のレーザ光Ｌ２の強度よりも低くすることが好ましい。これは次の理由による。サファイア単結晶は、Ａ面よりもＭ面に沿って割れやすい性質を有している。また、本実施の形態では、基板１１を構成するサファイア単結晶のＡ面に沿って第２改質領域５２のみが形成されている一方で、サファイア単結晶のＭ面に沿って第１改質領域５１と割溝４１とが形成されている。ここで、レーザ光Ｌ３の強度がレーザ光Ｌ２よりも低い場合には、第１改質領域５１を構成する各改質部が、第２改質領域５２を構成する各改質部に比べて、低改質となり得る。ただし、このような構成を採用したとしても、ステップ１０６の分割工程において、素子群形成基板３０のうちサファイア単結晶のＭ面に沿う方向については、第２改質領域５２よりも改質の程度が低い第１改質領域５１と、割溝４１とを利用して、サファイア単結晶のＭ面に対する傾斜を抑制しながら分割することができる。また、素子群形成基板３０のうちサファイア単結晶のＡ面に沿う方向については、第１改質領域５１よりも改質の程度が高い第２改質領域５２を単体で利用して分割をすることができる。

また、本実施の形態では、レーザ光Ｌ３の強度をレーザ光Ｌ２の強度よりも低くする場合に、第２改質領域５２を構成する複数の改質部同士の間隔よりも、第１改質領域５１を構成する複数の改質部同士の間隔を狭くすることができる。上述したように、レーザ光Ｌ３の強度がレーザ光Ｌ２よりも低い場合には、第１改質領域５１を構成する各改質部が、第２改質領域５２を構成する各改質部に比べて、低改質となり得る。ただし、隣接する改質部同士の間隔を、第２改質領域５２よりも第１改質領域５１において狭めた場合には、第１改質領域５１を構成する改質部の密度が、第２改質領域５２を構成する改質部の密度よりも高まる。これにより、各改質部の改質度合の相違に起因する強度の違いを、各改質部の密度の違いによって相殺することが可能となり、第１改質領域５１および第２改質領域５２の両者の強度の差異を少なくすることができる。したがって、ステップ１０６の分割工程における、素子群形成基板３０に対するサファイア単結晶のＭ面に沿う方向の分割において、第１改質領域５１を起点とする亀裂が生じやすくなる。その結果、得られる切断面（第１の基板側面１１１）が、サファイア単結晶のＭ面に対して傾斜するのをさらに抑制することができる。

また、本実施の形態では、第２改質領域５２を基板１１内部の第２深さＤ２に形成した後、第１改質領域５１を第２深さＤ２よりも基板裏面１１ｂからの距離が短い第１深さＤ１に形成する。これは次の理由による。第１深さＤ１と第２深さＤ２の大小関係を逆転させた場合（Ｄ１＞Ｄ２）、ステップ１０５の第１改質領域形成工程において、レーザ光Ｌ３は、第２深さＤ２に形成された第２改質領域５２を介して第１深さＤ１に集光される。すると、レーザ光Ｌ３は第２改質領域５２による散乱等の影響を受けるため、第１深さＤ１におけるレーザ光Ｌ３の集光効率が低下し、第１改質領域５１が形成されにくくなるためである。

なお、本実施の形態では、ステップ１０４の第２改質領域形成工程およびステップ１０５の第１改質領域形成工程により、「改質領域形成工程」が構成される。

続いて、ステップ１０６の分割工程について説明する。
分割工程では、ステップ１０５の第１改質領域形成工程終了後、図７の第１改質領域５１までが形成された素子群形成基板３０を、割溝４１、第１改質領域５１および第２改質領域５２に沿って切断し、複数の発光チップ１０に分割する。
具体的には、図７に示す素子群形成基板３０に対し、割溝４１、第１改質領域５１および第２改質領域５２に沿うようにブレード（図示せず）を押し当てることにより、第１改質領域５１および第２改質領域５２を起点として亀裂を生じさせ、素子群形成基板３０を複数の発光チップ１０に分割する。

本実施の形態においては、まず、図７に示す素子群形成基板３０に対して、複数の第２改質領域５２のそれぞれに沿うように、順にブレードを押し当てる。これにより、第２改質領域５２を起点として亀裂を生じさせ、素子群形成基板３０を、基板１１を構成するサファイア単結晶のＡ面に沿って、短冊状に切断する。
続いて、サファイア単結晶のＡ面に沿って切断された短冊状の素子群形成基板３０に対して、複数の第１改質領域５１のそれぞれに沿うように、順にブレードを押し当てる。これにより、第１改質領域５１を起点として亀裂を生じさせ、さらにこの亀裂を割溝４１へと進展させることで、素子群形成基板３０をサファイア単結晶のＭ面に沿って切断する。
そして、以上の各工程を経ることで、図１に示す発光チップ１０を得ることができる。

以上説明したように、本実施の形態では、素子群形成基板３０において、基板１１を構成するサファイア単結晶のＭ面に平行な方向には、第１の溝部３２１と重なるように割溝４１を設け、この割溝４１と重なるように第１改質領域５１を形成した。これにより、素子群形成基板３０を分割する際に、第１改質領域５１を起点として生じた亀裂は割溝４１に到達することになり、切断面が第１の溝部３２１からはみ出して半導体発光素子３１に及ぶのを抑制することができる。すなわち、発光チップ１０の第１の基板側面１１１が基板表面１１ａに対して傾斜するのを抑制することが可能になる。また、これにより、半導体発光素子３１の欠けが生じるのを抑制することができ、不良となる発光チップ１０の発生を抑制することができる。

一方、サファイア単結晶のＡ面に沿った分割に伴う切断面（第２の基板側面１１２）は、Ｍ面に沿った分割に伴う切断面（第１の基板側面１１１）と比較して、基板表面１１ａに垂直な方向に対する傾斜が生じにくい。このため、素子群形成基板３０において、基板１１を構成するサファイア単結晶のＡ面に平行な方向には、第２の溝部３２２と重なるように第２改質領域５２を形成するが、割溝を設ける必要はない。したがって、割溝４１はサファイア単結晶のＭ面に沿って形成すれば足り、割溝をＭ面およびＡ面の双方に沿って形成する場合と比較して、製造工程を簡略化することができる。

また、レーザ法で割溝を形成する場合には、レーザ照射に伴って飛散した汚れが半導体層１５の側面に付着して、発光チップ１０の電気特性が劣化する懸念があった。しかし、本実施の形態では、割溝４１をサファイア単結晶のＭ面に沿う方向に形成し、Ａ面に沿う方向には形成しないため、割溝をＭ面およびＡ面の双方に沿って形成した場合と比較して、割溝形成時にレーザ照射に伴って飛散した汚れが半導体層１５の表面に付着するのを抑制でき、したがって、発光チップ１０の電気特性が低下するのを抑制することができる。

なお、本実施の形態では、基板１１を構成するサファイア単結晶のＡ面に沿った第２改質領域５２を形成した後に、Ｍ面に沿った第１改質領域５１を形成しているが、第１改質領域５１を形成した後に、第２改質領域５２を形成してもよい。この場合、第１深さＤ１が第２深さＤ２よりも大きくなる（Ｄ１＞Ｄ２）ように、第１改質領域５１および第２改質領域５２を形成することが好ましい。

また、本実施の形態では、発光チップ１０を基板表面１１ａの上方から見た形状を、基板１１を構成するサファイア単結晶のＭ面に沿った方向を長辺とし、Ａ面に沿った方向を短辺とする（ｃ１＞ｃ２）長方形としていたが、発光チップ１０の形状はこれに限られない。

図８は、素子群形成基板３０の他の構成例を示す図である。
発光チップ１０を基板表面１１ａの上方から見た形状は、例えば、図８（ａ）に示すように、第１長さｃ１と第２長さｃ２とが同じ長さである正方形であってもよい。この場合、隣接する第１の溝部３２１同士の間隔と隣接する第２の溝部３２２同士の間隔とが略等しくなるように、第１の溝部３２１および第２の溝部３２２を形成すればよい。
さらに、発光チップ１０を基板表面１１ａの上方から見た形状は、図８（ｂ）に示すように、第２長さｃ２を第１長さｃ１よりも長くする長方形であってもよい。この場合、隣接する第１の溝部３２１同士の間隔が、隣接する第２の溝部３２２同士の間隔よりも広くなるように、第１の溝部３２１および第２の溝部３２２を形成すればよい。

また、本実施の形態では、第２の溝部３２２および第２改質領域５２を、基板１１を構成するサファイア単結晶のＡ面に平行な方向に沿って設けたが、これに限られず、Ｍ面に沿った方向とは異なる方向であればよい。すなわち、図８（ｃ）に示すように、発光チップ１０を基板表面１１ａから見た形状が平行四辺形であってもよく、また図示はしないが、サファイア単結晶のＭ面に沿う方向を上底および下底とする台形であってもよい。

以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例に限定されるものではない。
本発明者は、溝部３２および割溝４１について加工条件を異ならせた素子群形成基板３０の作製を行い、得られた素子群形成基板３０を分割して製造した発光チップ１０の不良（ＮＧ）発生率について検討を行った。
なお、発光チップ１０は、特開２００９−１２３７１７号公報に記載の方法に従って、半導体発光素子３１がサファイア基板上に形成された素子群形成基板３０を製造した後に、本発明に係る割溝形成工程、改質領域形成工程及び分割工程を実施して製造した。

図９は、実施例１〜５および比較例１、２における素子群形成基板３０の加工条件と、加工後の素子群形成基板３０を分割することで得られた発光チップ１０の構成と、加工後の素子群形成基板３０の分割結果との関係を示した図である。
図９には、素子群形成基板３０の加工条件として、第１の溝部３２１の幅ｎ１および第２の溝部３２２の幅ｎ２と、割溝４１の有無および割溝４１の深さと、第１改質領域５１が形成された第１深さＤ１および第２改質領域５２が形成された第２深さＤ２とを示している。
また、図９には、得られた発光チップ１０の構成として、半導体層１５の厚さと基板１１の厚さとを合わせた発光チップ１０の厚さ、発光チップ１０における第１長さｃ１および第２長さｃ２を示している。
さらに、素子群形成基板３０の分割結果として、素子群形成基板３０の分割により形成した発光チップ１０について、不良（ＮＧ）の発生率を示している。
なお、不良（ＮＧ）とは、逆方向電圧Ｖｒとして５Ｖを印加した場合に逆方向電流Ｉｒが２μＡ以上の発光チップ１０をいい、１００００個の発光チップ１０のうち不良（ＮＧ）の発光チップ１０が生じた割合を、不良（ＮＧ）の発生率とした。

実施例１〜５および比較例１、２では、実施の形態の半導体積層工程（ステップ１０１）において説明した手順により、半導体積層基板２０を作成した。
その後、実施の形態の素子群形成工程（ステップ１０２）において説明した手順により、第１の溝部３２１および第２の溝部３２２を形成し、半導体層１５の所定の位置にｐ電極１６ａおよびｎ電極１６ｂを形成し、その後、基板裏面１１ｂを研削および研磨し、素子群形成基板３０を得た。
ここで、実施例１、実施例４および実施例５では、第１の溝部の幅ｎ１を２０μｍとするとともに、第２の溝部の幅ｎ２を３０μｍとした。一方、実施例２および比較例１では、第１の溝部の幅ｎ１と第２の溝部の幅ｎ２とを、ともに２０μｍとした。さらに、実施例３および比較例２では、第１の溝部の幅ｎ１と第２の溝部の幅ｎ２とを、ともに３０μｍとした。また、研削および研磨は、素子群形成基板３０における半導体層１５の厚さと基板１１の厚さとを合わせた厚さが１５０μｍとなるように行った。

続いて、実施例１〜５では、素子群形成基板３０に対して、実施の形態の割溝形成工程（ステップ１０３）において説明した手順により割溝４１を形成した。ここで、割溝４１の深さは、図９に記載の条件とした。
割溝４１を形成した後、実施の形態の第２改質領域形成工程（ステップ１０４）および第１改質領域形成工程（ステップ１０５）において説明した手順により、第２改質領域５２および第１改質領域５１を形成した。なお、第１改質領域５１の第１深さＤ１は３０μｍし、第２改質領域５２の第２深さＤ２は１００μｍとした。
第１改質領域５１および第２改質領域５２を形成した後、実施の形態の分割工程（ステップ１０６）において説明した手順により、素子群形成基板３０を複数の発光チップ１０に分割した。
実施例１、２、３で得られた発光チップ１０は、第１長さｃ１が４００μｍ、第２長さｃ２が２４０μｍであり、発光チップ１０を基板表面１１ａから見た形状が、基板１１を構成するサファイア単結晶のＭ面に沿った方向を長辺とする長方形であった。
また、実施例４で得られた発光チップ１０は、第１長さｃ１が３５０μｍ、第２長さｃ２も３５０μｍであり、発光チップ１０を基板表面１１ａから見た形状が正方形であった。
さらに、実施例５で得られた発光チップ１０は、第１長さｃ１が２４０μｍ、第２長さｃ２が４００μｍであり、発光チップ１０を基板表面１１ａから見た形状が、基板１１を構成するサファイア単結晶のＡ面に沿った方向を長辺とする長方形であった。

一方、比較例１、２では、素子群形成基板３０に対して、ステップ１０３の割溝形成工程を実施せず、割溝４１を形成しない点を除いて実施例１〜５と同様の加工を行い、発光チップ１０を得た。比較例１、２で得られた発光チップ１０は、第１長さｃ１が４００μｍ、第２長さｃ２が２４０μｍであり、発光チップ１０を基板表面１１ａから見た形状が、基板１１を構成するサファイア単結晶のＭ面に沿った方向を長辺とする長方形であった。

次に、素子群形成基板３０の分割結果について説明する。
まず、実施例１〜５においては、素子群形成基板３０の分割によって得られた発光チップ１０の不良（ＮＧ）発生率は、０．５％以下であった。
一方、比較例１、２においては、発光チップ１０の不良（ＮＧ）発生率は、ともに１％以上であり、実施例１〜５と比較して不良の発光チップ１０が生じやすくなることが分かった。

以上より、素子群形成基板３０に対して第１の溝部３２１と重なるように割溝４１を設けることで、素子群形成基板３０を分割する際に切断面がサファイア単結晶のＭ面に対して傾斜することを抑制でき、不良となる発光チップ１０の発生を抑制することが可能になることが分かる。また、第２の溝部３２２側には割溝を設けなくても、不良となる発光チップ１０の発生を抑制するできることが分かる。

続いて、実施例２と比較例１とを比較する。実施例２と比較例１とは、第１の溝部３２１の幅ｎ１および第２の溝部３２２の幅ｎ２をともに２０μｍとし、割溝４１の有無を異ならせた場合の関係を示している。
実施例２では外観不良（ＮＧ）発生率が０．４５％である一方、比較例１では外観不良（ＮＧ）発生率が９．５０％であった。したがって、第１の溝部３２１の幅ｎ１および第２の溝部３２２の幅ｎ２がともに２０μｍの場合において、割溝４１を設けることにより、外観不良（ＮＧ）発生率が減少し、良好な結果が得られた。

同様に、実施例３と比較例２とを比較する。実施例３と比較例２とは、第１の溝部３２１の幅ｎ１および第２の溝部３２２の幅ｎ２をともに３０μｍとし、割溝４１の有無を異ならせた場合の関係を示している。
実施例３では外観不良（ＮＧ）発生率が０．４０％である一方、比較例２では外観不良（ＮＧ）発生率が１．２０％であった。したがって、第１の溝部３２１の幅ｎ１および第２の溝部３２２の幅ｎ２がともに３０μｍの場合において、割溝４１を設けることにより、外観不良（ＮＧ）発生率が減少し、良好な結果が得られた。

次に、実施例１と比較例２とを比較する。実施例１と比較例２とは、第１の溝部３２１の幅ｎ１を変化させるとともに、割溝４１の有無を異ならせた場合の関係を示している。
実施例１の不良（ＮＧ）発生率（０．１５％）と比較例２の不良（ＮＧ）発生率（１．２０％）とを比較すると、実施例１の不良（ＮＧ）発生率の方が低い。したがって、第１の溝部３２１に割溝４１を設けずに、第１の溝部３２１の幅ｎ１を広げた場合よりも、第１の溝部３２１に割溝４１を設けるとともに、第１の溝部３２１の幅ｎ１を狭めた場合のほうが、不良（ＮＧ）発生率が減少することが分かった。

続いて、実施例１と実施例２とを比較する。実施例１と実施例２とは、割溝４１を設けるとともに、第２の溝部３２２の幅ｎ２を変化させた場合の関係を示している。
実施例１の不良（ＮＧ）発生率（０．１５％）と実施例２の不良（ＮＧ）発生率（０．４５％）とを比較すると、実施例１の不良（ＮＧ）発生率の方が低い。したがって、第１の溝部３２１に割溝４１を設けた場合に、第２の溝部３２２の幅ｎ２を第１の溝部３２１の幅ｎ１よりも広くする（ｎ１＜ｎ２）ことで、不良（ＮＧ）発生率が減少することが分かった。
一方、実施例２は、実施例１と比較して、第２の溝部３２２の幅ｎ２が狭く、このため素子群形成基板３０に形成される複数の半導体発光素子３１同士の間隔が狭くなっている。すなわち、実施例２では、１枚の素子群形成基板３０に形成される半導体発光素子３１の個数が実施例１の場合よりも多い。したがって、１枚の素子群形成基板３０から得られる発光チップ１０のうち不良となってないものの個数について考慮すると、実施例１と実施例２とは、ともに良好な結果が得られたといえる。

次に、実施例１と実施例３とを比較する。実施例１と実施例３とは、割溝４１を設けるとともに、第１の溝部３２１の幅ｎ１を変化させた場合の関係を示している。
実施例１の不良（ＮＧ）発生率（０．１５％）と実施例３の不良（ＮＧ）発生率（０．４０％）とを比較すると、実施例１の不良（ＮＧ）発生率の方が低い。
したがって、第１の溝部３２１に割溝４１を設けた場合に、第１の溝部３２１の幅ｎ１を第２の溝部３２２の幅ｎ２よりも狭くする（ｎ１＜ｎ２）ことで、不良（ＮＧ）発生率が減少することが分かった。

さらに続いて、実施例１と実施例４および実施例５とを比較する。実施例１と実施例４および実施例５とは、割溝４１を設けるとともに、第１長さｃ１および第２長さｃ２を変化させた場合の関係、すなわち、発光チップ１０を基板表面１１ａから見た形状を変化させた場合の関係を示している。
実施例１の不良（ＮＧ）発生率（０．１５％）と、実施例４の不良（ＮＧ）発生率（０．３０％）および実施例５の不良（ＮＧ）発生率（０．２５％）とを比較すると、実施例１の不良（ＮＧ）発生率が低い。
したがって、第１の溝部３２１に割溝４１を設けた場合に、発光チップ１０を基板表面１１ａから見た形状を、基板１１を構成するサファイア単結晶のＭ面に沿った方向を長辺とする長方形とすることで、不良（ＮＧ）発生率が減少することが分かった。

なお、詳細は省略するが、レーザ法で割溝４１を第１の溝部３２１と第２の溝部３２２の両方向に沿って形成する場合は、割溝４１を第１の溝部３２１に沿って形成する際に加えて、割溝４１を第２の溝部３２２に沿って形成する際にも保護膜形成等の処理を行う必要があり、実施例１〜５と比較してコストアップとなった。

１０…発光チップ、１１…基板、１２…ｎ型層、１３…発光層、１４…ｐ型層、１５…半導体層、１６ａ…ｐ電極、１６ｂ…ｎ電極、２０…半導体積層基板、３０…素子群形成基板、３１…半導体発光素子、３２…溝部、３２１…第１の溝部、３２２…第２の溝部、４１…割溝、５１…第１改質領域、５２…第２改質領域

Claims (7)

1. 表面及び裏面を有するとともに当該表面がサファイア単結晶のＣ面で構成されたサファイア基板の当該表面に、ＩＩＩ族窒化物を含む半導体層が積層された半導体積層基板に対し、当該半導体層が積層された側から、当該サファイア基板の当該表面およびサファイア単結晶のＭ面に沿う第１方向に、当該サファイア基板の当該表面に到達する複数の割溝を形成する割溝形成工程と、
   複数の前記割溝が形成された前記半導体積層基板に対し、前記基板の前記裏面側からレーザ光を照射することで、前記サファイア基板の内部に、前記第１方向に向かう複数の第１改質領域および当該サファイア基板の前記表面に沿い且つ当該第１方向とは異なる第２方向に向かう複数の第２改質領域を形成する改質領域形成工程と、
   前記第１改質領域および前記第２改質領域が形成された前記半導体積層基板を、当該第１改質領域および当該第２改質領域を用いて分割する分割工程と
   を含み、
   前記割溝形成工程では、前記第２方向に向かう割溝は形成せずに前記第１方向に向かう複数の割溝を形成し、
   前記改質領域形成工程では、複数の前記割溝に沿ってレーザ光を照射することで、前記サファイア基板の厚さ方向においてそれぞれの当該割溝と重なるように前記第１改質領域を形成すること
   を特徴とする半導体発光チップの製造方法。
2. 前記割溝形成工程よりも前に、前記半導体積層基板に対して、前記半導体層が積層された側から前記第１方向および前記第２方向に沿って当該半導体層の一部を除去することで、当該半導体層に当該第１方向に向かう複数の第１の溝部と当該第２方向に向かう複数の第２の溝部とを形成する溝部形成工程をさらに有し、
   前記割溝形成工程では、複数の前記第１の溝部の内側にそれぞれ前記割溝を形成し、
   前記改質領域形成工程では、複数の前記第１の溝部のそれぞれに沿って前記レーザ光を照射することで、前記サファイア基板の厚さ方向において当該第１の溝部と重なるように前記第１改質領域を形成するとともに、複数の前記第２の溝部のそれぞれに沿って当該レーザ光を照射することで、当該サファイア基板の厚さ方向において当該第２の溝部と重なるように前記第２改質領域を形成すること
   を特徴とする請求項１記載の半導体発光チップの製造方法。
3. 前記改質領域形成工程は、
   複数の前記割溝が形成された前記半導体積層基板に前記第２改質領域を形成する第２改質領域形成工程と、
   前記第２改質領域が形成された前記半導体積層基板に前記第１改質領域を形成する第１改質領域形成工程と
   を上記の順に実施することを特徴とする請求項１または２記載の半導体発光チップの製造方法。
4. 前記改質領域形成工程では、前記サファイア基板の前記裏面からの深さが第２深さとなる位置に前記第２改質領域を形成するとともに、当該サファイア基板の当該裏面からの深さが当該第２深さよりも浅い第１深さとなる位置に前記第１改質領域を形成することを特徴とする請求項１乃至３のいずれか１項記載の半導体発光チップの製造方法。
5. 前記改質領域形成工程では、前記第２改質領域を形成する際の前記レーザ光の強度よりも、前記第１改質領域を形成する際の当該レーザ光の強度を低くすることを特徴とする請求項１乃至４のいずれか１項記載の半導体発光チップの製造方法。
6. 前記改質領域形成工程では、隣接する前記第２改質領域同士の間隔よりも、隣接する前記第１改質領域同士の間隔を狭くすることを特徴とする請求項１乃至５のいずれか１項記載の半導体発光チップの製造方法。
7. 前記分割工程では、前記第１改質領域および前記第２改質領域が形成された前記半導体積層基板を、当該第２改質領域を用いて分割した後、当該第１改質領域を用いて分割することを特徴とする請求項１乃至６のいずれか１項記載の半導体発光チップの製造方法。

Images