[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5589666B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5589666B2
JP5589666B2 JP2010183371A JP2010183371A JP5589666B2 JP 5589666 B2 JP5589666 B2 JP 5589666B2 JP 2010183371 A JP2010183371 A JP 2010183371A JP 2010183371 A JP2010183371 A JP 2010183371A JP 5589666 B2 JP5589666 B2 JP 5589666B2
Authority
JP
Japan
Prior art keywords
refrigerant
heat
semiconductor device
porous film
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010183371A
Other languages
English (en)
Other versions
JP2012043954A (ja
Inventor
晋 尾形
健司 塩賀
信幸 林
浩基 内田
重徳 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010183371A priority Critical patent/JP5589666B2/ja
Publication of JP2012043954A publication Critical patent/JP2012043954A/ja
Application granted granted Critical
Publication of JP5589666B2 publication Critical patent/JP5589666B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、搭載された半導体素子を冷却する機能を具備した半導体装置に関するものである。
半導体集積回路(LSI)など半導体素子の更なる高性能化に伴い、発熱量が増大するため、素子の冷却技術の重要性が高まっている。半導体装置に適用される代表的な冷却方式としては、空冷方式と冷媒循環方式とがある。
空冷方式では、半導体素子の接合部近傍、具体的には素子パッケージの一方の面ないし両面にヒートシンクを具備させ、このヒートシンクに冷却風を当てて熱を奪う方法である。
図4に空冷方式の例を示す。本図は、空冷方式を用いた半導体装置101の断面模式図であり、回路基板102上に、半導体素子103を含み、その電極104と接続するはんだ105を外部出力端子とする半導体パッケージ107を、回路基板102の電極パッド106と接続する。半導体パッケージ107上に熱伝導性を考慮した接着剤などの材料である、TIM(熱界面材料、Thermal Interface Material)108を介して、ヒートシンク109を装着する。このヒートシンク109や回路基板102に冷却風を当てて冷却する。
空冷方式で冷却するためには、相当の放熱面積を必要とする。発熱量の増大に対応するためにはヒートシンクの大型化か、あるいは冷却風の風量の増大が必要である。半導体素子の周辺には様々な電子部品が設置されるため、スペースが少なく、半導体素子直上に設けられるヒートシンクの大型化は容易ではない。また、冷却風の増大は送風ファンの電力増加だけでなく、ファンの風切り音が増すことによる騒音増大にもつながるので、風量の増大は極力避けたい。
冷媒循環方式は、基本的に、液状の冷媒をポンプにより強制的に循環し、冷媒への熱伝達により半導体素子の熱を奪う方法である。通常、二つの熱交換器がパイプにより連結された構造をもち、流路の途中に冷媒を循環させるためのポンプがある。半導体素子の熱は、パッケージ直上に設置された第一の熱交換器に伝わり、内部の冷媒の温度を上昇させることにより、顕熱として冷媒に吸収される。第二の熱交換器において冷却された冷媒は再び第一の熱交換器に還流する。
この冷媒循環方式の利点は、放熱器となる第二の熱交換器を半導体素子から離れたところへ設置できることにある。この利点により電子部品が少なく、スペース上の制限が少ない領域に大きな放熱器を設置して、少ない風量で効率的に冷却することが可能となる。しかし、冷媒の顕熱を利用した熱輸送を伴うため、冷媒の循環にポンプを必要とし、冷却に余分な電力を必要とする。
上記冷媒循環方式において、熱輸送を効率的に行うために、冷媒の蒸発潜熱を利用する方法が提案されている。図5はその方法の一例を説明するための模式図である。図において、発熱体110は、例えば、電子基板111上にLSIなどの電子部品112が実装されたもので、その表面に防水層113と含水層114とが形成されたものである。含水層114は毛細管現象で水を吸い上げる効果を有するもので形成され、発熱体110の凹凸面でも均等に覆うように形成されている。缶体115は密閉空間116を構成し、その底部の水溜部117には水118が貯液されている。発熱体110は含水層114の端部を水118に浸漬するようにして缶体115内に収容されている。缶体115と減湿装置119が空気循環路としての管路120により連結され閉ループを構成している。そして、空気循環手段としての空気循環器121が管路120に配設され、循環空気Aが閉ループ内を循環するように構成されている。さらに、減湿装置119の底部と缶体115の底部とが返水手段としての返水管122で連結され、減湿装置119の底部の底部に溜まった水が返水管122を介して缶体115の水溜部117に返水されるように構成されている。減湿装置119は、例えば、冷媒圧縮式空気冷却機で構成する。
この方法は冷媒(空気)の循環に空気循環機を用いており、このため、これを作動するには電力を必要とする。また、水の蒸発潜熱を用いていることから、電子部品の絶縁のために防水層を設ける必要があることから、これが、熱伝導効率の低下を招き、発熱体表面から直接熱を奪う場合に比べ、冷却効果が劣る。
上記の冷却方式においては、冷却装置と素子表面の発熱部位との間にはパッケージ材(防水層)やTIMなどの介在物が存在し、冷却効果を低下させている。冷却効果の向上に限らず、省スペースの観点からも、素子表面からの直接放熱をすることが望ましい。
半導体素子表面から直接放熱させる技術として、低沸点で絶縁性の冷媒中に、LSIやLSIモジュールを浸漬する技術が提案されている。図6は、その例を説明するための断面模式図である。図において、半導体装置123は、ヒートパイプ124と、その内部に半導体チップ125を備え、半導体チップ125は配線126を介してヒートパイプ124の外部と電気的に接続されている。半導体チップ125は実装基板127上に形成され、実装基板127はヒートパイプ124の壁面の一部としてよい。半導体チップ125は配線126とボンディングワイヤ128により接続されている。ヒートパイプ124は、内部にウィック129および作動液130(水、アルコール、または代替フロンなど)を有している。半導体チップ125は作動液130に直接(または薄い保護膜を介して)接触している。このように、冷媒(作動液)の蒸発・凝縮の相変化に伴う潜熱を利用して冷却するため、効率よく冷却できる。
半導体素子表面から直接放熱させる技術においては、冷媒の蒸発潜熱を利用した冷却方法を用いたものも提案されている。図7は、その例を説明するための断面模式図である。熱制御装置131は、無底ヒート筐体132が取付台133上に一体載着しており、冷媒液を含むウィック134は発熱物135を被包して無底ヒート筐体132および無底ヒート筐体132内取付台133上面全域に亙り内張りされており、取付リム136で無底ヒート筐体132を取付台133上に取付る。
発熱物135からの発熱は発熱物135に接するウィック134の吸熱部137に含まれる冷媒液が蒸発するとき、蒸発潜熱として蒸気に取り込まれ、取付台133に伝えられ、取付台133から外部へ放熱される。取付台133は発熱物135の温度より低いために蒸気はそこで液体に相変化し、輸送してきた熱量を凝縮熱として無底ヒート筐体132に伝熱するので再び液体となってウィック134内を毛細管作用により連続的に吸熱部137へと循環する。
このように、ウィック(即ち、多孔質体)が流路に設けられており、多孔質体に冷媒が浸透する際の毛細管力を、冷媒を加熱面まで還流させる駆動力として用いるので、重力による還流に比べて、半導体装置の姿勢や冷却部の配置の影響を受けにくいといった特徴を持っている。
特許第3068209号 特開2009−206369号公報 特開平04−83395号公報
しかし、図6で示したような、低沸点で絶縁性の冷媒中に、LSIやLSIモジュールを浸漬する冷却方法は、蒸気と液の流路が分離していないため、熱を輸送中の蒸気と、放熱後の液とが干渉して放熱部に十分に熱が運ばれず、冷却効率が低下する。また、冷媒の還流手段として、主に重力を利用するので、冷却性能を維持するためには、凝縮した液が重力により落下して、LSIに常に液が供給されるような配置・姿勢にする必要がある。したがって、使用状況に応じて上下方向が変わるモバイル機器などでは、安定的な冷却性能が期待できない。
一方、図7で示したような、冷媒の蒸発潜熱を利用した冷却方法においては、冷媒が多孔質体の連通した微細な気孔内を流動するので、流動抵抗が大きく、熱輸送距離が制限される。また、冷媒が還流する輸送管は、蒸気が移動する径路の役割も果たしており、蒸気と液の干渉による冷却効果の低下が避けられない。
そこで、本発明の課題は、高効率である冷媒直接冷却方式で、パッケージ部材やTIMを介在させることなく、半導体素子表面から直接、高効率に放熱可能で、かつ蒸気流路と液流路を分離し、多孔質体内の流動距離を短縮化した、低背の冷却構造を有する半導体装置を提供することにある。
本発明の半導体装置は、
回路基板と、
一の面で前記回路基板上に接続された半導体素子と、
前記半導体素子の他の面上に直接形成された多孔質膜と、
前記回路基板上で前記半導体素子と前記多孔質膜を覆う密閉構造と、
前記多孔質膜に浸透した冷媒と、
前記密閉構造の前記多孔質膜と対向する二ヶ所に設けられた第1の壁面開口部及び第2の壁面開口部と、
前記第1の壁面開口部と前記第2の壁面開口部とを接続し、気化状態又は液化状態の前記冷媒が通過する密閉流路と
を、有することを特徴とする。
本発明の半導体装置により、半導体素子背面に直接形成した多孔質膜を用いること、冷媒の流路を一貫して一方通行化したこと、かつ多孔質膜内の流動距離も最小化したことで、高効率で、低背である冷媒直接冷却構成を有する半導体装置を実現し得た。
本発明の半導体装置を説明する図(その1) 本発明の半導体装置を説明する図(その2) 本発明の半導体装置を説明する図(その3) 従来の冷却方法を説明する図(その1) 従来の冷却方法を説明する図(その2) 従来の冷却方法を説明する図(その3) 従来の冷却方法を説明する図(その4)
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
(実施構成例)
図1に本発明の半導体装置の構成を説明するための断面模式図を、図2にその半導体装置の上面の模式図、そして、図3にその半導体装置の多孔質膜上面の模式図を示す。図1は、図3における、B−C間の断面に相当する。
図1において、半導体装置1は、回路基板2の一面側に、半導体素子3が、その電極4に形成された、例えばボール状のはんだ5と、回路基板2の電極パッド6との接続を介して、搭載されている。半導体素子3の基板接続面の反対側背面上には、多孔質膜7が直接形成されている。回路基板2の半導体素子接続面を一つの面として、その上の、多孔質膜7形成の半導体素子3をその内部空間に包含する密閉空間を有するパッケージ8が搭載される。図1、2を参照し、パッケージ8の一方端の開口部9と他方端の開口部10は、例えば、金属製あるいは合成樹脂製のフレキシブルチューブなどの管11で接続される。管11の、例えば中間位置に、ヒートシンク12を具備する。また、他方端の開口部10近傍のパッケージ8内の空間には、液溜部13の空間を形成する。
半導体素子3に接触する多孔質膜7中の、常温状態で液体である冷媒は、電流印加によって高温化した半導体素子のため、多孔質膜7内で蒸気化する。図3を参照して、多孔質膜7が、膜中の冷媒蒸気が効率よくそれから分離蒸発するようにパターン化された櫛形状の蒸気流出溝14−1が複数形成された、蒸気流出溝形成領域14において、多孔質膜7中の冷媒蒸気が空中に蒸発し、蒸気は一方端の開口部9に流入する。この蒸気は、図1を参照して、一方端の開口部9に接続された管11における、蒸気流路11−1の領域を流れる。やがて蒸気はヒートシンク12が形成された管11の領域、すなわち冷却流路11−2中に入って冷却され、液化する。液化した冷媒は、管11中を移動して液流路11−3の領域を通過し、やがて液は、他方端の開口部10からパッケージ8内に還流する。他方端の開口部10からパッケージ8内に流入した液は、図1、3を参照して、液溜部13の、多孔質膜7の(櫛形状が形成されていない)液溜空間領域15上に滴下し、その部分の多孔質膜7は液状の冷媒に満たされる。多孔質膜7の毛細管力により、液溜空間領域15の冷媒液は蒸気流出溝形成領域14へ移動しつつ温度上昇を受けて蒸気化し、これにより、高温化した半導体素子3の熱は、冷媒の蒸発潜熱により冷媒に奪われ、半導体素子3は冷却化される。
この様に、本発明の構成では、冷媒は多孔質膜7中を液体から蒸気へと変化する一方向の経路、そして、管11中を蒸気(蒸気流路11−1中)の状態から(冷却流路11−2を経て)液体(液流路11−3中)の状態へと変化する一方向の経路を確保して、液体と蒸気の流路を完全に分離しており、多孔質中、管中いずれも、液体・蒸気の両状態の干渉による冷却効果の低下を防いでいる。また、多孔質膜内の液体−蒸気の流動距離を半導体素子の背面長とほぼ同等の最短距離化を実現しており、余計な流動を抑制していることも冷却効率の向上に寄与する。
さらに、本実施例では多孔質膜の接続に関し、TIMなどを介さず、半導体素子3のパッケージの背面表面に直接形成しているため、半導体素子の熱を効果的に多孔質膜中の冷媒に伝導することができる。
こうして、従来の冷却機能搭載の半導体装置に比べ、冷却効果が高く、かつ低背構造の半導体装置を形成することが可能となる。
(実施例)
図1〜3で示した装置構成において、図1の一部拡大模式図に示すよう様に、幅20mmの背面面積を有するLSI(半導体素子3)の背面上に、ニッケル(Ni)のナノサイズの微粒子を、微粒子噴射法、つまりガスデポジション法によって、直接、厚さ30μmの多孔質膜7を形成した。図3に示す蒸気流出溝形成領域14における多孔質膜7と蒸気流出溝14−1の幅は、それぞれ1.8mmとして櫛形パターンとした。勿論、パターン形状はこれに限る必要は無い。冷媒還流による上記のような冷却効果を得るためには、多孔質膜の厚さについては、20μm程度以上で、100μm程度以下であることが望ましい。
使用するナノ粒子材料としては、ニッケル(Ni)以外にSUSなどの金属材料、セラミック、シリカ(SiO)、アルミナ(Al)などが適用可能である。また、使用粒子の平均粒径は、0.3〜2μm程度が望ましい。
こうして、ガスデポジション法で製作した多孔質膜は、気孔の平均直径が2μm程度の膜が形成可能で、また気孔率も40%程度のものが得られた。冷媒が毛細管力による浸透に十分であり、かつ、LSI背面との接合強度においても、問題ないものが得られた。なお、毛細管力による十分な浸透を得るために、気孔の直径としては、0.5μm以上〜3μm以下が望ましく、気孔率は30%程度以上が望ましい。
この用途に用いる多孔質膜を直接LSIなど半導体素子背面に直接形成するには、微粒子噴射法、即ちガスデポジション法が適している。粒子流生成室の圧力と膜生成室の圧力の差を制御することで、多孔質性を有する所望の膜(多孔質膜すなわちウィック)を形成できる。
回路基板2上に、多孔質膜7を形成して回路基板2に接続したLSI(半導体素子3)を包含密閉するように、パッケージ8を載置する。セラミック製のパッケージ8は2つの開口部9,10(開口径2mm)を有し、これら開口部に接合する、蒸気流路11−1、及び液流路11−3の管11部分は、金属製ないしフレキシブルな樹脂製のチューブを用いた。また管11の冷却流路11−2は、熱伝導率の良い銅を用い、これに多数のフィンを有するヒートシンク12を取り付け、前記二つのチューブと繋いだ。パッケージ8の材料としては、合成樹脂、セラミック、および金属を用いることができる。
冷媒としては、フロロカーボンを用いたが、それ以外に、半導体素子などと接するため絶縁性で不活性であり、上記のような蒸発−凝固(液化)サイクルで還流する液体冷媒であれば、他の冷媒も使用でき、例えば、ハイドロフロロエーテルなども適用できる。
こうして、本発明の半導体装置は、非常にコンパクトな冷却システムを有する構成となる。蒸気−液の循環用の管の部分にフレキシブルな細い管を使用する場合には、引き回しが容易であり、回路基板上に搭載された他の電子部品上部と干渉するのを避けて、非搭載領域の低い高さの領域を引き回すなどをすることで、電子部品搭載基板の高さ制限を回避することが可能となる。
この半導体装置の高さは、基本的に密閉構造のパッケージ8の高さ(プラス、管の立上がり部分)である。実施例においては、パッケージ8内の多孔質膜7の上部に液溜部13を設けているが、液溜部13をパッケージ8の外部に設置して、液流路11−3から入る液状冷媒がスムーズに多孔質膜7内に連続的に流れ込むようにすることも可能であり、この場合には、高さは、半導体素子の高さ+多孔質膜厚+パッケージ壁厚(プラス、管の立上がり部分)と非常に薄い構成が可能となる。
更に、管の立上がり部分に関し、実施例ではパッケージ8の上方に開口部9、10を設ける構成にしていることから、高さ方向制限に管の立上がり部分を含むことになるが、両開口部をパッケージ8の左右の両側面に形成してもよい。こうすることで、本発明の半導体装置の高さが、従来のものに比べ、非常に低いものが形成可能であることがわかる。
1、101、123 半導体装置
2、102 回路基板
3、103 半導体素子
4、104 電極
5、105 はんだ
6、106 電極パッド
7 多孔質膜
8 パッケージ
9 一方端の開口部
10 他方端の開口部
11 管
12、109 ヒートシンク
13 液溜部
14 蒸気流出溝形成領域
15 液溜空間領域
107 半導体パッケージ
108 TIM
110 発熱体
111 電子基板
112 電子部品
113 防水層
114 含水層
115 缶体
116 密閉空間
117 水溜部
118 水
119 減湿装置
120 管路
121 空気循環器
122 返水管
124 ヒートパイプ
125 半導体チップ
126 配線
127 実装基板
128 ボンディングワイヤ
129、134 ウィック
130 作動液
131 熱制御装置
132 無底ヒート筐体
133 取付台
135 発熱物
136 取付リム
137 吸熱部

Claims (4)

  1. 回路基板と、
    一の面で前記回路基板上に接続された半導体素子と、
    前記半導体素子の他の面上に直接形成された多孔質膜と、
    前記回路基板上で前記半導体素子と前記多孔質膜を覆う密閉構造と、
    前記多孔質膜に浸透した冷媒と、を有し、
    前記密閉構造内において、
    前記多孔質膜の両端の二ヶ所に設けられた第1の壁面開口部及び第2の壁面開口部と、を有し、
    前記第1の壁面開口部と前記第2の壁面開口部とを接続し、気化状態又は液化状態の前記冷媒が通過する密閉流路と
    前記第1の壁面開口部に接続し、液化した冷媒が溜まる液留空間と、
    前記第2の壁面開口部に接続し、気化した冷媒が溜まる蒸気形成空間とが、備えられ、
    前記多孔質膜が、前記液留空間と、前記蒸気形成空間とを分離するように形成されていることを特徴とする半導体装置。
  2. 前記多孔質膜は、微粒子噴射法により形成されることを特徴とする請求項1記載の半導
    体装置。
  3. 前記第1又は第2の壁面開口部の一つの開口部近傍に附設された液溜部を有することを
    特徴とする請求項1または2記載の半導体装置。
  4. 前記密閉流路の途中に附設された凝縮部を有することを特徴とする請求項1ないし3の
    いずれかに記載の半導体装置。
JP2010183371A 2010-08-18 2010-08-18 半導体装置 Expired - Fee Related JP5589666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010183371A JP5589666B2 (ja) 2010-08-18 2010-08-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010183371A JP5589666B2 (ja) 2010-08-18 2010-08-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2012043954A JP2012043954A (ja) 2012-03-01
JP5589666B2 true JP5589666B2 (ja) 2014-09-17

Family

ID=45899929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010183371A Expired - Fee Related JP5589666B2 (ja) 2010-08-18 2010-08-18 半導体装置

Country Status (1)

Country Link
JP (1) JP5589666B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5882292B2 (ja) * 2013-03-18 2016-03-09 国立大学法人横浜国立大学 冷却器及びそれを用いた冷却装置、並びに、発熱体の冷却方法
JP2015170625A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体パッケージ
JP6283410B2 (ja) * 2014-05-12 2018-02-21 国立大学法人横浜国立大学 冷却器及びそれを用いた冷却装置、並びに、発熱体の冷却方法
JP2016040505A (ja) * 2014-08-12 2016-03-24 国立大学法人横浜国立大学 冷却器及びそれを用いた冷却装置、並びに、発熱体の冷却方法
WO2016047098A1 (ja) * 2014-09-26 2016-03-31 日本電気株式会社 冷媒中継装置、それを用いた冷却装置、および冷却方法
JP6485075B2 (ja) * 2015-01-29 2019-03-20 富士通株式会社 ループヒートパイプ及びループヒートパイプの製造方法
WO2017037921A1 (ja) 2015-09-03 2017-03-09 富士通株式会社 ループヒートパイプ及びその製造方法並びに電子機器
JP6740654B2 (ja) * 2016-03-18 2020-08-19 日亜化学工業株式会社 光源装置
WO2019106762A1 (ja) 2017-11-29 2019-06-06 富士通株式会社 ループヒートパイプ及び電子機器
KR102539336B1 (ko) * 2021-06-07 2023-06-01 중앙대학교 산학협력단 반도체 소자 열관리 모듈 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015953A (ja) * 1983-07-06 1985-01-26 Matsushita Electric Ind Co Ltd 半導体装置の冷却方法
JPH03209859A (ja) * 1990-01-12 1991-09-12 Hitachi Ltd 半導体冷却装置

Also Published As

Publication number Publication date
JP2012043954A (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5589666B2 (ja) 半導体装置
US7369410B2 (en) Apparatuses for dissipating heat from semiconductor devices
US8813834B2 (en) Quick temperature-equlizing heat-dissipating device
US6615912B2 (en) Porous vapor valve for improved loop thermosiphon performance
JP4978401B2 (ja) 冷却装置
JP5372472B2 (ja) 伝導冷却回路基板構体
US20130020053A1 (en) Low-profile heat-spreading liquid chamber using boiling
US20140202665A1 (en) Integrated thin film evaporation thermal spreader and planar heat pipe heat sink
CN106558563B (zh) 功率模块和具有其的车辆
TW202037872A (zh) 冷卻裝置
JP2008227150A (ja) 電子機器
JP2007263427A (ja) ループ型ヒートパイプ
JP5874935B2 (ja) 平板型冷却装置及びその使用方法
JP5786132B2 (ja) 電気自動車
KR20020093897A (ko) 마이크로 열 교환기를 장착한 파워 전자 장치의 부품냉각을 위한 냉각장치
JP5304479B2 (ja) 熱輸送デバイス、電子機器
JP2004020116A (ja) 平板型ヒートパイプ
JP2023070147A (ja) 蒸発器組立体、ベイパーチャンバー及びベイパーチャンバーの製造方法
CN210014478U (zh) 一种散热器、空调室外机和空调器
CN210014475U (zh) 一种散热器、空调室外机和空调器
JP2007115917A (ja) 熱分散プレート
JP2004060911A (ja) ヒートパイプ
JP5682409B2 (ja) ループ型ヒートパイプ及び電子装置
JP2012026721A (ja) 冷却装置
KR20210134766A (ko) 전기수력학적 유동 유닛을 사용한 전기 부품의 냉각

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees