[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5579848B2 - Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device - Google Patents

Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP5579848B2
JP5579848B2 JP2012521452A JP2012521452A JP5579848B2 JP 5579848 B2 JP5579848 B2 JP 5579848B2 JP 2012521452 A JP2012521452 A JP 2012521452A JP 2012521452 A JP2012521452 A JP 2012521452A JP 5579848 B2 JP5579848 B2 JP 5579848B2
Authority
JP
Japan
Prior art keywords
thin film
electrode layer
layer
oxide semiconductor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012521452A
Other languages
Japanese (ja)
Other versions
JPWO2011162177A1 (en
Inventor
悟 高澤
雅紀 白井
暁 石橋
忠 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2012521452A priority Critical patent/JP5579848B2/en
Publication of JPWO2011162177A1 publication Critical patent/JPWO2011162177A1/en
Application granted granted Critical
Publication of JP5579848B2 publication Critical patent/JP5579848B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、微小な半導体デバイスに使用される配線膜の技術分野に係り、特に、酸化物半導体に接触する電極層の技術分野に関する。   The present invention relates to the technical field of a wiring film used for a minute semiconductor device, and more particularly to the technical field of an electrode layer in contact with an oxide semiconductor.

FPD(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できる(水素化)アモルファスシリコン等が用いられている。   Recently manufactured electrical products such as FPD (Flat Panel Display) and thin film solar cells require transistors to be uniformly arranged on a wide substrate, and therefore, a semiconductor layer with uniform characteristics can be formed on a large area substrate ( Hydrogenated) amorphous silicon or the like is used.

アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、最近は、低温で大面積基板に形成することができ、移動度が高い酸化物半導体が注目されている。   Amorphous silicon can be formed at low temperatures and does not adversely affect other materials, but has the disadvantage of low mobility. Recently, it can be formed on large area substrates at low temperatures and has high mobility. Physical semiconductors are attracting attention.

酸化物半導体でトランジスタを構成する際には、金属薄膜の電極が酸化物半導体と接触するので、酸化物半導体中の酸素が電極の金属と結合し、酸化物半導体中の酸素が電極に引き抜かれることになってしまう。従って酸化物半導体中の酸素が不足し、物性が変わって移動度が低下するという問題がある。
特に、トランジスタ表面に保護膜を形成する際には、酸化物半導体と電極とが高温に加熱されるため、電極による酸素の引き抜きの程度が大きくなる。
When a transistor is formed using an oxide semiconductor, since the electrode of the metal thin film is in contact with the oxide semiconductor, oxygen in the oxide semiconductor is combined with the metal of the electrode, and oxygen in the oxide semiconductor is extracted to the electrode. It will be. Therefore, there is a problem that oxygen in the oxide semiconductor is insufficient, the physical properties are changed, and mobility is lowered.
In particular, when a protective film is formed over the transistor surface, the oxide semiconductor and the electrode are heated to a high temperature, so that the degree of oxygen extraction by the electrode is increased.

このような酸素の引き抜きは、酸化物半導体と銅の電極、酸化物半導体とアルミニウムの電極との組み合わせで発生している。酸素の引き抜きは、酸化物半導体と電極との接着強度を向上させるために、酸化物半導体と電極の間にチタン薄膜から成る密着層を設けた場合にも発生している。   Such oxygen extraction is generated by a combination of an oxide semiconductor and a copper electrode, and an oxide semiconductor and an aluminum electrode. Oxygen extraction occurs even when an adhesion layer made of a titanium thin film is provided between the oxide semiconductor and the electrode in order to improve the adhesive strength between the oxide semiconductor and the electrode.

特開2009− 99847号公報JP 2009-99847 A 特開2007−250982号公報JP 2007-259882 A

本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、電極層が剥離せず、酸化物半導体中の酸素原子は電極中に引き抜かれない電極層を提供することにある。   The present invention was created to solve the above-described disadvantages of the prior art, and an object of the present invention is to provide an electrode layer in which the electrode layer does not peel and oxygen atoms in the oxide semiconductor are not extracted into the electrode. There is.

上記課題を解決するために、本発明は、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体装置であって、前記電極層は、銅薄膜と、前記銅薄膜と前記酸化物半導体層の間に配置され、前記銅薄膜より多く酸素を含有する酸素含有銅薄膜と、を有し、前記酸素含有銅薄膜は、スパッタガスと、前記スパッタガスの圧力に対して3%〜20%の圧力の酸素ガスとを含有するスパッタ雰囲気中で、銅を主成分としたターゲットをスパッタして形成され、前記酸化物半導体層上には、酸化物絶縁薄膜から成るストッパー層が設けられ、前記ストッパー層上には前記電極層が配置され、エッチングにより、前記ストッパー層は除去されずに残り、前記ストッパー層上の前記電極層はエッチング除去され、残った前記電極層から互いに分離され前記酸化物半導体層に接触したソース電極層とドレイン電極層とが形成され、前記銅薄膜は、前記酸素含有銅薄膜より低抵抗である半導体装置である。
本発明は、半導体装置であって、前記ターゲットは、添加金属が銅原子に対して12原子%以下の範囲で含有された半導体装置である。
本発明は、半導体装置であって、前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである半導体装置である。
本発明は、上記半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、前記画素電極は前記電極層に電気的に接続された液晶表示装置である。
本発明は、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体装置であって、前記電極層は、前記酸化物半導体層に接触する酸素拡散防止薄膜と、前記酸素拡散防止薄膜よりも低抵抗である高導電性薄膜とから成る半導体装置を製造する半導体装置の製造方法であって、前記酸素拡散防止薄膜は、添加金属が銅原子数に対して12原子%以下の範囲で含有されたターゲットを、スパッタガスと、前記スパッタガスに対して3%〜20%の圧力の酸素ガスとを含有するスパッタリング雰囲気中でスパッタリングして形成し、前記酸素拡散防止薄膜上に、前記酸素拡散防止薄膜よりも低抵抗であり、前記酸素拡散防止薄膜に接触した高導電性薄膜を形成する半導体装置の製造方法において、前記酸化物半導体層の表面に酸化物絶縁薄膜を形成し、前記酸化物絶縁薄膜を部分的に除去して前記酸化物絶縁薄膜から成るストッパー層を形成し、前記酸化物絶縁薄膜が除去された部分に、ソース領域の少なくとも一部と、ドレイン領域の少なくとも一部とを露出させて、前記ソース領域の露出部分と前記ドレイン領域の露出部分に接触する前記電極層を形成する半導体装置の製造方法である。
本発明は、半導体装置の製造方法であって、前記高導電性薄膜は、前記酸素拡散防止薄膜を形成した前記ターゲットをスパッタして形成する半導体装置の製造方法である
発明は、半導体装置の製造方法であって、前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を配置しておき、前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記酸素拡散防止薄膜を、前記ソース領域と前記ドレイン領域に接触させて形成する半導体装置の製造方法である。
In order to solve the above problems, the present invention provides a semiconductor device having an oxide semiconductor layer and an electrode layer in contact with the oxide semiconductor layer, wherein the electrode layer includes a copper thin film, the copper thin film, An oxygen-containing copper thin film disposed between the oxide semiconductor layers and containing more oxygen than the copper thin film, wherein the oxygen-containing copper thin film has a sputtering gas and a pressure of 3 for the sputtering gas pressure. Sputtering is performed using a target mainly composed of copper in a sputtering atmosphere containing oxygen gas at a pressure of 20% to 20%. A stopper layer made of an oxide insulating thin film is formed on the oxide semiconductor layer. The electrode layer is provided on the stopper layer, and the stopper layer remains without being removed by etching, and the electrode layer on the stopper layer is removed by etching, from the remaining electrode layer. A source electrode layer and the drain electrode layer is separated into had been in contact with the oxide semiconductor layer is formed, the copper thin film is a semiconductor device which is a low-resistance than the oxygen-containing copper film.
This invention is a semiconductor device, Comprising: The said target is a semiconductor device with which the addition metal contained in the range of 12 atomic% or less with respect to the copper atom.
The present invention is a semiconductor device, wherein the electrode layer includes a source electrode layer and a drain electrode layer separated from each other, and the source electrode layer and the drain electrode layer are formed from a source region of the oxide semiconductor layer. The semiconductor device is a transistor that is in contact with a drain region, and in which a gate electrode layer is disposed in a channel region between the source region and the drain region with a gate insulating film interposed therebetween.
The present invention includes the above semiconductor device, a pixel electrode, a liquid crystal disposed on the pixel electrode, and an upper electrode positioned on the liquid crystal, and the pixel electrode is electrically connected to the electrode layer. A liquid crystal display device.
The present invention is a semiconductor device having an oxide semiconductor layer and an electrode layer in contact with the oxide semiconductor layer, wherein the electrode layer includes an oxygen diffusion prevention thin film in contact with the oxide semiconductor layer, and the oxygen layer A semiconductor device manufacturing method for manufacturing a semiconductor device comprising a highly conductive thin film having a lower resistance than a diffusion preventing thin film, wherein the oxygen diffusion preventing thin film has an additive metal of 12 atomic% or less with respect to the number of copper atoms The target contained in the range of is formed by sputtering in a sputtering atmosphere containing a sputtering gas and an oxygen gas having a pressure of 3% to 20% with respect to the sputtering gas, and is formed on the oxygen diffusion prevention thin film. a lower resistance than the oxygen diffusion preventing film, in the method of manufacturing a semiconductor device for forming a highly conductive thin film in contact with the oxygen diffusion preventing film, acid on the surface of the oxide semiconductor layer Forming a material insulating thin film, partially removing the oxide insulating thin film to form a stopper layer made of the oxide insulating thin film, and at least part of the source region in the portion from which the oxide insulating thin film has been removed And at least a part of the drain region, and the electrode layer that contacts the exposed part of the source region and the exposed part of the drain region is formed .
The present invention is a method for manufacturing a semiconductor device, wherein the highly conductive thin film is formed by sputtering the target on which the oxygen diffusion prevention thin film is formed .
The present invention is a method for manufacturing a semiconductor device, wherein a gate insulating film is formed on a channel region between the source region and the drain region of the oxide semiconductor layer, and a gate electrode layer is formed on the gate insulating film. The oxygen diffusion prevention thin film of the electrode layer is formed in contact with the source region and the drain region in a state where the source region and the drain region of the oxide semiconductor layer are exposed. A method for manufacturing a semiconductor device.

本発明の酸素拡散防止薄膜により、電極層と酸化物半導体との間の界面付近における酸素の濃度勾配が緩和されるので、酸化物半導体から電極層への拡散移動が防止され、酸化物半導体の組成の変化が抑制される。
銅を主成分とする薄膜(以下、銅薄膜)で、電極層中の高導電率の薄膜(高導電性薄膜)を構成する場合は、銅薄膜はドライエッチングが難しいことから、一般的にウェットエッチング法が用いられており、本発明の酸素拡散防止薄膜は、銅を主成分とし、高導電率の薄膜と同じエッチング液でエッチングできるため、一回のエッチング工程で電極をパターニング形成することができる。
The oxygen diffusion prevention thin film of the present invention relaxes the oxygen concentration gradient in the vicinity of the interface between the electrode layer and the oxide semiconductor, so that diffusion transfer from the oxide semiconductor to the electrode layer is prevented, and the oxide semiconductor Changes in composition are suppressed.
When a thin film composed mainly of copper (hereinafter referred to as a copper thin film) is used to form a thin film with high conductivity in the electrode layer (high conductive thin film), the copper thin film is generally wet because it is difficult to dry-etch. The etching method is used, and the oxygen diffusion prevention thin film of the present invention is mainly composed of copper and can be etched with the same etching solution as the high conductivity thin film. Therefore, the electrode can be patterned by a single etching process. it can.

層間絶縁膜やゲート絶縁膜に形成された接続孔の内周面に電極層が接触する場合でも、本発明の電極層中の高導電性薄膜は、酸素拡散防止薄膜を介して層間絶縁膜やゲート絶縁膜に接触しているので、ゲート絶縁膜や層間絶縁膜から電極薄膜への酸素原子の拡散は生じない。
銅薄膜と酸素拡散防止薄膜は同じエッチング液でエッチングすることができる。
Even when the electrode layer is in contact with the inner peripheral surface of the connection hole formed in the interlayer insulating film or the gate insulating film, the highly conductive thin film in the electrode layer of the present invention has an interlayer insulating film or Since it is in contact with the gate insulating film, diffusion of oxygen atoms from the gate insulating film or the interlayer insulating film to the electrode thin film does not occur.
The copper thin film and the oxygen diffusion preventing thin film can be etched with the same etching solution.

(a)〜(c):本発明の第一例のトランジスタの製造工程を説明するための工程図(1)(a)-(c): Process diagram (1) for demonstrating the manufacturing process of the transistor of the 1st example of this invention (a)〜(c):本発明の第一例のトランジスタの製造工程を説明するための工程図(2)(a)-(c): Process drawing (2) for demonstrating the manufacturing process of the transistor of the 1st example of this invention (a)〜(c):本発明の第一例のトランジスタの製造工程を説明するための工程図(3)(a)-(c): Process drawing for demonstrating the manufacturing process of the transistor of the 1st example of this invention (3) (a)、(b):本発明の第一例のトランジスタの製造工程を説明するための工程図(4)(a), (b): Process diagram for explaining the manufacturing process of the transistor of the first example of the present invention (4) 本発明の第一例のトランジスタと本発明の液晶表示装置を説明するための断面図Sectional drawing for demonstrating the transistor of the 1st example of this invention, and the liquid crystal display device of this invention (a)〜(c):本発明の第二例のトランジスタの製造工程を説明するための工程図(a)-(c): Process drawing for demonstrating the manufacturing process of the transistor of the 2nd example of this invention 本発明の第三例のトランジスタを説明するための断面図Sectional drawing for demonstrating the transistor of the 3rd example of this invention

IGZO薄膜(InGaZnOx薄膜)は、移動度が高いという優れた電気特性を持ち、また、可視光を透過させる光学特性を有し、透明膜を形成できる。
また、アモルファスの場合は、IGZO薄膜は、室温から150℃という低温で成膜することができ、プラスチックスの基板上に形成できることから、フレキシブルデバイスの材料にも適している。
本発明の実施例では、酸化物半導体としてアモルファスIGZO薄膜を採用し、電極材料には、銅を主成分としている。
図5は、本発明の実施例の液晶表示装置であり、本発明の第一例のトランジスタ11の断面図が、液晶表示部と共に示されている。
このトランジスタ11を説明すると、該トランジスタ11では、ガラス基板31の表面に細長のゲート電極層32が配置されており、ゲート電極層32上には、少なくとも幅方向に亘り、ゲート電極層32を覆うように、ゲート絶縁膜33が配置されている。
The IGZO thin film (InGaZnO x thin film) has excellent electrical characteristics such as high mobility, and has optical characteristics that allow visible light to pass therethrough, so that a transparent film can be formed.
In the case of amorphous, the IGZO thin film can be formed at a low temperature of room temperature to 150 ° C., and can be formed on a plastic substrate, so that it is also suitable as a material for flexible devices.
In the embodiment of the present invention, an amorphous IGZO thin film is employed as the oxide semiconductor, and the electrode material is mainly composed of copper.
FIG. 5 shows a liquid crystal display device according to an embodiment of the present invention, and a cross-sectional view of the transistor 11 of the first example of the present invention is shown together with a liquid crystal display section.
The transistor 11 will be described. In the transistor 11, an elongated gate electrode layer 32 is disposed on the surface of a glass substrate 31, and the gate electrode layer 32 is covered on the gate electrode layer 32 at least in the width direction. As described above, the gate insulating film 33 is disposed.

ゲート絶縁膜33上には、酸化物半導体層34が配置され酸化物半導体層34上に、幅方向の両端に互いに分離して、ソース電極層51とドレイン電極層52とが形成されている。
ソース電極層51とドレイン電極層52の間には凹部55が設けられ、この凹部55によってソース電極層51とドレイン電極層52とは分離された状態で、ソース電極層51とドレイン電極層52とは、それぞれ酸化物半導体層34に接続されている。
ソース電極層51とドレイン電極層52は、本発明の電極層である。
ソース電極層51とドレイン電極層52は、酸化物半導体層34上に形成された酸素拡散防止薄膜37と、酸素拡散防止薄膜37と接する高導電性薄膜38を有している。高導電性薄膜38は酸化物半導体層34と接しないことが好ましい。酸素拡散防止薄膜37は、酸素含有銅薄膜であり、高導電性薄膜38は、銅薄膜である。酸素含有銅薄膜は、銅を主成分とし酸素を含有する膜である。銅薄膜は、銅を主成分とし、酸素含有銅薄膜より酸素含有量が低く、抵抗が低い膜である。
An oxide semiconductor layer 34 is disposed on the gate insulating film 33, and a source electrode layer 51 and a drain electrode layer 52 are formed on the oxide semiconductor layer 34 so as to be separated from each other at both ends in the width direction.
A recess 55 is provided between the source electrode layer 51 and the drain electrode layer 52, and the source electrode layer 51 and the drain electrode layer 52 are separated from each other by the recess 55. Are respectively connected to the oxide semiconductor layer 34.
The source electrode layer 51 and the drain electrode layer 52 are electrode layers of the present invention.
The source electrode layer 51 and the drain electrode layer 52 have an oxygen diffusion prevention thin film 37 formed on the oxide semiconductor layer 34 and a highly conductive thin film 38 in contact with the oxygen diffusion prevention thin film 37. The highly conductive thin film 38 is preferably not in contact with the oxide semiconductor layer 34. The oxygen diffusion preventing thin film 37 is an oxygen-containing copper thin film, and the highly conductive thin film 38 is a copper thin film. The oxygen-containing copper thin film is a film containing copper as a main component and oxygen. The copper thin film is a film containing copper as a main component, having a lower oxygen content and lower resistance than the oxygen-containing copper thin film.

符号36は、ストッパー層である。
ソース電極層51とドレイン電極層52は、後述する銅が主成分の二層構造の積層型電極層40(図3(a))によって構成されており、凹部55は、その積層型電極層40の部分的エッチングによって形成されている。この凹部55が形成される部分の積層型電極層40の下方位置には、ストッパー層36が配置され、積層型電極層40がエッチング除去されても、エッチング液はストッパー層36に接触しても、ストッパー層36よりも下方に位置する酸化物半導体層34には接触しないようにされている。
ソース電極層51上と、ドレイン電極層52上と、その間の凹部55上には、水分等の侵入防止のため、保護膜41が形成されており、凹部55の部分では、酸化物半導体層34上のストッパー層36には、保護膜41が接触している。
Reference numeral 36 denotes a stopper layer.
The source electrode layer 51 and the drain electrode layer 52 are constituted by a laminated electrode layer 40 (FIG. 3A) having a two-layer structure mainly composed of copper, which will be described later, and the recess 55 is formed by the laminated electrode layer 40. It is formed by partial etching. The stopper layer 36 is disposed below the laminated electrode layer 40 where the concave portion 55 is formed. Even if the laminated electrode layer 40 is removed by etching, the etching solution may contact the stopper layer 36. The oxide semiconductor layer 34 located below the stopper layer 36 is not contacted.
A protective film 41 is formed on the source electrode layer 51, the drain electrode layer 52, and the recess 55 therebetween to prevent intrusion of moisture and the like. In the recess 55, the oxide semiconductor layer 34 is formed. A protective film 41 is in contact with the upper stopper layer 36.

液晶表示領域14には画素電極82が配置されており、画素電極82上には液晶83が配置されている。液晶83上には上部電極81が位置しており、画素電極82と上部電極81との間に電圧が印加されると液晶83の配向が変化し、液晶83を通る光の偏光性が変わる。
光の偏向性が変わると、光の偏光性と偏光フィルタの偏向性との間の関係がかわるから、偏光フィルタを透光していた光が遮蔽され、又は、偏光フィルタに遮蔽されていた光が透光する。
このように、光の偏光性が変わると透光状態と遮光状態との間を切換えることができ、光の偏光性を変化させることで、光の透光状態と遮光状態とを制御することができる。
画素電極82はソース電極層51やドレイン電極層52と電気的に接続されており、トランジスタ11がON・OFFすることで、画素電極82への電圧印加の開始・終了が行われる。
A pixel electrode 82 is disposed in the liquid crystal display region 14, and a liquid crystal 83 is disposed on the pixel electrode 82. An upper electrode 81 is positioned on the liquid crystal 83, and when a voltage is applied between the pixel electrode 82 and the upper electrode 81, the orientation of the liquid crystal 83 changes and the polarization of light passing through the liquid crystal 83 changes.
When the light polarization changes, the relationship between the light polarization and the polarization filter polarization changes, so the light that has been transmitted through the polarization filter is blocked, or the light that is blocked by the polarization filter. Is translucent.
In this way, when the light polarization property changes, the light transmission state and the light shielding state can be switched, and the light light transmission state and the light shielding state can be controlled by changing the light polarization property. it can.
The pixel electrode 82 is electrically connected to the source electrode layer 51 and the drain electrode layer 52, and voltage application to the pixel electrode 82 is started and ended when the transistor 11 is turned ON / OFF.

ここでは画素電極82は、ドレイン電極層52に接続された配線層42の一部から成っている。配線層42は透明導電層であり、例えば、ITOで構成されている。配線層42は、ゲート電極層32を構成する薄膜と同じ薄膜から成る配線層84に接続されている。   Here, the pixel electrode 82 includes a part of the wiring layer 42 connected to the drain electrode layer 52. The wiring layer 42 is a transparent conductive layer and is made of, for example, ITO. The wiring layer 42 is connected to a wiring layer 84 made of the same thin film as that forming the gate electrode layer 32.

このトランジスタ11の製造工程を説明する。
このトランジスタ11は、先ず、ガラス基板31上に、スパッタ法や蒸着法等の真空薄膜形成方法によって第一の導電性薄膜を形成し、第一の導電性薄膜をパターニングして図1(a)に示すように、ゲート電極層32を形成する。第一の導電性薄膜には、ガラスとの密着性が高い金属薄膜等を用いることができる。
A manufacturing process of the transistor 11 will be described.
In the transistor 11, first, a first conductive thin film is formed on a glass substrate 31 by a vacuum thin film forming method such as a sputtering method or a vapor deposition method, and the first conductive thin film is patterned to form a transistor shown in FIG. As shown in FIG. 2, the gate electrode layer 32 is formed. As the first conductive thin film, a metal thin film having high adhesion to glass can be used.

第一の導電性薄膜のパターニングによってゲート電極層32が形成されると、ゲート電極層32が位置する部分以外はガラス基板表面が露出する。
図1(b)に示すように、ガラス基板31とゲート電極層32の表面に、SiO2、SiNx等のゲート絶縁膜33を形成する。このゲート絶縁膜33は、必要な平面形状にパターニングする。
When the gate electrode layer 32 is formed by patterning the first conductive thin film, the glass substrate surface is exposed except for the portion where the gate electrode layer 32 is located.
As shown in FIG. 1B, a gate insulating film 33 such as SiO 2 or SiNx is formed on the surfaces of the glass substrate 31 and the gate electrode layer 32. The gate insulating film 33 is patterned into a necessary planar shape.

次に、ゲート絶縁膜33上に酸化物半導体の薄膜を形成し、パターニングして、図1(c)に示すように、パターニングされた酸化物半導体の薄膜から成る酸化物半導体層34を形成する。
次いで、図2(a)に示すように、酸化物半導体層34の表面と、酸化物半導体層34の間に露出するゲート絶縁膜33の表面に亘って酸化物絶縁薄膜35を形成し、図2(b)に示すように、その酸化物絶縁薄膜35をパターニングして、酸化物絶縁薄膜から成るストッパー層36を形成する。
Next, an oxide semiconductor thin film is formed on the gate insulating film 33 and patterned to form an oxide semiconductor layer 34 composed of the patterned oxide semiconductor thin film, as shown in FIG. .
Next, as shown in FIG. 2A, an oxide insulating thin film 35 is formed over the surface of the oxide semiconductor layer 34 and the surface of the gate insulating film 33 exposed between the oxide semiconductor layers 34. As shown in FIG. 2B, the oxide insulating thin film 35 is patterned to form a stopper layer 36 made of an oxide insulating thin film.

そして図2(b)の状態の処理対象物80では、ストッパー層36の表面と、酸化物半導体層34のソース領域の部分の表面と、ドレイン領域の部分の表面とが露出しており、ストッパー層36は他の部分の表面を覆っている。
上述したように、後の工程で、積層型電極層40を除去して凹部55を形成する部分の積層型電極層40の下方位置には、ストッパ層36が配置されている。
この処理対象物80をスパッタ装置の内部の真空雰囲気中に搬入し、スパッタ装置の真空雰囲気中にスパッタリングガス(Arガス)と酸素ガスとを導入する。
スパッタ装置の内部を、酸素が含有されたスパッタリング雰囲気にし、スパッタ装置内に配置され、銅を主成分(88at%以上)として含有する銅ターゲット(銅原子を100原子%としたとき、銅とは異なる金属である金属添加物を12原子%以下の範囲で含有するターゲットであり、金属添加物を含有しない純銅のターゲットを含む)を、スパッタ装置の内部に、スパッタリングガスと酸素ガスを導入しながらスパッタし、ストッパー層36の表面と、酸化物半導体層34のソース領域71及びドレイン領域72の露出部分の表面とに接触する酸素拡散防止薄膜37を形成する。スパッタリングガスは、アルゴンガス等の希ガスである。
この酸素拡散防止薄膜37の銅と金属添加物との比率はターゲット中の銅と金属添加物の比率と同じ値であるが、銅と金属添加物(金属添加物が0原子%の場合を含む)のターゲットが酸素ガスを含む雰囲気中でスパッタされるため、酸素が銅と結合して酸化銅が生成され、酸素拡散防止薄膜37中には酸化銅が含有される。酸素拡散防止薄膜37は、高導電性薄膜38よりも含有する酸素の濃度は高い。
次に、酸素ガスの導入を停止し、スパッタリングガスを導入しながら酸素拡散防止薄膜37を形成したときの銅ターゲットをスパッタリングし、図3(a)に示すように、酸素拡散防止薄膜37の表面に、銅原子を88原子%以上含有する高導電性薄膜38を形成し、酸素拡散防止薄膜37と高導電性薄膜38とから成る積層型電極層40を形成する。
スパッタリングによる高導電性薄膜38の形成の際には、酸素ガスはスパッタリング雰囲気中に導入されておらず、高導電性薄膜38中には酸化銅は発生しないので高導電性薄膜38の導電率は高い。
酸素拡散防止薄膜37と高導電性薄膜38の、銅に対する金属添加物の割合は、それらを形成したターゲットの割合と同じ、もしくは高導電性薄膜のみ純銅を用いてもよい。
2B, the surface of the stopper layer 36, the surface of the source region portion of the oxide semiconductor layer 34, and the surface of the drain region portion are exposed. Layer 36 covers the surface of the other part.
As described above, the stopper layer 36 is disposed at a position below the multilayer electrode layer 40 where the multilayer electrode layer 40 is removed and the recess 55 is formed in a later step.
This processing object 80 is carried into a vacuum atmosphere inside the sputtering apparatus, and sputtering gas (Ar gas) and oxygen gas are introduced into the vacuum atmosphere of the sputtering apparatus.
The inside of the sputtering apparatus is made into a sputtering atmosphere containing oxygen, and is placed in the sputtering apparatus and contains a copper target containing copper as a main component (88 at% or more). A target containing a metal additive that is a different metal in a range of 12 atomic% or less, including a pure copper target that does not contain a metal additive), while introducing a sputtering gas and an oxygen gas into the inside of the sputtering apparatus Sputtering is performed to form an oxygen diffusion prevention thin film 37 that contacts the surface of the stopper layer 36 and the exposed portions of the source region 71 and the drain region 72 of the oxide semiconductor layer 34. The sputtering gas is a rare gas such as argon gas.
The ratio of copper to metal additive in this oxygen diffusion prevention thin film 37 is the same value as the ratio of copper to metal additive in the target, but includes the case of copper and metal additive (when the metal additive is 0 atomic%). ) Is sputtered in an atmosphere containing oxygen gas, oxygen is combined with copper to produce copper oxide, and the oxygen diffusion preventing thin film 37 contains copper oxide. The oxygen diffusion preventing thin film 37 has a higher concentration of oxygen than the highly conductive thin film 38.
Next, the introduction of the oxygen gas is stopped, and the copper target when the oxygen diffusion prevention thin film 37 is formed while the sputtering gas is introduced is sputtered. As shown in FIG. Then, the highly conductive thin film 38 containing 88 atomic% or more of copper atoms is formed, and the laminated electrode layer 40 composed of the oxygen diffusion preventing thin film 37 and the highly conductive thin film 38 is formed.
When forming the highly conductive thin film 38 by sputtering, oxygen gas is not introduced into the sputtering atmosphere, and copper oxide is not generated in the highly conductive thin film 38, so the conductivity of the highly conductive thin film 38 is high.
The ratio of the metal additive to the copper in the oxygen diffusion prevention thin film 37 and the highly conductive thin film 38 is the same as the ratio of the target on which they are formed, or pure copper may be used only in the highly conductive thin film.

このように、本発明では、高導電性薄膜38と酸化物半導体層34の間には、酸素拡散防止薄膜37が配置されており、高導電性薄膜38は酸化物半導体層34とは接触しない。積層型電極層40と酸化物半導体層34との間の酸素の濃度差は、高導電性薄膜38が酸化物半導体層34と接触する場合よりも、酸素拡散防止薄膜37が酸化物半導体層34と接触する場合の方が小さくなっており、酸化物半導体層34から積層型電極層40への酸素の拡散が防止される。   Thus, in the present invention, the oxygen diffusion prevention thin film 37 is disposed between the high conductive thin film 38 and the oxide semiconductor layer 34, and the high conductive thin film 38 does not contact the oxide semiconductor layer 34. . The oxygen concentration difference between the stacked electrode layer 40 and the oxide semiconductor layer 34 is such that the oxygen diffusion prevention thin film 37 is less in contact with the oxide semiconductor layer 34 than when the highly conductive thin film 38 is in contact with the oxide semiconductor layer 34. And the oxygen diffusion from the oxide semiconductor layer 34 to the stacked electrode layer 40 is prevented.

また、酸素拡散防止薄膜37は、酸素を含有することから、酸素拡散防止薄膜37の酸化物に対する密着性は高く、積層型電極層40は酸化物半導体層34や、他の酸化物の薄膜から剥離しない。また、酸素拡散防止薄膜37と高導電性薄膜38の両方とも、銅が88原子%以上含有されており、酸素拡散防止薄膜37と高導電性薄膜38とは同じ金属を主成分として含有しているので、互いの薄膜の間の密着性も高い。従って、高導電性薄膜38が酸素拡散防止薄膜37から剥離することもない。
酸素拡散防止薄膜37は、ストッパー層36や、酸化物半導体層34の表面にも形成されており、高導電性薄膜38は酸素拡散防止薄膜37の表面に形成されている。従って、積層型電極層40は、ストッパー層36や酸化物半導体層34から剥離することはない。
Further, since the oxygen diffusion preventing thin film 37 contains oxygen, the adhesion of the oxygen diffusion preventing thin film 37 to the oxide is high, and the stacked electrode layer 40 is made of the oxide semiconductor layer 34 or a thin film of another oxide. Does not peel. Further, both of the oxygen diffusion prevention thin film 37 and the highly conductive thin film 38 contain 88 atomic% or more of copper, and the oxygen diffusion prevention thin film 37 and the high conductivity thin film 38 contain the same metal as a main component. Therefore, the adhesion between the thin films is also high. Therefore, the highly conductive thin film 38 is not peeled off from the oxygen diffusion preventing thin film 37.
The oxygen diffusion prevention thin film 37 is also formed on the surfaces of the stopper layer 36 and the oxide semiconductor layer 34, and the highly conductive thin film 38 is formed on the surface of the oxygen diffusion prevention thin film 37. Therefore, the stacked electrode layer 40 does not peel from the stopper layer 36 or the oxide semiconductor layer 34.

また、酸素拡散防止薄膜37は、銅原子に対するバリア機能を有しており、酸素拡散防止薄膜37から酸化物半導体層34内に銅原子は拡散せず、また、高導電性薄膜38と酸化物半導体層34の間には酸素拡散防止薄膜37が位置しているから、高導電性薄膜38中の銅原子は拡散を酸素拡散防止薄膜37で阻止され、酸化物半導体層34中への銅原子拡散が防止されている。
酸素拡散防止薄膜37と高導電性薄膜38とが形成された後、高導電性薄膜38表面にレジスト膜を形成し、レジスト膜をパターニングし、高導電性薄膜38表面の、ソース領域71の上の位置と、ドレイン領域72の上の位置とに、レジスト膜を配置する。図3(b)の符号39は、そのレジスト膜を示している。
The oxygen diffusion prevention thin film 37 has a barrier function against copper atoms, and copper atoms do not diffuse from the oxygen diffusion prevention thin film 37 into the oxide semiconductor layer 34. Also, the high conductivity thin film 38 and the oxide Since the oxygen diffusion prevention thin film 37 is located between the semiconductor layers 34, the copper atoms in the highly conductive thin film 38 are prevented from diffusing by the oxygen diffusion prevention thin film 37, and the copper atoms into the oxide semiconductor layer 34 are detected. Diffusion is prevented.
After the oxygen diffusion prevention thin film 37 and the highly conductive thin film 38 are formed, a resist film is formed on the surface of the highly conductive thin film 38, the resist film is patterned, and on the source region 71 on the surface of the highly conductive thin film 38. A resist film is disposed at a position above the drain region 72. Reference numeral 39 in FIG. 3B indicates the resist film.

この状態で、銅等の金属を溶解させるエッチング液に浸漬すると、レジスト膜39の間に露出した高導電性薄膜38と、高導電性薄膜38の露出部分直下に位置する酸素拡散防止薄膜37とがエッチング液によってエッチングされる。
その結果、積層型電極層40は、レジスト膜39で覆われたソース領域71上の部分とドレイン領域72上の部分だけが残り、図3(c)に示すように、ソース領域71上で残った酸素拡散防止薄膜37と高導電性薄膜38とによってソース電極層51が形成され、ドレイン領域72上で残った酸素拡散防止薄膜37と高導電性薄膜38とによってドレイン電極層52が形成される。
ソース電極層51とドレイン電極層52は互いに離間されており、ゲート電極層32の一端上にソース電極層51の一部が位置し、他端上にドレイン電極層52の一部が位置している。ソース電極層51の縁部分と、ドレイン電極層52の縁部分は、ストッパー層36上に乗っている。
In this state, when immersed in an etching solution that dissolves a metal such as copper, the highly conductive thin film 38 exposed between the resist films 39, and the oxygen diffusion prevention thin film 37 positioned immediately below the exposed portion of the highly conductive thin film 38, Are etched by the etching solution.
As a result, the stacked electrode layer 40 remains only on the source region 71 and the drain region 72 covered with the resist film 39, and remains on the source region 71 as shown in FIG. The source electrode layer 51 is formed by the oxygen diffusion prevention thin film 37 and the highly conductive thin film 38, and the drain electrode layer 52 is formed by the oxygen diffusion prevention thin film 37 and the high conductivity thin film 38 remaining on the drain region 72. .
The source electrode layer 51 and the drain electrode layer 52 are separated from each other. A part of the source electrode layer 51 is located on one end of the gate electrode layer 32 and a part of the drain electrode layer 52 is located on the other end. Yes. The edge portion of the source electrode layer 51 and the edge portion of the drain electrode layer 52 are on the stopper layer 36.

酸化物半導体層34の、ソース領域71とドレイン領域72の間がチャネル領域73であり、ゲート電極層32は、ゲート絶縁膜33を挟んでチャネル領域73と対向する位置にある。この状態では、酸化物半導体層34と、ゲート絶縁膜33と、ゲート・ソース・ドレイン電極層32、51、52とでトランジスタ11が構成されている。   Between the source region 71 and the drain region 72 of the oxide semiconductor layer 34 is a channel region 73, and the gate electrode layer 32 is at a position facing the channel region 73 with the gate insulating film 33 interposed therebetween. In this state, the oxide semiconductor layer 34, the gate insulating film 33, and the gate / source / drain electrode layers 32, 51, 52 constitute the transistor 11.

次いで、図4(a)に示すようにレジスト膜39を除去し、図4(b)に示すようにSiNxやSiO2等の絶縁膜から成る保護膜41を形成し、図5に示すように保護膜41にヴィアホールやコンタクトホール等の接続孔43を形成し、接続孔43底面に露出するソース電極層51やドレイン電極層52等と他の素子の電極層との間をパターニングした配線層42で接続し、ゲート・ソース・ドレイン電極層32、51、52に電圧を印加できるようになると、トランジスタ11は動作することができるようになる。符号83は液晶であり、符号81は上部電極であり、後工程で配置される。
以上は、酸化物半導体層34を浸食するエッチング液を用いて高導電性薄膜38と酸素拡散防止薄膜37とをエッチングしたため、ストッパー層36によってエッチング液を酸化物半導体層34に接触させないようにしていたが、酸化物半導体層34を浸食しないエッチング液を用いる場合は、酸化物半導体層34はエッチング液に接触できるのでストッパー層36は不要である。
Next, as shown in FIG. 4A, the resist film 39 is removed, and as shown in FIG. 4B, a protective film 41 made of an insulating film such as SiNx or SiO 2 is formed. As shown in FIG. A wiring layer in which a connection hole 43 such as a via hole or a contact hole is formed in the protective film 41, and a pattern is formed between the source electrode layer 51 and the drain electrode layer 52 exposed on the bottom surface of the connection hole 43 and the electrode layer of another element. When the voltage is applied to the gate / source / drain electrode layers 32, 51, 52 by connecting at 42, the transistor 11 can operate. Reference numeral 83 denotes a liquid crystal, and reference numeral 81 denotes an upper electrode, which is disposed in a later process.
As described above, since the highly conductive thin film 38 and the oxygen diffusion prevention thin film 37 are etched using an etching solution that erodes the oxide semiconductor layer 34, the etching solution is prevented from contacting the oxide semiconductor layer 34 by the stopper layer 36. However, in the case where an etching solution that does not erode the oxide semiconductor layer 34 is used, the stopper layer 36 is unnecessary because the oxide semiconductor layer 34 can contact the etching solution.

その例を説明すると、図6(c)は、液晶表示装置の一部であり、ストッパー層36を有さないトランジスタ12が示されている。液晶表示領域は省略されている。
ストッパー層36を有さないトランジスタ12の形成工程を説明すると、図6(a)を参照し、同図は、ゲート絶縁膜33上に、パターニングされた酸化物半導体層34を形成する。
次いで、酸素拡散防止薄膜37と高導電性薄膜38をこの順序で形成して積層させ、積層型電極層40を構成し、酸化物半導体層34のソース領域71上の積層型電極層40の高導電性薄膜38表面とドレイン領域72上の積層型電極層40の高導電性薄膜38表面とにレジスト膜39を配置した状態で、酸化物半導体層34を浸食しないエッチング液に浸漬し、高導電性薄膜38と酸素拡散防止薄膜37のうちのレジスト膜39で覆われていない部分をエッチング除去する。(図6(b))
このとき、酸化物半導体層34とエッチング液が接触するが、酸化物半導体層34は浸食されない。
For example, FIG. 6C shows the transistor 12 which is a part of the liquid crystal display device and does not have the stopper layer 36. The liquid crystal display area is omitted.
A process of forming the transistor 12 that does not have the stopper layer 36 will be described with reference to FIG. 6A in which a patterned oxide semiconductor layer 34 is formed on the gate insulating film 33.
Next, the oxygen diffusion prevention thin film 37 and the highly conductive thin film 38 are formed and stacked in this order to form the stacked electrode layer 40, and the stacked electrode layer 40 on the source region 71 of the oxide semiconductor layer 34 has a high height. In a state where the resist film 39 is disposed on the surface of the conductive thin film 38 and the surface of the highly conductive thin film 38 of the stacked electrode layer 40 on the drain region 72 , the oxide semiconductor layer 34 is immersed in an etchant that does not erode, thereby providing high conductivity. The portions of the conductive thin film 38 and the oxygen diffusion prevention thin film 37 that are not covered with the resist film 39 are removed by etching. (Fig. 6 (b))
At this time, the oxide semiconductor layer 34 and the etching solution are in contact with each other, but the oxide semiconductor layer 34 is not eroded.

レジスト膜39除去後、図6(c)に示すように、保護膜41に接続孔43を形成して配線をソース電極層51やドレイン電極層52に接続すると、ストッパー層36を有さないトランジスタ12が動作できる状態になる。
このトランジスタ12では、ガラス基板31側から、ゲート電極層32、ゲート絶縁膜33、酸化物半導体層34、ソース・ドレイン電極層51、52がこの順序で位置しており、ボトムゲート型のトランジスタであるが、本発明は、図7に示すようなトップゲート型のトランジスタ13であってもよい。
After removing the resist film 39, as shown in FIG. 6C, when the connection hole 43 is formed in the protective film 41 and the wiring is connected to the source electrode layer 51 and the drain electrode layer 52, the transistor without the stopper layer 36 is obtained. 12 is ready for operation.
In the transistor 12, the gate electrode layer 32, the gate insulating film 33, the oxide semiconductor layer 34, and the source / drain electrode layers 51 and 52 are positioned in this order from the glass substrate 31 side. However, the present invention may be a top gate type transistor 13 as shown in FIG.

このトランジスタ13は、ガラス基板31上に、部分的に酸化物半導体層34が形成されており、酸化物半導体層34と、酸化物半導体層34間に露出するガラス基板31上にゲート絶縁膜33が形成されている。   In this transistor 13, an oxide semiconductor layer 34 is partially formed on a glass substrate 31, and a gate insulating film 33 is formed on the glass substrate 31 exposed between the oxide semiconductor layer 34 and the oxide semiconductor layer 34. Is formed.

ゲート絶縁膜33のうちのチャネル領域73上の部分には、ゲート電極層32が配置されており、ゲート絶縁膜33上には、ゲート電極層32を覆うように、酸化物から成る薄膜である層間絶縁層61が配置されている。
ゲート絶縁膜33と層間絶縁層61のソース領域71上の部分とドレイン領域72上の部分とには、接続孔43が形成されている。層間絶縁層61上には、接続孔43の底部にソース領域71表面とドレイン領域72表面とが露出された状態で、酸素拡散防止薄膜37と高導電性薄膜38がこの順序で積層形成され、二層構造の積層型電極層が構成されている。
A gate electrode layer 32 is disposed on a portion of the gate insulating film 33 on the channel region 73, and the gate insulating film 33 is a thin film made of an oxide so as to cover the gate electrode layer 32. An interlayer insulating layer 61 is disposed.
A connection hole 43 is formed in a portion on the source region 71 and a portion on the drain region 72 of the gate insulating film 33 and the interlayer insulating layer 61. On the interlayer insulating layer 61, the oxygen diffusion prevention thin film 37 and the highly conductive thin film 38 are laminated in this order with the surface of the source region 71 and the surface of the drain region 72 exposed at the bottom of the connection hole 43. A two-layer laminated electrode layer is formed.

この積層型電極層はパターニングされており、酸素拡散防止薄膜37がソース領域71表面と接触したソース電極層51と、ドレイン領域72表面と接触し、ソース電極層51とは分離されたドレイン電極層52とが形成され、トランジスタ13が構成されている。
なお、ソース電極層51とドレイン電極層52と、その間に露出された層間絶縁層61上には保護膜41が形成されている。
The stacked electrode layer is patterned, and the source electrode layer 51 in which the oxygen diffusion prevention thin film 37 is in contact with the surface of the source region 71 and the drain electrode layer in contact with the surface of the drain region 72 and separated from the source electrode layer 51. 52, and the transistor 13 is formed.
A protective film 41 is formed on the source electrode layer 51, the drain electrode layer 52, and the interlayer insulating layer 61 exposed therebetween.

このトランジスタ13でも、高導電性薄膜38は層間絶縁層61等の酸化物から成る絶縁膜や、酸化物半導体層34には直接接触しておらず、酸素拡散防止薄膜37を介して接触するようになっており、酸素拡散防止薄膜37の高い密着力によって高導電性薄膜38は剥離せず、また、酸素拡散防止薄膜37のバリア特性によって、高導電性薄膜38中や酸素拡散防止薄膜37中の銅原子は、絶縁膜や酸化物半導体層34内に拡散しないようになっている。   Also in this transistor 13, the highly conductive thin film 38 is not in direct contact with the insulating film made of oxide such as the interlayer insulating layer 61 or the oxide semiconductor layer 34, but through the oxygen diffusion preventing thin film 37. The high conductivity thin film 38 does not peel off due to the high adhesion of the oxygen diffusion prevention thin film 37, and the barrier property of the oxygen diffusion prevention thin film 37 causes the high conductivity thin film 38 or the oxygen diffusion prevention thin film 37 to be separated. The copper atoms are prevented from diffusing into the insulating film or the oxide semiconductor layer 34.

以下の実施例や比較例では、酸化物半導体にはInGaZnOを用いた。酸素拡散防止薄膜37と高導電性薄膜38は、スパッタリング法により形成した。スパッタリングガスにはアルゴンガスを用い、酸化ガスには、酸素を用いた。
本発明の実施例として、表1〜表3中の、番号1〜13で示した組成の酸素拡散防止薄膜37と高導電性薄膜38から成る積層型電極層40を形成し、積層型電極層40と酸化物半導体層34の密着性と、酸化物半導体層34の酸素引き抜き発生(還元発生)の有無を検査した。
密着性は、積層型電極層40の表面に所定個数の接着テープを貼付した後、各接着テープを引き剥がし、接着テープに積層型電極層40が付着したか否かで判断した。
還元発生の有無は、積層型電極層40と酸化物半導体層34を二次イオン分析(SIMS)し、積層型電極層40表面から酸化物半導体層34の内部までの酸素濃度を測定し、深さ方向の酸素含有量の変化と酸化銅の含有量の変化から還元性の有無を判断した。
表1〜3の「膜構成」の欄には、「/」の左側に高導電性薄膜38の構成材料が示され、右側に、酸素拡散防止薄膜37の構成材料が示されている。
表1〜3の1〜13に記載された「膜構成」から分かるように、高導電性薄膜38は純銅の薄膜で構成されており、高導電性薄膜38を形成したターゲットもCu100原子%である。
酸素拡散防止薄膜37の構成材料は、酸素を含まない場合と含む場合の両方が示されており、銅と金属添加物、又は銅と金属添加物と酸素である。
「合金添加量 at%」の欄には、酸素拡散防止薄膜37の、銅を100原子%としたときの金属添加物の含有割合(原子%)が示されており、酸素拡散防止薄膜37を形成したターゲットの銅と金属添加物の割合もこの値である。
「酸素添加量 %」の欄には、スパッタリングの際の、スパッタリングガス圧力に対する酸素ガスの圧力が示されている。酸素添加量がA%のとき、「スパッタガス(アルゴンガス)圧力:酸素ガス圧力=100:A」である。
「IGZO膜との密着性」の欄は、密着性の検査結果であり、「as depo.」は、積層型電極層40の形成後、加熱する前の測定による検査結果であり、「400℃ aneal」は、保護膜41の形成条件を模擬し、保護膜41を形成せずに、酸化物半導体層34と積層型電極層40とが形成された測定対象物を、保護膜41の形成温度(ここでは400℃)に加熱した後の測定による検査結果である。
引き剥がした接着テープに積層型電極層40が付着したことにより、密着性が悪いと判断すべきものを×、接着テープに積層型電極層40が付着しなかったことにより、密着性が高いと判断すべきものを○にして記載した。
「IGZO膜の還元発生有無」については、保護膜41の形成温度(ここでは400℃)に加熱した後の測定であり、還元が発生したと判断すべきものを×、還元の発生は無かったと判断すべきものを○にして記載してある。
In the following examples and comparative examples, InGaZnO was used for the oxide semiconductor. The oxygen diffusion prevention thin film 37 and the highly conductive thin film 38 were formed by sputtering. Argon gas was used as the sputtering gas, and oxygen was used as the oxidizing gas.
As an example of the present invention, a laminated electrode layer 40 composed of an oxygen diffusion prevention thin film 37 and a highly conductive thin film 38 having the compositions indicated by numbers 1 to 13 in Tables 1 to 3 is formed. The adhesion between the oxide semiconductor layer 34 and the oxide semiconductor layer 34 and the presence or absence of oxygen extraction (reduction) in the oxide semiconductor layer 34 were examined.
Adhesion was judged by applying a predetermined number of adhesive tapes on the surface of the laminated electrode layer 40, then peeling off each adhesive tape, and determining whether the laminated electrode layer 40 was attached to the adhesive tape.
The presence or absence of reduction is determined by performing secondary ion analysis (SIMS) on the stacked electrode layer 40 and the oxide semiconductor layer 34, measuring the oxygen concentration from the surface of the stacked electrode layer 40 to the inside of the oxide semiconductor layer 34, The presence or absence of reducibility was judged from the change in the oxygen content in the vertical direction and the change in the copper oxide content.
In the column of “film configuration” in Tables 1 to 3, the constituent material of the highly conductive thin film 38 is shown on the left side of “/”, and the constituent material of the oxygen diffusion preventing thin film 37 is shown on the right side.
As can be seen from the “film configuration” described in 1 to 13 of Tables 1 to 3, the highly conductive thin film 38 is composed of a pure copper thin film, and the target on which the highly conductive thin film 38 is formed is also Cu 100 atomic%. is there.
The constituent materials of the oxygen diffusion prevention thin film 37 are shown for both cases of containing no oxygen and cases of containing oxygen, and are copper and a metal additive, or copper, a metal additive and oxygen.
In the column of “Alloy addition amount at%”, the content ratio (atomic%) of the metal additive when the copper content is 100 atomic% in the oxygen diffusion preventing thin film 37 is shown. The ratio of the copper and metal additive of the formed target is also this value.
In the column of “oxygen addition amount%”, the pressure of the oxygen gas with respect to the sputtering gas pressure at the time of sputtering is shown. When the amount of oxygen added is A%, “sputtering gas (argon gas) pressure: oxygen gas pressure = 100: A”.
The column of “Adhesion with IGZO film” is an inspection result of the adhesion, and “as depo.” Is an inspection result by measurement after formation of the stacked electrode layer 40 and before heating. aneal "simulates the conditions for forming the protective film 41, and the object to be measured in which the oxide semiconductor layer 34 and the stacked electrode layer 40 are formed without forming the protective film 41 is the temperature at which the protective film 41 is formed. It is a test result by measurement after heating to (here 400 ° C.).
What was to be judged as having poor adhesion due to adhesion of the laminated electrode layer 40 to the peeled adhesive tape, and that adhesion was judged to be high because the laminated electrode layer 40 did not adhere to the adhesive tape. What should be done is indicated by ○.
“Presence / absence of reduction of IGZO film” is a measurement after heating to the formation temperature of protective film 41 (here, 400 ° C.). What should be done is marked with a circle.

Figure 0005579848
Figure 0005579848

Figure 0005579848
Figure 0005579848

Figure 0005579848
Figure 0005579848

表1〜3に示されているように、金属添加物が、Mg(番号2)の積層型電極層40は、「IGZO膜との密着性」と「IGZO膜の還元発生有無」が全部○に成るのは、「合金添加量 at%」が1以上、且つ、「酸素添加量 %」が3以上の場合であり、Al(番号3)の積層型電極層40については、それぞれ5以上、3以上であり、各表1〜3から、各金属添加物の「合金添加量 at%」と「酸素添加量 %」の必要な値の最低値が読み取れる。
純銅の場合でも、「酸素添加量 %」の値が5(圧力%)以上であれば、密着性が高く、還元反応は発生しなくなるから、金属添加物の有無に拘わらず、酸素添加量5圧力%が酸素添加量の最小値になる。
番号2、5の場合、金属添加物を最低1原子%含有させれば、酸素含有量は最低3圧力%でよい。
また、金属添加物の最大の含有量は、MgとAlを含有番号4の膜構成のときであり、Mgは2原子%、Alは10原子%の合計量12%が最大値となる。この金属添加物の含有量の最大値であるときは、銅の含有量は、最小値の88原子%となる。
番号4の膜構成を除外したときには、金属添加物の含有量の最大値は、番号2、3の膜構成の5原子%となり、その場合には、銅の含有率の最小値は95原子%となる。
As shown in Tables 1 to 3, the laminated electrode layer 40 of which the metal additive is Mg (No. 2) has all “adhesion with the IGZO film” and “reduction occurrence of the IGZO film”. Is the case where the “alloy addition amount at%” is 1 or more and the “oxygen addition amount%” is 3 or more. For the laminated electrode layer 40 of Al (number 3), 5 or more respectively. 3 or more, and from Tables 1 to 3, the minimum values of the necessary values of “alloy addition amount at%” and “oxygen addition amount%” of each metal additive can be read.
Even in the case of pure copper, if the value of “oxygen addition%” is 5 ( pressure %) or more, the adhesion is high and the reduction reaction does not occur. Pressure % is the minimum value of oxygen addition.
In the case of Nos. 2 and 5, if the metal additive is contained at least 1 atomic%, the oxygen content may be at least 3 pressure %.
Further, the maximum content of the metal additive is in the case of a film configuration containing Mg and Al, and the total value of 12% of Mg is 2 atomic% and Al is 10 atomic%. When it is the maximum value of the content of the metal additive, the copper content is the minimum value of 88 atomic%.
When the film configuration of No. 4 is excluded, the maximum value of the metal additive content is 5 atomic% of the film configurations of No. 2 and 3, and in this case, the minimum value of the copper content is 95 atomic% It becomes.

なお、各番号1〜13の種類の金属添加物において、「酸素添加量 %」は、20以上であっても「IGZO膜との密着性」と「IGZO膜の還元発生有無」の検査結果は○(良)になると予想されるが、抵抗値が大きくなって好ましくないので、最大値は20にすることが考えられる。   In addition, in the types of metal additives numbered 1 to 13, even when the “oxygen addition%” is 20 or more, the test results of “adhesion with the IGZO film” and “reduction occurrence of the IGZO film” are Although it is expected to be good (good), the resistance value increases, which is not preferable, so the maximum value may be 20.

上記酸化物半導体はInGaZnOであったが、本発明はそれに限定されるものではなく、ZnOやSnO2等の酸化物半導体も含まれる。The oxide semiconductor is InGaZnO, but the present invention is not limited to this, and includes oxide semiconductors such as ZnO and SnO 2 .

また、本発明の酸素拡散防止薄膜は、スパッタ法によって形成する形成方法に限定されず、蒸着法等の他の成膜方法によって形成されたものも含まれる。   Moreover, the oxygen diffusion prevention thin film of the present invention is not limited to the formation method formed by the sputtering method, and includes those formed by other film formation methods such as an evaporation method.

また、酸素拡散防止薄膜37が接触する酸化物から成る絶縁膜(一例として上記ストッパー層36)はSiO2膜であったが、本発明はそれに限定されるものではなく、酸化物から成る絶縁膜には、酸化物を含有する薄膜も含まれる。本発明の絶縁膜には例えばSiON膜、SiOC膜、SiOF膜、Al23膜、Ta25膜、HfO2膜、ZrO2膜が含まれる。In addition, although the insulating film made of an oxide with which the oxygen diffusion prevention thin film 37 contacts (for example, the stopper layer 36) is an SiO 2 film, the present invention is not limited to this, and the insulating film made of an oxide. Includes a thin film containing an oxide. Insulating films of the present invention include, for example, SiON films, SiOC films, SiOF films, Al 2 O 3 films, Ta 2 O 5 films, HfO 2 films, and ZrO 2 films.

11、12、13……トランジスタ
31……ガラス基板
32……ゲート電極層
33……ゲート絶縁膜
34……酸化物半導体層
36……ストッパー層
37……酸素拡散防止薄膜
38……高導電性薄膜
43……接続孔
51……ソース電極層
52……ドレイン電極層
61……層間絶縁層
71……ソース領域
72……ドレイン領域
73……チャネル領域
81……上部電極
82……画素電極
83……液晶
11, 12, 13 ... Transistor 31 ... Glass substrate 32 ... Gate electrode layer 33 ... Gate insulating film 34 ... Oxide semiconductor layer 36 ... Stopper layer 37 ... Oxygen diffusion prevention thin film 38 ... High conductivity Thin film 43 …… Connection hole 51 …… Source electrode layer 52 …… Drain electrode layer 61 …… Interlayer insulating layer 71 …… Source region 72 …… Drain region 73 …… Channel region 81 …… Upper electrode 82 …… Pixel electrode 83 ……liquid crystal

Claims (7)

酸化物半導体層と、
前記酸化物半導体層と接触する電極層とを有する半導体装置であって、
前記電極層は、銅薄膜と、前記銅薄膜と前記酸化物半導体層の間に配置され、前記銅薄膜より多く酸素を含有する酸素含有銅薄膜と、を有し、
前記酸素含有銅薄膜は、スパッタガスと、前記スパッタガスの圧力に対して3%〜20%の圧力の酸素ガスとを含有するスパッタ雰囲気中で、銅を主成分としたターゲットをスパッタして形成され、
前記酸化物半導体層上には、酸化物絶縁薄膜から成るストッパー層が設けられ、前記ストッパー層上には前記電極層が配置され、エッチングにより、前記ストッパー層は除去されずに残り、前記ストッパー層上の前記電極層はエッチング除去され、残った前記電極層から互いに分離され前記酸化物半導体層に接触したソース電極層とドレイン電極層とが形成され、
前記銅薄膜は、前記酸素含有銅薄膜より低抵抗である半導体装置。
An oxide semiconductor layer;
A semiconductor device having an electrode layer in contact with the oxide semiconductor layer,
The electrode layer has a copper thin film, an oxygen-containing copper thin film that is disposed between the copper thin film and the oxide semiconductor layer and contains more oxygen than the copper thin film,
The oxygen-containing copper thin film is formed by sputtering a target mainly composed of copper in a sputtering atmosphere containing a sputtering gas and an oxygen gas having a pressure of 3% to 20% with respect to the pressure of the sputtering gas. And
A stopper layer made of an oxide insulating thin film is provided on the oxide semiconductor layer, the electrode layer is disposed on the stopper layer, and the stopper layer remains without being removed by etching. The upper electrode layer is etched away to form a source electrode layer and a drain electrode layer that are separated from the remaining electrode layer and are in contact with the oxide semiconductor layer,
The said copper thin film is a semiconductor device whose resistance is lower than the said oxygen containing copper thin film.
前記ターゲットは、添加金属が銅原子に対して12原子%以下の範囲で含有された請求項1記載の半導体装置。   The semiconductor device according to claim 1, wherein the target contains an additive metal in a range of 12 atomic% or less with respect to copper atoms. 前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、
前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、
前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである請求項1又は請求項2のいずれか1項記載の半導体装置。
The electrode layer has a source electrode layer and a drain electrode layer separated from each other,
The source electrode layer and the drain electrode layer are in contact with the source region and the drain region of the oxide semiconductor layer, respectively.
3. The semiconductor device according to claim 1, wherein a gate electrode layer is disposed in a channel region between the source region and the drain region with a gate insulating film interposed therebetween. .
請求項1乃至請求項3のいずれか1項記載の半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、
前記画素電極は前記電極層に電気的に接続された液晶表示装置。
A semiconductor device according to any one of claims 1 to 3, a pixel electrode, a liquid crystal disposed on the pixel electrode, and an upper electrode positioned on the liquid crystal,
The pixel electrode is a liquid crystal display device electrically connected to the electrode layer.
酸化物半導体層と、
前記酸化物半導体層と接触する電極層とを有する半導体装置であって、
前記電極層は、前記酸化物半導体層に接触する酸素拡散防止薄膜と、前記酸素拡散防止薄膜よりも低抵抗である高導電性薄膜とから成る半導体装置を製造する半導体装置の製造方法であって、
前記酸素拡散防止薄膜は、添加金属が銅原子数に対して12原子%以下の範囲で含有されたターゲットを、スパッタガスと、前記スパッタガスに対して3%〜20%の圧力の酸素ガスとを含有するスパッタリング雰囲気中でスパッタリングして形成し、
前記酸素拡散防止薄膜上に、前記酸素拡散防止薄膜よりも低抵抗であり、前記酸素拡散防止薄膜に接触した高導電性薄膜を形成する半導体装置の製造方法において、
前記酸化物半導体層の表面に酸化物絶縁薄膜を形成し、前記酸化物絶縁薄膜を部分的に除去して前記酸化物絶縁薄膜から成るストッパー層を形成し、前記酸化物絶縁薄膜が除去された部分に、ソース領域の少なくとも一部と、ドレイン領域の少なくとも一部とを露出させて、前記ソース領域の露出部分と前記ドレイン領域の露出部分に接触する前記電極層を形成する半導体装置の製造方法
An oxide semiconductor layer;
A semiconductor device having an electrode layer in contact with the oxide semiconductor layer,
The electrode layer is a semiconductor device manufacturing method for manufacturing a semiconductor device comprising an oxygen diffusion prevention thin film in contact with the oxide semiconductor layer and a highly conductive thin film having a lower resistance than the oxygen diffusion prevention thin film. ,
The oxygen diffusion prevention thin film includes a target containing an additive metal in a range of 12 atomic% or less with respect to the number of copper atoms, a sputtering gas, and an oxygen gas having a pressure of 3% to 20% with respect to the sputtering gas. Formed by sputtering in a sputtering atmosphere containing
In the method of manufacturing a semiconductor device, on the oxygen diffusion prevention thin film, a low-resistance than the oxygen diffusion prevention thin film and forming a highly conductive thin film in contact with the oxygen diffusion prevention thin film ,
An oxide insulating thin film was formed on the surface of the oxide semiconductor layer, the oxide insulating thin film was partially removed to form a stopper layer made of the oxide insulating thin film, and the oxide insulating thin film was removed A method of manufacturing a semiconductor device, wherein at least a part of a source region and at least a part of a drain region are exposed in a part, and the electrode layer that contacts the exposed part of the source region and the exposed part of the drain region is formed .
前記高導電性薄膜は、前記酸素拡散防止薄膜を形成した前記ターゲットをスパッタして形成する請求項5記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 5, wherein the highly conductive thin film is formed by sputtering the target on which the oxygen diffusion preventing thin film is formed. 前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極層を配置しておき、
前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記酸素拡散防止薄膜を、前記ソース領域と前記ドレイン領域に接触させて形成する請求項5又は請求項6のいずれか1項記載の半導体装置の製造方法。

Forming a gate insulating film over a channel region between the source region and the drain region of the oxide semiconductor layer;
A gate electrode layer is disposed on the gate insulating film,
Wherein in the state of exposing the source region and the drain region of the oxide semiconductor layer, the oxygen diffusion prevention film of the electrode layer, according to claim 5 or claim to form in contact with the drain region and the source region The method for manufacturing a semiconductor device according to any one of items 6 .

JP2012521452A 2010-06-21 2011-06-17 Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device Active JP5579848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012521452A JP5579848B2 (en) 2010-06-21 2011-06-17 Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010140381 2010-06-21
JP2010140381 2010-06-21
JP2012521452A JP5579848B2 (en) 2010-06-21 2011-06-17 Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device
PCT/JP2011/063912 WO2011162177A1 (en) 2010-06-21 2011-06-17 Semiconductor device, liquid crystal display device including semiconductor device, and process for producing semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2014108200A Division JP5805270B2 (en) 2010-06-21 2014-05-26 Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device
JP2014108199A Division JP5963804B2 (en) 2010-06-21 2014-05-26 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2011162177A1 JPWO2011162177A1 (en) 2013-08-22
JP5579848B2 true JP5579848B2 (en) 2014-08-27

Family

ID=45371365

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012521452A Active JP5579848B2 (en) 2010-06-21 2011-06-17 Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device
JP2014108199A Active JP5963804B2 (en) 2010-06-21 2014-05-26 Manufacturing method of semiconductor device
JP2014108200A Active JP5805270B2 (en) 2010-06-21 2014-05-26 Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014108199A Active JP5963804B2 (en) 2010-06-21 2014-05-26 Manufacturing method of semiconductor device
JP2014108200A Active JP5805270B2 (en) 2010-06-21 2014-05-26 Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device

Country Status (3)

Country Link
JP (3) JP5579848B2 (en)
TW (1) TW201205813A (en)
WO (1) WO2011162177A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867985A (en) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 Thin film transistor, preparation method thereof, array substrate and display apparatus
US9478664B2 (en) 2013-12-25 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075465A (en) * 2012-10-04 2014-04-24 Ulvac Japan Ltd Method of manufacturing semiconductor element
US9331165B2 (en) 2012-11-02 2016-05-03 Boe Technology Group Co., Ltd. Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
CN103765597B (en) * 2012-11-02 2016-09-28 京东方科技集团股份有限公司 Thin film transistor (TFT) and preparation method thereof, array base palte, display device and barrier layer
CN103219389B (en) * 2013-03-21 2016-03-16 京东方科技集团股份有限公司 A kind of thin-film transistor and preparation method thereof, array base palte and display unit
WO2016097936A1 (en) * 2014-12-18 2016-06-23 株式会社半導体エネルギー研究所 Semiconductor device, display device, display module, and electronic apparatus
KR20170080320A (en) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 Thin film transistor, display with the same, and method of fabricating the same
US20190252414A1 (en) * 2016-08-29 2019-08-15 Shenzhen Royole Technologies Co. Ltd. Method for manufacturing thin film transistor
CN110392909A (en) * 2017-04-13 2019-10-29 株式会社爱发科 Liquid crystal display device, organic EL display device, semiconductor element, wiring membrane, circuit board, target
CN109950134B (en) * 2019-03-19 2022-01-21 中国科学院上海高等研究院 Structure with oxide thin film and preparation method thereof
JP6768180B1 (en) * 2019-04-09 2020-10-14 株式会社アルバック Cu alloy target, wiring film, semiconductor device, liquid crystal display device
CN112055888A (en) * 2019-04-09 2020-12-08 株式会社爱发科 Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
WO2020213232A1 (en) * 2019-04-19 2020-10-22 株式会社アルバック Cu alloy target
JP2022146576A (en) 2021-03-22 2022-10-05 キオクシア株式会社 Semiconductor device and semiconductor storage device
US20240297255A1 (en) * 2021-11-29 2024-09-05 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, array substrate and display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (en) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd Thin-film transistor and method of manufacturing the same
JP2009038284A (en) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp Thin film transistor
JP2010080936A (en) * 2008-08-28 2010-04-08 Canon Inc Amorphous oxide semiconductor and thin film transistor using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5354999B2 (en) * 2007-09-26 2013-11-27 キヤノン株式会社 Method for manufacturing field effect transistor
CN101971349B (en) * 2008-04-25 2013-03-27 株式会社爱发科 Method for producing thin film transistor and thin film transistor
KR100958006B1 (en) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI834207B (en) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 Semiconductor device and method of manufacturing semiconductor device
JP5285710B2 (en) * 2008-10-24 2013-09-11 三菱マテリアル株式会社 Thin film transistor manufacturing method
JP5541651B2 (en) * 2008-10-24 2014-07-09 三菱マテリアル株式会社 Sputtering target for wiring film formation for thin film transistors
JP4752927B2 (en) * 2009-02-09 2011-08-17 ソニー株式会社 Thin film transistor and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008219008A (en) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd Thin-film transistor and method of manufacturing the same
JP2009038284A (en) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp Thin film transistor
JP2010080936A (en) * 2008-08-28 2010-04-08 Canon Inc Amorphous oxide semiconductor and thin film transistor using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478664B2 (en) 2013-12-25 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9722056B2 (en) 2013-12-25 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10050132B2 (en) 2013-12-25 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN104867985A (en) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 Thin film transistor, preparation method thereof, array substrate and display apparatus

Also Published As

Publication number Publication date
JP5963804B2 (en) 2016-08-03
JPWO2011162177A1 (en) 2013-08-22
JP5805270B2 (en) 2015-11-04
WO2011162177A1 (en) 2011-12-29
JP2014239217A (en) 2014-12-18
JP2014239216A (en) 2014-12-18
TW201205813A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
JP5963804B2 (en) Manufacturing method of semiconductor device
JP4970622B2 (en) Semiconductor device, liquid crystal display device having semiconductor device, and method of manufacturing semiconductor device
JP4970621B2 (en) Wiring layer, semiconductor device, liquid crystal display device
JP5247448B2 (en) Conductive film forming method and thin film transistor manufacturing method
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
WO2003058724A1 (en) A thin film transistor array panel and a method for manufacturing the same
US9824788B2 (en) Metal wire having a copper layer and a barrier layer and display device including the same
US8373832B2 (en) Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
JP2009280834A (en) Target, wiring film forming method, and manufacturing method of thin film transistor
JP2012222166A (en) Wiring film, thin film transistor, target, wiring film formation method
KR20120023082A (en) Method for producing electronic device, electronic device, semiconductor device, and transistor
JP6768180B1 (en) Cu alloy target, wiring film, semiconductor device, liquid crystal display device
JP2020012190A (en) Target for adhesion film, wiring layer, semiconductor device and liquid crystal display device
KR20150029843A (en) Thin film transistor, thin film trnasistor array panel and manufacturing method of thin film transistor
JP2008306043A (en) Formation method for wiring film, transistor, and electronic apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131210

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140526

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140709

R150 Certificate of patent or registration of utility model

Ref document number: 5579848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250