[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5577897B2 - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP5577897B2
JP5577897B2 JP2010152272A JP2010152272A JP5577897B2 JP 5577897 B2 JP5577897 B2 JP 5577897B2 JP 2010152272 A JP2010152272 A JP 2010152272A JP 2010152272 A JP2010152272 A JP 2010152272A JP 5577897 B2 JP5577897 B2 JP 5577897B2
Authority
JP
Japan
Prior art keywords
polyparaxylylene
electronic component
groove
thin film
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010152272A
Other languages
Japanese (ja)
Other versions
JP2012015415A (en
Inventor
義博 水野
悟覚 ▲高▼馬
修 壷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010152272A priority Critical patent/JP5577897B2/en
Publication of JP2012015415A publication Critical patent/JP2012015415A/en
Application granted granted Critical
Publication of JP5577897B2 publication Critical patent/JP5577897B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子デバイスとその製造方法に関する。   The present invention relates to an electronic device and a manufacturing method thereof.

電子機器に搭載されるIC等の半導体装置では、動作時に発生する熱を効率的に取り除き、高い信頼性のもとの継続的に動作させるため、冷却機構が設けられる。特に、サーバやパーソナルコンピュータでは、非常に多くの熱を発生するCPU(Central Processing Unit)が使用されているため、筐体内部や設置場所の温度環境を適正に維持すべく、熱を効率的に取り除くことができる冷却機構を使用するのが好ましい。   In a semiconductor device such as an IC mounted on an electronic device, a cooling mechanism is provided in order to efficiently remove heat generated during operation and continuously operate with high reliability. In particular, servers and personal computers use CPUs (Central Processing Units) that generate a great deal of heat, so heat can be efficiently used to maintain the proper temperature environment inside the enclosure and at the installation site. It is preferred to use a cooling mechanism that can be removed.

冷却機構としては、ファン付きヒートシンクを用いた空冷方式と、機械式ポンプで冷却流体を循環させる液例方式が挙げられる。   Examples of the cooling mechanism include an air cooling method using a heat sink with a fan and a liquid example method in which a cooling fluid is circulated by a mechanical pump.

このうち、空冷方式は、技術の成熟度、ランニングコスト、及び信頼性等の観点から広く普及している。   Among these, the air cooling method is widely spread from the viewpoints of technology maturity, running cost, reliability, and the like.

一方、液冷方式は、冷却流体の流量を調整することにより冷却性能を簡単に制御できるという利点や、取り除いた熱をまとめて一箇所に集約できるため省スペース化が可能であるといった利点がある。   On the other hand, the liquid cooling method has the advantage that the cooling performance can be easily controlled by adjusting the flow rate of the cooling fluid, and the advantage that the removed heat can be concentrated in one place and the space can be saved. .

特開2006−148117号公報JP 2006-148117 A 特表2008−509550号公報Special table 2008-509550 gazette 特開2007−12722号公報JP 2007-12722 A

電子デバイスとその製造方法において、冷却効率を高めることを目的とする。   It is an object of the present invention to increase cooling efficiency in an electronic device and a manufacturing method thereof.

以下の開示の一観点によれば、表面に複数の溝が形成された基体と、ポリパラキシリレンを介して主面が前記基体の前記表面に接続された電子部品とを有し、前記主面と前記溝により冷却流体が通る通路が画定され、前記溝の内面に前記ポリパラキシリレンが存在する電子デバイスが提供される。 According to one aspect of the following disclosure, a substrate having a plurality of grooves formed on the surface, and an electronic component having a main surface connected to the surface of the substrate via polyparaxylylene , A surface through which the cooling fluid passes is defined by the surface and the groove, and an electronic device in which the polyparaxylylene is present on the inner surface of the groove is provided.

また、その開示の他の観点によれば、表面に複数の溝が形成された基体を用意し、前記表面と前記溝の内面にポリパラキシリレン薄膜を形成する工程と、前記ポリパラキシリレン薄膜を加熱しながら、前記基体の前記表面の上の前記ポリパラキシリレン薄膜に電子部品の主面を押し当てることにより、前記ポリパラキシリレン薄膜を介して前記基体と前記電子部品とを接続する工程とを有する電子デバイスの製造方法が提供される。 According to another aspect of the disclosure, a step of preparing a substrate having a plurality of grooves formed on the surface, and forming a polyparaxylylene thin film on the surface and the inner surface of the grooves, and the polyparaxylylene While heating the thin film, the main surface of the electronic component is pressed against the polyparaxylylene thin film on the surface of the substrate to connect the substrate and the electronic component via the polyparaxylylene thin film. An electronic device manufacturing method is provided.

以下の開示によれば、冷却流体が流れる基体と電子部品とをポリパラキシリレンで簡単に接続できる。更に、電子部品の主面と基体の溝によって冷却流体の通路が画定されるので、電子部品に冷却流体が直接接触するようになり、冷却流体による冷却効率が向上する。 According to the following disclosure, the base body through which the cooling fluid flows and the electronic component can be easily connected with polyparaxylylene . Further, since the passage of the cooling fluid is defined by the main surface of the electronic component and the groove of the substrate, the cooling fluid comes into direct contact with the electronic component, and the cooling efficiency by the cooling fluid is improved.

図1は、シミュレーションで使用したモデルの斜視図である。FIG. 1 is a perspective view of a model used in the simulation. 図2(a)、(b)は、シミュレーションの結果を示す図である。2A and 2B are diagrams showing the results of simulation. 図3は、電子部品に冷却流体が直接接触する構造の断面図である。FIG. 3 is a cross-sectional view of a structure in which a cooling fluid directly contacts an electronic component. 図4は、第1実施形態に係る冷却システムの全体構成図である。FIG. 4 is an overall configuration diagram of the cooling system according to the first embodiment. 図5(a)〜(c)は、第1実施形態に係る電子デバイスの製造途中の断面図(その1)である。FIGS. 5A to 5C are cross-sectional views (part 1) in the middle of manufacturing the electronic device according to the first embodiment. 図6(a)〜(c)は、第1実施形態に係る電子デバイスの製造途中の断面図(その2)である。6A to 6C are cross-sectional views (part 2) in the course of manufacturing the electronic device according to the first embodiment. 図7は、第1実施形態に係る伝熱体の斜視図である。FIG. 7 is a perspective view of the heat transfer body according to the first embodiment. 図8は、第1実施形態で使用する蒸着装置の構成図である。FIG. 8 is a configuration diagram of a vapor deposition apparatus used in the first embodiment. 図9は、第1実施形態に係る電子デバイスの斜視図である。FIG. 9 is a perspective view of the electronic device according to the first embodiment. 図10は、シリコン表面に対する最終処理と、当該表面での水の接触角との関係を示す図である。FIG. 10 is a diagram showing the relationship between the final treatment on the silicon surface and the contact angle of water on the surface. 図11は、ポリパラキシリレン薄膜上における水の接触角が、ポリパラキシリレン薄膜の膜厚やパターン形状によってどのように変化するのかを調査して得られたグラフである。11, the contact angle of water on poly-para-xylylene on the thin film is a graph obtained by investigating how changes to the by polyparaxylylene film having a thickness or pattern shape. 図12(a)、(b)は、第2実施形態に係る電子デバイスの製造途中の断面図である。12A and 12B are cross-sectional views in the middle of manufacturing the electronic device according to the second embodiment. 図13は、第2実施形態の酸素プラズマ処理で使用する装置の構成図である。FIG. 13 is a configuration diagram of an apparatus used in the oxygen plasma processing of the second embodiment. 図14(a)〜(c)は、第3実施形態に係る電子デバイス装置の製造途中の断面図である。14A to 14C are cross-sectional views of the electronic device device according to the third embodiment in the middle of manufacture. 図15(a)、(b)は、第3実施形態において、レジストの液滴のサイズでポリパラキシリレン薄膜の面積を調節する場合の断面図である。FIGS. 15A and 15B are cross-sectional views when the area of the polyparaxylylene thin film is adjusted by the size of the resist droplets in the third embodiment. 図16は、その他の実施形態に係る電子デバイスの断面図(その1)である。FIG. 16 is a cross-sectional view (part 1) of an electronic device according to another embodiment. 図17(a)、(b)は、その他の実施形態に係る電子デバイスの断面図(その2)である。17A and 17B are cross-sectional views (part 2) of an electronic device according to another embodiment.

本実施形態の説明に先立ち、基礎となる予備的事項について説明する。   Prior to the description of the present embodiment, a preliminary matter as a basis will be described.

液例方式を用いた冷却機構では、CPU等の熱源にマイクロチャネルチップと呼ばれる冷却用基体を当接させ、そのマイクロチャネルチップの内部に形成されたチャネルに冷却流体を流すことにより、熱源で発生した熱をその冷却流体で輸送して外部に放熱する。   In a cooling mechanism using the liquid example method, a cooling base called a microchannel chip is brought into contact with a heat source such as a CPU, and a cooling fluid is caused to flow through a channel formed inside the microchannel chip. The generated heat is transported by the cooling fluid and radiated to the outside.

そのマイクロチャネルチップの複数のチャネルの各々の幅を狭くすると、冷却流体とチャネルとが接触する表面積が増え、マイクロチャネルチップの熱を冷却流体で効率的に輸送することができる。   When the width of each of the plurality of channels of the microchannel chip is reduced, the surface area where the cooling fluid and the channel come into contact increases, and the heat of the microchannel chip can be efficiently transported by the cooling fluid.

特に、幅が1mm以下のマイクロチャネルでは、冷却流体の流れが層流になると共に、体積力よりも表面力の影響が大きくなる。このような特徴を有する冷却流体は、少ない流量であっても熱伝導率が高まることが知られている。   In particular, in a microchannel having a width of 1 mm or less, the flow of the cooling fluid becomes a laminar flow, and the influence of the surface force becomes larger than the body force. It is known that the cooling fluid having such characteristics has an increased thermal conductivity even at a small flow rate.

これにより、マイクロチャネルを利用すると、熱源から発生した熱を冷却流体で効率よく輸送することができ、冷却機構の冷却性能を高めることができる。更に、このようなマイクロチャネルでは、チャネルの幅が微細であるため、冷却機構を小型化できるという効果も得ることができる。また、冷却流体の使用量が少ないため、冷却流体の移動エリアや保管エリアの設計自由度が向上するという効果もある。   Thereby, when the microchannel is used, the heat generated from the heat source can be efficiently transported by the cooling fluid, and the cooling performance of the cooling mechanism can be improved. Further, in such a microchannel, since the channel width is fine, an effect that the cooling mechanism can be miniaturized can be obtained. Further, since the amount of the cooling fluid used is small, there is an effect that the design freedom of the moving area and the storage area of the cooling fluid is improved.

本願発明者は、そのようなマイクロチャネルを利用した冷却機構の冷却性能についてシミュレーションを行った。   The inventor of the present application performed a simulation on the cooling performance of the cooling mechanism using such a microchannel.

図1は、そのシミュレーションで使用したモデルの斜視図である。   FIG. 1 is a perspective view of a model used in the simulation.

図1に示すように、そのモデルは、シリコン製のマイクロチャネルチップ1に3本のマイクロチャネル1aを形成してなる。   As shown in FIG. 1, the model is formed by forming three microchannels 1a on a microchannel chip 1 made of silicon.

また、そのシミュレーションでは、マイクロチャネルチップ1の下面1bに熱源が接している場合に、マイクロチャネル1aに流れる水の熱抵抗を計算した。その計算は、下面1bと各マイクロチャネル1aとの間隔Tを変えて二通り計算した。   In the simulation, when the heat source is in contact with the lower surface 1b of the microchannel chip 1, the thermal resistance of water flowing through the microchannel 1a was calculated. The calculation was performed in two ways by changing the distance T between the lower surface 1b and each microchannel 1a.

その結果を図2(a)、(b)に示す。   The results are shown in FIGS. 2 (a) and 2 (b).

このうち、図2(a)は上記の間隔Tが160μmの場合の結果であり、図2(b)は間隔Tが10μmの場合の結果である。   Among these, FIG. 2A shows the result when the above-mentioned interval T is 160 μm, and FIG. 2B shows the result when the interval T is 10 μm.

これらに示すように、間隔Tが狭いほど水の熱抵抗が小さくなり、冷却性能が向上することが明らかとなった。よって、更に冷却性能を向上させるには、間隔Tを0とすることにより、熱源とマイクロチャネル1aとが接する構造とするのが理想的である。   As shown in these figures, it was found that the smaller the interval T, the smaller the thermal resistance of water and the better the cooling performance. Therefore, in order to further improve the cooling performance, it is ideal that the heat source and the microchannel 1a are in contact with each other by setting the interval T to zero.

図3は、そのような構造の断面図である。   FIG. 3 is a cross-sectional view of such a structure.

図3の例では、マイクロチャネルチップ5に複数の溝5aを形成し、CPU等の電子部品6の主面6aにマイクロチャネルチップ5の表面5bを接触させる。この場合、溝5aと主面6aによって冷却流体が流れるマイクロチャネルが画定され、電子部品6が冷却流体に直接接触することになる。   In the example of FIG. 3, a plurality of grooves 5a are formed in the microchannel chip 5, and the surface 5b of the microchannel chip 5 is brought into contact with the main surface 6a of the electronic component 6 such as a CPU. In this case, the microchannel through which the cooling fluid flows is defined by the groove 5a and the main surface 6a, and the electronic component 6 comes into direct contact with the cooling fluid.

このような構造によれば、電子部品6で発生した熱を冷却流体が直接奪うことができるので、冷却効率が非常によい。   According to such a structure, since the cooling fluid can directly take away the heat generated in the electronic component 6, the cooling efficiency is very good.

しかし、この構造を作成するにはいくつかの問題がある。   However, creating this structure has several problems.

たとえば、マイクロチャネルチップ5の材料がシリコンの場合、電子部品6の主面6aに現れているシリコンとマイクロチャネルチップ5とを接合するには、シリコンの接合温度である900℃〜1000℃程度の高温に電子部品6を加熱する必要がある。このような高温に加熱したのでは、電子部品6の回路が熱的にダメージを受ける可能性がある。   For example, when the material of the microchannel chip 5 is silicon, in order to join the silicon appearing on the main surface 6a of the electronic component 6 and the microchannel chip 5, the bonding temperature of silicon is about 900 ° C. to 1000 ° C. It is necessary to heat the electronic component 6 to a high temperature. When heated to such a high temperature, the circuit of the electronic component 6 may be thermally damaged.

このような問題を回避するために、マイクロチャネルチップ5の表面5bと電子部品6の主面6aとの間に、これらを接合するための接合材料を形成することも考えられる。その接合材料が冷却媒体と主面6aとの間に介在していると、冷却媒体が電子部品6の熱を奪うのが接合材料によって阻害されてしまうため、接合材料は主面6aのうち表面5bに当接する部分にのみ選択的に形成する必要がある。   In order to avoid such a problem, it is also conceivable to form a bonding material for bonding these between the surface 5 b of the microchannel chip 5 and the main surface 6 a of the electronic component 6. When the bonding material is interposed between the cooling medium and the main surface 6a, the bonding material hinders the heat sink of the electronic component 6 from the cooling medium. It is necessary to selectively form only the portion that contacts 5b.

しかしながら、このように主面6aの所定の部分にのみ選択的に接合材料を形成するのは極めて難しい。   However, it is extremely difficult to selectively form a bonding material only on a predetermined portion of the main surface 6a.

例えば、接合材料として陽極接合用ガラスを用いることも考えられるが、陽極接合用ガラスは一枚板なので、それを主面6aの所定の部分にのみ形成するのは難しい。更に、陽極接合用ガラスを介してマイクロチャネルチップ5と電子部品6とを接合するとき、陽極接合用ガラスを300℃〜600℃程度の温度に加熱して溶融しなければならず、このような高温に曝されることで電子部品6がダメージを受けてしまう。   For example, it is conceivable to use anodic bonding glass as the bonding material, but since the anodic bonding glass is a single plate, it is difficult to form it only on a predetermined portion of the main surface 6a. Furthermore, when the microchannel chip 5 and the electronic component 6 are bonded through the anodic bonding glass, the anodic bonding glass must be heated to a temperature of about 300 ° C. to 600 ° C. and melted. The electronic component 6 is damaged by being exposed to high temperature.

一方、接合材料としてポリイミド樹脂やBCB樹脂を使用することも考えられる。しかし、新品の電子部品6にこれらの樹脂を塗布することは可能ならば避けたい。   On the other hand, it is also conceivable to use polyimide resin or BCB resin as the bonding material. However, it is desirable to avoid applying these resins to new electronic components 6 if possible.

本願発明者は、上記のような知見に鑑み、以下に説明するような実施形態に想到した。   In view of the above-described knowledge, the inventor of the present application has come up with an embodiment described below.

(第1実施形態)
図4は、本実施形態に係る冷却システムの全体構成図である。
(First embodiment)
FIG. 4 is an overall configuration diagram of the cooling system according to the present embodiment.

この冷却システムは、データセンター等の建屋10内で使用され、床面25上に循環ユニット11を有する。   This cooling system is used in a building 10 such as a data center, and has a circulation unit 11 on a floor surface 25.

循環ユニット11には第1の循環ライン17が接続され、当該ライン17に接続されたポンプ13の圧力によって、サーバ14と循環ユニット11との間で水等の冷却媒体Cが循環する。その冷却媒体Cは、サーバ14内のブレード19に搭載されたCPUを冷却するのに使用され、CPUによって温められた後は再び循環ユニット11に戻る。   A first circulation line 17 is connected to the circulation unit 11, and a cooling medium C such as water circulates between the server 14 and the circulation unit 11 by the pressure of the pump 13 connected to the line 17. The cooling medium C is used to cool the CPU mounted on the blade 19 in the server 14, and returns to the circulation unit 11 again after being warmed by the CPU.

循環ユニット11には、このように温められた冷却媒体Cを冷却するための熱交換器12が設けられる。その熱交換器12には、第2の循環ライン18を通じて建屋10の外部から冷却水Wが供給される。そして、上記のように温められた冷却媒体Cがその冷却水Wにより冷却され、再びサーバ14に供給される。   The circulation unit 11 is provided with a heat exchanger 12 for cooling the cooling medium C thus warmed. The cooling water W is supplied to the heat exchanger 12 from the outside of the building 10 through the second circulation line 18. Then, the cooling medium C warmed as described above is cooled by the cooling water W and supplied to the server 14 again.

次に、上記のブレード19に搭載されて冷却媒体Cによる冷却の対象となる電子デバイスの製造方法について説明する。   Next, a method for manufacturing an electronic device mounted on the blade 19 and subject to cooling by the cooling medium C will be described.

図5及び図6は、本実施形態に係る電子デバイスの製造途中の断面図である。   5 and 6 are cross-sectional views of the electronic device according to the present embodiment during manufacture.

まず、図5(a)に示すように、冷却用基体として供されるマイクロチャネルチップ30として厚さが約200μm〜525μmのシリコン基板を用意する。なお、マイクロチャネルチップ30の導電性は特に限定されず、シリコン基板にボロン等のp型不純物を導入してもよいし、シリコン基板にリンやアンチモン等のn型の不純物を導入してもよい。   First, as shown in FIG. 5A, a silicon substrate having a thickness of about 200 μm to 525 μm is prepared as a microchannel chip 30 used as a cooling substrate. The conductivity of the microchannel chip 30 is not particularly limited. A p-type impurity such as boron may be introduced into the silicon substrate, or an n-type impurity such as phosphorus or antimony may be introduced into the silicon substrate. .

更に、シリコン基板に代えてSOI(Silicon On Insulator)基板をマイクロチャネルチップ30として用いてもよい。その場合、SOI基板のシリコン層の厚さは約200μm、中間層である酸化シリコン膜の厚さは約1μm、中間層を挟んで上記のシリコン層とは反対側のシリコン層の厚さは約525μmとし得る。   Further, an SOI (Silicon On Insulator) substrate may be used as the microchannel chip 30 instead of the silicon substrate. In that case, the thickness of the silicon layer of the SOI substrate is about 200 μm, the thickness of the silicon oxide film as the intermediate layer is about 1 μm, and the thickness of the silicon layer opposite to the above silicon layer is about It can be 525 μm.

続いて、このマイクロチャネルチップ30の表面30aにフォトレジスト31を塗布する。フォトレジスト31の材料は特に限定されないが、本実施形態では、マイクロチャネルチップ30が載置されている不図示のステージの回転数を約2000rpmにしながら、表面30aの上にエレクトロニックマテリアルズ社製のAZP4620を滴下することによりフォトレジスト31の塗布を行う。   Subsequently, a photoresist 31 is applied to the surface 30 a of the microchannel chip 30. Although the material of the photoresist 31 is not particularly limited, in this embodiment, the rotational speed of a stage (not shown) on which the microchannel chip 30 is placed is set to about 2000 rpm, and the surface is made by Electronic Materials on the surface 30a. The photoresist 31 is applied by dropping AZP4620.

その後に、約120℃の基板温度でフォトレジスト31に対してプリベークを行う。   Thereafter, the photoresist 31 is pre-baked at a substrate temperature of about 120 ° C.

次に、図5(b)に示すように、上記のフォトレジスト31を露光、現像し、ストライプ状の平面形状を有する複数の窓32aを備えたレジストパターン32を形成する。   Next, as shown in FIG. 5B, the photoresist 31 is exposed and developed to form a resist pattern 32 having a plurality of windows 32a having a striped planar shape.

次いで、図5(c)に示すように、レジストパターン32をマスクにしてマイクロチャネルチップ30を異方的にドライエッチングすることにより、マイクロチャネルチップ30に複数の溝30bを形成する。   Next, as shown in FIG. 5C, the microchannel chip 30 is anisotropically dry-etched using the resist pattern 32 as a mask, thereby forming a plurality of grooves 30 b in the microchannel chip 30.

そのドライエッチングの手法は特に限定されない。本実施形態では、エッチング雰囲気中にエッチングガスと成膜ガスとを交互に供給するDRIE(Deep Reactive Ion Etching)法を用いてこのエッチングを行う。そのエッチングガスとしては例えばSF6ガスが使用され、成膜ガスとしては例えばC4F8ガスが使用される。 The dry etching method is not particularly limited. In the present embodiment, this etching is performed using a DRIE (Deep Reactive Ion Etching) method in which an etching gas and a film forming gas are alternately supplied in an etching atmosphere. For example, SF 6 gas is used as the etching gas, and C 4 F 8 gas is used as the film forming gas.

なお、DRIE法によるエッチングプロセスは、ボッシュプロセスと呼ばれることもある。   The etching process by the DRIE method is sometimes called a Bosch process.

DRIE法によれば、成膜ガスによって溝30bの側面を保護しながらエッチングが進行するので、横方向にエッチングが進み難くなり、非常に高いアスペクト比の溝30bを形成することができる。   According to the DRIE method, the etching proceeds while protecting the side surfaces of the grooves 30b with the film forming gas. Therefore, the etching does not easily proceed in the lateral direction, and the grooves 30b having a very high aspect ratio can be formed.

本実施形態では、そのようなDRIE法の利点を活かして、深さが360μmで幅が70μmの高アスペクト比の溝30bを形成する。   In the present embodiment, taking advantage of the DRIE method, a high aspect ratio groove 30b having a depth of 360 μm and a width of 70 μm is formed.

また、図5(c)の点線円内に示されるように、DREI法で形成された溝30bの側面30dには、上記のようにエッチングガスと成膜ガスとを交互に供給したことが原因の微細な凹凸が形成される。その凹凸はスキャロップと呼ばれることもある。   Further, as shown in the dotted circle in FIG. 5C, the etching gas and the deposition gas are alternately supplied to the side surface 30d of the groove 30b formed by the DREI method as described above. The minute unevenness is formed. The irregularities are sometimes called scallops.

このエッチングを終了後、レジストパターン32は除去される。   After the etching is finished, the resist pattern 32 is removed.

図7は、このように複数の溝30bが形成された状態のマイクロチャネルチップ30の斜視図である。   FIG. 7 is a perspective view of the microchannel chip 30 in which a plurality of grooves 30b are formed as described above.

図7に示されるように、各溝30bは、冷却流体Cの流れの方向に平行な方向に延在する。   As shown in FIG. 7, each groove 30 b extends in a direction parallel to the direction of the cooling fluid C flow.

次に、図6(a)に示すように、マイクロチャネルチップ30の表面に厚さが約1μmのポリパラキシリレン薄膜33を蒸着法で形成する。 Next, as shown in FIG. 6A, a polyparaxylylene thin film 33 having a thickness of about 1 μm is formed on the surface of the microchannel chip 30 by vapor deposition.

図8は、そのポリパラキシリレン薄膜33の成膜に使用する蒸着装置の構成図である。 FIG. 8 is a configuration diagram of a vapor deposition apparatus used for forming the polyparaxylylene thin film 33.

蒸着装置100は、例えばSpecialty Coating Systems社製のLABCORTER PDS2010であって、本体101と減圧チャンバ104とを有する。   The vapor deposition apparatus 100 is, for example, LABCORTER PDS2010 manufactured by Specialty Coating Systems, and includes a main body 101 and a decompression chamber 104.

このうち、本体101の内部には、ダイマー109を収容したセル102と、気化したダイマー109を加熱する加熱管103とを有する。また、チャンバ104の内部には、上記のマイクロチャネルチップ30を載置するための載置台105が設けられる。   Among these, inside the main body 101, a cell 102 containing the dimer 109 and a heating tube 103 for heating the vaporized dimer 109 are provided. In addition, a mounting table 105 for mounting the microchannel chip 30 is provided inside the chamber 104.

図8では一つの載置台105に一つのチップ30しか載せていないが、一つの載置台105に複数のチップ30を載せてもよい。   In FIG. 8, only one chip 30 is mounted on one mounting table 105, but a plurality of chips 30 may be mounted on one mounting table 105.

本実施形態では、ダイマー109として約1.8gのポリパラキシリレン−Cを用いる。なお、ポリパラキシリレン−Cに代えて、ポリパラキシリレン−Dやポリパラキシリレン−Nを使用してもよい。このうち、ポリパラキシリレン−Cは、冷却流体Cとして使用する水を透過し難いという点で他のポリパラキシリレンよりも有利である。 In this embodiment, about 1.8 g of polyparaxylylene- C is used as the dimer 109. Instead of the polyparaxylylene -C, it may be used polyparaxylylene -D or polyparaxylylene -N. Among these, polyparaxylylene- C is more advantageous than other polyparaxylylene in that it hardly permeates water used as the cooling fluid C.

そして、セル102を約175℃に加熱してダイマー109を気化し、加熱管103の温度を約690℃にして気化したダイマー109を分解する。これにより、マイクロチャネルチップ30の表面においてポリパラキシリレンが重合し、マイクロチャネルチップ30の表面形状に沿って上記のポリパラキシリレン薄膜33がコンフォーマルに形成される。 Then, the cell 102 is heated to about 175 ° C. to vaporize the dimer 109, and the temperature of the heating tube 103 is set to about 690 ° C. to decompose the vaporized dimer 109. Thereby, polyparaxylylene is polymerized on the surface of the microchannel chip 30, and the polyparaxylylene thin film 33 is conformally formed along the surface shape of the microchannel chip 30.

なお、ポリパラキシリレン薄膜33は、セル102に投入するダイマー109の量で調節することができる。 The polyparaxylylene thin film 33 can be adjusted by the amount of the dimer 109 put into the cell 102.

続いて、図6(b)に示すように、ポリパラキシリレン薄膜33にレーザ光Lを照射することにより、溝30bの底面30cにおけるポリパラキシリレン薄膜33を蒸散させて除去する。レーザ光Lの光源としては、例えば、住友重機製のエキシマレーザSIL300Rを使用する。また、レーザ光Lのパワーは約0.61J/cm2であり、各溝30bの底面30cに二回以上レーザ光Lを照射する。 Subsequently, as shown in FIG. 6B, the polyparaxylylene thin film 33 is irradiated with a laser beam L to evaporate and remove the polyparaxylylene thin film 33 on the bottom surface 30c of the groove 30b. As a light source of the laser light L, for example, an excimer laser SIL300R manufactured by Sumitomo Heavy Industries is used. The power of the laser beam L is about 0.61 J / cm 2 , and the bottom surface 30c of each groove 30b is irradiated with the laser beam L twice or more.

ここで、マイクロチャネルチップ30の表面30aに形成されているポリパラキシリレン薄膜33は、後で電子部品とマイクロチャネルチップ30とを接続するのに使用するため、本工程では除去しない方がよい。誤って除去するのを防止するため、アパーチャが形成された不図示のマスクをマイクロチャネルチップ30の上方に配し、そのマスクで表面30aを覆いつつ、アパーチャを通じて溝30b内にレーザLを照射するのが好ましい。 Here, the polyparaxylylene thin film 33 formed on the surface 30 a of the microchannel chip 30 is used later for connecting the electronic component and the microchannel chip 30, and therefore should not be removed in this step. . In order to prevent accidental removal, a mask (not shown) in which an aperture is formed is disposed above the microchannel chip 30, and the surface 30a is covered with the mask, and the laser L is irradiated into the groove 30b through the aperture. Is preferred.

また、本工程では、溝30bの底面30cにおける全てのポリパラキシリレン薄膜33を除去する必要はなく、底面30cの一部にポリパラキシリレン薄膜33を残存させてもよい。 In this step, it is not necessary to remove all the polyparaxylylene thin film 33 on the bottom surface 30c of the groove 30b, and the polyparaxylylene thin film 33 may remain on a part of the bottom surface 30c.

次に、図6(c)に示すように、電子部品40としてCPU等の半導体装置を用意する。   Next, as shown in FIG. 6C, a semiconductor device such as a CPU is prepared as the electronic component 40.

そして、不図示の熱源でその電子部品40とマイクロチャネルチップ30とを約180℃に加熱しながら、電子部品40の主面40a上にマイクロチャネルチップ30を載せた状態で該チップ30を約1.2kgf/cm 2 の圧力で加圧する。 Then, while heating the electronic component 40 and the microchannel chip 30 to about 180 ° C. with a heat source (not shown), the chip 30 is about 1 with the microchannel chip 30 placed on the main surface 40 a of the electronic component 40. Pressurize at a pressure of 2 kgf / cm 2 .

このような状態を約30分間維持すると、ポリパラキシリレン薄膜33の接着力によって電子部品40とマイクロチャネルチップ30とを接続することができる。その接続に要する温度は180℃〜200℃程度の低温であり、この程度の温度であればCPU等の電子部品40が熱的にダメージを受ける危険性は少ない。 If such a state is maintained for about 30 minutes, the electronic component 40 and the microchannel chip 30 can be connected by the adhesive force of the polyparaxylylene thin film 33. The temperature required for the connection is a low temperature of about 180 ° C. to 200 ° C., and at such a temperature, there is little risk that the electronic component 40 such as the CPU is thermally damaged.

以上により、本実施形態に係る電子デバイス50の基本構造が完成した。   Thus, the basic structure of the electronic device 50 according to this embodiment is completed.

図9は、この電子デバイス50の斜視図である。なお、図9では、ポリパラキシリレン薄膜33を省略してある。 FIG. 9 is a perspective view of the electronic device 50. In FIG. 9, the polyparaxylylene thin film 33 is omitted.

この電子デバイス50においては、電子部品40の主面40aと溝30bとによって、冷却流体Cが通るマイクロチャネル(通路)が画定される。   In the electronic device 50, a microchannel (passage) through which the cooling fluid C passes is defined by the main surface 40a of the electronic component 40 and the groove 30b.

これによれば、電子部品40の主面40aに冷却流体Cが直接接触するので、電子部品40で発生した熱を冷却流体Cにより効率的に奪うことができ、冷却効率が良好となる。   According to this, since the cooling fluid C is in direct contact with the main surface 40a of the electronic component 40, the heat generated in the electronic component 40 can be efficiently taken away by the cooling fluid C, and the cooling efficiency is improved.

また、図6(a)を参照して説明したように、電子部品40とマイクロチャネルチップ30との接続に使用するポリパラキシリレン薄膜33は、予めマイクロチャネルチップ30に形成してあるので、電子部品40の主面40aにポリパラキシリレン薄膜を形成する必要がない。 Further, as described with reference to FIG. 6A, the polyparaxylylene thin film 33 used for connecting the electronic component 40 and the microchannel chip 30 is formed in the microchannel chip 30 in advance. It is not necessary to form a polyparaxylylene thin film on the main surface 40a of the electronic component 40.

そのため、電子部品40とマイクロチャネルチップ30とを接続するために主面40aの上に接合材料を形成したり、冷却流体が流れる部分の接合材料を主面40aから除去したりする必要がなく、電子部品40とチップ30とを簡単に接続できる。   Therefore, there is no need to form a bonding material on the main surface 40a in order to connect the electronic component 40 and the microchannel chip 30, or to remove the bonding material of the portion through which the cooling fluid flows from the main surface 40a. The electronic component 40 and the chip 30 can be easily connected.

ところで、マイクロチャネル内における冷却流体Cの流れ易さやその流速等は、主面40aや溝30bの表面における冷却流体Cの接触角に依存する。   By the way, the easiness of flow of the cooling fluid C in the microchannel, the flow velocity thereof, and the like depend on the contact angle of the cooling fluid C on the surfaces of the main surface 40a and the groove 30b.

主面40aでの接触角は、主面40aに対して最終的にどのような処理を施したかによって変わり、特に電子部品40を他から購入した場合には主面40aの接触角を知るのは困難である。   The contact angle on the main surface 40a varies depending on what kind of processing is finally applied to the main surface 40a. In particular, when the electronic component 40 is purchased from another, the contact angle of the main surface 40a is known. Have difficulty.

図10は、主面40aがシリコンの表面である場合に、その表面に行った最終処理と当該表面での水の接触角との関係を示す図である。図10に示されるように、最終処理の種類によって接触角は大きく異なる。   FIG. 10 is a diagram showing the relationship between the final treatment performed on the surface when the main surface 40a is a silicon surface and the contact angle of water on the surface. As shown in FIG. 10, the contact angle varies greatly depending on the type of final processing.

一方、溝30bの表面での冷却流体Cの接触角は、当該表面の凹凸の程度によって異なる値となる。   On the other hand, the contact angle of the cooling fluid C on the surface of the groove 30b varies depending on the degree of unevenness on the surface.

このように接触角が異なると、溝30bと主面40aとで確定されるマイクロチャネルを流れる冷却流体Cの流れ易さや流速等が完成したデバイス50ごとに異なり、冷却効率にばらつきが発生する恐れがある。   If the contact angles are different as described above, the easiness of flow of the cooling fluid C flowing through the microchannel determined by the groove 30b and the main surface 40a, the flow velocity, and the like are different for each completed device 50, and the cooling efficiency may vary. There is.

この点に鑑み、本実施形態では、図6(b)に示したように、溝30bの底面30cの一部領域におけるポリパラキシリレン薄膜33を除去することで、ポリパラキシリレン薄膜33が存在する部分と存在しない部分とで冷却流体Cの接触角を異なる大きさにする。 In view of this, in the present embodiment, as shown in FIG. 6 (b), by removing the polyparaxylylene film 33 in some area of the bottom surface 30c of the groove 30b, polyparaxylylene film 33 is The contact angle of the cooling fluid C is made different between the existing part and the non-existing part.

このようにすると、ポリパラキシリレン薄膜33を除去する面積を変えることでマイクロチャネル内における冷却流体Cの流速を調節でき、電子デバイス50毎に冷却効率にばらつきが発生するのを抑制できる。 In this way, the flow rate of the cooling fluid C in the microchannel can be adjusted by changing the area from which the polyparaxylylene thin film 33 is removed, and variations in the cooling efficiency for each electronic device 50 can be suppressed.

その結果、電子部品40の種類や、溝30bの内面の凹凸の程度、或いは冷却流体Cの種類の如何によらず、冷却流体Cの流速をフレキシブルに調節して冷却効率の安定化を図ることができるようになり、多品種の電子デバイスを開発できるようになる。   As a result, the cooling efficiency can be stabilized by flexibly adjusting the flow rate of the cooling fluid C regardless of the type of the electronic component 40, the degree of unevenness of the inner surface of the groove 30b, or the type of the cooling fluid C. Will be able to develop a wide variety of electronic devices.

ポリパラキシリレン薄膜33は、このように冷却流体Cの接触角を簡単に制御できるという利点に加え、加熱によって電子部品40とマイクロチャネルチップ30とを簡単に接着することができる利点を有しているため、チップ30を被覆する膜として好適である。 In addition to the advantage that the contact angle of the cooling fluid C can be easily controlled as described above, the polyparaxylylene thin film 33 has an advantage that the electronic component 40 and the microchannel chip 30 can be easily bonded by heating. Therefore, it is suitable as a film that covers the chip 30.

なお、接触角の制御は、ポリパラキシリレン薄膜33の膜厚や、そのパターン形状によっても制御することができる。 The contact angle can also be controlled by the thickness of the polyparaxylylene thin film 33 and its pattern shape.

図11は、ポリパラキシリレン薄膜33上における水の接触角が、ポリパラキシリレン薄膜33の膜厚やパターン形状によってどのように変化するのかを調査して得られたグラフである。 11, the contact angle of water on the polyparaxylylene film 33 is a graph obtained by investigating how changes to the by thickness and pattern of the polyparaxylylene film 33.

パターン形状については、「ポリパラキシリレンパターンA」と「ポリパラキシリレンパターンB」の二種類について調査した。このうち、「ポリパラキシリレンパターンA」は、ポリパラキシリレン薄膜33の幅が200μmで隣接するポリパラキシリレン薄膜33の間隔が50μmのパターンである。一方、「ポリパラキシリレンパターンB」は、ポリパラキシリレン薄膜33の幅が5μmで隣接するポリパラキシリレン薄膜33の間隔が5μmのパターンである。 The pattern shape was examined two types of the "poly-para-xylylene pattern A", "poly-para-xylylene pattern B". Among these, the “ polyparaxylylene pattern A” is a pattern in which the width of the polyparaxylylene thin film 33 is 200 μm and the interval between adjacent polyparaxylylene thin films 33 is 50 μm. On the other hand, "polyparaxylylene pattern B", the interval of polyparaxylylene film 33 in which the width of the polyparaxylylene film 33 is adjacent 5 [mu] m is the pattern of 5 [mu] m.

なお、図11には、比較のために、シリコン(Si)の表面での水の接触角のグラフも併記してある。   For comparison, FIG. 11 also shows a graph of the contact angle of water on the surface of silicon (Si).

図11に示されるように、ポリパラキシリレン薄膜33上での接触角は、ポリパラキシリレン薄膜33の膜厚やパターンに関わらず、シリコン上におけるよりも大きな値となる。 As shown in FIG. 11, the contact angle of over polyparaxylylene film 33, regardless of the thickness and pattern of the polyparaxylylene film 33, becomes a greater value than on silicon.

更に、ポリパラキシリレン薄膜33の膜厚が増えるに従い、水の接触角も増大する。 Furthermore, as the thickness of the polyparaxylylene thin film 33 increases, the contact angle of water also increases.

この結果から、ポリパラキシリレン薄膜33の除去面積に加え、ポリパラキシリレン薄膜33の膜厚を調節することによっても、マイクロチャネル内における冷却流体Cの接触角を制御できることが明らかとなった。 From this result, in addition to the removal area of the polyparaxylylene film 33, by adjusting the thickness of the polyparaxylylene film 33 also it was found to be able to control the contact angle of the cooling fluid C in a microchannel .

(第2実施形態)
第1実施形態では、図6(b)に示したように、レーザ光Lの照射によってポリパラキシリレン薄膜33の一部を除去した。これに対し、本実施形態では、以下のように酸素プラズマを用いてポリパラキシリレン薄膜33の一部を除去する。
(Second Embodiment)
In the first embodiment, as shown in FIG. 6B, a part of the polyparaxylylene thin film 33 is removed by irradiation with the laser beam L. On the other hand, in this embodiment, a part of the polyparaxylylene thin film 33 is removed using oxygen plasma as follows.

図12(a)、(b)は、本実施形態に係る電子デバイスの製造途中の断面図である。なお、これらの図において第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。   12A and 12B are cross-sectional views in the middle of manufacturing the electronic device according to the present embodiment. In these drawings, the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.

まず、図12(a)に示すように、第1実施形態の図6(c)と同様にして、ポリパラキシリレン薄膜33を介してマイクロチャネルチップ30と電子部品40とを接続する。 First, as shown in FIG. 12A, the microchannel chip 30 and the electronic component 40 are connected via the polyparaxylylene thin film 33 in the same manner as in FIG. 6C of the first embodiment.

なお、第1実施形態とは異なり、この段階では溝30b内のポリパラキシリレン薄膜33はまだ除去されていない。 Unlike the first embodiment, the polyparaxylylene thin film 33 in the groove 30b has not been removed yet at this stage.

次に、図12(b)に示すように、不図示の酸素プラズマ用の処理チャンバ内にマイクロチャネルチップ30と電子部品40とを入れ、溝30b内に酸素プラズマを導入することにより、溝30bの内面の一部のポリパラキシリレン薄膜33を酸素プラズマで除去する。 Next, as shown in FIG. 12B, the microchannel chip 30 and the electronic component 40 are placed in an oxygen plasma processing chamber (not shown), and oxygen plasma is introduced into the groove 30b, thereby forming the groove 30b. A part of the polyparaxylylene thin film 33 on the inner surface is removed with oxygen plasma.

そのような酸素プラズマ処理装置としては、例えば、Tepla Technics Plasma GmbH製のPLASMA-SYSTEM 440を使用し得る。本実施形態では、当該装置におけるプラズマパワーを200Wに設定し、80秒間この酸素プラズマ処理を行う。   As such an oxygen plasma processing apparatus, for example, PLASMA-SYSTEM 440 manufactured by Tepla Technics Plasma GmbH can be used. In this embodiment, the plasma power in the apparatus is set to 200 W, and this oxygen plasma treatment is performed for 80 seconds.

既述のように、溝30bの側面30d(点線円内参照)には、DRIE法によるエッチングで形成されたスキャロップと呼ばれる凹凸が形成されている。   As described above, unevenness called a scallop formed by etching by the DRIE method is formed on the side surface 30d (see the dotted circle) of the groove 30b.

そのスキャロップが原因で、ポリパラキシリレン薄膜33には膜厚が厚い部分と薄い部分があり、上記の酸素プラズマ処理では膜厚が薄い部分のポリパラキシリレン薄膜33が優先的に除去される。これにより、溝30bの内面の全てのポリパラキシリレン薄膜33が除去されるということはなく、当該内面の一部領域におけるポリパラキシリレン薄膜33のみを除去することが可能となる。 Due to the scallops, the polyparaxylylene thin film 33 has a thick part and a thin part. In the oxygen plasma treatment, the thin polyparaxylylene thin film 33 is preferentially removed. . Thus, not all the polyparaxylylene thin film 33 on the inner surface of the groove 30b is removed, but only the polyparaxylylene thin film 33 in a partial region of the inner surface can be removed.

なお、上記のような酸素プラズマ処理用の処理チャンバに代えて、図13のような装置を用いてこの酸素プラズマ処理を行ってもよい。   Note that this oxygen plasma processing may be performed using an apparatus as shown in FIG. 13 instead of the above-described processing chamber for oxygen plasma processing.

図13の例では、マイクロチャネルチップ30と電子部品40の各々にシリコン製の第1及び第2のマニフォルド51、52を接続し、第1のマニフォルド51に配管54を介して酸素プラズマ発生器53を接続する。   In the example of FIG. 13, first and second manifolds 51 and 52 made of silicon are connected to each of the microchannel chip 30 and the electronic component 40, and the oxygen plasma generator 53 is connected to the first manifold 51 via a pipe 54. Connect.

このような構成によれば、酸素プラズマ発生器53で発生した酸素プラズマが、冷却流体と同一の経路を辿って溝30b内を流れ、溝30b内におけるポリパラキシリレン薄膜33の一部を除去できる。 According to such a configuration, the oxygen plasma generated by the oxygen plasma generator 53 follows the same path as the cooling fluid and flows in the groove 30b, and a part of the polyparaxylylene thin film 33 in the groove 30b is removed. it can.

以上により、本実施形態に係る電子デバイス60の基本構造が完成した。   Thus, the basic structure of the electronic device 60 according to this embodiment is completed.

上記した本実施形態では、図12(b)に示したように、酸素プラズマによりポリパラキシリレン薄膜33の一部を除去する。 In the present embodiment described above, as shown in FIG. 12B, a part of the polyparaxylylene thin film 33 is removed by oxygen plasma.

これによれば、酸素プラズマ処理の処理時間等によってポリパラキシリレン薄膜33を除去する面積を制御することで、溝30bの内面における冷却流体Cの接触角を場所により変えることができる。その結果、マイクロチャネル内における冷却流体Cの流速を調節でき、電子デバイス60毎に冷却効率にばらつきが発生するのを抑制できる。 According to this, the contact angle of the cooling fluid C on the inner surface of the groove 30b can be changed depending on the location by controlling the area where the polyparaxylylene thin film 33 is removed depending on the processing time of the oxygen plasma treatment. As a result, the flow rate of the cooling fluid C in the microchannel can be adjusted, and variation in cooling efficiency for each electronic device 60 can be suppressed.

(第3実施形態)
本実施形態でも、第2実施形態と同様に、酸素プラズマによってポリパラキシリレン薄膜33の一部を除去する。但し、本実施形態では、以下のようにレジストをマスクにすることで、ポリパラキシリレン薄膜33を除去する面積を制御する。
(Third embodiment)
Also in this embodiment, a part of the polyparaxylylene thin film 33 is removed by oxygen plasma as in the second embodiment. However, in this embodiment, the area from which the polyparaxylylene thin film 33 is removed is controlled by using a resist as a mask as follows.

図14(a)〜(c)は、本実施形態に係る電子デバイス装置の製造途中の断面図である。なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。   14A to 14C are cross-sectional views of the electronic device device according to the present embodiment during manufacture. In these drawings, the same elements as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted below.

最初に、図14(a)に示す工程について説明する。   First, the process shown in FIG.

まず、第1実施形態で説明した図5(a)〜図6(a)の工程を行うことにより、図14(a)のようにマイクロチャネルチップ30の表面にポリパラキシリレン薄膜33が形成された構造を得る。 First, by performing the steps of FIGS. 5A to 6A described in the first embodiment, a polyparaxylylene thin film 33 is formed on the surface of the microchannel chip 30 as shown in FIG. Get the structure.

そして、リコー製のインクジェットプリンティング装置IJP-1を用いて、各溝30bの底面30cにおけるポリパラキシリレン薄膜33の上にレジスト61を塗布する。 Then, using a Ricoh inkjet printing apparatus IJP-1, a resist 61 is applied on the polyparaxylylene thin film 33 on the bottom surface 30c of each groove 30b.

なお、底面30cの全領域にレジスト61を塗布する必要はなく、底面30cの一部にのみレジスト61を塗布すればよい。   Note that it is not necessary to apply the resist 61 to the entire area of the bottom surface 30c, and it is sufficient to apply the resist 61 only to a part of the bottom surface 30c.

そのレジスト61の種類は特に限定されないが、本実施形態ではレジスト61としてAZエレクトロニックマテリアルズ社製のAZP4210を使用する。   The type of the resist 61 is not particularly limited, but AZP4210 manufactured by AZ Electronic Materials is used as the resist 61 in this embodiment.

また、レジスト61の塗布の際には、不図示の熱源によってマイクロチャネルチップ30をレジスト61のベーク温度、例えば120℃程度の温度に加熱しておくのが好ましい。このように加熱しながらレジスト61を塗布することで、塗布と略同時にレジスト61がベークされるので、塗布直後の液状のレジスト61が周囲に広がるのを防止できる。   Further, when applying the resist 61, it is preferable to heat the microchannel chip 30 to a baking temperature of the resist 61, for example, about 120 ° C. by a heat source (not shown). By applying the resist 61 while heating in this way, the resist 61 is baked substantially simultaneously with the application, so that the liquid resist 61 immediately after the application can be prevented from spreading to the periphery.

次いで、図14(b)に示すように、不図示の熱源で電子部品40とチップ30とを約180℃に加熱しながら、電子部品40の主面40a上にチップ30を載せた状態で該チップ30を約1.2kgf/cm 2 の圧力で加圧し、電子部品40とチップ30とを接続する。 Next, as shown in FIG. 14B, the electronic component 40 and the chip 30 are heated to about 180 ° C. with a heat source (not shown) while the chip 30 is placed on the main surface 40a of the electronic component 40. The chip 30 is pressurized with a pressure of about 1.2 kgf / cm 2 to connect the electronic component 40 and the chip 30.

次に、図14(c)に示すように、不図示の酸素プラズマ用の処理チャンバ内にマイクロチャネルチップ30と電子部品40とを入れる。そして、溝30b内に酸素プラズマを導入することにより、レジスト61をマスクにしながら、該レジスト61で覆われていない部分のポリパラキシリレン薄膜33を除去しつつ、レジスト61の下にポリパラキシリレン薄膜33を残す。 Next, as shown in FIG. 14C, the microchannel chip 30 and the electronic component 40 are placed in a processing chamber for oxygen plasma (not shown). Then, by introducing oxygen plasma into the groove 30b, the polyparaxylylene thin film 33 that is not covered with the resist 61 is removed while using the resist 61 as a mask, while the polyparaxylylene film is formed under the resist 61. The len thin film 33 is left.

本工程で使用し得る酸素プラズマ処理装置としてはTepla Technics Plasma GmbH製のPLASMA-SYSTEM 440がある。本実施形態では、当該装置におけるプラズマパワーを200Wに設定し、120秒間この酸素プラズマ処理を行う。   As an oxygen plasma processing apparatus that can be used in this process, there is PLASMA-SYSTEM 440 manufactured by Tepla Technics Plasma GmbH. In this embodiment, the plasma power in the apparatus is set to 200 W, and this oxygen plasma treatment is performed for 120 seconds.

なお、第2実施形態の図13で説明したような酸素プラズマ発生器53を利用してこの酸素プラズマ処理を行ってもよい。   In addition, you may perform this oxygen plasma process using the oxygen plasma generator 53 which was demonstrated in FIG. 13 of 2nd Embodiment.

以上により、本実施形態に係る電子デバイス70の基本構造が完成する。   As described above, the basic structure of the electronic device 70 according to the present embodiment is completed.

上記した本実施形態では、図14(c)に示したように、ポリパラキシリレン薄膜33を除去する際にレジスト61をマスクにするので、レジスト61を塗布する領域の広さを調節することで、底面30cの一部領域に残るポリパラキシリレン薄膜33の面積を制御できる。 In the present embodiment described above, as shown in FIG. 14C, the resist 61 is used as a mask when the polyparaxylylene thin film 33 is removed, so that the area of the region to which the resist 61 is applied is adjusted. Thus, the area of the polyparaxylylene thin film 33 remaining in a partial region of the bottom surface 30c can be controlled.

これにより、溝30bの内面における冷却流体Cの接触角を場所により変えることが可能となるため、マイクロチャネル内における冷却流体Cの流速を調節でき、電子デバイス70毎に冷却効率にばらつきが発生するのを抑制できる。   As a result, the contact angle of the cooling fluid C on the inner surface of the groove 30b can be changed depending on the location. Therefore, the flow rate of the cooling fluid C in the microchannel can be adjusted, and the cooling efficiency varies for each electronic device 70. Can be suppressed.

なお、底面30cに残すポリパラキシリレン薄膜33の面積は、インクジェット装置から滴下するレジスト61の液滴のサイズによっても調節できる。 The area of the polyparaxylylene thin film 33 left on the bottom surface 30c can also be adjusted by the size of the droplets of the resist 61 dropped from the ink jet apparatus.

図15(a)、(b)は、このようにレジストの液滴のサイズでポリパラキシリレン薄膜33の面積を調節する場合の断面図である。 FIGS. 15A and 15B are cross-sectional views in the case where the area of the polyparaxylylene thin film 33 is adjusted by the size of the resist droplets as described above.

図15(a)に示すように、この例では、先の図14(b)の場合と比較して、レジスト61の幅が狭い。   As shown in FIG. 15A, in this example, the width of the resist 61 is narrower than in the case of FIG. 14B.

そのため、図15(b)に示すように、このレジスト61がマスクとなって残るポリパラキシリレン薄膜33の幅も先の図14(c)におけるよりも狭くできる。 Therefore, as shown in FIG. 15B, the width of the polyparaxylylene thin film 33 that remains with the resist 61 as a mask can be made narrower than in FIG. 14C.

(その他の実施形態)
第1〜第3実施形態では、溝30bの内面における冷却流体Cの接触角を変えるためにポリパラキシリレン薄膜33の一部を除去したが、接触角の制御方法はこれに限定されない。
(Other embodiments)
In the first to third embodiments, a part of the polyparaxylylene thin film 33 is removed to change the contact angle of the cooling fluid C on the inner surface of the groove 30b, but the method for controlling the contact angle is not limited to this.

図11に示したように、接触角はポリパラキシリレン薄膜33の膜厚に依存するので、ポリパラキシリレン薄膜33を除去する工程を省いて、ポリパラキシリレン薄膜33の膜厚で接触角を制御してもよい。 As shown in FIG. 11, the contact angle is dependent on the thickness of the polyparaxylylene film 33, by omitting the step of removing the polyparaxylylene film 33, contact with a film thickness of polyparaxylylene film 33 The corner may be controlled.

この場合、完成後の電子デバイスにおいては、図16に示されるように、溝30bの内面の全面にポリパラキシリレン薄膜33が形成されている状態になる。 In this case, in the completed electronic device, as shown in FIG. 16, the polyparaxylylene thin film 33 is formed on the entire inner surface of the groove 30b.

また、マイクロチャネルチップ30による冷却の対象となる電子部品は一つに限定されず、複数の電子部品をマイクロチャネルチップ30で冷却するようにしてもよい。   Further, the number of electronic components to be cooled by the microchannel chip 30 is not limited to one, and a plurality of electronic components may be cooled by the microchannel chip 30.

図17(a)、(b)は、複数の電子部品を冷却の対象とした電子デバイスの断面図である。   17A and 17B are cross-sectional views of an electronic device in which a plurality of electronic components are to be cooled.

このうち、図17(a)の例では、電子部品40として、薄厚化されたシリコン基板を備えた半導体素子を用いる。   Among these, in the example of FIG. 17A, a semiconductor element provided with a thin silicon substrate is used as the electronic component 40.

そして、その電子部品40の表面にポリパラキシリレン薄膜65を塗布し、そのポリパラキシリレン薄膜65を介してCPU等の他の電子部品60を電子部品40に接続する。 Then, a polyparaxylylene thin film 65 is applied to the surface of the electronic component 40, and another electronic component 60 such as a CPU is connected to the electronic component 40 through the polyparaxylylene thin film 65.

図2(b)に示したように、マイクロチャネルと熱源との間隔が0でなくても、その間隔が十分に狭ければ冷却性能の向上が見込まれる。   As shown in FIG. 2B, even if the distance between the microchannel and the heat source is not zero, the cooling performance is expected to be improved if the distance is sufficiently narrow.

よって、図17(a)のようにマイクロチャネルチップ30と電子部品60との間に電子部品40が介在しても、当該電子部品40の厚さが十分に薄ければ、各電子部品40、60を効率的に冷却することができる。   Therefore, even if the electronic component 40 is interposed between the microchannel chip 30 and the electronic component 60 as shown in FIG. 17A, if the electronic component 40 is sufficiently thin, each electronic component 40, 60 can be efficiently cooled.

一方、図17(b)の例では、マイクロチャネルチップ30の二つの主面30x、30yのうち、電子部品40が接続されていない方の主面30yに、ポリパラキシリレン薄膜33を介してCPU等の他の電子部品70を接続する。 On the other hand, in the example of FIG. 17B, of the two main surfaces 30x and 30y of the microchannel chip 30, the main surface 30y to which the electronic component 40 is not connected is interposed via the polyparaxylylene thin film 33. Another electronic component 70 such as a CPU is connected.

この場合も、各溝30bを十分に深く形成することで、各溝30b内の冷却流体Cが電子部品70の表面の近傍を流れるようになり、図2(b)の計算結果のような高い冷却効率で電子部品70を冷却することができる。   Also in this case, by forming each groove 30b sufficiently deep, the cooling fluid C in each groove 30b flows in the vicinity of the surface of the electronic component 70, which is as high as the calculation result of FIG. The electronic component 70 can be cooled with the cooling efficiency.

以上説明した各実施形態に関し、更に以下の付記を開示する。   The following additional notes are disclosed for each embodiment described above.

(付記1) 表面に複数の溝が形成された基体と、
ポリパラキシリレンを介して主面が前記基体の前記表面に接続された電子部品とを有し、
前記主面と前記溝により冷却流体が通る通路が画定され、
前記溝の内面に前記ポリパラキシリレンが存在することを特徴とする電子デバイス。
(Supplementary note 1) a substrate having a plurality of grooves formed on the surface;
An electronic component having a principal surface connected to the surface of the substrate via polyparaxylylene ,
A passage through which a cooling fluid passes is defined by the main surface and the groove,
An electronic device, wherein the polyparaxylylene is present on the inner surface of the groove.

(付記2) 前記ポリパラキシリレンは、前記溝の内面の全面に存在することを特徴とする付記1に記載の電子デバイス。 (Additional remark 2) The said polyparaxylylene exists in the whole surface of the inner surface of the said groove | channel, The electronic device of Additional remark 1 characterized by the above-mentioned.

(付記3) 前記ポリパラキシリレンは、前記溝の内面の一部領域において除去されたことを特徴とする付記1に記載の電子デバイス。 (Supplementary note 3) The electronic device according to supplementary note 1, wherein the polyparaxylylene is removed in a partial region of the inner surface of the groove.

(付記4) 前記一部領域は、前記溝の底面における領域であることを特徴とする付記1に記載の電子デバイス。   (Additional remark 4) The said partial area is an area | region in the bottom face of the said groove | channel, The electronic device of Additional remark 1 characterized by the above-mentioned.

(付記5) 前記電子部品の上に、ポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする付記1〜4のいずれかに記載の電子デバイス。 (Supplementary Note 5) The electronic device according to any one of Supplementary Notes 1 to 4, wherein another electronic component is connected to the electronic component via polyparaxylylene .

(付記6) 前記基体の前記表面は、該基体の二つの主面のうちの一方の主面であり、
前記基体の前記二つの主面のうち、他方の主面にポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする付記1〜4のいずれかに記載の電子デバイス。
(Additional remark 6) The said surface of the said base | substrate is one main surface of the two main surfaces of this base | substrate,
The electronic device according to any one of appendices 1 to 4, wherein another electronic component is connected to the other main surface of the two main surfaces of the base via polyparaxylylene .

(付記7) 表面に複数の溝が形成された基体を用意し、前記表面と前記溝の内面にポリパラキシリレン薄膜を形成する工程と、
前記ポリパラキシリレン薄膜を加熱しながら、前記基体の前記表面の上の前記ポリパラキシリレン薄膜に電子部品の主面を押し当てることにより、前記ポリパラキシリレン薄膜を介して前記基体と前記電子部品とを接続する工程と、
を有することを特徴とする電子デバイスの製造方法。
(Supplementary Note 7) A step of preparing a base having a plurality of grooves formed on the surface, and forming a polyparaxylylene thin film on the surface and the inner surface of the grooves;
While heating the polyparaxylylene film, by pressing the main surface of the electronic component on the polyparaxylylene film on said surface of said substrate, said and said substrate through said polyparaxylylene film Connecting electronic components; and
A method for manufacturing an electronic device, comprising:

(付記8) 前記基体と前記電子部品とを接続する前に、前記溝の底面における前記ポリパラキシリレン薄膜にレーザを照射し、該レーザが照射された部分の前記ポリパラキシリレン薄膜を除去する工程とを更に有することを特徴とする付記7に記載の電子デバイスの製造方法。 Before connecting the (Supplementary Note 8) The substrate and the electronic component, a laser is irradiated on the polyparaxylylene film in the bottom of the trench, removing the polyparaxylylene film portion the laser is irradiated The method of manufacturing an electronic device according to appendix 7, further comprising a step of:

(付記9) 前記基体と前記電子部品とを接続した後、前記溝内に酸素プラズマを供給して、前記溝の内面に形成された前記ポリパラキシリレン薄膜の一部を除去することを特徴とする付記7に記載の電子デバイスの製造方法。 (Additional remark 9) After connecting the said base | substrate and the said electronic component, oxygen plasma is supplied in the said groove | channel, and a part of said polyparaxylylene thin film formed in the inner surface of the said groove | channel is removed, It is characterized by the above-mentioned. The manufacturing method of the electronic device of Claim 7.

(付記10) 前記基体と前記電子部品とを接続した後、前記溝の底面における前記ポリパラキシリレン薄膜の上にレジストを塗布する工程と、
前記基体と前記電子部品とを接続した後、前記溝内に酸素プラズマを供給することにより、前記レジストをマスクにしながら、該レジストで覆われていない部分の前記ポリパラキシリレン薄膜を除去しつつ、前記レジストの下に前記ポリパラキシリレン薄膜を残す工程とを更に有することを特徴とする付記7に記載の電子デバイスの製造方法。
(Appendix 10) After connecting the base body and the electronic component, applying a resist on the polyparaxylylene thin film on the bottom surface of the groove;
After connecting the base and the electronic component, oxygen plasma is supplied into the groove to remove a portion of the polyparaxylylene thin film not covered with the resist while using the resist as a mask. The method of manufacturing an electronic device according to appendix 7, further comprising a step of leaving the polyparaxylylene thin film under the resist.

(付記11) 前記ポリパラキシリレン薄膜を形成する工程の前に、前記基体の前記表面にレジストパターンを形成する工程と、
前記レジストパターンをマスクにしながら、エッチング雰囲気中にエッチングガスと成膜ガスとを交互に供給するDRIE(Deep Reactive Ion Etching)法を用いて、前記基体に前記溝を形成する工程とを更に有することを特徴とする付記7に記載の電子デバイスの製造方法。
(Appendix 11) Before the step of forming the polyparaxylylene thin film, a step of forming a resist pattern on the surface of the substrate;
The method further includes the step of forming the groove in the substrate using a DRIE (Deep Reactive Ion Etching) method in which an etching gas and a film forming gas are alternately supplied into an etching atmosphere while using the resist pattern as a mask. The manufacturing method of the electronic device of Claim 7 characterized by these.

1、5、30…マイクロチャネルチップ、1a…マイクロチャネル、1b…下面、5a…溝、5b…表面、6…電子部品、6a…主面、10…建屋、11…循環ユニット、12…熱交換器、13…ポンプ、14…サーバ、17…第1の循環ライン、18…第2の循環ライン、19…ブレード、25…床面、30a…表面、30b…溝、30c…底面、30d…側面、31…フォトレジスト、32…レジストパターン、32a…窓、33…ポリパラキシリレン薄膜、40、60、70…電子部品、40a、30x、30y…主面、51、52…第1及び第2のマニフォルド、53…酸素プラズマ発生器、54…配管、61…レジスト、100…蒸着装置、101…本体、102…セル、103…加熱管、104…チャンバ、105…載置台、109…ダイマー。 DESCRIPTION OF SYMBOLS 1, 5, 30 ... Micro channel chip, 1a ... Micro channel, 1b ... Lower surface, 5a ... Groove, 5b ... Surface, 6 ... Electronic component, 6a ... Main surface, 10 ... Building, 11 ... Circulation unit, 12 ... Heat exchange 13 ... Pump, 14 ... Server, 17 ... First circulation line, 18 ... Second circulation line, 19 ... Blade, 25 ... Floor surface, 30a ... Surface, 30b ... Groove, 30c ... Bottom surface, 30d ... Side surface , 31 ... photoresist, 32 ... resist pattern, 32a ... window, 33 ... polyparaxylylene film, 40, 60, 70 ... electronic component, 40a, 30x, 30y ... major surface, 51, 52 first and second Manifold, 53 ... oxygen plasma generator, 54 ... piping, 61 ... resist, 100 ... vapor deposition apparatus, 101 ... main body, 102 ... cell, 103 ... heating pipe, 104 ... chamber, 105 ... mounting table, 1 9 ... dimer.

Claims (7)

表面に複数の溝が形成された基体と、
ポリパラキシリレンを介して主面が前記基体の前記表面に接続された電子部品とを有し、
前記主面と前記溝により冷却流体が通る通路が画定され、
前記溝の内面に前記ポリパラキシリレンが存在することを特徴とする電子デバイス。
A base having a plurality of grooves formed on the surface;
An electronic component having a principal surface connected to the surface of the substrate via polyparaxylylene ,
A passage through which a cooling fluid passes is defined by the main surface and the groove,
An electronic device, wherein the polyparaxylylene is present on the inner surface of the groove.
前記ポリパラキシリレンは、前記溝の内面の全面に存在することを特徴とする請求項1に記載の電子デバイス。 The electronic device according to claim 1, wherein the polyparaxylylene is present on the entire inner surface of the groove. 前記ポリパラキシリレンは、前記溝の内面の一部領域において除去されたことを特徴とする請求項1に記載の電子デバイス。 The electronic device according to claim 1, wherein the polyparaxylylene is removed in a partial region of the inner surface of the groove. 前記一部領域は、前記溝の底面における領域であることを特徴とする請求項に記載の電子デバイス。 The electronic device according to claim 3 , wherein the partial region is a region on a bottom surface of the groove. 前記電子部品の上に、ポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする請求項1〜4のいずれか1項に記載の電子デバイス。 The electronic device according to claim 1, wherein another electronic component is connected to the electronic component via polyparaxylylene . 前記基体の前記表面は、該基体の二つの主面のうちの一方の主面であり、
前記基体の前記二つの主面のうち、他方の主面にポリパラキシリレンを介して他の電子部品が接続されたことを特徴とする請求項1〜4のいずれか1項に記載の電子デバイス。
The surface of the substrate is one of the two principal surfaces of the substrate;
5. The electron according to claim 1, wherein another electronic component is connected to the other main surface of the two main surfaces of the base via polyparaxylylene. device.
表面に複数の溝が形成された基体を用意し、前記表面と前記溝の内面にポリパラキシリレン薄膜を形成する工程と、
前記ポリパラキシリレン薄膜を加熱しながら、前記基体の前記表面の上の前記ポリパラキシリレン薄膜に電子部品の主面を押し当てることにより、前記ポリパラキシリレン薄膜を介して前記基体と前記電子部品とを接続する工程と、
を有することを特徴とする電子デバイスの製造方法。
Preparing a base having a plurality of grooves formed on the surface, and forming a polyparaxylylene thin film on the surface and the inner surface of the grooves;
While heating the polyparaxylylene film, by pressing the main surface of the electronic component on the polyparaxylylene film on said surface of said substrate, said and said substrate through said polyparaxylylene film Connecting electronic components; and
A method for manufacturing an electronic device, comprising:
JP2010152272A 2010-07-02 2010-07-02 Electronic device and manufacturing method thereof Expired - Fee Related JP5577897B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010152272A JP5577897B2 (en) 2010-07-02 2010-07-02 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010152272A JP5577897B2 (en) 2010-07-02 2010-07-02 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012015415A JP2012015415A (en) 2012-01-19
JP5577897B2 true JP5577897B2 (en) 2014-08-27

Family

ID=45601464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010152272A Expired - Fee Related JP5577897B2 (en) 2010-07-02 2010-07-02 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5577897B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6615913B2 (en) * 2015-06-04 2019-12-04 レイセオン カンパニー Microhose for integrated circuit and device level cooling
FR3060846B1 (en) * 2016-12-19 2019-05-24 Institut Vedecom PROCESS FOR INTEGRATING POWER CHIP AND BAR BUS FORMING THERMAL DISSIPATORS

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212954A (en) * 1988-06-30 1990-01-17 Fujitsu Ltd Semiconductor device
JPH05251601A (en) * 1992-03-05 1993-09-28 Toshiba Corp Manufacture of semiconductor substrate
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
JP3675688B2 (en) * 2000-01-27 2005-07-27 寛治 大塚 Wiring board and manufacturing method thereof
FR2904145B1 (en) * 2006-07-20 2008-10-17 Commissariat Energie Atomique ELECTRONIC HEAT TRANSFER COMPONENT BY EBULLITION AND CONDENSATION AND METHOD FOR MANUFACTURING THE SAME
JP5125242B2 (en) * 2007-06-14 2013-01-23 株式会社トッパンNecサーキットソリューションズ Semiconductor device mounting structure, printed wiring board, and manufacturing method thereof
WO2010005062A1 (en) * 2008-07-09 2010-01-14 国立大学法人東北大学 Functional device and manufacturing method therefor

Also Published As

Publication number Publication date
JP2012015415A (en) 2012-01-19

Similar Documents

Publication Publication Date Title
Hanks et al. Nanoporous membrane device for ultra high heat flux thermal management
Drummond et al. Characterization of hierarchical manifold microchannel heat sink arrays under simultaneous background and hotspot heating conditions
Sharma et al. A novel method of energy efficient hotspot-targeted embedded liquid cooling for electronics: An experimental study
Ju et al. Planar vapor chamber with hybrid evaporator wicks for the thermal management of high-heat-flux and high-power optoelectronic devices
EP1768179B1 (en) Chip cooling system
US9252069B2 (en) High power module cooling system
EP2973697B1 (en) Method of creating a coolant channel in a semiconductor wafer assembly
US10006720B2 (en) System for using active and passive cooling for high power thermal management
Drummond et al. Evaporative intrachip hotspot cooling with a hierarchical manifold microchannel heat sink array
JP5725163B2 (en) Three-dimensional mounting semiconductor device and manufacturing method thereof
US10170392B2 (en) Wafer level integration for embedded cooling
Koukoravas et al. Spatially-selective cooling by liquid jet impinging orthogonally on a wettability-patterned surface
CN102148207A (en) Direct liquid-contact micro-channel heat transfer devices, methods of temperature control for semiconductive devices, and processes of forming same
JP6119352B2 (en) Semiconductor device and manufacturing method thereof
US10784115B2 (en) Method of etching microelectronic mechanical system features in a silicon wafer
US20230260870A1 (en) Directly impinging pressure modulated spray cooling and methods of target temperature control
Hsu et al. Enhanced immersion cooling using two-tier micro-and nano-structures
JP5577897B2 (en) Electronic device and manufacturing method thereof
Seo et al. Plant leaf inspired evaporative heat sink with a binary porous structure
Koukoravas et al. Wettability-confined liquid-film convective cooling: Parameter study
Zheng et al. Silicon interposer with embedded microfluidic cooling for high-performance computing systems
Joshi et al. Keynote Lecture: Micro and Meso Scale Compact Heat Exchangers in Electronics Thermal Management–Review
JP6131730B2 (en) Semiconductor device and cooling method thereof
EP4109688B1 (en) Integrated heat spreader
JP2014120516A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5577897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees