[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5560285B2 - 試料処理装置、試料処理システム及び試料の処理方法 - Google Patents

試料処理装置、試料処理システム及び試料の処理方法 Download PDF

Info

Publication number
JP5560285B2
JP5560285B2 JP2011541924A JP2011541924A JP5560285B2 JP 5560285 B2 JP5560285 B2 JP 5560285B2 JP 2011541924 A JP2011541924 A JP 2011541924A JP 2011541924 A JP2011541924 A JP 2011541924A JP 5560285 B2 JP5560285 B2 JP 5560285B2
Authority
JP
Japan
Prior art keywords
vuv
sample
plasma
light
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011541924A
Other languages
English (en)
Other versions
JPWO2011062162A1 (ja
Inventor
成一 渡辺
豊 高妻
徹 荒巻
尚輝 安井
紀彦 池田
博昭 瀧川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2011541924A priority Critical patent/JP5560285B2/ja
Publication of JPWO2011062162A1 publication Critical patent/JPWO2011062162A1/ja
Application granted granted Critical
Publication of JP5560285B2 publication Critical patent/JP5560285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32807—Construction (includes replacing parts of the apparatus)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32871—Means for trapping or directing unwanted particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、試料処理装置、試料処理システム及び試料の処理方法に係り、特に、プラズマ光源によるＶＵＶ光（真空紫外光）を用いて試料の処理を行う試料処理装置に関する。本発明は、さらに、ＶＵＶ光を用いてパターン状のラインの側面あるいはライン幅の凹凸を低減することのできる試料処理システム及び試料処理方法に関する。
半導体素子基板（ウェハ）等の試料に、ＶＵＶ（Vacuum Ultra-Violet）光を照射して処理を施すものとして、ＶＵＶ光（真空紫外光）処理装置が開発されつつある。
従来の波長２００nm以下のエキシマランプ等を用いたＶＵＶ光（真空紫外光）処理装置は、例えば、特許文献１に記載のように、管状のエキシマランプを複数設置し、被加工試料であるウェハに真空紫外光を照射し、ウェハを処理することが一般的である。
このような、エキシマランプを用いた従来のＶＵＶ光（真空紫外光）処理装置においては、例えば、波長２００nm以下の誘電体バリア放電を用いた円筒状エキシマランプがランプハウス内に設置されている。円筒状エキシマランプは、波長１７２nmのエキシマ光を放出するＸｅエキシマランプを使用する場合が多い。処理室内には、被処理材である例えば直径３００mmのウェハが、ウェハステージ上に載置される。またランプハウスと処理室の間には、円筒状エキシマランプから放射される真空紫外光が、ウェハに照射されるように、真空紫外光を透過することができる窓が設置されている。この場合、窓材としては、例えば、波長１７２nmのエキシマ光が透過可能な合成石英のフラットな板が使用される。ランプハウスと処理室は、窓で隔壁されている。
ランプハウスには、ガス導入口とガス排出口が設けられており、この場合、Ｎ２ガスを導入し、ランプハウス内をＮ２に置換することにより、空気中のＯ２による真空紫外光の減衰を抑制している。同時に、Ｎ２ガス導入により、円筒状エキシマランプ及び窓を冷却し、合成石英の温度増加による、真空紫外光の透過限界のシフトに伴う真空紫外光の光強度減少を軽減している。同様に、処理室にも、ガス導入口とガス排出口が設けられており、この場合、Ｎ２ガスを導入し、処理室内をＮ２に置換することにより、真空紫外光の空気中のＯ２による減衰を抑制している。
また、別の例では、処理室に設けた真空排気口と真空排気システムにより、処理室内を真空とし、ウェハに真空紫外光を照射する。更に別の例では、処理室に設けた真空排気口およびガス導入口と真空排気システムおよびガス供給システムにより、処理内を真空排気後、ガスを導入し、減圧下で、ウェハに真空紫外光を照射する。
ＶＵＶ（真空紫外光）処理装置のアプリケーションには、Ｌｏｗ−ｋキュア、ポストリソグラフィ（リソグラフィ後のレジストＬＷＲ低減、即ちＶＵＶキュア）等がある。このうち、レジストＬＷＲ低減に関する技術としては、特許文献２のように、ＨＢｒプラズマ、Ｎ２プラズマ等によるプラズマ処理、即ちプラズマキュアでのレジストＬＷＲ低減がある。
半導体集積回路の集積度を上げるには、微細パターンを形成する技術が必要であり、一般に、半導体製造工程では、フォトリソグラフィー技術が用いられる。
フォトリソグラフィー技術では、まず、半導体基板上に積層された薄膜の上に、フォトレジスト材料を塗布し、露光装置により紫外線等を照射する。これにより、フォトマスクに形成されている回路パターンは前記レジスト材料に転写され、転写されたレジスト材料には、さらに現像処理を施す。
現像されたフォトレジストの回路パターンを下地の積層化された薄膜に転写する処理には、一般にプラズマ処理装置が用いられる。通常、プラズマ処理装置は、真空容器、該真空容器内に形成される処理室内を所定圧力に保つ排気系、プラズマ用ガスの供給系、ウェハを載置して固定するウェハ載置用電極、およびプラズマを生成するためのアンテナを含む上部電極を備える。処理室内には、処理ガスを導入し、導入した処理ガス（混合ガス）内でグロー放電を発生させることによりプラズマを生成させる。生成したプラズマにより反応性の高いラジカル、イオンを発生させることにより、エッチング処理を行う。
エッチング処理により微細ゲート電極を形成する方法については、例えば特許文献３には、半導体基板上に絶縁膜、導電層、有機材料層を形成し、前記有機材料層の上にフォトリソグラフィー技術を用いてマスク寸法βの第１のマスクパターンを形成し、Ｃｌ２とＯ２の混合ガスを用いて前記有機材料層をエッチングするとともに第１のマスクパターンをシュリンクさせてマスク寸法Y（＜β）の第２のマスクパターンを形成し、第２のマスクパターンを用いて導電層をエッチングして、マスク寸法βより寸法の小さいゲート電極を得ることが示されている。
また、レジストのエッチング耐性を改善する方法としては、電子線を照射することによりフォトレジストをキュアするプロセス（特許文献４参照）、あるいは、現像して得られたレジストパターンに波長２００nm以下の真空紫外光を照射しキュアするプロセス（特許文献５参照）が示されている。
特開２００５-１５８７９６号公報 特開２００８-１９８９８８号公報 特開２００１−３０８０７６号公報 特開２００３−３１６０１９号公報 特開２００５−１９７３４９号公報
特許文献１のように、管状のエキシマランプを複数設置し、被処理材であるウェハに真空紫外光を照射し、ウェハを処理することが一般的である。真空紫外光の照射光強度の安定性、経時変化については、十分に考慮されていなかった。エキシマランプの寿命は、通常、１０００〜１５００時間の点灯で、初期の光強度の７５〜５０％に減少するのが一般的である。またエキシマランプの光強度の減衰特性は、個々のランプでバラツキがあるため、特許文献１に記載のように管状のエキシマランプを複数設置する場合、光強度の経時変化ばかりでなく、ウェハ面内均一性の経時変化についても配慮する必要があるが、従来この点に関して、十分に考慮されていなかった。
上記状況下で、Ｎ２ガス導入による、円筒状エキシマランプ及び窓の冷却は十分でなく、合成石英の温度増加に起因した経時変化抑制が困難であることが分かる。また複数のエキシマランプを使用する場合には、各エキシマランプの経時変化にバラツキが生じるため、ウェハに照射する光強度の均一性を維持することも困難である。また、封入されたガスのリークやランプの壁面温度の上昇に伴う圧力変化や、管壁とガスとの反応等によるガス組成の変化、エキシマランプの管壁材料の真空紫外光の透過特性の変化に起因する長期的な経時変化も生じる。最終的には、エキシマランプは、一定光量以下になると、交換するのが通常であり、交換しない場合は、ある時間で、不点灯となるケースが多い。従って、エキシマランプは消耗品であり、ランニングコストが高価となると言う課題がある。
一方、特許文献２に開示されたプラズマキュアでは、プラズマ処理の再現性が良く、経時変化が小さい。しかし、発明者等の研究によれば、プラズマキュア後のレジストパターン幅（ＣＤ）の変化、特に疎パターン部と密パターン部でのＣＤ変化の差、即ち、疎密差が大きくなる。換言すると、プラズマキュアは、レジストＬＷＲ低減と疎密ＣＤ差低減とを両立することが困難である。特許文献２の発明では、この点については、十分に考慮されていない。
以上のように、従来の波長２００nm以下のエキシマランプ等を用いたＶＵＶ光（真空紫外光）処理装置では、真空紫外光のウェハへの照射光強度の経時変化については、十分が配慮がされておらず、ウェハを再現性良く処理することが困難であるという課題があった。
また、従来のプラズマ処理装置では、ウェハを再現性良く処理することができるものの、疎密ＣＤ差低減が困難であると言う課題があった。
さらに、フォトリソグラフィー技術における露光処理では、露光光の短波長化による解像度の向上が進められており、KrF（クリプトン・フッ素）エキシマレーザー（波長２４８nm）に代わってArF（アルゴン・フッ素）エキシマレーザー（波長１９３nm）によるドライ露光、液浸露光が主流となっており、将来的にはダブルパターニング技術やEUV（Extreme Ultra Violet）露光が予定されている。
フォトリソグラフィー技術における露光では、露光した光がレジスト底部にまで十分な強度をもって到達することが必要である。しかし、薄膜表面での反射や段差部等での乱反射により、フォトレジスト材料の不必要な部分が感光し、また感光の不均一が生じる。このような場合には、現像した際に形成されたフォトレジストの回路パターンの表面あるいは側面には不必要な凹凸が発生する。
また、レジストポリマーサイズの不均一、ポリマーの凝集、化学増幅反応における酸拡散の不均一によってもレジスト表面あるいは側面に不必要な凹凸が形成される。
また、微細化に対応するため、フォトレジスト材料は露光光源に応じて分子構造が改良されており、これに伴い、フォトレジストマスクパターンのプラズマエッチング耐性の低下あるいは初期膜厚の不足が新たな課題となってきた。
プラズマエッチング耐性の低下あるいは初期膜厚の不足は、これに起因してマスクパターンにおけるライン側面の凹凸（LER; Line Edge Roughness）あるいはライン幅の凹凸（LWR; Line Width Roughness）が増加する。この現象は、今後の微細化の加速に際して、これまで以上に半導体デバイス特性に影響を与えるものと考えられる。
また、プラズマエッチング装置を用い、前記凹凸が形成されたフォトレジスト回路パターンをマスクとして、下地の積層化された薄膜のエッチング処理を行うと、エッチング処理された下地の薄膜の側面にも、フォトレジストの表面あるいは側面と同様の凹凸が形成されることになる。
本発明の目的は、ウェハの全面に再現性良く真空紫外光を照射し、再現性良くウェハを処理することに好適な、ＶＵＶ光を用いた試料処理装置を提供することにある。
本発明の他の目的は、試料面内の均一性に優れた試料処理装置を提供することにある。
本発明の他の目的は、ＶＵＶ透過率を向上させ、効率的にウェハをＶＵＶ光処理することができる試料処理装置を提供することにある。
さらに、本発明の他の目的は、配線パターンの形成工程において、半導体基板上に形成されたフォトレジスト膜の表面あるいは側面に生じる凹凸を抑制して高精度なエッチング処理が実現可能な、プラズマ処理技術を提供することにある。
上記目的を達成するために、本発明のＶＵＶ光処理装置は、プラズマ生成ガスが供給され、減圧排気される容器と、前記容器内において、電磁波が供給され、該容器内上部に形成されるプラズマ生成空間と、前記容器の下部に設けられ、試料を配置する試料台と、前記試料台と前記プラズマ生成空間との間に前記容器内雰囲気と連通可能な処理空間を形成するようにして設けられた光学フィルタとを備え、前記光学フィルタは、前記処理空間へのイオン、電子、ラジカルを遮断する機能を有することを特徴とする。
本発明によれば、プラズマ光源を採用することで、試料の全面に再現性良く真空紫外光を照射し、再現性良く、試料をＶＵＶ光（真空紫外線）処理することができるという効果がある。
また、プラズマ光源を採用することで、試料面内の均一性に優れた試料処理装置を提供できる。
さらに、フィルタの板厚を極力薄くして、ＶＵＶ透過率を向上させ、効率的にウェハをＶＵＶ光処理することができる。
また、本発明の他の特徴によれば、半導体基板上に形成されたフォトレジスト膜の表面あるいは側面の生じる凹凸を抑制して高精度なエッチング処理を実現することができる。
本発明の第１の実施例になる、有磁場マイクロ波プラズマ光源を用いたＶＵＶ光（真空紫外光）による試料処理装置の縦断面図である。 第１の実施例において、ＶＵＶ透過窓（ＶＵＶ透過フィルタ）として合成石英を用いた場合の、ＶＵＶ光（真空紫外光）の透過特性を示す図である。 第１の実施例における、コントローラによる制御のフローチャートである。 第１の実施例になる試料処理装置の動作を説明する図である。 第１の実施例になる試料処理装置の動作を説明する図である。 第１の実施例になる試料処理装置の動作を説明する図である。 第１の実施例になる試料処理装置の動作を説明する図である。 プラズ生成用のガスであるＮ２で放射されるＮのＶＵＶスペクトルを示す（参考文献：ＮＩＳＴデータを参考に作成）図である。 プラズ生成用のガスであるＨＢｒで放射されるＢｒのＶＵＶスペクトルを示す（参考文献：ＮＩＳＴデータを参考に作成）図である。 本発明の実施例における、プラズマ光源を用いたＶＵＶキュアの処理状況を説明する図である。 本発明の実施例において、ＶＵＶキュアにおけるＶＵＶ光の積算光量とＬＷＲ（初期ＬＷＲからの変化率）との関係を示す図である。 本発明の実施例において、ＶＵＶキュアにおけるＶＵＶ光の積算光量と疎部と密部のＣＤ変化率との関係を示す図である。 図７Ｂのデータをもとに、本発明の実施例における、ＶＵＶ光の積算光量と疎密ＣＤ差との関係を示す図である。 比較例における、プラズマ光源を用いたＶＵＶキュアの処理状況を説明する図である。 比較例において、プラズマキュアにおけるプラズマキュア時間とレジストＬＷＲ低減率との関係を示す図である。 比較例において、プラズマキュア時間と疎部と密部のＣＤ変化率との関係を示す図である。 図９Ｂのデータをもとに、比較例における、プラズマキュア時間と疎密ＣＤ差との関係を示す図である。 本発明の第２の実施例である有磁場マイクロ波プラズマ光源を用いたＶＵＶ光（真空紫外光）による、試料処理装置の要部の縦断面図である。 第２の実施例になる試料処理装置の動作を説明する図である。 本発明の第３の実施例になる有磁場マイクロ波プラズマ光源を用いたＶＵＶ光（真空紫外光）による、試料処理装置の縦断面図である。 第３の実施例における、コントローラによる制御のフローチャートである。 発明の第４の実施例になる有磁場マイクロ波プラズマ光源によるＶＵＶ（真空紫外光）処理装置の、縦断面図である。 本発明の第５の実施例である円筒状誘導結合型（ＩＣＰ）プラズマ光源によるＶＵＶ（真空紫外光）処理装置の、縦断面図である。 本発明の第５の実施例における、ＶＵＶ光強度分布の補正機能を備えたＶＵＶ透過フィルタの縦断面図である。 本発明の第６の実施例である平板状誘導結合型（ＩＣＰあるいはＴＣＰ）プラズマ光源による、ＶＵＶ（真空紫外光）処理装置の縦断面図である。 本発明の第６の実施例における、ＶＵＶ光強度分布の補正機能を備えたＶＵＶ透過フィルタの縦断面図である。 本発明の第７の実施例である台形状誘導結合型（ＩＣＰ）プラズマ光源によるＶＵＶ（真空紫外光）処理装置の、縦断面図である。 本発明の第８の実施例になる、ＶＵＶ光強度分布の補正機能を備えたＶＵＶ透過フィルタの縦断面図である。 図１７ＡのＶＵＶ透過フィルタにおける光強度補正貫通の貫通パターンの例である。 本発明の第９の実施形態に係るプラズマエッチング処理装置の構成概略を示す図である。 第９の実施形態における真空紫外線照射ユニットの例を示す図である。 エッチング処理（比較例）を説明する図である。 本発明の第１０の実施形態に係るエッチング処理を説明する図である。 第１０の実施形態による、真空紫外線照射の効果を示す図である。 第１０の実施形態による、ライン幅の凹凸（LWR）に与える効果を説明する図である。 本発明の第１１の実施例であるプラズマ光源を用いたＶＵＶ光（真空紫外光）による、試料処理装置の要部の縦断面図である。 第１１の実施例になる試料処理装置の動作を説明する図である。
本発明の代表的な実施例によれば、試料処理装置は、
ガス供給装置と真空排気装置が接続され、内部が減圧可能な容器と、
該容器の内部のプラズマ生成空間にプラズマを発生させるプラズマ発生手段から成る、２００nm以下の波長を含むＶＵＶ光を発するプラズマ光源と、
プラズマ光源と被処理試料との間に、前記２００nm以下の波長を含むＶＵＶ光を透過するが、前記プラズマ中の電子、イオン、ラジカルを透過せず、前記被処理試料よりも外径サイズが大きいＶＵＶ透過フィルタと
を備えている。
上記ＶＵＶ透過フィルタは、例えば、合成石英、ＭｇＦ２、ＣａＦ２、ＬｉＦ、サファイア等を用いて構成されている。
これらの構成により、前記被処理試料の全面に再現性良く真空紫外光を照射し、再現性良く前記被処理試料を処理することに好適なＶＵＶ（真空紫外線）処理装置を提供することができる。
以下、本発明の実施例を、図を参照しながら詳細に説明する。
本発明の第一の実施例を、図１乃至図９Ｃを参照しながら説明する。
まず、図１に、第１の実施例である有磁場マイクロ波プラズマ光源を用いた、ＶＵＶ光処理装置の縦断面図を示す。
図１において、１はプラズマ生成用のマイクロ波を生成するマグネトロンである。マイクロ波は、矩形導波管２、整合器３、円矩形変換器２１、円形導波管４、空洞共振器５、及び石英板６を介して略円筒状の容器８に導入される。７は容器８の上部に配置された石英シャワープレートであり、ガス配管９から供給されるプラズマ生成用のプロセスガスが容器８に供給される。また、容器８の排気ダクト１２には、開閉バルブ１３及び排気速度可変バルブ１０を介して真空排気装置１４が接続されている。容器８の下部には被処理用のウェハ１５を載置するためのウェハ載置電極１１が設けられている。ウェハ載置電極１１には、ウェハ１５の全体を覆うようにしてＶＵＶ光処理空間１６が設けられている。すなわち、ウェハ載置電極１１のウェハ載置面を囲む位置に配置された環状の可動側壁２７と、この可動側壁に外縁が保持された光学フィルタ２４とで囲まれたＶＵＶ光処理空間１６が形成されている。光学フィルタとしては、例えばＶＵＶ透過フィルタ２４を用いる。容器８内でかつ、ＶＵＶ透過フィルタ２４よりも上側の空間は、プラズマ生成空間１７となっている。容器８の外側には、容器８内に磁場を形成するためのコイル１８、１９、及びヨーク２０が配置されている。また、ＶＵＶ透過フィルタ２４及び環状の可動側壁２７は、上下機構２８により上下動される。
このように、第一の実施例になるＶＵＶ光処理装置は、内部が減圧可能な容器８、及び、この容器の内部に形成されたＶＵＶ光処理空間１６とプラズマ生成空間１７とを備えている。
本実施例のＶＵＶ光処理装置（以下の実施例でも同様）は、コンピュータを含む制御部３００を備えている。制御部３００は、容器内圧力調整ユニット３０１、電源制御ユニット３０２、ガス供給制御ユニット３０３、ＶＵＶ透過フィルタ位置制御ユニット３０４、被処理装置搬送ユニット３０５、ウェハ温度制御ユニット（図示略）等を備えており、これらは、コントローラ３１０で制御される。
容器内圧力調整ユニット３０１は、開閉バルブ１３、排気速度可変バルブ１０、真空排気装置１４を制御して容器８内を、所定の真空度に減圧する。
電源制御ユニット３０２の制御により、マグネトロン１より発振した、周波数２.４５GHzのマイクロ波は、アイソレータ（図示省略）、パワーモニタ（図示省略）、整合器３を経由して矩形導波管２内を矩形TE１０モードで伝播し、円矩形変換器２１を経由して、円形導波管４内を円形TE１１モードで伝播し、空洞共振器５を伝播後、石英板６、石英シャワープレート７を介して、プラズマ生成空間１７に入射される。
ガス供給制御ユニット３０３は、容器８内に新鮮なガスを、ウェハ処理の期間、常時供給する。すなわち、ガス供給制御ユニット３０３により制御されるプラズマ生成用ガスは、マスフローコントローラ（図示省略）を介して、ガス配管９を通り、石英板６と石英シャワープレート７の間を通過して、石英シャワープレート７のガス孔より容器８内のプラズマ生成空間１７に導入される。また、プラズマ生成空間１７は、コイル１８、１９、ヨーク２０により生成される磁場領域内にある。
容器内圧力調整ユニット３０１で制御される排気速度可変バルブ１０により容器８内の圧力を所望の値に調整された後、プラズマ生成空間１７に導入されたプラズマ生成用ガスが、マイクロ波と磁場との相互作用によりプラズマ化される。このプラズマには、２００nm以上の波長のみならず２００nm以下の波長のＶＵＶ光（真空紫外光）が含まれている。
ＶＵＶ光（真空紫外光）を含むプラズマ光源となるプラズマを生成するために、新鮮なガスを常時供給する。プラズマ生成空間１７に供給するガスとしては、Ａｒ、Ｘｅ、Ｈｅ、Ｎｅ、Ｋｒ等の不活性ガス、ＨＢｒ、ＨＣｌ、Ｎ２、Ｏ２、Ｈ２、ＳＦ６、ＮＦ３等の非堆積性ガス、または、これらの混合ガスが用いられる。一例として、プラズマ生成空間１７内には、導入される２.４５GHzのマイクロ波と電子サイクロトロン共鳴（ＥＣＲ）を生じる磁束密度８７５Gaussの磁場領域が、プラズマ生成空間１７の中心軸およびマイクロ波の導入方向に対し垂直に、またプラズマ生成空間１７の中心軸に対する断面方向に対し、全面に形成されている。この２.４５GHzのマイクロ波と８７５Gaussの磁場との相互作用により主に生成されたプラズマより２００nm以下の波長を含むＶＵＶ光（真空紫外光）が放射され、プラズマ光源となる。
ＶＵＶ透過フィルタ位置制御ユニット３０４は、ＶＵＶ透過フィルタ２４の上下機構２８を制御する機能を有しており、ウェハ載置用電極１１にウェハ１５を設置後、ＶＵＶ透過フィルタ２４が下降し、ウェハ１５近傍を処理空間として、概略、密閉することによりＶＵＶ光処理空間１６を構成する。そして、ＶＵＶ光処理後、ＶＵＶ透過フィルタ２４が上昇し、ウェハ１５を搬出する。
被処理装置搬送ユニット３０５は、ウェハ１５を受け渡すための押し上げピン５３（図４Ａ）や、ウェハ搬送用のロボット（図示略）などを備えている。また、ステージ１１に静電気吸着機構（図示省略）等を用いたウェハ固定手段を設ける。
ウェハ温度制御ユニットは、ステージ１１に設けられたチラーユニット（図示省略）による冷媒の循環を制御したり、ヒータを埋設した温調機構５０を制御して、ウェハの温度をする機能を有する。
ＶＵＶ光処理空間１６の内部は、プラズマ生成空間１７と同じく、真空排気装置１４により、例えば１０−３Ｐａ程度の低真空まで減圧される。ＶＵＶ透過フィルタ２４は、その外径サイズＤが被処理材の外径サイズよりも大きい。一例として、被処理材の外径が３００mmの場合、ＶＵＶ透過フィルタ２４の外径Ｄは３５０mm程度、また、被処理材の外径が４５０mmの場合、ＶＵＶ透過フィルタ２４の外径Ｄは５００mm程度が望ましい。また、ＶＵＶ透過フィルタ２４は、プラズマ中の電子、イオン、ラジカルを透過せず、光子すなわち波長２００nm以下の波長を含むＶＵＶ光（真空紫外光）のみを透過する。このＶＵＶ透過フィルタは、例えば、合成石英、ＭｇＦ２、ＣａＦ２、ＬｉＦ、サファイア等で構成されている。これにより、ＶＵＶ光処理空間１６内でステージ１１上に位置する被処理材１５には、プラズマ光源のＶＵＶ光（真空紫外光）のみが照射される。また、ＶＵＶ透過フィルタの厚み、換言すると、ＶＵＶ透過フィルタの強度は、ＶＵＶ透過フィルタの両面の差圧及びＶＵＶ透過フィルタ自身の自重を外縁で保持し得るものであればよい。
すなわち、プラズマ生成空間１７とＶＵＶ光処理空間１６との差圧と、ＶＵＶ透過フィルタ２４の直径により、ＶＵＶ透過フィルタ２４の板厚が制限される。ＶＵＶ透過フィルタ２４の板厚が小さいほど、ＶＵＶ透過フィルタ２４によるＶＵＶ透過率が増加する。本発明では、ＶＵＶ光処理空間１６がプラズマ生成空間１７と同じ真空排気装置１４により減圧されるので、ＶＵＶ透過フィルタの上下面に作用する圧力差は小さい。そのため、ウェハの外径が大きくてもＶＵＶ透過フィルタの板厚を極力薄くして、ＶＵＶ透過率を向上させ、効率的にウェハ１５をＶＵＶ光処理することができる。
なお、環状の可動側壁２７は、アルミニウム、セラミクス等の高伝熱材料を基材とし、その外側を、石英ガラスなどのプラズマによるスパッタ等で汚染源となり難い材料でコーティング若しくはカバーするのが望ましい。これにより、ＶＵＶ透過フィルタがプラズマから受ける熱を環状の可動側壁２７を介してステージ１１に伝導することができる。
プラズマ生成空間１７は、電子サイクロトロン共鳴によりプラズマを生成するために、十分な高さＨ１が必要である。一方、ＶＵＶ光処理空間１６の高さＨ２は、プラズマ生成空間１７からのプラズマ中の電子、イオン、ラジカルの進入の可能性を少なくするために、ＶＵＶ透過フィルタその変形により被処理材１５と接触する可能性のない範囲で、できるだけ低くするのが望ましい。本発明では、ＶＵＶ透過フィルタがその上下面に作用する圧力差で変形する量は無視できるほど小さい。そのため、ウェハのもしくはフィルタの外径が大きくても、ＶＵＶ光処理空間１６の高さＨ２は微小で良い。より具体的には、ＶＵＶ光処理空間１６の高さＨ２は、フィルタの外径Ｄの５％程度以下とするのが望ましい。高さＨ２を低くするほど、プラズマ中の電子、イオン、ラジカルがＶＵＶ光処理空間１６に入り込む可能性を低減できる。なお、Ｈ２の下限値は、被処理装置搬送ユニット３０５の搬送アームの動作に支障の無い高さが望ましい。また、Ｈ１は３００mm〜５００mm 程度とするのが望ましい。
上記プラズマ生成空間１７でプラズマを生成し、放射されるＶＵＶ光（真空紫外光）は、導入されるガス、圧力、マイクロ波出力、磁場条件等で異なる。
図２には、ＶＵＶ透過フィルタ２４として合成石英を用いた場合のＶＵＶ光（真空紫外光）透過特性を示す。この場合、概略、波長１６０nm以上のＶＵＶ光を透過することができる。将来的には、下限値が波長１５０nm程度の光学フィルタの開発も予想されている。ＶＵＶ透過フィルタ２４の直径は、ウェハ１５の直径よりも大きい。このため、プラズマ生成空間から放射され、ＶＵＶ透過フィルタ２４を透過したＶＵＶ光（真空紫外光）をウェハ１５全面に照射し、ＶＵＶ光処理することができる。
図３は、第１の実施例における、コントローラによる制御のフローチャートである。図４Ａ〜図４Ｄを参照しながら、第１の実施例になる試料処理装置の動作を説明する。
まず、ＶＵＶ透過フィルタ２４及び環状の可動側壁２７には、上下機構２８が設けられており、図４Ａに示すように、ＶＵＶ透過フィルタ２４及び環状の可動側壁２７を所定の位置まで上昇させる（Ｓ３０１）。そして、容器８内を高真空度に、例えば、１０−３Ｐａ程度まで減圧する。これにより、容器８内の残存ガスや異物を排出する（Ｓ３０２）。なお、この真空排気は、全ウェハの処理が完了するまで、継続される。次に、容器内に被処理ウェハを１枚搬入し（Ｓ３０３）、図４Ｂに示したように、ウェハ載置用電極１１上にウェハ１５を載置し、静電吸着により固定する。そして、容器８内が十分に高真空度、例えば、１０−３Ｐａあるいはそれ以下に減圧されたことを確認する（Ｓ３０４）。この減圧された状態で、ＶＵＶ透過フィルタ２４及び環状の可動側壁２７を下降させ、ウェハ１５近傍を、概略、密閉することによりＶＵＶ光処理空間１６を形成する（Ｓ３０５）。この時、ＶＵＶ光処理空間１６とプラズマ生成空間１７とは実質的に同じ圧力（Ｐ１６＝Ｐ１７）となっている。なお、必要に応じて密閉後も処理空間内をプラズマ生成空間と同様に真空排気を継続するようにしても良い。次に、容器８内にプラズマ生成用の処理ガスを導入する（Ｓ３０６）。Ｓ３０５とＳ３０６の順序を逆にしても差し支えない。処理空間１６内にも若干の処理ガスが混入する可能性があるが、ＥＣＲ面がＶＵＶ光処理空間１６に入らないように、磁場条件を制御してＶＵＶ光処理空間でのプラズマの生成を抑制すればよい。
排気速度可変バルブ１０により容器８内の圧力調整を行う（Ｓ３０７）。これにより、容器８内は、例えば、１Ｐａ〜１０Ｐａ程度の、プラズマ生成空間１７でプラズマを生成するのに適した圧力に調整される。
次に、図４Ｃに示したように、容器８内にマイクロ波を供給し、プラズマ生成空間１７にプラズマを生成させる（Ｓ３０８）。このプラズマを光源とし、ＶＵＶ透過フィルタ２４によりこのプラズマ光源中のＶＵＶ光のみをウェハに照射して、ウェハのキュア加工を行う。ＶＵＶ光処理の終了後、容器８内のプラズマ生成をOFFとし（Ｓ３０９）、さらに、容器８内へのガス導入もOFFとする（Ｓ３１０）。また、容器内の圧力調整もOFF（可変バルブを全開）とする（Ｓ３１１）。
ウェハのＶＵＶ光処理後、図４Ｄに示したように、ＶＵＶ透過フィルタ２４及び環状の可動側壁２７を所定位置まで上昇させ（Ｓ３１２）、ウェハ１５を容器８の外へ搬出する（Ｓ３１３）。以下、同様の処理を、全ての被処理ウェハのＶＵＶ光処理が完了するまで繰り返す（Ｓ３０３〜Ｓ３１４）。ＶＵＶ光処理が完了したら、ＶＵＶ透過フィルタ２４及び環状の可動側壁２７を初期状態の位置まで下降させ（Ｓ３１５）、終了する。
図５Ａ、図５Ｂに、代表的なプロセスガス、Ｎ２、ＨＢｒ等で放射されるＮ、ＢｒのＶＵＶスペクトルを示す（参考文献：ＮＩＳＴの数値データを参考に作成）。
プラズマ光源中のＶＵＶ光は各種の波長を含んでいる。合成石英を用いたＶＵＶ透過フィルタ２４によれば、おおよそ、波長２００nm〜１６０nmの波長のＶＵＶ光を処理に利用することができる。
また、従来から知られているエキシマランプでは、ガスはランプに封入されているが、本発明のプラズマ光源の場合は、ウェハ１５処理時に、プラズマ生成空間にマスフローラ（図示省略）を介して、安定して新鮮なガスを常時供給するため、ＶＵＶ光（真空紫外光）を再現性良く放射でき、ウェハ１５を再現性良く、ＶＵＶ光処理することができるという効果がある。
また、本発明のプラズマ光源を利用することにより、疎密ＣＤ差の低減を図ることが可能になる。以下、この点について、説明する。
ＶＵＶ光処理のアプリケーションの１つとして、ＶＵＶキュアがある。ウェハ１５上に微細加工用マスクとしてパターニングされたレジストに、上記ＶＵＶ光（真空紫外光）を照射する。まず、図６により、本発明の実施例における、プラズマ光源を用いたＶＵＶキュアの処理状況を説明する。図６は、ＶＵＶキュアの処理の対象となるウエハ７０（半導体基板７６上に形成され、フォトレジストマスクパターン７１、反射防止膜７２、マスク層７３、導電膜層７４、ゲート絶縁膜層７５を含む、周知のゲート電極構造）を示す模式図である。本発明によれば、ＶＵＶ透過フィルタが光子のみを透過させるので、図６に示したように、微細加工用マスク７１として疎パターン部と密パターン部がある場合でも、疎密の如何に拘わらず、均一な処理７７を行うことができ、レジストＬＷＲを低減させる効果がある。
図７Ａは、本発明におけるＶＵＶ光の積算光量とＬＷＲ（初期ＬＷＲからの変化率）との関係を示すものである。またＶＵＶ光の積算光量と疎パターン部と密パターン部とのＣＤ変化率との関係を図７Ｂに示す。また、図７Ｂのデータをもとに、本発明の実施例におけるＶＵＶ光の積算光量と疎密ＣＤ差との関係を図７Ｃに示す。
図７Ａに示すように、ＶＵＶ光の照射とともにレジストＬＷＲは急激に減少し、初期ＬＷＲ５０％まで低減することが分かる。また、図７Ｂ、図７Ｃから、本発明によれば、疎密パターンＣＤ差を抑制する効果のあることが明らかである。
さらに、本発明のプラズマ処理装置の場合は、プラズマ処理中にガスを導入し、ＶＵＶ光処理空間内の圧力を一定となるように調整し、ガスを真空排気するため、プラズマ処理の再現性が良く、経時変化が小さい。
比較例として、図８により、ＶＵＶ透過フィルタ無しにプラズマ光源を用いたＶＵＶキュアの処理状況を説明する。さらに、プラズマキュアにおけるプラズマキュア時間とレジストＬＷＲ低減率との関係を図９Ａに、同じくプラズマキュア時間と疎部と密部のＣＤ変化率との関係を図９Ｂに示す。また図９Ｂのデータをもとに、プラズマキュア時間と疎密ＣＤ差との関係を図９Ｃに示す。図９Ａに示すように、プラズマキュアにより、レジストＬＷＲ低減効果は得られるものの、疎密ＣＤ差が大きくなる。その理由は、発明者等の検討結果によれば、図８に示したように、プラズマにより生成されたラジカルが、疎パターン部と密パターン部に入射する確率が異なることが一因と考えられる。
本発明によれば、図７Ｂ、図７Ｃに示すように、ＶＵＶキュアの場合、疎パターン部、密パターン部ともに、ＶＵＶ照射によりＣＤが変化しないため、疎密ＣＤ差が生じないと言う効果がある。また、疎密ＣＤ差がなく、レジストＬＷＲを低減することができるため、その後、ＶＵＶキュア後のレジストをマスクに、下地膜（例えば、ＢＡＲＣ、ＳｉＯＮ、アモルファスカーボン、スピンオン・カーボン、ＳｉＯ２、ＳｉＮ、poly-Si、メタル材料、Ｓｉ基板等）をエッチング加工する場合、加工後のＬＷＲを低減し、疎密ＣＤ差を低減できると言うメリットがある。
上記の例では、レジストとして、ドライＡｒＦレジスト、液浸ＡｒＦレジストを使用したが、更に微細なパターニングに使用するＥＵＶレジストでも同様な効果を確認した。特にＥＵＶレジストでは、微細化のためにＣＤに対するＬＷＲの比率が大きいため、ＶＵＶキュアによるＬＷＲ低減は非常に有用である。これは即ち、エッチング加工後のデバイスの電気特性のゆらぎを低減することに関係するためである。
ＶＵＶキュアは、ＡｒＦレジスト等にＶＵＶ光（真空紫外光）を照射することにより、カルボニル基、ラクトン基などを解離、開環、脱離することにより、レジストの構造を変化させ、レジスト表面にマイクロリフローを発生させることにより、レジスト表面がスムージングされる。いわゆる光化学反応であり、ウェハ温度も重要なパラメータである。特にレジストの軟化、マイクロリフローは、レジストのガラス転移温度が関係する。このため、図１に示すように、ウェハ載置用電極１１に設けられた温調機構５０等のウェハ温度制御ユニットにより、ウェハ温度を制御することにより、ＬＷＲ低減効果を増大させ、あるいは、ウェハ処理の再現性を向上させる効果がある。
このように、本発明によれば、プラズマ光源を採用することで、試料の全面に再現性良く真空紫外光を照射し、再現性良く、試料をＶＵＶ光（真空紫外線）処理することができるという効果がある。また、プラズマ光源を採用することで、試料面内の均一性に優れた試料処理装置を提供できる。
また、本発明によれば、ＶＵＶ光処理空間をプラズマ生成空間と連通させた状態で、容器内を減圧排気するため、真空排気等の過程で、プラズマ生成空間とＶＵＶ光処理空間との圧力差を軽減することができ、ＶＵＶ透過フィルタの板厚を薄くしても必要な強度を確保することができる。そのため、ウェハの外径が大きくてもＶＵＶ透過フィルタの板厚は薄くて良く、ＶＵＶ透過フィルタを透過するＶＵＶ光（真空紫外光）が増加し、ウェハのＶＵＶ光処理速度が増加するという効果がある。
第１の実施例では、ＶＵＶ光処理空間１６を真空としＶＵＶ光処理を行ったが、ガス導入口２６よりマスフローラ（図示省略）を介して、ＶＵＶ光処理空間１６にＶＵＶ光を吸収しないガス、例えば、Ｎ２、希ガス等の第２のガスを導入し、処理しても良い。
本発明の第２の実施例を図１０Ａ、図１０Ｂを用いて説明する。処理空間１６のウェハ１５の外周縁近傍の領域に第２のガスを供給するために、ガス導入口２６とガス排出口２５が設けられている。ＶＵＶ光処理空間１６に第２のガスを供給するタイミングは、容器８内にプラズマ生成用の処理ガスを導入し（図３のＳ３０６）、停止する（Ｓ３１０）タイミングとほぼ同じで良い。
第２のガスがＮ２の場合は、真空中とほぼ同様のＶＵＶ光処理効果が得られる。この場合、真空ホンプ１４と排気速度可変バルブ１０を用いて、ＶＵＶ光処理空間１６内を圧力調整しても良い。すなわち、容器８内と同様に（図３のＳ３０７、Ｓ３１１）、ＶＵＶ光処理空間１６内の圧力調整を行っても良い。簡単な構成にする場合には、真空ポンプ１４、排気速度可変バルブ１０がなく、ガス排出口（図示省略）より、導入ガスを排出する構造としても良い。
またプラズマ生成空間１７とＶＵＶ光処理空間１６との圧力差を最小とするように圧力調整機構（図示省略）を設けることが望ましい。前記の通り、プラズマ生成空間１７とＶＵＶ光処理空間１６との差圧と、ＶＵＶ透過フィルタ２４の直径により、ＶＵＶ透過フィルタ２４の板厚が制限される。ＶＵＶ透過フィルタ２４の板厚が小さいほど、ＶＵＶ透過フィルタ２４によるＶＵＶ透過率が増加するため、効率的にウェハ１５をＶＵＶ光処理することができる。
また、ＶＵＶ光処理空間１６には、ガス導入口２６よりマスフローラ（図示省略）を介して、ＳＦ６、Ｃｌ２、ＨＢｒ、Ｏ２、ＣＦ４等の反応性ガス（プロセスガス）を導入し、真空ホンプ１４と排気速度可変バルブ１０を用いて、ＶＵＶ光処理空間１６内を圧力調整し、ウェハ１５を処理しても良い。この場合は、ＶＵＶ光（真空紫外光）により、反応性ガスの分子が気相中で励起、解離等により、ウェハ１５と光励起反応を生じたり、あるいは、反応性ガスの分子がウェハ１５表面に付着し、付着した分子にＶＵＶ光（真空紫外光）が照射され、光表面励起反応により、ウェハ１５を処理することができる。
本実施例によれば、プラズマ光源を採用することで、試料の全面に再現性良く真空紫外光を照射し、再現性良く、試料をＶＵＶ光処理することができる。また、プラズマ光源を採用することで、試料面内の均一性に優れた試料処理装置を提供できる。さらに、フィルタの板厚を極力薄くして、ＶＵＶ透過率を向上させ、効率的にウェハをＶＵＶ光処理することができる。
本実施例のアプリケーションとしては、レジストＬＷＲの低減と同時にレジストＣＤ（パターン幅寸法）を所望の値に細らせるレジストトリミングがある。
本発明の第３の実施例を、図１１、図１２により説明する。
本実施例は、図１に示す実施例１において、ＶＵＶ透過フィルタ２４及び環状の可動側壁２７によりウェハ１５の周囲をカバーする代わりに、ウェハ１５の直上に、ＶＵＶ透過フィルタ２４と、薄いリング状のフィルタホルダー５４とを設置したものである。フィルタホルダー５４や上下機構２８はプラズマにさらされるので、アルミニウム、セラミクス等の高伝熱材料を基材とし、その外側を、石英ガラスなどのプラズマによるスパッタ等で汚染源となり難い材料でコーティング若しくはカバーするのが望ましい。
ＶＵＶ透過フィルタ２４とフィルタホルダー５４が、ＶＵＶ透過フィルタ位置制御ユニット３０４の上下機構２８で位置制御される点は、実施例１と同じであるが、プラズマ生成空間１７とＶＵＶ光処理空間１６とが、常に導通状態にある２つの空間である点で異なる。なお、第２の実施例と同様に、ガス導入口５５がある。
なお、ＶＵＶ光処理空間１６の高さＨ２は、実施例１と同様、フィルタの外径Ｄの５％程度以下とするのが望ましい。高さＨ２を低くするほど、プラズマ中の電子、イオン、ラジカルがＶＵＶ光処理空間１６に入り込む可能性を低減できる。
図１２は、第３の実施例における、コントローラによる制御のフローチャートである。以下、本実施例になる試料処理装置の動作を説明する。
まず、容器内を真空排気する（Ｓ１２０１）。この真空排気は、全ウェハの処理が完了するまで、継続される。フィルタホルダー５４には、上下機構２８が設けられており、ＶＵＶ透過フィルタ２４を所定の位置まで上昇させる（Ｓ１２０２）。第１の実施例と異なり、処理空間１６とプラズマ生成空間１７は処理の開始時に隔離されていないので、最初の真空排気の開始のタイミングは、ＶＵＶ透過フィルタ２４の位置に制約されない。そして、次に、容器内にウェハを搬入し（Ｓ１２０３）、ウェハ載置用電極１１にウェハ１５を載置する。そして、容器８内が十分に減圧された状態で、上下機構２８によりＶＵＶ透過フィルタ２４を下降させ、ウェハ１５近傍の上部空間をＶＵＶ光処理空間１６とする。ＶＵＶ光処理空間１６とプラズマ生成空間とは同じ圧力である。次に、容器内にプラズマ生成用の処理ガスを導入する（Ｓ１２０５）。プラズマ生成空間１７からのラジカルなどの流入を抑制するために、処理空間１６内のウェハの周囲には第３のガスを導入する（Ｓ１２０６）。容器８内の圧力調整は、可変バルブにより行う（Ｓ１２０７）。次に、容器８内にマイクロ波を供給し、プラズマを生成させる（Ｓ１２０８）。このプラズマ中のＶＵＶ光をウェハに照射してウェハのキュア加工を行う。ＶＵＶ光処理の終了後、容器内のプラズマ生成をOFFとし（Ｓ１２０９）、さらに、容器内への処理ガス導入もOFFとする（Ｓ１２１０）。また、第３のガスの導入をオフにする（Ｓ１２１１）と共に、容器内の圧力調整もOFF（可変バルブ全開）とする（Ｓ１２１２）。
ＶＵＶ光処理後、上下機構２８によりＶＵＶ透過フィルタ２４を所定位置まで上昇させ（Ｓ１２１３）、ウェハ１５を搬出する（Ｓ１２１４）。以下、同様の処理を、全ての被処理ウェハのＶＵＶ光処理が完了するまで繰り返す（Ｓ１２０３〜Ｓ１２１５）。ＶＵＶ光処理が完了したら、ＶＵＶ透過フィルタ２４及びフィルタホルダー５４を初期状態の位置まで下降させ（Ｓ１２１６）、終了する。
本実施例では、プラズマ生成空間１７とＶＵＶ光処理空間１６が、連通されているため、両室の圧力差を軽減することができ、本実施例の第１、第２の実施例と同様の効果がある。
またウェハ１５近傍のガス導入口２６より、Ｎ２、希ガス等のＶＵＶ光を透過しないガスを導入すれば、プラズマ生成空間１７で生成されたラジカルのＶＵＶ光処理空間１６への流入を抑制することができるため、上述のプラズマキュアで生じるような疎密パターンＣＤ差を抑制することができるという効果がある。
なお、ＶＵＶ透過フィルタ２４をウェハ搬送用ロボット（図示省略）等により交換できるようにしても良い。あるいはＶＵＶ透過フィルタ２４を複数設置できるホルダ（図示省略）を設置し、交換できるようにしても良い。これらの方法により、ＶＵＶ透過フィルタ２４を交換可能とすることにより、ＶＵＶ透過フィルタ２４が汚染等により、ＶＵＶ光透過特性が劣化した場合でも、大気開放することなく交換できるため、スループットが向上し、また再現性良く、ウェハ１５をＶＵＶ光処理することができると言う効果がある。
本発明の第４の実施例を図１３により説明する。
第３の実施例において、ＶＵＶ透過フィルタ２４とウェハ載置用電極１１との間隔が、ウェハ搬送用ロボット等によりウェハ１５の載置、搬出等に十分な場合、ＶＵＶ透過フィルタ２４の上下機構２８を省略しても良い。すなわち、ＶＵＶ透過フィルタ２４とウェハ載置用電極１１との間隔Ｈ３（Ｈ２の上限値に相当）が、ウェハ搬送用ロボット等によりウェハ１５の載置、搬出等に十分な高さである場合、薄いリング状のフィルタホルダー５６を複数本の細い支柱５７でウェハ載置用電極１１に固定し、ＶＵＶ透過フィルタ２４の上下機構２８は省略しても良い。支柱５７の位置は、ウェハ１５の搬入、搬出に障害とならない位置であることは言うまでも無い。フィルタホルダー５６や上下機構２８はプラズマにさらされるので、アルミニウム、セラミクス等の高伝熱材料を基材とし、その外側を、石英ガラスなどのプラズマによるスパッタ等で汚染源となり難い材料でコーティング若しくはカバーするのが望ましい。
本実施例の動作は、上下機構２８によりＶＵＶ透過フィルタ２４の上下動操作を行うことを除けば、第３の実施例のフローチャートの通りである。
本実施例においても、プラズマ光源を採用することで、試料の全面に再現性良く真空紫外光を照射し、再現性良く、試料をＶＵＶ光処理することができる。また、プラズマ光源を採用することで、試料面内の均一性に優れた試料処理装置を提供できる。さらに、フィルタの板厚を極力薄くして、ＶＵＶ透過率を向上させ、効率的にウェハをＶＵＶ光処理することができる。
本発明の第５の実施例を図１４Ａ，図１４Ｂにより説明する。
本実施例は、図１１に示した第３の実施例において、プラズマ光源を有磁場マイクロ波プラズマ源とする代わりに、図１４Ａに示したように、円筒状誘導結合型（ＩＣＰ）プラズマ源としたものである。図１４Ａにおいて、２９は高周波電源、３０は高周波コイル、３１はシールドカバー、３２は処理ガス供給源、３６はガス配管である。内部が減圧可能な略円筒状の容器８内には、プラズマ生成空間１７と、その下方に位置するＶＵＶ光処理空間１６とがあり、両空間の間にＶＵＶ透過フィルタ２４Ａが配置されている。ＶＵＶ光処理空間１６の構成は第３の実施例と同じである。
本実施例においても、第３の実施例と同様の作用効果がある。
なお、本実施例では、プラズマ光源のＶＵＶ光強度分布が凹型となり易いので、図１４Ｂに示したように、ＶＵＶ透過フィルタ２４Ａの縦断面も凹型とすれば良い。これにより、プラズマ光源からＶＵＶ透過フィルタ２４Ａを介してウェハ１５に照射されるＶＵＶ光強度分布は、均一となるように補正され、ウェハ１５を均一にＶＵＶ光処理することができると言う効果がある。
本発明の第６の実施例を図１５Ａ，図１５Ｂにより説明する。
本実施例は、図１１に示す実施例において、プラズマ光源を有磁場マイクロ波プラズマ源とする代わりに、図１５Ａに示したように、平板状誘導結合型（ＩＣＰあるいはＴＣＰ（Transformer Coupled Plasma））プラズマ源としたものである。
図１５Ａにおいて、２９Ａは内側のコイル３３Ａに電力を供給する第１の高周波電源、２９Ｂは外側のコイル３３Ｂに電力を供給する第２の高周波電源、３４はシールドカバー、３５はガス配管である。内部が減圧可能な略円筒状の容器８内には、プラズマ生成空間１７と、その下方に位置するＶＵＶ光処理空間１６とがあり、両空間の間にＶＵＶ透過フィルタ２４Ｂが配置されている。ＶＵＶ光処理空間１６の構成は第３の実施例と同じである。
本実施例においても、第３の実施例と同様の作用効果がある。
また、本実施例では、第１の高周波電源２９Ａ、第２の高周波電源２９Ｂにより供給される電力によって、プラズマ光源のＶＵＶ光強度分布が凸型、フラット、あるいは凹型となる。プラズマ光源のＶＵＶ光強度分布に応じて、ＶＵＶ透過フィルタ２４Ｂの板厚を変化させれば良い。
一般に、ＶＵＶ透過フィルタ２４Ｂの板厚が厚いほど、ＶＵＶ光の吸収が増加し、ＶＵＶ光が減衰する（詳細には、表裏の両面での多重反射等を考慮する必要がある）。そこで、プラズマ光源のＶＵＶ光強度分布が凸型の場合、図１５Ｂに示すように、ＶＵＶ透過フィルタ２４Ｂの断面が凸型とし、ウェハ１５に照射されるＶＵＶ光強度分布が均一となるように補正することができる。ＶＵＶ光強度分布が凹型の場合は、図１４Ｂに示したようなＶＵＶ透過フィルタ２４Ａを採用してＶＵＶ光強度分布が均一となるように補正すれば良い。このようにして、ウェハ１５を均一にＶＵＶ光処理することができる。
本発明の第７の実施例を図１６により説明する。
本実施例は、図１１に示す実施例において、プラズマ光源を有磁場マイクロ波プラズマ源とする代わりに、図１６に示したように、台形状誘導結合型（ＩＣＰ）プラズマ源としたものである。
図１６において、３６はガス配管、３７は下側のコイル４１に電力を供給する第１の高周波電源、３８は上側のコイル４２に電力を供給する第２の高周波電源、３９、４０はシールドカバーである。内部が減圧可能な略円錐台状の容器８内には、プラズマ生成空間１７と、その下方に位置するＶＵＶ光処理空間１６とがあり、両空間の間にＶＵＶ透過フィルタ２４Ｃが配置されている。ＶＵＶ光処理空間１６の構成は第３の実施例と同じである。ＶＵＶ透過フィルタ２４Ｃの形状は、プラズマ光源のＶＵＶ光強度分布に応じて適宜選定すればよい。
本実施例においても、第３の実施例と同様の作用効果がある。
その他、表面波プラズマ源、平行平板型プラズマ源、マグネトロン放電型プラズマ源、誘電体バリア放電型プラズマ源等を用いても、同様の作用効果がある。
上記プラズマ源では、ガス種、圧力、流量、磁場、マイクロ波（高周波）電力等の条件により、プラズマ均一性が異なり、これに応じてプラズマ光源からＶＵＶ透過フィルタ２４を透過してウェハ１５に照射されるＶＵＶ光（真空紫外光）の均一性が異なるため、上述のプラズマ条件を最適化する。図１〜図１２の有磁場マイクロ波プラズマ源の場合は、磁場条件とマイクロ波出力、図１５Ａ、図１６の２電源の誘導結合型（ＩＣＰ）放電の場合は、２つの電源の投入電力、比率を変化させる場合が多い。
本発明の第８の実施例を図１７Ａ、図１７Ｂにより説明する。
本実施例は、例えば第７の実施例において、プラズマ光源のＶＵＶ光強度分布に応じて、ＶＵＶ透過フィルタ２４Ｃの板厚を変化させる代わりに、図１７Ｂに示すような開口率が面内で変化した光強度補正貫通板６０を、図１７Ａに示すように両面をＶＵＶ透過材料で覆うカバー６１を設けたものである。光強度補正貫通板６０は、金属板、セラミックス板、ガラス板、Ｓｉ板等のＶＵＶ光を透過しない材料から構成する。本実施例ではステンレス薄板を使用した。また複数の開口部すなわち貫通メッシュ構造あるいは多数の貫通穴構造で、所望の面内光強度分布となるように、貫通部の面内分布（開口率）を変化させることにより、ＶＵＶ光の面内光強度分布を補正する。
本実施例では、図１７Ｂに示すように放射状パターンとしたが、プラズマ光源の光強度分布に応じた任意のパターン、例えばメッシュパターン、ホール状のドットパターン等、として良い。ＶＵＶ透過材料でのカバー６１は、プラズマ等によるスパッタ、反応等による汚染等を抑制する効果がある。本実施例では、第７の実施例と同様の作用効果がある。
また本発明の第５〜第７の実施例におけるＶＵＶ光強度分布の補正手段手段を、上述のＶＵＶ透過フィルタ２４（２４Ａ〜２４Ｃ）と同様に、ウェハ搬送用ロボット（図示省略）等により交換できるようにしても良い。これにより、被処理材であるウェハ１５に応じて、所望のＶＵＶ光強度分布でＶＵＶ光処理することができると言う効果がある。
また以上の実施例のアプリケーションとしては、ウェハ上あるいはフォトマスク上の有機汚染除去、Ｌｏｗ-ｋ膜キュア、レジストパターンのＬＷＲ低減、電子線等によるレジストパターンのＣＤ変動抑制、レジストトリム（ＣＤ制御）等に適用することができる。その他、ＶＵＶ光（真空紫外光）をウェハ等の被処理材に照射し、処理するアプリケーションであれば、本発明を適用することができ、同様の作用効果がある。
次に、ＶＵＶ光（真空紫外光）処理装置のアプリケーションについて述べる。前記したように、プラズマエッチング装置を用い、前記凹凸が形成されたフォトレジスト回路パターンをマスクとして、下地の積層化された薄膜のエッチング処理を行うと、エッチング処理された下地の薄膜の側面にも、フォトレジストの表面あるいは側面と同様の凹凸が形成されることになる。
また、このフォトレジスト表面あるいは側面の凹凸は、エッチング過程において、レジストのエッチングあるいは反応生成物の堆積により進展することがある。
例えば、MOS型トランジスタのゲート電極の加工では、フォトレジスト表面の凹凸がポリシリコン層の側面に転写され、数nmの凹凸を形成する。LSI（Large Scale integration）の微細化に伴いゲート長は数１０nmにまで縮小していることから、数nmオーダーの凹凸はMOS型トランジスタの特性に大きな影響を与えることになる。実際のデバイス特性への影響としては、ポリシリコン層側面の数nmの凹凸によって短チャンネル効果が引き起こされ、リーク電流の増加あるいはしきい値電圧の低下を生じる。また、ポリシリコン層側面の数nmの凹凸によって、各トランジスタのゲート長にばらつきが生じ、トランジスタの性能上の歩留まり低下を招いている。
このような凹凸（LER、LWR）の問題は前記ポリシリコン電極のエッチング処理だけなく、次世代MOS型トランジスタの構造として挙げられるHigh-k／メタルゲート構造、あるいは３次元構造MOSFET（例えばフィン型FET）についても同様である。
レジストのエッチング耐性を改善する方法としては、前述したように、電子線を照射することによりフォトレジストをキュアするプロセス、あるいは、現像して得られたレジストパターンに波長２００nm以下の真空紫外光を照射しキュアするプロセスが検討されている。しかしながら、これらの方法は、レジストパターン形成後に照射するものであり、レジストパターンの内部あるいは反射防止膜の内部までキュア効果を進展させることは困難である。このため、反射防止膜より下層のエッチング過程において、表面および側面の凹凸が進展し、LER、LWRが悪化する傾向が見られる。
本発明の代表的な処理装置のアプリケーションによれば、紫外線照射ユニットが、真空容器内に高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、前記処理空間内に搬入された試料にエッチング処理を施すエッチング処理ユニットと、前記エッチング処理ユニットと接続し、該エッチング処理ユニットに対して真空雰囲気中で試料を搬入出する搬送手段を備えた真空側搬送容器と、大気雰囲気にある試料をロック室を介して前記真空側搬送容器側に搬送し、処理済みの試料を前記真空側搬送容器側からロック室を介して搬出し大気雰囲気に戻す搬送手段を備えた大気搬送容器とを備え、基板上に反射防止膜およびレジストが形成された試料をエッチング処理するエッチング処理装置において、前記真空側搬送容器は、前記試料に真空紫外線を照射して前記レジストおよび反射防止膜をキュアする。
本発明のアプリケーションによれば、配線パターンの形成工程において、半導体基板上に形成されたフォトレジスト膜の表面あるいは側面に生じる凹凸を抑制して高精度なエッチング処理が実現可能な、プラズマ処理技術を提供することができる。
以下、本発明の第９の実施形態を、添付図面を参照しながら説明する。図１８は、本実施形態に係るプラズマエッチング処理装置の概略構成を示す図である。図１８において、プラズマ処理装置１００は、図上方側の真空側ブロック１０１と図下方側の大気側ブロック１０２とに大別される。
大気側ブロック１０２は、真空処理装置１００の処理対象となる被処理材を複数枚収納可能なカセット１０９、１０９'を載置する載置台１０８を有する。大気側搬送容器１０７の内側には、カセット１０９内の被処理材が搬送される空間である搬送室が配置される。
真空側ブロック１０１は、中心部に配置された真空側搬送容器１０５、真空側搬送容器１０５の多角形の各辺に相当する側壁に取り付けられてこれと連結された複数の真空容器とを備えている。真空側搬送容器１０５の上方側の２つの側壁には、それぞれがその内部で被処理材をエッチング処理する処理室を有したエッチング処理ユニット１０３,１０３'が備えられている。また、真空側搬送容器１０５の図右側の側壁には、その内部で被処理材に真空紫外線（紫外線の中で最も波長の短い１０−２００nm付近の領域の紫外線）を照射する紫外線照射ユニット１０４が配置されている。なお、被処理材は、エッチング処理ユニット１０３と紫外線照射ユニット１０４との間で真空搬送される。
大気側搬送容器１０７と真空側搬送容器１０５との間には、大気・真空間で被処理材のやりとりするための真空容器であるロードロック室あるいはアンロードロック室１０６,１０６'を配置する。
なお、前記エッチング処理ユニット１０３、１０３'の内部に、真空紫外線を生成するユニットを載置する場合は、真空紫外線照射ユニット１０４を設置する必要はない。本実施形態においては、エッチング装置近傍に真空紫外線照射ユニットを設置する例について説明する。
図１９は、真空紫外線照射ユニットの例を示す図である。図１９はプラズマから真空紫外線を照射する装置の断面図である。図１９において真空紫外線照射ユニットは、図上方側のプラズマ生成真空容器２０１と図下方側の被処理材処理室２０４に大別される。プラズマ生成真空容器２０１と被処理材処理室２０４の間は真空紫外線透過窓２０３により区切られている。
真空紫外線透過窓２０３の材質は、露光波長よりも短波長の発光波長を透過する材料、例えば、合成石英、フッ化マグネシウム（MgF２）、フッ化カルシウム（CaF２）、フッ化リチウム（LiF）などにより構成される。プラズマ生成真空容器２０１は、プラズマ化するガスを供給するためのガス供給装置２０２を備えている。プラズマ化するガス種は、露光波長よりも短波長の発光波長を有するガス種であれば良く、例えば、水素ガス、ヘリウムガス、アルゴンガス、臭化水素ガス、窒素ガスなどの単ガスおよびこれらを含む混合ガスが用いられる。プラズマ生成真空容器２０１におけるプラズマ生成方法としては、均一なプラズマが生成可能であれば良く、例えば、ICP（Inductively Coupled Plasma）エッチング装置、平行平板プラズマエッチング装置、ECR（Electron Cyclotron Resonance）エッチング装置などが用いられる。
プラズマ生成真空容器２０１には排気口を介し真空排気装置（図示省略）が接続されている。また、被処理材が搬入される処理室２０４の内部には、吸着機能と温調機能を備えた（図示省略）被処理材固定用電極２０６が設けられている。
また、処理室２０４にはプラズマ生成真空容器２０１と同様に排気口を介して真空排気装置（図示省略）が接続されている。これにより、処理室２０４に窒素ガスを導入し、大気雰囲気中で真空紫外線を照射した場合、発生するオゾンによるレジストの劣化あるいはアッシング（灰化）の進行を防ぐことができる。
被処理材は、レジスト処理に好適な真空中、あるいは好適なガスの好適な圧力下で真空紫外線が照射されることが必要であり、このために、必要に応じて処理室２０４にはガス供給装置および圧力制御装置が設置される。
真空紫外線照射に際しては、被処理材２０５を処理室２０４に搬送し被処理材固定用電極２０６に吸着して固定し、さらに被処理材固定電極の温度を調整することにより被処理材の温度を調整する。
次に、プラズマ生成真空容器２０１にガス供給装置２０２からガスを供給し、プラズマを生成する。このプラズマから生じる真空紫外光を、紫外線透過窓２０３を介して被処理材２０５に照射する。これによりフォトレジスト表面あるいは側面に形成される凹凸を低減することができる。
なお、真空紫外線照射ユニットの他の例として、光源に、プラズマに代えて真空紫外線を照射するエキシマランプを使用しても良い。この場合、エキシマランプユニット内には放電管（エキシマランプ）が設けられている。放電管としては、露光波長よりも短いピーク波長を有する光源、例えば、キセノン光源（ピーク波長（１７２nm）、クリプトン光源（ピーク波長:１４６nm）、あるいはアルゴン光源（ピーク波長:１２６nm）を用いる。
真空紫外線照射に際しては、被処理材を処理室に搬送し、被処理材固定用電極に吸着して固定し、さらに被処理材固定電極の温度を調整することにより被処理材の温度を調整する。なお処理室は紫外線照射処理に好適な真空あるいは好適なガスの好適な圧力下に調整する。次に、エキシマランプユニットから生じる真空紫外光を紫外線透過窓を通して被処理材に照射する。これによりフォトレジスト表面あるいは側面に形成される凹凸を低減することができる。
［比較例］
ここで、比較例について説明する。
図２０は、プラズマを用いて半導体基板等にエッチング処理を施す例（比較例）を説明する図である。
図２０（a）は、MOS型トランジスタのゲート電極の一般的な形成方法を示す断面図である。図２０（a）に示すように、半導体基板４０６上にゲート絶縁膜層４０５を形成し、その上にゲート電極材料を堆積させた導電膜層４０４を形成する。さらに導電膜層４０４上にマスク層（例えばハードマスク層）４０３を形成する。続いて、フォトレジストを露光する際の反射防止膜として、マスク層４０３の上に、有機系材料を塗布し反射防止膜（例えば、BARC（Bottom Anti-Reflection Coating）層４０２、あるいは無機系材料を用いたBARL（Bottom Anti-Reflection Layer）を形成する。最後にスピンコートにより反射防止膜４０２上にレジスト材料を塗布し、ArFレーザ等を用いた投影露光法により回路パターンを露光し、現像することでフォトレジストマスクパターン４０１を形成する。
フォトリソグラフィー技術における露光では、露光した光がレジスト底部にまで十分な強度をもって到達することが必要であるが、薄膜表面での反射や段差部等での乱反射により、フォトレジスト材料の不必要な部分が感光し、また感光の不均一が生じる。このような場合には、現像した際に形成されたフォトレジストの回路パターンの表面あるいは側面には不必要な凹凸が発生する。
また、レジストポリマーサイズの不均一、ポリマーの凝集、化学増幅反応における酸拡散の不均一によってもレジスト表面あるいは側面に不必要な凹凸が形成される。
図２０（b）はエッチング処理後の形状を示す。従来のエッチング処理方法では、前記凹凸が形成されたフォトレジストマスクパターン４０１をマスクとして下地の積層化された薄膜をエッチング処理する。このため、エッチング処理された下地薄膜の側面にも、フォトレジストの表面あるいは側面と同様の凹凸が形成される。また、この凹凸は、エッチング過程においてガスに起因するレジストマスクパターンの収縮あるいは膨張により拡大する傾向が見られる。
図２１は、本発明の実施例１０に係るエッチング処理法を説明する図である。この図の例は、フォトレジストマスクパターン５０１の表面あるいは側面にある凹凸を改善する処理およびエッチング過程で生じる凹凸の進展を抑制する処理を行った例である。この処理としては、エッチング装置に隣接して配置した真空紫外線照射装置を用い、フォトレジストマスクパターン５０１の凹凸及び反射防止膜５０２の凹凸を減少させるために真空紫外光によりキュア（Cure）を実施する。
図２１（a）は露光装置により露光した後、現像処理を行い、レジストパターンを形成した後の被処理材（MOS型トランジスタのゲート電極（５０３−５０６））の断面構造を示す図である。
次に、被処理材のエッチング処理に先だって、フォトレジストマスクパターン５０１の表面と側面の凹凸を低減するために、プラズマ処理装置１００の真空紫外線照射ユニット１０４に搬送し、真空中でレジストパターン全面に真空紫外光を照射する（図２１（b））。この真空紫外線照射により、フォトレジストマスクパターン５０１の表面（図２１（b）の斜線部）及び反射防止膜５０２の表面（図２１（b）の斜線部）の凹凸が改善される。
次に、被処理材を真空紫外線照射ユニット１０４からエッチング処理ユニット１０３に真空搬送し、反射防止膜５０２をエッチングする。
ところで、プラズマエッチング処理により所望の回路パターンを形成する場合、LSIの微細化に伴い、露光できるフォトレジスト材料の寸法よりさらに小さい回路パターンを形成しなければならなくなっている。
露光装置で露光限界寸法よりさらに小さい寸法の回路パターンを得る方法として、プラズマエッチング処理においては、露光、現像されたフォトレジストパターンよりマスク寸法の小さいマスクパターンを形成することを目的としたトリミング処理が用いられる。このトリミング処理は、スリミング処理あるいはシュリンク処理とも呼ばれ、一般に反射防止膜エッチング処理前あるいは反射防止膜エッチング処理後に行われる。
図２１（c）は、反射防止膜にエッチング処理よびトリミング処理を施した後の断面構造である。図２１（b）において真空紫外線によりキュアされたフォトレジストマスクパターン５０１の表面、及び反射防止膜５０２の表面は、反射防止膜エッチング処理およびトリミング処理により除去される。このため、図２１（c）の状態においてマスク層５０３より下層の積層膜をエッチング処理した場合、エッチングガスに起因するレジストマスクパターン５０１あるいは反射防止膜５０２の収縮あるいは膨張により凹凸が再度生じる問題がある。
この問題に対しては、反射防止膜エッチング処理およびトリミング処理後に、再度、被処理材をエッチング処理ユニット１０３から真空紫外線照射ユニット１０４に搬送し、真空中でレジストパターン全面に真空紫外線を照射する（図２１（d））。この真空紫外線照射により、レジストマスクパターン５０１および反射防止膜５０２は、その内部に至るまで真空紫外線キュア処理される。真空紫外線を照射した後、被処理材は、再度真空紫外線照射ユニット１０４からエッチング処理ユニット１０３に真空搬送され、マスク層５０３より下層の積層膜のエッチング処理を行う。
これにより、レジストマスクパターン５０１の表面あるいは側面に形成された凹凸の転写、さらにはエッチング処理過程での凹凸の進展が抑制され、ライン側面の凹凸（LER）あるいはライン幅の凹凸（LWR）が低減される。
なお、エッチング処理ユニット１０３と真空紫外線照射ユニット１０４は、真空搬送にて接続している。このため、真空紫外線照射後の被処理材表面の不必要な酸化等の劣化を抑制することができ、エッチング処理時のLER、LWRを低減する効果が期待できる。
図２２は、本実施例による真空紫外線照射の効果を示す図である。図２２は、飛行時間型２次イオン質量分析法（TOF-SIMS）により得られた、レジスト材料を構成する有機ポリマーの主鎖成分の深さ方向プロファイルであり、図中左側の点線をレジスト表面、図中右側をレジスト深部として図示している。図２２において６０１は、真空紫外線未照射の被処理材、６０２は積算照度２．０mJ/cm２の真空紫外光を照射した被処理材を示している。
図２２からわかるように、真空紫外光未照射の場合はレジストの深さ方向に対して有機ポリマーの主鎖成分の構造変化が生じない。これに対し、積算照度２．０mJ/cm２の真空紫外光を照射した被処理材ではレジスト材料を構成する有機ポリマーの主鎖成分が深部から表面にかけて徐々に減少している（主鎖構造が深部に至るまで分解されている）ことが確認された。なお、反射防止膜についても同様の結果が確認された。
この結果から、レジストマスクパターンおよび反射防止膜へ真空紫外線を照射することにより、すなわち、レジストおよび反射防止膜を構成する有機ポリマーに含まれる各種分子の結合エネルギ（例えば、C−C結合、C＝C結合、C−O結合、C＝O結合、C−H結合）より高いフォトンエネルギーを持つ波長光を照射することにより、主鎖成分の分解が促進され、エッチングガスによるレジストおよび反射防止膜を構成する有機ポリマーの収縮あるいは膨張が緩和されたのが一因（有機ポリマー膜が改質・強化された）と考えられる。
図２３は、ライン幅凹凸（LWR）に与える効果を説明する図である。図２３は横軸に各処理工程、縦軸がLWR値を表す。
まず、（１）レジストマスクパターンおよび反射防止膜に第１と第２の真空紫外線キュアを実施しない場合（７０１）レジストマスクパターンの表面および側面に形成された凹凸は、反射防止膜に転写される。またこの凹凸は、反射防止膜エッチング処理、トリミング処理および下層エッチング処理において、レジストおよび反射防止膜を構成する有機ポリマーの収縮あるいは膨張を起こりしゲート電極の側面に拡大された形で転写される。
（２）レジストマスクパターンの表面および側面に形成された凹凸に第１の真空紫外線キュアのみを実施した場合（７０２）、第１の真空紫外線キュア処理後はLWRが減少するが、後の反射防止膜エッチング処理、トリミング処理、下層エッチング処理時において、レジストおよび反射防止膜を構成する有機ポリマーの収縮あるいは膨張が起こり、凹凸が拡大されゲート電極の側面に転写される。
（３）レジストマスクパターンの表面および側面に第１の真空紫外線キュア処理を実施し、反射防止膜エッチング処理、トリミング処理後に第２の真空紫外線キュア処理を実施した場合（７０３）、この場合は、反射防止膜エッチング処理、トリミング処理に加えて、下層エッチング処理時においてもレジストおよび反射防止膜を構成する有機ポリマーの収縮あるいは膨張が抑制される。これにより、レジストマスクパターンの表面および側面に形成された凹凸の転写およびエッチング過程での凹凸の進展が生じず、ゲート電極の側面に生じるLER、LWRが大幅に低減される。
以上説明したように、本実施形態によれば、半導体基板上に積層化された薄膜（ゲート絶縁膜、導電膜、マスク層）、該薄膜上に形成された反射防止膜、該反射防止膜上に形成されたフォトレジストマスクパターンを有する被処理材をエッチング処理して、例えばゲート電極を形成するにあたって、前記マスクパターンのエッチング処理前および前記反射防止膜のエッチング処理後に、プラズマあるいはエキシマランプから生じる真空紫外線を照射することにより前記マスクパターンおよび反射防止膜にキュア処理を施して、マスクパターンおよび反射防止膜の表面あるいは側面の凹凸（LER,LWR）を減少させた後、該マスクパターンを用いてより下層の積層化された薄膜をプラズマエッチング処理する。これにより、高精度なエッチング処理が可能となり、高精度の半導体デバイスを製造することができる。
なお、以上の例では、プラズマ生成機構あるいはエキシマランプを備えた真空紫外線照射装置を真空搬送可能なエッチング装置近傍に設置する場合について記載したが、エッチング処理装置内部に同様の紫外線照射装置を備えた場合についても同様な効果が得られる。
また、MOSトランジスタのゲート電極のエッチング処理を例として説明したが、類似の特性を示す薄膜材料や半導体製造工程であれば、同様の効果が得られる。また、上述の実施例では半導体デバイスの前工程のエッチングエ程について効果を説明したが、半導体デバイスの後工程（配線接続、スーパーコネクト）、マイクロマシン、MEMS分野（ディスプレイ分野、光スイッチ分野、通信分野、ストレージ分野、センサー分野、イメージャ分野、小型発電機分野、小型燃料電池分野、マイクロプローバ分野、プロセス用ガス制御システム分野、医学バイオ分野の関係含む）等の分野でのエッチング加工技術に適用しても同様の効果が得られる。
図２４Ａは、本発明の第１１の実施例であるプラズマ光源を用いたＶＵＶ光（真空紫外光）による、試料処理装置の要部の縦断面図である。図２４Ｂは、第１１の実施例になる試料処理装置の動作を説明する図である。
ＶＵＶ透過フィルタ２４を、真空紫外線照射ユニット１０４内のフィルタホルダー２７による保持面８２と真空側搬送容器１０５との間で、ウェハ搬送用ロボット（図示省略）等により搬送し、交換できるようにする。図２４Ａ、図２４Ｂにおいて、符号８０は容器、８１はフィルタの搬送方向、８７は石英シャワープレート、８１１はウェハ載置電極、８１４は真空排気装置、８２８は上下機構、８５３は押し上げピンである。
あるいはまた、ＶＵＶ透過フィルタ２４を複数設置できるホルダ（図示省略）を設置し、交換できるようにしても良い。これらの方法により、ＶＵＶ透過フィルタ２４を交換可能とすることにより、ＶＵＶ透過フィルタ２４が汚染等により、ＶＵＶ光透過特性が劣化した場合でも、大気開放することなく交換できるため、スループットが向上し、また再現性良く、ウェハ１５をＶＵＶ光処理することができるという効果がある。
１…マグネトロン、２…矩形導波管、３…整合器、４…円形導波管、５…空洞共振器、６…石英板、７…石英シャワープレート、８…容器、９…ガス配管、１０…排気速度可変バルブ、１１…ウェハ載置電極、１２…排気ダクト、１３…開閉バルブ、１４…真空排気装置、１５…ウェハ、１６…ＶＵＶ光処理空間、１７…プラズマ生成空間、１８…コイル、１９…コイル、２０…ヨーク、２１…円矩形変換器、２３…高周波電源、２４…ＶＵＶ透過フィルタ、２５…ガス排出口、２６…ガス導入口、２７…可動側壁、２８…上下機構、２９…高周波電源、２９Ａ…第１の高周波電源、２９Ｂ…第２の高周波電源、３０…高周波コイル、３１…カバー、３２…処理ガス供給源、３３Ａ…内側のコイル、３３Ｂ…外側のコイル、３４…シールドカバー、３５…ガス配管、３６…ガス配管、５０…温調機構、５３…押し上げピン、５４…フィルタホルダー、５５…ガス導入口、
１０１…真空側ブロック、１０２…大気側ブロック、１０３…エッチング処理ユニット、１０４…紫外線照射ユニット、１０５…真空側搬送容器、１０６、１０６‘…ロードロック室、アンロードロック室、
３００…制御部、３０‘…容器内圧力調整ユニット、３０２…電源制御ユニット、３０３…ガス供給制御ユニット、３０４…ＶＵＶ透過フィルタ位置制御ユニット、３０５…被処理装置搬送ユニット、３１０…コントローラ。

Claims (19)

  1. ）
    プラズマ生成ガスが供給され、減圧排気される容器と、
    前記容器内において、電磁波が供給され、該容器内に形成されるプラズマ生成空間と、
    前記容器内に設けられ、試料を配置する試料台と、
    前記試料台と前記プラズマ生成空間との間に、前記容器内雰囲気と連通可能な処理空間を形成するようにして設けられた光学フィルタとを備え、
    前記光学フィルタは、前記処理空間へのイオン、電子、ラジカルを遮断する機能を有する
    ことを特徴とする試料処理装置。
  2. 請求項１において、
    前記光学フィルタの外径は前記試料の外径よりも大きく、
    前記処理空間の高さは前記光学フィルタの外径の５％以下であり、
    前記試料と前記光学フィルタとの間の前記処理空間に、不活性ガス、反応性ガス、若しくは前記不活性ガスと前記反応性ガスの混合ガスを供給するガス供給手段を備えており、
    前記光学フィルタを前記試料台上で上下可動に保持する保持手段を備えた
    ことを特徴とする試料処理装置。
  3. 容器と、
    前記容器の内部においてプラズマが生成されるプラズマ生成空間と、
    前記容器の内部でかつ前記プラズマ生成空間に形成され前記プラズマを光源とする処理空間と、
    前記容器の内部を減圧する真空排気装置とを備え、
    前記処理空間は、
    被処理材を設置する試料載置面を有するステージと、
    前記プラズマ生成空間に面し、かつ前記試料載置面を覆うようにして前記ステージ上に配置された光学フィルタとで囲まれており、
    前記光学フィルタは、前記プラズマ光源に含まれる２００nm以下の波長を含むＶＵＶ光を透過するＶＵＶ透過フィルタである
    ことを特徴とする試料処理装置。
  4. 請求項３において、
    前記ＶＵＶ透過フィルタは、前記プラズマに含まれる電子、イオン、及びラジカルを遮断する機能を有する
    ことを特徴とする試料処理装置。
  5. 請求項３において、
    前記ＶＵＶ透過フィルタを前記ステージ上で上下可動に保持する保持手段と
    前記保持手段により前記ＶＵＶ透過フィルタを前記ステージ上で上昇させ前記処理空間を前記プラズマ生成空間に連通させた状態で、前記真空排気装置により前記容器の内部を高真空に減圧する排気制御手段とを備え、
    前記光学フィルタの外径は前記被処理材の外径よりも大きく、
    前記処理空間の高さは前記光学フィルタの外径の５％以下である
    ことを特徴とする試料処理装置。
  6. 請求項３において、
    前記ＶＵＶ透過フィルタは、合成石英、ＭｇＦ ２ 、ＣａＦ ２ 、ＬｉＦ、若しくはサファイアのいずれかの材料で構成されている
    ことを特徴とする試料処理装置。
  7. 請求項３において、
    前記プラズマ生成空間に供給されるプラズマ生成用のガスが、不活性ガス、非堆積性ガス、またはこれらのガスの混合ガスであり、
    前記不活性ガスは、Ａｒ、Ｘｅ、Ｈｅ、Ｎｅ、Ｋｒの何れかを含んでおり、
    前記非堆積性ガスは、ＨＢｒ、ＨＣｌ、Ｎ ２ 、Ｏ ２ 、Ｈ ２ 、ＳＦ ６ 、ＮＦ ３ の何れかを含んでいる
    ことを特徴とする試料処理装置。
  8. 請求項３において、
    前記処理空間に、Ｎ ２ 、希ガス、ＳＦ ６ 、Ｃｌ 2 、ＨＢｒ、Ｏ ２ 、ＣＦ 4 、またはこれらの混合ガスを導入する、ガス導入手段を有する
    ことを特徴とする試料処理装置。
  9. 請求項３において、
    前記被処理材に照射する、前記プラズマ光源からの波長２００nm以下のＶＵＶ光の光量面内分布を補正する補正手段を有する
    ことを特徴とする試料処理装置。
  10. 請求項９において、
    前記補正手段が、ＶＵＶ透過材料で構成され、所望の面内光強度分布となるように、前記ＶＵＶ透過材料の厚さを面内で変化させることにより、ＶＵＶ光の面内光強度分布を補正する
    ことを特徴とする試料処理装置。
  11. 請求項９において、
    前記補正手段が、金属板、セラミックス板、ガラス板、Ｓｉ板等のＶＵＶ光を透過しない材料から構成され、貫通メッシュ構造あるいは貫通穴構造を有する複数の開口部を有し、
    所望の面内光強度分布となるように、前記開口部の開口率の面内分布を変化させることにより、ＶＵＶ光の面内光強度分布を補正する
    ことを特徴とする試料処理装置。
  12. 請求項９において、
    前記補正手段が、前記プラズマ光源のプラズマ生成条件および被処理材に応じて、ＶＵＶ光の面内光強度分布を補正する
    ことを特徴とする試料処理装置。
  13. 請求項３において、
    前記ＶＵＶ透過フィルタが、搬送機構あるいは複数のホルダ機構により、交換可能である
    ことを特徴とする試料処理装置。
  14. 請求項３において、
    前記ＶＵＶ透過フィルタに、冷却機能等の温度調整機能を設けた
    ことを特徴とする試料処理装置。
  15. 真空容器内に高周波エネルギを供給してプラズマを生成するプラズマ生成手段を備え、処理室内に搬入された試料にエッチング処理を施すエッチング処理ユニットと、
    前記エッチング処理ユニットと接続し、該エッチング処理ユニットに対して真空雰囲気中で試料を搬入出する搬送手段を備えた真空側搬送容器と、
    大気雰囲気にある試料をロック室を介して前記真空側搬送容器側に搬送し、処理済みの試料を前記真空側搬送容器側からロック室を介して搬出し大気雰囲気に戻す搬送手段を備えた大気搬送容器とを備え、
    基板上に反射防止膜およびレジストが形成された試料をエッチング処理する試料処理システムにおいて、
    前記真空側搬送容器は、前記試料に真空紫外線を照射して前記レジストおよび反射防止膜をキュアする紫外線照射ユニットを備え、
    前記紫外線照射ユニットは、請求項１に記載の試料処理装置である
    ことを特徴とする試料処理システム。
  16. 真空処理室内に搬入された試料にエッチング処理を施すエッチング処理ユニットと、前記試料に紫外線を真空中で照射して該試料のレジストおよび反射防止膜をキュアする紫外線照射ユニットと、前記エッチング処理ユニットおよび紫外線照射ユニットに対して試料を搬入出する搬送手段を備え、前記試料にエッチング処理を施す試料の処理方法であって、
    露光および現像工程が終了した試料に紫外線を真空中で照射して前記レジストおよび反射防止膜の表層をキュアする第１工程と、
    キュアされたレジストパターンをマスクにして反射防止膜をプラズマエッチングする第２工程と、
    紫外線を真空中で照射して反射防止膜をその内部までキュアする第３工程と、
    内部までキュアされた反射防止膜をマスクとして下層の積層膜をエッチングする第４工程とを有する
    ことを特徴とする試料の処理方法。
  17. 請求項３において、
    前記処理空間が、前記ＶＵＶ光処理のために、減圧される
    ことを特徴とする試料処理装置。
  18. 請求項３において、
    前記処理空間に、不活性ガス、反応性ガス、又は前記不活性ガスと前記反応性ガスの混合ガスを供給するガス供給手段を備えている
    ことを特徴とする試料処理装置。
  19. 請求項１８において、
    前記反応性ガスは、ＳＦ ６ 、Ｃｌ 2 、ＨＢｒ、Ｏ ２ 、又はＣＦ 4 、の何れかを含む
    ことを特徴とする試料処理装置。
JP2011541924A 2009-11-17 2010-11-16 試料処理装置、試料処理システム及び試料の処理方法 Active JP5560285B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011541924A JP5560285B2 (ja) 2009-11-17 2010-11-16 試料処理装置、試料処理システム及び試料の処理方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009262244 2009-11-17
JP2009262244 2009-11-17
JP2011541924A JP5560285B2 (ja) 2009-11-17 2010-11-16 試料処理装置、試料処理システム及び試料の処理方法
PCT/JP2010/070386 WO2011062162A1 (ja) 2009-11-17 2010-11-16 試料処理装置、試料処理システム及び試料の処理方法

Publications (2)

Publication Number Publication Date
JPWO2011062162A1 JPWO2011062162A1 (ja) 2013-04-04
JP5560285B2 true JP5560285B2 (ja) 2014-07-23

Family

ID=44059640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011541924A Active JP5560285B2 (ja) 2009-11-17 2010-11-16 試料処理装置、試料処理システム及び試料の処理方法

Country Status (4)

Country Link
US (1) US9390941B2 (ja)
JP (1) JP5560285B2 (ja)
KR (1) KR101353012B1 (ja)
WO (1) WO2011062162A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049305A (ja) * 2010-08-26 2012-03-08 Hitachi High-Technologies Corp 真空紫外光処理装置
US9287093B2 (en) 2011-05-31 2016-03-15 Applied Materials, Inc. Dynamic ion radical sieve and ion radical aperture for an inductively coupled plasma (ICP) reactor
US8529776B2 (en) * 2011-07-25 2013-09-10 Applied Materials, Inc. High lateral to vertical ratio etch process for device manufacturing
CN104334098B (zh) 2012-03-28 2017-03-22 伊西康内外科公司 包括限定低压强环境的胶囊剂的组织厚度补偿件
DE102012214493A1 (de) * 2012-08-14 2014-02-20 Air-Lng Gmbh Photobioreaktor zur Kultivierung von phototrophen Organismen
US9048190B2 (en) 2012-10-09 2015-06-02 Applied Materials, Inc. Methods and apparatus for processing substrates using an ion shield
JP6068171B2 (ja) * 2013-02-04 2017-01-25 株式会社日立ハイテクノロジーズ 試料の処理方法および試料処理装置
US10135236B2 (en) * 2013-02-20 2018-11-20 The Board of Regents of the Nevada Systems of Higher Education on behalf of the University of Nevada, Las Vegas Auto-triggered methods and systems for protecting against direct and indirect electronic attack
WO2014146008A2 (en) * 2013-03-15 2014-09-18 Starfire Industries Llc Scalable multi-role surface-wave plasma generator
JP5861696B2 (ja) * 2013-03-28 2016-02-16 ウシオ電機株式会社 光照射装置
US20150020974A1 (en) * 2013-07-19 2015-01-22 Psk Inc. Baffle and apparatus for treating surface of baffle, and substrate treating apparatus
JP2015115524A (ja) * 2013-12-13 2015-06-22 大日本印刷株式会社 インプリントモールドの製造方法
JP5895929B2 (ja) * 2013-12-25 2016-03-30 ウシオ電機株式会社 光照射装置
US9478435B2 (en) * 2014-08-07 2016-10-25 Tokyo Electron Limited Method for directed self-assembly and pattern curing
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
US9609730B2 (en) * 2014-11-12 2017-03-28 Lam Research Corporation Adjustment of VUV emission of a plasma via collisional resonant energy transfer to an energy absorber gas
JP6450333B2 (ja) * 2015-04-30 2019-01-09 東京エレクトロン株式会社 基板処理方法、基板処理装置及び基板処理システム
CN104894534B (zh) * 2015-06-26 2017-12-29 京东方科技集团股份有限公司 气相沉积设备
KR101736055B1 (ko) * 2015-07-24 2017-05-29 한국기초과학지원연구원 초고분해능 현미경 광원용 파장가변 uv 레이저 발진 장치 및 그 방법
US20170358446A1 (en) * 2016-06-13 2017-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer processing apparatus and wafer processing method using the same
US9852924B1 (en) * 2016-08-24 2017-12-26 Lam Research Corporation Line edge roughness improvement with sidewall sputtering
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
US10790118B2 (en) * 2017-03-16 2020-09-29 Mks Instruments, Inc. Microwave applicator with solid-state generator power source
JP6894281B2 (ja) * 2017-04-12 2021-06-30 株式会社Ｓｃｒｅｅｎホールディングス 露光装置、基板処理装置、基板の露光方法および基板処理方法
JP2019021794A (ja) * 2017-07-19 2019-02-07 ウシオ電機株式会社 機能構造体製造方法及びフォトレジスト処理装置
JP7045635B2 (ja) * 2017-08-30 2022-04-01 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及び方法
TWI712865B (zh) * 2017-09-21 2020-12-11 日商斯庫林集團股份有限公司 曝光裝置、基板處理裝置、曝光方法及基板處理方法
JP6920469B2 (ja) * 2017-12-26 2021-08-18 東京エレクトロン株式会社 光照射装置
WO2020236518A1 (en) * 2019-05-22 2020-11-26 The Board Of Trustees Of The University Of Illinois Photoresist-free deposition and patterning with vacuum ultraviolet lamps
EP3999913A4 (en) * 2019-07-18 2022-08-10 Mattson Technology, Inc. MACHINING OF WORKPIECES USING HYDROGEN RADICALS AND OZONE GAS
WO2020100357A1 (ja) * 2019-08-05 2020-05-22 株式会社日立ハイテク プラズマ処理装置
JP7356847B2 (ja) * 2019-09-03 2023-10-05 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
KR102285856B1 (ko) * 2019-10-10 2021-08-05 한국과학기술연구원 범용 적용이 가능한 수직 배향된 블록공중합체 필름의 제조방법, 이에 의해 배향이 조절된 블록공중합체 필름 및 자기 조립 패턴의 제조방법
WO2021092267A1 (en) * 2019-11-05 2021-05-14 Hzo, Inc. Sensor apparatus and plasma ashing system
US11262664B2 (en) 2019-11-19 2022-03-01 Kla Corporation System and method for protecting optics from vacuum ultraviolet light
JP7024122B2 (ja) * 2019-12-23 2022-02-22 株式会社日立ハイテク プラズマ処理装置
GB202016684D0 (en) * 2020-10-21 2020-12-02 Res & Innovation Uk Photoreactor and source for generating UV and VUV
JP7561081B2 (ja) 2021-04-01 2024-10-03 東京エレクトロン株式会社 基板処理装置および基板処理方法
KR20230005109A (ko) * 2021-06-28 2023-01-09 주식회사 히타치하이테크 플라스마 처리 장치 및 플라스마 처리 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211139A (ja) * 1992-01-30 1993-08-20 Nec Corp 電磁波励起プラズマエッチング方法
JP2002110636A (ja) * 2000-09-25 2002-04-12 Applied Materials Inc 基板監視方法及び装置
JP2003316019A (ja) * 2002-04-24 2003-11-06 Toshiba Corp パターン形成方法および半導体装置の製造方法
JP2004273940A (ja) * 2003-03-11 2004-09-30 Semiconductor Leading Edge Technologies Inc パターン形成方法およびパターン形成装置
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088227A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体製造方法および装置
JP3500050B2 (ja) * 1997-09-08 2004-02-23 東京エレクトロン株式会社 不純物除去装置、膜形成方法及び膜形成システム
US20020033233A1 (en) * 1999-06-08 2002-03-21 Stephen E. Savas Icp reactor having a conically-shaped plasma-generating section
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP2001217224A (ja) 2000-02-01 2001-08-10 Hitachi Ltd 試料の表面処理方法および装置
JP2001308076A (ja) 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
JP4136630B2 (ja) 2002-12-03 2008-08-20 キヤノン株式会社 プラズマ処理装置
JP4407252B2 (ja) 2003-11-20 2010-02-03 ウシオ電機株式会社 処理装置
JP2005197349A (ja) 2004-01-05 2005-07-21 Semiconductor Leading Edge Technologies Inc 微細パターン形成方法及び半導体装置の製造方法
US7709814B2 (en) * 2004-06-18 2010-05-04 Axcelis Technologies, Inc. Apparatus and process for treating dielectric materials
US7354852B2 (en) * 2004-12-09 2008-04-08 Asm Japan K.K. Method of forming interconnection in semiconductor device
US20070009673A1 (en) * 2005-07-06 2007-01-11 Asm Japan K.K. Insulation film and method for manufacturing same
US8481412B2 (en) * 2010-09-29 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of and apparatus for active energy assist baking

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211139A (ja) * 1992-01-30 1993-08-20 Nec Corp 電磁波励起プラズマエッチング方法
JP2002110636A (ja) * 2000-09-25 2002-04-12 Applied Materials Inc 基板監視方法及び装置
JP2003316019A (ja) * 2002-04-24 2003-11-06 Toshiba Corp パターン形成方法および半導体装置の製造方法
JP2004273940A (ja) * 2003-03-11 2004-09-30 Semiconductor Leading Edge Technologies Inc パターン形成方法およびパターン形成装置
JP2008198988A (ja) * 2007-01-16 2008-08-28 Hitachi High-Technologies Corp プラズマ処理方法

Also Published As

Publication number Publication date
KR20120069769A (ko) 2012-06-28
US9390941B2 (en) 2016-07-12
WO2011062162A1 (ja) 2011-05-26
US20120228261A1 (en) 2012-09-13
KR101353012B1 (ko) 2014-01-22
JPWO2011062162A1 (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
JP5560285B2 (ja) 試料処理装置、試料処理システム及び試料の処理方法
JP5108489B2 (ja) プラズマ処理方法
JP4854317B2 (ja) 基板処理方法
KR0158894B1 (ko) 표면처리장치 및 표면처리방법
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
WO2019003663A1 (ja) エッチング方法およびエッチング装置
KR101393185B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
KR20160030822A (ko) 플라즈마 처리 방법
JP2010161350A (ja) 基板処理方法
WO2013157359A1 (ja) 有機膜をエッチングする方法及びプラズマエッチング装置
JP2015119119A (ja) 基板処理方法および基板処理装置
JP7071850B2 (ja) エッチング方法
JP5141166B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US20110236806A1 (en) Dc voltage charging of cathode for plasma striking
JPH0896990A (ja) プラズマ処理装置およびプラズマ処理方法
JP2709188B2 (ja) 半導体デバイスの微細加工方法およびその装置
JP2016051846A (ja) プラズマ処理方法
JP3079982B2 (ja) プラズマ生成方法及び装置とそれを用いたプラズマ処理方法
JP3395348B2 (ja) 反射防止膜の形成方法
JP3085176B2 (ja) プラズマ処理装置
JP3085177B2 (ja) プラズマ処理方法及び装置
JP2020202393A (ja) プラズマ処理方法、およびプラズマ処理装置
JP2007081341A (ja) 処理装置
JP2013128004A (ja) 処理装置
JPH06333845A (ja) 半導体素子製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5560285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350