JP5556053B2 - 炭化珪素半導体素子の製造方法 - Google Patents
炭化珪素半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5556053B2 JP5556053B2 JP2009108119A JP2009108119A JP5556053B2 JP 5556053 B2 JP5556053 B2 JP 5556053B2 JP 2009108119 A JP2009108119 A JP 2009108119A JP 2009108119 A JP2009108119 A JP 2009108119A JP 5556053 B2 JP5556053 B2 JP 5556053B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon carbide
- semiconductor element
- heat treatment
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 110
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 108
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000005530 etching Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 47
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 20
- 229910052786 argon Inorganic materials 0.000 claims description 16
- 238000005087 graphitization Methods 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000004320 controlled atmosphere Methods 0.000 claims 1
- 238000000635 electron micrograph Methods 0.000 description 21
- 239000007789 gas Substances 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 238000004380 ashing Methods 0.000 description 9
- 230000009466 transformation Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004937 angle-resolved X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000000921 elemental analysis Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Description
この発明は、炭化珪素半導体素子の製造方法に関し、特に、トレンチ又はホールの構造を有する炭化珪素半導体素子の製造方法に関する。
トレンチ構造のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの半導体素子は、半導体基板の表面から、例えば直線形状のトレンチがストライプ形状に形成されている。また、スーパージャンクション構造のＭＯＳＦＥＴでは、ストライプ形状のトレンチに換えて方形や円形のトレンチを形成する場合もある。また、積層された半導体領域のいずれかの領域にコンタクトを取るためにホール（穴）を形成する場合がある。
特に、直線形状のトレンチ構造を有する半導体素子では、半導体素子に高電圧が印加された場合、トレンチの終端部に電界が集中してしまう。また、ドライエッチングによってトレンチの終端部が尖った形状になった場合には、トレンチの終端部に電界集中が起こりやすくなってしまう。トレンチの終端部に電界が集中し、半導体素子の耐圧を超えてしまった場合、半導体素子が破壊されてしまう可能性がある。
特に、直線形状のトレンチ構造を有する半導体素子では、半導体素子に高電圧が印加された場合、トレンチの終端部に電界が集中してしまう。また、ドライエッチングによってトレンチの終端部が尖った形状になった場合には、トレンチの終端部に電界集中が起こりやすくなってしまう。トレンチの終端部に電界が集中し、半導体素子の耐圧を超えてしまった場合、半導体素子が破壊されてしまう可能性がある。
図１３は、従来のトレンチ構造のＭＯＳＦＥＴのリーク解析結果を示す電子顕微鏡写真である。ＭＯＳＦＥＴの観察には、エミッション顕微鏡（ＥＭＳ：Ｅｍｉｓｓｉｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いている。図１３に示すＭＯＳＦＥＴでは、炭化珪素（ＳｉＣ）半導体基板を用いた半導体素子（以下、ＳｉＣ半導体素子とする）に、直線形状のトレンチ１０１が設けられている。図１３において、トレンチの終端部１０２（丸印部分）には、電流リークに伴う発光が観察された。このように発光した部分は、電界集中が起こりやすく破壊する可能性がある。
上述したような問題を回避するために、シリコン（Ｓｉ）半導体基板を用いた半導体素子では、トレンチの終端部を丸くするか、またはトレンチの終端部を繋げてなくす技術が公知である。
上述したような問題を回避するために、シリコン（Ｓｉ）半導体基板を用いた半導体素子では、トレンチの終端部を丸くするか、またはトレンチの終端部を繋げてなくす技術が公知である。
トレンチの終端コーナー部を丸くしたトレンチ構造の半導体素子として、次のような半導体素子が提案されている。トレンチを、その終端近傍部分の幅がそれよりも中央寄りの胴部分の幅よりも狭い平面形状とし、ドライエッチングによって終端近傍部分を胴部分よりも浅く形成するとともに、トレンチ終端コーナー部を丸くする。それによって、トレンチ終端コーナー部におけるゲート酸化膜やゲート電極の特異点をなくし、トレンチ終端コーナー部への電界集中を緩和するか、またはなくし、トレンチ終端コーナー部での耐圧低下を防止する（例えば、下記特許文献１参照。）。
また、半導体基板に形成された半導体層の互いに隣接する第１のセル領域および第２のセル領域のそれぞれの領域内に、前記第１のセル領域から前記第１のセル領域と前記第２のセル領域との境界部分を横切って前記第２のセル領域に抜ける方向を正方向とし、前記方向に沿って互いに平行に設けられたストライプ状の複数のトレンチラインと、隣接する前記トレンチラインにおける前記正方向側の第１終端部同士の一部を接続するように設けられた第１接続トレンチと、前記第１終端部と反対側の第２終端部同士の一部を接続するように設けられた第２接続トレンチと、前記トレンチライン内と、前記第１および第２接続トレンチ内に、それぞれ形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して、前記トレンチライン内と、前記第１および第２接続トレンチ内に、それぞれ埋め込まれたゲート電極と、前記第１のセル領域と前記第２のセル領域との前記境界部分の前記半導体層に設けられ、前記ゲート電極に電気的に接続されたゲート配線と、前記隣接するトレンチラインの間の前記半導体層に形成された第１電極と、前記半導体基板の前記半導体層と反対側の面に形成された第２電極と、を有し、前記第１のセル領域における前記第１接続トレンチの少なくとも１つが、前記第２のセル領域における前記第２接続トレンチと相対向していない半導体素子が提案されている（例えば、下記特許文献２参照。）。
また、半導体基板に形成された半導体層の互いに隣接する第１のセル領域および第２のセル領域のそれぞれの領域内に、前記第１のセル領域から前記第１のセル領域と前記第２のセル領域との境界部分を横切って前記第２のセル領域に抜ける方向を正方向とし、前記方向に沿って互いに平行に設けられたストライプ状の複数のトレンチラインと、隣接する前記トレンチラインにおける前記正方向側の第１終端部同士の一部を接続するように設けられた第１接続トレンチと、前記第１終端部と反対側の第２終端部同士の一部を接続するように設けられた第２接続トレンチと、前記トレンチライン内と、前記第１および第２接続トレンチ内に、それぞれ形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して、前記トレンチライン内と、前記第１および第２接続トレンチ内に、それぞれ埋め込まれたゲート電極と、前記第１のセル領域と前記第２のセル領域との前記境界部分の前記半導体層に設けられ、前記ゲート電極に電気的に接続されたゲート配線と、前記隣接するトレンチラインの間の前記半導体層に形成された第１電極と、前記半導体基板の前記半導体層と反対側の面に形成された第２電極と、を有し、前記第１のセル領域における前記第１接続トレンチの少なくとも１つが、前記第２のセル領域における前記第２接続トレンチと相対向していない半導体素子が提案されている（例えば、下記特許文献２参照。）。
また、隣り合うトレンチ同士をＵ字形の曲線部で接続したトレンチ構造の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの内の一方の端とを結ぶ、大きな曲率をもつ連結部を、ｐウェル領域の中に設けてなる半導体素子が提案されている（例えば、下記特許文献３参照。）。
また、隣り合うトレンチ同士をＵ字形の曲線部で接続したトレンチ構造の別の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの端とを、幅が直線部のトレンチの幅より大きい連結部で結んだ半導体素子が提案されている（例えば、下記特許文献４参照。）。
また、隣り合うトレンチ同士をＵ字形の曲線部で接続したトレンチ構造の別の半導体素子として、チップ端に向かうトレンチの終端と、隣接するトレンチの端とを、幅が直線部のトレンチの幅より大きい連結部で結んだ半導体素子が提案されている（例えば、下記特許文献４参照。）。
しかしながら、本発明者らが鋭意研究を重ねた結果、上述した技術をＳｉＣ半導体素子に適用した場合、次に示すような問題が生じることがわかった。例えば、ＳｉＣ半導体素子に、特許文献３の技術を適用した場合で説明する。図１４は、熱処理前における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。ＳｉＣ半導体素子の観察には、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いている（以下、図１〜図１６においても同様）。ＳｉＣ半導体素子の表面層には、トレンチ１１１が設けられている。トレンチ１１１は、直線形状の隣り合うトレンチ（以下、トレンチ直線部とする）１１２と、トレンチ直線部１１２を構成する各トレンチ部のそれぞれの端部を半円形状の曲線で接続した連結部（以下、トレンチ連結部とする）１１３とで構成されている。
図１４に示すＳｉＣ半導体素子において、トレンチ１１１は、ドライエッチングにより形成されている。トレンチ連結部１１３の一部には、トレンチ幅が狭くなったり、トレンチの側壁に凹凸が生じたりしている部分（以下、トレンチエッチング形状不良とする）１１４が発生していることが確認できる。トレンチエッチング形状不良１１４は、ドライエッチング速度がＳｉＣ半導体素子の結晶面に依存して異なること（面方位依存性）により発生すると推測される。
図１５は、熱処理後における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。アルゴン（Ａｒ）ガス中にモノシラン（ＳｉＨ4）をアルゴンに対する流量比０．４％で添加し、圧力８０Ｔｏｒｒおよび温度１７００℃で６０分間の熱処理を行っている。また、ＳｉＣ半導体素子の観察には、収束イオンビーム装置（ＦＩＢ：Ｆｏｒｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いている（以下、同様）。上述したＳｉＣ半導体素子に熱処理を行ったことにより、トレンチ連結部１１３の一部に、トレンチが埋まっている部分（以下、トレンチ形成不良とする）１１５が発生していることが確認できる。
図１５は、熱処理後における従来の炭化珪素半導体素子を表面方向から観察した電子顕微鏡写真である。アルゴン（Ａｒ）ガス中にモノシラン（ＳｉＨ4）をアルゴンに対する流量比０．４％で添加し、圧力８０Ｔｏｒｒおよび温度１７００℃で６０分間の熱処理を行っている。また、ＳｉＣ半導体素子の観察には、収束イオンビーム装置（ＦＩＢ：Ｆｏｒｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）を用いている（以下、同様）。上述したＳｉＣ半導体素子に熱処理を行ったことにより、トレンチ連結部１１３の一部に、トレンチが埋まっている部分（以下、トレンチ形成不良とする）１１５が発生していることが確認できる。
トレンチ形成不良１１５の状態を、ＳｉＣ半導体素子の断面を切り出して観察した。
トレンチ構造の半導体素子を作製する場合、トレンチを形成した後に、例えばトレンチ形状の改善処理やイオン注入後の活性化処理などのために、半導体素子に１５００℃以上の熱処理を行う。上述したように、ＳｉＣ半導体素子では、このような熱処理により、トレンチ連結部の一部で、トレンチ幅が狭くなったり、トレンチが浅くなるなどの変形が生じてしまう。また、トレンチ連結部の曲率によって、熱処理によりトレンチ連結部に生じる狭くなったり浅くなるなどの変形の大きさやその発生する部分が異なることがわかった。トレンチ連結部の曲率は、トレンチ直線部を構成する各トレンチ部の間隔（セルピッチ）によって決まる。つまり、セルピッチにより、トレンチ連結部の側壁面および底面の異なる部分に、異なる大きさの凹凸が生じてしまうことがわかった。トレンチ連結部の、トレンチエッチングによって幅が狭くなった部分が熱処理によってさらに狭くなったり浅くなると、トレンチ連結部の一部が埋まってしまう恐れがある。また、熱処理によって発生した凹凸によりトレンチ連結部の一部が大きく変形してしまった場合、この凹凸自体が、トレンチ形成不良となってしまう恐れがある。
トレンチ構造の半導体素子を作製する場合、トレンチを形成した後に、例えばトレンチ形状の改善処理やイオン注入後の活性化処理などのために、半導体素子に１５００℃以上の熱処理を行う。上述したように、ＳｉＣ半導体素子では、このような熱処理により、トレンチ連結部の一部で、トレンチ幅が狭くなったり、トレンチが浅くなるなどの変形が生じてしまう。また、トレンチ連結部の曲率によって、熱処理によりトレンチ連結部に生じる狭くなったり浅くなるなどの変形の大きさやその発生する部分が異なることがわかった。トレンチ連結部の曲率は、トレンチ直線部を構成する各トレンチ部の間隔（セルピッチ）によって決まる。つまり、セルピッチにより、トレンチ連結部の側壁面および底面の異なる部分に、異なる大きさの凹凸が生じてしまうことがわかった。トレンチ連結部の、トレンチエッチングによって幅が狭くなった部分が熱処理によってさらに狭くなったり浅くなると、トレンチ連結部の一部が埋まってしまう恐れがある。また、熱処理によって発生した凹凸によりトレンチ連結部の一部が大きく変形してしまった場合、この凹凸自体が、トレンチ形成不良となってしまう恐れがある。
このように、ＳｉＣ半導体素子では、トレンチ連結部でトレンチ直線部を接続しても、１５００℃以上の熱処理により、トレンチ連結部の一部が埋まってしまうことがある。トレンチ連結部の一部が埋まると、トレンチに終端部ができるか、またはトレンチの終端部が尖った形状となる。そのため、トレンチの終端部に電界が集中し、ＳｉＣ半導体素子が劣化したり、破壊する恐れがある。
また、トレンチ開口部のコーナーも電界集中を緩和するためにラウンドさせることが必要であるが、ラウンドの曲率が大きすぎるとトレンチ内に埋め込み形成する多結晶シリコン電極（ゲート電極）において、多結晶シリコンがトレンチ開口部の表面位置からのドライエッチング量を最小に制御することが難しくなる。つまり、トレンチ開口部のコーナー曲率が大きいとトレンチ開口部からの多結晶シリコンのエッチング量が多くなり、場合によっては図１６に示すように多結晶シリコン電極１０３の上面高さがｎ+領域の底面位置まで到達しない領域１０４が発生し、ｐ領域でのチャネル反転ができずに素子として動作しなくなるという問題がある。図１６は、トレンチ開口部のコーナー曲率を大きくした場合の炭化珪素半導体素子を断面方向から観察した電子顕微鏡写真である。そこで本発明では、トレンチ開口部のコーナーの変形抑止や促進方法を確立し、炭化珪素のエッチング形状の制御方法を提供することを目的とする。
また、トレンチ開口部のコーナーも電界集中を緩和するためにラウンドさせることが必要であるが、ラウンドの曲率が大きすぎるとトレンチ内に埋め込み形成する多結晶シリコン電極（ゲート電極）において、多結晶シリコンがトレンチ開口部の表面位置からのドライエッチング量を最小に制御することが難しくなる。つまり、トレンチ開口部のコーナー曲率が大きいとトレンチ開口部からの多結晶シリコンのエッチング量が多くなり、場合によっては図１６に示すように多結晶シリコン電極１０３の上面高さがｎ+領域の底面位置まで到達しない領域１０４が発生し、ｐ領域でのチャネル反転ができずに素子として動作しなくなるという問題がある。図１６は、トレンチ開口部のコーナー曲率を大きくした場合の炭化珪素半導体素子を断面方向から観察した電子顕微鏡写真である。そこで本発明では、トレンチ開口部のコーナーの変形抑止や促進方法を確立し、炭化珪素のエッチング形状の制御方法を提供することを目的とする。
また、本発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体素子の不良を低減することができる炭化珪素半導体素子の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる炭化珪素半導体素子の製造方法は、以下の特徴を有する。炭化珪素のトレンチ開口部コーナーの変形を抑制しての製造方法としては、１６００℃〜１８００℃の範囲のアルゴン（Ａｒ）雰囲気中で１０Ｔｏｒｒ以下の圧力で０．１分〜１０分の熱処理を行い炭化珪素表面からシリコン（Ｓｉ）原子を蒸発させて該炭化珪素表面を９５ａｔ％以上の炭素（Ｃ）原子とする表面グラファイト化後に、１６００℃〜１８００℃の範囲のモノシランをアルゴンに対して０．２％未満混合した雰囲気中で熱処理することで炭化珪素エッチング形状の変形を抑制する。また、請求項２の発明にかかる炭化珪素半導体素子の製造方法は、炭化珪素の変形を促進させるために、窒素（Ｎ）原子又はリン（Ｐ）原子を８×１０14ｃｍ2のドーズ量で炭化珪素表面にイオン注入してから１６００℃〜１８００℃の範囲のモノシランをアルゴンに対して０．２％未満混合した雰囲気中で熱処理することで炭化珪素エッチング形状の変形を促進させる。また、請求項３の発明にかかる炭化珪素半導体素子の製造方法は、１６００℃〜１８００℃の範囲のアルゴン雰囲気中で１０Ｔｏｒｒ以下の圧力で０．１分〜１０分の熱処理を行い前記炭化珪素半導体基板表面又は炭化珪素エピタキシャル層の表面からシリコン原子を蒸発させて炭化珪素表面を９５ａｔ％以上の炭素原子とする表面グラファイト化後に、１６００℃〜１８００℃の範囲のモノシラン（ＳｉＨ4）をアルゴン（Ａｒ）に対して０．２％以上混合した雰囲気中で熱処理することでＳｉＣエッチング形状の変形を促進することが出来た。
なお、本明細書及び図面では、ミラー指数の表記において、"−"はその直後の指数につくバーを意味しており、指数の前に"−"を付けることで負の指数を表している。
本発明にかかる炭化珪素半導体素子の製造方法によれば、炭化珪素半導体素子に１５００℃以上の熱処理を加えても、トレンチやホールを所定の形状に制御できるという効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体素子の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、以下では、特に断りがない限り、炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）とする。
（実施の形態１）
図１は、実施の形態１にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。図１に示す炭化珪素（ＳｉＣ）半導体素子は、例えばＳｉＣ単結晶基板、またはＳｉＣ単結晶基板の表面にＳｉＣエピタキシャル膜が積層された基板（以下、ＳｉＣ基板とする）の表面層に、トレンチ１が設けられている。
結晶構造が４ＨのＳｉＣのＣ面8度オフ基板（またはＳｉＣエピタキシャル膜付４Ｈ−ＳｉＣ基板のＣ面8度オフ基板でもよい）をよく洗浄し、ＳｉＣ基板の表面に付着するパーティクルや有機物等を除去する。次いで、ＳｉＣ基板の（０００１）ｃ面上に、例えばプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により二酸化珪素（ＳｉＯ2）膜を２．５μｍ成膜する。成膜ガスはモノシラン（ＳｉＨ4）＋酸素（Ｏ2）＋アルゴン（Ａｒ）とし、５０Ｐａの圧力で６０ＭＨｚのＶＨＦ（Ｖｅｒｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）電力５００Ｗ、基板加熱温度４００℃で成膜を行った。成膜後の基板を洗浄後、ＳｉＯ2膜上にコーターでレジストを塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを顕微鏡などで確認後、レジストのＲＩＥエッチング耐性を向上させるために更にコーターデベロッパーで１４３℃１分のベークを行った。このときのレジストの膜厚は約２．５μmである。
（実施の形態１）
図１は、実施の形態１にかかる炭化珪素半導体素子の表面を観察した電子顕微鏡写真である。図１に示す炭化珪素（ＳｉＣ）半導体素子は、例えばＳｉＣ単結晶基板、またはＳｉＣ単結晶基板の表面にＳｉＣエピタキシャル膜が積層された基板（以下、ＳｉＣ基板とする）の表面層に、トレンチ１が設けられている。
結晶構造が４ＨのＳｉＣのＣ面8度オフ基板（またはＳｉＣエピタキシャル膜付４Ｈ−ＳｉＣ基板のＣ面8度オフ基板でもよい）をよく洗浄し、ＳｉＣ基板の表面に付着するパーティクルや有機物等を除去する。次いで、ＳｉＣ基板の（０００１）ｃ面上に、例えばプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により二酸化珪素（ＳｉＯ2）膜を２．５μｍ成膜する。成膜ガスはモノシラン（ＳｉＨ4）＋酸素（Ｏ2）＋アルゴン（Ａｒ）とし、５０Ｐａの圧力で６０ＭＨｚのＶＨＦ（Ｖｅｒｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）電力５００Ｗ、基板加熱温度４００℃で成膜を行った。成膜後の基板を洗浄後、ＳｉＯ2膜上にコーターでレジストを塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを顕微鏡などで確認後、レジストのＲＩＥエッチング耐性を向上させるために更にコーターデベロッパーで１４３℃１分のベークを行った。このときのレジストの膜厚は約２．５μmである。
次に反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置でレジストをマスクとしてＳｉＯ2膜をドライエッチングした。エッチング条件はトリフルオロメタン（ＣＨＦ3）／Ａｒ＝１０／１０ｓｃｃｍの混合ガスを用いて、３Ｐａの圧力でＲＦパワー７５Ｗの条件でエッチングした。エッチング後にアッシングを行い、残ったレジストを除去する。条件はＣＨＦ3／Ｏ2＝４／１００ｓｃｃｍの混合ガスを用いて、１５０Ｐａの圧力でＲＦパワー１５０Ｗの条件でアッシングした。アッシング後レジストを剥離液に浸し、完全にレジストを除去し、イソプロピルアルコールに浸した後、純水で水洗して乾燥した。このように作製されたＳｉＯ2パターンを用いてＳｉＣをドライエッチングする。ＳｉＣ用エッチング装置には誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を利用したエッチング装置を用いて、エッチング条件はＩＣＰパワー４５０Ｗ、バイアス８Ｗ、エッチングガスは六フッ化硫黄（ＳＦ6）／Ｏ2／Ａｒ＝８．５／１．５／５０ｓｃｃｍで、圧力２Ｐａでエッチングした。エッチング深さは３．５μｍ〜４．５μｍの深さで行った。エッチング終了後ＳｉＯ2膜の残りを除去した。次に１５００℃以上の高温で圧力を２〜７６０Ｔｏｒｒの範囲に制御でき、ＳｉＨ4とＡｒガスを導入できる炉で熱処理を行った。最初にＳｉＣ表面からＳｉ原子を蒸発させる処理（グラファイト化）を行う。本実施例では１７００℃の温度で圧力３．７ＴｏｒｒのＡｒ雰囲気中で５分間熱処理を行った。この処理を行ったＳｉＣ表面の角度分解Ｘ線光電子分光法（ＸＰＳ）を用いて測定した元素分析結果を図２に示す。図２にＣ１ｓのピークを示すが、結合エネルギーが２８５ｅＶのピークしか見られずC−C結合であることがわかる。これはグラファイトでありＳｉＣ表面からＳｉ原子が抜けていることが確認できる。図には４本示されているが、測定角度を５度、３０度、６０度、９０度で行った場合である。5度で測定した場合がもっとも最表面の状態を表している。表１に図２で示したＸＰＳデータからＳｉ、Ｃ、Ｏの原子比を求めた結果を示す。ＸＰＳでは表面近傍のデータが得られるが、より最表面に近い方がＣ比率が高い。９０度入射したデータでもＣは９６．９％以上であり、ＳｉＣ表面（少なくても数ｎｍ）がほぼグラファイトになっているのがわかる。
このように表面をグラファイト化したＳｉＣを次に変形させるための熱処理を行う。条件は１７００℃の温度でＳｉＨ4ガスをＡｒに対して０．０９％添加したＳｉＨ4／Ａｒ混合ガス中で８０Ｔｏｒｒの圧力で６０分行った。６０分の長時間行ったのは、変形するのであれば熱処理前後での差がはっきりと現れるためである。図１は６角形にエッチングした形状において、グラファイト化処理の有無で熱処理前後での変形が起こるか電子顕微鏡で確認した写真である。熱処理前は6角形のエッチング形状であった（図１（ａ））。グラファイト化しないで熱処理した場合は１２角形に変形している（図１（ｂ））。グラファイト化してから熱処理した場合は６角形のままである（図１（ｃ））。図３にトレンチ断面においてグラファイト化処理の有無でトレンチコーナーの形状の変化を確認した電子顕微鏡写真を示す。図３（ａ）は熱処理前の断面である。グラファイト化処理なしで熱処理したもの（図３（ｂ））はトレンチ開口部のコーナーの曲率半径を測定すると１．４２μｍであった。グラファイト化処理してから熱処理したものはトレンチ開口部のコーナーの曲率半径が０．９５μｍであった（図３（ｃ））。このようにＳｉＣ基板の表面をグラファイト化することで熱処理によるＳｉＣの変形を抑制できることがわかる。この技術を用いれば、長時間１５００℃以上の熱処理を行ってもトレンチ開口部のコーナー曲率半径を小さいままとすることが可能であり、トレンチ形状の変形を抑制できる。
（実施の形態２）
高温熱処理でＳｉＣに形成したトレンチなどのエッチング部分の変形を促進できる製造方法を図面を用いて説明する。結晶構造が４ＨのＳｉＣのＣ面８度オフ基板（またはＳｉＣエピタキシャル膜付４Ｈ−ＳｉＣ基板のＣ面8度オフ基板）をよく洗浄した後、基板上にプラズマＣＶＤ法によりＳｉＯ2膜を２．５μｍ成膜する。成膜ガスはＳｉＨ4+Ｏ2+Ａｒで５０Ｐａの圧力で６０ＭＨｚのＶＨＦ電力５００Ｗ、基板加熱温度４００℃で行った。成膜後の基板を洗浄後、コーターでレジストをＳｉＯ2膜上に塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを確認後、レジストのＲＩＥエッチング耐性を向上するために更にコーターデベロッパーで１４３℃１分ベークを行った。このときのレジストの膜厚は約２．５μmである。
次にＲＩＥエッチング装置でレジストをマスクとしてＳｉＯ2膜をドライエッチングした。エッチング条件はＣＨＦ3／Ａｒ=１０／１０ｓｃｃｍの混合ガスを用いて、３Ｐａの圧力でＲＦパワー７５Ｗの条件でエッチングした。エッチング後にアッシングを行い、残ったレジストを除去する。条件はＣＨＦ3/Ｏ2=４／１００ｓｃｃｍの混合ガスを用いて、１５０Ｐａの圧力でＲＦパワー１５０Ｗの条件でアッシングした。アッシング後レジストを剥離液に浸し、完全にレジストを除去し、イソプロピルアルコールに浸した後、純水で水洗して乾燥した。このように作製されたＳｉＯ2パターンを用いてＳｉＣをドライエッチングする。ＳｉＣ用エッチング装置にはＩＣＰエッチング装置を用いて、エッチング条件はＩＣＰパワー４５０Ｗ、バイアス８Ｗ、エッチングガスはＳＦ6／Ｏ2／Ａｒ＝８．５／１．５／５０ｓｃｃｍで、圧力２Ｐａでエッチングした。エッチング深さは３．５μｍ〜４．５μｍの深さで行った。
エッチング後ＳｉＯ2膜の残りを除去した。次にイオン注入装置でＳｉＣ基板にイオン注入を行う。イオン注入は変形を促進したい場所のみ打ち込む。注入が不要の領域はあらかじめ膜厚２μｍ以上のＳｉＯ2膜で覆いマスクにすればよい。イオン注入終了後はＳｉＯ2を除去する。次に１５００℃以上の高温で圧力を２〜７６０Ｔｏｒｒ範囲に制御でき、ＳｉＨ4とＡｒガスを導入できる炉で熱処理を行った。本実施例では１７００℃の温度で圧力８０ＴｏｒｒのＳｉＨ4を０．０９％添加したＡｒ雰囲気中で１０分間熱処理を行った。図４に注入なし（ａ）と窒素およびリンをドーズ量８．１×１０14ｃｍ-2、４．０５×１０16ｃｍ-2でイオン注入した後、１７００℃で圧力８０ＴｏｒｒでＳｉＨ4を０．０９％添加したＡｒ雰囲気中で１０分間熱処理を行った場合のトレンチ断面形状を示す。トレンチ開口部のコーナーの曲率半径はイオン注入なしでは０．４７μｍ（ａ）であるが、窒素およびリンを８．１×１０14ｃｍ-2イオン注入してから熱処理すると曲率半径は０．６７μｍ（ｂ）、さらに注入量を４．０５×１０16ｃｍ-2に増加させると曲率半径は０．８８μｍに増加した（ｃ）。このようにＳｉＣ基板の表面にイオン注入することでＳｉＣの変形を促進できることがわかる。この技術を用いれば、短時間熱処理でもトレンチ開口部のコーナー曲率半径を大きくすることが可能となる。イオン注入を必要な部分だけに行うことで同じ基板内（デバイス内）で変形の大きい部分を作ることが可能になる。
（実施の形態３）
高温熱処理でＳｉＣに形成したトレンチなどのエッチング部分の変形を促進できる実施例２とは異なる方法を写真を用いて説明する。結晶構造が４ＨのＳｉＣのＣ面８度オフ基板（またはＳｉＣエピタキシャル膜付４Ｈ−ＳｉＣ基板のＣ面８度オフ基板）をよく洗浄した後、基板上にプラズマＣＶＤ法によりＳｉＯ2膜を２．５μｍ成膜する。成膜ガスはＳｉＨ4+Ｏ2+Ａｒで５０Ｐａの圧力で６０ＭＨｚのＶＨＦ電力５００Ｗ、基板加熱温度４００℃で行った。成膜後の基板を洗浄後、コーターでレジストをＳｉＯ2膜上に塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを確認後、レジストのＲＩＥエッチング耐性を向上するために更にコーターデベロッパーで１４３℃１分ベークを行った。このときのレジストの膜厚は約２．５μｍである。
エッチング後ＳｉＯ2膜の残りを除去した。次にイオン注入装置でＳｉＣ基板にイオン注入を行う。イオン注入は変形を促進したい場所のみ打ち込む。注入が不要の領域はあらかじめ膜厚２μｍ以上のＳｉＯ2膜で覆いマスクにすればよい。イオン注入終了後はＳｉＯ2を除去する。次に１５００℃以上の高温で圧力を２〜７６０Ｔｏｒｒ範囲に制御でき、ＳｉＨ4とＡｒガスを導入できる炉で熱処理を行った。本実施例では１７００℃の温度で圧力８０ＴｏｒｒのＳｉＨ4を０．０９％添加したＡｒ雰囲気中で１０分間熱処理を行った。図４に注入なし（ａ）と窒素およびリンをドーズ量８．１×１０14ｃｍ-2、４．０５×１０16ｃｍ-2でイオン注入した後、１７００℃で圧力８０ＴｏｒｒでＳｉＨ4を０．０９％添加したＡｒ雰囲気中で１０分間熱処理を行った場合のトレンチ断面形状を示す。トレンチ開口部のコーナーの曲率半径はイオン注入なしでは０．４７μｍ（ａ）であるが、窒素およびリンを８．１×１０14ｃｍ-2イオン注入してから熱処理すると曲率半径は０．６７μｍ（ｂ）、さらに注入量を４．０５×１０16ｃｍ-2に増加させると曲率半径は０．８８μｍに増加した（ｃ）。このようにＳｉＣ基板の表面にイオン注入することでＳｉＣの変形を促進できることがわかる。この技術を用いれば、短時間熱処理でもトレンチ開口部のコーナー曲率半径を大きくすることが可能となる。イオン注入を必要な部分だけに行うことで同じ基板内（デバイス内）で変形の大きい部分を作ることが可能になる。
（実施の形態３）
高温熱処理でＳｉＣに形成したトレンチなどのエッチング部分の変形を促進できる実施例２とは異なる方法を写真を用いて説明する。結晶構造が４ＨのＳｉＣのＣ面８度オフ基板（またはＳｉＣエピタキシャル膜付４Ｈ−ＳｉＣ基板のＣ面８度オフ基板）をよく洗浄した後、基板上にプラズマＣＶＤ法によりＳｉＯ2膜を２．５μｍ成膜する。成膜ガスはＳｉＨ4+Ｏ2+Ａｒで５０Ｐａの圧力で６０ＭＨｚのＶＨＦ電力５００Ｗ、基板加熱温度４００℃で行った。成膜後の基板を洗浄後、コーターでレジストをＳｉＯ2膜上に塗布する。その後、ステッパー装置でトレンチや丸、六角形などのパターンが形成されたレチクルを用いて露光を行った。露光後現像を行い、パターニングがきちんと行えていることを確認後、レジストのＲＩＥエッチング耐性を向上するために更にコーターデベロッパーで１４３℃１分ベークを行った。このときのレジストの膜厚は約２．５μｍである。
次にＲＩＥエッチング装置でレジストをマスクとしてＳｉＯ2膜をドライエッチングした。エッチング条件はＣＨＦ3／Ａｒ=１０／１０ｓｃｃｍの混合ガスを用いて、３Ｐａの圧力でＲＦパワー７５Ｗの条件でエッチングした。エッチング後にアッシングを行い、残ったレジストを除去する。条件はＣＨＦ3/Ｏ2=４／１００ｓｃｃｍの混合ガスを用いて、１５０Ｐａの圧力でＲＦパワー１５０Ｗの条件でアッシングした。アッシング後レジストを剥離液に浸し、完全にレジストを除去し、イソプロピルアルコールに浸した後、純水で水洗して乾燥した。このように作製されたＳｉＯ2パターンを用いてＳｉＣをドライエッチングする。ＳｉＣ用エッチング装置にはＩＣＰエッチング装置を用いて、エッチング条件はＩＣＰパワー４５０Ｗ、バイアス８Ｗ、エッチングガスはＳＦ6／Ｏ2／Ａｒ＝８．５／１．５／５０ｓｃｃｍで、圧力２Ｐａでエッチングした。エッチング深さは３．５μｍ〜４．５μｍの深さで行った。
エッチング後ＳｉＯ2膜の残りを除去した。次に１５００℃以上の高温で圧力を２〜７６０Ｔｏｒｒ範囲に制御でき、ＳｉＨ4とＡｒガスを導入できる炉で熱処理を行った。最初にＳｉＣ表面からＳｉ原子を蒸発させる処理（グラファイト化）を行う。本実施例では１７００℃の温度で圧力３．７ＴｏｒｒのＡｒ雰囲気中で５分間熱処理を行った。つぎに１７００℃の温度で圧力８０ＴｏｒｒのＳｉＨ4を０％から０．２６％添加したＡｒ雰囲気中で１０分間熱処理を行った。図５に6角形エッチング後、グラファイト処理のみのもの、図６にＡｒ中（ＳｉＨ4添加なし）で熱処理したもの、図７にＳｉＨ4を０．０９％Ａｒに添加して熱処理したもの、図８にＳｉＨ4を０．２６％Ａｒに添加して熱処理したものを電子顕微鏡で観察した結果を示す。グラファイト化処理したものの形状を基準として、Ａｒ中（SｉＨ4添加なし）で熱処理したものはほとんど変形はないが、ＳｉＨ4を０．０９％Ａｒに添加して熱処理したものは６角形の角が変形しているのがわかる。さらにＳｉＨ4を０．２６％Ａｒに添加して熱処理したものは１２角形に変形しようとしているのがわかる。図９〜図１２にトレンチ断面を電子顕微鏡で観察した結果を示す。トレンチ開口部コーナーの曲率半径はＡｒで熱処理したもの（ＳｉＨ4添加なし）はコーナーがほぼ直角でほとんど変形してない（図９、図１０）が、ＳｉＨ4を０．０９％Ａｒに添加して熱処理したものはコーナーがラウンドし、曲率半径が０．３８μｍであった（図１１）。さらにＳｉＨ4を０．２６％Ａｒに添加して熱処理したものは曲率半径が０．５３μｍに増加した（図１２）。グラファイト化してＳｉＣが変形しずらいはずであるが、このように熱処理時にＳｉＨ4を０．２６％添加することでＳｉＣの変形を促進できることがわかる。この技術を用いれば、短時間熱処理でもトレンチ開口部のコーナー曲率半径を大きくすることが可能となる。
エッチング後ＳｉＯ2膜の残りを除去した。次に１５００℃以上の高温で圧力を２〜７６０Ｔｏｒｒ範囲に制御でき、ＳｉＨ4とＡｒガスを導入できる炉で熱処理を行った。最初にＳｉＣ表面からＳｉ原子を蒸発させる処理（グラファイト化）を行う。本実施例では１７００℃の温度で圧力３．７ＴｏｒｒのＡｒ雰囲気中で５分間熱処理を行った。つぎに１７００℃の温度で圧力８０ＴｏｒｒのＳｉＨ4を０％から０．２６％添加したＡｒ雰囲気中で１０分間熱処理を行った。図５に6角形エッチング後、グラファイト処理のみのもの、図６にＡｒ中（ＳｉＨ4添加なし）で熱処理したもの、図７にＳｉＨ4を０．０９％Ａｒに添加して熱処理したもの、図８にＳｉＨ4を０．２６％Ａｒに添加して熱処理したものを電子顕微鏡で観察した結果を示す。グラファイト化処理したものの形状を基準として、Ａｒ中（SｉＨ4添加なし）で熱処理したものはほとんど変形はないが、ＳｉＨ4を０．０９％Ａｒに添加して熱処理したものは６角形の角が変形しているのがわかる。さらにＳｉＨ4を０．２６％Ａｒに添加して熱処理したものは１２角形に変形しようとしているのがわかる。図９〜図１２にトレンチ断面を電子顕微鏡で観察した結果を示す。トレンチ開口部コーナーの曲率半径はＡｒで熱処理したもの（ＳｉＨ4添加なし）はコーナーがほぼ直角でほとんど変形してない（図９、図１０）が、ＳｉＨ4を０．０９％Ａｒに添加して熱処理したものはコーナーがラウンドし、曲率半径が０．３８μｍであった（図１１）。さらにＳｉＨ4を０．２６％Ａｒに添加して熱処理したものは曲率半径が０．５３μｍに増加した（図１２）。グラファイト化してＳｉＣが変形しずらいはずであるが、このように熱処理時にＳｉＨ4を０．２６％添加することでＳｉＣの変形を促進できることがわかる。この技術を用いれば、短時間熱処理でもトレンチ開口部のコーナー曲率半径を大きくすることが可能となる。
以上のように、本発明にかかる炭化珪素半導体素子は、トレンチ構造又はホールを有するパワー半導体素子に有用である。
１０３ 多結晶シリコン電極
１１１ トレンチ
１１２ トレンチ直線部
１１３ トレンチ連結部
１１４ トレンチエッチング形状不良
１１１ トレンチ
１１２ トレンチ直線部
１１３ トレンチ連結部
１１４ トレンチエッチング形状不良
Claims (3)
- 炭化珪素半導体基板又は炭化珪素エピタキシャル層が形成された基板上にエッチングにより、トレンチ又はホールを形成した後、１５００℃以上の温度で熱処理をする半導体素子の製造方法において、１６００℃〜１８００℃の範囲のアルゴン雰囲気中で１０Ｔｏｒｒ以下の圧力で０．１分〜１０分の熱処理を行い前記炭化珪素半導体基板表面又は炭化珪素エピタキシャル層の表面からシリコン原子を蒸発させて炭化珪素表面を９５ａｔ％以上の炭素原子とする表面グラファイト化後に、１６００℃〜１８００℃の範囲のモノシランをアルゴンに対して０．２％未満混合した雰囲気中で熱処理することを特徴とする炭化珪素半導体素子の製造方法。
- 炭化珪素半導体基板又は炭化珪素エピタキシャル層が形成された基板上にエッチングにより、トレンチ又はホールを形成した後、１５００℃以上の温度で熱処理をする半導体素子の製造方法において、窒素原子又はリン原子を８×１０14ｃｍ-2 以上のドーズ量で前記炭化珪素半導体基板表面又は炭化珪素エピタキシャル層の表面にイオン注入してから１６００℃〜１８００℃の範囲のモノシランをアルゴンに対して０．２％未満混合した雰囲気中で熱処理することを特徴とする炭化珪素半導体素子の製造方法。
- 炭化珪素半導体基板又は炭化珪素エピタキシャル層が形成された基板上にエッチングにより、トレンチ又はホールを形成した後、１５００℃以上の温度で熱処理をする半導体素子の製造方法において、１６００℃〜１８００℃の範囲のアルゴン雰囲気中で１０Ｔｏｒｒ以下の圧力で０．１分〜１０分の熱処理を行い前記炭化珪素半導体基板表面又は炭化珪素エピタキシャル層の表面からシリコン原子を蒸発させて炭化珪素表面を９５ａｔ％以上の炭素原子とする表面グラファイト化後に、１６００℃〜１８００℃の範囲のモノシランをアルゴンに対して０．２％以上混合した雰囲気中で熱処理することを特徴とする炭化珪素半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009108119A JP5556053B2 (ja) | 2009-04-27 | 2009-04-27 | 炭化珪素半導体素子の製造方法 |
| US12/767,899 US8124510B2 (en) | 2009-04-27 | 2010-04-27 | Method of manufacturing a silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009108119A JP5556053B2 (ja) | 2009-04-27 | 2009-04-27 | 炭化珪素半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010258294A JP2010258294A (ja) | 2010-11-11 |
| JP5556053B2 true JP5556053B2 (ja) | 2014-07-23 |
Family
ID=43318851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009108119A Expired - Fee Related JP5556053B2 (ja) | 2009-04-27 | 2009-04-27 | 炭化珪素半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8124510B2 (ja) |
| JP (1) | JP5556053B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170069497A1 (en) * | 2014-05-07 | 2017-03-09 | Tokyo Electron Limited | Plasma etching method |
| JP6357869B2 (ja) | 2014-05-20 | 2018-07-18 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2021141199A (ja) * | 2020-03-05 | 2021-09-16 | 日立金属株式会社 | ＳｉＣウェハおよびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130356A (ja) | 1990-09-21 | 1992-05-01 | Mita Ind Co Ltd | 画像形成装置のための自己診断および自己修復システム |
| US5571374A (en) * | 1995-10-02 | 1996-11-05 | Motorola | Method of etching silicon carbide |
| JP4491875B2 (ja) | 1999-12-13 | 2010-06-30 | 富士電機システムズ株式会社 | トレンチ型ｍｏｓ半導体装置 |
| JP4639431B2 (ja) | 2000-05-24 | 2011-02-23 | 富士電機システムズ株式会社 | トレンチゲート型半導体装置 |
| JP4178789B2 (ja) | 2001-12-18 | 2008-11-12 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| JP4130356B2 (ja) * | 2002-12-20 | 2008-08-06 | 株式会社東芝 | 半導体装置 |
| SE527205C2 (sv) * | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
| JP5509520B2 (ja) * | 2006-12-21 | 2014-06-04 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5589263B2 (ja) * | 2008-05-29 | 2014-09-17 | 富士電機株式会社 | 炭化珪素半導体基板のトレンチ形成方法 |
-
2009
- 2009-04-27 JP JP2009108119A patent/JP5556053B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-27 US US12/767,899 patent/US8124510B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110070723A1 (en) | 2011-03-24 |
| JP2010258294A (ja) | 2010-11-11 |
| US8124510B2 (en) | 2012-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5509520B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
| JP5017823B2 (ja) | 半導体素子の製造方法 | |
| CN102044559B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP5309587B2 (ja) | 炭化珪素半導体基板のトレンチエッチング方法 | |
| EP2584594A1 (en) | Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device | |
| JP2007324503A (ja) | 炭化珪素半導体装置の製造方法 | |
| CA2766981A1 (en) | Silicon carbide insulating gate type semiconductor device and fabrication method thereof | |
| WO2013038862A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2008294210A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6108588B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2005303010A (ja) | 炭化珪素素子及びその製造方法 | |
| JP5556053B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| WO2013077068A1 (ja) | 半導体装置の製造方法 | |
| JP5531436B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP2024091772A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5037165B2 (ja) | 半導体装置の製造方法 | |
| JP5935821B2 (ja) | 炭化珪素半導体素子の製造方法および炭化珪素半導体素子 | |
| JP2009212172A (ja) | 半導体装置の製造方法 | |
| JP7389239B2 (ja) | トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法 | |
| JP2004253576A (ja) | 半導体装置の製造方法 | |
| KR100948307B1 (ko) | 반도체 소자의 제조 방법 | |
| WO2016092960A1 (ja) | 炭化ケイ素半導体装置及びその製造方法 | |
| JP6372436B2 (ja) | 半導体装置の作製方法 | |
| CN116110788A (zh) | 基于混合刻蚀的金刚石薄膜GaN HEMT制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5556053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |