JP5420737B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5420737B2 JP5420737B2 JP2012208061A JP2012208061A JP5420737B2 JP 5420737 B2 JP5420737 B2 JP 5420737B2 JP 2012208061 A JP2012208061 A JP 2012208061A JP 2012208061 A JP2012208061 A JP 2012208061A JP 5420737 B2 JP5420737 B2 JP 5420737B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- cavity
- bus bar
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は本発明の実施の形態1の半導体装置の構造の一例を示す平面図、図2は図1に示す半導体装置の構造を示す側面図、図3は図1に示すA−A線に沿って切断した構造を示す断面図、図4は図1に示すB−B線に沿って切断した構造を示す断面図である。また、図5は図1に示す半導体装置におけるワイヤリング状態の一例を示す部分平面図、図6は図5に示すA−A線に沿って切断した構造を示す部分断面図、図7は図1に示す半導体装置の第2吊りリード上で切断した構造を示す断面図である。
図24は本発明の実施の形態2の半導体装置の構造の一例を示す平面図、図25は図24に示す半導体装置の構造を示す側面図、図26は図24に示すA−A線に沿って切断した構造を示す断面図、図27は図24に示すB−B線に沿って切断した構造を示す断面図、図28は図24に示す半導体装置の第2吊りリード上で切断した構造を示す断面図である。
1a インナリード(リードの一部)
1aa 上面
1ab 下面
1b アウタリード(リードの他部)
1c ダイパッド(タブ、チップ搭載部)
1ca 上面(主面、表面、チップ搭載面)
1cb 下面(裏面、実装面)
1cc 第1辺
1cd 第2辺
1ce 主面
1cf 裏面
1d バスバー(ブリッジバー、セクションバー)
1da 上面(主面、表面、チップ搭載面)
1db 下面(裏面)
1dc 第3辺
1dd 第4辺
1de 第5辺
1e 第1吊りリード(吊りリード)
1ea 上面
1eb 下面
1f 第1折り曲げ部(折り曲げ部)
1g 第2吊りリード
1h 第2折り曲げ部(折り曲げ部)
1i テープ材
1j 上面
1k 下面
1m ダム
2 半導体チップ
2a 主面
2b 裏面
2c 電極パッド
3 封止体
3a 表面(主面、上面)
3b 実装面(裏面、下面)
3c 側面
3d 第1ゲートレジン
3e 第2ゲートレジン
4 ワイヤ
5 QFP(半導体装置)
6 Agペースト(接着材)
7 吐出ノズル
8 コレット
9 キャピラリ
10 ボンディングステージ
11 リード押さえ治具
12 樹脂成型金型(成型金型)
12a 上型
12aa 第1キャビティ
12ab 第1ゲート
12ac 第1パーティング面
12b 下型
12ba 第2キャビティ
12bb 第2ゲート
12bc 第2パーティング面
12bd 底面
13 封止用樹脂(樹脂)
14a 充填方向
14b レジン流動方向
15 外装めっき
16 マザーボード(実装基板)
16a 端子
16b 電極パッド
16c 主面
17 ヒートスプレッダ(放熱板)
18 ヒートシンク(放熱板)
19 半田
20 QFP(半導体装置)
21 QFP(半導体装置)
30 QFP
Claims (8)
- 以下の工程を含む、半導体装置の製造方法:
(a)チップ搭載面および前記チップ搭載面とは反対側の露出面を有するダイパッドと、折り曲げ部を有し、前記ダイパッドを支持する第1吊りリードと、前記ダイパッドの周囲に配置され、かつ前記第1吊りリードを介して前記ダイパッドと繋がるバスバーと、折り曲げ部をそれぞれ有し、前記バスバーのうちの前記第1吊りリードが繋がる部分とは異なる部分にそれぞれ繋がる複数の第2吊りリードと、前記複数の第2吊りリードのうちの互いに隣り合う第2吊りリード間に配置され、かつ前記バスバーよりも前記ダイパッドから遠い位置に配置された複数のリードと、を備えたリードフレームを準備する工程;
ここで、
前記ダイパッドの平面形状は、一対の第1辺と、前記第1辺と交差する一対の第2辺と、を有する四角形から成り、
前記バスバーは、前記ダイパッドの前記第1辺と並ぶ一対の第3辺と、前記ダイパッドの前記第2辺と並ぶ一対の第4辺と、を有しており、
前記バスバーの前記第3辺および前記第4辺のそれぞれにおいて、複数の前記第1吊りリードが設けられており、
断面視において、前記バスバーは、前記リードフレームの厚さ方向における前記リードと前記バスバーとの間隔が、前記リードフレームの厚さ方向における前記バスバーと前記ダイパッドとの間隔より大きくなるように、前記リードと前記ダイパッドとの間に配置されており、
(b)前記(a)工程の後、主面、前記主面上に形成された複数の電極パッド、および前記主面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記裏面が前記ダイパッドの前記チップ搭載面と対向するように、前記ダイパッドの前記チップ搭載面上に搭載する工程;
(c)前記(b)工程の後、前記半導体チップの前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程;
(d)前記(c)工程の後、前記ダイパッド上に搭載された前記半導体チップが、成型金型の上型に設けられた第1キャビティと、前記上型と対向する前記成型金型の下型に設けられた第2キャビティとの間に位置するように、前記リードフレームを前記上型と前記下型との間に配置し、前記上型と前記下型とで前記リードフレームをクランプし、さらに、前記第1キャビティおよび前記第2キャビティのそれぞれの内部に樹脂を供給することで、前記複数のリードのそれぞれの一部、前記バスバー、前記半導体チップおよび前記複数のワイヤを前記樹脂で封止する工程。 - 前記バスバーのうちの前記第1吊りリードが繋がる部分の両脇には、くびれが形成されている、請求項1記載の半導体装置の製造方法。
- 前記リードフレームは、前記ダイパッドの前記チップ搭載面と同一面側に位置する第1面と、前記第1面とは反対側の第2面と、を有し、
前記上型は、前記リードフレームの前記第1面と接触し、かつ、前記第1キャビティの周囲に位置する第1パーティング面を有し、
前記下型は、前記リードフレームの前記第2面と接触し、かつ、前記第2キャビティの周囲に位置する第2パーティング面を有し、
前記(a)工程において準備する前記リードフレームは、断面視において、前記リードと前記ダイパッドとの間隔が、前記第2パーティング面と前記第2キャビティの底面との間隔よりも大きい、請求項1又は2記載の半導体装置の製造方法。 - 前記(d)工程では、前記ダイパッドの前記露出面が前記第2キャビティの前記底面と接触した状態となっており、
前記(d)工程では、前記第2キャビティに繋がるゲートを介して前記第1キャビティおよび前記第2キャビティのそれぞれの内部に前記樹脂を供給する、請求項3記載の半導体装置の製造方法。 - 前記リードフレームは、前記ダイパッドの前記チップ搭載面と同一面側に位置する第1面と、前記第1面とは反対側の第2面と、を有し、
前記上型は、前記リードフレームの前記第1面と接触し、かつ、前記第1キャビティの周囲に位置する第1パーティング面を有し、
前記下型は、前記リードフレームの前記第2面と接触し、かつ、前記第2キャビティの周囲に位置する第2パーティング面を有し、
前記(a)工程において準備する前記リードフレームは、断面視において、前記リードと前記ダイパッドとの間隔が、前記第1パーティング面と前記第1キャビティの底面との間隔よりも大きい、請求項1又は2記載の半導体装置の製造方法。 - 前記(d)工程では、前記ダイパッドの前記露出面が前記第1キャビティの前記底面と接触した状態となっており、
前記(d)工程では、前記第1キャビティに繋がるゲートを介して前記第1キャビティおよび前記第2キャビティのそれぞれの内部に前記樹脂を供給する、請求項5記載の半導体装置の製造方法。 - 前記(d)工程では、前記ダイパッドの前記露出面が前記第2キャビティの底面と接触した状態となっている、請求項1又は2記載の半導体装置の製造方法。
- 前記(d)工程では、前記ダイパッドの前記露出面が前記第1キャビティの底面と接触した状態となっている、請求項1又は2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208061A JP5420737B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208061A JP5420737B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009005618A Division JP2010165777A (ja) | 2009-01-14 | 2009-01-14 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013209861A Division JP5767294B2 (ja) | 2013-10-07 | 2013-10-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013016851A JP2013016851A (ja) | 2013-01-24 |
JP5420737B2 true JP5420737B2 (ja) | 2014-02-19 |
Family
ID=47689138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012208061A Active JP5420737B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5420737B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9960104B2 (en) * | 2014-12-23 | 2018-05-01 | Intel Corporation | Integrated package design with wire leads for package-on-package product |
JP6869602B2 (ja) * | 2016-09-28 | 2021-05-12 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100298692B1 (ko) * | 1998-09-15 | 2001-10-27 | 마이클 디. 오브라이언 | 반도체패키지제조용리드프레임구조 |
JP3606078B2 (ja) * | 1998-12-24 | 2005-01-05 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP2002076234A (ja) * | 2000-08-23 | 2002-03-15 | Rohm Co Ltd | 樹脂封止型半導体装置 |
JP4628996B2 (ja) * | 2006-06-01 | 2011-02-09 | 新光電気工業株式会社 | リードフレームとその製造方法及び半導体装置 |
-
2012
- 2012-09-21 JP JP2012208061A patent/JP5420737B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013016851A (ja) | 2013-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5149854B2 (ja) | 半導体装置 | |
JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP6961337B2 (ja) | 半導体装置 | |
JP5767294B2 (ja) | 半導体装置 | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP6164895B2 (ja) | 半導体装置の製造方法 | |
JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
TWI431728B (zh) | 具強化式基座之半導體封裝構造 | |
JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP2008211231A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
JPH11260990A (ja) | リードフレーム,樹脂封止型半導体装置及びその製造方法 | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP5385438B2 (ja) | 半導体装置 | |
JP2015060876A (ja) | 半導体装置の製造方法 | |
US20080038872A1 (en) | Method of manufacturing semiconductor device | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP2011210936A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4002235B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5420737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |