[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5485333B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5485333B2
JP5485333B2 JP2012108616A JP2012108616A JP5485333B2 JP 5485333 B2 JP5485333 B2 JP 5485333B2 JP 2012108616 A JP2012108616 A JP 2012108616A JP 2012108616 A JP2012108616 A JP 2012108616A JP 5485333 B2 JP5485333 B2 JP 5485333B2
Authority
JP
Japan
Prior art keywords
copper alloy
barrier metal
alloy wiring
wiring
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012108616A
Other languages
English (en)
Other versions
JP2012169665A (ja
Inventor
健志 古澤
大介 児玉
雅弘 松本
博史 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012108616A priority Critical patent/JP5485333B2/ja
Publication of JP2012169665A publication Critical patent/JP2012169665A/ja
Application granted granted Critical
Publication of JP5485333B2 publication Critical patent/JP5485333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、半導体装置の製造方法に係る発明であり、特に、銅合金配線およびこれに接続するビアを有する半導体装置製造方法に関する。
高速動作・低消費電力化が要求される半導体装置では、配線部での信号遅延や電力消費を抑制するため、低抵抗の銅を用いた多層配線構造が用いられている。しかし、半導体装置の微細化により銅配線に流れる電流密度が増大し、エレクトロマイグレーション(Electromigration、以下EMと称する)に対する銅配線の信頼性が問題となっている。
EMは、銅配線に電流を流すと、電子流に押されて銅原子が移動する現象である。銅配線でEM耐性が最も問題となるのは、上下配線を結ぶ層間接続(ビア)の底部と下層の銅配線との接触面である。EM現象が起こると銅配線中の銅原子が移動し、銅配線の当該接触面付近において空洞(ボイド)が形成される。そして、当該ボイド形成の結果、銅配線とビアとの間で断線が生じる。
当該EM現象による銅配線−ビア間の断線を防止するために、従来では、銅配線に流す電流値を制限していた。また、主成分である銅にアルミニウム等の添加元素を加えた銅合金配線が採用されていた。当該銅合金配線について開示のある文献として、非特許文献1がある。当該銅合金配線は、純銅配線の場合よりもEM耐性が優れている。
非特許文献1では、主成分である銅に添加元素としてAl,Sn,Tiを加えた銅合金配線の採用により、EM耐性を向上させる技術が開示されている。なお、銅合金配線について開示されているその他の先行技術として、特許文献1および特許文献2がある。
ここで、特許文献1には、層間絶縁膜において銅合金配線と当該銅合金配線の上面と接続するビアとが形成されており、当該銅合金配線と当該ビアとの接続面(接続部とも把握できる)に、窒素を含むバリヤメタル膜が形成されている構造が開示されている。
なお、銅合金配線(ビアも含む)と層間絶縁膜との間に存するバリヤメタル膜の構成においても色々工夫されている。たとえばバリヤメタル膜として、層間絶縁膜との接着性の良いTaN,TiN,WN等と、銅との接着性の良いTa,Ti,W等とを積層した積層構造膜が採用されている(特許文献3)。
特開2002−75995号公報 特開平11−307530号公報 特開2003−124313号公報
T.Tonegawa et al(NEC),"Suppression of Bimodal Stress−Induced Voiding Using Highly Diffusive Dopant from Cu−Alloy Seed Layer",Proceeding of IEEE International Interconnect Technology Conference 2003,pp.216−218
ところで、上記特許文献1に開示されている構造の場合には、以下の問題が生じることを発明者らの実験により明らかになった。つまり、銅合金配線とビアとの接続面に窒素を含むバリヤメタル膜が形成されると、銅合金配線とビアとの間における電気抵抗が上昇し、かつ当該電気抵抗にばらつきが生じることが明らかになった。
そこで、本発明は、層間絶縁膜において銅合金配線と当該銅合金配線の上面と接続するビアとが形成されており、当該銅合金配線と当該ビアとの接続面(接続部とも把握できる)に、窒素を含むバリヤメタル膜が形成されている構造を有する半導体装置に関し、銅合金配線とビアとの間における電気抵抗の上昇を抑制することができ、また当該電気抵抗のばらつきも抑制することができる半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、第一の層間絶縁膜内に、第一添加元素を含有する第一銅合金配線を形成する工程と、前記第一の層間絶縁膜上及び前記第一銅合金配線上に第一絶縁膜を形成する工程と、前記第一絶縁膜上に第二の層間絶縁膜を形成する工程と、前記第一絶縁膜及び前記第二の層間絶縁膜を貫き、前記第一銅合金配線を露出する第一の穴を形成する工程と、前記第一の穴の側面及び底面を覆うように窒素を含有する第一材料で形成された第一のバリヤメタルを形成して、前記第一の穴の底面において前記第一のバリヤメタルと前記第一銅合金配線とを接触させる工程と、前記第一の穴の底面の前記第一のバリヤメタルと前記第一銅合金配線の一部とを除去してくぼみを形成する工程と、前記第一の穴の側面上の前記第一のバリヤメタル上及び前記くぼみの表面を覆うように第二のバリヤメタルを形成する工程と、前記第二のバリヤメタル上に銅金属を埋め込む工程とを、有する。
上記半導体装置では、第一の層間絶縁膜内に配設されており、主成分であるCuにAlを添加した第一の銅合金配線と、前記第一の層間絶縁膜上に形成される第二の層間絶縁膜と、前記第二の層間絶縁膜内に配設されており、主成分であるCuにAlを添加した第二の銅合金配線とを、備えており、前記第二の銅合金配線の前記Alの濃度は、前記第一の銅合金配線の前記Alの濃度未満である。したがって、より上層に配設される第二の銅合金配線の抵抗値を、より下層に配設される第一の銅合金配線の抵抗値よりも小さくできる。
また、上記半導体装置では、第一の層間絶縁膜内に配設されており、主成分であるCuにAlを添加した銅合金配線と、前記第一の層間絶縁膜上に形成される第二の層間絶縁膜と、前記第二の層間絶縁膜内に配設されており、前記銅合金配線よりも膜厚の厚い、Cuのみから成る銅配線とを、備えている。したがって、より上層に配設される第二の銅合金配線の抵抗値を、より下層に配設される第一の銅合金配線の抵抗値よりも小さくできる。
また、上記半導体装置では、第一の層間絶縁膜内に配設されており、第一の配線と第一のビアから構成されており、主成分であるCuにAlを添加して成る第一のデュアルダマシン構造と、前記第一の層間絶縁膜上に形成される第二の層間絶縁膜と、前記第二の層間絶縁膜内に配設されており、前記第一の配線よりも膜厚の厚い第二の配線と第二のビアとから構成されており、前記第一の配線の上部と前記第二のビアの下面とが接続されており、Cuのみから成る第二のデュアルダマシン構造とを、備えている。したがって、より上層に配設される第二デュアルダマシン構造の抵抗値を、より下層に配設される第一のデュアルダマシン構造の抵抗値よりも小さくできる。
また、上記半導体装置では、層間絶縁膜内に形成されており、主成分であるCuにAlを添加した第一のビアと、前記層間絶縁膜内に形成されており、前記第一のビアの底部と電気的に接続され、主成分であるCuにAlを添加した第一の銅合金配線と、前記層間絶縁膜と前記第一のビアとの間において前記層間絶縁膜と接触して形成されている、窒素を含む第一のバリヤメタル膜と、前記層間絶縁膜と前記第一のビアとの間において前記第一のビアと接触して形成されている、窒素を含まない第二のバリヤメタル膜とを、備えており、前記第一のバリヤメタル膜は、前記第一の銅合金配線と前記第一のビアとの接続部には形成されておらず、前記第二のバリヤメタル膜は、前記第一の銅合金配線と前記第一のビアとの接続部にも形成されている。したがって、第一の銅合金配線と第一のビアとの接続部において、窒素とAlとの反応を抑制できる。つまり、高抵抗部の形成を抑制できる。よって、当該接続部における電気抵抗の上昇および、当該電気抵抗のばらつきを抑制することができる。
また、上記半導体装置の製造方法では、(A)第一の層間絶縁膜内に、主成分であるCuにAlを添加した第一の銅合金配線を配設する工程と、(B)前記第一の層間絶縁膜上に形成された第二の層間絶縁膜内に、主成分であるCuにAlが添加されており、前記第一の銅合金配線よりも膜厚が厚く、前記第一の銅合金配線の前記Alの濃度以下であるAl濃度を有する、第二の銅合金配線を形成する工程とを、備えている。したがって、下層配線が有する抵抗値よりも小さい抵抗値を有する上層配線を備える半導体装置を提供することができる。
また、上記半導体装置の製造方法では、(A)第一の層間絶縁膜内に、主成分であるCuにAlを添加した銅合金配線を配設する工程と、(B)前記第一の層間絶縁膜上に形成された第二の層間絶縁膜内に、前記銅合金配線よりも膜厚が厚く、Cuのみから成る銅配線を形成する工程とを、備えている。したがって、下層配線が有する抵抗値よりも小さい抵抗値を有する上層配線を備える半導体装置を提供することができる。
また、上記半導体装置の製造方法では、(A)第一の層間絶縁膜内に、第一の配線と第一のビアから構成され、主成分であるCuにAlが添加された第一のデュアルダマシン構造を形成する工程と、(B)上記第一の層間絶縁膜上に形成された第二の層間絶縁膜内に、前記第一の配線よりも膜厚の厚い第二の配線と第二のビアとから構成されており、前記第一の配線の上部と前記第二のビアの下面とが接続されており、Cuのみから成る第二のデュアルダマシン構造を形成する工程とを、備えている。したがって、下層のデュアルダマシン構造が有する抵抗値よりも小さい抵抗値を有する、上層のデュアルダマシン構造を備える半導体装置を提供することができる。
実施の形態1に係わる半導体装置の要部構成を示す拡大断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 製造途中である半導体装置を上面から見た場合の様子を示す平面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 添加元素の濃度と抵抗のばらつきとの関係を測定した実験結果を示す図である。 実施の形態3に係わる半導体装置の要部構成を示す拡大断面図である。 実施の形態3に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態3に係わる構成が下層−上層に渡って連続して含まれている様子を示す断面図である。 実施の形態4に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態4に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態4に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態4に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態4に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態4に係わる構成が下層−上層に渡って連続して含まれている様子を示す断面図である。
発明者らは、層間絶縁膜に銅合金配線と当該銅合金配線の上面と接続するビアとが形成されており、当該銅合金配線と当該ビアとの接続面(接続部とも把握できる)に窒素を含むバリヤメタル膜が形成されている半導体装置に対して、電気特性を調べる実験を実施した。ここで、銅合金配線は、主成分であるCuにAl等の添加元素を添加して成る。
当該実験の結果、当該接続部における電気抵抗の上昇は、以下の要因により発生することが分かった。つまり、添加元素と窒素とが反応して形成される高抵抗部が、当該要因であると分かった。
また、実験の結果、接続部における電気抵抗のばらつきは、当該添加元素濃度に依存することも分かった。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
<実施の形態1>
本実施の形態に係わる半導体装置の構成を示す拡大断面図を、図1に示す。図1に示すように当該半導体装置は、層間絶縁膜1,2、銅合金配線3、ビア4、バリヤメタル膜5ないし8を備えている。
図1において、層間絶縁膜1の表面内には銅合金配線3が配設されている。ここで、銅合金配線3は主成分が銅(Cu)であり、当該銅に所定の添加元素が含まれている。当該所定の添加元素は、窒素と反応することにより絶縁膜(以下、高抵抗部と称する)を形成する元素である。当該所定の添加元素として、たとえばAl,Si,Ge、Ga,Sn等が挙げられる。また、当該所定の添加元素の濃度(含有率)は、ICP発行分光分析法による測定の結果得られる濃度値において、0.04wt%以下、0.01wt%以上である。
また、図1に示すように、層間絶縁膜2内にはビア4が形成されている。ここで、ビア4の底部は、銅合金配線3の上面と電気的に接続している。
また、図1に示すように、銅合金配線3と層間絶縁膜1との間には、第一のバリヤメタル膜5、第二のバリヤメタル膜6が形成されている。また、ビア4と層間絶縁膜2との間には、第一のバリヤメタル膜7、第二のバリヤメタル膜8が形成されている。
第一のバリヤメタル膜5,7は、窒素を含む導電膜により構成されている。また、第二のバリヤメタル膜6,8は、窒素を含まない導電膜により構成されている。
ここで、第一のバリヤメタル膜5は、層間絶縁膜1側に(つまり層間絶縁膜1に接触して)形成されており、第一のバリヤメタル膜7は、層間絶縁膜2側に(つまり層間絶縁膜2に接触して)形成されている。また、第二のバリヤメタル膜6は、銅合金配線3側に(つまり銅合金配線3に接触して)形成されており、第二のバリヤメタル膜8は、ビア4側に(つまりビア4に接触して)形成されている。なお、銅合金配線3およびビア4との間の接続部において、第一のバリヤメタル膜7および第二のバリヤメタル膜8が形成されている。
なお、第一のバリヤメタル膜5,7に含まれる窒素の濃度は、10原子%以上、40原子%以下である。また、第一のバリヤメタル膜5,7の膜厚は(特に、銅合金配線3およびビア4の側面における第一のバリヤメタル膜5,7の膜厚は)、1nm以上、10nm以下である。
図1からも分かるように、銅合金配線3の上面とビア4の底部との接続部には、第一のバリヤメタル膜7が形成されている。ここで、当該接続部の全面に渡って当該第一のバリヤメタル膜7は、銅合金配線3と接触している。なお、第一のバリヤメタル膜7は、上述の通り窒素を含んでいる。
また、図1に示すように、銅合金配線3とビア4との接続部に着目すると、銅合金配線3の上面の一部に、高抵抗部60が形成されている。当該高抵抗部60は、銅合金配線3に含まれる添加元素と第一のバリヤメタル膜7に含まれる窒素とが、反応することにより形成される。
ここで、窒素を含む第一のバリヤメタル膜5,7,27,37は、層間絶縁膜1,2,26,36との接着性の良い膜であり、たとえばTaN,TiN,WN等である。
また、銅合金配線3,22,23(銅配線40)およびビア4,29(銅ビア39)との接着性の良い、窒素を含まない第二のバリヤメタル膜6,8,28,38等が形成されている。当該第二のバリヤメタル膜6,8,28,38等として、Ta,Ti,W等を採用することができる。
また、銅合金配線3とビア4との接続部において、当該第二のバリヤメタル膜8はビア4と接触している。
次に、図1に示した構成を含む半導体装置の製造方法について説明する。
なお下記において、銅合金配線と称する場合には、各銅合金配線は、銅合金配線3と同じ構成である。また、第一のバリヤメタル膜と称する場合には、各第一のバリヤメタル膜は、第一のバリヤメタル膜5,7と同じ構成である。また、第二のバリヤメタル膜と称する場合には、各第二のバリヤメタル膜は、第二のバリヤメタル膜6,8と同じ構成である。
はじめに、図2に示すように、ゲート電極11を含むトランジスタが形成された半導体基板10を用意する。ここで、半導体基板10の表面内には素子分離膜12が形成されている。
また、図2に示すように、半導体基板10上に酸化珪素膜(絶縁膜)13を形成する。その後、図2に示すように、当該酸化珪素膜13の表面内にコンタクト電極14を形成する。ここで、当該コンタクト電極14は、半導体基板10の表面内に形成されている活性領域(図示せず)と電気的に接続している。
次に、図3に示すように、酸化珪素膜13上に、炭窒化珪素膜15および低誘電率である層間絶縁膜1を当該順に形成する。次に、図4に示すように、炭窒化珪素膜15および層間絶縁膜1に対して溝パターン16を形成する。ここで、当該溝パターン16は、フォトリソグラフィ技術およびドライエッチング処理を用いることにより形成される。
次に、溝パターン16の底面と側面、および層間絶縁膜1上に、第一のバリヤメタル膜5を形成する(図5)。ここで、第一のバリヤメタル膜5は、窒素を含む導電膜であり、たとえば窒化タンタルを採用することができる。
また、当該第一のバリヤメタル膜5上に、第二のバリヤメタル膜6を形成する(図5)。ここで、第二のバリヤメタル膜6は、窒素を含まない導電膜であり、たとえばタンタルを採用することができる。
次に、図5に示すように、溝パターン16を充填するように、第二のバリヤメタル膜6上に銅合金17を形成する。ここで、銅合金17には、窒素と反応することにより絶縁膜(高抵抗部60)を形成する所定の添加元素(本実施の形態ではAl)が含まれている。したがって、ここでの説明では銅合金17は、銅を主成分としたCu−Al合金であるとする。
Cu−Al合金の形成方法は、次のような手順で行うことができる。
まず、第二のバリヤメタル膜6までの形成が終了した半導体装置に対して、スパッタリング処理を施す。当該スパッタリング処理により、第二バリヤメタル膜6上にシード膜となるCu−Al合金膜が形成される。ここで、当該Cu−Al合金膜に含まれる添加元素(Al)の濃度は、目標濃度(これは、最終的に形成される銅合金配線3に含まれる所定の添加元素(Al)の濃度であり、0.04wt%以下、0.01wt%以上の濃度である)よりも高濃度である。
次に、当該Cu−Al合金膜をシード膜として、電界メッキ処理を施す。当該電界メッキ処理により、溝パターン16を充填するように銅が形成される。当該電界メッキ処理後、形成途中の半導体装置に対して約350℃でのアニール処理を施す。当該アニール処理により、溝パターン16に充填された銅は、Cu−Al合金となる。また、当該アニール処理により、当該Cu−Al合金における添加元素(Al)の濃度は、シード膜のそれと比べて希釈化され、当該添加元素濃度は上記目標濃度となる。
さてCu−Al合金17形成後、当該Cu−Al合金17および第一、第二のバリヤメタル膜5,6に対して化学機械研磨(CMP)処理を施す。これにより、図6に示すように、溝パターン16外(つまり、層間絶縁膜1上)のCu−Al合金17、第二のバリヤメタル膜6および第一のバリヤメタル膜5を除去し、層間絶縁膜1の表面内に銅合金配線3を配設する。
次に、図7に示すように、銅合金配線3を覆うように層間絶縁膜1上に、炭窒化珪素膜18および低誘電率である層間絶縁膜2を当該順に形成する。次に、図8に示すように、炭窒化珪素膜18および層間絶縁膜2に対して、接続孔19および溝パターン20を形成する。ここで、当該接続孔19および溝パターン20は、フォトリソグラフィ技術とドライエッチング処理とを組み合わせた公知のデュアルダマシン法を用いることにより形成される。
次に、溝パターン20の底面と側面、接続孔19の底面と側面、および層間絶縁膜2上に、第一のバリヤメタル膜7を形成する(図9)。ここで、第一のバリヤメタル膜7は、窒素を含む導電膜であり、たとえば窒化タンタルを採用することができる。なお、当該第一のバリヤメタル膜7の形成により、当該第一のバリヤメタル膜7と接触する銅合金配線3の上面において、高抵抗部60が形成される。より具体的に、当該高抵抗部60は、銅合金配線3に添加されている添加元素(Al)と第一のバリヤメタル膜7に含まれている窒素とが反応することにより形成される。
また、当該第一のバリヤメタル膜7上に、第二のバリヤメタル膜8を形成する(図9)。ここで、第二のバリヤメタル膜8は、窒素を含まない導電膜であり、たとえばタンタルを採用することができる。
次に、図9に示すように、接続孔19および溝パターン20を充填するように、第二のバリヤメタル膜8上にCu−Al合金等の銅合金21を形成する。なお当該銅合金21は、上述のCu−Al合金17の形成方法と同様に、所定のシード膜形成後、電界メッキ処理およびアニール処理を施すことにより形成される。
さて銅合金21形成後、当該銅合金21および第一、第二のバリヤメタル膜7,8に対して化学機械研磨(CMP)処理を施す。これにより、図10に示すように、接続孔19および溝パターン20外(つまり、層間絶縁膜2上)の銅合金21、第二のバリヤメタル膜8および第一のバリヤメタル膜7を除去し、層間絶縁膜2の表面内に銅合金配線22およびビア4(当該ビア4は、Cu−Al合金等の銅合金であると把握できる)を形成する。
なお、図10に示す製造途中の半導体装置を上方向から見た平面図を、図11に示す。ここで、より下層に存する銅合金配線3は点線にて、その輪郭を図示している。
次に、銅合金配線22を覆うように層間絶縁膜2上に、炭窒化珪素膜25および低誘電率である層間絶縁膜26を当該順に形成する(図12)。次に、炭窒化珪素膜25および層間絶縁膜26に対して、接続孔(図示せず)および溝パターン(図示せず)を形成する。ここで、当該接続孔および溝パターンは、フォトリソグラフィ技術とドライエッチング処理とを組み合わせた公知のデュアルダマシン法を用いることにより形成される。
次に、図9を用いて説明した手順にて、第一のバリヤメタル膜27、第二のバリヤメタル膜28およびCu−Al合金等の銅合金を形成する。その後、当該銅合金および第一、第二のバリヤメタル膜27,28に対して化学機械研磨(CMP)処理を施す。これにより、図12に示すように、層間絶縁膜26の表面内に銅合金配線30およびビア29(当該ビア29は、Cu−Al合金等の銅合金であると把握できる)を形成する。
ここで、第一のバリヤメタル膜27は、窒素を含む導電膜であり、たとえば窒化タンタルを採用することができる。なお、当該第一のバリヤメタル膜27の形成により、当該第一のバリヤメタル膜27と接触する銅合金配線22の上面において、高抵抗部60が形成される。より具体的に、当該高抵抗部60は、銅合金配線22に添加されている添加元素と第一のバリヤメタル膜27に含まれている窒素とが反応することにより形成される。
また、第二のバリヤメタル膜28は、窒素を含まない導電膜であり、たとえばタンタルを採用することができる。
次に、銅合金配線30を覆うように層間絶縁膜26上に、炭窒化珪素膜35およびフッ素含有酸化珪素膜36を当該順に形成する(図13)。次に、炭窒化珪素膜35およびフッ素含有酸化珪素膜36に対して、接続孔(図示せず)および溝パターン(図示せず)を形成する。ここで、当該接続孔および溝パターンは、フォトリソグラフィ技術とドライエッチング処理とを組み合わせた公知のデュアルダマシン法を用いることにより形成される。
次に、図9を用いて説明した手順にて、第一のバリヤメタル膜37、第二のバリヤメタル膜38および純銅を形成する。その後、当該純銅および第一、第二のバリヤメタル膜37,38に対して化学機械研磨(CMP)処理を施す。これにより、図13に示すように、層間絶縁膜36の表面内に銅配線40および銅ビア39が形成される。ここで、銅配線40および銅ビア39は、銅合金から構成されておらず、純銅から成る。
また、第一のバリヤメタル膜37は、窒素を含む導電膜であり、たとえば窒化タンタルを採用することができる。なお、当該第一のバリヤメタル膜37の形成により、当該第一のバリヤメタル膜37と接触する銅合金配線30の上面において、高抵抗部60が形成される。より具体的に、当該高抵抗部60は、銅合金配線30の添加元素と第一のバリヤメタル膜37の窒素とが反応することにより形成される。
また、第二のバリヤメタル膜38は、窒素を含有していない導電膜であり、たとえばタンタルを採用することができる。
次に、銅配線40を覆うように層間絶縁膜36上に、炭窒化珪素膜45および酸化珪素膜46を当該順に形成する(図13)。次に、炭窒化珪素膜45および酸化珪素膜46に対して、接続孔(図示せず)を形成する。
次に、当該接続孔を充填するように、アルミニウムを充填する。そして、酸化珪素膜46上に形成されたアルミニウムを所定のパターンにパターニングすることにより、電極取り出しのためのアルミパッド47が形成される(図13)。
その後、当該アルミパッド47を覆うように、保護膜として窒化珪素膜48を形成する(図13)。ここで、窒化珪素膜48は所定の開口部49を有しており、当該開口部49の底部からは、アルミパッド47が露出している(図13)。
以下の通り構成を変化させて、上記製造方法の下、図13に示す半導体装置(つまり、図1の構成を含む半導体装置)を複数作成した。つまり、銅合金配線の添加元素の濃度を0から0.01wt%まで変化させた。また、ビアのビア径を100から140nmまで変化させた。なお、図13の構成を有しており、測定のために添加元素濃度およびビア径を変化させた複数の半導体装置を、以下では単に試料と称する。
そして、当該各半導体装置を用いて下層の銅合金配線とビアとの間における電気特性、および銅合金配線のEM耐性を測定した(つまり、銅合金配線3のEM耐性および、当該銅合金配線3とビア4との間における電気抵抗特性を測定した)。
図14は、上記測定結果の一例(ICP測定結果)であり、銅合金配線3に含有されている添加元素(Al)の濃度と、銅合金配線3とビア4との間における電気抵抗のばらつきの関係を示す測定結果である。ここで、図14の縦軸は銅合金配線3とビア4との間における電気抵抗のばらつき(%)であり、横軸は、銅合金配線3に含有されている添加元素(Al)の濃度(wt%)である。
また、添加元素の濃度はSIMS分析を用いて測定した、配線中心部の濃度である。なお、当該添加元素の濃度は重量%に換算している。また、銅合金配線3とビア4との間における電気抵抗のばらつきは、測定値から、(最大値−最小値)/(メジアン値の2倍)の式を用いて導出した。ここで、「最大値」とは、一のウエハに同一条件で形成された複数の測定対象が含まれているときの、当該測定対象の各測定結果の中での最大値である。また「最小値」とは、当該複数の測定結果中での最小値である。
なお、SIMS測定とともにICP発光分光分析法により、添加元素の濃度も測定している。以下、ICP発光分光分析法は、銅合金配線3の平均的な添加元素濃度を示している。
図14の測定結果の一例(ICP測定結果)でも分かるように、銅合金配線3における添加元素(Al)の濃度が高いほど、銅合金配線3とビア4との間における電気抵抗のばらつきが上昇する。また、図14には示されていないが実験の結果、銅合金配線3における添加元素(Al)の濃度が高いほど、銅合金配線3とビア4との間における電気抵抗が異常に上昇することも分かった。
当該電気抵抗および当該電気抵抗のばらつきが上昇するのは、銅合金配線3とビア4との間で窒化アルミニウムを含む高抵抗部60が形成されるからである。
また上記実験の結果、添加元素の濃度が0.04wt%(ICP発光分光分析法)以下であれば、銅合金配線3とビア4との間における電気抵抗のばらつきは、設計的に許容できる50%以下になることが分かった。つまり、添加元素の濃度が0.04wt%(ICP発光分光分析法)以下であるなら、高抵抗部60の形成が抑制される。
したがって、銅合金配線3とビア4との間における電気抵抗のばらつきを抑制できる。また、当該高抵抗部60の形成が抑制されるので、ビア4と銅合金配線3との間における電気抵抗の上昇も抑制することができる。
なお実験の結果、ビア4のビア径に依存せず(より具体的には、若干は依存する)、添加元素の濃度が0.04wt%(ICP発光分光分析法)以下であれば、上記効果を有することが分かった。
さらに、添加元素の濃度が0.03wt%(ICP発光分光分析法)以下であれば、銅合金配線3とビア4との間における電気抵抗のばらつきは、ビア4のビア径に依存すること無く(より具体的には、若干依存する)、より好ましい30%以下になることが分かった。
さらに発明者らは上記実験の結果、銅合金配線3に含まれる添加元素の濃度が0.01wt%(ICP発光分光分析法)以上であれば、高いEM耐性が得られることを判明した。
なお、添加元素の濃度が0.01wt%(ICP発光分光分析法)未満であれば、当該銅合金配線3のEM寿命は、純銅から成る銅配線のEM寿命とほとんど変わり無いことも判明した。
たとえば、ビア4のビア径が100nmである試料に関してEM試験を行った結果、銅合金配線3に含まれる添加元素の濃度が0.01wt%(ICP発光分光分析法)であれば、当該銅合金配線3のEM寿命は、純銅から成る銅配線のEM寿命の2倍以上であった。
また、たとえば、ビア4のビア径が100nmである試料に関してEM試験を行った結果、銅合金配線3に含まれる添加元素の濃度が0.04wt%(ICP発光分光分析法)であれば、当該銅合金配線3のEM寿命は、純銅から成る銅配線のEM寿命の10倍以上であった。
また、たとえば、ビア4のビア径が100nmである試料に関してEM試験を行った結果、銅合金配線3に含まれる添加元素の濃度が0.05wt%(ICP発光分光分析法)であれば、当該銅合金配線3のEM寿命は、純銅から成る銅配線のEM寿命とほぼ同じであった。
なお、上記各文献等では、銅合金配線が純銅配線よりもEM耐性が優れていると開示されているが、最低限必要な上記添加元素の濃度については、言及されていない。
なお、上記では添加元素はAlであるとした。しかし添加元素がSi,Ge,Ga,Sn等の場合にも上記と同様の効果(電気抵抗の上昇およびばらつきの抑制、およびEM耐性の向上)を得ることができた。ただし、銅合金配線3自身の抵抗を考慮すると、より抵抗値が小さくなくAlが最適である。
また、第一のバリヤメタル膜5としてTaNを用いる場合に言及した。しかし、第一のバリヤメタル膜5がTaSiN,TiN,WN等の場合にも上記と同様の効果(電気抵抗の上昇およびばらつきの抑制、およびEM耐性の向上)を得ることができた。ただし、銅等の拡散を防止するバリヤ性を考慮した場合には、TaN,TaSiNが最適である。
また、たとえば図13に示すように、銅合金配線3(第一の銅合金配線と把握できる)より上層(層間絶縁膜2内)に配設されており、ビア4の上面と電気的に接続している銅合金配線22(第二の銅合金配線と把握できる)を、さらに備えており、銅合金配線3、銅合金配線22およびビア4は、同じ物質構成されている。
当該構成を採用することにより、銅合金配線3からビア4を介して銅合金配線22へと電子が流れる場合においも、当該銅合金配線22におけるEM耐性を向上させることができる。
また、第一のバリヤメタル膜5,7に含まれる窒素の濃度は、10原子%以上である。したがって、第一のバリヤメタル膜5,7のバリヤ性を維持することができる。また、第一のバリヤメタル膜5,7に含まれる窒素の濃度は、40原子%以下である。したがって、第一のバリヤメタル膜5,7の高抵抗化を防止することができる。
また、第一のバリヤメタル膜5,7の膜厚は(特に、銅合金配線3およびビア4の側面における第一のバリヤメタル膜5,7の膜厚は)、1nm以上である。したがって、第一のバリヤメタル膜5,7のバリヤ性を維持することができる。また、第一のバリヤメタル膜5,7の膜厚は(特に、銅合金配線3およびビア4の側面における第一のバリヤメタル膜5,7の膜厚は)、10nm以下である。したがって、銅合金配線3およびビア4の銅合金体積の減少による、当該銅合金配線3およびビア4の抵抗値の上昇を抑制することができる。
<実施の形態2>
発明者らは、上記実施の形態1に記載した各試料を用いて、銅合金配線の膜厚とEM耐性の関係も調べた。結果、以下に詳述するように、EM寿命の観点から、膜厚が薄い銅合金配線ほど電流密度が高くなるので、添加元素の濃度を高濃度にしてEM耐性を向上することが望ましいことが判明した。
上記各試料(実施の形態1で説明したように、図13の構成を有する複数の半導体装置であり、添加元素濃度およびビア径を変化させたもの)において、銅合金配線3とビア4との構成におけるEM耐性(EM寿命)と、銅合金配線22とビア29との構成におけるEM耐性(EM寿命)とを調べ、比較した。
ここで、ビア4,29のビア径は、共に100nmである。また、銅合金配線3の膜厚は、銅合金配線22の膜厚の60%である(つまり、銅合金配線3の膜厚の方が、銅合金配線22の膜厚よりも薄い)。また、銅合金配線3における添加元素の濃度は、ICP測定では0.03wt%または0.04wt%である。また、銅合金配線22,30における添加元素の濃度は、0.02wt%(ICP測定)。
当該実験の結果、銅合金配線3における添加元素の濃度が0.03wt%である場合には、銅合金配線3とビア4との構成におけるEM寿命は、銅合金配線22とビア29との構成におけるEM寿命の0.5倍であった。
また、銅合金配線3における添加元素の濃度が0.04wt%である場合には、銅合金配線3とビア4との構成におけるEM寿命は、銅合金配線22とビア29との構成におけるEM寿命とほぼ同等であった。
以上のように、銅合金配線の膜厚が薄くなるに連れてEM寿命が低下することを補うために、銅合金配線における添加元素の濃度を高濃度とする必要がある。なお、同じ添加元素濃度において、銅合金配線の膜厚が薄いほどEM寿命が短くなるのは、銅合金配線とビアとの接続部において同じ体積のボイドが形成されたとしても、銅合金配線が薄いと、その分当該接続部の断線に結びつきやすいからである。
また、以下に示す抵抗値低減の観点から、上記構成からも把握できるように(たとえば図13に着目すると)、銅合金配線3(第一の銅合金配線と把握できる)と、当該銅合金配線3より上方に配設されている銅合金配線22(当第二の銅合金配線と把握できる。ここで、当該第二の銅合金配線の膜厚は、第一の銅合金配線の膜厚よりも厚い)とは、以下の関係を満たすことが望ましい。
つまり、銅合金配線22の添加元素の濃度は、銅合金配線3の添加元素の濃度以下であることが望ましい。当該添加元素の規制に伴い、膜厚が厚い銅合金配線22の抵抗値の上昇を当該規制に応じて抑制することができる。なお、銅合金配線22は、合金でなく純銅で構成されていることが、より好ましい。
<実施の形態3>
図15に、本実施の形態に係わる半導体装置の構成を示す拡大断面図を示す。図1と図15との比較から分かるように、本実施の形態に係わる半導体装置と実施の形態1に係わる半導体装置とは、以下の点を除いて、同一である。
つまり図15に示すように、本実施の形態に係わる半導体装置では、銅合金配線3とビア4との接続部において、第一のバリヤメタル膜7が除去されている。したがって、当該接続部において、ビア4は、第二のバリヤメタル膜8のみを介して銅合金配線3と電気的に接続されている。
ここで、第一のバリヤメタル膜7は、実施の形態1でも説明したように、窒素を含む導電膜である。また第二のバリヤメタル膜8は、窒素を含まない導電膜である。
なお、後述する製造工程からも分かるように、本実施の形態に係わる半導体装置においても、当該接続部付近の銅合金配線3には、高抵抗部60が形成される。また、後述する製造工程からも分かるように、当該接続部付近の銅合金配線3は、一部凹み得る。
なお、図15から分かるように、層間絶縁膜2とビア4との間には、第一のバリヤメタル膜7が形成されている。したがって、図15の丸印の部分に着目すると、当該第一のバリヤメタル膜7の端部は、銅合金配線3の上面と接続している。
その他の構成は、実施の形態1に係わる半導体装置の構成と同じである。したがって、ここでの他の構成の説明は省略する。
次に、図15に示した構成(つまり、銅合金配線3とビア4との接続部には第一のバリヤメタル膜7が形成されておらず、当該銅合金配線3の上面が、ビア4の側面に形成されている第一のバリヤメタル膜7の端部と接続しており、また当該接続部において第二のバリヤメタル膜8のみが形成されている構成)を含む半導体装置の製造方法について説明する。
まず、実施の形態1で説明した図1から図8までの工程を実施する。
次に、溝パターン20の底面と側面、接続孔19の底面と側面、および層間絶縁膜2上に、第一のバリヤメタル膜7を形成する(図16)。
ここで、第一のバリヤメタル膜7は、窒素を含む導電膜であり、たとえば窒化タンタルを採用することができる。なお、当該第一のバリヤメタル膜7の形成により、当該第一のバリヤメタル膜7と接触する銅合金配線3の上面には、高抵抗部60が形成される。当該高抵抗部60は、銅合金配線3に添加されている添加元素(Al)と第一のバリヤメタル膜7に含まれている窒素とが反応することにより形成される。
次に、第一のバリヤメタル膜7の形成を行ったチャンバー内で、アルゴンイオン(Ar+)を用いたスパッタエッチング処理を施す。
これにより、図17に示すように、層間絶縁膜2上、溝パターン20の底部上、および接続孔19の底部上の第一のバリヤメタル膜7が除去される。なお通常、図16の工程において最表面に該当する層間絶縁膜2上に形成される第一のバリヤメタル膜7は、溝パターン16等内に形成されるものよりも、膜厚が厚い。したがって、層間絶縁膜2上の第一のバリヤメタル膜7は少し残存し得る。
したがって、第一のバリヤメタル膜7は、溝パターン20の側面部および接続孔19の側面部のみに残存する(図17)。また、上述の通り、層間絶縁膜2上にも第一のバリヤメタル膜7は残存し得る。
図17において、接続孔19の下方に存する銅合金配線3の上面に着目する。すると、当該銅合金配線3の上面は、当該接続孔19の側面に形成されている第一のバリヤメタル膜7の端部と接続されている。当該接続されている部分以外である、高抵抗部60が形成されている当該銅合金配線3の上面は、接続孔19の底部から露出している。
なお、当該スパッタエッチング処理により、図17に示すように、接続孔19の下方に存する銅合金配線3の上面の一部、および溝パターン20の下方に存する層間絶縁膜2の一部がエッチングされることもある。
また、当該スパッタエッチング処理により、第一のバリヤメタル膜7が除去されると、チャンバー内に窒素が放出される。したがって、当該放出された窒素の影響により、接続孔19の底部から露出する銅合金配線3の上面部分において、高抵抗部60の形成が若干進行される。
さて第一のバリヤメタル膜7の一部を除去した後、図18に示すように、層間絶縁膜2上方、溝パターン20の側面部と底面部、および接続孔19の側面部と底面部に、第二のバリヤメタル膜8を形成する。
したがって、図18からも分かるように、溝パターン20の底面部、および接続孔19の底面部には、第二のバリヤメタル膜8のみが形成される。一方、層間絶縁膜2の上面、溝パターン20の側面部および接続孔19の側面部には、第一のバリヤメタル膜7と第二のバリヤメタル膜8とが形成される(なお、層間絶縁膜2に接触して第一のバリヤメタル膜7が形成されており、当該第一のバリヤメタル膜7上に第二のバリヤメタル膜8が形成されている)。
ここで、第二のバリヤメタル膜8は、窒素を含まない導電膜であり、たとえばタンタルを採用することができる。
次に、図19に示すように、接続孔19および溝パターン20を充填するように、第二のバリヤメタル膜8上に、銅合金21を形成する。ここで当該銅合金21は、実施の形態1と同様であり、所定の添加元素としてAlを含むCu−Al合金である。なお当該銅合金21は、実施の形態1で説明したように、所定のシード膜形成後、電界メッキ処理およびアニール処理を施すことにより形成される。
さて銅合金21形成後、当該銅合金21、第二のバリヤメタル膜8および第一のバリヤメタル膜7に対して化学機械研磨(CMP)処理を施す。これにより、図20に示すように、接続孔19および溝パターン20外(つまり、層間絶縁膜2上)の銅合金21、第二のバリヤメタル膜8および第一のバリヤメタル膜7を除去し、層間絶縁膜2の表面内に銅合金配線22およびビア4を形成する。なお、上記工程からも分かるように、ビア4はCu−Al合金等の銅合金から構成されている。
なお、次以降の工程からアルミパッド47および保護膜である窒化珪素膜48を形成するまでの工程は、図12,13を用いて説明した工程と同じである(実施の形態1の対応部分参照)。したがって、以降の工程の説明は、省略する。
発明者らは、本実施の形態に係わる半導体装置の効果と実施の形態1に係わる半導体装置の効果とを比較する実験を行った。実験のための試料として次のものを用意した。
銅合金配線3の添加元素濃度が0.04wt%(ICP測定)、銅合金配線22の添加元素濃度が0.03wt%(ICP測定)である、図13に示した構成の半導体装置を用意した(実施の形態1に係わる半導体装置、以下試料Aと称する)。さらに、銅合金配線3の添加元素濃度が0.04wt%(ICP測定)、銅合金配線22の添加元素濃度が0.03wt%(ICP測定)である、たとえば図20に示した構成を有する半導体装置を用意した(本実施の形態に係わる半導体装置、以下試料Bと称する)。
実験の結果、試料Aにおいて、銅合金配線3とビア4との接続部における電気抵抗のばらつきが50%であるのに対して、試料Bでは、40%にまで低減することができた。
また、試料Bにおける銅合金配線3とビア4との接続部の平均的な電気抵抗は、試料Aのそれの60%であった。これは、試料Aの接続部では、第一のバリヤメタル膜7、第二のバリヤメタル膜8が形成されているのに対し、試料Bでは、第二のバリヤメタル膜8のみが形成されているからである。つまり、試料Bの方がバリヤメタル膜全体の膜厚が薄いからである。
本実施の形態に係わる半導体装置では、上記工程からも分かるように、銅合金配線3の上面と第一のバリヤメタル膜7とが接触する機会がある。また、第一のバリヤメタル膜7の除去の際に、当該銅合金配線3の上面は窒素を含む雰囲気に晒される。また、完成品において第一のバリヤメタル膜7の一部と当該銅合金配線3の上面が、接触面積が小さいものの接触している。しかし、本実施の形態においても、銅合金配線3の添付元素の濃度を実施の形態1で示した範囲に限定している。
よって、本実施の形態に係わる半導体装置においても、実施の形態1と同様に、銅合金配線3とビア4との接続部における電気抵抗の低減および、当該電気抵抗のばらつきを抑制する効果を有する。
さらに本実施の形態に記載した実験結果からも分かるように、本実施の形態に係わる半導体装置を採用することにより、実施の形態1に係わる半導体装置よりも、銅合金配線とビアとの接続部における電気抵抗の低減および、当該電気抵抗のばらつきの抑制が可能となる。
なお、実施の形態1に係わる半導体装置では、銅合金配線3の上面と第一のバリヤメタル膜7との接触面積は大きい。しかし、実施の形態1に係わる半導体装置は、本実施の形態と比較して、第一のバリヤメタル膜7の除去工程が無い分、製造工程の簡略化を図ることができる。
一方、上述の通り、本実施の形態に係わる半導体装置は、実施の形態1に係わる半導体装置と比較して製造工程が若干増える。しかし、銅合金配線3の上面と第一のバリヤメタル膜7との接触面積を、実施の形態1の場合と比較して、小さくできる(本実施の形態では、上述の通り層間絶縁膜2とビア4側面との間に形成されている第一のバリヤメタル膜7の端部が、銅合金配線3の上面と僅かに接触する程度である)。
よって、高抵抗部60の形成を抑制できるので、銅合金配線3とビア4との接続部における電気抵抗をより低減することができ、かつ当該電気抵抗のばらつきをより抑制することができる。
また、図15の構成において、銅合金(Cu−Al合金)から成るビア4は、当該Cu−Al合金からシード膜を形成後、メッキ処理(メッキ処理後の熱処理も含む)を施すことにより形成される。したがって、通常ビア4の内部よりも外周部の方がAlの濃度が高くなる傾向にある。
もし、第一のバリヤメタル膜7および第二のバリヤメタル膜8が共に、銅合金配線3と銅合金(Cu−Al合金)から成るビア4との接続部には形成されていないなら、第一のバリヤメタル膜7に含有される窒素と、ビア4の外周部付近に含有されるAlとが反応を起こし易くなる。つまり、高抵抗部60の形成が促進される。
しかし、本実施の形態では図15に示すように、第一のバリヤメタル膜7は、銅合金配線3と銅合金(Cu−Al合金)から成るビア4との接続部には形成されていない。また、第二のバリヤメタル膜8は、上記銅合金配線3と上記ビア4との接続部に形成されている(なお、当該接続部において第一のバリヤメタル膜7が除去されている構成をパンチスルー構造と称する)。
したがって、第二のバリヤメタル膜8がバリヤとして機能し、第一のバリヤメタル膜7に含有される窒素と、ビア4の外周部付近に含有されるAlとが反応を抑制することができる。よって、本実施の形態に係わる半導体装置を採用することにより、銅合金配線3とビア4との接続部における高抵抗部60の形成をより抑制することができる。
なお、図21に示すように、上記パンチスルー構造が上層のビアと下層のビアとで連続して形成されていても良い。
図21に示す構造を説明すると、層間絶縁膜80内に第一のビア81、第一の銅合金配線82、第二のビア83、および第二の銅合金配線84が形成されている。
ここで、第一のビア81、第一の銅合金配線82、第二のビア83、および第二の銅合金配線84は、主成分である銅(Cu)にAlを添加されている。また、第一の銅合金配線82は、第一のビア81の底部と電気的に接続されている。また、第二のビア83は、第一の銅合金配線82の底部と電気的に接続されている。また、第二の銅合金配線84は、第二のビア83の底部と電気的に接続されている。
また、図21に示すように、窒素を含有する第一のバリヤメタル膜85は、層間絶縁膜80と、第一のビア81の側面および第二のビア83の側面との間に形成されている。また、第一のバリヤメタル膜85は、層間絶縁膜80と第一の銅合金配線82,84との間にも形成されている。
ここで、第一のバリヤメタル膜85は、層間絶縁膜80と接触しており、第一の銅合金配線82と第一のビア81との接続部には形成されておらず、第二の銅合金配線84と第二のビア83との接続部には形成されていない。
また、窒素を含有しない第二のバリヤメタル膜86は、層間絶縁膜80と、第一のビア81の側面および第二のビア83の側面との間に形成されている。また、第二のバリヤメタル膜86は、層間絶縁膜80と第一の銅合金配線82,84との間にも形成されている。
ここで、第二のバリヤメタル膜86は、第一のビア81および第二のビア83と接触しており、第一の銅合金配82線と第一のビア81との接続部に形成されており、第二の銅合金配線84と第二のビア83との接続部に形成されている。
当該パンチスルー構造が連続する場合にも、当然に本実施の形態に記載した効果を有している。
<実施の形態4>
次に、図15に示した構成(つまり、銅合金配線3とビア4との接続部には第一のバリヤメタル膜7が形成されておらず、当該銅合金配線3の上面が、ビア4の側面に形成されている第一のバリヤメタル膜7の端部と接続しており、また当該接続部において第二のバリヤメタル膜8のみが形成されている構成)を含む半導体装置の他の製造方法について説明する。
まず、実施の形態1で説明した図1から図8までの工程を実施する。
次に、溝パターン20の底面と側面、接続孔19の底面と側面、および層間絶縁膜2上に、第一のバリヤメタル膜7を形成する(図22)。
ここで、第一のバリヤメタル膜7は、窒素を含む導電膜であり、たとえば窒化タンタルを採用することができる。なお、当該第一のバリヤメタル膜7の形成により、当該第一のバリヤメタル膜7と接触する銅合金配線3の上面において、高抵抗部60が形成される。当該高抵抗部60は、銅合金配線3に添加されている添加元素(Al)と第一のバリヤメタル膜7に含まれる窒素とが反応することにより形成される。
次に、当該第一のバリヤメタル膜7上に、第二のバリヤメタル膜8を形成する(図22)。ここで、第二のバリヤメタル膜8は、窒素を含まない導電膜であり、たとえばタンタルを採用することができる。
次に、バリヤメタル膜7,8の形成を行ったチャンバー内で、アルゴンイオン(Ar)を用いたスパッタエッチング処理を施す(図23)。
これにより、図23に示すように、溝パターン20の底部上、および接続孔19の底部上のバリヤメタル膜7,8が除去される。なお通常、図22の工程において最表面に該当する層間絶縁膜2上に形成されるバリヤメタル膜7,8は、溝パターン20や接続孔19内に形成されるものよりも、膜厚が厚い。したがって、層間絶縁膜2上の第一のバリヤメタル膜7は残存し得る。
したがって、バリヤメタル膜7,8は、溝パターン20の側面部および接続孔19の側面部のみに残存する(図23)。また、上述の通り、層間絶縁膜2上には第一のバリヤメタル膜7が残存し得る。
図23において、銅合金配線3の上面に着目する。すると、当該銅合金配線3の上面は、当該接続孔19の側面に形成されている第一のバリヤメタル膜7の端部と接続されている。また当該銅合金配線3の上面の一部は、接続孔19の底部から露出している。
なお、当該スパッタエッチング処理により、図23に示すように、接続孔19の下方に存する銅合金配線3の上面の一部、および溝パターン20の下方に存する層間絶縁膜2の一部がエッチングされることもある。
なお、第一のバリヤメタル膜7が第二のバリヤメタル膜8で覆われている状態において、上記スパッタエッチング処理が施される。よって、チャンバー内に放出される窒素の量を抑制することができる。したがって、接続孔19の底部から露出する銅合金配線3の部分における、高抵抗部60の形成を抑制することができる。
さて、上記スパッタエッチング処理後、次に、図24に示すように、バリヤメタル膜7,8上および接続孔19の底部に、第三のバリヤメタル膜50を形成する。ここで、当該第三のバリヤメタル膜50は、窒素を含まない導電膜であり、たとえばタンタルを採用することができる。
次に、図25に示すように、接続孔19および溝パターン20を充填するように、第三のバリヤメタル膜50上に銅合金21を形成する。ここで当該銅合金21は、主成分である銅(Cu)に所定の添加元素としてAlを含むCu−Al合金等を採用できる。なお当該銅合金21は、所定のシード膜形成後、電界メッキ処理およびアニール処理を施すことにより形成される。
さて銅合金21形成後、当該銅合金21およびバリヤメタル膜7,50に対して化学機械研磨(CMP)処理を施す。これにより、図26に示すように、接続孔19および溝パターン20外(つまり、層間絶縁膜2上)の銅合金21、およびバリヤメタル膜7,50を除去し、層間絶縁膜2の表面内に銅合金配線22およびビア4を形成する。上記構成からも明らかなように、ビア4は、Cu−Al合金等の銅合金から構成されている。
なお、次以降の工程からアルミパッド47および保護膜である窒化珪素膜48を形成するまでの工程は、図12,13を用いた説明した工程と同じである(実施の形態1の対応部分参照)。したがって、以降の工程の説明は、省略する。
発明者らは、本実施の形態に係わる半導体装置の効果と実施の形態1に係わる半導体装置の効果とを比較する実験を行った。実験のための試料として次のものを用意した。
銅合金配線3の添加元素濃度が0.04wt%(ICP測定)、銅合金配線22の添加元素濃度が0.03%(ICP測定)である、図13に示した構成の半導体装置を用意した(実施の形態1に係わる半導体装置、以下試料Aと称する)。さらに、銅合金配線3の添加元素濃度が0.04wt%(ICP測定)、銅合金配線22の添加元素濃度が0.03%(ICP測定)である、たとえば図26に示した構成を有する半導体装置を用意した(本実施の形態に係わる半導体装置、以下試料Cと称する)。
実験の結果、試料Aにおいて、銅合金配線3とビア4との接続部における電気抵抗のばらつきが50%であるのに対して、試料Cでは、20%にまで低減することができた。
試料Cにおける当該電気抵抗のばらつき抑制効果は、上記試料Bよりも優れている。これは、上述したように、第一のバリヤメタル膜7が第二のバリヤメタル膜8で覆われている状態において、上記スパッタエッチング処理が施される(図23)。よって、チャンバー内に放出される窒素の量を抑制することができる。したがって、接続孔19の底部から露出する銅合金配線3の部分における、高抵抗部60の形成を抑制することができるからである。
また、試料Cにおける銅合金配線3とビア4との接続部の平均的な電気抵抗は、試料Aのそれの60%であった。これは、試料Aの接続部では、第一のバリヤメタル膜7、第二のバリヤメタル膜8が形成されているのに対し、試料Cでは、第二のバリヤメタル膜50のみが形成されているからである。つまり、試料Cの方がバリヤメタル膜全体の膜厚が薄いからである。
以上のように、本実施の形態に係わる半導体装置を採用することにより、実施の形態1に係わる半導体装置よりも、銅合金配線とビアとの接続部における電気抵抗の低減および、当該電気抵抗のばらつきの抑制が可能となる。
また、本実施の形態に係わる半導体装置では、第三のバリヤメタル膜50が形成されている。したがって、銅合金配線22の底部から層間絶縁膜2への銅等の拡散を防止することができる。
本実施の形態に係わる半導体装置では、上記工程からも分かるように、銅合金配線3の上面と第一のバリヤメタル膜7とが接触する機会がある。また、完成品において第一のバリヤメタル膜7の一部(つまり、層間絶縁膜2とビア4の側面との間に形成されている、バリヤメタル膜7の端部)と当該銅合金配線3の上面が、接触面積が小さいものの接触している。しかし、本実施の形態においても、銅合金配線3の添付元素の濃度を実施の形態1で示した範囲に限定している。
よって、本実施の形態に係わる半導体装置においても、実施の形態1と同様に、銅合金配線3とビア4との接続部における電気抵抗の低減および、当該電気抵抗のばらつきを抑制する効果を有する。
さらに本実施の形態に記載した実験結果からも分かるように、本実施の形態に係わる半導体装置を採用することにより、実施の形態1に係わる半導体装置よりも、銅合金配線とビアとの接続部における電気抵抗の低減および、当該電気抵抗のばらつきの抑制が可能となる。
なお、実施の形態3に係わる半導体装置では、第三のバリヤメタル膜50を必要としない分、本実施の形態の場合と比較して工程数が少ない。しかし、第一のバリヤメタル膜7の除去の際に、銅合金配線3の上面が窒素を含む雰囲気に晒され、高抵抗部60の形成が起こり易い。
一方、上述の通り、本実施の形態に係わる半導体装置は、第三のバリヤメタル膜50が形成されるので製造工程が若干増える。しかし、上述したように、上記スパッタエッチング処理(図23)の際に、チャンバー内に放出される窒素の量を抑制できる。
したがって、接続孔19の底部から露出する銅合金配線3の部分における、高抵抗部60の形成を抑制することができる。よって、銅合金配線3とビア4との接続部における電気抵抗をより低減することができ、かつ当該電気抵抗のばらつきをより抑制することができる。
なお、本実施の形態においても、第一のバリヤメタル膜7は、銅合金配線3と銅合金(Cu−Al合金)から成るビア4との接続部には形成されていない。また、第二のバリヤメタル膜8は、上記銅合金配線3と上記ビア4との接続部に形成されている(なお、当該接続部において第一のバリヤメタル膜7が除去されている構成をパンチスルー構造と称する)。
したがって、第二のバリヤメタル膜8がバリヤとして機能し、第一のバリヤメタル膜7に含有される窒素と、ビア4の外周部付近に含有されるAlとが反応を抑制することができる。よって、本実施の形態に係わる半導体装置を採用することにより、銅合金配線3とビア4との接続部における高抵抗部60の形成をより抑制することができる。
なお、実施の形態3で説明したように、本実施の形態に係わる上記パンチスルー構造が上層のビアと下層のビアとで連続して形成されていても良い(図27)。
図27に示す構造を説明すると、層間絶縁膜80内に第一のビア81、第一の銅合金配線82、第二のビア83、および第二の銅合金配線84が形成されている。
ここで、第一のビア81、第一の銅合金配線82、第二のビア83、および第二の銅合金配線84は、主成分である銅(Cu)にAlが添加されている。また、第一の銅合金配線82は、第一のビア81の底部と電気的に接続されている。また、第二のビア83は、第一の銅合金配線82の底部と電気的に接続されている。また、第二の銅合金配線84は、第二のビア83の底部と電気的に接続されている。
また、図27に示すように、第一のビア81および第二のビア83の側面には、層間絶縁膜80からビア内部に向かって、第一のバリヤメタル膜85、第二のバリヤメタル膜86および第三のバリヤメタル膜50が当該順に積層されている。ここで、第一のバリヤメタル膜85は、窒素を含むバリヤメタル膜である。また、第二のバリヤメタル膜86および第二のバリヤメタル膜50は、窒素を含まないバリヤメタル膜である。
また、図27に示すように、第一の銅合金配線82の側面には、層間絶縁膜80から配線内部に向かって、第一のバリヤメタル膜85、第二のバリヤメタル膜86および第三のバリヤメタル膜50が当該順に積層されている。また、第一の銅合金配線82の底部は、第三のバリヤメタル膜50のみが形成されている。
また、図27に示すように、第一のビア81と第一の銅合金配線82との接続部には、第三のバリヤメタル膜50のみが形成されている。また、第二のビア83と第二の銅合金配線84との接続部には、第三のバリヤメタル膜60のみが形成されている。つまり、各ビア81,83と各銅合金配線82,84との接続部には、窒素を含む第一のバリヤメタル膜85が形成されていない。
当該パンチスルー構造が連続する場合にも、当然に本実施の形態に記載した効果を有している。
また本発明に係わる半導体装置において(たとえば図13に着目すると)、層間絶縁膜1,2,26,36は、SiOC膜であっても、FSG(SiOF)膜等の比誘電率が異なる膜であっても良い。層間絶縁膜1,2,26,36として、これらの膜を使用することにより、寄生容量の低減を図ることができる。なお、SiOC膜の方が、FSG膜よりも寄生容量の低減を図ることができる。
また、本発明に係わる半導体装置の構造に着目すると(たとえば図13に着目すると)、第一のデュアルダマシン構造と第二のデュアルダマシン構造とが含まれている。
ここで、第一のデュアルダマシン構造は、層間絶縁膜26内に配設されており、銅配線40よりも膜厚の薄い銅合金配線30(第一の配線と把握できる)と、銅合金から成るビア29(第一のビアと把握できる)とから構成されている。また第一のデュアルダマシン構造において、銅ビア39の底部と銅合金配線30の上面とが接続されている。ここで、第一のデュアルダマシン構造は、主成分であるCuに添加元素としてAlを付加して成る。
また第二のデュアルダマシン構造は、層間絶縁膜36内に配設されており、銅合金配線30よりも膜厚の厚い銅配線40(第二の配線と把握できる)と銅ビア39(第二のビアと把握できる)から構成されており、純銅から成る。
当該第一のデュアルダマシン構造と第二のデュアルダマシン構造とを備えることにより、当該構造を有する半導体装置は、第二のデュアルダマシン構造における抵抗値を、第一のデュアルダマシン構造における抵抗値よりも低減することができる。これにより、より上層に配設されており、より膜厚の厚い銅配線40を、より下層に存する銅合金配線30よりも長距離に渡り配設することが可能となる。
なお、上記第一、第二のデュアルダマシン構造において、より上層に存する銅ビア39の径を、より下層に存するビア29の径よりも大きくする。これにより、より第二のデュアルダマシン構造の抵抗を第一のデュアルダマシン構造の抵抗よりも小さくすることができる。
また、上記第一、第二のデュアルダマシン構造において、銅ビア39の底部と銅合金配線30の上面と間の接続部には、たとえば図13に示したように、少なくとも窒素を含む第一のバリヤメタル膜37が形成されている。したがって、当該接続部において銅合金配線30の上面には、高抵抗部60が形成される。
しかし、銅合金配線39に含まれるAlの濃度は、0.04wt%(ICP発光分光分析法)以下であるので、高抵抗部60の形成を抑制することができる。また、当該Alの濃度は、0.01wt%(ICP発光分光分析法)以上であるので、銅合金配線39におけるEM耐性を向上させることができる。
また、上記第一、第二のデュアルダマシン構造において(たとえば図13に着目すると)、第二のデュアルダマシン構造と層間絶縁膜36との間には、層間絶縁膜36と接触するように、窒素を含む第一のバリヤメタル膜37が形成されている。また、第二のデュアルダマシン構造と層間絶縁膜36との間には、銅配線40および銅ビア39と接触するように、窒素を含まない第二のバリヤメタル膜38が形成されている。
当該構成は、窒素を含む第一のバリヤメタル膜37の方が、第二のバリヤメタル膜38よりも層間絶縁膜36との密着性が良く、窒素を含まない第二のバリヤメタル膜38の方が、第一のバリヤメタル膜37よりも銅(Cu)との密着性が良いという理由に依拠している。
1,2 層間絶縁膜、3,22,30 銅合金配線、4,29 ビア、5,7 第一のバリヤメタル膜(窒素を含むバリヤメタル膜)、6,8 第二のバリヤメタル膜(窒素を含まないバリヤメタル膜)、19 接続孔、39 銅ビア、40 銅配線、50 第三のバリヤメタル膜(窒素を含まないバリヤメタル膜)、60 高抵抗部。

Claims (5)

  1. 第一の層間絶縁膜内に、第一添加元素を含有する第一銅合金配線を形成する工程と、
    前記第一の層間絶縁膜上及び前記第一銅合金配線上に第一絶縁膜を形成する工程と、
    前記第一絶縁膜上に第二の層間絶縁膜を形成する工程と、
    前記第一絶縁膜及び前記第二の層間絶縁膜を貫き、前記第一銅合金配線を露出する第一の穴を形成する工程と、
    前記第一の穴の側面及び底面を覆うように窒素を含有する第一材料で形成された第一のバリヤメタルを形成して、前記第一の穴の底面において前記第一のバリヤメタルと前記第一銅合金配線とを接触させる工程と、
    前記第一の穴の底面の前記第一のバリヤメタルと前記第一銅合金配線の一部とを除去してくぼみを形成する工程と、
    前記第一の穴の側面上の前記第一のバリヤメタル上及び前記くぼみの表面を覆うように第二のバリヤメタルを形成する工程と、
    前記第二のバリヤメタル上に銅金属を埋め込む工程とを、有する、
    ことを特徴とする半導体装置の製造方法。
  2. 前記第一添加元素は、
    Al、Si、Ge、Ga、Snのいずれかであり、
    前記第二のバリヤメタルの材料は、
    窒素を含有しないものであり、
    前記第一のバリヤメタルと前記第一銅合金配線とを接触させる工程によって、前記第一のバリヤメタルと前記第一銅合金配線との間に前記第一添加元素と窒素との化合物が形成され、
    前記くぼみを形成する工程によって、前記第一の穴の底面の前記化合物が除去される、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第一のバリヤメタルの材質は、
    TaN、TaSiN、TiN、WNのいずれかであり、
    前記第二の層間絶縁膜の材質は、
    SiOCである、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記第二の層間絶縁膜を形成する工程と前記第一のバリヤメタルと前記第一銅合金配線とを接触させる工程の間に、前記第一の穴に連なるような第一配線溝を前記第二の層間絶縁膜内に形成する工程と、
    前記銅金属を埋め込む工程の後、前記第二層間絶縁膜上の前記銅金属を化学機械研磨処理によって除去することにより、前記第一の穴内及び前記第一配線溝内に第一銅配線を形成する工程とを、更に有し、
    前記第一の穴を形成する工程及び前記第一配線溝を形成する工程の後に、前記第一の穴の上部と前記第一配線溝の底部が接触され、
    前記第一のバリヤメタルと前記第一銅合金配線とを接触させる工程によって、前記第一のバリヤメタルが前記第一配線溝の側面と底面に形成され、
    前記くぼみを形成する工程によって、前記第一配線溝の底面の前記第一のバリヤメタルが除去され、
    前記第二のバリヤメタルを形成する工程によって、前記第一配線溝の底面上に前記第二のバリヤメタルが形成され、
    前記銅金属を埋め込む工程によって、前記第一配線溝内に前記銅金属が埋め込まれる、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記第一添加元素の濃度は、
    0.04wt%以下である、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
JP2012108616A 2012-05-10 2012-05-10 半導体装置の製造方法 Active JP5485333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012108616A JP5485333B2 (ja) 2012-05-10 2012-05-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012108616A JP5485333B2 (ja) 2012-05-10 2012-05-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006005956A Division JP5014632B2 (ja) 2006-01-13 2006-01-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012169665A JP2012169665A (ja) 2012-09-06
JP5485333B2 true JP5485333B2 (ja) 2014-05-07

Family

ID=46973445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012108616A Active JP5485333B2 (ja) 2012-05-10 2012-05-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5485333B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Necエレクトロニクス株式会社 半導体装置およびその製造方法
JP3808866B2 (ja) * 2003-12-05 2006-08-16 株式会社東芝 半導体装置
WO2006001356A1 (ja) * 2004-06-24 2006-01-05 Nec Corporation 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2012169665A (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5014632B2 (ja) 半導体装置および半導体装置の製造方法
US20230013937A1 (en) Semiconductor device with reduced via resistance
US8216940B2 (en) Method for manufacturing a semiconductor device
US9034756B2 (en) Integrated circuit interconnects and methods of making same
US7651943B2 (en) Forming diffusion barriers by annealing copper alloy layers
JP6415376B2 (ja) 半導体装置およびその製造方法
JP2010157697A (ja) エレクトロマイグレーション耐性を有するビア・ライン相互接続体
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US10867920B2 (en) Electro-migration barrier for Cu interconnect
US20140264877A1 (en) Metallization systems of semiconductor devices comprising a copper/silicon compound as a barrier material
US8614510B2 (en) Semiconductor device including a metal wiring with a metal cap
US20190139821A1 (en) Advanced beol interconnect architecture
US9412654B1 (en) Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
JP5485333B2 (ja) 半導体装置の製造方法
KR20120018350A (ko) 표면 합금화에 의한 반도체 디바이스의 금속화 시스템 내의 구리 라인들의 전자이동 성능 향상
JP2003133312A (ja) 半導体装置およびその製造方法
JP2012039019A (ja) 半導体装置およびその製造方法
US8772936B2 (en) Semiconductor device with a copper line and method for manufacturing the same
JP2013038171A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5485333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350