[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5449930B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP5449930B2
JP5449930B2 JP2009203894A JP2009203894A JP5449930B2 JP 5449930 B2 JP5449930 B2 JP 5449930B2 JP 2009203894 A JP2009203894 A JP 2009203894A JP 2009203894 A JP2009203894 A JP 2009203894A JP 5449930 B2 JP5449930 B2 JP 5449930B2
Authority
JP
Japan
Prior art keywords
pixel
pixel electrode
segment
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009203894A
Other languages
Japanese (ja)
Other versions
JP2011053551A (en
Inventor
仁 廣澤
恵二 多胡
義孝 山田
有広 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2009203894A priority Critical patent/JP5449930B2/en
Publication of JP2011053551A publication Critical patent/JP2011053551A/en
Application granted granted Critical
Publication of JP5449930B2 publication Critical patent/JP5449930B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

この発明は、液晶表示装置に係り、例えば垂直配向(VA)モードを利用した液晶表示装置に関する。   The present invention relates to a liquid crystal display device, for example, a liquid crystal display device using a vertical alignment (VA) mode.

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのOA機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。   Liquid crystal display devices are utilized in various fields as display devices for OA equipment such as personal computers and televisions, taking advantage of features such as light weight, thinness, and low power consumption. In recent years, liquid crystal display devices are also used as mobile terminal devices such as mobile phones, display devices such as car navigation devices and game machines.

このような液晶表示装置においては、視野角の拡大、コントラスト比の向上といった表示品位の向上が求められている。1画素内に配向方向が異なる複数のドメインを有するマルチドメイン型VA(Multi−domain Vertical Alignment;MVA)モードの液晶表示装置は、複数のドメインによって視野角が補償され、しかも、垂直配向処理の採用により配向膜表面付近の液晶分子が基板主面に対して略垂直に配向し液晶層の複屈折率がほぼゼロとなるため十分な黒が表示でき高いコントラスト比が得られるといった特性を有している。   Such a liquid crystal display device is required to improve display quality such as an increase in viewing angle and an improvement in contrast ratio. In a multi-domain vertical alignment (MVA) mode liquid crystal display device having a plurality of domains having different alignment directions in one pixel, the viewing angle is compensated for by the plurality of domains, and vertical alignment processing is adopted. The liquid crystal molecules in the vicinity of the alignment film surface are aligned substantially perpendicular to the main surface of the substrate, and the birefringence of the liquid crystal layer becomes almost zero, so that a sufficient black can be displayed and a high contrast ratio can be obtained. Yes.

このようなMVAモードは、配向膜が液晶分子の傾斜方向を規制する訳ではない。したがって、このMVAモードでは、ツイステッド・ネマティック(TN)を代表とする水平配向方式では必ずといっていいほど必要である、ラビング処理に代表される配向処理工程を必要としない。このため、プロセス的にはラビング処理による静電気やゴミの発生といった問題を解消し、配向処理後の洗浄工程も不要である。また、配向的にもプレティルトのバラツキによる表示ムラの問題も無く、プロセスの簡便化、歩留まりの向上により、低コスト化が可能という利点もある。   In such an MVA mode, the alignment film does not regulate the tilt direction of the liquid crystal molecules. Therefore, this MVA mode does not require an alignment process step represented by rubbing, which is absolutely necessary in the horizontal alignment method represented by twisted nematic (TN). Therefore, in terms of process, problems such as generation of static electricity and dust due to the rubbing process are solved, and a cleaning process after the alignment process is unnecessary. Further, there is no problem of display unevenness due to pretilt variations in orientation, and there is an advantage that the cost can be reduced by simplifying the process and improving the yield.

MVAモードの液晶表示装置として、例えば、特許文献1によれば、各画素が透過表示部と反射表示部とから構成される半透過型の液晶表示装置について、行方向または列方向に隣接する画素の透過表示部及び反射表示部の配置が互いに逆であり、視野角補償効果を得る技術が開示されている。   As an MVA mode liquid crystal display device, for example, according to Patent Document 1, a semi-transmissive liquid crystal display device in which each pixel is composed of a transmissive display portion and a reflective display portion is adjacent to the row direction or the column direction. A technique is disclosed in which the arrangement of the transmissive display portion and the reflective display portion is opposite to each other, and a viewing angle compensation effect is obtained.

特開2008−129325号公報JP 2008-129325 A

この発明の目的は、表示品位の良好な液晶表示装置を提供することにある。   An object of the present invention is to provide a liquid crystal display device with good display quality.

この発明の一態様によれば、
第1方向に並んだ第1画素電極及び第2画素電極を備えたアレイ基板と、
前記第1画素電極及び前記第2画素電極に対向する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持され、前記第1画素電極及び前記第2画素電極と前記対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子を含む液晶層と、
前記第1画素電極及び前記第2画素電極の各々の中間部に跨って対向し第1方向に延出する第1セグメントと、第1方向に直交する第2方向に延出するとともに前記第1セグメントと直交し前記第1画素電極と前記第2画素電極との間に対向する第2セグメントと、前記第2セグメントと同一直線上に延出するとともに前記第2セグメントから離間し前記第1画素電極及び前記第2画素電極の各々の上部の間に対向する第3セグメントと、前記第2セグメントと同一直線上に延出するとともに前記第2セグメントから離間し前記第1画素電極及び前記第2画素電極の各々の下部の間に対向する第4セグメントと、を含む配向制御手段と、
を備えたことを特徴とする液晶表示装置が提供される。
According to one aspect of the invention,
An array substrate having a first pixel electrode and a second pixel electrode arranged in a first direction;
A counter substrate comprising a counter electrode facing the first pixel electrode and the second pixel electrode;
The substrate is held between the array substrate and the counter substrate, and is substantially perpendicular to the main surface of the substrate when no electric field is formed between the first pixel electrode, the second pixel electrode, and the counter electrode. A liquid crystal layer containing liquid crystal molecules to be aligned;
A first segment facing and extending in the first direction across each intermediate portion of the first pixel electrode and the second pixel electrode, and extending in a second direction orthogonal to the first direction and the first A second segment orthogonal to the segment and opposed between the first pixel electrode and the second pixel electrode; and the first segment extending on the same straight line as the second segment and spaced from the second segment A third segment facing between each of the electrodes and the upper part of the second pixel electrode; and extending on the same straight line as the second segment and spaced from the second segment; An alignment control means including a fourth segment facing between the lower portions of each of the pixel electrodes;
A liquid crystal display device is provided.

また、この発明の他の態様によれば、
互いに直交する第1方向及び第2方向にマトリクス状に配置され、第1画素電極、前記第1画素電極の第1方向に隣接する第2画素電極、及び、前記第1画素電極の第2方向に並んだ第3画素電極を含む画素電極を備えたアレイ基板と、
前記画素電極に対向する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持され、前記画素電極と前記対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子を含む液晶層と、
前記第1画素電極の一端側に形成されることなく前記第1画素電極の他端側と前記第2画素電極の一端側との間に跨って対向するとともに第2方向に延出し、前記第3画素電極の他端側に形成されることなく前記第3画素電極の一端側に対向するとともに第2方向に延出した配向制御手段と、
を備えたことを特徴とする液晶表示装置が提供される。
According to another aspect of the invention,
The first pixel electrode, the second pixel electrode adjacent to the first direction of the first pixel electrode, and the second direction of the first pixel electrode are arranged in a matrix in a first direction and a second direction orthogonal to each other. An array substrate having a pixel electrode including a third pixel electrode arranged in a row;
A counter substrate including a counter electrode facing the pixel electrode;
A liquid crystal layer that is held between the array substrate and the counter substrate and includes liquid crystal molecules that are aligned substantially perpendicular to the main surface of the substrate when no electric field is formed between the pixel electrode and the counter electrode. When,
The second pixel electrode is not formed on one end side of the first pixel electrode but is opposed to straddle between the other end side of the first pixel electrode and one end side of the second pixel electrode, and extends in the second direction. An orientation control means facing the one end side of the third pixel electrode and extending in the second direction without being formed on the other end side of the three pixel electrode;
A liquid crystal display device is provided.

また、この発明の他の態様によれば、
第1方向に並んだ第1画素電極及び第2画素電極を備えたアレイ基板と、
前記第1画素電極及び前記第2画素電極に対向する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持され、前記第1画素電極及び前記第2画素電極と前記対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子を含む液晶層と、
前記第1画素電極の上部において一端側に形成されることなく他端側と前記第2画素電極の上部における一端側との間に対向するとともに第1方向に直交する第2方向に延出し、前記第1画素電極の下部において他端側に形成されることなく一端側に対向するとともに第2方向に延出し、前記第2画素電極の下部において一端側に形成されることなく他端側に対向するとともに第2方向に延出した配向制御手段と、
を備えたことを特徴とする液晶表示装置が提供される。
According to another aspect of the invention,
An array substrate having a first pixel electrode and a second pixel electrode arranged in a first direction;
A counter substrate comprising a counter electrode facing the first pixel electrode and the second pixel electrode;
The substrate is held between the array substrate and the counter substrate, and is substantially perpendicular to the main surface of the substrate when no electric field is formed between the first pixel electrode, the second pixel electrode, and the counter electrode. A liquid crystal layer containing liquid crystal molecules to be aligned;
The second pixel electrode is not formed on one end side at the upper part of the first pixel electrode, and is opposed to the one end side at the upper part of the second pixel electrode and extends in a second direction orthogonal to the first direction, The lower end of the first pixel electrode is not formed on the other end side and faces one end side and extends in the second direction, and the lower portion of the second pixel electrode is not formed on the one end side but on the other end side. Orientation control means facing and extending in the second direction;
A liquid crystal display device is provided.

また、この発明の他の態様によれば、
第1方向に並んだ第1画素電極及び第2画素電極を備えたアレイ基板と、
前記第1画素電極及び前記第2画素電極に対向する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持され、前記第1画素電極及び前記第2画素電極と前記対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子を含む液晶層と、
前記第1画素電極及び前記第2画素電極に跨って対向し第1方向に延出する第1セグメントと、前記第1セグメントから離間するとともに前記第1画素電極に対向し第1方向及びこの第1方向に直交する第2方向に延出する十字形状の第2セグメントと、前記第1セグメントから離間するとともに前記第2画素電極に対向し第1方向及び第2方向に延出する十字形状の第3セグメントと、を備えた配向制御手段と、
を備えたことを特徴とする液晶表示装置が提供される。
According to another aspect of the invention,
An array substrate having a first pixel electrode and a second pixel electrode arranged in a first direction;
A counter substrate comprising a counter electrode facing the first pixel electrode and the second pixel electrode;
The substrate is held between the array substrate and the counter substrate, and is substantially perpendicular to the main surface of the substrate when no electric field is formed between the first pixel electrode, the second pixel electrode, and the counter electrode. A liquid crystal layer containing liquid crystal molecules to be aligned;
A first segment facing the first pixel electrode and the second pixel electrode and extending in the first direction, and spaced apart from the first segment and facing the first pixel electrode in the first direction and the first direction A cross-shaped second segment extending in a second direction orthogonal to the one direction, and a cross-shaped second segment spaced from the first segment and facing the second pixel electrode and extending in the first direction and the second direction. An orientation control means comprising a third segment;
A liquid crystal display device is provided.

この発明によれば、表示品位の良好な液晶表示装置を提供することができる。   According to the present invention, a liquid crystal display device with good display quality can be provided.

図1は、この発明の一実施の形態に係るMVAモードの液晶表示装置の構成を概略的に示す図である。FIG. 1 is a diagram schematically showing the configuration of an MVA mode liquid crystal display device according to an embodiment of the present invention. 図2は、図1に示した液晶表示装置に適用されるアレイ基板及び対向基板の構造を概略的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the structure of the array substrate and the counter substrate applied to the liquid crystal display device shown in FIG. 図3は、本実施形態における配向制御手段として適用可能な構成例を概略的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a configuration example applicable as the orientation control means in the present embodiment. 図4は、本実施形態における配向制御手段として適用可能な他の構成例を概略的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing another configuration example applicable as the orientation control means in the present embodiment. 図5は、第1実施形態の液晶表示装置におけるアクティブエリアの一部の画素構成を概略的に示す図である。FIG. 5 is a diagram schematically illustrating a pixel configuration of a part of the active area in the liquid crystal display device according to the first embodiment. 図6は、図5に示したアクティブエリアの一部の画素における液晶分子の配向方向を示す図である。FIG. 6 is a diagram showing the alignment direction of liquid crystal molecules in some pixels of the active area shown in FIG. 図7は、第2実施形態の液晶表示装置におけるアクティブエリアの一部の画素構成を概略的に示す図である。FIG. 7 is a diagram schematically illustrating a pixel configuration of a part of the active area in the liquid crystal display device according to the second embodiment. 図8は、第2実施形態の液晶表示装置におけるアクティブエリアの一部の他の画素構成を概略的に示す図である。FIG. 8 is a diagram schematically showing another pixel configuration of a part of the active area in the liquid crystal display device of the second embodiment. 図9は、第3実施形態の液晶表示装置におけるアクティブエリアの一部の画素構成を概略的に示す図である。FIG. 9 is a diagram schematically showing a pixel configuration of a part of the active area in the liquid crystal display device of the third embodiment. 図10は、第4実施形態の液晶表示装置におけるアクティブエリアの一部の画素構成を概略的に示す図である。FIG. 10 is a diagram schematically illustrating a partial pixel configuration of the active area in the liquid crystal display device according to the fourth embodiment. 図11は、第4実施形態の液晶表示装置におけるアクティブエリアの一部の他の画素構成を概略的に示す図である。FIG. 11 is a diagram schematically showing another pixel configuration of a part of the active area in the liquid crystal display device of the fourth embodiment.

以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。ここでは、各画素がバックライト光を選択的に透過して画像を表示する透過表示部として構成された透過型の液晶表示装置を例に説明する。   A liquid crystal display device according to an embodiment of the present invention will be described below with reference to the drawings. Here, a transmissive liquid crystal display device configured as a transmissive display unit in which each pixel selectively transmits backlight and displays an image will be described as an example.

図1に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルLPNを備えている。この液晶表示パネルLPNは、一対の基板、すなわち第1基板としてのアレイ基板ARと、アレイ基板ARに対向して配置された第2基板としての対向基板CTと、を備えている。これらのアレイ基板ARと対向基板CTとは、図示しないシール材によって貼り合わせられている。また、液晶表示パネルLPNは、アレイ基板ARと対向基板CTとの間に保持された液晶層LQを備えている。   As shown in FIG. 1, the liquid crystal display device is an active matrix type liquid crystal display device and includes a liquid crystal display panel LPN. The liquid crystal display panel LPN includes a pair of substrates, that is, an array substrate AR as a first substrate, and a counter substrate CT as a second substrate disposed to face the array substrate AR. The array substrate AR and the counter substrate CT are bonded together by a sealing material (not shown). The liquid crystal display panel LPN includes a liquid crystal layer LQ held between the array substrate AR and the counter substrate CT.

このような液晶表示パネルLPNは、画像を表示する表示エリアすなわちアクティブエリアDSPを備えている。このアクティブエリアDSPは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。つまり、アクティブエリアDSPでは、m個の画素PXが第1方向D1に並んで行Hを形成し、n個の画素PXが第2方向D2に並んで列Vを成すように配置されている。   Such a liquid crystal display panel LPN includes a display area for displaying an image, that is, an active area DSP. This active area DSP is composed of a plurality of pixels PX arranged in an m × n matrix (where m and n are positive integers). That is, in the active area DSP, m pixels PX are arranged in the first direction D1 to form a row H, and n pixels PX are arranged in the second direction D2 to form a column V.

アレイ基板ARは、アクティブエリアDSPにおいて、第1方向D1に沿ってそれぞれ延出したn本のゲート線Y(Y1〜Yn)、第2方向D2に沿ってそれぞれ延出したm本のソース線X(X1〜Xm)、各画素PXにおいてゲート線Yとソース線Xとの交差部を含む領域に配置されたm×n個のスイッチング素子W、各画素PXに配置されスイッチング素子Wに接続されたm×n個の画素電極EP、ゲート線Yと同様に第1方向D1に沿って延出し補助容量CSを構成するよう画素電極EPに容量結合する補助容量線AYなどを備えている。   In the active area DSP, the array substrate AR includes n gate lines Y (Y1 to Yn) extending along the first direction D1, and m source lines X extending along the second direction D2, respectively. (X1 to Xm), in each pixel PX, m × n switching elements W arranged in a region including the intersection of the gate line Y and the source line X, arranged in each pixel PX, and connected to the switching element W Similarly to the m × n pixel electrodes EP and the gate lines Y, there are provided auxiliary capacitance lines AY that are capacitively coupled to the pixel electrodes EP so as to form auxiliary capacitances CS extending in the first direction D1.

ゲート線Y、ソース線X、及び、補助容量線AYは、例えばアルミニウム、モリブデン、タングステン、チタンなどの低抵抗な導電材料によって形成されている。   The gate line Y, the source line X, and the auxiliary capacitance line AY are formed of a low-resistance conductive material such as aluminum, molybdenum, tungsten, or titanium.

各スイッチング素子Wは、例えば、nチャネル薄膜トランジスタによって構成されている。スイッチング素子Wのゲート電極WGは、ゲート線Yに電気的に接続されている(あるいは、ゲート電極WGはゲート線Yと一体的に形成されている)。スイッチング素子Wのソース電極WSは、ソース線Xに電気的に接続されている(あるいは、ソース電極WSはソース線Xと一体に形成されている)。スイッチング素子Wのドレイン電極WDは、画素電極EPに電気的に接続されている。   Each switching element W is configured by, for example, an n-channel thin film transistor. The gate electrode WG of the switching element W is electrically connected to the gate line Y (or the gate electrode WG is formed integrally with the gate line Y). The source electrode WS of the switching element W is electrically connected to the source line X (or the source electrode WS is formed integrally with the source line X). The drain electrode WD of the switching element W is electrically connected to the pixel electrode EP.

画素電極EPは、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの光透過性を有する導電材料によって形成されている。   The pixel electrode EP is formed of a light-transmitting conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

n本のゲート線Yは、それぞれアクティブエリアDSPの外側に引き出され、ゲートドライバYDに接続されている。なお、ゲートドライバYDを構成する少なくとも一部は、アレイ基板ARに備えられていても良い。ゲートドライバYDは、コントローラCNTによる制御に基づいてn本のゲート線Yに順次走査信号(駆動信号)を供給する。   Each of the n gate lines Y is drawn to the outside of the active area DSP and is connected to the gate driver YD. Note that at least a part of the gate driver YD may be provided in the array substrate AR. The gate driver YD sequentially supplies scanning signals (drive signals) to the n gate lines Y based on control by the controller CNT.

また、m本のソース線Xは、それぞれアクティブエリアDSPの外側に引き出され、ソースドライバXDに接続されている。なお、ソースドライバXDを構成する少なくとも一部は、アレイ基板ARに備えられていても良い。ソースドライバXDは、コントローラCNTによる制御に基づいて各行のスイッチング素子Wが走査信号によってオンするタイミングでm本のソース線Xに映像信号(駆動信号)を供給する。これにより、各行の画素電極EPは、対応するスイッチング素子Wを介して供給される映像信号に応じた画素電位にそれぞれ設定される。   In addition, m source lines X are respectively drawn outside the active area DSP and connected to the source driver XD. Note that at least a part of the source driver XD may be provided on the array substrate AR. The source driver XD supplies video signals (drive signals) to the m source lines X at a timing when the switching elements W in each row are turned on by the scanning signal based on the control by the controller CNT. Thereby, the pixel electrode EP of each row is set to a pixel potential corresponding to the video signal supplied via the corresponding switching element W.

一方、対向基板CTは、アクティブエリアDSPにおいて、対向電極ETなどを備えている。この対向電極ETは、ITOやIZOなどの光透過性を有する導電材料によって形成されている。この対向電極ETは、複数の画素PXに共通である。つまり、対向電極ETは、各画素PXの画素電極EPと対向し、コモン電位のコモン端子COMに電気的に接続されている。   On the other hand, the counter substrate CT includes a counter electrode ET and the like in the active area DSP. The counter electrode ET is formed of a light-transmitting conductive material such as ITO or IZO. The counter electrode ET is common to the plurality of pixels PX. That is, the counter electrode ET is opposed to the pixel electrode EP of each pixel PX and is electrically connected to the common terminal COM having a common potential.

図2に示すように、液晶表示パネルLPNのアレイ基板ARは、ガラス板や石英板などの光透過性を有する絶縁基板10を用いて形成されている。このアレイ基板ARは、絶縁基板10の対向基板CTに対向する側に、スイッチング素子W、画素電極EPなどを備えている。   As shown in FIG. 2, the array substrate AR of the liquid crystal display panel LPN is formed by using an insulating substrate 10 having a light transmission property such as a glass plate or a quartz plate. The array substrate AR includes a switching element W, a pixel electrode EP, and the like on the side of the insulating substrate 10 facing the counter substrate CT.

スイッチング素子Wは、絶縁基板10の上に配置された半導体層12を備えている。この半導体層12は、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。半導体層12は、チャネル領域12Cを挟んだ両側にそれぞれソース領域12S及びドレイン領域12Dを有している。この半導体層12は、ゲート絶縁膜14によって覆われている。このゲート絶縁膜14は、絶縁基板10の上にも配置されている。ゲート絶縁膜14は、例えば、酸化シリコン及び窒化シリコンなどの無機系材料によって形成されている。   The switching element W includes a semiconductor layer 12 disposed on the insulating substrate 10. The semiconductor layer 12 can be formed of, for example, polysilicon or amorphous silicon, and is formed of polysilicon here. The semiconductor layer 12 has a source region 12S and a drain region 12D on both sides of the channel region 12C. The semiconductor layer 12 is covered with a gate insulating film 14. The gate insulating film 14 is also disposed on the insulating substrate 10. The gate insulating film 14 is formed of an inorganic material such as silicon oxide and silicon nitride, for example.

スイッチング素子Wのゲート電極WGは、ゲート絶縁膜14の上に配置され、半導体層12のチャネル領域12Cの直上に位置している。このゲート電極WGは、例えば、上述したゲート線と同一材料を用いて同一工程で形成可能であり、ゲート線と一体的に形成可能である。このようなゲート電極WGは、ゲート線などとともに層間絶縁膜16によって覆われている。この層間絶縁膜16は、ゲート絶縁膜14の上にも配置されている。層間絶縁膜16は、例えば、酸化シリコン及び窒化シリコンなどの無機系材料によって形成されている。   The gate electrode WG of the switching element W is disposed on the gate insulating film 14 and is located immediately above the channel region 12 </ b> C of the semiconductor layer 12. For example, the gate electrode WG can be formed in the same process using the same material as the gate line described above, and can be formed integrally with the gate line. Such a gate electrode WG is covered with an interlayer insulating film 16 together with a gate line and the like. This interlayer insulating film 16 is also disposed on the gate insulating film 14. The interlayer insulating film 16 is formed of an inorganic material such as silicon oxide and silicon nitride, for example.

スイッチング素子Wのソース電極WS及びドレイン電極WDは、層間絶縁膜16の上に配置されている。ソース電極WSは、ゲート絶縁膜14及び層間絶縁膜16を貫通するコンタクトホールを通して半導体層12のソース領域12Sにコンタクトしている。ドレイン電極WDは、ゲート絶縁膜14及び層間絶縁膜16を貫通するコンタクトホールを通して半導体層12のドレイン領域12Dにコンタクトしている。これらのソース電極WS及びドレイン電極WDは、例えば、上述したソース線と同一材料を用いて同一工程で形成可能である。また、ソース電極WSは、ソース線と一体的に形成可能である。これらのソース電極WS及びドレイン電極WDは、ソース線などとともに絶縁膜18によって覆われている。   The source electrode WS and the drain electrode WD of the switching element W are disposed on the interlayer insulating film 16. The source electrode WS is in contact with the source region 12S of the semiconductor layer 12 through a contact hole that penetrates the gate insulating film 14 and the interlayer insulating film 16. The drain electrode WD is in contact with the drain region 12D of the semiconductor layer 12 through a contact hole that penetrates the gate insulating film 14 and the interlayer insulating film 16. These source electrode WS and drain electrode WD can be formed in the same process using the same material as the source line described above, for example. The source electrode WS can be formed integrally with the source line. These source electrode WS and drain electrode WD are covered with an insulating film 18 together with a source line and the like.

この絶縁膜18は、例えば、光透過性を有する有機系材料によって形成されている。このような絶縁膜18は、例えば、スピンコートなどの手法によって塗布された後に硬化処理されることにより形成されている。このため、絶縁膜18は、下地の凹凸を吸収し、その表面が概ね平坦に形成されている。これにより、垂直配向モードを実現する電界への影響が緩和される。   The insulating film 18 is made of, for example, an organic material having optical transparency. Such an insulating film 18 is formed, for example, by being applied by a technique such as spin coating and then being cured. For this reason, the insulating film 18 absorbs the unevenness of the base, and its surface is formed to be substantially flat. Thereby, the influence on the electric field for realizing the vertical alignment mode is mitigated.

画素電極EPは、アクティブエリアDSPにおいて各画素PXに配置されている。すなわち、この画素電極EPは、絶縁膜18の上に配置され、絶縁膜18に形成されたコンタクトホールを通してドレイン電極WDと電気的に接続されている。   The pixel electrode EP is disposed in each pixel PX in the active area DSP. That is, the pixel electrode EP is disposed on the insulating film 18 and is electrically connected to the drain electrode WD through a contact hole formed in the insulating film 18.

このようなアレイ基板ARの対向基板CTと対向する表面、つまり、液晶層LQに接する面は、第1配向膜20によって覆われている。この第1配向膜20は、画素電極EPを覆っている。   The surface of the array substrate AR facing the counter substrate CT, that is, the surface in contact with the liquid crystal layer LQ is covered with the first alignment film 20. The first alignment film 20 covers the pixel electrode EP.

一方、液晶表示パネルLPNの対向基板CTは、ガラス板や石英板などの光透過性を有する絶縁基板30を用いて形成されている。この対向基板CTは、絶縁基板30のアレイ基板ARに対向する側に、カラーフィルタ層34、対向電極ETなどを備えている。   On the other hand, the counter substrate CT of the liquid crystal display panel LPN is formed using an insulating substrate 30 having optical transparency such as a glass plate or a quartz plate. The counter substrate CT includes a color filter layer 34, a counter electrode ET, and the like on the side of the insulating substrate 30 facing the array substrate AR.

カラーフィルタ層34は、各画素PXに配置されている。このようなカラーフィルタ層34は、絶縁基板30の上に配置されている。これらのカラーフィルタ層34は、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。すなわち、赤色に着色された樹脂材料、緑色に着色された樹脂材料、青色に着色された樹脂材料は、それぞれ赤色を表示する画素、緑色を表示する画素、青色を表示する画素PXに配置されている。   The color filter layer 34 is disposed in each pixel PX. Such a color filter layer 34 is disposed on the insulating substrate 30. These color filter layers 34 are formed of resin materials colored in a plurality of different colors, for example, three primary colors such as red, blue, and green. That is, a resin material colored in red, a resin material colored in green, and a resin material colored in blue are arranged in a pixel displaying red, a pixel displaying green, and a pixel PX displaying blue. Yes.

対向電極ETは、カラーフィルタ層34の上に配置されている。このような対向電極ETは、各画素PXの画素電極EPと対向している。   The counter electrode ET is disposed on the color filter layer 34. Such a counter electrode ET is opposed to the pixel electrode EP of each pixel PX.

なお、カラーフィルタ層34は、対向基板CT側に配置されているが、アレイ基板AR側に配置しても良い。この場合、アレイ基板ARにおける絶縁膜18などをカラーフィルタ層34に置き換えることが可能である。また、対向基板CTには、カラーフィルタ層34の表面の凹凸の影響を緩和するために、カラーフィルタ層34と対向電極ETとの間に、透明な樹脂材料からなるオーバーコート層を配置しても良い。   The color filter layer 34 is disposed on the counter substrate CT side, but may be disposed on the array substrate AR side. In this case, the insulating film 18 and the like in the array substrate AR can be replaced with the color filter layer 34. Further, on the counter substrate CT, an overcoat layer made of a transparent resin material is disposed between the color filter layer 34 and the counter electrode ET in order to reduce the influence of the unevenness on the surface of the color filter layer 34. Also good.

このような対向基板CTのアレイ基板ARと対向する表面、つまり液晶層LQに接する面は、第2配向膜36によって覆われている。この第2配向膜36は、対向電極ETを覆っている。   The surface of the counter substrate CT facing the array substrate AR, that is, the surface in contact with the liquid crystal layer LQ is covered with the second alignment film 36. The second alignment film 36 covers the counter electrode ET.

上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜20及び第2配向膜36が対向するように配置されている。このとき、アレイ基板ARの第1配向膜20と対向基板CTの第2配向膜36との間には、図示しないスペーサ(例えば、樹脂材料によって一方の基板と一体的に形成された柱状スペーサ)により、所定のセルギャップが形成されている。   The array substrate AR and the counter substrate CT as described above are arranged so that the first alignment film 20 and the second alignment film 36 face each other. At this time, between the first alignment film 20 of the array substrate AR and the second alignment film 36 of the counter substrate CT, a spacer (not shown) (for example, a columnar spacer formed integrally with one substrate by a resin material). Thus, a predetermined cell gap is formed.

液晶層LQは、上述したセルギャップに封入されている。すなわち、液晶層LQは、アレイ基板ARの画素電極EPと対向基板CTの対向電極ETとの間に保持された液晶分子40を含む液晶組成物によって構成されている。この液晶分子40は、例えば、負の誘電率異方性を有している。液晶層LQと画素電極EPとの間には、第1配向膜20が介在している。液晶層LQと対向電極ETとの間には、第2配向膜36が介在している。   The liquid crystal layer LQ is enclosed in the cell gap described above. That is, the liquid crystal layer LQ is made of a liquid crystal composition including the liquid crystal molecules 40 held between the pixel electrodes EP of the array substrate AR and the counter electrode ET of the counter substrate CT. The liquid crystal molecules 40 have, for example, negative dielectric anisotropy. The first alignment film 20 is interposed between the liquid crystal layer LQ and the pixel electrode EP. A second alignment film 36 is interposed between the liquid crystal layer LQ and the counter electrode ET.

第1配向膜20及び第2配向膜36は、画素電極EPと対向電極ETとの間に電位差が形成されていない状態、つまり、画素電極EPと対向電極ETとの間に電界が形成されていない無電界時には、それぞれ液晶分子40を絶縁基板10(あるいは、アレイ基板AR)の主面及び絶縁基板30(あるいは、対向基板CT)の主面に対して略垂直に配向する特性を有している。このような第1配向膜20及び第2配向膜36を形成するための材料としては、基本的には垂直配向性を示す光透過性を有する薄膜であれば特に限定されない。   The first alignment film 20 and the second alignment film 36 are in a state where no potential difference is formed between the pixel electrode EP and the counter electrode ET, that is, an electric field is formed between the pixel electrode EP and the counter electrode ET. When there is no electric field, the liquid crystal molecules 40 are aligned substantially perpendicular to the main surface of the insulating substrate 10 (or array substrate AR) and the main surface of the insulating substrate 30 (or counter substrate CT). Yes. The material for forming the first alignment film 20 and the second alignment film 36 is not particularly limited as long as it is a light-transmitting thin film basically exhibiting vertical alignment.

これらの第1配向膜20及び第2配向膜36については、ラビングに代表される配向処理工程を必要としない。このため、プロセス的にはラビングによる静電気やゴミが発生するといった問題が無く、配向処理後の洗浄工程も不要である。また、配向的にもプレティルトのバラツキによるムラの問題が無い。したがって、プロセスの簡便化、歩留まりの向上により、低コスト化が可能という利点がある。   The first alignment film 20 and the second alignment film 36 do not require an alignment process step represented by rubbing. For this reason, there is no problem that static electricity and dust are generated by rubbing in terms of process, and a cleaning step after the alignment treatment is unnecessary. Further, there is no problem of unevenness due to pretilt variations in orientation. Therefore, there is an advantage that the cost can be reduced by simplifying the process and improving the yield.

また、図2に示すように、液晶表示パネルLPNを照明するバックライトBLは、液晶表示パネルLPNのアレイ基板ARと対向する側に配置されている。このようなバックライトBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオードを利用したものや冷陰極管を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。   Further, as shown in FIG. 2, the backlight BL that illuminates the liquid crystal display panel LPN is disposed on the side of the liquid crystal display panel LPN facing the array substrate AR. As such a backlight BL, various forms can be applied, and any one using a light-emitting diode or a cold cathode tube as a light source can be applied. Description is omitted.

液晶表示パネルLPNの一方の外面、つまり、アレイ基板ARの外面には、第1偏光板PL1を有する第1光学素子OD1が配置されている。また、液晶表示パネルLPNの他方の外面、つまり、対向基板CTの外面には、第2偏光板PL2を有する第2光学素子OD2が配置されている。   A first optical element OD1 having a first polarizing plate PL1 is disposed on one outer surface of the liquid crystal display panel LPN, that is, the outer surface of the array substrate AR. A second optical element OD2 having a second polarizing plate PL2 is disposed on the other outer surface of the liquid crystal display panel LPN, that is, the outer surface of the counter substrate CT.

これらの第1偏光板PL1及び第2偏光板PL2は、それぞれの吸収軸が互いに直交するように配置されている。なお、第1光学素子OD1及び第2光学素子OD2は、液晶層LQを通過する光が直線偏光でありこの直線偏光を選択的に透過して画像を表示する直線偏光モードにおいては位相差板を必要としないが、液晶層LQを通過する光が円偏光でありこの円偏光を選択的に透過して画像を表示する円偏光モードにおいては偏光板と絶縁基板との間に位相差板を備えている。   The first polarizing plate PL1 and the second polarizing plate PL2 are arranged so that their absorption axes are orthogonal to each other. The first optical element OD1 and the second optical element OD2 use a retardation plate in a linear polarization mode in which light passing through the liquid crystal layer LQ is linearly polarized light and selectively transmits the linearly polarized light to display an image. Although not required, in the circular polarization mode in which the light passing through the liquid crystal layer LQ is circularly polarized light and selectively transmits this circularly polarized light to display an image, a retardation plate is provided between the polarizing plate and the insulating substrate. ing.

この実施の形態では、液晶層LQに含まれる液晶分子40は、無電界時には、第1配向膜20及び第2配向膜36による配向制御によって、それぞれの長軸が基板主面に対して略垂直な方向(あるいは、液晶表示パネルLPNの法線方向)に略平行に配向している。このような状態においては、第1光学素子OD1を透過したバックライト光(例えば、直線偏光)は、液晶層LQを透過した後、第2光学素子OD2に吸収される。したがって、液晶表示パネルLPNの透過率が最低となる。つまり、黒色画面が表示される。   In this embodiment, the liquid crystal molecules 40 included in the liquid crystal layer LQ have their major axes substantially perpendicular to the main surface of the substrate by the alignment control by the first alignment film 20 and the second alignment film 36 when there is no electric field. Is aligned substantially in parallel with the normal direction (or the normal direction of the liquid crystal display panel LPN). In such a state, the backlight light (for example, linearly polarized light) transmitted through the first optical element OD1 is absorbed by the second optical element OD2 after passing through the liquid crystal layer LQ. Therefore, the transmittance of the liquid crystal display panel LPN is the lowest. That is, a black screen is displayed.

一方、画素電極EPと対向電極ETとの間に電界が形成された状態では、負の誘電率異方性を有する液晶分子40は、電界に対して略直交する方向に配向する。液晶表示パネルLPNの法線に対して傾斜した電界に対しては、液晶分子40は、その長軸が基板主面に対して略平行な方向あるいは傾斜した方向に配向している。   On the other hand, in a state where an electric field is formed between the pixel electrode EP and the counter electrode ET, the liquid crystal molecules 40 having negative dielectric anisotropy are aligned in a direction substantially orthogonal to the electric field. With respect to the electric field inclined with respect to the normal line of the liquid crystal display panel LPN, the liquid crystal molecules 40 are aligned in the direction in which the major axis is substantially parallel to or inclined with respect to the main surface of the substrate.

このような状態においては、第1光学素子OD1を透過したバックライト光は、直線偏光となり、液晶層LQを透過した際に適当な位相差が付与された後、少なくとも一部が第2光学素子OD2を透過可能となる。したがって、白色画面が表示される。   In such a state, the backlight light transmitted through the first optical element OD1 becomes linearly polarized light, and at least part of the second optical element is provided with an appropriate phase difference when transmitted through the liquid crystal layer LQ. OD2 can be transmitted. Therefore, a white screen is displayed.

このようにして、直線偏光を利用したノーマリーブラックの垂直配向モードが実現される。直線偏光を利用した場合、円偏光を利用する場合と比較して、第1光学素子OD1及び第2光学素子OD2の構成が簡素化されるため(位相差板が省略可能)、コストの削減が可能である。また、直線偏光を利用した場合、円偏光を利用した場合と比較して、広視野角化及び高コントラスト化が可能であるといった利点がある。一方で、直線偏光を利用した場合には、第1偏光板PL1及び第2偏光板PL2の吸収軸と略平行な方向に配向した液晶分子の存在によって暗線が発生し、透過率の低下を招くおそれがある。   In this way, a normally black vertical alignment mode using linearly polarized light is realized. When the linearly polarized light is used, the configuration of the first optical element OD1 and the second optical element OD2 is simplified as compared with the case where circularly polarized light is used (the retardation plate can be omitted), so that the cost can be reduced. Is possible. Further, when linearly polarized light is used, there is an advantage that a wide viewing angle and high contrast can be achieved compared with the case where circularly polarized light is used. On the other hand, when linearly polarized light is used, dark lines are generated due to the presence of liquid crystal molecules aligned in a direction substantially parallel to the absorption axes of the first polarizing plate PL1 and the second polarizing plate PL2, and the transmittance is reduced. There is a fear.

この実施の形態においては、液晶表示パネルLPNは、液晶分子40の配向を制御する配向制御手段を備えている。このような配向制御手段について、図3及び図4を参照して具体的に説明する。なお、図3及び図4においては、説明に必要な構成のみを図示している。   In this embodiment, the liquid crystal display panel LPN includes an alignment control means for controlling the alignment of the liquid crystal molecules 40. Such an orientation control means will be specifically described with reference to FIGS. 3 and 4, only the configuration necessary for the description is shown.

図3に示した例では、配向制御手段ALCは、対向電極ETに形成されたスリットSLによって構成されている。このスリットSLは、隣接する2つの画素PXの間に配置されている。つまり、スリットSLは、一方の画素PXに配置された第1画素電極EP1と、これに隣接する他方の画素PXに配置された第2画素電極EP2との間に対向している。   In the example shown in FIG. 3, the orientation control means ALC is configured by a slit SL formed in the counter electrode ET. The slit SL is disposed between two adjacent pixels PX. That is, the slit SL is opposed to the first pixel electrode EP1 arranged in one pixel PX and the second pixel electrode EP2 arranged in the other pixel PX adjacent thereto.

そして、このスリットSLは、第1画素電極EP1と第2画素電極EP2との間の間隔EPWよりも大きな幅SLWを有するように形成されている。このため、スリットSLの一部は、液晶層LQを挟んで第1画素電極EP1の周縁部E1及び第2画素電極EP2の周縁部E2と向かい合っている。   The slit SL is formed to have a width SLW larger than the interval EPW between the first pixel electrode EP1 and the second pixel electrode EP2. For this reason, a part of the slit SL faces the peripheral edge E1 of the first pixel electrode EP1 and the peripheral edge E2 of the second pixel electrode EP2 across the liquid crystal layer LQ.

第1画素電極EP1及び第2画素電極EP2と対向電極ETとの間に電位差が形成された場合には、スリットSLを避けるように電界が形成される。つまり、第1画素電極EP1の周縁部E1付近と対向電極ETとの間、及び、第2画素電極EP2の周縁部E2付近と対向電極ETとの間には、基板主面PLの法線に対して傾斜した傾斜電界が形成可能となる。   When a potential difference is formed between the first pixel electrode EP1 and the second pixel electrode EP2 and the counter electrode ET, an electric field is formed so as to avoid the slit SL. That is, between the vicinity of the peripheral edge E1 of the first pixel electrode EP1 and the counter electrode ET, and between the vicinity of the peripheral edge E2 of the second pixel electrode EP2 and the counter electrode ET, the normal line of the substrate main surface PL is present. A gradient electric field that is inclined with respect to the substrate can be formed.

無電界時に基板主面PLの法線に略平行に配向していたスリットSL付近の液晶分子40は、このような傾斜電界に略直交する所定の方向に配向する。つまり、スリットSLを挟んで隣接する画素PXにおいて、スリットSLについて互いに逆方向に傾斜した電界が形成されるため、それぞれの画素PXの液晶分子40も互いに逆方向に配向する。このような傾斜電界による液晶分子40の配向状態は、スリットSL付近に限らず、画素PXの中央部にも伝播する。このため、各画素PXの略全体の液晶分子40が略同一方向に配向する。   The liquid crystal molecules 40 in the vicinity of the slit SL that have been aligned substantially parallel to the normal line of the substrate main surface PL when there is no electric field are aligned in a predetermined direction substantially orthogonal to such a gradient electric field. That is, in the pixels PX adjacent to each other with the slit SL interposed therebetween, electric fields inclined in the opposite directions are formed with respect to the slit SL, so that the liquid crystal molecules 40 of the respective pixels PX are also aligned in the opposite directions. The alignment state of the liquid crystal molecules 40 due to such a gradient electric field propagates not only in the vicinity of the slit SL but also in the center of the pixel PX. For this reason, substantially the entire liquid crystal molecules 40 of each pixel PX are aligned in substantially the same direction.

図4に示した例では、配向制御手段ALCは、対向基板CTに設けられた突起CPによって構成されている。この突起CPは、対向基板CTのアレイ基板ARと向かい合う面、ここでは、対向電極ETの上に形成されている。このような突起CPは、図3に示した例と同様に、隣接する2つの画素PXの間に配置され、一方の画素PXに配置された第1画素電極EP1と、これに隣接する他方の画素PXに配置された第2画素電極EP2との間に対向している。   In the example shown in FIG. 4, the alignment control means ALC is configured by a protrusion CP provided on the counter substrate CT. The protrusion CP is formed on the surface of the counter substrate CT facing the array substrate AR, here, on the counter electrode ET. Similar to the example shown in FIG. 3, the protrusion CP is disposed between two adjacent pixels PX, and the first pixel electrode EP1 disposed in one pixel PX and the other adjacent to the first pixel PX. It faces between the second pixel electrode EP2 arranged in the pixel PX.

そして、この突起CPは、第1画素電極EP1と第2画素電極EP2との間の間隔EPWよりも大きな幅CPWを有するように形成されている。このため、突起CPの一部は、液晶層LQを挟んで、第1画素電極EP1の周縁部E1及び第2画素電極EP2の周縁部E2と向かい合っている。このような構成の配向制御手段ALCにおいても、図3に示した例と同様の傾斜電界が形成可能である。   The protrusion CP is formed to have a width CPW larger than the interval EPW between the first pixel electrode EP1 and the second pixel electrode EP2. Therefore, a part of the projection CP faces the peripheral edge E1 of the first pixel electrode EP1 and the peripheral edge E2 of the second pixel electrode EP2 with the liquid crystal layer LQ interposed therebetween. In the orientation control means ALC having such a configuration, a gradient electric field similar to the example shown in FIG. 3 can be formed.

配向制御手段ALCとして突起CPを適用する場合には、この突起CPは、絶縁膜によって形成される。絶縁膜としては、例えばSiO、SiN、Alなどの無機系材料、ポリイミド、フォトレジスト樹脂、高分子液晶など有機系材料などを用いることができる。突起CPが無機系材料の場合には、蒸着法、スパッタ法、CVD(Chemical Vapor Deposition)法、あるいは溶液塗布法などによって形成可能である。また、突起CPが有機系材料の場合には、有機物質を溶かした溶液またはその前駆体溶液を用いて、スピンナー塗布法、スクリーン印刷塗布法、ロール塗布法などで塗布し、所定の硬化条件(加熱、光照射など)で硬化させ形成する方法、あるいは蒸着法、スパッタ法、CVD法、LB(Langumuir−Blodgett)法などによって形成可能である。 When the protrusion CP is applied as the orientation control means ALC, the protrusion CP is formed of an insulating film. As the insulating film, for example, inorganic materials such as SiO 2 , SiN x , and Al 2 O 3 , organic materials such as polyimide, photoresist resin, and polymer liquid crystal can be used. When the protrusion CP is an inorganic material, it can be formed by vapor deposition, sputtering, CVD (Chemical Vapor Deposition), or solution coating. Further, when the protrusion CP is an organic material, it is applied by a spinner coating method, a screen printing coating method, a roll coating method, or the like using a solution in which an organic substance is dissolved or a precursor solution thereof, and a predetermined curing condition ( It can be formed by a method of curing by heating, light irradiation, or the like, or a vapor deposition method, a sputtering method, a CVD method, an LB (Langumura-Blodgett) method, or the like.

≪第1実施形態≫
この第1実施形態は、直線偏光を利用したノーマリーブラックの垂直配向モードに適用される構成である。
<< First Embodiment >>
The first embodiment has a configuration applied to a normally black vertical alignment mode using linearly polarized light.

図5は、アクティブエリアDSPの一部の画素構成を図示している。なお、各画素PXは、少なくとも画素電極EP、液晶層LQ、及び、対向電極ETによって構成されるが、ここでは、画素電極EPのみを図示している。ゲート線Y1、補助容量線AY1、ゲート線Y2、及び、補助容量線AY2は、それぞれ第1方向D1に沿って延出している。ソース線X1乃至X5は、それぞれ第2方向D2に沿って延出している。   FIG. 5 illustrates a partial pixel configuration of the active area DSP. Each pixel PX includes at least the pixel electrode EP, the liquid crystal layer LQ, and the counter electrode ET. Here, only the pixel electrode EP is illustrated. The gate line Y1, the auxiliary capacitance line AY1, the gate line Y2, and the auxiliary capacitance line AY2 each extend along the first direction D1. The source lines X1 to X5 each extend along the second direction D2.

このようなアクティブエリアDSPにおいては、画素PX11、画素PX12、画素PX13、及び、画素PX14が第1方向D1に沿ってこの順に並んで配置されている。また、これらの画素PX11、画素PX12、画素PX13、及び、画素PX14の第2方向D2には、それぞれ画素PX21、画素PX22、画素PX23、及び、画素PX24が並んで配置されている。つまり、ここに示したアクティブエリアDSPにおいては、4×2のマトリクス状に配置された画素PXが図示されている。   In such an active area DSP, the pixel PX11, the pixel PX12, the pixel PX13, and the pixel PX14 are arranged in this order along the first direction D1. Further, in the second direction D2 of the pixel PX11, the pixel PX12, the pixel PX13, and the pixel PX14, the pixel PX21, the pixel PX22, the pixel PX23, and the pixel PX24 are arranged side by side, respectively. In other words, in the active area DSP shown here, the pixels PX arranged in a 4 × 2 matrix are shown.

カラー表示タイプの液晶表示装置の場合、たとえば、画素PX11は赤色画素に対応し、画素PX12は緑色画素に対応し、画素PX13は青色画素に対応し、画素PX14は再び赤色画素に対応するといったように、第1方向D1に並んだ赤色画素、緑色画素、及び、青色画素の組み合わせが第1方向D1に繰り返し配置されている。   In the case of a color display type liquid crystal display device, for example, the pixel PX11 corresponds to a red pixel, the pixel PX12 corresponds to a green pixel, the pixel PX13 corresponds to a blue pixel, and the pixel PX14 corresponds to a red pixel again. In addition, combinations of red pixels, green pixels, and blue pixels arranged in the first direction D1 are repeatedly arranged in the first direction D1.

当然、画素PX11及び画素PX14が緑色画素に対応する場合に、画素PX12及び画素PX13がそれぞれ青色画素及び赤色画素に対応しても良いし、画素PX11及び画素PX14が青色画素に対応する場合に、画素PX12及び画素PX13がそれぞれ緑色画素及び赤色画素に対応しても良い。なお、第2方向D2に沿っては同一色の画素が並んで配置される。   Naturally, when the pixel PX11 and the pixel PX14 correspond to a green pixel, the pixel PX12 and the pixel PX13 may correspond to a blue pixel and a red pixel, respectively, and when the pixel PX11 and the pixel PX14 correspond to a blue pixel, The pixel PX12 and the pixel PX13 may correspond to a green pixel and a red pixel, respectively. Note that pixels of the same color are arranged side by side along the second direction D2.

各画素PXには、画素電極EPが配置されている。画素PX11及び画素PX21の各画素電極EPは、ソース線X1とソース線X2との間に配置されている。画素PX12及び画素PX22の各画素電極EPは、ソース線X2とソース線X3との間に配置されている。画素PX13及び画素PX23の各画素電極EPは、ソース線X3とソース線X4との間に配置されている。画素PX14及び画素PX24の各画素電極EPは、ソース線X4とソース線X5との間に配置されている。   A pixel electrode EP is disposed in each pixel PX. Each pixel electrode EP of the pixel PX11 and the pixel PX21 is disposed between the source line X1 and the source line X2. Each pixel electrode EP of the pixel PX12 and the pixel PX22 is disposed between the source line X2 and the source line X3. Each pixel electrode EP of the pixel PX13 and the pixel PX23 is disposed between the source line X3 and the source line X4. Each pixel electrode EP of the pixel PX14 and the pixel PX24 is disposed between the source line X4 and the source line X5.

各画素電極EPは、略長方形状に形成されており、第1方向D1に略平行な一対の短辺SSを有するとともに第2方向D2に略平行な一対の長辺LSを有している。画素電極EPの中間部MDは、長辺LSの中点LMを含む領域である。画素電極EPの上部UPは、図中の上側の短辺SSから第2方向D2に沿った所定距離までの領域であり、中間部MDから離間している。画素電極EPの下部LWは、図中の下側の短辺SSから第2方向D2に沿った所定距離までの領域であり、中間部MDから離間している。ここで、所定距離とは、短辺SSから中間部MDまでの距離より短い距離に相当する。   Each pixel electrode EP is formed in a substantially rectangular shape, and has a pair of short sides SS substantially parallel to the first direction D1 and a pair of long sides LS substantially parallel to the second direction D2. The intermediate portion MD of the pixel electrode EP is a region including the midpoint LM of the long side LS. The upper part UP of the pixel electrode EP is a region from the upper short side SS in the drawing to a predetermined distance along the second direction D2, and is separated from the intermediate part MD. The lower LW of the pixel electrode EP is a region from the lower short side SS in the drawing to a predetermined distance along the second direction D2, and is separated from the intermediate part MD. Here, the predetermined distance corresponds to a distance shorter than the distance from the short side SS to the intermediate part MD.

配向制御手段ALCは、第1セグメントSG1、第2セグメントSG2、第3セグメントSG3、及び、第4セグメントによって構成されている。   The orientation control means ALC is composed of a first segment SG1, a second segment SG2, a third segment SG3, and a fourth segment.

第1セグメントSG1は、隣接する2つの画素電極EPの各々の中間部MDに跨って対向し、第1方向D1に延出している。この第1セグメントSG1は、第1方向D1に沿って不連続に形成されている。ここでは、第1セグメントSG1は、ソース線X2を挟んで隣接する画素PX11の画素電極EPと画素PX12の画素電極EPとに跨って対向している。また、第1セグメントSG1は、ソース線X4を挟んで隣接する画素PX13の画素電極EPと画素PX14の画素電極EPとに跨って対向している。つまり、この第1セグメントSG1は、偶数番のソース線(X2、X4、X6、…)に対して交差するように配置されている一方で、奇数番のソース線(X1、X3、X5、…)とは交差していない。   The first segment SG1 faces the intermediate part MD of each of the two adjacent pixel electrodes EP and extends in the first direction D1. The first segment SG1 is formed discontinuously along the first direction D1. Here, the first segment SG1 faces the pixel electrode EP of the adjacent pixel PX11 and the pixel electrode EP of the pixel PX12 across the source line X2. The first segment SG1 faces the pixel electrode EP of the adjacent pixel PX13 and the pixel electrode EP of the pixel PX14 across the source line X4. That is, the first segment SG1 is arranged so as to intersect even-numbered source lines (X2, X4, X6,...), While odd-numbered source lines (X1, X3, X5,...). Does not cross).

また、この第1セグメントSG1は、隣接する2つの画素電極EPの向かい合う長辺LSの各々の中点LMに跨って配置されている。一方で、この第1セグメントSG1は、上述した通り、第1方向D1に沿って不連続に形成されており、各画素電極EPの全体を横切っているわけではない。つまり、第1セグメントSG1の第1方向D1に沿った延長線上(例えば図5中の破線AXで囲んだ領域)においては、各画素電極EPと図示しない対向電極ETとは、第1セグメントSG1を介することなく対向している。   In addition, the first segment SG1 is disposed across the midpoint LM of each of the long sides LS facing each other between two adjacent pixel electrodes EP. On the other hand, as described above, the first segment SG1 is formed discontinuously along the first direction D1, and does not cross the entire pixel electrode EP. That is, on the extension line along the first direction D1 of the first segment SG1 (for example, the region surrounded by the broken line AX in FIG. 5), each pixel electrode EP and the counter electrode ET (not shown) Opposite without intervening.

なお、各第1セグメントSG1は、補助容量線AY1及びAY2の各々の直上に位置している。これらの補助容量線AY1及びAY2は、各画素電極EPの中間部MDを通り、各画素電極EPの全体を横切り、第1方向D1に沿って延出している。このような補助容量線AY1及びAY2の各々の第2方向D2に沿った幅は、第1セグメントSG1の第2方向D2に沿った幅よりも大きく形成されている。つまり、第1セグメントSG1の全体が補助容量線AY1またはAY2の直上に位置している。   Each first segment SG1 is located immediately above each of the auxiliary capacitance lines AY1 and AY2. These auxiliary capacitance lines AY1 and AY2 pass through the intermediate portion MD of each pixel electrode EP, traverse the entire pixel electrode EP, and extend along the first direction D1. Each of the storage capacitor lines AY1 and AY2 has a width along the second direction D2 larger than the width along the second direction D2 of the first segment SG1. That is, the entire first segment SG1 is located immediately above the auxiliary capacitance line AY1 or AY2.

第2セグメントSG2、第3セグメントSG3、及び、第4セグメントSG4は、隣接する2つの画素電極EPの間に対向し、第2方向D2に沿った同一直線上に延出している。これらの第2セグメントSG2、第3セグメントSG3、及び、第4セグメントSG4は、第2方向D2に沿って不連続に形成されている。ここでは、第2セグメントSG2、第3セグメントSG3、及び、第4セグメントSG4は、偶数番のソース線(X2、X4、X6、…)に対向するように配置されている一方で、奇数番のソース線(X1、X3、X5、…)とは対向していない。   The second segment SG2, the third segment SG3, and the fourth segment SG4 face each other between two adjacent pixel electrodes EP, and extend on the same straight line along the second direction D2. The second segment SG2, the third segment SG3, and the fourth segment SG4 are formed discontinuously along the second direction D2. Here, the second segment SG2, the third segment SG3, and the fourth segment SG4 are arranged so as to face the even-numbered source lines (X2, X4, X6,. It does not face the source lines (X1, X3, X5,...).

第2セグメントSG2は、第1セグメントSG1と直交する。第3セグメントSG3は、この第2セグメントSG2と同一直線上に延出するとともに第2セグメントSG2から離間し、隣接する2つの画素電極EPの各々の上部UPの間に対向する。第4セグメントSG4は、第2セグメントSG2と同一直線上に延出するとともに第2セグメントSG2から離間し、隣接する2つの画素電極EPの各々の下部LWの間に対向する。   The second segment SG2 is orthogonal to the first segment SG1. The third segment SG3 extends on the same straight line as the second segment SG2 and is separated from the second segment SG2, and faces between the upper portions UP of the two adjacent pixel electrodes EP. The fourth segment SG4 extends on the same straight line as the second segment SG2, is spaced from the second segment SG2, and faces between the lower portions LW of the two adjacent pixel electrodes EP.

このような第2乃至第4セグメントSG2至SG4の第1方向D1に沿った幅は、隣接する2つの画素電極EPの間隔よりも大きい。このため、第2セグメントSG2、第3セグメントSG3、及び、第4セグメントSG4の一部は、隣接する2つの画素電極EP(例えば、画素PX11の画素電極EP及び画素PX12の画素電極EP)の周縁部と向かい合っている。   The width of the second to fourth segments SG2 to SG4 along the first direction D1 is larger than the interval between two adjacent pixel electrodes EP. Therefore, a part of the second segment SG2, the third segment SG3, and the fourth segment SG4 is a peripheral edge of two adjacent pixel electrodes EP (for example, the pixel electrode EP of the pixel PX11 and the pixel electrode EP of the pixel PX12). Facing the department.

例えば、第2セグメントSG2は、画素PX11の画素電極EPの中間部MDと画素PX12の画素電極EPの中間部MDとの間に対向し、第1セグメントSG1と直交している。第3セグメントSG3は、画素PX11の画素電極EPの上部UPと画素PX12の画素電極EPの上部UPとの間に対向している。第4セグメントSG4は、画素PX11の画素電極EPの下部LWと画素PX12の画素電極EPの下部LWとの間に対向している。   For example, the second segment SG2 faces the intermediate portion MD of the pixel electrode EP of the pixel PX11 and the intermediate portion MD of the pixel electrode EP of the pixel PX12, and is orthogonal to the first segment SG1. The third segment SG3 is opposed to the upper part UP of the pixel electrode EP of the pixel PX11 and the upper part UP of the pixel electrode EP of the pixel PX12. The fourth segment SG4 faces the lower LW of the pixel electrode EP of the pixel PX11 and the lower LW of the pixel electrode EP of the pixel PX12.

このような第2乃至第4セグメントSG2乃至SG4は、第2方向D2に沿って繰り返し配置されている。つまり、第2乃至第4セグメントSG2乃至SG4は、画素PX11の画素電極EPと画素PX12の画素電極EPとの間に配置されるとともに、画素PX21の画素電極EPと画素PX22の画素電極EPとの間にも配置されている。   Such second to fourth segments SG2 to SG4 are repeatedly arranged along the second direction D2. That is, the second to fourth segments SG2 to SG4 are arranged between the pixel electrode EP of the pixel PX11 and the pixel electrode EP of the pixel PX12, and between the pixel electrode EP of the pixel PX21 and the pixel electrode EP of the pixel PX22. It is also placed in between.

このため、画素PX11及び画素PX12の各々の画素電極EPの下部LWの間に配置された第4セグメントSG4は、図5に示しように、画素PX21及び画素PX22の各々の画素電極EPの上部UPの間に配置された第3セグメントSG3と繋がっているが、これらが離間していても良い。   Therefore, the fourth segment SG4 arranged between the pixel electrodes EP of the pixels PX11 and PX12 has an upper portion UP of the pixel electrodes EP of the pixels PX21 and PX22 as shown in FIG. Are connected to the third segment SG3 arranged between them, but they may be separated from each other.

図6は、上述した構成の画素PX11、画素PX12、画素PX13、及び、画素PX14における液晶分子の配向方向を図示したものである。すなわち、各画素PXにおいては、主として、配向制御手段ALCを配置したことによって形成された傾斜電界、及び、各画素電極EPの長辺LS及び短辺SSの付近と対向電極ETとの間に形成される傾斜電界の相互作用により、基板主面内において、第2乃至第4セグメントSG2乃至SG4を挟んで隣接する2つの画素PXのそれぞれの液晶分子は、図中の矢印で示したように、互いに線対称な方向に配向する。また、第2乃至第4セグメントSG2乃至SG4を挟んだ2つの画素PXにおいて、それぞれの液晶分子は、第1セグメントSG1と第2セグメントSG2とが交差する交点に向かって配向している。なお、図中の矢印は、各画素PXにおいて配向している液晶分子の長軸が向いている基板主面内の平均的な方位角方向(主たる配向方向)に相当し、液晶分子のすべてが矢印方向に配向しているとは限らない。   FIG. 6 illustrates the alignment directions of the liquid crystal molecules in the pixels PX11, PX12, PX13, and PX14 having the above-described configuration. That is, in each pixel PX, the gradient electric field formed by arranging the alignment control means ALC, and the vicinity of the long side LS and the short side SS of each pixel electrode EP and the counter electrode ET are formed. Due to the interaction of the gradient electric field, the liquid crystal molecules of the two pixels PX adjacent to each other across the second to fourth segments SG2 to SG4 in the main surface of the substrate, as indicated by arrows in the figure, They are oriented in directions that are axisymmetric to each other. Further, in the two pixels PX sandwiching the second to fourth segments SG2 to SG4, the respective liquid crystal molecules are oriented toward the intersection where the first segment SG1 and the second segment SG2 intersect. The arrows in the figure correspond to the average azimuth angle direction (main alignment direction) in the main surface of the substrate in which the major axis of the liquid crystal molecules aligned in each pixel PX is oriented. It is not necessarily oriented in the direction of the arrow.

より具体的には、画素PX11及び画素PX13の上側半分においては、液晶分子の主たる配向方向は、第1方向D1に対して315度の方位となる。画素PX11及び画素PX13の下側半分においては、液晶分子の主たる配向方向は、第1方向D1に対して45度の方位となる。画素PX12及び画素PX14の上側半分においては、液晶分子の主たる配向方向は、第1方向D1に対して225度の方位となる。画素PX12及び画素PX14の下側半分においては、液晶分子の主たる配向方向は、第1方向D1に対して135度の方位となる。   More specifically, in the upper half of the pixel PX11 and the pixel PX13, the main alignment direction of the liquid crystal molecules is 315 degrees with respect to the first direction D1. In the lower half of the pixels PX11 and PX13, the main alignment direction of the liquid crystal molecules is an azimuth of 45 degrees with respect to the first direction D1. In the upper half of the pixel PX12 and the pixel PX14, the main alignment direction of the liquid crystal molecules is an orientation of 225 degrees with respect to the first direction D1. In the lower half of the pixels PX12 and PX14, the main alignment direction of the liquid crystal molecules is an orientation of 135 degrees with respect to the first direction D1.

第2乃至第4セグメントSG2乃至SG4を挟んだ2つの画素PXにおける液晶分子の配向方向は、概ね第1方向D1に対して45度−225度の方位及び135度−315度の方位である一方で、適用される第1偏光板PL1及び第2偏光板PL2のそれぞれの吸収軸A1及びA2は、第1方向(0度−180度の方位)D1及び第2方向(90度−270度の方位)D2に略平行に設定されている。このため、直線偏光を利用したことに起因する暗線の発生が抑制できる。   The orientation directions of the liquid crystal molecules in the two pixels PX sandwiching the second to fourth segments SG2 to SG4 are approximately 45 degrees to 225 degrees and 135 degrees to 315 degrees with respect to the first direction D1. The absorption axes A1 and A2 of the first polarizing plate PL1 and the second polarizing plate PL2 to be applied are in the first direction (0 ° -180 ° orientation) D1 and the second direction (90 ° -270 °). (Azimuth) is set substantially parallel to D2. For this reason, generation | occurrence | production of the dark line resulting from utilizing a linearly polarized light can be suppressed.

特に、第2セグメントSG2を挟んだ2つの画素PXの上部UP及び下部LWの付近には、第3セグメントSG3及び第4セグメントSG4がそれぞれ配置されているため、液晶分子の主たる配向方向と直交する方向のドメインの形成が抑制される。   In particular, since the third segment SG3 and the fourth segment SG4 are respectively disposed in the vicinity of the upper UP and the lower LW of the two pixels PX across the second segment SG2, they are orthogonal to the main alignment direction of the liquid crystal molecules. Directional domain formation is suppressed.

第3セグメントSG3及び第4セグメントSG4を配置しなかった場合には、1領域内(例えば、画素の上半分の領域または下半分の領域)に配向方向が互いに直交する2つのドメインが形成される(例えば、主たる配向方向が45度−225度の方位のドメインと、主たる配向方向が135度−315度の方位のドメインとが形成される)。   When the third segment SG3 and the fourth segment SG4 are not arranged, two domains whose orientation directions are orthogonal to each other are formed in one region (for example, the upper half region or the lower half region of the pixel). (For example, a domain having a main orientation direction of 45 degrees to 225 degrees and a domain having a main orientation direction of 135 degrees to 315 degrees is formed).

1領域内の液晶分子の配向方向は連続的に変化しているため、ドメインの境界付近では、液晶分子が0度−180度の方位あるいは90度−270度の方位に配向している。これらの方位は、第1偏光板PL1及び第2偏光板PL2のそれぞれの吸収軸A1及びA2の方位と平行である。このため、ドメインの境界付近を通る光は、偏光板に吸収されてしまい、表示に寄与しない暗線となる。   Since the alignment direction of the liquid crystal molecules in one region is continuously changing, the liquid crystal molecules are aligned in the 0 ° -180 ° azimuth or 90 ° -270 ° azimuth in the vicinity of the domain boundary. These orientations are parallel to the orientations of the absorption axes A1 and A2 of the first polarizing plate PL1 and the second polarizing plate PL2, respectively. For this reason, light passing near the boundary of the domain is absorbed by the polarizing plate and becomes a dark line that does not contribute to display.

一方、本実施形態のように、第2方向D2に沿って第2セグメントSG2に加えて、第3セグメントSG3及び第4セグメントSG4を配置した場合には、1領域内に不所望な複数のドメインの形成が抑制されるため、暗線の発生が抑制され、透過率を向上することが可能となる。   On the other hand, when the third segment SG3 and the fourth segment SG4 are arranged in addition to the second segment SG2 along the second direction D2 as in the present embodiment, a plurality of undesired domains in one region. Therefore, the generation of dark lines is suppressed and the transmittance can be improved.

また、本実施形態においては、第2乃至第4セグメントSG2乃至SG4を挟んだ2つの画素PXにおいて、液晶分子を駆動するための液晶駆動電圧が互いに同極性である。つまり、第2乃至第4セグメントSG2乃至SG4を挟んだ2つの画素PXの各々の画素電極EPに対して対向電極電位を基準として同極性の電圧が印加されている。   In the present embodiment, the liquid crystal driving voltages for driving the liquid crystal molecules have the same polarity in the two pixels PX sandwiching the second to fourth segments SG2 to SG4. That is, a voltage of the same polarity is applied to each pixel electrode EP of the two pixels PX across the second to fourth segments SG2 to SG4 with reference to the counter electrode potential.

このため、第2乃至第4セグメントSG2乃至SG4を挟んだ2つの画素PXの液晶駆動電圧が同一である場合、各画素電極EPには同一レベルの電圧が印加されるため、これらの間に不所望な横電界が形成されず、配向不良の発生を抑制できる。また、第2乃至第4セグメントSG2乃至SG4を挟んだ2つの画素PXの液晶駆動電圧が異なる場合であっても、画素電極電位が同極性であるため、これらの間に形成される電界は極めて微弱であり、液晶分子40に対して、所望の電界が作用するため、良好な表示品位を実現できる。本実施形態においては、第1セグメントSG1は同極性となる2つの画素PXに跨って配置されるとともに、第2乃至第4セグメントSG2乃至SG4は同極性となる2つの画素PXの間に対向している。   For this reason, when the liquid crystal drive voltages of the two pixels PX across the second to fourth segments SG2 to SG4 are the same, the same level of voltage is applied to each pixel electrode EP. A desired lateral electric field is not formed, and the occurrence of alignment failure can be suppressed. Even if the liquid crystal drive voltages of the two pixels PX across the second to fourth segments SG2 to SG4 are different, the pixel electrode potential has the same polarity, so the electric field formed between them is extremely high. Since it is weak and a desired electric field acts on the liquid crystal molecules 40, good display quality can be realized. In the present embodiment, the first segment SG1 is disposed across two pixels PX having the same polarity, and the second to fourth segments SG2 to SG4 are opposed to each other between the two pixels PX having the same polarity. ing.

さらに、本実施形態によれば、画素PX11及び画素PX14は、同一色の画素である。このため、画素PX11の一端側に第2乃至第4セグメントSG2乃至SG4が配置される一方で、画素PX14の他端側に第2乃至第4セグメントSG2乃至SG4が配置される。   Furthermore, according to this embodiment, the pixel PX11 and the pixel PX14 are pixels of the same color. Therefore, the second to fourth segments SG2 to SG4 are arranged on one end side of the pixel PX11, while the second to fourth segments SG2 to SG4 are arranged on the other end side of the pixel PX14.

このような構成によれば、電界が形成された状態では、画素PX11の液晶分子は、画素PX12との間の配向制御手段ALCの影響を受けて平均的に第1方向D1に対して45度方位に配向したドメインと、315度方位に配向したドメインとを形成する。また、画素PX12の液晶分子は、135度方位に配向したドメインと225度方位に配向したドメインとを形成する。つまり、画素PX11と画素PX12とでは、互いに逆向きの方位に配向する。同様にして、画素PX13の液晶分子は、45度方位に配向したドメインと、315度方位に配向したドメインとを形成し、画素PX14は、135度方位に配向したドメインと225度方位に配向したドメインとを形成する。つまり、画素PX11と画素PX14とでは、互いに逆向きに方位に配向する。   According to such a configuration, in the state where the electric field is formed, the liquid crystal molecules of the pixel PX11 are influenced by the alignment control means ALC between the pixel PX12 and average 45 degrees with respect to the first direction D1. A domain oriented in the direction and a domain oriented in the direction of 315 degrees are formed. Further, the liquid crystal molecules of the pixel PX12 form a domain oriented in the 135 degree azimuth and a domain oriented in the 225 degree azimuth. That is, the pixel PX11 and the pixel PX12 are oriented in opposite directions. Similarly, the liquid crystal molecules of the pixel PX13 form a domain oriented in the 45 degree azimuth and a domain oriented in the 315 degree azimuth, and the pixel PX14 is oriented in the 225 degree azimuth and the domain oriented in the 135 degree azimuth. Form a domain. That is, the pixel PX11 and the pixel PX14 are oriented in the opposite directions.

このように、配向制御手段ALCを2画素置きに配置したことにより、同一色の最近接画素におけるそれぞれの液晶分子は、電界が形成された状態で、基板主面内において互いに線対称な方向に配向する。ここで、最近接画素とは、基準画素(例えば画素PX11)と、この基準画素に対して第1方向D1に沿って並んだ基準画素と同一色の最も近い画素(例えば画素PX14)との関係に相当する。これらの画素PX11と画素PX14との関係は、赤色画素、緑色画素、及び、青色画素のいずれにも適用可能である。   Thus, by arranging the alignment control means ALC every two pixels, each liquid crystal molecule in the closest pixel of the same color is in a line-symmetrical direction with respect to each other in the main surface of the substrate in a state where an electric field is formed. Orient. Here, the closest pixel is a relationship between the reference pixel (for example, the pixel PX11) and the closest pixel (for example, the pixel PX14) of the same color as the reference pixel arranged along the first direction D1 with respect to the reference pixel. It corresponds to. The relationship between the pixel PX11 and the pixel PX14 can be applied to any of a red pixel, a green pixel, and a blue pixel.

上述したような第1方向D1に沿って並んだ同一色の最近接画素については、略同一階調を表示するため、実質的には同一色を表示する2つの画素を用いて視野角補償が可能なマルチドメイン構造を実現したことになる。   For the closest pixels of the same color arranged along the first direction D1 as described above, substantially the same gradation is displayed, so that viewing angle compensation is performed using two pixels that display substantially the same color. A possible multi-domain structure has been realized.

なお、図5に示した例では、第1セグメントSG1が偶数番のソース線Xと交差し、且つ、第2乃至第4セグメントSG2乃至SG4が偶数番のソース線Xと対向する場合について説明したが、第1セグメントSG1が奇数番のソース線Xと交差し、且つ、第2乃至第4セグメントSG2乃至SG4が奇数番のソース線Xと対向するように配置されても良い。   In the example shown in FIG. 5, the case where the first segment SG1 intersects with the even-numbered source line X and the second to fourth segments SG2 to SG4 face the even-numbered source line X has been described. However, the first segment SG1 may intersect with the odd-numbered source line X, and the second to fourth segments SG2 to SG4 may face the odd-numbered source line X.

(実施例1)
この実施例1においては、配向制御手段ALCとして対向電極ETに形成した幅10μmのスリットSLを適用する。特に、このスリットSLは、図5に示したようなパターンに形成する。アレイ基板AR及び対向基板CTの上には、垂直性を示す配向膜を70nm厚さで塗布した。アレイ基板ARと対向基板CTとの間のセルギャップは3.8μmとした。セルギャップには、メルク社製ネガ型液晶材料を注入して液晶表示パネルを作製した。
Example 1
In the first embodiment, a slit SL having a width of 10 μm formed in the counter electrode ET is applied as the alignment control means ALC. In particular, the slit SL is formed in a pattern as shown in FIG. On the array substrate AR and the counter substrate CT, a vertical alignment film was applied to a thickness of 70 nm. The cell gap between the array substrate AR and the counter substrate CT was 3.8 μm. A negative liquid crystal material manufactured by Merck was injected into the cell gap to produce a liquid crystal display panel.

このような構成の液晶表示パネルによれば、アクティブエリアにおいて、第1方向D1にある同一色を表示する最近接画素の平均的な方位角方向の液晶分子の配向状態が異なり、かつ、点対称となった。   According to the liquid crystal display panel having such a configuration, in the active area, the alignment state of the liquid crystal molecules in the average azimuth direction of the closest pixel displaying the same color in the first direction D1 is different and point-symmetric. It became.

(比較例1)
配向制御手段ALCとして、第3セグメント及び第4セグメントを省略した以外は、実施例1と同一構成の液晶表示パネルを作製した。
(Comparative Example 1)
A liquid crystal display panel having the same configuration as in Example 1 was prepared except that the third segment and the fourth segment were omitted as the alignment control means ALC.

これらの実施例1及び比較例1について、透過率を測定した。比較例1において、最大電圧を印加した際(つまり白色画面を表示する際)の透過率を100としたとき、実施例1において、同一電圧を印加した際の透過率は、107.5であり、透過率の向上が確認できた。   For these Example 1 and Comparative Example 1, the transmittance was measured. In Comparative Example 1, when the transmittance when applying the maximum voltage (that is, when displaying a white screen) is 100, the transmittance when applying the same voltage in Example 1 is 107.5. It was confirmed that the transmittance was improved.

≪第2実施形態≫
この第2実施形態は、第1実施形態と同様に、直線偏光を利用したノーマリーブラックの垂直配向モードに適用される構成である。なお、第1実施形態と同一の構成については同一の参照符号を付して詳細な説明を省略する。
<< Second Embodiment >>
Similar to the first embodiment, the second embodiment is configured to be applied to a normally black vertical alignment mode using linearly polarized light. In addition, about the structure same as 1st Embodiment, the same referential mark is attached | subjected and detailed description is abbreviate | omitted.

図7は、アクティブエリアDSPの一部の画素構成を図示している。なお、各画素PXの構成として、図5に示した例と同様に画素電極EPのみを図示している。ゲート線Y1乃至Y4、及び、補助容量線AY1乃至AY5は、それぞれ第1方向D1に沿って延出している。ソース線X1乃至X7は、それぞれ第2方向D2に沿って延出している。   FIG. 7 illustrates a partial pixel configuration of the active area DSP. As the configuration of each pixel PX, only the pixel electrode EP is illustrated as in the example shown in FIG. The gate lines Y1 to Y4 and the auxiliary capacitance lines AY1 to AY5 each extend along the first direction D1. The source lines X1 to X7 each extend along the second direction D2.

このようなアクティブエリアDSPにおいては、画素PX11、画素PX12、画素PX13、画素PX14、画素PX15、及び、画素PX16が第1方向D1に沿ってこの順に並んで配置されている。また、画素PX11の第2方向D2には、画素PX21、画素PX31、及び、画素PX41がこの順に並んで配置されている。つまり、ここに示したアクティブエリアDSPにおいては、6×4のマトリクス状に配置された画素PXが図示されている。   In such an active area DSP, the pixel PX11, the pixel PX12, the pixel PX13, the pixel PX14, the pixel PX15, and the pixel PX16 are arranged in this order along the first direction D1. In the second direction D2 of the pixel PX11, the pixel PX21, the pixel PX31, and the pixel PX41 are arranged in this order. That is, in the active area DSP shown here, the pixels PX arranged in a 6 × 4 matrix are illustrated.

また、ここではカラー表示タイプの液晶表示装置を図示しており、たとえば、画素PX11及び画素PX14は赤色画素(R)に対応し、また、これらの画素の第2方向D2に並んだ全ての画素も赤色画素に対応している。画素PX12及び画素PX15は緑色画素(G)に対応し、また、これらの画素の第2方向D2に並んだ全ての画素も緑色画素に対応している。画素PX13及び画素PX16は青色画素(B)に対応し、また、これらの画素の第2方向D2に並んだ全ての画素も青色画素に対応している。   Further, here, a color display type liquid crystal display device is illustrated. For example, the pixel PX11 and the pixel PX14 correspond to the red pixel (R), and all the pixels arranged in the second direction D2 of these pixels. Corresponds to red pixels. The pixel PX12 and the pixel PX15 correspond to the green pixel (G), and all the pixels arranged in the second direction D2 of these pixels also correspond to the green pixel. The pixels PX13 and PX16 correspond to the blue pixel (B), and all the pixels arranged in the second direction D2 of these pixels also correspond to the blue pixel.

各画素PXには、画素電極EPが配置されている。各画素電極EPは、第2方向に延びた略長方形状に形成されている。ここでは、画素電極EPの一端側とは図中の左側に対応し、画素電極EPの他端側とは図中の右側に対応するものとする。   A pixel electrode EP is disposed in each pixel PX. Each pixel electrode EP is formed in a substantially rectangular shape extending in the second direction. Here, one end side of the pixel electrode EP corresponds to the left side in the figure, and the other end side of the pixel electrode EP corresponds to the right side in the figure.

この第2実施形態に適用される配向制御手段ALCは、画素PX11に配置された画素電極(第1画素電極)EPの一端側には形成されていない。この配向制御手段ALCは、画素PX11に配置された画素電極EPの他端側と、この画素PX11に隣接する画素PX12に配置された画素電極(第2画素電極)EPの一端側との間に跨って対向し、第2方向D2に延出している。つまり、この配向制御手段ALCは、画素PX11と画素PX12との間に配置されたソース線X2に対向している。なお、画素PX12の画素電極EPにおける他端側には配向制御手段は形成されていない。   The alignment control means ALC applied to the second embodiment is not formed on one end side of the pixel electrode (first pixel electrode) EP arranged in the pixel PX11. This alignment control means ALC is provided between the other end side of the pixel electrode EP arranged in the pixel PX11 and one end side of the pixel electrode (second pixel electrode) EP arranged in the pixel PX12 adjacent to the pixel PX11. It straddles and extends in the second direction D2. That is, the alignment control means ALC faces the source line X2 disposed between the pixel PX11 and the pixel PX12. Note that no orientation control means is formed on the other end side of the pixel electrode EP of the pixel PX12.

また、この配向制御手段ALCは、第2方向D2に沿って不連続的に形成されている。つまり、この配向制御手段ALCは、画素PX11の第2方向D2に並んだ画素PX21に配置された画素電極(第3画素電極)EPの他端側には形成されていない。この配向制御手段ALCは、画素PX21の画素電極EPの一端側に対向するとともに第2方向D2に延出している。つまり、この配向制御手段ALCは、ソース線X1に対向している。   The orientation control means ALC is formed discontinuously along the second direction D2. That is, this alignment control means ALC is not formed on the other end side of the pixel electrode (third pixel electrode) EP arranged in the pixel PX21 arranged in the second direction D2 of the pixel PX11. This alignment control means ALC faces one end of the pixel electrode EP of the pixel PX21 and extends in the second direction D2. That is, the orientation control means ALC faces the source line X1.

同様にして、配向制御手段ALCは、画素PX31の画素電極EPの一端側には形成されることなく当該画素電極EPの他端側に対向し、また、画素PX41の画素電極EPの他端側には形成されることなく当該画素電極EPの一端側に対向している。   Similarly, the alignment control means ALC is not formed on one end side of the pixel electrode EP of the pixel PX31 but is opposed to the other end side of the pixel electrode EP, and the other end side of the pixel electrode EP of the pixel PX41. Is opposed to one end side of the pixel electrode EP without being formed.

このように、配向制御手段ALCは、奇数行(1行、3行)目、つまり、画素PX11を含む第1方向D1に並んだ画素からなる行、及び、画素PX31を含む第1方向D1に並んだ画素からなる行については、偶数番のソース線(X2、X4、X6)に対向するように配置されている。また、配向制御手段ALCは、偶数行(2行、4行)目、つまり、画素PX21を含む第1方向D1に並んだ画素からなる行、及び、画素PX41を含む第1方向D1に並んだ画素からなる行については、奇数番のソース線(X1、X3、X5、X7)に対向するように配置されている。つまり、配向制御手段ALCは、隣接する2本のソース線Xに対して2列に千鳥配列されている。   As described above, the alignment control means ALC is arranged in the odd-numbered rows (first row, third row), that is, in the first direction D1 including the pixels PX31 and the row composed of the pixels arranged in the first direction D1 including the pixel PX11. The rows composed of the aligned pixels are arranged so as to face even-numbered source lines (X2, X4, X6). The alignment control means ALC is arranged in even-numbered rows (second row, fourth row), that is, rows composed of pixels arranged in the first direction D1 including the pixel PX21 and arranged in the first direction D1 including the pixel PX41. The rows of pixels are arranged so as to face the odd-numbered source lines (X1, X3, X5, X7). That is, the alignment control means ALC are staggered in two columns with respect to two adjacent source lines X.

このような配向制御手段ALCの第1方向D1に沿った幅は、隣接する2つの画素電極EPの間隔よりも大きい。このため、配向制御手段ALCの一部は、隣接する2つの画素電極EP(例えば、画素PX11の画素電極EP及び画素PX12の画素電極EP)の周縁部と向かい合っている。   The width of the alignment control unit ALC along the first direction D1 is larger than the interval between two adjacent pixel electrodes EP. For this reason, a part of the alignment control means ALC faces the peripheral edge of two adjacent pixel electrodes EP (for example, the pixel electrode EP of the pixel PX11 and the pixel electrode EP of the pixel PX12).

このような第2実施形態によれば、電界が形成された状態では、配向制御手段ALCを挟んで隣接する2つの画素の液晶分子は、それぞれ配向制御手段ALCに向かって配向するため、各画素の液晶分子の配向方向は、互いに逆向きとなる。たとえば、画素PX11の液晶分子は、図中の矢印H1で示したように、配向制御手段ALCに向かって図中の右側を向くように配向し、画素PX11と配向制御手段ALCを挟んで隣接する画素PX12の液晶分子は、図中の矢印H2で示したように、配向制御手段ALCに向かって図中の左側を向くように配向する。   According to the second embodiment, in a state where an electric field is formed, the liquid crystal molecules of two pixels adjacent to each other with the alignment control unit ALC interposed therebetween are aligned toward the alignment control unit ALC. The alignment directions of the liquid crystal molecules are opposite to each other. For example, the liquid crystal molecules of the pixel PX11 are aligned so as to face the right side of the drawing toward the alignment control unit ALC as indicated by the arrow H1 in the drawing, and are adjacent to each other with the pixel PX11 and the alignment control unit ALC interposed therebetween. The liquid crystal molecules of the pixel PX12 are aligned so as to face the left side in the drawing toward the alignment control means ALC as indicated by an arrow H2 in the drawing.

同様にして、画素PX13の液晶分子は矢印H1の方向に配向し、画素PX14の液晶分子は矢印H2の方向に配向し、画素PX15の液晶分子は矢印H1の方向に配向し、画素PX16の液晶分子は矢印H2の方向に配向する。また、画素PX21の液晶分子は矢印H2の方向に配向し、画素PX31の液晶分子は矢印H1の方向に配向し、画素PX41の液晶分子は矢印H2の方向に配向する。   Similarly, the liquid crystal molecules of the pixel PX13 are aligned in the direction of the arrow H1, the liquid crystal molecules of the pixel PX14 are aligned in the direction of the arrow H2, the liquid crystal molecules of the pixel PX15 are aligned in the direction of the arrow H1, and the liquid crystal molecules of the pixel PX16. The molecules are oriented in the direction of arrow H2. Further, the liquid crystal molecules of the pixel PX21 are aligned in the direction of the arrow H2, the liquid crystal molecules of the pixel PX31 are aligned in the direction of the arrow H1, and the liquid crystal molecules of the pixel PX41 are aligned in the direction of the arrow H2.

一方で、第1方向D1に並んだ同一色の最近接画素については、赤色画素である画素PX11の液晶分子が矢印H1の方向に配向するのに対して、画素PX14の液晶分子は矢印H2の方向に配向する。同様に、緑色画素である画素PX12の液晶分子が矢印H2の方向に配向するのに対して、画素PX15の液晶分子は矢印H1の方向に配向する。また、青色画素である画素PX13の液晶分子が矢印H1の方向に配向するのに対して、画素PX16の液晶分子は矢印H2の方向に配向する。   On the other hand, for the closest pixel of the same color arranged in the first direction D1, the liquid crystal molecules of the pixel PX11 which is a red pixel are aligned in the direction of the arrow H1, whereas the liquid crystal molecules of the pixel PX14 are aligned with the arrow H2. Oriented in the direction. Similarly, the liquid crystal molecules of the pixel PX12 which is a green pixel are aligned in the direction of the arrow H2, while the liquid crystal molecules of the pixel PX15 are aligned in the direction of the arrow H1. Further, the liquid crystal molecules of the pixel PX13 which is a blue pixel are aligned in the direction of the arrow H1, whereas the liquid crystal molecules of the pixel PX16 are aligned in the direction of the arrow H2.

また、第2方向D2に並んだ同一色の最近接画素についても同様である。例えば、赤色画素である画素PX11の液晶分子が矢印H1の方向に配向するのに対して、画素PX21の液晶分子は矢印H2の方向に配向する。   The same applies to the closest pixels of the same color arranged in the second direction D2. For example, the liquid crystal molecules of the pixel PX11 that is a red pixel are aligned in the direction of the arrow H1, whereas the liquid crystal molecules of the pixel PX21 are aligned in the direction of the arrow H2.

上述したように、第1方向D1または第2方向D2に並んだ同一色の最近接画素については、略同一階調を表示するため、実質的にマルチドメイン構造を2画素に分配したことになり、広い視野角特性を確保することが可能となる。   As described above, the closest pixel of the same color arranged in the first direction D1 or the second direction D2 displays substantially the same gradation, so that the multi-domain structure is substantially distributed to the two pixels. It is possible to ensure a wide viewing angle characteristic.

更に、この第2実施形態によれば、上述したように第1方向D1に並んだ同一色の最近接画素についてマルチドメインを構成することもできれば、第2方向D2に並んだ同一色の最近接画素についてマルチドメインを構成することも可能となる。すなわち、この第2実施形態によれば、配向分割が第1方向D1の2画素あるいは第2方向D2の2画素で実現出来るため、配向分割に利用できる画素が増える。このため、配向分割の仕方の自由度が増し多様な配向分割の構成が可能となる。   Furthermore, according to the second embodiment, as described above, a multi-domain can be configured for the closest pixels of the same color arranged in the first direction D1, or the closest colors of the same color arranged in the second direction D2. It is also possible to configure a multi-domain for a pixel. That is, according to the second embodiment, since the alignment division can be realized by two pixels in the first direction D1 or two pixels in the second direction D2, more pixels can be used for the alignment division. For this reason, the degree of freedom of the alignment division method is increased, and various alignment division configurations are possible.

例えば、第2方向D2に並んだ画素PXからなる列において、1列おきにOFFした状態の画像を表示する場合を考える。この場合、画素PX11、画素PX13、及び、画素PX15がONしている一方で、画素PX12、画素PX14、及び、画素PX16がOFFしている。このため、第1方向D1に並んだ同一色の最近接画素について、マルチドメインを構成することができない。例えば、赤色画素である画素PX11がONしている一方で、画素PX11の第1方向D1に並んだ最近接画素PX14がOFFしているため、視野角補償がなされない。   For example, consider a case where an image in an OFF state is displayed every other column in a column composed of pixels PX arranged in the second direction D2. In this case, the pixel PX11, the pixel PX13, and the pixel PX15 are turned on, while the pixel PX12, the pixel PX14, and the pixel PX16 are turned off. For this reason, a multi-domain cannot be configured for the closest pixels of the same color arranged in the first direction D1. For example, since the pixel PX11 which is a red pixel is ON, the closest pixel PX14 arranged in the first direction D1 of the pixel PX11 is OFF, so that the viewing angle compensation is not performed.

この第2実施形態によれば、このような場合であっても、第2方向D2に並んだ同一色の最近接画素について、マルチドメインを構成することができる。例えば、赤色画素である画素PX11がONしている場合、画素PX11の第2方向D2に並んだ最近接画素PX21がONしているため、これらの2画素によって視野角補償が実現できる。   According to the second embodiment, even in such a case, a multi-domain can be configured for the closest pixels of the same color arranged in the second direction D2. For example, when the pixel PX11 which is a red pixel is turned on, the closest pixel PX21 arranged in the second direction D2 of the pixel PX11 is turned on, so that viewing angle compensation can be realized by these two pixels.

また、この第2実施形態によれば、配向制御手段ALCを挟んだ2つの画素PXにおける液晶分子の配向方向は、第1方向D1に略平行な0度−180度の方位である一方で、適用される第1偏光板PL1及び第2偏光板PL2のそれぞれの吸収軸A1及びA2は、第1方向に対して45度−225度の方位及び135度−315度の方位に設定されている。このため、直線偏光を利用したことに起因する暗線の発生が抑制できる。   In addition, according to the second embodiment, the orientation direction of the liquid crystal molecules in the two pixels PX sandwiching the orientation control means ALC is an orientation of 0 degree to 180 degrees substantially parallel to the first direction D1, The respective absorption axes A1 and A2 of the applied first polarizing plate PL1 and second polarizing plate PL2 are set to an orientation of 45 degrees to 225 degrees and an orientation of 135 degrees to 315 degrees with respect to the first direction. . For this reason, generation | occurrence | production of the dark line resulting from utilizing a linearly polarized light can be suppressed.

さらに、この第2実施形態によれば、補助容量線AYの一部は、各画素PXに配置された画素電極EPの短辺付近に重なっている。このため、画素電極EPの短辺付近でドメインの境界が発生しても、補助容量線AYによって遮光されるため、暗線として視認されることはなく、実質的な透過率の低減を抑制することができる。   Furthermore, according to the second embodiment, a part of the auxiliary capacitance line AY overlaps with the vicinity of the short side of the pixel electrode EP arranged in each pixel PX. For this reason, even if a domain boundary occurs in the vicinity of the short side of the pixel electrode EP, it is shielded by the storage capacitor line AY, so that it is not visually recognized as a dark line and suppresses a substantial reduction in transmittance. Can do.

なお、図7に示した例では、配向制御手段ALCは、奇数行目については偶数番のソース線に対向するように配置され、また、偶数行目については奇数番のソース線に対向するように配置されているが場合について説明したが、この配向制御手段ALCは、奇数行目については奇数番のソース線に対向するように配置され、また、偶数行目については偶数番のソース線に対向するように配置されても良い。   In the example shown in FIG. 7, the alignment control means ALC is arranged so as to face the even-numbered source lines for the odd-numbered rows, and so as to face the odd-numbered source lines for the even-numbered rows. However, the alignment control means ALC is arranged to oppose the odd-numbered source lines for the odd-numbered rows, and to the even-numbered source lines for the even-numbered rows. You may arrange | position so that it may oppose.

また、この第2実施形態において、配向制御手段ALCは、不規則に配置されても良い。しかしながら、この場合においても、第2方向D2に並んだ最近接画素間で視野角補償を実現するために、第2方向D2に並んだ画素PXからなる列の画素電極EPについて、配向制御手段ALCが一端側に対向する画素電極EPの数と、配向制御手段ALCが他端側に対向する画素電極EPの数とが同数であることが望ましい。つまり、1列を構成する画素は、液晶分子が矢印H1の方向に配向する画素PXの数と、液晶分子が矢印H2の方向に配向する画素PXの数とが同数となるように構成されることが望ましい。   In the second embodiment, the orientation control means ALC may be arranged irregularly. However, even in this case, in order to realize the viewing angle compensation between the closest pixels arranged in the second direction D2, the alignment control means ALC is applied to the pixel electrodes EP of the column composed of the pixels PX arranged in the second direction D2. It is desirable that the number of pixel electrodes EP facing the one end side is the same as the number of pixel electrodes EP facing the other end side of the alignment control means ALC. That is, the pixels constituting one column are configured such that the number of pixels PX whose liquid crystal molecules are aligned in the direction of the arrow H1 is equal to the number of pixels PX whose liquid crystal molecules are aligned in the direction of the arrow H2. It is desirable.

例えば、図8に示した例では、配向制御手段ALCは、画素PX11及び画素PX41に配置された画素電極(第1画素電極)EPの一端側には形成されず、これらの画素PX11及び画素PX41に配置された画素電極EPの他端側に対向するとともに第2方向D2に延出している。また、この配向制御手段ALCは、画素PX11の第2方向D2に並んだ画素PX21及び画素PX31に配置された画素電極(第3画素電極)EPの他端側には形成されず、これらの画素PX21及び画素PX31の画素電極EPの一端側に対向するとともに第2方向D2に延出している。   For example, in the example shown in FIG. 8, the alignment control means ALC is not formed on one end side of the pixel electrode (first pixel electrode) EP disposed in the pixel PX11 and the pixel PX41, but the pixel PX11 and the pixel PX41. Is opposed to the other end side of the pixel electrode EP arranged at the same time and extends in the second direction D2. Further, the alignment control means ALC is not formed on the other end side of the pixel electrode (third pixel electrode) EP arranged in the pixel PX21 and the pixel PX31 arranged in the second direction D2 of the pixel PX11. The pixel electrodes EP of the pixels PX21 and PX31 are opposed to one end side and extend in the second direction D2.

つまり、この配向制御手段ALCは、画素PX11を含む第1方向D1に並んだ画素からなる行、及び、画素PX41を含む第1方向D1に並んだ画素からなる行については、偶数番のソース線(X2、X4、X6)に対向するように配置されている。また、この配向制御手段ALCは、画素PX21を含む第1方向D1に並んだ画素からなる行、及び、画素PX31を含む第1方向D1に並んだ画素からなる行については、奇数番のソース線(X1、X3、X5、X7)に対向するように配置されている。   That is, the alignment control means ALC uses even-numbered source lines for the rows composed of pixels arranged in the first direction D1 including the pixel PX11 and the rows composed of pixels arranged in the first direction D1 including the pixel PX41. It arrange | positions so as to oppose (X2, X4, X6). The alignment control means ALC also applies odd-numbered source lines for the rows composed of pixels arranged in the first direction D1 including the pixel PX21 and the rows composed of pixels arranged in the first direction D1 including the pixel PX31. It arrange | positions so that it may oppose (X1, X3, X5, X7).

このような構成においても、図7に示した例と同様の効果が得られる。   Even in such a configuration, the same effect as the example shown in FIG. 7 can be obtained.

(実施例2)
この実施例2においては、配向制御手段ALCとして対向電極ETに形成した幅10μmのスリットSLを適用する。特に、このスリットSLは、図7に示したようなパターンに形成する。その他は、実施例1と同一構成の液晶表示パネルを作製した。
(Example 2)
In Example 2, a slit SL having a width of 10 μm formed in the counter electrode ET is applied as the alignment control means ALC. In particular, the slit SL is formed in a pattern as shown in FIG. Otherwise, a liquid crystal display panel having the same configuration as in Example 1 was produced.

(比較例2)
この比較例2においては、配向制御手段ALCとして対向電極ETに形成した幅10μmのスリットSLを適用する。特に、このスリットSLは、偶数番のソース線に対向するように第2方向D2に連続的に延出した以外は、実施例2と同一構成の液晶表示パネルを作製した。
(Comparative Example 2)
In Comparative Example 2, a slit SL having a width of 10 μm formed in the counter electrode ET is applied as the alignment control means ALC. In particular, a liquid crystal display panel having the same configuration as that of Example 2 was manufactured except that the slit SL continuously extended in the second direction D2 so as to face even-numbered source lines.

これらの実施例2及び比較例2について、種々の画像を表示させて視野角補償効果を確認した。比較例2においては、画像によっては視野角補償が十分に行われず、特に、斜め方向から観察したときに違和感が生じた。これに対して、実施例2においては、表示する画像に関わらず視野角補償が十分になされ、斜め方向から観察したときでも違和感を改善することができた。なお、実施例2の変形例として、配向制御手段ALCであるスリットSLを図8に示したようなパターンに形成した場合であっても、同様に、視野角補償が十分になされることが確認できた。   For these Example 2 and Comparative Example 2, various images were displayed to confirm the viewing angle compensation effect. In Comparative Example 2, the viewing angle was not sufficiently compensated depending on the image, and a sense of incongruity occurred particularly when observed from an oblique direction. On the other hand, in Example 2, the viewing angle was sufficiently compensated regardless of the displayed image, and the sense of incongruity could be improved even when observed from an oblique direction. As a modification of the second embodiment, it is confirmed that the viewing angle compensation is sufficiently performed even when the slit SL as the orientation control means ALC is formed in a pattern as shown in FIG. did it.

≪第3実施形態≫
この第3実施形態は、直線偏光、あるいは、円偏光を利用したノーマリーブラックの垂直配向モードに適用される構成である。なお、第1実施形態と同一の構成については同一の参照符号を付して詳細な説明を省略する。
«Third embodiment»
The third embodiment has a configuration applied to a normally black vertical alignment mode using linearly polarized light or circularly polarized light. In addition, about the structure same as 1st Embodiment, the same referential mark is attached | subjected and detailed description is abbreviate | omitted.

図9は、アクティブエリアDSPの一部の画素構成を図示している。なお、各画素PXの構成として、図5に示した例と同様に画素電極EPのみを図示している。ゲート線Y1乃至Y5、及び、補助容量線AY1乃至AY4は、それぞれ第1方向D1に沿って延出している。ソース線X1乃至X7は、それぞれ第2方向D2に沿って延出している。   FIG. 9 illustrates a partial pixel configuration of the active area DSP. As the configuration of each pixel PX, only the pixel electrode EP is illustrated as in the example shown in FIG. The gate lines Y1 to Y5 and the auxiliary capacitance lines AY1 to AY4 each extend along the first direction D1. The source lines X1 to X7 each extend along the second direction D2.

このようなアクティブエリアDSPにおいては、画素PX11、画素PX12、画素PX13、画素PX14、画素PX15、及び、画素PX16が第1方向D1に沿ってこの順に並んで配置されている。また、画素PX11の第2方向D2には、画素PX21、画素PX31、及び、画素PX41がこの順に並んで配置されている。つまり、ここに示したアクティブエリアDSPにおいては、6×4のマトリクス状に配置された画素PXが図示されている。   In such an active area DSP, the pixel PX11, the pixel PX12, the pixel PX13, the pixel PX14, the pixel PX15, and the pixel PX16 are arranged in this order along the first direction D1. In the second direction D2 of the pixel PX11, the pixel PX21, the pixel PX31, and the pixel PX41 are arranged in this order. That is, in the active area DSP shown here, the pixels PX arranged in a 6 × 4 matrix are illustrated.

また、ここではカラー表示タイプの液晶表示装置を図示しており、たとえば、画素PX11及び画素PX14は赤色画素(R)に対応し、また、これらの画素の第2方向D2に並んだ全ての画素も赤色画素に対応している。画素PX12及び画素PX15は緑色画素(G)に対応し、また、これらの画素の第2方向D2に並んだ全ての画素も緑色画素に対応している。画素PX13及び画素PX16は青色画素(B)に対応し、また、これらの画素の第2方向D2に並んだ全ての画素も青色画素に対応している。   Further, here, a color display type liquid crystal display device is illustrated. For example, the pixel PX11 and the pixel PX14 correspond to the red pixel (R), and all the pixels arranged in the second direction D2 of these pixels. Corresponds to red pixels. The pixel PX12 and the pixel PX15 correspond to the green pixel (G), and all the pixels arranged in the second direction D2 of these pixels also correspond to the green pixel. The pixels PX13 and PX16 correspond to the blue pixel (B), and all the pixels arranged in the second direction D2 of these pixels also correspond to the blue pixel.

各画素PXには、画素電極EPが配置されている。各画素電極EPは、略長方形状に形成されており、第1方向D1に略平行な一対の短辺SSを有するとともに第2方向D2に略平行な一対の長辺LSを有している。画素電極EPは、長辺LSの中点LMを通る境界(図中の破線)BDを挟んで2つのドメインを形成する。すなわち、画素電極EPの上部UPは、図中の上側の短辺SSから境界BDまでの領域である。画素電極EPの下部LWは、図中の下側の短辺SSから境界BDまでの領域である。なお、ここでは、画素電極EPの一端側とは図中の左側に対応し、画素電極EPの他端側とは図中の右側に対応するものとする。   A pixel electrode EP is disposed in each pixel PX. Each pixel electrode EP is formed in a substantially rectangular shape, and has a pair of short sides SS substantially parallel to the first direction D1 and a pair of long sides LS substantially parallel to the second direction D2. The pixel electrode EP forms two domains with a boundary (broken line in the figure) BD passing through the midpoint LM of the long side LS interposed therebetween. That is, the upper portion UP of the pixel electrode EP is a region from the upper short side SS to the boundary BD in the drawing. A lower LW of the pixel electrode EP is a region from the lower short side SS to the boundary BD in the drawing. Here, one end side of the pixel electrode EP corresponds to the left side in the figure, and the other end side of the pixel electrode EP corresponds to the right side in the figure.

この第3実施形態に適用される配向制御手段ALCは、画素PX11の画素電極(第1画素電極)EPの上部UPにおいて一端側には形成されていない。この配向制御手段ALCは、画素PX11の画素電極EPの上部UPにおける他端側と、この画素PX11に隣接する画素PX12の画素電極(第2画素電極)EPの上部UPにおける一端側との間に跨って対向し、第2方向D2に延出している。つまり、この配向制御手段ALCは、画素PX11の上側半分と画素PX12の上側半分との間に配置されたソース線X2に対向している。なお、画素PX12の画素電極EPの上部UPにおける他端側には配向制御手段は形成されていない。   The alignment control means ALC applied to the third embodiment is not formed on one end side in the upper part UP of the pixel electrode (first pixel electrode) EP of the pixel PX11. This alignment control means ALC is provided between the other end side of the upper part UP of the pixel electrode EP of the pixel PX11 and one end side of the upper part UP of the pixel electrode (second pixel electrode) EP of the pixel PX12 adjacent to the pixel PX11. It straddles and extends in the second direction D2. That is, the orientation control means ALC faces the source line X2 disposed between the upper half of the pixel PX11 and the upper half of the pixel PX12. Note that no orientation control means is formed on the other end side of the upper portion UP of the pixel electrode EP of the pixel PX12.

また、この配向制御手段ALCは、第2方向D2に沿って不連続的に形成されている。つまり、この配向制御手段ALCは、画素PX11の画素電極EPの下部LWにおける他端側と、画素PX12の画素電極EPの下部LWにおける一端側との間には延出していない。つまり、この配向制御手段ALCは、画素PX11の下側半分と画素PX12の下側半分との間に配置されたソース線X2には対向していない。   The orientation control means ALC is formed discontinuously along the second direction D2. That is, the orientation control means ALC does not extend between the other end side in the lower LW of the pixel electrode EP of the pixel PX11 and one end side in the lower LW of the pixel electrode EP of the pixel PX12. That is, the orientation control means ALC does not face the source line X2 disposed between the lower half of the pixel PX11 and the lower half of the pixel PX12.

一方、配向制御手段ALCは、画素PX11の画素電極EPの下部LWにおける一端側に対向し、第2方向D2に延出している。この配向制御手段ALCは、さらに第2方向D2に延出し、画素PX11の第2方向D2に並んだ画素PX21に配置された画素電極EPの上部UPにおける一端側に対向している。つまり、この配向制御手段ALCは、画素PX11の下側半分及び画素PX21の上側半分ではソース線X1に対向している。なお、画素PX21の画素電極EPの上部UPにおける他端側には配向制御手段は形成されていない。   On the other hand, the orientation control means ALC faces one end side of the lower LW of the pixel electrode EP of the pixel PX11 and extends in the second direction D2. This orientation control means ALC further extends in the second direction D2 and faces one end side of the upper part UP of the pixel electrode EP arranged in the pixel PX21 arranged in the second direction D2 of the pixel PX11. That is, the orientation control means ALC faces the source line X1 in the lower half of the pixel PX11 and the upper half of the pixel PX21. Note that no orientation control means is formed on the other end side of the upper portion UP of the pixel electrode EP of the pixel PX21.

また、配向制御手段ALCは、画素PX12の画素電極EPの下部LWにおける他端側に対向し、第2方向D2に延出している。この配向制御手段ALCは、さらに第2方向D2に延出し、画素PX12の第2方向D2に並んだ画素PX22に配置された画素電極EPの下部LWにおける他端側に対向している。つまり、この配向制御手段ALCは、画素PX12の下側半分及び画素PX22の上側半分ではソース線X3に対向している。なお、画素PX22の画素電極EPの上部UPにおける一端側には配向制御手段は形成されていない。   Further, the alignment control means ALC faces the other end side of the lower LW of the pixel electrode EP of the pixel PX12 and extends in the second direction D2. This alignment control means ALC further extends in the second direction D2 and faces the other end side of the lower LW of the pixel electrode EP arranged in the pixel PX22 aligned in the second direction D2 of the pixel PX12. That is, the alignment control means ALC faces the source line X3 in the lower half of the pixel PX12 and the upper half of the pixel PX22. Note that no orientation control means is formed on one end side of the upper portion UP of the pixel electrode EP of the pixel PX22.

同様にして、配向制御手段ALCは、画素PX21の画素電極EPの下部LWにおいて一端側には形成されていないが当該画素電極EPの下部LWにおける他端側と、画素PX22の画素電極EPの下部LWにおける一端側との間に跨って対向し、第2方向D2に延出している。つまり、この配向制御手段ALCは、画素PX21の下側半分と画素PX22の下側半分との間に配置されたソース線X2に対向している。なお、画素PX22の画素電極EPの下部LWにおける他端側には配向制御手段は形成されていない。   Similarly, the alignment control means ALC is not formed on one end side in the lower LW of the pixel electrode EP of the pixel PX21, but the other end side in the lower LW of the pixel electrode EP and the lower side of the pixel electrode EP of the pixel PX22. It faces across one end side of the LW and extends in the second direction D2. That is, the alignment control means ALC faces the source line X2 disposed between the lower half of the pixel PX21 and the lower half of the pixel PX22. Note that no orientation control means is formed on the other end side of the lower LW of the pixel electrode EP of the pixel PX22.

このような配向制御手段ALCの第1方向D1に沿った幅は、隣接する2つの画素電極EPの間隔よりも大きい。このため、配向制御手段ALCの一部は、隣接する2つの画素電極EP(例えば、画素PX11の画素電極EP及び画素PX12の画素電極EP)の周縁部と向かい合っている。   The width of the alignment control unit ALC along the first direction D1 is larger than the interval between two adjacent pixel electrodes EP. For this reason, a part of the alignment control means ALC faces the peripheral edge of two adjacent pixel electrodes EP (for example, the pixel electrode EP of the pixel PX11 and the pixel electrode EP of the pixel PX12).

このような第3実施形態によれば、電界が形成された状態では、配向制御手段ALCを挟んで隣接する2つの画素の液晶分子は、それぞれ配向制御手段ALCに向かって配向するため、各画素の液晶分子の配向方向は、互いに逆向きとなる。たとえば、画素PX11の上側半分の液晶分子は、図中の矢印H1で示したように、配向制御手段ALCに向かって図中の右側を向くように配向し、画素PX11と当該配向制御手段ALCを挟んで隣接する画素PX12の上側半分の液晶分子は、図中の矢印H2で示したように、配向制御手段ALCに向かって図中の左側を向くように配向する。また、画素PX11の下側半分の液晶分子は矢印H2の方向に配向し、画素PX21の下側半分の液晶分子は矢印H1の方向に配向する。   According to the third embodiment, in the state where an electric field is formed, the liquid crystal molecules of two pixels adjacent to each other with the alignment control unit ALC interposed therebetween are aligned toward the alignment control unit ALC. The alignment directions of the liquid crystal molecules are opposite to each other. For example, the liquid crystal molecules in the upper half of the pixel PX11 are aligned so as to face the right side in the drawing toward the alignment control means ALC as indicated by the arrow H1 in the drawing, and the pixel PX11 and the alignment control means ALC are aligned. The liquid crystal molecules in the upper half of the pixel PX12 that are adjacent to each other are aligned so as to face the left side in the drawing toward the alignment control means ALC, as indicated by the arrow H2 in the drawing. Further, the liquid crystal molecules in the lower half of the pixel PX11 are aligned in the direction of the arrow H2, and the liquid crystal molecules in the lower half of the pixel PX21 are aligned in the direction of the arrow H1.

一方、画素PX21の上側半分の液晶分子は矢印H2の方向に配向し、画素PX22の上側半分の液晶分子は矢印H1の方向に配向する。また、画素PX21の下側半分の液晶分子は矢印H1の方向に配向し、画素PX22の下側半分の液晶分子は矢印H2の方向に配向する。   On the other hand, the upper half liquid crystal molecules of the pixel PX21 are aligned in the direction of the arrow H2, and the upper half liquid crystal molecules of the pixel PX22 are aligned in the direction of the arrow H1. Further, the liquid crystal molecules in the lower half of the pixel PX21 are aligned in the direction of the arrow H1, and the liquid crystal molecules in the lower half of the pixel PX22 are aligned in the direction of the arrow H2.

上述したように、配向制御手段ALCは、各画素PXの左上と右下、もしくは、右上と左下に配置されるため、1画素内に液晶分子の配向方向が互いに逆向きのドメインが形成される。このため、広い視野角特性を確保することが可能となる。   As described above, since the alignment control means ALC is arranged at the upper left and lower right or the upper right and lower left of each pixel PX, domains in which the alignment directions of liquid crystal molecules are opposite to each other are formed in one pixel. . For this reason, it becomes possible to ensure a wide viewing angle characteristic.

また、この第3実施形態によれば、補助容量線AYの一部は、各画素PXのドメインの境界BDに重なっている。このため、ドメインの境界BDが補助容量線AYによって遮光されるため、暗線として視認されることはなく、実質的な透過率の低減を抑制することができる。なお、ここでは、ドメインの境界BDと補助容量線AYとが重なる場合を図示したが、境界BDとゲート線Yとが重なっていても良い。   Further, according to the third embodiment, a part of the auxiliary capacitance line AY overlaps the boundary BD of the domain of each pixel PX. For this reason, since the domain boundary BD is shielded by the auxiliary capacitance line AY, it is not visually recognized as a dark line, and a substantial reduction in transmittance can be suppressed. Although the case where the domain boundary BD and the auxiliary capacitance line AY overlap is illustrated here, the boundary BD and the gate line Y may overlap.

(実施例3)
この実施例3においては、配向制御手段ALCとして対向電極ETに形成した幅10μmのスリットSLを適用する。特に、このスリットSLは、図9に示したようなパターンに形成する。その他は、実施例1と同一構成の液晶表示パネルを作製した。
(Example 3)
In Example 3, a slit SL having a width of 10 μm formed in the counter electrode ET is applied as the alignment control means ALC. In particular, the slit SL is formed in a pattern as shown in FIG. Otherwise, a liquid crystal display panel having the same configuration as in Example 1 was produced.

この実施例3について、種々の画像を表示させて視野角補償効果を確認したところ、表示する画像に関わらず視野角補償が十分になされ、斜め方向から観察したときでも違和感を改善することができた。   With respect to Example 3, various images were displayed and the viewing angle compensation effect was confirmed. As a result, the viewing angle was sufficiently compensated regardless of the displayed image, and the sense of incongruity could be improved even when observed from an oblique direction. It was.

≪第4実施形態≫
図10は、アクティブエリアDSPの一部の画素構成を図示している。なお、この図10では、説明に必要な構成のみを図示している。
<< Fourth Embodiment >>
FIG. 10 illustrates a partial pixel configuration of the active area DSP. In FIG. 10, only the configuration necessary for the description is shown.

このようなアクティブエリアDSPにおいては、画素PX1及び画素PX2が第1方向D1に並んで配置されている。画素PX1には、第1画素電極EP1が配置されている。画素PX2には、第2画素電極EP2が配置されている。第1画素電極EP1と第2画素電極EP2との間は、第2方向D2に延出したソース線Xが配置されている。   In such an active area DSP, the pixel PX1 and the pixel PX2 are arranged side by side in the first direction D1. A first pixel electrode EP1 is disposed on the pixel PX1. A second pixel electrode EP2 is disposed on the pixel PX2. A source line X extending in the second direction D2 is disposed between the first pixel electrode EP1 and the second pixel electrode EP2.

配向制御手段ALCは、第1セグメントSG1、第2セグメントSG2、及び、第3セグメントSG3によって構成されている。   The orientation control means ALC is composed of a first segment SG1, a second segment SG2, and a third segment SG3.

第1セグメントSG1は、画素PX1に配置された第1画素電極EP1及び画素PX2に配置された第2画素電極EP2に跨って対向し、第1方向D1に延出している。つまり、この第1セグメントSG1は、画素PX1と画素PX2との間に配置されたソース線Xと略直交している。   The first segment SG1 faces the first pixel electrode EP1 arranged in the pixel PX1 and the second pixel electrode EP2 arranged in the pixel PX2, and extends in the first direction D1. That is, the first segment SG1 is substantially orthogonal to the source line X disposed between the pixel PX1 and the pixel PX2.

この第1セグメントSG1は、第1方向D1に沿って不連続に形成されており、第1画素電極EP1及び第2画素電極EP2の全体にわたって横切っているわけではない。つまり、第1セグメントSG1の第1方向D1に沿った延長線上においては、各画素電極EPと図示しない対向電極ETとが第1セグメントSG1を介することなく対向する領域が存在する。   The first segment SG1 is formed discontinuously along the first direction D1, and does not cross over the entire first pixel electrode EP1 and second pixel electrode EP2. That is, on the extension line along the first direction D1 of the first segment SG1, there is a region where each pixel electrode EP and the counter electrode ET (not shown) face each other without passing through the first segment SG1.

第2セグメントSG2は、第1画素電極EP1に対向している。第3セグメントSG3は、第2画素電極EP2に対向している。図示した例では、第2セグメントSG2及び第3セグメントSG3の各々は、第1画素電極EP1及び第2画素電極EP2の略中央部に対向している。   The second segment SG2 faces the first pixel electrode EP1. The third segment SG3 faces the second pixel electrode EP2. In the illustrated example, each of the second segment SG2 and the third segment SG3 faces the substantially central portion of the first pixel electrode EP1 and the second pixel electrode EP2.

これらの第2セグメントSG2及び第3セグメントSG3は、第1セグメントSG1から離間しているとともに、第1方向D1及び第2方向D2に延出する十字形状に形成されている。第2セグメントSG2及び第3セグメントSG3の第1方向D1に沿って延出した部分については、第1セグメントSG1から離間し、且つ、第1セグメントSG1と同一直線上に位置している。   The second segment SG2 and the third segment SG3 are separated from the first segment SG1, and are formed in a cross shape extending in the first direction D1 and the second direction D2. About the part extended along the 1st direction D1 of 2nd segment SG2 and 3rd segment SG3, it is spaced apart from 1st segment SG1, and is located on the same straight line as 1st segment SG1.

このような第4実施形態によれば、ソース線Xを挟んで隣接する画素PX1及び画素PX2において、それぞれの液晶分子は、十字形状の第2セグメントSG2または第3セグメントSG3の交点に向かって配向する。このため、1画素内に液晶分子の配向方向が互いに逆向きの複数のドメインが形成される。このため、広い視野角特性を確保することが可能となる。   According to the fourth embodiment, in each of the pixels PX1 and PX2 adjacent to each other with the source line X interposed therebetween, the liquid crystal molecules are aligned toward the intersection of the second segment SG2 or the third segment SG3 having a cross shape. To do. For this reason, a plurality of domains in which the alignment directions of liquid crystal molecules are opposite to each other are formed in one pixel. For this reason, it becomes possible to ensure a wide viewing angle characteristic.

また、この第4実施形態においては、互いに隣接する画素PX1及び画素PX2において、液晶分子を駆動するための液晶駆動電圧が同極性であっても良いし異極性であっても良い。   In the fourth embodiment, the liquid crystal drive voltages for driving the liquid crystal molecules may be the same polarity or different polarities in the adjacent pixels PX1 and PX2.

例えば、第1画素電極EP1及び第2画素電極EP2の各々に対して、対向電極電位を基準として同極性の電圧が印加される場合、これらの画素電極間に形成される電位差は微弱であり、液晶分子を不所望な方向に配向する電界の形成が避けられる。   For example, when a voltage having the same polarity is applied to each of the first pixel electrode EP1 and the second pixel electrode EP2 with reference to the counter electrode potential, the potential difference formed between these pixel electrodes is weak, The formation of an electric field that aligns the liquid crystal molecules in an undesired direction is avoided.

ところが、第1画素電極EP1及び第2画素電極EP2の各々に対して、対向電極電位を基準として異極性の電圧が印加される場合(例えば、ドット反転駆動などの場合)、第2セグメントSG2及び第3セグメントSG3の第1方向D1に沿って延出した部分と同一直線上の付近において、画素電極間に形成される強い電位差によって液晶分子が不所望な方向に配向し、暗線の発生原因となり得る。   However, when a different polarity voltage is applied to each of the first pixel electrode EP1 and the second pixel electrode EP2 with reference to the counter electrode potential (for example, in the case of dot inversion driving), the second segment SG2 and In the vicinity of the same line as the portion extending along the first direction D1 of the third segment SG3, the liquid crystal molecules are aligned in an undesired direction due to a strong potential difference formed between the pixel electrodes, which causes dark lines. obtain.

そこで、この第4実施形態においては、第2セグメントSG2と第3セグメントSG3との間であって、第2セグメントSG2及び第3セグメントSG3の第1方向に沿って延出した部分と同一直線上に第1セグメントSG1が配置されている。このため、たとえ第1画素電極EP1及び第2画素電極EP2の各々に対して異極性の電圧が印加され、これらの画素電極間に大きな電位差が形成されたとしても、第1セグメントSG1により不所望な電界の形成が抑制される。これにより、暗線の発生を抑制することができ、良好な表示品位を実現できる。この第4実施形態においては、第1セグメントSG1は異極性となる画素PX1及び画素PX2に跨って配置されている。   So, in this 4th Embodiment, it is between the 2nd segment SG2 and the 3rd segment SG3, and is the same straight line as the part extended along the 1st direction of 2nd segment SG2 and 3rd segment SG3. 1st segment SG1 is arrange | positioned. For this reason, even if a voltage having a different polarity is applied to each of the first pixel electrode EP1 and the second pixel electrode EP2 and a large potential difference is formed between these pixel electrodes, the first segment SG1 is not desirable. Formation of a strong electric field is suppressed. Thereby, generation | occurrence | production of a dark line can be suppressed and favorable display quality can be implement | achieved. In the fourth embodiment, the first segment SG1 is disposed across the pixels PX1 and PX2 having different polarities.

なお、図10に示した例では、第1セグメントSG1、第2セグメントSG2、及び、第3セグメントSG3が各々1つずつの場合について説明したが、第1画素電極EP1に対向する第2セグメントSG2が複数個配置されても良いし、第2画素電極EP2に対向する第3セグメントSG3が複数個配置されても良い。例えば、各画素電極EPが第2方向D2に延びた長方形状である場合には、複数の第2セグメントSG2は第2方向D2に並んで配置され、また、複数の第3セグメントSG3も同様に第2方向D2に並んで配置される。この場合、第2セグメントSG2及び第3セグメントSG3は、同一個数である。なお、第2セグメントSG2及び第3セグメントSG3の各々が複数個配置される場合には、第1セグメントSG1は、第2セグメントSG2あるいは第3セグメントSG3と同一個数配置されることが望ましい。   In the example shown in FIG. 10, the case where the first segment SG1, the second segment SG2, and the third segment SG3 are one each has been described. However, the second segment SG2 facing the first pixel electrode EP1 is described. May be arranged, or a plurality of third segments SG3 facing the second pixel electrode EP2 may be arranged. For example, when each pixel electrode EP has a rectangular shape extending in the second direction D2, the plurality of second segments SG2 are arranged side by side in the second direction D2, and the plurality of third segments SG3 are similarly arranged. They are arranged side by side in the second direction D2. In this case, the second segment SG2 and the third segment SG3 are the same number. When a plurality of each of the second segment SG2 and the third segment SG3 are arranged, it is desirable that the same number of first segments SG1 as the second segments SG2 or the third segments SG3 are arranged.

次に、変形例について説明する。   Next, a modified example will be described.

図11は、アクティブエリアDSPの一部の画素構成を図示している。なお、この図11では、説明に必要な構成のみを図示している。   FIG. 11 illustrates a partial pixel configuration of the active area DSP. In FIG. 11, only the configuration necessary for the description is shown.

このようなアクティブエリアDSPにおいては、画素PX1及び画素PX2が第1方向D1に並んで配置され、画素PX3及び画素PX4が第1方向D1に並んで配置されている。画素PX1及び画素PX3は第2方向D2に並んで配置され、画素PX2及び画素PX4は第2方向D2に並んで配置されている。画素PX1乃至画素PX4には、それぞれ第1画素電極EP1乃至第4画素電極EP4が配置されている。   In such an active area DSP, the pixels PX1 and PX2 are arranged in the first direction D1, and the pixels PX3 and PX4 are arranged in the first direction D1. The pixels PX1 and PX3 are arranged in the second direction D2, and the pixels PX2 and PX4 are arranged in the second direction D2. The first pixel electrode EP1 to the fourth pixel electrode EP4 are disposed in the pixels PX1 to PX4, respectively.

画素PX1及び画素PX2には、第1セグメントSG1、第2セグメントSG2、及び、第3セグメントSG3によって構成された配向制御手段ALCが配置されている。これらの第1セグメントSG1乃至第3セグメントSG3については図10に示した例と同一構造であり、説明を省略する。   In the pixel PX1 and the pixel PX2, the alignment control means ALC configured by the first segment SG1, the second segment SG2, and the third segment SG3 is disposed. The first segment SG1 to the third segment SG3 have the same structure as the example shown in FIG.

画素PX3及び画素PX4には、第1セグメントSG1と実質的に同一の第4セグメントSG4、第2セグメントSG2と実質的に同一の第5セグメントSG5、及び、第3セグメントSG3と実質的に同一の第6セグメントSG6によって構成された配向制御手段ALCが配置されている。すなわち、第4セグメントSG4は、画素PX3に配置された第3画素電極EP3及び画素PX4に配置された第4画素電極EP4に跨って対向し、第1方向D1に延出している。第5セグメントSG5は、第3画素電極EP3に対向している。第6セグメントSG6は、第4画素電極EP4に対向している。   The pixel PX3 and the pixel PX4 include a fourth segment SG4 substantially identical to the first segment SG1, a fifth segment SG5 substantially identical to the second segment SG2, and substantially identical to the third segment SG3. An alignment control means ALC constituted by the sixth segment SG6 is arranged. That is, the fourth segment SG4 faces the third pixel electrode EP3 disposed in the pixel PX3 and the fourth pixel electrode EP4 disposed in the pixel PX4, and extends in the first direction D1. The fifth segment SG5 faces the third pixel electrode EP3. The sixth segment SG6 faces the fourth pixel electrode EP4.

これらの第5セグメントSG5及び第6セグメントSG6は、第4セグメントSG4から離間しているとともに、第1方向D1及び第2方向D2に延出する十字形状に形成されている。第5セグメントSG5及び第6セグメントSG6の第1方向D1に沿って延出した部分については、第4セグメントSG4から離間し、且つ、第4セグメントSG4と同一直線上に位置している。   The fifth segment SG5 and the sixth segment SG6 are separated from the fourth segment SG4 and are formed in a cross shape extending in the first direction D1 and the second direction D2. About the part extended along the 1st direction D1 of 5th segment SG5 and 6th segment SG6, it is spaced apart from 4th segment SG4, and is located on the same straight line as 4th segment SG4.

さらに、配向制御手段ALCとして、画素PX1に配置された第1画素電極EP1及び画素PX3に配置された第3画素電極EP3に跨って対向するとともに第2方向D2に延出した第7セグメントSG7が配置されている。第2セグメントSG2及び第5セグメントSG5の第2方向D2に沿って延出した部分については、第7セグメントSG7から離間し、且つ、第7セグメントSG7と同一直線上に位置している。   Further, as the alignment control means ALC, a seventh segment SG7 that faces the first pixel electrode EP1 arranged in the pixel PX1 and the third pixel electrode EP3 arranged in the pixel PX3 and extends in the second direction D2 is provided. Has been placed. The portions extending along the second direction D2 of the second segment SG2 and the fifth segment SG5 are separated from the seventh segment SG7 and are located on the same straight line as the seventh segment SG7.

さらに、配向制御手段ALCとして、画素PX2に配置された第2画素電極EP2及び画素PX4に配置された第4画素電極EP4に跨って対向するとともに第2方向D2に延出した第8セグメントSG8が配置されている。第3セグメントSG3及び第6セグメントSG6の第2方向D2に沿って延出した部分については、第8セグメントSG8から離間し、且つ、第8セグメントSG8と同一直線上に位置している。   Further, as the alignment control means ALC, an eighth segment SG8 that faces the second pixel electrode EP2 disposed in the pixel PX2 and the fourth pixel electrode EP4 disposed in the pixel PX4 and extends in the second direction D2 is provided. Has been placed. The portions extending along the second direction D2 of the third segment SG3 and the sixth segment SG6 are spaced apart from the eighth segment SG8 and located on the same straight line as the eighth segment SG8.

このような変形例においても、図10に示した例と同様に、1画素内に液晶分子の配向方向が互いに逆向きの複数のドメインが形成されるため、広い視野角特性を確保することが可能となる。   In such a modified example as well, as in the example shown in FIG. 10, a plurality of domains in which the alignment directions of liquid crystal molecules are opposite to each other are formed in one pixel, so that a wide viewing angle characteristic can be secured. It becomes possible.

また、この変形例においても、互いに隣接する画素PX1及び画素PX2、あるいは、互いに隣接する画素PX1及び画素PX3などにおいて、液晶分子を駆動するための液晶駆動電圧が同極性であっても良いし異極性であっても良い。   Also in this modified example, the liquid crystal driving voltages for driving the liquid crystal molecules may be the same or different in the pixels PX1 and PX2 adjacent to each other or the pixels PX1 and PX3 adjacent to each other. It may be polar.

例えば、ドット反転駆動などの場合においても、画素PX1と画素PX2との間に跨る第1セグメントSG1、画素PX3と画素PX4との間に跨る第4セグメントSG4、画素PX1と画素PX3との間に跨る第7セグメントSG7、及び、画素PX2と画素PX4との間に跨る第8セグメントSG8により、不所望な電界の形成が抑制される。これにより、暗線の発生を抑制することができ、良好な表示品位を実現できる。   For example, even in the case of dot inversion driving, the first segment SG1 straddling between the pixel PX1 and the pixel PX2, the fourth segment SG4 straddling between the pixel PX3 and the pixel PX4, and between the pixel PX1 and the pixel PX3. The formation of an undesired electric field is suppressed by the seventh segment SG7 straddling and the eighth segment SG8 straddling between the pixel PX2 and the pixel PX4. Thereby, generation | occurrence | production of a dark line can be suppressed and favorable display quality can be implement | achieved.

(実施例2)
この実施例2においては、配向制御手段ALCとして対向電極ETに形成した幅10μmのスリットSLを適用する。特に、このスリットSLは、図10に示したような第1セグメントSG1、第2セグメントSG2、及び、第3セグメントSG3を有したパターンに形成する。その他は、実施例1と同一構成の液晶表示パネルを作製した。
(Example 2)
In Example 2, a slit SL having a width of 10 μm formed in the counter electrode ET is applied as the alignment control means ALC. In particular, the slit SL is formed in a pattern having a first segment SG1, a second segment SG2, and a third segment SG3 as shown in FIG. Otherwise, a liquid crystal display panel having the same configuration as in Example 1 was produced.

(比較例2)
配向制御手段ALCとして、第1セグメントを省略した以外は、実施例2と同一構成の液晶表示パネルを作製した。
(Comparative Example 2)
A liquid crystal display panel having the same configuration as that of Example 2 was produced except that the first segment was omitted as the alignment control means ALC.

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   In addition, this invention is not limited to the said embodiment itself, In the stage of implementation, it can change and implement a component within the range which does not deviate from the summary. Further, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

例えば、上述した実施の形態では、透過型の液晶表示装置を例に説明したが、各画素が透過表示部に加えて外光を選択的に反射して画像を表示する反射表示部を有する半透過型の液晶表示装置についても、同様の構成が適用可能である。   For example, in the above-described embodiment, a transmissive liquid crystal display device has been described as an example. However, each pixel includes a reflective display unit that selectively reflects external light and displays an image in addition to the transmissive display unit. A similar configuration can be applied to a transmissive liquid crystal display device.

また、第1方向D1がゲート線Yの延出方向であって第2方向D2がソース線Xの延出方向である場合について説明したが、第1方向D1がソース線Xの延出方向であって第2方向D2がゲート線Yの延出方向であっても良い。   Further, although the case where the first direction D1 is the extending direction of the gate line Y and the second direction D2 is the extending direction of the source line X has been described, the first direction D1 is the extending direction of the source line X. Thus, the second direction D2 may be the extending direction of the gate line Y.

LPN…液晶表示パネル AR…アレイ基板 CT…対向基板
LQ…液晶層 BL…バックライトユニット PX…画素
Y…ゲート線 X…ソース線 AY…補助容量線 W…スイッチング素子
EP…画素電極 ET…対向電極 40…液晶分子
ALC…配向制御手段(SL…スリット、CP…突起)
SG1…第1セグメント SG2…第2セグメント
SG3…第3セグメント SG4…第4セグメント
SG5…第5セグメント SG6…第6セグメント
SG7…第7セグメント SG8…第8セグメント
LPN ... Liquid crystal display panel AR ... Array substrate CT ... Counter substrate LQ ... Liquid crystal layer BL ... Backlight unit PX ... Pixel Y ... Gate line X ... Source line AY ... Auxiliary capacitance line W ... Switching element EP ... Pixel electrode ET ... Counter electrode 40 ... liquid crystal molecule ALC ... orientation control means (SL ... slit, CP ... projection)
SG1 ... 1st segment SG2 ... 2nd segment SG3 ... 3rd segment SG4 ... 4th segment SG5 ... 5th segment SG6 ... 6th segment SG7 ... 7th segment SG8 ... 8th segment

Claims (3)

第1方向に並んだ第1画素電極及び第2画素電極を備えたアレイ基板と、
前記第1画素電極及び前記第2画素電極に対向する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持され、前記第1画素電極及び前記第2画素電極と前記対向電極との間に電界が形成されていない状態では基板主面に対して略垂直に配向する液晶分子を含む液晶層と、
前記第1画素電極及び前記第2画素電極の各々の中間部に跨って対向し第1方向に延出する第1セグメントと、第1方向に直交する第2方向に延出するとともに前記第1セグメントと直交し前記第1画素電極と前記第2画素電極との間に対向する第2セグメントと、
前記第2セグメントと同一直線上に延出するとともに前記第2セグメントから離間し前記第1画素電極及び前記第2画素電極の各々の上部の間に対向する第3セグメントと、前記第2セグメントと同一直線上に延出するとともに前記第2セグメントから離間し前記第1画素電極及び前記第2画素電極の各々の下部の間に対向する第4セグメントと、を含む配向制御手段と、
を備えたことを特徴とする液晶表示装置。
An array substrate having a first pixel electrode and a second pixel electrode arranged in a first direction;
A counter substrate comprising a counter electrode facing the first pixel electrode and the second pixel electrode;
The substrate is held between the array substrate and the counter substrate, and is substantially perpendicular to the main surface of the substrate when no electric field is formed between the first pixel electrode, the second pixel electrode, and the counter electrode. A liquid crystal layer containing liquid crystal molecules to be aligned;
A first segment facing and extending in the first direction across each intermediate portion of the first pixel electrode and the second pixel electrode, and extending in a second direction orthogonal to the first direction and the first A second segment orthogonal to the segment and facing between the first pixel electrode and the second pixel electrode;
A third segment extending on the same straight line as the second segment and spaced from the second segment and facing between each of the first pixel electrode and the second pixel electrode; and the second segment; A fourth segment extending on the same straight line and spaced apart from the second segment and facing between the lower portions of the first pixel electrode and the second pixel electrode; and
A liquid crystal display device comprising:
前記第1セグメントの第1方向に沿った延長線上において、前記第1画素電極及び前記第2画素電極と前記対向電極とは、前記第1セグメントを介することなく対向することを特徴とする請求項1に記載の液晶表示装置。   The first pixel electrode, the second pixel electrode, and the counter electrode are opposed to each other without passing through the first segment on an extension line along the first direction of the first segment. 2. A liquid crystal display device according to 1. 前記配向制御手段は、前記対向電極に形成されたスリット、または、前記対向基板の前記アレイ基板と対向する面に配置された突起のいずれかであることを特徴とする請求項に記載の液晶表示装置。 2. The liquid crystal according to claim 1 , wherein the alignment control means is one of a slit formed in the counter electrode or a protrusion disposed on a surface of the counter substrate facing the array substrate. Display device.
JP2009203894A 2009-09-03 2009-09-03 Liquid crystal display Active JP5449930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009203894A JP5449930B2 (en) 2009-09-03 2009-09-03 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009203894A JP5449930B2 (en) 2009-09-03 2009-09-03 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2011053551A JP2011053551A (en) 2011-03-17
JP5449930B2 true JP5449930B2 (en) 2014-03-19

Family

ID=43942591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203894A Active JP5449930B2 (en) 2009-09-03 2009-09-03 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5449930B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888017B2 (en) * 1992-02-20 1999-05-10 日本電気株式会社 Liquid crystal display device
US5309264A (en) * 1992-04-30 1994-05-03 International Business Machines Corporation Liquid crystal displays having multi-domain cells
JP4162313B2 (en) * 1998-12-28 2008-10-08 シャープ株式会社 Liquid crystal display
JP3323823B2 (en) * 1999-02-12 2002-09-09 松下電器産業株式会社 Liquid crystal display
JP4092854B2 (en) * 2000-05-17 2008-05-28 ソニー株式会社 LIQUID CRYSTAL DISPLAY ELEMENT AND METHOD FOR DISTRIBUTION OF INTER-PIXEL ORIENTATION OF VERTICALLY ORIENTED LIQUID CRYSTAL
JP3879727B2 (en) * 2003-10-02 2007-02-14 セイコーエプソン株式会社 Liquid crystal display device and electronic device

Also Published As

Publication number Publication date
JP2011053551A (en) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5452944B2 (en) Liquid crystal display
JP5504215B2 (en) Liquid crystal display
US9424786B2 (en) Liquid crystal display device
US9025097B2 (en) Liquid crystal display device
KR20090066232A (en) Liquid crystal display device
JP5577308B2 (en) Liquid crystal display
JP5514418B2 (en) Liquid crystal display
JP6039914B2 (en) Liquid crystal display
JP5926608B2 (en) Liquid crystal display device and manufacturing method thereof
JP5520896B2 (en) Liquid crystal display
JP5674587B2 (en) Liquid crystal display
JP5311310B2 (en) Liquid crystal display
JP5740278B2 (en) Liquid crystal display
JP5449930B2 (en) Liquid crystal display
JP2013029784A (en) Liquid crystal display device
JP5358150B2 (en) Liquid crystal display
JP2011002648A (en) Liquid crystal display device
JP5845042B2 (en) Liquid crystal display
JP2009186514A (en) Liquid crystal display device
JP5525710B2 (en) Liquid crystal display
JP5244634B2 (en) Liquid crystal display
JP2010002727A (en) Liquid crystal display apparatus
JP5785834B2 (en) Liquid crystal display
JP5851175B2 (en) Liquid crystal display
JP2013068848A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130524

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R150 Certificate of patent or registration of utility model

Ref document number: 5449930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250