JP5447531B2 - 擬似共振スイッチング電源装置 - Google Patents
擬似共振スイッチング電源装置 Download PDFInfo
- Publication number
- JP5447531B2 JP5447531B2 JP2011537459A JP2011537459A JP5447531B2 JP 5447531 B2 JP5447531 B2 JP 5447531B2 JP 2011537459 A JP2011537459 A JP 2011537459A JP 2011537459 A JP2011537459 A JP 2011537459A JP 5447531 B2 JP5447531 B2 JP 5447531B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- width
- signal
- switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000004804 winding Methods 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 22
- 230000003247 decreasing effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 238000003079 width control Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
この特許文献1に記載のスイッチング電源装置では、スイッチング素子に流れるスイッチング電流のピーク値を検出することによってボトムスキップ制御を実行する。
すなわち、負荷の軽重をスイッチング電流のピーク値に基づいて検出し、重負荷時には上記共振波形における最初のボトムのタイミングでスイッチング素子をターンオンさせ、軽負荷時には最初のボトムではなくてそれよりも後のボトムのタイミングでスイッチング素子をターンオンさせる(ボトムスキップ)。
このボトムスキップ制御におけるボトムスキップ数は、負荷が軽いほど大きく設定され、これによって、軽負荷時の周波数上昇が抑制される。
また、特許文献2に記載の技術は、VCO(電圧制御発振器)を制御してスイッチング周波数を変更するものであるので、スイッチング周波数をVCOなどにより直接制御できない疑似共振スイッチング電源装置には適用することができないという問題点を有する。
前記オン幅検出回路は、前記オン幅を対応する電圧に変換して出力するように構成される。
前記ボトム発生回数判定回路は、前記オン幅をN〜2N−2(Nは2以上の整数)個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定するように構成され、このボトム発生回数の判定のために、
前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、
前記アップダウンカウンタのカウント値に基づき、前記N〜2N−2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、
前記オン幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、を備える。
前記スイッチング素子は、前記判定された回数のボトムが発生したタイミングでターンオンされる。
また、前記基準時間の個数は、それぞれの前記基準時間が、必要に応じて特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数Mと(M+1)のいずれかの判定及びMと(M−1)のいずかの判定に使用されるように設定される。
さらに、前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に前記スイッチング素子を強制的にターンオンさせる手段を備えることができる。
前記オンオフ幅検出回路は、前記オンオフ幅を対応する電圧に変換して出力するように構成される。
前記ボトム発生回数判定回路は、前記オンオフ幅をN〜2N−2(Nは2以上の整数)個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定するように構成され、このボトム発生回数の判定のために、
前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、
前記アップダウンカウンタのカウント値に基づき、前記N〜2N−2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、
前記オンオフ幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、を備える。
前記スイッチング素子は、前記判定された回数のボトムが発生したタイミングでターンオンされる。
また、前記基準時間の個数は、それぞれの前記基準時間が、必要に応じて特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数Mと(M+1)のいずれかの判定及びMと(M−1)のいずれかの判定に使用されるようにその個数が設定される。
さらに、前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に前記スイッチング素子を強制的にターンオンさせる手段を備えることができる。
このスイッチング電源装置において、トランスT1は一次巻線P1、二次巻線S1及び補助巻線P2を有する。一次巻線P1は、一端が入力端子Tiに接続され、他端がスイッチング素子QaであるMOSFETのドレインに接続されている。また、二次巻線S1は、一端がダイオードD1を介して出力端子Toに接続され、他端が接地点に接続されている。補助巻線P2は、一端が後述のスイッチング制御回路1におけるゼロ電流検出(Zero Current Detection)用の入力端子であるZCD端子に接続され、他端が接地点に接続されている。
ボトム検出回路3は、ZCD端子に印加される上記補助巻線P2の出力電圧に基づいてそのボトム(極小状態)を検出するとbot信号を発生し、このbot信号をスイッチング幅ボトム制御回路5に出力する。
スイッチング幅ボトム制御回路5は、図2に例示するような構成を有する。そして、このスイッチング幅ボトム制御回路5に設けられたスイッチング幅生成回路51は、図3もしくは図4に例示するような構成を有する。
一方、図4に示すスイッチング幅生成回路51は、フリップフロップ513と基準オンオフ幅生成回路515とを備えている。フリップフロップ513は、set信号、bot信号をセット端子、リセット端子にそれぞれ入力し、出力端子Qからts信号を出力する。基準オンオフ幅生成回路515は、図3に示す基準オン幅生成回路511と同等に、set信号に同期するts−ref1信号及びts−ref2信号を生成するように構成されている。後述するように、上記ts−ref1信号及びts−ref2信号は、ts信号の時間幅に対する比較基準として使用される。
図1において、オア回路7からは、スイッチング幅ボトム制御回路5からのbot−out信号あるいはリスタート回路11からのリスタート信号が出力される。ワンショット回路9は、上記いずれかの信号のフロントエッジによってトリガされて、例えばパルス幅300nsのパルス信号であるset信号を形成し、このset信号によってセット優先のフリップフロップ13をセットする。
これに伴い、フリップフロップ13よりH(High)レベルのdrv信号が出力されるので、ドライブ回路15がこのdrv信号に基づく駆動信号を出力端子OUTから出力して、スイッチング素子Qaをターンオンさせる。その結果、インダクタであるトランスT1の一次巻線P1がエネルギの蓄積を開始する。
すなわち、スイッチング幅ボトム制御回路5のスイッチング幅生成回路として使用した図3に示すスイッチング幅生成回路51は、drv信号をts信号として出力し、かつ、基準オンオフ幅生成回路511がset信号に同期するts−ref1信号とts−ref2信号を生成する。
図2において、ts信号はインバータ52によって反転される。そして、インバータ52から出力されるtsb信号は、アンド回路53及びノア回路55の一方の入力端子にそれぞれ入力される。また、ts−ref2信号はアンド回路53の他方の入力端子に、また、ts−ref1信号はノア回路55の他方の入力端子にそれぞれ入力される。
なお、図6に示す負荷Pa、Pb、Pc、Pdは、それぞれ定格負荷の60%、50%、40%、30%に設定されている。
動作モード3は、ts<ts−ref2という関係が成立するとき、つまり、Po<Pdという負荷の関係が成立するときであり、この場合、図2に示すアンド回路53からset−rsff信号が出力されてフリップフロップ57のセット端子に加えられる。
動作モード4は、フリップフロップ57がセットされていて、ts<ts−ref1、ts>ts−ref2という関係が共に成立するとき、つまり、Pb>Po>Pdという負荷の関係が成立するときであり、この場合、アンド回路53及びノア回路55の出力端子はLレベルの状態におかれる。
このbot−sel信号は、インバータ59を介してアンド回路61の一方の入力端子に入力される。
遅延回路63から出力されるbot−dly信号は、アンド回路61の他方の入力端子、Dフリップフロップ67のクロック入力端子CLK及びアンド回路69の一方の入力端子にそれぞれ入力され、また、遅延回路65から出力されるset−dly信号は、Dフリップフロップ67のリセット端子Rに入力される。アンド回路61の出力端子はオア回路71の一方の入力端子に接続され、アンド回路69の出力端子はオア回路71の他方の入力端子に接続されている。オア回路71の出力端子からはbot−out信号が出力される。
なお、フリップフロップ13は、図1に示す比較回路17からのreset信号によってリセットされる。そして、このリセットに伴って、スイッチング素子Qaがターンオフする。
Dフリップフロップ67は、上記set信号に基づくset−dly信号のフロントエッジ(立ち上がりエッジ)によってリセットされる。そして、このリセットに伴ってQ-dff信号及びbot−out信号がHレベルからLレベルに変化する。
したがって、動作モード3においてアンド回路53から図9に示すset−rsff信号が出力されるとともに、動作モード1においてノア回路55から同図に示すreset−rsff信号が出力される。この結果、同図に示すbot−sel信号が形成されて、図5に示すbot−out信号と同等なbot−out信号が形成されることになる。
これに対して、オンオフ幅はオン幅より入力電圧の変化に対する感度が低い。したがって、図9に示したオンオフ幅の制御は、上記問題に対処し易いという利点をもつ。
以下、オン幅の制御とオンオフ幅の制御についてさらに説明する。
入力電圧が100V系から200V系に変った場合、以下のようにオン幅が約4割になる。
擬似共振の出力電力の計算式は、以下のとおりである。
Po=1/2*η*Vi*Vi*D*Ton/Lp (1)
ここで、ηは変換効率、Viは入力電圧、Dはスイッチングのオン時比率(デューティ比:オン幅/(オン幅+オフ幅))、Tonはスイッチングのオン幅、LpはトランスT1の一次巻線P1のインダクタンスを示す。
D=N*(Vo+Vf)/(Vi+N*(Vo+Vf)) (2)
ここで、Nはトランスの一次巻線P1と二次巻線S1の巻線比(=一次巻線数/二次巻線数)、Voは出力電圧、VfはダイオードD1の電圧ドロップを示す。
なお、入力電圧Viと出力電圧Voが一定の定常状態では式(2)よりオン時比率Dは定数となり、式(1)より出力電力Poはスイッチングのオン幅Tonに比例する。これが、オン幅を検出すれば負荷の大きさを判定できる根拠である。
入力電圧を100V系から200V系に変えた場合、以下のようにオンオフ幅Tsが約6割になる。
式(1)を変形して、
Po=1/2*η*Vi*Vi*D*D*Ts/L (3)
になる。
式(3)と(2)を利用して、仕様(Po=100W,η=0.9,N=6,Lp=360μH,Vo=19V,Vf=0.7V)に対してオンオフ幅を計算すると、Vi=140Vのときのスイッチングのオンオフ幅がTs_140=19.5μsであるのに対して、Vi=280VのときにはTs_280=11.6μsになる。
なお、簡単化のために、以上の計算はトランスT1の一次巻線P1のインダクタンスがエネルギを放出し終わった後の共振時間は無視している。
図11は、ts−ref1〜ts−ref3を使用する場合のスイッチング幅ボトム制御回路の構成例を示す。このスイッチング幅ボトム制御回路5は、図2に示したスイッチング幅ボトム制御回路5に準じた構成を有している。
すなわち、スイッチング幅生成回路51’は、ts信号及びts−ref1〜ts−ref3信号を出力する。ts信号はインバータ73によって反転される。そして、インバータ73から出力されるtsb信号は、アンド回路75、ノア回路77、アンド回路79、ノア回路81の一方の入力端子にそれぞれ入力される。そして、ts−ref1信号はノア回路77の他方の入力端子に、ts−ref2信号はアンド回路75及びノア回路81の他方の入力端子に、ts−ref3信号はアンド回路79の他方の入力端子にそれぞれ入力される。
そして、アンド回路91の出力端子は、アンド回路97の一方の入力端子に接続されている。
Dフリップフロップ103の出力端子Qは、アンド回路95の他方の入力端子及びDフリップフロップ105のデータ入力端子Dに接続され、Dフリップフロップ105の出力端子Qは、アンド回路107の他方の入力端子に接続されている。
そして、アンド回路93の出力端子、アンド回路97の出力端子及びアンド回路107の出力端子は、オア回路109の第1、第2及び第3の入力端子にそれぞれ接続されている。
set信号は、遅延回路101で遅延されてDフリップフロップ103、105のリセット端子Rに入力される。
なお、上記スイッチング幅生成回路51’も、図3、図4に示す構成に準じた構成を持たせることができる。
なお、負荷がさらに小さくなる場合には、動作周波数を抑えるため、ボトム回数を増やす必要がある。
図13において、bot信号は、Dフリップフロップ110のクロック入力端子CK、アンド回路111の一方の入力端子及び第2のカウンタブロック119(以下、単にカウンタブロックともいう)のクロック入力端子CKにそれぞれ入力される。また、drv信号は、Dフリップフロップ110のリセット端子R及びカウンタブロック119のリセット端子Rに入力されるとともに、インバータ112を介して第1のカウンタブロック(以下、単にカウンタブロックともいう)118のクロック入力端子CKに入力される。Dフリップフロップ110のデータ入力端子Dには電源端子Vdd(その電圧もVddで表す)が接続されている。また、電源投入時に発生する初期リセット信号i−resetは、Dフリップフロップ116,117のリセット端子Rに入力されるとともに、カウンタブロック118のリセット端子Rに入力される。
第1のカウンタブロック118は、アップ入力端子upがDフリップフロップ116の出力端子Qに接続され、ダウン入力端子downがDフリップフロップ117の出力端子Qに接続されている。第2のカウンタブロック119は、入力端子D1、D2、D3がそれぞれカウンタブロック118の出力端子Q1、Q2、Q3に接続され、出力端子OUTがアンド回路111の他方の入力端子に接続されている。
基準電圧セレクター120は、入力端子D1、D2、D3がそれぞれカウンタブロック118の出力端子Q1、Q2、Q3に接続され、また、入力端子L1〜L8にそれぞれ基準電圧Vref1〜Vref8が入力される。
カウンタ部125は、3ビット構成のアップダウンカウンタとしての機能を有する。このカウンタ部125は、アップ入力端子upがアンド回路123の出力端子に接続され、ダウン入力端子downがアンド回路124の出力端子に接続されている。また、出力端子QB1、QB2及びQB3がそれぞれアンド回路126の第1、第2及び第3の入力端子に接続され、出力端子Q1、QB2及びQ3がそれぞれアンド回路127の第1、第2及び第3の入力端子に接続されている。アンド回路126の出力端子はアンド回路124の他方の入力端子に接続され、アンド回路127の出力端子はアンド回路123他方の入力端子に接続されている。
排他的オア回路134、135、136の各出力端子は、それぞれアンド回路137の第1、第2、第3の入力端子に接続されている。アンド回路137の出力端子は、インバータ138を介してアンド回路139の他方の入力端子に接続されている。そして、アンド回路139の出力端子は、RSフリップフロップのセット端子Sに接続されている。
L2端子とスイッチ素子Q11、Q21の直列接続点との間には、スイッチ素子Q02、Q12が直列接続され、L3端子とスイッチ素子Q02、Q12の直列接続点との間には、スイッチ素子Q03が接続されている。L4端子と出力端子OUT1との間には、スイッチ素子Q04、Q13、Q22が直列接続され、L5端子とスイッチ素子Q04、Q13の直列接続点との間には、スイッチ素子Q05が接続されている。
L6端子と出力端子OUT2との間には、スイッチ素子Q06、Q14、Q23が直列接続され、L7端子とスイッチ素子Q06、Q14の直列接続点との間には、スイッチ素子Q07が接続されている。また、L8端子と出力端子OUT2との間には、スイッチ素子Q08、Q15、Q24が直列接続され、GND端子とスイッチ素子Q08、Q15の直列接続点との間には、スイッチ素子Q09が接続されている。
また、上記drv信号がHレベルになると、Dフリップフロップ110及びカウンタブロック119がリセットされる。
Dフリップフロップ110は、図8に示すオンオフ幅が終了するときに出力される最初のbot信号(ボトム検出信号)によりそのデータ入力端子Dに入力されているHレベルの電圧Vddを読み込み、その出力端子Qの出力をLレベルの信号からHレベルの信号に切り替える。このDフリップフロップ110の出力信号は、Dフリップフロップ116、117のクロック入力端子CKに入力される。従って、これらのDフリップフロップ116、117は、bot信号が出力されたタイミングでコンパレータ114、115の比較結果をそれぞれ読み込んで、カウンタブロック118のup端子、down端子に出力する。
また、アンド回路127の出力は、出力端子Q1、QB2及びQ3が共にHレベルであるときにHレベルとなる。従って、アンド回路123は、カウンタ部125のカウント値が5でないときにup信号を通過し得る状態となる。
この結果、カウンタブロック118は、カウント値の変化範囲が0〜5に限定されることになる。
そして、drv信号がLレベルになってリセットが外れるとともにスイッチング素子Qaがターンオフした後、上記バイナリーカウンタ部はbot信号をカウントし、その各ビットの出力端子Qからの信号を排他的オア回路134〜136の一方の入力端子にそれぞれ入力する。排他的オア回路134〜136の他方の入力端子には、入力端子D1〜D3からの信号、つまり、図13に示すカウンタブロック118の出力端子Q1〜Q3(図14に示すカウンタ部125の出力端子Q1〜Q3)からの信号がそれぞれ入力される。
bot−out信号は、図1に示すワンショット回路9からset信号を出力させ、該set信号はフリップフロップ13からdrv信号を出力させる。したがって、bot−out信号は結果的にスイッチング素子Qaをターンオンさせるタイミングを規定する。
すなわち、カウンタブロック119では、前記したように、Tフリップフロップ131〜133からなるカウンタ部のカウント値がカウンタブロック118のカウンタ部125のカウント値と比較される。そのさい、カウンタブロック118の動作遅延のために上記カウント値の比較にエラーを生じ、このため、上記bot−out信号の信頼性が低下する恐れがある。
しかし、図13に示す構成によれば、前回のスイッチング周期におけるコンパレータ114、115の比較結果がDフリップフロップ116、117に読み込まれ、その比較結果に基づくカウンタブロック118のカウント動作がdrv信号がLレベルに変化するタイミングで実行されるので、カウンタブロック118とカウンタブロック119が同じタイミングで動作することが回避され、その結果、信頼性の高いbot−out信号が得られる。
なお、カウンタブロック118とカウンタブロック119が同じタイミングで動作することを防止できればよいので、この条件が満たされればカウンタブロック118のカウント動作を上記とは別のタイミングで行ってもよい。すなわち、カウンタブロック119の動作は信号drvがLレベルである期間、すなわちスイッチング素子Qaがオフしている期間に行われるので、この期間を外してカウンタブロック118のカウント動作をするようにすればよい。従い、スイッチング素子Qaがターンオンもしくはターンオフするタイミングを含むスイッチング素子Qaのオン期間中に1回、カウンタブロック118がカウント動作するようにすればよい。
各基準電圧Vref1〜Vref8は、キャパシタC1への充電を所定時間Xμs続けたときの充電電圧Vcon(以下、Vcon at Xμsと表す)に設定される。つまり、例えば、基準電圧Vref1は、キャパシタC1への充電を13.5μs続けたときの充電電圧Vconに相当する電圧に設定される。以下に、各基準電圧Vref1〜Vref8と(Vcon at Xμs)との対応関係を示す。
Vref1:(Vcon at 13.5μs)
Vref2:(Vcon at 12.0μs)
Vref3:(Vcon at 11.0μs)
Vref4:(Vcon at 10.0μs)
Vref5:(Vcon at 9.0μs)
Vref6:(Vcon at 8.0μs)
Vref7:(Vcon at 7.0μs)
Vref8:(Vcon at 6.0μs)
更に、端子D1,D2,D3に入力される信号の論理値が0,1,1及び1,1,1のときには、つまり、図14に示すカウンタ部125のカウント値が6及び7のときには、Vhigh、VlowとしてHi‐Z(ハイインピーダンス)が選択される。
本実施例においては、負荷(キャパシタC1の充電電圧)が小さいほどボトムスキップ数を増やし、逆に、負荷が大きいほどボトムスキップ数を減らすようなスキップ制御を実行するため、ボトムスキップ数とそれを規定する基準電圧Vhigh、Vlowとの関係を下記表2に示すように設定している
例えば、上記基準電圧セレクター120の端子D1、D2、D3への入力信号の論理値が1,1,0であるとすると、つまり、カウンタブロック118のカウント値が3であるとすると、Vhigh、VlowとしてそれぞれVref3、Vref7が選択されている。この状態では、表2に示すように、ボトムスキップ数が3に設定される。つまり、カウンタブロック119によるbot信号のマスク数が3となる。
カウンタブロック118が1つだけダウンカウントしてそのカウント値が2になると、基準電圧セレクター120の端子D1、D2、D3の論理値が0,1,0となるので、ボトムスキップ数が2に設定されるとともに、Vhigh、VlowとしてそれぞれVref2、Vref6が選択されることになる。
ボトムスキップ数2に従ったスイッチング周期において、Vhigh? Vcon?Vlowの関係が判定された場合には、カウンタブロック118がカウント値2を維持するため、ボトムスキップ数も2に維持される。
また、ボトムスキップ数2に従ったスイッチング周期において、Vcon>Vhighの関係が再度判定された場合には、カウンタブロック118が更に1つだけダウンカウントしてそのカウント値が1になる。この場合、基準電圧セレクター120の端子D1、D2、D3の論理値が1,0,0となるので、ボトムスキップ数が1に設定されるとともに、Vhigh、VlowとしてそれぞれVref1、Vref5が選択されることになる。
カウンタブロック118が1つだけアップカウントしてそのカウント値が4になると、基準電圧セレクター120の端子D1、D2、D3の論理値が0,0,1となるので、ボトムスキップ数が4に設定されるとともに、Vhigh、VlowとしてそれぞれVref4、Vref8が選択されことになる。
また、ボトムスキップ数2に従ったスイッチング周期において、Vcon<Vlowの関係が再度判定された場合には、カウンタブロック118が更に1つだけアップカウントしてそのカウント値が5になる。この場合、基準電圧セレクター120の端子D1、D2、D3の論理値が1,0,1となるので、ボトムスキップ数が5に設定されるとともに、Vhigh、VlowとしてそれぞれVref5、接地電位GNDが選択されことになる。
一方、図19から明らかなように、出力電力Poが増加するときのボトムスキップ数と、該出力電力Poが減少するときのボトムスキップ数とを同じ出力電力Poについて比較した場合、前者のボトムスキップ数は後者のボトムスキップ数以上となる。
ボトムスキップ数が多いと、スイッチング周期において、入力側から電力を供給せずに出力側で電力を消費するという状態の期間が相対的に長くなるので、それをリカバーするために次の周期のオン幅が長くなる。従って、図示のように、同じ共振周波数・同じ出力電力Poという条件下でも、出力電力Poが増加する場合のオンオフ幅の方が長くなる傾向を示す。
図20に示すように、共振周期が3.5μsの場合には、最低スイッチング周波数が40KHz以下まで低下する。従って、そのような最低スイッチング周波数で動作する可能性のあるスイッチング電源をLCD−TV用の電源として使用した場合には、スイッチングノイズが赤外線リモコンの搬送波(38kHzなど)に悪影響を与える可能性がある。
このような不都合は、例えば、図14に示すカウンタブロック118におけるアンド回路127を図22に示した最低周波数制限回路に置き換えることで回避することができる。以下、この最低周波数制限回路の構成及び動作について説明する。
ここでの最大ボトムスキップ設定数は、図14のカウンタブロック118の最大カウント数(最大ボトムスキップ数)である5に合わせるようにしている。したがって、上記3ビットのダウンカウンタ部は、Tフリップフロップ149、151のセット端子Sにリセット信号i−resetが入力され、Tフリップフロップ150のリセット端子Rにリセット信号i−resetが入力されるように構成されている。
なお、ontrg信号は、前記したように、図1に示すset信号に基づいてスイッチング素子Qaのターンオン時に発生される300ns程度の短い時間幅を有するパルス信号、もしくはset信号そのものである。
コンパレータ146は、キャパシタC2の充電電圧と、確保したい最長スイッチング周期(例えば、スイッチング周波数45KHzに対応する周期)に対応する基準電圧Vref10とを比較する。そして、Dフリップフロップ147は、ontrg信号がHレベルになるタイミングで、つまり、キャパシタC2の充電電圧がスイッチング周期に対応する値に達するタイミングでコンパレータ146の出力を読み込む。
なお、Dフリップフロップ147が読み込み動作するタイミング(ontrg信号がHレベルになるタイミング)においては、キャパシタC2の放電が開始されるが、コンパレータ146内の信号遅延により前スイッチング周期での比較結果を支障なくDフリップフロップ147に読み込むことが可能である。
ナンド回路148は、一方の入力端子がDフリップフロップ147の出力端子Qに接続されるとともに、出力端子がTフリップフロップ149のクロック入力端子CKに接続され、また、他方の入力端子に前記drv信号を反転した信号であるdrvb信号が入力される。
したがって、Dフリップフロップ147の出力端子QがHレベルになると、前記drv信号がLレベルになるタイミングで、つまり、図1に示すスイッチング素子QaがオフするタイミングでTフリップフロップ149のクロック入力端子CKがHレベルになり、これによって、Tフリップフロップ149〜151からなるカウンタ部がダウンカウントする。
このbmax信号は、図14に示すアンド回路127の出力信号に代えて、アンド回路123に入力され、その結果、カウンタ部125のアップカウント動作が停止される。
このように、上記最低周波数制限回路は、最大ボトムスキップ数を5に初期設定し、スイッチング周期が最長スイッチング周期よりも大きくなる(スイッチング周波数が最低スイッチング周波数より低くなる)状況に応じてその最大ボトムスキップ数を単調減少させるように動作する。なお、減少された最大ボトムスキップ数は、初期リセット信号i−resetが入力されるまで5に戻らない。
P1 一次巻線
S1 二次巻線
P2 補助巻線
Qa スイッチング素子
Qb,Qc スイッチ素子
Q00〜Q15,Q20〜Q24 スイッチ素子
Ci,Co 平滑用キャパシタ
Cr 共振用キャパシタ
C1、C2 キャパシタ
D1 ダイオード
Ti 入力端子
To 出力端子
Ro1,Ro2,Rs 抵抗
1 スイッチング制御回路
3 ボトム検出回路
5 スイッチング幅ボトム制御回路
7 オア回路
9 ワンショット回路
11 リスタート回路
13 フリップフロップ
15 ドライブ回路
17 比較回路
19 帰還回路
51,51’ スイッチング幅生成回路
511 基準オン幅生成回路
513 フリップフロップ
515 基準オンオフ幅生成回路
52,59 インバータ
53,61,69 アンド回路
55 ノア回路
57 フリップフロップ
63,65 遅延回路
67 Dフリップフロップ
71,109 オア回路
73,87,89 インバータ
75,79,91,93,95,97,107 アンド回路
77,81 ノア回路
83,85 フリップフロップ
99,101 遅延回路
103,105 Dフリップフロップ
110 Dフリップフロップ
111 アンド回路
112 インバータ
113 定電流源
114,115 コンパレータ
116,117 Dフリップフロップ
118 第1のカウンタブロック
119 第2のカウンタブロック
120 基準電圧セレクター
121,122 インバータ
123,124,126,127 アンド回路
125 カウンタ部
130,138 インバータ
131,132,133 Tフリップフロップ
134,135,136 排他的オア回路
137,139 アンド回路
140 RSフリップフロップ
141,142,143 インバータ
145 定電流源
146 コンパレータ
147 Dフリップフロップ
148 ナンド回路
149,150,151 Tフリップフロップ
152,153,154 排他的オア回路
155 アンド回路
Claims (10)
- トランスの一次巻線のインダクタンスと共振用キャパシタの共振現象を利用して、共振電圧がボトムを呈するタイミングでスイッチング素子をターンオンさせる擬似共振スイッチング電源装置であって、
前記スイッチング素子のオン幅を検出するオン幅検出回路と、
前記オン幅に基づいて、前記共振電圧のボトムの発生回数を判定するボトム発生回数判定回路と、を備え、
前記オン幅検出回路は、前記オン幅を対応する電圧に変換して出力するように構成され、
前記ボトム発生回数判定回路は、前記オン幅をN〜2N−2(Nは2以上の整数)個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定するように構成され、このボトム発生回数の判定のために、
前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、
前記アップダウンカウンタのカウント値に基づき、前記N〜2N−2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、
前記オン幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、
を備え、
前記判定された回数のボトムが発生したタイミングで前記スイッチング素子をターンオンさせることを特徴とする擬似共振スイッチング電源装置。 - 前記オン幅検出回路は、前記スイッチング素子の駆動信号の発生期間を前記オン幅として検出するように構成されていることを特徴とする請求項1に記載の擬似共振スイッチング電源装置。
- 前記基準時間の個数は、それぞれの前記基準時間が、特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数Mと(M+1)のいずれかの判定及びMと(M−1)のいずれかの判定に使用されるように設定されることを特徴とする請求項1に記載の擬似共振スイッチング電源装置。
- 前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に、前記スイッチング素子を強制的にターンオンさせる手段をさらに備えることを特徴とする請求項1に記載の擬似共振スイッチング電源装置。
- 前記アップダウンカウンタは、スイッチング周期を検出する回路と、該スイッチング周期が所定の最低スイッチング周期以上にならないようにカウント値の上限を低下させる回路とを備えることを特徴とする請求項1に記載の擬似共振スイッチング電源装置。
- トランスの一次巻線のインダクタンスと共振用キャパシタの共振現象を利用して、共振電圧がボトムを呈するタイミングでスイッチング素子をターンオンさせる擬似共振スイッチング電源装置であって、
前記スイッチング素子のオンオフ幅を検出するオンオフ幅検出回路と、
前記オンオフ幅に基づいて、前記共振電圧のボトムの発生回数を判定するボトム発生回数判定回路と、を備え、
前記オンオフ幅検出回路は、前記オンオフ幅を対応する電圧に変換して出力するように構成され、
前記ボトム発生回数判定回路は、前記オンオフ幅をN〜2N−2(Nは2以上の整数)個の所定の基準時間と比較する手段を備えることによりNまでのボトムの発生回数を判定するように構成され、このボトム発生回数の判定のために、
前記スイッチング素子がターンオンもしくはターンオフするタイミングを含むオン期間中に1回カウント動作を行い、そのカウント値を前記ボトムの発生回数として出力するアップダウンカウンタと、
前記アップダウンカウンタのカウント値に基づき、前記N〜2N−2個の基準時間に対応する基準電圧の中から、前記ボトム発生回数を減少させるための判定基準となる第1の基準電圧と、前記ボトム発生回数を増加させるための判定基準となる第2の基準電圧とを選択して出力する基準電圧セレクターと、
前記オンオフ幅に対応する電圧と前記第1、第2の基準電圧との比較に基づいて、前記ボトム発生回数を減少させるべきか増加させるべきかの判断を行い、減少させるべきと判断した場合に前記アップダウンカウンタにダウン動作を指示するとともに、増加させるべきと判断した場合に前記アップダウンカウンタにアップ動作を指示する動作指示回路と、
を備え
前記判定された回数のボトムが発生したタイミングで前記スイッチング素子をターンオンさせることを特徴とする擬似共振スイッチング電源装置。 - 前記オンオフ幅検出回路は、前記スイッチング素子の駆動信号の発生時点から前記共振電圧が1回目のボトムを呈する時点に至る期間を前記オンオフ幅として検出するように構成されていることを特徴とする請求項6に記載の擬似共振スイッチング電源装置。
- 前記基準時間の個数は、それぞれの前記基準時間が、特定の2種のボトム発生回数のいずれかを判定するためにのみに使用される、もしくは特定のボトム回数Mと(M+1)のいずれかの判定及びMと(M−1)のいずかの判定に使用されるように設定されることを特徴とする請求項6に記載の擬似共振スイッチング電源装置。
- 前記共振電圧が1回目のボトムを呈した時点から所定の時間内に2回目のボトムを呈しない場合に、前記スイッチング素子を強制的にターンオンさせる手段をさらに備えることを特徴とする請求項6に記載の擬似共振スイッチング電源装置。
- 前記アップダウンカウンタは、スイッチング周期を検出する回路と、該スイッチング周期が所定の最低スイッチング周期以上にならないようにカウント値の上限を低下させる回路とを備えることを特徴とする請求項6に記載の擬似共振スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011537459A JP5447531B2 (ja) | 2010-03-29 | 2011-03-14 | 擬似共振スイッチング電源装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010075503 | 2010-03-29 | ||
JP2010075503 | 2010-03-29 | ||
PCT/JP2011/055878 WO2011122314A1 (ja) | 2010-03-29 | 2011-03-14 | 擬似共振スイッチング電源装置 |
JP2011537459A JP5447531B2 (ja) | 2010-03-29 | 2011-03-14 | 擬似共振スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011122314A1 JPWO2011122314A1 (ja) | 2013-07-08 |
JP5447531B2 true JP5447531B2 (ja) | 2014-03-19 |
Family
ID=44712035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011537459A Active JP5447531B2 (ja) | 2010-03-29 | 2011-03-14 | 擬似共振スイッチング電源装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5447531B2 (ja) |
WO (1) | WO2011122314A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6037207B2 (ja) * | 2012-07-13 | 2016-12-07 | 富士電機株式会社 | 擬似共振スイッチング電源装置の制御回路 |
JP6015421B2 (ja) * | 2012-12-20 | 2016-10-26 | 富士電機株式会社 | 擬似共振スイッチング電源装置 |
JP6272679B2 (ja) | 2013-11-22 | 2018-01-31 | ローム株式会社 | 電源制御回路、電源装置および電子機器 |
JP5854031B2 (ja) * | 2013-12-11 | 2016-02-09 | Smk株式会社 | スイッチング電源装置 |
WO2016038961A1 (ja) * | 2014-09-11 | 2016-03-17 | シャープ株式会社 | 電源装置 |
JP6447208B2 (ja) * | 2015-02-10 | 2019-01-09 | サンケン電気株式会社 | スイッチング電源装置 |
CN111726006B (zh) | 2019-03-22 | 2023-07-28 | 精工爱普生株式会社 | 电源控制装置、开关电源以及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002171761A (ja) * | 2000-12-04 | 2002-06-14 | Sanken Electric Co Ltd | Dc−dcコンバ−タ |
JP2003143835A (ja) * | 2001-11-01 | 2003-05-16 | Sanken Electric Co Ltd | 直流−直流変換回路及び脈動信号期間設定回路 |
WO2004023634A1 (ja) * | 2002-08-30 | 2004-03-18 | Sanken Electric Co., Ltd. | スイッチング電源装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008245424A (ja) * | 2007-03-27 | 2008-10-09 | Orion Denki Kk | 電源装置 |
-
2011
- 2011-03-14 JP JP2011537459A patent/JP5447531B2/ja active Active
- 2011-03-14 WO PCT/JP2011/055878 patent/WO2011122314A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002171761A (ja) * | 2000-12-04 | 2002-06-14 | Sanken Electric Co Ltd | Dc−dcコンバ−タ |
JP2003143835A (ja) * | 2001-11-01 | 2003-05-16 | Sanken Electric Co Ltd | 直流−直流変換回路及び脈動信号期間設定回路 |
WO2004023634A1 (ja) * | 2002-08-30 | 2004-03-18 | Sanken Electric Co., Ltd. | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011122314A1 (ja) | 2013-07-08 |
WO2011122314A1 (ja) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5447531B2 (ja) | 擬似共振スイッチング電源装置 | |
JP5733605B2 (ja) | スイッチング電源装置 | |
KR101809777B1 (ko) | 컨트롤러, 및 전력 공급기 | |
US8233292B2 (en) | Controllers, systems and methods for controlling power of light sources | |
US7826237B2 (en) | Method and system for efficient power control with multiple modes | |
US9093909B2 (en) | Switching mode power supply and the method thereof | |
JP6131685B2 (ja) | スイッチング電源装置 | |
US8379413B2 (en) | Circuits and methods for controlling power converters including transformers | |
JP5488274B2 (ja) | 半導体集積回路およびスイッチング電源装置 | |
US9024597B2 (en) | System and method for controlling DCM-CCM oscillation in a current-controlled switching mode power supply converter | |
JP6015421B2 (ja) | 擬似共振スイッチング電源装置 | |
KR101274213B1 (ko) | 스위칭 모드 파워 서플라이 및 그 구동 방법 | |
US9287779B2 (en) | Systems and methods for 100 percent duty cycle in switching regulators | |
JP5182503B2 (ja) | スイッチング電源装置 | |
JP2017127109A (ja) | スイッチング電源装置 | |
JP2008245514A (ja) | ダイオード導通デューティ・サイクルを調節する方法及び装置 | |
EP2299579B1 (en) | Extending achievable duty cycle range in DC/DC forward converter with active clamp reset | |
US20110149612A1 (en) | Control Method and Controller with constant output current control | |
CN114553029A (zh) | 集成电路和电源电路 | |
JP5857702B2 (ja) | スイッチング電源装置 | |
US9627988B2 (en) | Switch control circuit and resonant converter including the same | |
JP2007014081A (ja) | スイッチング電源制御用ic | |
US20070139971A1 (en) | Control circuit having programmable waveform for limiting output power of power converter | |
JP4387244B2 (ja) | スイッチング電源装置 | |
JP2023091598A (ja) | 集積回路及び電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5447531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |