JP5440427B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5440427B2 JP5440427B2 JP2010157082A JP2010157082A JP5440427B2 JP 5440427 B2 JP5440427 B2 JP 5440427B2 JP 2010157082 A JP2010157082 A JP 2010157082A JP 2010157082 A JP2010157082 A JP 2010157082A JP 5440427 B2 JP5440427 B2 JP 5440427B2
- Authority
- JP
- Japan
- Prior art keywords
- heat radiating
- heat
- exposed
- semiconductor device
- radiating member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
また、請求項3に記載の発明では、第1の面(3)と、第1の面(3)の反対側に位置する第2の面(4)とを有する半導体装置であって、半導体チップ(5、6)と、半導体チップ(5、6)の裏面(5a、6a)に電気的および熱的に接続された第1放熱部材(9)と、半導体チップ(5、6)の表面(5b、6b)に電気的および熱的に接続された第2放熱部材(10)と、第1放熱部材(9)および第2放熱部材(10)が第1の面(3)および第2の面(4)の両方に露出するように、半導体チップ(5、6)、第1放熱部材(9)、および第2放熱部材(10)を封止したモールド樹脂(11)とを備え、第1放熱部材(9)は、第1の面(3)に露出する第1放熱面(9a)と第2の面(4)に露出する第2放熱面(9b)と、第1放熱面(9a)および第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、第2放熱部材(10)は、第1の面(3)に露出する第3放熱面(10a)と第2の面(4)に露出する第4放熱面(10b)と、第3放熱面(10a)および第4放熱面(10b)に対して角度を持った第2実装面(10c)を有し、半導体チップ(5、6)の裏面(5a、6a)は、第1放熱部材(9)の第1実装面(9c)に電気的および熱的に接続され、半導体チップ(5、6)の表面(5b、6b)は、第2放熱部材(10)の第2実装面(10c)に電気的および熱的に接続されており、半導体チップ(5、6)と外部とを電気的に接続するターミナル(2)を有し、第1の面(3)および第2の面(4)は、ターミナル(2)の並列方向と平行な面であることを特徴とする。
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えばハイブリッド車のインバータ制御に用いられるものである。
図5(a)は、本実施形態に係る半導体装置1の平面図、図5(b)は図5(a)のC−C断面図である。図5(b)に示されるように、第1放熱部材9は、第1の面3に露出する第1放熱面9aと第2の面4に露出する第2放熱面9bとを有し、さらに第2放熱面9bが第1放熱面9a側に凹んだ凹部9dを2つ有している。また、半導体装置1は第3、第4半導体チップ16、17を有している。
図6(a)は、本実施形態に係る半導体装置1の平面図、図6(b)は図6(a)のD−D断面図である。本実施形態では、第1放熱部材9は、第1の面3に露出する第1放熱面9aと第1放熱面9aよりも小さい第2の面4に露出する第2放熱面9bとを有するL字状をなしている。同様に、第2放熱部材10は、第1の面3に露出する第3放熱面10aと第3放熱面10aよりも大きい第2の面4に露出する第4放熱面10bとを有するL字状をなしている。
本実施形態では、第3実施形態と異なる部分についてのみ説明する。図7(a)は、本実施形態に係る半導体装置1の平面図、図7(b)は図7(a)のE−E断面図である。
図8(a)は、本実施形態に係る半導体装置1の平面図、図8(b)は図8(a)のF−F断面図である。図8(b)に示されるように、半導体装置1は3つの放熱部材9、10、18と2つの半導体チップ5、6を備えている。
図9(a)は、本実施形態に係る半導体装置1の平面図、図9(b)は図9(a)のG−G断面図である。
本実施形態では、第6実施形態と異なる部分についてのみ説明する。図10(a)は、本実施形態に係る半導体装置1の平面図、図10(b)は図10(a)のH−H断面図である。
本実施形態では、第6、第7実施形態と異なる部分についてのみ説明する。図11(a)は、本実施形態に係る半導体装置1の平面図、図11(b)は図11(a)のI−I断面図、図11(c)は図11(a)のJ−J断面図である。
本実施形態では、第1〜第8実施形態と異なる部分についてのみ説明する。図12(a)は、本実施形態に係る半導体装置1の製造工程を示した図であり、図12(b)は各放熱部材9、10のうち第2の金型15に押さえつけられる部分を斜線で示した平面図である。なお、以下では、図2に示される半導体装置1を例に説明する。
本実施形態では、第9実施形態と異なる部分についてのみ説明する。図13は、本実施形態に係る半導体装置1の製造工程を示した図である。なお、以下では、図2に示される半導体装置1を例に説明する。
図14は、本実施形態に係る半導体装置1の製造工程を示した図である。なお、以下では、図2に示される半導体装置1を例に説明する。
本実施形態では、第11実施形態と異なる部分についてのみ説明する。図15は、本実施形態に係る半導体装置1の製造工程を示した図である。図15に示されるように、第1の金型14の凹部14aの底部と第1の面3に露出する放熱面9a、10aとの間に弾性シート19を配置し、第2の金型15の凹部15bの底部と第2の面4に露出する放熱面9b、10bとの間に弾性シート19を配置する。
上記各実施形態については、それぞれを組み合わせて実施しても良い。
3 第1の面
4 第2の面
5 第1半導体チップ
5a 第1半導体チップの裏面
5b 第1半導体チップの表面
6 第2半導体チップ
6a 第2半導体チップの裏面
6b 第2半導体チップの表面
9 第1放熱部材
10 第2放熱部材
11 モールド樹脂
Claims (16)
- 第1の面(3)と、前記第1の面(3)の反対側に位置する第2の面(4)とを有する半導体装置であって、
半導体チップ(5、6)と、
前記半導体チップ(5、6)の裏面(5a、6a)に電気的および熱的に接続された第1放熱部材(9)と、
前記半導体チップ(5、6)の表面(5b、6b)に電気的および熱的に接続された第2放熱部材(10)と、
前記第1放熱部材(9)および前記第2放熱部材(10)が前記第1の面(3)および前記第2の面(4)の両方に露出するように、前記半導体チップ(5、6)、前記第1放熱部材(9)、および前記第2放熱部材(10)を封止したモールド樹脂(11)とを備え、
前記第1放熱部材(9)は、前記第1の面(3)に露出する第1放熱面(9a)と前記第2の面(4)に露出する第2放熱面(9b)と、前記第1放熱面(9a)および前記第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、
前記第2放熱部材(10)は、前記第1の面(3)に露出する第3放熱面(10a)と前記第2の面(4)に露出する第4放熱面(10b)と、前記第3放熱面(10a)および前記第4放熱面(10b)に対して角度を持った第2実装面(10c)を有し、
前記半導体チップ(5、6)の裏面(5a、6a)は、前記第1放熱部材(9)の前記第1実装面(9c)に電気的および熱的に接続され、前記半導体チップ(5、6)の表面(5b、6b)は、前記第2放熱部材(10)の前記第2実装面(10c)に電気的および熱的に接続されており、
前記第1放熱部材(9)および前記第2放熱部材(10)は、前記第1放熱面(9a)、前記第2放熱面(9b)、第3放熱面(10a)、および前記第4放熱面(10b)を除いて前記モールド樹脂(11)により被覆されていることを特徴とする半導体装置。 - 前記第1実装面(9c)は前記第1放熱面(9a)および前記第2放熱面(9b)に対して垂直になっており、
前記第2実装面(10c)は前記第3放熱面(10a)および前記第4放熱面(10b)に対して垂直になっていることを特徴とする請求項1に記載の半導体装置。 - 第1の面(3)と、前記第1の面(3)の反対側に位置する第2の面(4)とを有する半導体装置であって、
半導体チップ(5、6)と、
前記半導体チップ(5、6)の裏面(5a、6a)に電気的および熱的に接続された第1放熱部材(9)と、
前記半導体チップ(5、6)の表面(5b、6b)に電気的および熱的に接続された第2放熱部材(10)と、
前記第1放熱部材(9)および前記第2放熱部材(10)が前記第1の面(3)および前記第2の面(4)の両方に露出するように、前記半導体チップ(5、6)、前記第1放熱部材(9)、および前記第2放熱部材(10)を封止したモールド樹脂(11)とを備え、
前記第1放熱部材(9)は、前記第1の面(3)に露出する第1放熱面(9a)と前記第2の面(4)に露出する第2放熱面(9b)と、前記第1放熱面(9a)および前記第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、
前記第2放熱部材(10)は、前記第1の面(3)に露出する第3放熱面(10a)と前記第2の面(4)に露出する第4放熱面(10b)と、前記第3放熱面(10a)および前記第4放熱面(10b)に対して角度を持った第2実装面(10c)を有し、
前記半導体チップ(5、6)の裏面(5a、6a)は、前記第1放熱部材(9)の前記第1実装面(9c)に電気的および熱的に接続され、前記半導体チップ(5、6)の表面(5b、6b)は、前記第2放熱部材(10)の前記第2実装面(10c)に電気的および熱的に接続されており、
前記半導体チップ(5、6)と外部とを電気的に接続するターミナル(2)を有し、前記第1の面(3)および前記第2の面(4)は、前記ターミナル(2)の並列方向と平行な面であることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置の製造方法であって、
前記半導体チップ(5、6)が前記第1放熱部材(9)および前記第2放熱部材(10)に実装されたものを用意し、凹部(14a)を有する第1の金型(14)において前記凹部(14a)の底部に、前記第1の面(3)に露出する面(9a、10a)を接触させ、凹部(15a)を有する第2の金型(15)の底部において前記凹部(15a)の底部に、前記第2の面(4)に露出する面(9b、10b)を接触させて前記各金型(14、15)で挟み込み、前記各金型(14、15)内に前記モールド樹脂(11)を流し込むようになっており、
前記第1の金型(14)として、前記各放熱部材(9、10)のうち前記第1の面(3)に露出する面(9a、10a)の外縁部(9h、10j)に接するように、前記凹部(14a)の底部にさらに凹部(14b)が設けられたものを用いると共に、前記第2の金型(15)として、前記各放熱部材(9、10)のうち前記第2の面(4)に露出する面(9b、10b)の外縁部(9i、10h)に接するように、前記凹部(15a)の底部にさらに凹部(15b)が設けられたものを用いることを特徴とする半導体装置の製造方法。 - 前記第1放熱部材(9)および前記第2放熱部材(10)のうちいずれかまたは両方として、前記第1の面(3)に露出する面(9a、10a)および前記第2の面(4)に露出する面(9b、10b)が、前記第1放熱部材(9)および前記第2放熱部材(10)の中央部における前記第1の面(3)および前記第2の面(4)に平行な断面よりも大きくされたものを用いることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第1放熱部材(9)は、前記第1の面(3)に露出する第1放熱面(9a)と前記第1放熱面(9a)よりも小さい前記第2の面(4)に露出する第2放熱面(9b)とを有するL字状をなしており、
前記第2放熱部材(10)は、前記第1の面(3)に露出する第3放熱面(10a)と前記第3放熱面(10a)よりも大きい前記第2の面(4)に露出する第4放熱面(10b)とを有するL字状をなしており、
前記半導体チップ(5、6、16、17)を複数有し、
前記複数の半導体チップ(5、6、16、17)の一つの裏面が前記第1放熱部材(9)のうち前記第1放熱面(9a)の反対側の第1実装面(9e)に電気的および熱的に接続され、当該半導体チップの表面が前記第2放熱部材(10)のうち前記第4放熱面(10b)の反対側の第2実装面(10d)に電気的および熱的に接続されており、
前記複数の半導体チップ(5、6、16、17)の一つは、少なくとも、前記第1放熱部材(9)のうち前記第2放熱面(9b)に対して角度を持った第3実装面(9f)と前記第2放熱部材(10)のうち前記第4放熱面(10b)に対して角度を持った第4実装面(10e)との間、および、前記第1放熱部材(9)のうち前記第1放熱面(9a)に対して角度を持った第5実装面(9g)と前記第2放熱部材(10)のうち前記第3放熱面(10a)に対して角度を持った第6実装面(10f)との間のいずれかに電気的および熱的に接続されていることを特徴とする請求項1または2に記載の半導体装置。 - 前記第3実装面(9f)は前記第2放熱面(9b)に対して、前記第4実装面(10e)は前記第4放熱面(10b)に対して、前記第5実装面(9g)は前記第1放熱面(9a)に対して、前記第6実装面(10f)は前記第3放熱面(10a)に対してそれぞれ垂直になっていることを特徴とする請求項6に記載の半導体装置。
- 前記半導体チップ(5、6)を2つ有し、さらに、第3放熱部材(18)を有しており、
前記第2放熱部材(10)は、前記第2実装面(10c)の反対側に第3実装面(10g)を有し、
前記第3放熱部材(18)は、前記第1の面(3)に露出する第5放熱面(18a)と、前記第2の面(4)に露出する第6放熱面(18b)と、前記第5放熱面(18a)および前記第6放熱面(18b)に対して角度を持った第4実装面(18c)を有し、
前記第1放熱部材(9)、前記第2放熱部材(10)、前記第3放熱部材(18)は一直線上に配置されており、
前記2つの半導体チップ(5、6)のうち一方の裏面(5a)が前記第1実装面(9c)に電気的および熱的に接続され、表面(5b)が前記第2実装面(10c)に電気的および熱的に接続されており、
前記2つの半導体チップ(5、6)のうち他方の裏面(6a)が前記第3実装面(10g)に電気的および熱的に接続され、表面(6b)が前記第4実装面(18c)に電気的および熱的に接続されていることを特徴とする請求項1または2に記載の半導体装置。 - 前記第4実装面(18c)は前記第5放熱面(18a)および前記第6放熱面(18b)に対して垂直になっていることを特徴とする請求項8に記載の半導体装置。
- 前記半導体チップ(5、6)を2つ有し、さらに、第3放熱部材(18)を有しており、
前記第1放熱部材(9)は、前記第1の面(3)に露出する第1放熱面(9a)と前記第2の面(4)に露出する第2放熱面(9b)と、前記第1放熱面(9a)および前記第2放熱面(9b)に対して角度を持った第1実装面(9c)を有し、
前記第2放熱部材(10)は、前記第1の面(3)に露出する第3放熱面(10a)と、前記第3放熱面(10a)に対して角度を持った第2実装面(10c)を有し、
前記第3放熱部材(18)は、前記第2の面(4)に露出する第4放熱面(18b)と、前記第4放熱面(18b)に対して角度を持った第3実装面(18c)を有し、
前記2つの半導体チップ(5、6)のうち一方の裏面(5a)が前記第1実装面(9c)に電気的および熱的に接続され、表面(5b)が前記第2実装面(10c)に電気的および熱的に接続されており、
前記2つの半導体チップ(5、6)のうち他方の裏面(6a)が前記第3実装面(18c)に電気的および熱的に接続され、表面(6b)が前記第1実装面(9c)に電気的および熱的に接続されていることを特徴とする請求項1に記載の半導体装置。 - 前記第3放熱部材(18)は、前記第1の面(3)に露出する第5放熱面(18a)を有していることを特徴とする請求項10に記載の半導体装置。
- 前記第2放熱部材(10)は、前記第2の面(4)に露出する第6放熱面(10b)を有していることを特徴とする請求項11に記載の半導体装置。
- 前記第1実装面(9c)は前記第1放熱面(9a)および前記第2放熱面(9b)に対して垂直になっており、
前記第2実装面(10c)は前記第3放熱面(10a)に対して垂直になっており、
前記第3実装面(18c)は前記第4放熱面(18b)に対して垂直になっていることを特徴とする請求項10ないし12のいずれか1つに記載の半導体装置。 - 前記第1放熱部材(9)および前記第2放熱部材(10)が前記第1の面(3)および前記第2の面(4)の両方に露出しており、
前記半導体チップ(5、6)と外部とを電気的に接続するターミナル(2)を有し、
前記第1放熱部材(9)は、前記半導体チップ(5、6)が実装される面(9c)と該面の反対側の面(9j)を貫通する貫通孔(9k)を有しており、
前記ターミナル(2)は、前記ターミナル(2)の一部が前記ターミナル(2)の側面に設けられた絶縁層(2a)を介して前記貫通孔(9k)に配置され、一端側(2b)が前記半導体チップ(5、6)に電気的に接続されると共に、他端側(2c)が前記モールド樹脂(11)から露出して外部に電気的に接続されるようになっていることを特徴とする請求項1または2に記載の半導体装置。 - 前記各金型(14、15)の間に弾性シート(19)を配置し、前記各金型(14、15)で前記弾性シート(19)を挟みつつ、前記第1の面(3)に露出する面(9a、10a)と前記第2の面(4)に露出する面(9b、10b)とを挟み込むことを特徴とする請求項4または5に記載の半導体装置の製造方法。
- 前記第1の金型(14)の前記凹部(14a)の底部と前記第1の面(3)に露出する面(9a、10a)との間に弾性シート(19)を配置し、前記第2の金型(15)の前記凹部(15b)の底部と前記第2の面(4)に露出する面(9b、10b)との間に弾性シート(19)を配置することを特徴とする請求項4または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010157082A JP5440427B2 (ja) | 2010-07-09 | 2010-07-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010157082A JP5440427B2 (ja) | 2010-07-09 | 2010-07-09 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008134005A Division JP2009283656A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010219569A JP2010219569A (ja) | 2010-09-30 |
JP5440427B2 true JP5440427B2 (ja) | 2014-03-12 |
Family
ID=42977993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010157082A Expired - Fee Related JP5440427B2 (ja) | 2010-07-09 | 2010-07-09 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5440427B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5959285B2 (ja) * | 2012-04-18 | 2016-08-02 | 株式会社東芝 | 半導体モジュール |
JP6058353B2 (ja) * | 2012-11-02 | 2017-01-11 | 株式会社東芝 | 半導体装置 |
DE112018006380T5 (de) * | 2017-12-14 | 2020-08-27 | Autonetworks Technologies, Ltd. | Schaltungsanordnung und elektrischer Verteilerkasten |
DE112018008167T5 (de) * | 2018-11-26 | 2021-08-12 | Mitsubishi Electric Corporation | Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung |
JP7254156B2 (ja) * | 2018-11-26 | 2023-04-07 | 三菱電機株式会社 | 半導体パッケージ、及び、半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3627738B2 (ja) * | 2001-12-27 | 2005-03-09 | 株式会社デンソー | 半導体装置 |
JP4019989B2 (ja) * | 2003-03-26 | 2007-12-12 | 株式会社デンソー | 半導体装置 |
JP2008042007A (ja) * | 2006-08-08 | 2008-02-21 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
-
2010
- 2010-07-09 JP JP2010157082A patent/JP5440427B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010219569A (ja) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7204770B2 (ja) | 両面冷却型パワーモジュールおよびその製造方法 | |
US9455215B2 (en) | Semiconductor device and method for manufacturing the same | |
US7919854B2 (en) | Semiconductor module with two cooling surfaces and method | |
JP4885046B2 (ja) | 電力用半導体モジュール | |
JP2007184525A (ja) | 電子機器装置 | |
CN110771027B (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
JP5440427B2 (ja) | 半導体装置およびその製造方法 | |
JP5836298B2 (ja) | 半導体装置 | |
JP2009283656A (ja) | 半導体装置およびその製造方法 | |
JP2019153752A (ja) | 半導体装置 | |
JP7555257B2 (ja) | 電気回路体、電力変換装置、および電気回路体の製造方法 | |
CN111587528B (zh) | 功率半导体装置 | |
US8174097B2 (en) | Electric sub-assembly | |
JP5188602B2 (ja) | インバータ | |
JP2015119121A (ja) | パワー半導体装置 | |
JP7059714B2 (ja) | 電力変換装置及び電力変換装置の製造方法 | |
CN111354710A (zh) | 半导体装置及其制造方法 | |
JP5793295B2 (ja) | 半導体装置 | |
JP4535004B2 (ja) | 両面冷却型半導体装置 | |
JP2013135161A (ja) | 半導体装置およびその製造方法 | |
JP2012238749A (ja) | 半導体装置 | |
JP2017028131A (ja) | パッケージ実装体 | |
US7750448B2 (en) | Semiconductor package and method for manufacturing the same | |
CN115206905B (zh) | 半导体装置和使用该半导体装置的半导体模块 | |
EP3264454A1 (en) | Power module and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5440427 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |