[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5330697B2 - 機能素子のパッケージ及びその製造方法 - Google Patents

機能素子のパッケージ及びその製造方法 Download PDF

Info

Publication number
JP5330697B2
JP5330697B2 JP2008013249A JP2008013249A JP5330697B2 JP 5330697 B2 JP5330697 B2 JP 5330697B2 JP 2008013249 A JP2008013249 A JP 2008013249A JP 2008013249 A JP2008013249 A JP 2008013249A JP 5330697 B2 JP5330697 B2 JP 5330697B2
Authority
JP
Japan
Prior art keywords
functional element
sealing member
silicon substrate
element package
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008013249A
Other languages
English (en)
Other versions
JP2008263166A (ja
Inventor
幸人 佐藤
フロメル ヨーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008013249A priority Critical patent/JP5330697B2/ja
Priority to EP08722666.8A priority patent/EP2062293A4/en
Priority to KR1020097018282A priority patent/KR101048085B1/ko
Priority to CN2008800090922A priority patent/CN101663748B/zh
Priority to US12/531,552 priority patent/US8164180B2/en
Priority to PCT/JP2008/055347 priority patent/WO2008123165A1/en
Publication of JP2008263166A publication Critical patent/JP2008263166A/ja
Application granted granted Critical
Publication of JP5330697B2 publication Critical patent/JP5330697B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Description

本発明は、マイクロエレクトロメカニカルシステム（MEMS）技術を応用した可動部、検出部を有する機能素子のパッケージ及びその製造方法に関する。
従来から、シリコン基板上に微細加工技術によって可動部や検出部を有する機能素子が形成されているＭＥＭＳデバイスが知られている。このＭＥＭＳデバイスは、シリコン基板に半導体プロセスにより一括加工によって形成できるというその製法上の特徴から小型化が容易なだけではなく、高機能、低消費電力、低コスト、高信頼性等の多くの利点を有するので、近年精力的に開発が進められてきている。
このＭＥＭＳデバイスは、すでに自動車や携帯電話に搭載する加速度センサ、角速度センサ、傾斜角センサや流量センサ、圧力センサ、ディスプレイ用の光スイッチ、プロジェクタ用の光スキャナ等の部品として実用化され、又はそのＭＥＭＳデバイスのサンプルを出荷するレベルにまで完成されてきている。
これらの機能素子は薄膜や狭ギャップ等のシリコン微細構造や微細な配線から構成され、外部温度の変動、外部湿度の変動、パーティクル等の変動があったり、汚染されたりすると、その動作が不安定になるため、その安定した動作を確保、維持するための対策として機能素子を密封封止し、外界から完全に遮断して機能素子を保護する形態とするためにパッケージ化されている。
その機能素子の内部の気密封止空間はその種類によって異なり、その気密封止空間が減圧されていたり、気密封止空間に不活性ガスが充填されている場合がある。
一般に、高速で振動動作する角速度センサや光スキャナ等に使用されるＭＥＭＳデバイス等の場合、動作抵抗として作用する気体の粘性抵抗を低減するために減圧封止される。
この気密封止パッケージの機能、形態には、内部の機能素子を保護、性能の維持を図るばかりではなく、機能素子を静電力、電磁力、圧電素子等によって駆動するための電極を気密封止空間の外に引き出すこと、小型であること、実装しやすいこと等も要求される。
パッケージ化されたＭＥＭＳデバイスのプリント基板等への実装方法として、ワイヤボンディング方法やフリップチップボンディング方法が知られている（例えば、特許文献１、特許文献２参照）。
図１（ａ）、（ｂ）はワイヤボンディングによる実装方法の一例を示している。この図１（ａ）、（ｂ）において、符号１はシリコン基板、符号２はシリコン基板１に形成された可動部又は検出部を有する機能素子、符号３は封止部材、符号４は機能素子２から引き出された配線部、符号５は気密封止空間である。
ここでは、配線部４には酸化膜又はスリット等によってシリコン基板１から絶縁分離された一部が用いられている。配線部４は封止部材３との接合部を経由して気密封止空間５の外側に引き出されている。符号６は気密封止空間５から外に引き出された配線部４の上部露呈部４’に形成された電極パット、符号７はボンディングワイヤを示している。ボンディングワイヤ７は配線の自由度が高く、また、信頼性も高くてかつ低コストでのプリント基板（図示を略す）等への実装が可能であるので、従来から広く用いられている。
図２はフリップチップボンディングによる実装方法の一例を示している。この図２において、符号１１はシリコン基板、符号１２はシリコン基板１１に形成された可動部又は検出部を有する機能素子、符号１３は封止部材、符号１４は機能素子１２から引き出された配線部、符号１５は気密封止空間である。
ここでは、配線部１４には酸化膜又はスリット等によってシリコン基板１１から絶縁分離されたシリコン基板１１の一部が用いられている。符号１６は気密封止空間１５からシリコン基板１１を貫通して外部に引き出された配線部、符号１７は気密封止空間１５から外部に引き出された配線部１６に形成されたアンダーバンプメタル、符号１８はバンプを示している。
そのフリップチップボンディング実装方法は機能素子１２から引き出された配線部１６をパッケージ化されたＭＥＭＳデバイスの表面に配置するのでワイヤボンディング実装方法のように、ＭＥＭＳデバイスのチップ周辺部に実装範囲が広がることがないため、プリント基板等へのＭＥＭＳデバイスのチップ実装面積を小さくすることが可能である。
なお、出願人は、本発明に関する類似の出願として、気密封止された振動ミラーの電極パットとベース基板のリード端子とをはんだボールを介して電気的に接続する光走査装置を出願している（特開2005-43612号）。
特開2005ー109221号公報 特開2005ー341162号公報
ところで、ワイヤボンディング実装方法では、ボンディングワイヤ７をシリコン基板１の外側に向かって引き出すため、ＭＥＭＳデバイスチップの実装領域がＭＥＭＳデバイスチップよりも更に外側に広がり、このＭＥＭＳデバイスチップを部品として用いて、各種回路素子が配置されたプリント基板等の回路素子間の狭い設置空間に多数のＭＥＭＳデバイスチップを高密度に実装するような場合には限界がある。
その一方、フリップチップボンディング実装方法では、機能素子１２から引き出された配線部１４をパッケージ化されたＭＥＭＳデバイスの表面に配置する構造を形成すること自体が難しく、たとえば、気密封止空間１５からシリコン基板１１を貫通させて電極を埋め込む場合、埋め込み電極とシリコン基板１１の界面の欠陥や熱膨張係数の差からリークが発生する可能性が避けられない。
また、シリコン基板１１に貫通孔を形成するために、高密度プラズマによるドライエッチング方法が用いられている。しかしながら、機能素子１２を形成するシリコン基板１１、又はこのシリコン基板１１に接合する封止部材１３は通常数100um（数１００ミクロンメートル）の厚さであることが多い。このため、エッチングに多大な時間を要する。従って、同時に多数枚のシリコン基板１１をエッチング処理できない場合、そのＭＥＭＳデバイスチップの製造コストが高くなる。これに加えて、耐性を有するエッチングマスクの種類、厚さの選定に制限がある。
さらに、電極を形成するために貫通孔を導電性の金属材料で充填しなければならず、その場合、真空中で溶融状態の金属を貫通孔に接触させて充填したり、又は溶融状態の金属を液滴吐出させて充填しなければならない。このため、融点の低い金属材料を使わなければならず、電極に用いる金属材料が制限される。
貫通電極を形成しないで、機能素子パッケージの表面のバンプに配線を接続するため、フリップチップボンディング実装方法とワイヤボンディング実装方法とを併用する実装方法が提案されている。
図３（ａ）、（ｂ）はフリップチップボンディング実装方法とワイヤボンディング実装方法との併用実装方法の一例を示している。
その図３（ａ）、（ｂ）において、符号２１はシリコン基板、符号２２はシリコン基板２１に形成されて可動部又は検出部を有する機能素子、符号２３は封止部材、符号２４は機能素子２２から引き出された配線部、符号２５は気密封止空間である。
ここでは、配線部２４には酸化膜又はスリット等でシリコン基板２１から絶縁分離されたシリコン基板の一部が用いられている。配線部２４は、封止部材２３との接合部を経由して気密封止空間２５の外側に引き出されている。符号２６は気密封止空間２５から外に引き出された配線部２４の上部露呈部２４’に形成された電極パット、符号２７は封止部材２３の表面２３’に形成された電極パット、符号２８は電極パット２７上に形成されたバンプ、符号２９は電極パット２７と電極パット２６とを接続するボンディングワイヤを示している。なお、符号３０はボンディングワイヤ２９を保護するための保護樹脂材料である。
この図３に示す構造を採用することにより、ワイヤボンディング実装方法の長所である配線自由度、信頼性の高さとフリップチップボンディング実装方法の長所である実装領域がＭＥＭＥＳ素子のチップ外に広がらないという長所を併有させることができる。
しかしながら、この図３に示す実装方法では、ボンディングワイヤ２９を固定、保護するための保護樹脂材料３０が必要となり、また、この保護樹脂材料３０が封止部材２３の上面２３’よりも盛り上がらざるを得ず、上面２３’に形成されているバンプ２８を使っての回路基板（図３（ｂ）参照）等への実装の際に邪魔になり、バンプ側の実装高さを高精度に設定することが難しく、信頼性の確保が難しい。なお、その図３（ｂ）において、Ｐｒはプリント回路基板、Ｐｒ’は引き出し配線部である。
本発明は、上記の事情に鑑みて為されたもので、ワイヤボンディング実装方法とフリップチップボンディング実装方法とを併用して配線の自由度と実装領域の拡大防止とを図った場合に生じる不具合を簡単な構成で解消できかつ信頼性の確保を図ることのできる機能素子パッケージを提供することにある。
本発明の請求項１に記載の機能素子パッケージは、可動部又は検知部を有する機能素子が形成されているシリコン基板と、該シリコン基板に接合されかつ前記機能素子を気密に封止する封止部材と、前記機能素子に接続されて気密封止空間から外部に引き出された引き出し配線部とを有する機能素子パッケージにおいて、前記封止部材はその高さ方向に段部が設けられ、該段部から前記封止部材の上面にわたって前記引き出し配線部とは異なる接続配線部が形成され、前記封止部材の上面に存在する接続配線部にバンプが形成され、前記気密封止空間から外部に向けて引き出された引き出し配線部は、導電性部材に接続され、該導電性部材は前記封止部材の上面以外のかつ前記気密封止空間の側の段部の箇所において前記段部に形成された接続配線部に接続されていることを特徴とする。
本発明の請求項２に記載の機能素子パッケージは、前記導電性部材がボンディングワイヤであることを特徴とする。
本発明の請求項３に記載の機能素子パッケージは、前記封止部材の上面から前記段部にかけて形成されている周壁が傾斜していることを特徴とする。
本発明の請求項４に記載の機能素子パッケージは、前記封止部材の上面から前記段部にかけて形成されている周壁が傾斜し、前記封止部材の周壁であってかつ前記段部から前記引き出し配線部の上部露呈部に至るまでの周壁が垂直になっていることを特徴とする。
本発明の請求項５に記載の機能素子パッケージは、前記段部が前記封止部材の端部に形成されていることを特徴とする。
本発明の請求項６に記載の機能素子パッケージは、前記段部が前記封止部材の貫通口の周囲に形成されていることを特徴とする。
本発明の請求項７に記載の機能素子パッケージは、前記段部に存在する配線部と前記引き出し配線部とを接続するボンディングワイヤを保護する樹脂材料が、前記封止部材の上面よりも盛り上がらないようにして前記貫通口に充填されていることを特徴とする。
本発明の請求項８に記載の機能素子パッケージは、前記封止部材がガラスで形成されていることを特徴とする。
本発明の請求項９に記載の機能素子パッケージは、前記封止部材がシリコン材料で形成されていることを特徴とする。
本発明の請求項１０に記載の機能素子パッケージは、前記気密封止空間が減圧されていることを特徴とする。
本発明の請求項１１に記載の機能素子パッケージは、前記気密封止空間に不活性ガスが充填されていることを特徴とする。
本発明の請求項１２に記載の機能素子パッケージは、前記機能素子が形成されているシリコン基板と前記封止部材とが中間接着層を介して接合されていることを特徴とする。
請求項１３に記載の機能素子パッケージの製造方法は、前記機能素子が形成されているシリコン基板と前記封止部材とが直接接合されている。
請求項１４に記載の機能素子パッケージの製造方法は、可動部又は検知部を有する機能素子が形成されているシリコン基板と、該シリコン基板に接合されかつ前記機能素子を気密に封止する封止部材と、前記機能素子に接続されて気密封止空間から外部に引き出された引き出し配線部とを有し、前記封止部材はその高さ方向に段部が設けられ、該段部から前記封止部材の上面にわたって前記引き出し配線部とは異なる接続配線部が形成され、前記封止部材の上面に存在する接続配線部にバンプが形成され、前記気密封止空間から外部に向けて引き出された引き出し配線部は、導電性部材に接続され、該導電性部材は前記封止部材の上面以外のかつ前記気密封止空間の側の段部の箇所において前記段部に形成された接続配線部４６に接続されている機能素子パッケージの製造方法であって、
前記封止部材の上面と前記段部との間にかけて形成されている周壁を傾斜面とするために、該周壁を異方性ウエットエッチングにより形成することを特徴とする。
請求項１５に記載の機能素子パッケージの製造方法は、前記気密封止空間と前記段部とをシリコンを異方性エッチングすることによって同時に形成することを特徴とする。
請求項１６に記載の機能素子パッケージの製造方法は、請求項１に記載の封止部材に相当する領域部が多数個形成されているウエハ盤と機能素子を含む多数の微細構造が形成されているウエハ盤とを接合して多数の機能素子パッケージ部を有する接合ウエハ盤を製作する工程と、これらの機能素子パッケージ部を有する接合ウエハ盤を機能素子パッケージ部の形状輪郭線に沿って切断する工程と、からなることを特徴とする。
請求項１に記載の発明によれば、可動部又は検知部を有する機能素子が形成されているシリコン基板と、該シリコン基板に接合されかつ前記機能素子を気密に封止する封止部材と、前記機能素子に接続されて気密封止空間から外部に引き出された引き出し配線部とを有する機能素子パッケージにおいて、前記封止部材はその高さ方向に段部が設けられ、該段部から前記封止部材の上面にわたって前記引き出し配線部とは異なる接続配線部が形成され、前記封止部材の上面に存在する接続配線部にバンプが形成され、前記気密封止空間から外部に向けて引き出された引き出し配線部は、導電性部材に接続され、該導電性部材は前記封止部材の上面以外のかつ前記気密封止空間の側の段部の箇所において前記段部に形成された接続配線部に接続されているので、導電性部材が機能素子パッケージの外方に張り出さないことになり、小型の回路基板への高密度の実装を低コストでかつ信頼性を高くして実現できるという効果を奏する。
請求項２に記載のように、導電性部材にボンディングワイヤを用いると、ワイヤボンディング実装方法とフリップチップボンディング実装方法とを併用して配線の自由度と実装領域の拡大防止とを図った場合に生じる不具合を簡単な構成で解消できかつ信頼性の確保を図ることができる。
請求項３に記載の発明によれば、段部から封止部材の上面にかけての接続配線部の成膜時のカバレジが良好でかつ導通不良の発生を低減できるため、信頼性の高い実装を実現できるという効果を奏する。
請求項４に記載の発明によれば、封止部材の上面から段部にかけて形成されている周壁が傾斜し、封止部材の周壁であってかつ段部から引き出し配線部の上部露呈部に至るまでの周壁が垂直に形成されているので、段部から封止部材の上面にかけての接続配線部の成膜時のカバレジが良好でかつ導通不良の発生を低減できると共に、上部露呈部への充填剤の充填量も少なくできるので、実装コストを抑えることができるという効果を奏する。
請求項５に記載の発明によれば、段部を封止部材の端部に形成することにしたので、封止部材の製造コストの低減を図ることができる。
請求項６に記載の発明によれば、段部が封止部材の貫通口に形成されているので、樹脂や導電性接着剤等の充填剤が上面から盛り上がらないように、充填剤の充填量を加減できるという効果を奏する。
また、貫通口の周囲の段部に充填剤の余剰分が溜まり、封止部材の表面まで盛り上がることも防止され、機能素子パッケージのプリント回路基板への実装時にプリント回路基板等に対する高さ方向の実装を高精度に確保できる。
請求項７に記載の発明によれば、ボンディングワイヤを保護する樹脂材料の封止部材の上面から盛り上がらないように充填しているので、プリント回路基板等への高さ方向の実装精度をより一層確保できる。
請求項８に記載の発明によれば、封止部材がガラスで形成されているので、光スキャナや光スイッチなどの光を用いる機能素子が使用できることになり、機能素子パッケージの適用範囲が広がるという効果を奏する。
請求項９に記載の発明によれば、封止部材がシリコンで形成されているので、加工が容易となり、低コストで精度の高い機能素子パッケージを提供できるという効果を奏する。
請求項１０に記載の発明によれば、気密封止空間が減圧されているので、気体の粘性抵抗が小さくなり、機能素子を高速、高精度に動作させることができるという効果を奏する。
請求項１１に記載の発明によれば、気密封止空間に不活性ガスが充填されているので、共振特性の鋭さを意味するQ値（クオリティファクター）を低く抑えることができることになり、動作制御がし易いという効果を奏する。
請求項１２に記載の発明によれば、接合に対する接合面の平坦性や清浄度の要求仕様が高くないため、基板材料、加工形状への対応範囲が広いという効果を奏する。
請求項１３に記載の発明によれば、シリコン基板と封止部材とを直接接合するので、機能素子と封止部材との間の距離に高精度を要するアプリケーションへの適用が可能となるという効果を奏する。
請求項１４に記載の発明によれば、壁部の傾斜面形成工程で多くの枚数の封止部材をバッチ処理できるので、製造コストを低減できるという効果を奏する。
請求項１５に記載の発明によれば、気密封止空間と段部とをシリコン基板を異方性エッチングによって同時に形成することにしたので、複数の製造工程で多くの枚数をバッチ処理できるため、製造コストを大幅に低減できるという効果を奏する。
請求項１６に記載の発明によれば、請求項１に記載の封止部材に相当する領域部が多数個形成されているウエハ盤と機能素子を含む多数の微細構造が形成されているウエハ盤と接合して多数の機能素子パッケージ部を有する接合ウエハ盤を製作する工程と、これらの機能素子パッケージ部を有する接合ウエハ盤を機能素子パッケージ部の形状輪郭線に沿って切断して個別の機能素子を形成する工程とからなるので、多数の機能素子パッケージを一括して接合・加工できることになり、製造コストを大幅に低減できるという効果を奏する。
以下に、本発明に係わる機能素子パッケージ及びその製造方法の発明の実施の形態を図
面を参照しつつ説明する。
（実施例１）
図４Ａ（ｂ）は本発明の第１実施例に係わる機能素子パッケージの断面図である。その図４Ａ（ｂ）において、符号41a、41bはシリコン基板である。このシリコン基板41a、41bは厚さ1umの熱酸化膜41ｃを介して接合されており、その全体の厚さは200umであり、その電気抵抗は低抵抗である。
そのシリコン基板41aには可動部４２が形成されている。この可動部４２はシリコン基板41aをドライエッチング処理により貫通切断することにより形成される。
シリコン基板41aの表面には厚さ1umの熱酸化膜（図示せず）が形成された封止部材43が熱酸化膜を介して直接接合されている。この封止部材43は厚さ525umのシリコン基板からなる。
この封止部材43には、可動部42が動作するための深さ200umの揺動空間（気密封止空間）43aと、可動部42を駆動する電極を外部に引き出すための貫通口43ｂとが形成されている。この揺動空間４３ａと貫通口４３ｂとは高密度プラズマを用いてドライエッチング処理により形成される。
また、封止部材43を接合するシリコン基板４１ａの接合面４１ａ’と反対側のシリコン基板41bの接合面４１ａ”には封止部材41が陽極接合されている。この封止部材４１は厚さ300umのパイレックス（登録商標）ガラス基板からなる。可動部42はこれらの２個の封止部材43、41によって密封封止され、内部は減圧状態に保持されている。
可動部42には低抵抗性のシリコン基板からなる引き出し配線部44が接続されている。この引き出し配線部44はシリコン基板41aに貫通形成された幅50umのスリット（図示せず）と熱酸化膜41ｃとによってシリコン基板41a、41ｂとから絶縁分離されている。
貫通口43ｂはその封止部材４３の揺動空間４３ａを除く部分に形成されている。貫通口43ｂは大径開口４３ｂ’と小径開口４３ｂ”とからなる。揺動空間４３ａから外に引き出された引き出し配線部44は封止部材43との接合面４１ａ’を経由してその一部が揺動空間４３ａの外側に引き出されている。
揺動空間４３ａから外に引き出された引き出し配線部44の一部は小径開口43ｂ”に臨んで上部露呈部４４’となっている。この上部露呈部４４’には、メタルマスクを用いてスパッタリング処理により成膜された金属薄膜としての電極パット45が形成されている。
貫通口43ｂの周壁には、接合面から200umの高さの部分にステップ（段部）43ｃが高密度プラズマを用いてドライエッチング処理により形成されている。この貫通口４３ｂの周壁の一部には、図４Ａ（ａ）に示すように、ステップ４３ｃから封止部材43の上面４３’に渡って金属薄膜としての接続配線部46が形成されている。なお、この接続配線部４６は、メタルマスクを用いてスパッタリング処理により成膜することにより形成した。
ステップ４３ｃの配線端末46’と電極パット45とはボンディングワイヤ47により接続されている。その貫通口43ｂはこのボンディングワイヤ４７を覆う保護樹脂49により充填されている。封止部材43の上面４３’の配線端末46”にはAu-Sn合金からなるバンプ48が形成されている。機能素子パッケージは、図４Ａ（ｃ）に示すように、このバンプ４８を介してプリント基板Ｐｒに実装して接合される。このように、気密封止空間４３ａから外部に引き出された引き出し配線部４４はボンディングワイヤ４７を介して気密封止空間４３ａの側に折り返されて段部４３ｃに形成された接続配線部４６に接続されている。
次に図４Ａ、図４Ｂに示す段部ステップ付きの封止部材43の製造方法を図５を用いて説明する。
まず、図５（ａ）に示す両面をミラー研磨した厚さ525umのシリコン基板51の一方の面Ｓ１にレジスト膜52をパターンニングする。このパターンは揺動空間４３ａと小径開口４３ｂ”の形状に対応するパターンである。次に、図５（ｂ）に示すようにこのレジスト膜５２をマスクとしてSF６とC4F8ガスを用いて深さ200umまで高密度プラズマエッチング処理を行った。これにより、揺動空間４３ａに対応する凹処４３ａ’と小径開口４３ｂ”に対応する凹処（小径開口に用いた符号と同一符号を付す）とが形成される。
次に、図５（ｃ）に示すように、O2アッシング処理によってレジスト膜５２を除去した。次に、図５（ｄ）に示すようにシリコン基板５１の他方の面Ｓ２にレジスト膜53をパターンニングにより形成した。このレジスト膜53のパターンは大径開口４３ｂ’に対応する形状である。
次に、図５（ｅ）に示すようにレジスト膜５４’を有する補助シリコン基板54にシリコン基板５１の一方の面Ｓ１をレジスト膜５４’を介して貼り付けた。
次に、図５（ｆ）に示すように、補助シリコン基板54に貼り付けられたシリコン基板51をレジスト膜53をマスクとしてSF６とC4F8ガスを使って深さ325umまで高密度プラズマエッチング処理を行った。
このプラズマエッチング処理は小径開口（凹所）４３ｂ”が目視確認できる時点で停止した。次に図示を略すアセトン中に補助シリコン基板54を一体に有するシリコン基板５１を浸漬して、補助シリコン基板54を取り外すと共に、貫通口４３ｂが形成されたシリコン基板51を洗浄して、図５（ｇ）に示す貫通口４３ｂが形成されたシリコン基板51を得た。ついで、図５（ｈ）に示すように、1000℃のウエットO2中でこのシリコン基板５１を処理することによって、シリコン基板５１の全面に熱酸化膜55を形成した。
これらの図５（ｆ）から図５（ｈ）までに示す処理によりステップ（段部）４３ｃが形成される。
次に、図５（i）に示すように、貫通口４３ｂのステップ４３ｃから封止部材４３の上面４３’に渡って接続配線部４６をスパッタリング処理により形成した。この接続配線部４６にはアルミニウム（Ａｌ）材料を用いた。また、スパッタリング処理の際に、接続配線部形成箇所以外の封止部材４３の箇所をメタルマスクした。
図６（ａ）はその図５（i）に示すシリコン基板５１の表面図、図６（ｂ）はその図５（i）に示すシリコン基板５１の裏面図である。
次に、シリコン基板４１ｂと一体でかつ機能素子４２が形成されているシリコン基板41aに封止部材４３を接合した。次に、封止部材４１を図５（ｊ）に示すようにシリコン基板４１ｂに接合した。そのシリコン基板４１ａに封止部材４３を接合する方法として、ここでは熱酸化膜５５を介して直接接合する構成とした。
この熱酸化膜５５を介して機能素子４２が形成されているシリコン基板41aに接合する構成の代わりに、接合面４１ａ’の平坦性や清浄性が確保できない場合、気密封止が可能な他の手法、例えば、ガラスフリット等の中間層を介して接合する方法を採用することも可能である。
また、接合雰囲気の圧力を調節することによって、揺動空間４３ａ内の圧力を任意に設定可能である。ついで、図５（ｋ）に示すように、Ａu−Ｓn合金を用いてバンプ４８を形成すると共に、ボンディングワイヤ４７を形成した。最後に、貫通口４３ｂを図４Ａ（ａ）、図４Ａ（ｂ）に示すように、保護樹脂４９により充填した。
図４Ｂ（ｄ）は機能素子パッケージの変形例を示し、導電性部材としてボンディングワイヤ４７を用いる代わりに、導電性部材４７’として導電性接着剤又は電気メッキ等により形成された金属薄膜を用いて引き出し配線部４４と接続配線部４６とを接続する構成としたものである。なお、バンプ４８はＡu−Ｓｎ合金の他にＰｂ／Ｓｎ合金、鉛フリー材料（Ｓｎ／Ａｇ、Ｓｎ／Ｃu）等を用いることができる。
図４Ｂ（ｅ）は気密封止空間４３ａから引き出し配線部４４を外部に引き出すための変形例を示す説明図である。この変形例では、引き出し配線部４４にはアルミニウム（Ａｌ）材料が用いられている。ここでは、シリコン基板４１ａは封止部材４４”を介して封止部材４３に接合されている。この封止部材４４”には低融点ガラスが用いられている。
この変形例によれば、封止部材４３とシリコン基板４１ａとの間に隙間Ｈを確保できる。その結果、ボンディングワイヤ４７を保護する樹脂材料を貫通口４３ｂに注入した際、樹脂材料が隙間Ｈに浸透することになり、樹脂材料が封止部材４３の上面４３’から盛り上がるのを防止できる。
その結果、封止部材４３とプリント回路基板Ｐｒとの間隔を高精度に確保できる。従って、この図４Ｂ（ｅ）に示す機能素子パッケージは、機能素子パッケージの実装精度が高精度に要求される光機能素子搭載機器等に好適である。
（実施例２）
図７（ａ）、（ｂ）は本発明の第２実施例に係わる機能素子パッケージの説明図である。
その図７（ａ）、（ｂ）において、符号61a、61bはシリコン基板である。このシリコン基板61a、61bは厚さ1umの熱酸化膜61ｃを介して接合されており、その全体の厚さは200umであり、その電気抵抗は低抵抗である。
シリコン基板61aには可動部６２が形成されている。この可動部62はドライエッチング処理によりシリコン基板６１ａを貫通切断することにより形成される。
シリコン基板61aの表面には厚さ1umの熱酸化膜（図示せず）が形成された封止部材６３が熱酸化膜を介して接合されている。この封止部材６３は厚さ525umのシリコン基板からなる。この封止部材63はガラスフリットを介してシールガラス接合されている。
この封止部材63には可動部62が動作するための深さ200umの揺動空間（気密封止空間）63aと、可動部62を駆動する電極を外部に引き出すための貫通口63ｂとが形成されている。この揺動空間６３ａと貫通口６３ｂとはKOH水溶液を使った異方性エッチングにより形成される。
また、封止部材63を接合するシリコン基板６１ａの接合面６１ａ’と反対側のシリコン基板61bの接合面６１ａ”には封止部材6１が陽極接合されている。この封止部材６１は厚さ300umのパイレックス（登録商標）ガラス基板からなる。可動部６2はこれらの２個の封止部材６３、６1によって密封封止され、内部は減圧状態に保持されている。
可動部６２には 同じ低抵抗性のシリコン基板からなる引き出し配線部64が接続されている。この引き出し配線部64はシリコン基板61aに貫通形成された幅50umのスリット（図示せず）と酸化膜61ｃとによってシリコン基板61a、61ｂから絶縁分離されている。
貫通口６３ｂは封止部材６３の気密封止空間６３ａを除く部分に形成されている。貫通口６3ｂは大径開口６３ｂ’と小径開口６３ｂ”とからなる。揺動空間６３ａから外に引き出された引き出し配線部６4は封止部材６3との接合面６１ａ’を経由してその一部が揺動空間６３ａの外側に引き出されている。
揺動空間６３ａから外に引き出された引き出し配線部６4の一部は小径開口６3ｂ”に臨んで上部露呈部６４’となっている。この上部露呈部６４’には、メタルマスクを用いてスパッタリング処理により成膜された金属薄膜としての電極パット６5が形成されている。
大径開口６3ｂ’はテーパ壁部を有する。このテーパ壁部の傾斜角度は例えば54.7度である。この貫通口６３ｂには接合面６１ａ’から200umの高さの部分にステップ（段部）63ｃがKOH水溶液を使って異方性エッチング処理により形成されている。また、テーパ壁部の一部にはステップ６３ｃから封止部材63の上面６３’にかけてメタルマスクを用いてスパッタ処理により成膜された金属薄膜としての接続配線部66が形成されている。
ステップ６３ｃの配線端末66’と電極パット65とは導電性部材としてのボンディングワイヤ67により接続されている。なお、この実施例２では、その貫通口63ｂはこのボンディングワイヤ６７を覆う保護樹脂により充填されていない。封止部材63の上面６３’の配線端末66”にはAu-Sn合金からなるバンプ68が形成されている。機能素子パッケージはこのバンプ６８を介してプリント基板（図示を略す）に実装接合される。
次に図７に示すステップ付きの封止部材６3の製造方法を図８を用いて説明する。なお、図８は、説明の便宜のため、１個の貫通口を形成する場合を示している。
まず、図８（ａ）に示すように、厚さ525umのシリコン基板71の両面をミラー研磨して、その研磨面の全面にSiH4とアンモニアガスを用いて低圧CVD法によって厚さ100nm（ナノメータ）のSiN膜72を形成する。
次に、図８（ｂ）に示すように、シリコン基板71の一方の面Ｓ１のSiN膜７２を、揺動空間６３ａと小径開口６３ｂ”の形状に対応するようにパターンニングする。
次に、図８（ｃ）に示すように、このSiN膜７２をマスクとして80℃、30wt%のKOH水溶液を用いて深さ200umまで異方性エッチング処理を行った。これにより、揺動空間６３ａに対応する凹処６３ａ’と小径開口６３ｂ”に対応する凹処（小径開口と同一符号で示す）とが形成される。
次に、熱燐酸処理によって、図８（ｄ）に示すようにシリコン基板７１からSiN膜７２を除去した。次に、図８（ｅ）に示すように再度SiH4とアンモニアガスを用いて低圧CVD法により厚さ100nmのSiN膜74を形成する。
次に、図８（ｆ）に示すように、一方の面Ｓ１と反対側の他方の面Ｓ２のＳiＮ膜７４を、大径開口６３ｂ’の形状に対応するようにパターンニングする。
次に、図８（ｇ）に示すように、シリコン基板71をSiN膜74をマスクとして80℃、30wt%のKOH水溶液を使って深さ325umまで異方性エッチング処理を行った。
このエッチング処理は小径開口６３ｂ”が目視確認できる時点で停止した。なお、エッチング停止時点で、貫通口６３ｂにはSiN膜７４が形成されているので、かつ、そのSiN膜７４が形成されている箇所でエッチング処理を停止するので、大径開口６３ｂ’と小径開口６３ｂ”の境界形状がKOH水溶液のエッチング処理により乱れることを防止できる。
次に、図８（ｈ）に示すように、熱燐酸処理でSiN膜７４を除去し、エッチング処理を行ったシリコン基板71を洗浄した。次に、図８（i）に示すように、1000℃のウエットO2中で処理してシリコン基板７１の全面に熱酸化膜75を形成した。
次に、図８（ｊ）に示すように、貫通口６３ｂのステップ６３ｃから封止部材６３の上面６３’に渡って接続配線部７６をアルミニウム（Ａｌ）材料を用いてスパッタリング処理することによって形成した。なお、スパッタリング処理の際に、接続配線部以外の箇所への膜形成を防止するため、メタルマスクを用いて封止部材６３をマスクした。
図９（ａ）はこのようにして作製された封止部材63の表面図を示し、図９（ｂ）はこのようにして作製された封止部材63の裏面図を示している。
このようにして作製された封止部材63を機能素子が形成されているシリコン基板61aに接合する方法として、ここでは熱酸化膜７５を介して直接接合する方法を用いた。
しかしながら、熱酸化膜７５を介する接合方法の代わりに、接合面６１ａ’の平坦性や清浄性が十分確保できる場合、気密封止が可能な他の手法、たとえば、ガラスフリット等の中間層を介して接合する方法を採用することも可能である。
なお、このようにして作成された封止部材６３を機能素子が形成されているシリコン基板に接合する工程は、実施例１と同様であるので、その詳細な説明は省略する。
（実施例３）
図１０は本発明の第３の実施例に係わる機能素子パッケージの断面図である。その図１０において、符号81a、81bはシリコン基板である。このシリコン基板８１ａ、８１ｂは厚さ1umの熱酸化膜81ｃを介して接合されており、その全体の厚さ200umであり、その電気抵抗は低抵抗である。そのシリコン基板８１ａには可動部82が形成されている。この可動部８２はシリコン基板81aをドライエッチング処理により貫通切断することにより形成される。
シリコン基板81aの表面には厚さ1umの熱酸化膜（図示せず）が形成された封止部材８３が熱酸化膜を介して接合されている。この封止部材８３は厚さ525umのシリコン基板からなる。
この封止部材83には、可動部82が動作するための深さ200umの揺動空間（気密封止空間）83aと可動部82を駆動する電極を外部に引き出すための貫通口83ｂとが形成されている。この揺動空間（気密封止空間）83aは高密度プラズマを用いてドライエッチング処理により形成される。貫通口83ｂは高密度プラズマを使ったドライエッチングとKOH水溶液を用いた異方性エッチングとの組み合わせにより形成されている。
また、封止部材83を接合する接合面８１ａ’と反対側のシリコン基板81bの接合面８１ａ”には封止部材８１が陽極接合されている。この封止部材８１は厚さ300umのパイレックス（登録商標）ガラス基板からなる。可動部82はこれらの２個の封止部材83、81によって密封封止され、内部は減圧状態に保持されている。
可動部82には、低抵抗性のシリコン基板８１ａと同じ低抵抗性を有するシリコン基板からなる引き出し配線部84が接続されている。この引き出し配線部84はシリコン基板81aに貫通形成された幅50umのスリット（図示せず）と酸化膜81ｃとによってシリコン基板81a、81ｂから絶縁分離されている。
貫通口８３ｂは封止部材８３の気密封止空間８３ａを除く部分に形成されている。この貫通口８３ｂは小径開口８３ｂ”と大径開口８３ｂ’とから構成されている。引き出し配線部８４は封止部材83との直接の接合面８１ａ’を経由して揺動空間８３ａの外側に引き出されている。揺動空間８３ａから外に引き出された引き出し配線部84の一部は小径開口８３ｂ”に臨んで上部露呈部８４’となっている。この上部露呈部８４’にはメタルマスクを使ってスパッタリング処理により成膜された金属薄膜としての電極パット85が形成されている。
大径開口83ｂ’の周壁には接合面８１ａ’から200umの高さの部分にステップ（段部）83ｃが高密度プラズマを使ってドライエッチング処理により形成されている。また、この貫通口８３ｂの周壁の一部にはステップ８３ｃから封止部材83の上面８３’にかけてメタルマスクを使ってスパッタ成膜された金属薄膜としての接続配線部86が形成されている。
ステップ８３ｃの接続配線部８６の配線端末86’と電極パット85とは導電性部材としてのボンディングワイヤ87により接続されている。
貫通口83ｂの内部はこのボンディングワイヤ８７を覆う保護樹脂89により充填されている。封止部材83の上面８３’の配線端末86”にはAu-Sn合金のバンプ88が形成されている。機能素子パッケージはこのバンプ８８を介してプリント基板（図示を略す）に実装して接合される。
この第３実施例のステップ付き封止部材83の製造方法は、第１実施例のステップ付き封止部材の製造方法と第２実施例のステップ付き封止部材の製造方法とを組み合わせることによって可能であるので、その詳細な説明は省略する。
（実施例４）
図１１は本発明の第４実施例に係わる機能素子パッケージの断面図である。その図１１において、符号91a、91bはシリコン基板である。このシリコン基板91a、91bは厚さ1umの熱酸化膜91ｃを介して接合されており、その全体の厚さは200umであり、その電気抵抗は低抵抗である。
そのシリコン基板９１ａには可動部９２が形成されている。この可動部９２はシリコン基板91aをドライエッチング処理により貫通切断することにより形成される。
シリコン基板91aの表面には厚さ1umの熱酸化膜（図示せず）が形成された封止部材93が酸化膜を介して直接接合されている。この封止部材93は厚さ525umのシリコン基板からなる。
この封止部材93には、可動部92が動作するための深さ200umの揺動空間（気密封止空間）93aが高密度プラズマを使ったドライエッチング処理により形成されている。
この封止部材９３には、可動部92を駆動する電極（後述する）を外部に露呈させるための切り欠き部93ｂが高密度プラズマを使ってのドライエッチングとKOH水溶液を使っての異方性エッチングとの組み合わせにより形成されている。
この切り欠き部93ｂは、ウエハの状態で実施例３と同様の製造方法により形成された封止部材９３の貫通口をダイシング手段によって切断分割することにより形成することができる。すなわち、揺動空間９３ａに対応する凹所が貫通口を挟んで対称位置に形成されたシリコン基板（図示を略す）を中央から分割することにより、２個の封止部材９３が形成される。
封止部材93が接合された接合面９１ａ’と反対側のシリコン基板91bの接合面９１ａ”には封止部材91が陽極接合されている。この封止部材９１は厚さ300umのパイレックス（登録商標）ガラス基板からなる。可動部92はこれら２個の封止部材93、91によって密封封止され、内部は減圧状態に保持されている。
可動部92には、シリコン基板９１ａと同じ低抵抗性のシリコン基板からなる引き出し配線部94が接続されている。この引き出し配線部94はシリコン基板91aに貫通形成された幅50umのスリット（図示せず）と酸化膜91ｃとによってシリコン基板91a、91ｂから絶縁分離されている。
この引き出し配線部９４は、封止部材93との直接の接合面９１ａ’を経由して揺動空間９３ａの外側に引き出されている。揺動空間９３ａから外に引き出された引き出し配線部94は切り欠き部９３ｂに臨んで上部露呈部９４’となっている。この上部露呈部９４’にはメタルマスクを使ってスパッタリング処理により成膜された金属薄膜としての電極パット95が形成されている。
切り欠き部93ｂの周壁には接合面９１ａ’から200umの高さの部分にステップ（段部）93ｃが高密度プラズマを使ってドライエッチング処理により形成されている。この切り欠き部９３ｂの周壁の一部にはステップ９３ｃから封止部材93の上面９３’にかけてメタルマスクを使ってスパッタリング処理により成膜された金属薄膜としての接続配線部96が形成されている。
ステップ９３ｃの接続配線部９６の配線端末96’と電極パット95とは導電性部材としてのボンディングワイヤ97により接続されている。封止部材93の上面９３’の配線端末96”にはAu-Sn合金のバンプ98が形成されている。機能素子パッケージは同様にこのバンプ９８を介してプリント基板（図示を略す）に実装接合される。
この実施例１ないし実施例４によれば、機能素子パッケージが導電性部材とバンプによるフリップチップボンディングとの長所を併有するので、低コストかつ信頼性を有する長所を確保できる。
また、気密封止空間から引き出された引き出し配線部に接続される導電性部材が気密封止空間の存在する方向に向かって折り返されているので、機能素子パッケージの外方に張り出ることがなく、その結果、小型のプリント基板への実装の高密度化を図ることができる。
（実施例５）
次に、傾斜ステップ付の封止部材63の他の製造方法を図１２を参照しつつ説明する。なお、図１２は、説明の便宜のため、１個の貫通口を形成する場合を示している。
まず、図１２（ａ）に示すように、両面をミラー研磨した厚さ525umのシリコン基板101の全面にSiH4とアンモニアガスとを用いて低圧CVD法により厚さ100nmのSiN膜102を形成する。
次に、図１０（ｂ）に示すように、シリコン基板101の両面のSiN膜１０２を両面アライナーとレジストとを用いて揺動空間６３ａと貫通口６３ｂの形状と、実装面側の形状とに対応するパターンを形成するためのパターニング処理を行った。
次に、図１２（ｃ）に示すように、この両面SiN膜１０２をマスクとして80℃、30wt%のKOH水溶液を使って両側から同時に貫通口６３ｂが形成されるまで異方性エッチング処理を行った。ここで、エッチング終了時点では大径開口６３ｂ’と小径開口６３ｂ”との境界形状がKOH水溶液でエッチングされて乱れるため、あらかじめ、ワイヤボンディングのためのステップ６３ｃが得られるようにマスク寸法を設計しておくことが望ましい。
次に、図１２（ｄ）に示すように、熱燐酸処理によってSiN膜１０２を全面除去し、エッチング処理により貫通口６３ｂ、凹所６３ａ’が形成されたシリコン基板101を洗浄する。次に、図１２（ｅ）に示すように、貫通口６３ｂ、凹所６３ａ’が形成されたシリコン基板101を1000℃のウエットO2中で処理して、シリコン基板１０１の全面に熱酸化膜104を形成して、封止部材６３を形成する。最後に、図１２（ｆ）に示すように、貫通口６３ｂのステップ６３ｃから封止部材６３の上面６３’に渡ってメタルマスクを用いてスパッタリング処理により接続配線部６６を形成する。
このようにして作成された封止部材６３を機能素子が形成されているシリコン基板に接続する工程以降は、実施例１と同様であるので、その詳細な説明は省略する。
（実施例６）
図１３、図１４は封止部材４３をシリコン基板にウエハレベルの段階で接合して機能素子パッケージを製造する工程の説明図である。図１３（ａ）、図１３（ｂ）において、符号111は封止部材４３に相当する領域部が４３ｚが多数個形成されている円形状ウエハ盤である。この領域部４３ｚには図４（ａ）に示す気密封止空間４３ａ、貫通口４３ｂ等の微細構造が形成されているが、図１３（ａ）、図１３（ｂ）では、その微細構造は省略されている。
また、図１３（ａ）、図１３（ｂ）において、符号１１２は、図４に示すシリコン基板４１ａ、４１ｂ、封止部材４１に相当する領域部４３ｚ’が多数個形成されている円形状ウエハ盤である。シリコン基板41ａには可動部４２、引き出し配線部４４等の微細構造が形成されているが、図１３（ａ）、図１３（ｂ）では、その微細構造の詳細は省略されている。
これらの円形状ウエハ盤１１１、１１２は、圧力調節空間内で気密に封止接合され、多数個の機能素子パッケージ部４３ｚ”を有する接合ウエハ盤１１４が図１３（ｂ）に示すように形成される。これらの機能素子パッケージ部４３ｚ”を有する接合ウエハ盤１１４を機能素子パッケージ部４３ｚ”の形状輪郭線４３ｙに沿って切断することにより、多数個の機能素子パッケージ１２２を一括して大量に形成できる。その図１４には、その1個の機能素子パッケージ１２２が拡大されて示されている。その接合ウエハ盤１１４の切断には、ダイシング手段又はへき開手段を用いる。
このように、封止部材４３をシリコン基板にウエハレベルの段階で接合する構成とすることにより、より一層製造コストの低減を図ることができる。
本発明に係わる機能素子パッケージは、デジタル複写機、レーザプリンタ等の書込系に用いられる光走査装置、又は、バーコードリーダー、スキャナー等の読み取り装置を含むシリコン微細加工技術によって製造されプリント基板等に実装されるMEMSデバイスに応用できる。
従来のワイヤボンディングによる機能素子パッケージの実装方法の一例を示す説明図であって、（ａ）は（ｂ）に示すＡ−Ａ’線に沿う機能素子パッケージの断面図、（ｂ）は（ａ）に示す機能素子パッケージの表面図である。 従来のフリップチップボンディングによる機能素子のパッケージの実装方法の一例を示す説明図であって、機能素子パッケージの断面図である。 従来のフリップチップボンディング実装方法とワイヤボンディング実装方法との併用実装方法の一例を示す機能素子パッケージの説明図であって、（ａ）はプリント基板への実装前の機能素子パッケージの状態を示す断面図であり、（ｂ）はプリント基板への実装後の機能素子パッケージの状態を示す断面図である。 本発明の実施例１に係わる機能素子パッケージの説明図であって、（ａ）はその平面図、（ｂ）は（ａ）に示すＢ−Ｂ’線に沿う断面図、（ｃ）は（ｂ）に示す機能素子パッケージをプリント基板に実装した状態を示す断面図である。 図４Ａに示す実施例の変形例を示し、（ｄ）は図４Ａ（ｂ）に示す機能素子パッケージの変形例を示す部分断面図、（ｅ）は図４Ａ（ｂ）に示す機能素子パッケージの別の変形例を示す断面図である。 本発明の実施例１に係わる機能素子パッケージの封止部材の製造工程の説明図であり、図５（i）は図６（ａ）のＣ−Ｃ’線に沿う断面図を示している。 図５（i）に示す接続配線部が形成された封止部材の説明図であって、（ａ）はその封止部材の表面図、（ｂ）は図５（i）に示す接続配線部が形成された封止部材の裏面図である。 本発明の実施例２に係わる機能素子パッケージの説明図であり、（ａ）はその表面図であり、（ｂ）は（ａ）に示すＤ−Ｄ’線に沿う断面図である。 本発明の実施例２に係わる機能素子パッケージの封止部材の製造工程の説明図であり、図８（ｊ）は図９（ａ）のＥ−Ｅ’線に沿う断面図を示している。 図５（ｊ）に示す接続配線部が形成された封止部材の説明図であって、（ａ）はその表面図であり、（ｂ）はその裏面図である。 本発明の実施例３に係わる機能素子パッケージの断面構造を示す説明図である。 本発明の実施例４に係わる機能素子パッケージの断面構造を示す説明図である。 本発明の実施例５に係わる機能素子パッケージの封止部材の製造工程の説明図である。 本発明の実施例６に係わる機能素子パッケージの封止部材の製造工程の説明図であって、（ａ）は多数の封止部材が形成された円形状ウエハ盤と多数の微細構造が形成されたウエハ盤との接合前の状態を示す斜視図であり、（ｂ）は両円形状ウエハ盤が接合された接合ウエハ盤を示す斜視図である。 図１３（ｂ）に示す接合ウエハ盤を示す平面図であり、1個の封止部材が拡大して示されている。
符号の説明
４２…可動部
４３…封止部材
４４…引き出し配線部
４６…接続配線部
４７…ボンディングワイヤ
４８…バンプ
４１ａ…シリコン基板
４３ａ…揺動空間（気密封止空間）
４３ｃ…ステップ（段部）
４３’…上面

Claims (16)

  1. 可動部又は検知部を有する機能素子が形成されているシリコン基板と、該シリコン基板に接合されかつ前記機能素子を気密に封止する封止部材と、前記機能素子に接続されて気密封止空間から外部に引き出された引き出し配線部とを有する機能素子パッケージにおいて、
    前記封止部材はその高さ方向に段部が設けられ、該段部から前記封止部材の上面にわたって前記引き出し配線部とは異なる接続配線部が形成され、前記封止部材の上面に存在する接続配線部にバンプが形成され、前記気密封止空間から外部に向けて引き出された引き出し配線部は導電性部材に接続され、該導電性部材は前記封止部材の上面以外のかつ前記気密封止空間の側の段部の箇所において前記段部に形成された接続配線部に接続されていることを特徴とする機能素子パッケージ。
  2. 前記導電性部材がボンディングワイヤであることを特徴とする請求項１に記載の機能素子パッケージ。
  3. 前記封止部材の上面から前記段部にかけて形成されている周壁が傾斜していることを特徴とする請求項２に記載の機能素子パッケージ。
  4. 前記封止部材の上面から前記段部にかけて形成されている周壁が傾斜し、前記封止部材の周壁であってかつ前記段部から前記引き出し配線部の上部露呈部に至るまでの周壁が垂直になっていることを特徴とする請求項２に記載の機能素子パッケージ。
  5. 前記段部が前記封止部材の端部に形成されていることを特徴とする請求項２に記載の機能素子パッケージ。
  6. 前記段部が前記封止部材の貫通口の周囲に形成されていることを特徴とする請求項２に記載の機能素子パッケージ。
  7. 前記段部に存在する接続配線部と前記引き出し配線部とを接続するボンディングワイヤを保護する樹脂材料が、前記封止部材の上面よりも盛り上がらないようにして前記貫通口に充填されていることを特徴とする請求項６に記載の機能素子パッケージ。
  8. 前記封止部材がガラスで形成されていることを特徴とする請求項１又は請求項２に記載の機能素子パッケージ。
  9. 前記封止部材がシリコン材料で形成されていることを特徴とする請求項１又は請求項２に記載の機能素子パッケージ。
  10. 前記気密封止空間が減圧されていることを特徴とする請求項１又は請求項２に記載の機能素子パッケージ。
  11. 前記気密封止空間に不活性ガスが充填されていることを特徴とする請求項１又は請求項２に記載の機能素子パッケージ。
  12. 前記機能素子が形成されているシリコン基板と前記封止部材とが中間接着層を介して接合されていることを特徴とする請求項１又は請求項２に記載の機能素子パッケージ。
  13. 前記機能素子が形成されているシリコン基板と前記封止部材とが直接接合されていることを特徴とする請求項１又は請求項２に記載の機能素子パッケージ。
  14. 可動部又は検知部を有する機能素子が形成されているシリコン基板と、該シリコン基板に接合されかつ前記機能素子を気密に封止する封止部材と、前記機能素子に接続されて気密封止空間から外部に引き出された引き出し配線部とを有し、前記封止部材はその高さ方向に段部が設けられ、該段部から前記封止部材の上面にわたって前記引き出し配線部とは異なる接続配線部が形成され、前記封止部材の上面に存在する接続配線部にバンプが形成され、前記気密封止空間から外部に向けて引き出された引き出し配線部は導電性部材に接続され、該導電性部材は前記封止部材の上面以外のかつ前記気密封止空間の側の段部の箇所において前記段部に形成された接続配線部に接続されている機能素子パッケージの製造方法であって、
    前記封止部材の上面と前記段部との間にかけて形成されている周壁を傾斜面とするために、該周壁を異方性ウエットエッチングにより形成することを特徴とする機能素子パッケージの製造方法。
  15. 前記気密封止空間と前記段部とをシリコンを異方性エッチングすることによって同時に形成することを特徴とする請求項１４に記載の機能素子パッケージの製造方法。
  16. 請求項１に記載の封止部材に相当する領域部が多数個形成されているウエハ盤と機能素子を含む多数の微細構造が形成されているウエハ盤とを接合して多数の機能素子パッケージ部を有する接合ウエハ盤を製作する工程と、これらの機能素子パッケージ部を有する接合ウエハ盤を機能素子パッケージ部の形状輪郭線に沿って切断する工程と、からなることを特徴とする機能素子パッケージの製造方法。
JP2008013249A 2007-03-19 2008-01-24 機能素子のパッケージ及びその製造方法 Expired - Fee Related JP5330697B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008013249A JP5330697B2 (ja) 2007-03-19 2008-01-24 機能素子のパッケージ及びその製造方法
EP08722666.8A EP2062293A4 (en) 2007-03-19 2008-03-17 PACKAGING OF A FUNCTIONAL MEMBER AND MANUFACTURING METHOD THEREFOR
KR1020097018282A KR101048085B1 (ko) 2007-03-19 2008-03-17 기능성 소자 패키지 및 그 제조 방법
CN2008800090922A CN101663748B (zh) 2007-03-19 2008-03-17 功能元件封装及其制造方法
US12/531,552 US8164180B2 (en) 2007-03-19 2008-03-17 Functional element package and fabrication method therefor
PCT/JP2008/055347 WO2008123165A1 (en) 2007-03-19 2008-03-17 Functional element package and fabrication method therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007070292 2007-03-19
JP2007070292 2007-03-19
JP2008013249A JP5330697B2 (ja) 2007-03-19 2008-01-24 機能素子のパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008263166A JP2008263166A (ja) 2008-10-30
JP5330697B2 true JP5330697B2 (ja) 2013-10-30

Family

ID=39830663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013249A Expired - Fee Related JP5330697B2 (ja) 2007-03-19 2008-01-24 機能素子のパッケージ及びその製造方法

Country Status (6)

Country Link
US (1) US8164180B2 (ja)
EP (1) EP2062293A4 (ja)
JP (1) JP5330697B2 (ja)
KR (1) KR101048085B1 (ja)
CN (1) CN101663748B (ja)
WO (1) WO2008123165A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
TWI397157B (zh) * 2009-12-28 2013-05-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
DE102013217146A1 (de) * 2013-08-28 2015-03-05 Carl Zeiss Smt Gmbh Optisches Bauelement
JP6520299B2 (ja) * 2015-03-27 2019-05-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
US10737933B2 (en) * 2016-04-05 2020-08-11 University Of Florida Research Foundation, Incorporated Flush-mount micromachined transducers
CN206671737U (zh) * 2016-12-30 2017-11-24 深圳市光峰光电技术有限公司 一种电子装置、色轮结构及投影装置
US11174157B2 (en) * 2018-06-27 2021-11-16 Advanced Semiconductor Engineering Inc. Semiconductor device packages and methods of manufacturing the same
JP2021021876A (ja) * 2019-07-30 2021-02-18 セイコーエプソン株式会社 光源モジュールおよびプロジェクター
CN118715715A (zh) * 2022-03-11 2024-09-27 株式会社村田制作所 谐振装置以及谐振装置的制造方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079508A (en) * 1975-08-13 1978-03-21 The Board Of Trustees Of The Leland Stanford Junior University Miniature absolute pressure transducer assembly and method
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP3462026B2 (ja) * 1997-01-10 2003-11-05 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
US6291884B1 (en) * 1999-11-09 2001-09-18 Amkor Technology, Inc. Chip-size semiconductor packages
US6526653B1 (en) * 1999-12-08 2003-03-04 Amkor Technology, Inc. Method of assembling a snap lid image sensor package
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US7121402B2 (en) * 2003-04-09 2006-10-17 Reactive Nano Technologies, Inc Container hermetically sealed with crushable material and reactive multilayer material
JP4044265B2 (ja) * 2000-05-16 2008-02-06 三菱電機株式会社 パワーモジュール
US6214644B1 (en) * 2000-06-30 2001-04-10 Amkor Technology, Inc. Flip-chip micromachine package fabrication method
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US6849916B1 (en) * 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6342406B1 (en) * 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
AUPR245101A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method (WSM04)
US6465280B1 (en) * 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
US6559530B2 (en) * 2001-09-19 2003-05-06 Raytheon Company Method of integrating MEMS device with low-resistivity silicon substrates
US6974970B2 (en) * 2002-01-17 2005-12-13 Silecs Oy Semiconductor device
JP2003243560A (ja) * 2002-02-13 2003-08-29 Nec Kyushu Ltd 半導体装置
US7002225B2 (en) * 2002-05-24 2006-02-21 Northrup Grumman Corporation Compliant component for supporting electrical interface component
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
US6970491B2 (en) * 2002-10-30 2005-11-29 Photodigm, Inc. Planar and wafer level packaging of semiconductor lasers and photo detectors for transmitter optical sub-assemblies
JP3614840B2 (ja) * 2002-11-28 2005-01-26 沖電気工業株式会社 半導体装置
JP2004248243A (ja) * 2002-12-19 2004-09-02 Murata Mfg Co Ltd 電子部品およびその製造方法
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
US20040259325A1 (en) * 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP2005043612A (ja) 2003-07-28 2005-02-17 Ricoh Co Ltd 光走査装置、光書込装置及び画像形成装置
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
JP2005109221A (ja) 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
KR100541087B1 (ko) * 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4535778B2 (ja) 2004-05-26 2010-09-01 京セラ株式会社 デバイス装置の製造方法
US7608534B2 (en) * 2004-06-02 2009-10-27 Analog Devices, Inc. Interconnection of through-wafer vias using bridge structures
TWI236111B (en) * 2004-06-30 2005-07-11 Ind Tech Res Inst Apparatus and method for wafer level packaging
US7351641B2 (en) * 2004-08-12 2008-04-01 Tessera, Inc. Structure and method of forming capped chips
US7061099B2 (en) * 2004-09-30 2006-06-13 Intel Corporation Microelectronic package having chamber sealed by material including one or more intermetallic compounds
JP5118811B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
JP2006196619A (ja) * 2005-01-12 2006-07-27 Sanyo Electric Co Ltd 電子装置及びその製造方法
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7495462B2 (en) * 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
JP2006303061A (ja) * 2005-04-19 2006-11-02 Sony Corp ウェハレベル半導体装置の製造方法

Also Published As

Publication number Publication date
US20100072562A1 (en) 2010-03-25
EP2062293A4 (en) 2013-08-14
KR101048085B1 (ko) 2011-07-11
CN101663748A (zh) 2010-03-03
JP2008263166A (ja) 2008-10-30
CN101663748B (zh) 2011-02-09
KR20090115191A (ko) 2009-11-04
EP2062293A1 (en) 2009-05-27
WO2008123165A1 (en) 2008-10-16
US8164180B2 (en) 2012-04-24

Similar Documents

Publication Publication Date Title
JP5330697B2 (ja) 機能素子のパッケージ及びその製造方法
US9533880B2 (en) Method of fabrication of Al/Ge bonding in a wafer packaging environment and a product produced therefrom
JP5026038B2 (ja) 電子部品装置
JP2008218811A (ja) 機能素子パッケージ
US9809450B2 (en) CMOS-MEMS integration using metal silicide formation
JP2004257841A (ja) 加速度センサ
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
US8776602B2 (en) Acceleration sensor, semiconductor device and method of manufacturing semiconductor device
JP5676022B2 (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
JP2004202604A (ja) パッケージ構造および製造方法
JP2008241482A (ja) センサ装置
JP4715260B2 (ja) コンデンサマイクロホンおよびその製造方法
JP7083428B2 (ja) マイクロエレクトロメカニカルセンサを製造する方法およびマイクロエレクトロメカニカルセンサ
US7531229B2 (en) Microstructured component and method for its manufacture
JP2009117869A (ja) 機能素子パッケージの製造方法
JP2012040677A (ja) Ｍｅｍｓセンサ
JP2018006577A (ja) 半導体装置の製造方法
JP5408995B2 (ja) 半導体パッケージ
JP2008045908A (ja) 加速度センサならびにセンサチップおよびその製造方法
JP2011106841A (ja) センサーユニットおよびその製造方法
KR20090042214A (ko) 복층 범프 구조물 및 그 제조 방법
JP2018176421A (ja) デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130726

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees