[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5301126B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5301126B2
JP5301126B2 JP2007215190A JP2007215190A JP5301126B2 JP 5301126 B2 JP5301126 B2 JP 5301126B2 JP 2007215190 A JP2007215190 A JP 2007215190A JP 2007215190 A JP2007215190 A JP 2007215190A JP 5301126 B2 JP5301126 B2 JP 5301126B2
Authority
JP
Japan
Prior art keywords
sealing resin
relay substrate
semiconductor
semiconductor chip
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007215190A
Other languages
English (en)
Other versions
JP2009049249A (ja
Inventor
正徳 小野寺
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Priority to JP2007215190A priority Critical patent/JP5301126B2/ja
Priority to US12/196,156 priority patent/US8749039B2/en
Publication of JP2009049249A publication Critical patent/JP2009049249A/ja
Application granted granted Critical
Publication of JP5301126B2 publication Critical patent/JP5301126B2/ja
Priority to US14/271,115 priority patent/US9312252B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、一の半導体パッケージの上に他の半導体パッケージを積層した、いわゆるマルチチップパッケージ型の半導体装置に係るものである。
近年、電子機器の小型化・高機能化に伴い、半導体チップの実装密度を高めた半導体装置が多数開発されている。図１は従来例に係るマルチチップパッケージ型の半導体装置９０の構成を示した図である。第１半導体パッケージ５０の上に、第２半導体パッケージ９２が接着剤３０を介して実装されている。
第１半導体パッケージ５０の構成は以下の通りである。第１中継基板１２の上面に、第１ダイ接着剤１５を介して第１半導体チップ１０が実装されている。第１半導体チップ１０は、第１中継基板１２の上面に設けられた第１基板電極１８と、第１ワイヤ１９により電気的に接続されている。第１半導体チップ１０及び第１ワイヤ１９は、第１中継基板１２の上面に設けられた第１封止樹脂１４により封止されている。
第２半導体パッケージ９２の構成は以下の通りである。第２中継基板８２に第２半導体チップ８０が第２ダイ接着剤８５を介して実装されている。第２半導体チップ８０は、第２中継基板８２に設けられた第２基板電極８８と、第２ワイヤ８９により電気的に接続されている。第２半導体チップ８０及び第２ワイヤ８９は、第２封止樹脂８４により封止されている。
第１半導体パッケージ５０及び第２半導体パッケージ９２は、第１基板電極１８と第２基板電極８８とを接続する第３ワイヤ７２により電気的に接続されている。第１中継基板１２の上面には、第１半導体パッケージ５０及び第２半導体パッケージ９２を封止する第３封止樹脂７０が設けられている。第１中継基板１２の下面には、外部接続端子４４が設けられている。
従来例に係る半導体装置９０では、複数の半導体パッケージを垂直方向に重ねて実装しているため、半導体装置の実装密度を高めることができる。また、予め試験により良品と判別された半導体パッケージのみを選別して実装することができるため、半導体装置の製造歩留まりを向上させることができる。
特許文献１には、このようなマルチチップパッケージ型の半導体装置が多数示されている。
特表２００６−５０２５９６号公報
従来例に係るマルチチップパッケージ型の半導体装置は、樹脂封止された第１半導体パッケージに、同じく樹脂封止された第２半導体パッケージを重ねて実装するものである。また、第２半導体パッケージ９２は、第２半導体チップ８０がワイヤボンディングにより第２中継基板８２と電気的に接続されている。このように、第２半導体パッケージ９２は第２ワイヤ８９及び第２封止樹脂８４を備えているため低背化に限界があり、半導体装置９０全体を低背化することが困難であった。
また、第２封止樹脂８４と第３封止樹脂７０とは樹脂同士であるため密着性が良好でなく、境界面７８において剥離が発生し、半導体装置９０における構造上の信頼性が低下するという課題があった。
本発明は上記課題に鑑みてなされたものであり、マルチチップパッケージ型の半導体装置の低背化を行うことを目的とする。また、マルチチップパッケージ型の半導体装置の信頼性を向上させることを他の目的とする。
本発明は、第１半導体チップと、前記第１半導体チップが上面に実装された第１中継基板と、前記第１中継基板の上面に設けられ、前記第１半導体チップを封止する第１封止樹脂と、前記第１封止樹脂の上面に実装された第２半導体チップと、前記第２半導体チップがフリップチップボンディングにより実装された第２中継基板と、前記第１中継基板の上面に設けられ、前記第１封止樹脂、前記第２半導体チップ、及び前記第２中継基板を封止する第２封止樹脂と、を具備し、前記第２半導体チップは、前記第２中継基板に実装された面と反対側の面を下にして、前記第１封止樹脂の上面に接着剤を介して実装されていることを特徴とする半導体装置である。本発明によれば、第２中継基板にフリップチップボンディングにより実装された第２半導体チップが、接着剤を介して第１封止樹脂の上面に直接実装されている。このため、樹脂封止された第２半導体チップを実装する場合に比べ、半導体装置を低背化することができる。また、部材同士の密着性を向上させることができる。
上記構成において、前記第１封止樹脂及び前記第２中継基板の間の領域に、少なくとも前記第２半導体チップの側面を覆って設けられた支持材を具備する構成とすることができる。この構成によれば、第２封止樹脂における未充填部分やボイドの発生を抑制し、第２基板電極と第２ワイヤとの接続性を向上させることができる。
上記構成において、前記支持材は、前記第１封止樹脂及び前記第２中継基板の間の領域全体に設けられている構成とすることができる。この構成によれば、第２封止樹脂における未充填部分やボイドの発生をさらに抑制し、第２基板電極と第２ワイヤとの接続性をさらに向上させることができる。
上記構成において、前記接着剤は、前記第１封止樹脂及び前記第２中継基板の間の領域に、少なくとも前記第２半導体チップの側面を覆って設けられている構成とすることができる。この構成によれば、第２封止樹脂における未充填部分やボイドの発生を抑制し、第２基板電極と第２ワイヤとの接続性を向上させることができる。また、支持材を用いる場合に比べて部材の数を削減することができる。
上記構成において、前記接着剤は、前記第１封止樹脂及び前記第２中継基板の間の領域全体に設けられている構成とすることができる。この構成によれば、第２封止樹脂における未充填部分やボイドの発生をさらに抑制し、第２基板電極と第２ワイヤとの接続性をさらに向上させることができる。
上記構成において、前記第２中継基板における、前記第２半導体チップが実装された面に設けられた試験電極を具備する構成とすることができる。この構成によれば、試験電極を設ける位置の選択性が向上するため、設計の自由度を高めることができる。
上記構成において、前記第２中継基板には前記第２半導体チップが複数実装され、前記複数の第２半導体チップのうち少なくとも１つが、前記接着剤を介して前記第１封止樹脂の上面に実装されている構成とすることができる。
本発明は、第１中継基板の上面に実装された第１半導体チップを封止する第１封止樹脂の上面に、第２中継基板にフリップチップボンディングにより実装された第２半導体チップを、前記第２中継基板に実装された面と反対側の面を下にして、接着剤を介して実装する工程と、前記第１中継基板の上面に、前記第１封止樹脂、前記第２半導体チップ、及び前記第２中継基板を封止する第２封止樹脂を形成する工程と、を具備することを特徴とする半導体装置の製造方法である。本発明によれば、第２中継基板にフリップチップボンディングにより実装された第２半導体チップを、接着剤を介して第１封止樹脂の上面に直接実装する。このため、樹脂封止された第２半導体チップを実装する場合に比べ、半導体装置を低背化することができる。また、第２封止樹脂を形成する際の、部材同士の密着性を向上させることができる。
上記構成において、前記第２半導体チップを前記第１封止樹脂の上面に前記接着剤を介して実装する工程は、前記第1封止樹脂の上面に前記接着剤を供給する工程と、前記第２半導体チップを前記接着剤に接触させた後さらに押圧し、前記第１封止樹脂及び前記第２中継基板の間の領域に前記接着剤を充填する工程と、を含む構成とすることができる。この構成によれば、第２封止樹脂を形成する際に未充填部分やボイドの発生を抑制することができる。また、第２ワイヤをワイヤボンディングする際の安定性を向上させることができる。また、別途支持材を充填する場合に比べて部材の数を削減することができる。
上記構成において、前記第１封止樹脂及び前記第２中継基板の間の領域に前記接着剤を充填する工程は、前記接着剤を前記第１封止樹脂及び前記第２中継基板の間の領域全体に充填する構成とすることができる。この構成によれば、第２封止樹脂を形成する際に未充填部分やボイドの発生をさらに抑制することができる。また、第２ワイヤをワイヤボンディングする際の安定性をさらに向上させることができる。
上記構成において、前記第２半導体チップを前記第１封止樹脂の上面に前記接着剤を介して実装する工程の後、前記第１封止樹脂及び前記第２中継基板の間の領域に、少なくとも前記第２半導体チップの側面を覆って支持材を充填する工程を具備する構成とすることができる。この構成によれば、第２封止樹脂を形成する際に未充填部分やボイドの発生を抑制することができる。また、第２ワイヤをワイヤボンディングする際の安定性を向上させることができる。
上記構成において、前記第１封止樹脂及び前記第２中継基板の間の領域に前記支持材を充填する工程は、前記支持材を前記第１封止樹脂及び前記第２中継基板の間の領域全体に充填する構成とすることができる。この構成によれば、第２封止樹脂を形成する際に未充填部分やボイドの発生をさらに抑制することができる。また、第２ワイヤをワイヤボンディングする際の安定性をさらに向上させることができる。
上記構成において、前記第２半導体チップを前記第１封止樹脂の上面に前記接着剤を介して実装する工程は、前記第２中継基板に実装された複数の前記第２半導体チップのうち少なくとも１つを、前記第２中継基板に実装された面と反対側の面を下にして、前記第１封止樹脂の上面に前記接着剤を介して実装する構成とすることができる。この構成によれば、第２中継基板に第２半導体チップが複数実装されている場合であっても、第２半導体チップを第１封止樹脂の上面に実装することができる。
本発明によれば、第２中継基板にフリップチップボンディングにより実装された第２半導体チップが、接着剤を介して第１封止樹脂の上面に直接実装されている。このため、樹脂封止された第２半導体チップを実装する場合に比べ、半導体装置を低背化することができる。また、部材同士の密着性を向上させることができる。
以下、図面を用い本発明に係る実施例について説明する。
図２（ａ）〜図２（ｄ）を参照に、実施例１に係る半導体装置１００の製造方法について説明する。従来例に係る半導体装置（図１）と共通の構成には同一の符号を付し、詳細な説明を省略する。
図２（ａ）を参照に、第１半導体チップ１０が実装された第１半導体パッケージ５０の上面に、例えばシリコーン系樹脂からなる接着剤３０を供給する。第１半導体パッケージ５０の構成は図１に示されたものと同じであり、例えばシリコンからなる第１半導体チップ１０が、例えばポリイミド系樹脂からなる第１中継基板１２の上面に実装され、例えばエポキシ系樹脂からなる第１封止樹脂１４により封止されている。接着剤３０は、第１封止樹脂１４の上面に供給する。接着剤３０には、他にも絶縁性のエポキシ系樹脂やアクリル系樹脂などを用いることができるが、熱伝導性の高いシリコーン系樹脂を用いることが好ましい。
図２（ｂ）を参照に、第１半導体パッケージ５０における第１封止樹脂１４の上面に、接着剤３０を介して第２半導体パッケージ５２を実装する。第２半導体パッケージ５２の構成は、図１に示される従来例の第２半導体パッケージ９２とは異なる。第２半導体パッケージ５２は、第２半導体チップ２０が、第２中継基板２２にフリップチップボンディングにより実装されている。第２半導体チップ２０と第２中継基板２２とは、例えば金からなるバンプ電極２３により電気的に接続されており、第２半導体チップ２０及び第２中継基板２２の間の領域には、例えばエポキシ系の樹脂からなるアンダーフィル材２１が充填されている。第２中継基板２２には、外部と電気的な接続を行うための基板電極２８が設けられている。基板電極２８は例えば銅からなり、その一部は第２半導体パッケージの電気的試験を行う際に使用する試験電極２７となっている。第２半導体パッケージ５２は、第２半導体チップ２０における、第２中継基板に実装された面と反対側の面を下にして、第１封止樹脂１４の上面に実装する。
図２（ｃ）を参照に、第１基板電極１８と第２基板電極２８とを、例えば金からなる第２ワイヤ４２により接続する。これにより、第１半導体パッケージ５０と第２半導体パッケージ５２とが電気的に接続される。
図２（ｄ）を参照に、第１中継基板１２の上面に、第１半導体パッケージ５０及び第２半導体パッケージ５２を封止する第２封止樹脂４０を形成する。第２封止樹脂４０は例えばエポキシ系の絶縁性樹脂を用い、少なくとも第１封止樹脂１４、第２半導体チップ２０、及び第２中継基板２２を封止するように形成する。また、第１中継基板１２の下面に設けられた、例えば銅からなる電極パッドの表面に、例えば錫銀系の半田からなる半田ボールを設け、外部接続端子４４を形成する。さらに、第１中継基板１２及び第２封止樹脂４０を、例えばダイシング装置により所定の位置で切断する。以上の工程により、実施例１に係る半導体装置１００が完成する。
図３は実施例１に係る半導体装置１００の構成を示した図である。第１半導体チップ１０が、第１中継基板１２の上面に第１ダイ接着剤１５を介して実装されている。第１半導体チップ１０は、第１中継基板１２の上面に設けられた第１基板電極１８と第１ワイヤ１９により電気的に接続されている。第１半導体チップ１０及び第１ワイヤ１９は、第１中継基板１２の上面に設けられた第１封止樹脂１４により封止されている。
第２半導体チップ２０は、第２中継基板２２にフリップチップボンディングにより実装されている。第２半導体チップ２０と第２中継基板２２とは、バンプ電極２３により電気的に接続されており、第２半導体チップ２０及び第２中継基板２２の間の領域には、アンダーフィル材２１が充填されている。第２中継基板２２には、外部と電気的な接続を行うための基板電極２８が設けられており、その一部は第２半導体パッケージの電気的試験を行うための試験電極２７となっている。
第２半導体チップ２０は、第２中継基板２２と反対側の面を下にして、第１封止樹脂１４の上面に接着剤３０を介して実装されている。第１中継基板１２の上面には、第１封止樹脂１４、第２半導体チップ２０、及び第２中継基板２２を封止する第２封止樹脂４０が設けられている。また、第１基板電極１８と第２基板電極２８とは第２ワイヤ４２により電気的に接続されており、第１中継基板１２の下面には、第１基板電極１８と電気的に接続された外部接続端子４４が設けられている。
実施例１に係る半導体装置１００は、樹脂封止された第１半導体パッケージ５０の上に、樹脂封止されていない第２半導体パッケージ５２を重ねて実装したものである。また、第２半導体パッケージ５２は第２半導体チップ２０が第２中継基板２２にフリップチップボンディングにより実装されている。このため、従来からあるマルチチップパッケージ型の半導体装置に比べて、上側に実装する半導体パッケージを、封止樹脂とワイヤ（図１における第２封止樹脂８４及び第２ワイヤ８９に相当）の分だけ薄くすることができる。これにより、封止樹脂及びワイヤに起因するパッケージ厚の増大を改善し、半導体装置全体を低背化することができる。
また、図２（ｂ）から（ｄ）を参照に、樹脂封止されていない第２半導体パッケージ５２を第１半導体パッケージ５０に実装した後、第２封止樹脂４０により全体を樹脂封止している。このため、図１に示したような境界面７８における封止樹脂同士の剥離が発生せず、第２半導体パッケージ５２と第２封止樹脂４０との密着性を向上させることができる。その結果、半導体装置の信頼性を向上させることができる。
また、図１を参照に、従来例に係る半導体装置９０では第２半導体パッケージ９２が樹脂封止されているため、試験用電極を設ける位置は第２中継基板８２の片面（樹脂封止された面の反対側）に限られていた。実施例１に係る半導体装置１００では、樹脂封止されていない第２半導体パッケージ５２を用いるため、試験電極２７を第２中継基板２２の任意の面に設けることができる。例えば図３に示すように、第２中継基板２２における、第２半導体チップ２０が実装された面と同じ面に、試験電極２７を設けることができる。これにより、試験電極２７を設ける位置の選択性が広がるため、設計の自由度を高めることができる。また、設計の自由度を高めることにより、第２基板電極２８の汚染や第２半導体チップ２０の破損を防止するための対策を講じることができる。
実施例２は、第１封止樹脂及び第２中継基板の間の領域に支持材を充填した例である。図４（ａ）〜図４（ｄ）を参照に、実施例２に係る半導体装置１０１の製造方法について説明する。実施例１に係る半導体装置１００の製造方法（図２（ａ）〜（ｄ））と共通の構成には同一の符号を付し、詳細な説明を省略する。
図４（ａ）を参照に、半導体パッケージ５０における第１封止樹脂１４の上面に、第２半導体パッケージ５２における第２半導体チップ２０を、接着剤３０を介して実装する。図示するように、第２半導体チップ２０の横方向の長さは、第１封止樹脂１４の上面及び第２中継基板２２における横方向の長さより小さい。すなわち、第２半導体チップ２０は、第１封止樹脂１４及び第２中継基板２２に比べて小さい。また、第２半導体チップ２０は第２中継基板２２にフリップチップボンディングにより実装されており、第１封止樹脂１４及び第２中継基板２２の間に空間が生じている。
図４（ｂ）を参照に、第１封止樹脂１４及び第２中継基板２２の間の領域に、支持材３２を充填する。支持材３２は絶縁系のエポキシ系樹脂、アクリル系樹脂、シリコーン系樹脂などを用いることができるが、熱伝導性の高いシリコーン系樹脂を用いることが好ましい。また、充填が容易な半液化状態の樹脂を用いることが好ましい。支持材３２は、少なくとも第２半導体チップ２０の側面を覆って充填すればよいが、図４（ｂ）に示すように第１封止樹脂１４及び第２中継基板２２の間の領域全体に充填することが好ましい。
図４（ｃ）を参照に、第１基板電極１８と第２基板電極２８とを、第２ワイヤ４２により接続する。図４（ｄ）を参照に、第１中継基板１２の上面に第２封止樹脂４０を形成する。さらに、外部接続端子４４を形成し所定の位置で切断を行う。図４（ｃ）以降の工程は実施例１と共通である。以上の工程により、実施例２に係る半導体装置１０１が完成する。
図５は実施例２に係る半導体装置１０１の構成を示した図である。第２半導体チップ２０は、第２中継基板２２及び第１封止樹脂１４に比べ、垂直方向から見た場合の大きさが小さい。第１封止樹脂１４及び第２中継基板２２の間の領域には、支持材３２が設けられている。その他の構成は実施例１（図３）と同じである。
図２（ｄ）を参照に、実施例１では第１封止樹脂１４及び第２中継基板２２の間の空間に第２封止樹脂４０を流し入れていた。このため、この空間が小さい場合や、第２中継基板２２が第２半導体チップ２０からはみ出す長さ（オーバーハング量）が大きい場合には、第２封止樹脂４０が奥まで十分に到達せずに、未充填部分やボイドが生じる場合があった。図４（ｄ）を参照に、実施例２に係る半導体装置１０１は、第１封止樹脂１４及び第２中継基板２２の間の空間に支持材３２が充填されている。このため、この空間に第２封止樹脂４０を形成する必要がなく、第２封止樹脂４０の未充填部分やボイドの発生を抑制することができる。
また、第２中継基板２２のオーバーハング量が大きい場合、第２中継基板２２にたわみが生じやすく、熱の伝導性も低下するため安定したワイヤボンディングを行うことが難しい。図４（ｃ）を参照に、実施例２では第１封止樹脂１４及び第２中継基板２２の間の空間に支持材３２が充填されているため、第２中継基板２２への熱の伝導性を向上させることができる。また、第２中継基板２２の機械的な強度を強化し、ワイヤボンディングツールの圧力によるたわみの発生を抑制することができる。これにより、ワイヤボンディングの安定性を向上させることができ、第２基板電極２８と第２ワイヤ４２との接続信頼性を向上させることができる。
図６を参照に、支持材３２は少なくとも第２半導体チップ２０の側面を覆って設けられていればよいが、図５のように支持材３２は第１封止樹脂１４及び第２中継基板２２の間の領域全体に設けられていることが好ましい。これにより、ワイヤボンディングの安定性をさらに向上させ、第２基板電極２８と第２ワイヤ４２との接続信頼性をさらに向上させることができる。
実施例３は接着剤が支持材を兼ねる例である。図７（ａ）〜図７（ｄ）を参照に、実施例３に係る半導体装置１０２の製造方法について説明する。実施例１に係る半導体装置１００の製造方法（図２（ａ）〜（ｄ））と共通の構成には同一の符号を付し、詳細な説明を省略する。
図７（ａ）を参照に、第１封止樹脂１４の上面に接着剤３０ａを供給する。接着剤３０ａは実施例２における支持材の役割を兼ねるため、第１封止樹脂１４及び第２中継基板２２の間の領域を充填するために十分な量の接着剤３０ａを供給する。
図７（ｂ）を参照に、第２半導体パッケージ５２における第２半導体チップ２０を、接着剤３０ａを介して第１封止樹脂１４の上面に実装する。ここで、第２半導体チップ２０を接着剤３０ａに接触させた後さらに押圧し、第１封止樹脂１４及び第２中継基板２２の間の領域に接着剤３０ａを充填させる。接着剤３０ａは、少なくとも第２半導体チップ２０の側面を覆うように充填させればよいが、図７（ｂ）に示すように第１封止樹脂１４及び第２中継基板２２の間の領域全体に充填させることが好ましい。
図７（ｃ）を参照に、第１基板電極１８と第２基板電極２８とを、第２ワイヤ４２により接続する。図７（ｄ）を参照に、第１中継基板１２の上面に第２封止樹脂４０を形成する。さらに、外部接続端子４４を形成し所定の位置で切断を行う。図７（ｃ）以降の工程は実施例１と共通である。以上の工程により、実施例３に係る半導体装置１０２が完成する。
図８は実施例３に係る半導体装置１０２の構成を示した図である。第１封止樹脂１４の上面に、接着剤３０ａを介して第２半導体チップ２０が実装されている。接着剤３０ａはさらに、第１封止樹脂１４及び第２中継基板２２の間の領域にも設けられている。その他の構成は実施例１（図３）と同じである。
実施例３に係る半導体装置１０２は、第１封止樹脂１４及び第２中継基板２２の間の領域に接着剤３０ａが設けられている。これにより、接着剤３０ａが実施例２における支持材３２と同じ役割を果たすため、実施例２の場合と同様に第２封止樹脂４０の未充填部分やボイドの発生を抑制することができる。また、図７（ｃ）におけるワイヤボンディングの安定性を向上させ、第２基板電極２８と第２ワイヤ４２との接続信頼性を向上させることができる。
また、実施例３では接着剤３０ａが実施例２における支持材３２の役割を兼ねているため、支持材３２を新たに設ける必要がない。これにより、部材の数を削減し、製造工程を単純化することができる。
図９に示すように、接着剤３０ａは少なくとも第２半導体チップ２０の側面を覆って設けられていればよいが、図８のように第１封止樹脂１４及び第２中継基板２２の間の領域全体に設けられていることが好ましい。接着剤３０ａの側面は、押圧時の圧力により歪んでいてもよく、さらにその一部が第１封止樹脂１４の側面にはみ出していてもよい。また、接着剤３０ａにはエポキシ系樹脂、アクリル系樹脂、シリコーン系樹脂などを用いることができるが、熱伝導性の高いシリコーン系樹脂を用いることが好ましい。
実施例４は、複数の第２半導体チップが実装された第２中継基板を、第２半導体パッケージとして用いる例である。
図１０は実施例４に係る半導体装置１０３の構成を示した図である。第２中継基板２２には、第２半導体チップ２０が２つ実装されている。２つの第２半導体チップ２０は、それぞれがフリップチップボンディングにより第２中継基板２２に実装され、接着剤３０を介して第１封止樹脂１４の上面に実装されている。第１封止樹脂１４及び第２中継基板２２の間の領域における、第２半導体チップ２０が設けられていない領域には、支持材３２が設けられている。その他の構成は実施例１（図３）と同じである。
第２中継基板２２に実装される第２半導体チップ２０の数は、複数であれば３以上であってもよい。また、複数の第２半導体チップ２０は、図１１に示すように少なくとも１つが接着剤３０を介して第１封止樹脂１４の上面に実装されていればよい。このように、複数の第２半導体チップ２０が実装された第２中継基板２２を、第２半導体パッケージ５２として用いることができる。
また、図１１に示すように複数の第２半導体チップ２０の一部が接着剤３０を介して第１封止樹脂１４の上面に直接実装されていない場合でも、第１封止樹脂１４と第２中継基板２２との間に設けられた支持材３２により、第２半導体チップ２０及び第２中継基板２２を安定して支持することができる。支持材３２は、実施例３のように接着剤３０ａが支持材３２を兼ねる構成としてもよい。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は従来例に係る半導体装置の断面図である。 図２（ａ）〜（ｄ）は実施例１に係る半導体装置の製造方法を示した図である。 図３は実施例１に係る半導体装置の断面図である。 図４（ａ）〜（ｄ）は実施例２に係る半導体装置の製造方法を示した図である。 図５は実施例２に係る半導体装置の断面図である。 図６は実施例２に係る他の半導体装置の断面図である。 図７（ａ）〜（ｄ）は実施例３に係る半導体装置の製造方法を示した図である。 図８は実施例３に係る半導体装置の断面図である。 図９は実施例３に係る他の半導体装置の断面図である。 図１０は実施例４に係る半導体装置の断面図である。 図１１は実施例４に係る他の半導体装置の断面図である。
符号の説明
１０ 第１半導体チップ
１２ 第１中継基板
１４ 第１封止樹脂
１５ 第１ダイ接着剤
１８ 第１基板電極
１９ 第１ワイヤ
２０ 第２半導体チップ
２１ アンダーフィル材
２２ 第２中継基板
２３ バンプ電極
２７ 試験電極
２８ 第２基板電極
３０ 接着剤
３２ 支持材
４０ 第２封止樹脂
４２ 第２ワイヤ
４４ 外部接続端子
５０ 第１半導体パッケージ
５２ 第２半導体パッケージ
１００ 半導体装置

Claims (11)

  1. 第１半導体チップと、
    前記第１半導体チップが上面に実装された第１中継基板と、
    前記第１中継基板の上面に設けられ、前記第１半導体チップを封止する第１封止樹脂と、
    前記第１封止樹脂の上面に実装された第２半導体チップと、
    前記第２半導体チップがフリップチップボンディングにより実装された第２中継基板と、
    前記第１中継基板の上面に設けられ、前記第１封止樹脂、前記第２半導体チップ、及び前記第２中継基板を封止する第２封止樹脂と、
    を具備し、
    前記第２半導体チップは、前記第２中継基板に実装された面と反対側の面を下にして、前記第１封止樹脂の上面に接着剤を介して実装され、
    前記第２中継基板には前記第２半導体チップが複数実装され、前記複数の第２半導体チップのうち少なくとも１つが、前記接着剤を介して前記第１封止樹脂の上面に実装されていることを特徴とする半導体装置。
  2. 前記第１封止樹脂及び前記第２中継基板の間の領域に、少なくとも前記第２半導体チップの側面を覆って設けられた支持材を具備することを特徴とする請求項１に記載の半導体装置。
  3. 前記支持材は、前記第１封止樹脂及び前記第２中継基板の間の領域全体に設けられていることを特徴とする請求項２に記載の半導体装置。
  4. 前記接着剤は、前記第１封止樹脂及び前記第２中継基板の間の領域に、少なくとも前記第２半導体チップの側面を覆って設けられていることを特徴とする請求項１に記載の半導体装置。
  5. 前記接着剤は、前記第１封止樹脂及び前記第２中継基板の間の領域全体に設けられていることを特徴とする請求項４に記載の半導体装置。
  6. 前記第２中継基板における、前記第２半導体チップが実装された面に設けられた試験電極を具備することを特徴とする請求項１から５のうちいずれか１項に記載の半導体装置。
  7. 第１中継基板の上面に実装された第１半導体チップを封止する第１封止樹脂の上面に、第２中継基板にフリップチップボンディングにより実装された第２半導体チップを、前記第２中継基板に実装された面と反対側の面を下にして、接着剤を介して実装する工程と、
    前記第１中継基板の上面に、前記第１封止樹脂、前記第２半導体チップ、及び前記第２中継基板を封止する第２封止樹脂を形成する工程と、
    を具備し、
    前記第２半導体チップを前記第１封止樹脂の上面に前記接着剤を介して実装する工程は、前記第２中継基板に実装された複数の前記第２半導体チップのうち少なくとも１つを、前記第２中継基板に実装された面と反対側の面を下にして、前記第１封止樹脂の上面に前記接着剤を介して実装することを特徴とする半導体装置の製造方法。
  8. 前記第２半導体チップを前記第１封止樹脂の上面に前記接着剤を介して実装する工程は、
    前記第1封止樹脂の上面に前記接着剤を供給する工程と、
    前記第２半導体チップを前記接着剤に接触させた後さらに押圧し、前記第１封止樹脂及び前記第２中継基板の間の領域に前記接着剤を充填する工程と、
    を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第１封止樹脂及び前記第２中継基板の間の領域に前記接着剤を充填する工程は、前記接着剤を前記第１封止樹脂及び前記第２中継基板の間の領域全体に充填することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第２半導体チップを前記第１封止樹脂の上面に前記接着剤を介して実装する工程の後、前記第１封止樹脂及び前記第２中継基板の間の領域に、少なくとも前記第２半導体チップの側面を覆って支持材を充填する工程を具備することを特徴とする請求項７に記載の半導体装置の製造方法。
  11. 前記第１封止樹脂及び前記第２中継基板の間の領域に前記支持材を充填する工程は、前記支持材を前記第１封止樹脂及び前記第２中継基板の間の領域全体に充填することを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2007215190A 2007-08-21 2007-08-21 半導体装置及びその製造方法 Expired - Fee Related JP5301126B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007215190A JP5301126B2 (ja) 2007-08-21 2007-08-21 半導体装置及びその製造方法
US12/196,156 US8749039B2 (en) 2007-08-21 2008-08-21 Semiconductor device having chip mounted on an interposer
US14/271,115 US9312252B2 (en) 2007-08-21 2014-05-06 Method of manufacturing a semiconductor device having a chip mounted on an interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007215190A JP5301126B2 (ja) 2007-08-21 2007-08-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009049249A JP2009049249A (ja) 2009-03-05
JP5301126B2 true JP5301126B2 (ja) 2013-09-25

Family

ID=40501190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007215190A Expired - Fee Related JP5301126B2 (ja) 2007-08-21 2007-08-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US8749039B2 (ja)
JP (1) JP5301126B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123542A (ja) * 2003-10-20 2005-05-12 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
US9899794B2 (en) * 2014-06-30 2018-02-20 Texas Instruments Incorporated Optoelectronic package
US9929085B2 (en) 2016-06-02 2018-03-27 Globalfoundries Inc. Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same
US9892970B2 (en) 2016-06-02 2018-02-13 Globalfoundries Inc. Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same
US11024616B2 (en) * 2019-05-16 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786273A (en) 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
JP4075204B2 (ja) * 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
KR100334577B1 (ko) 1999-08-06 2002-05-03 윤종용 사진공정의 해상도를 능가하는 트렌치를 절연막내에 형성하는방법
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
KR100652370B1 (ko) 2000-06-15 2006-11-30 삼성전자주식회사 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
JP2002093937A (ja) * 2000-09-19 2002-03-29 Matsushita Electric Ind Co Ltd Ｃｓｐ、ｃｓｐ実装テスト方法及びｃｓｐソケット構造
JP3463038B2 (ja) 2000-11-14 2003-11-05 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US20030040152A1 (en) 2001-08-22 2003-02-27 Chen-Chin Liu Method of fabricating a NROM cell to prevent charging
US6940152B2 (en) 2002-02-21 2005-09-06 Matsushita Electric Industrial Co., Ltd. Semiconductor storage device and its manufacturing method
US7057269B2 (en) * 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
KR100465632B1 (ko) 2002-12-21 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
JP4123027B2 (ja) * 2003-03-31 2008-07-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2005209882A (ja) * 2004-01-22 2005-08-04 Renesas Technology Corp 半導体パッケージ及び半導体装置
US7745918B1 (en) * 2004-11-24 2010-06-29 Amkor Technology, Inc. Package in package (PiP)
WO2006106569A1 (ja) * 2005-03-31 2006-10-12 Spansion Llc 積層型半導体装置及びその製造方法
DE102005029804A1 (de) 2005-06-27 2007-01-04 Robert Bosch Gmbh Verfahren zum Abgleichen eines Schichtwiderstandes sowie ein Schichtwiderstand und ein Dehnungsmesselement
JP4871280B2 (ja) * 2005-08-30 2012-02-08 スパンション エルエルシー 半導体装置およびその製造方法
JP4833697B2 (ja) 2005-12-01 2011-12-07 本田技研工業株式会社 コネクティングロッドの製造方法及び装置
JP4435102B2 (ja) 2006-03-13 2010-03-17 株式会社東芝 不揮発性半導体記憶装置の製造方法
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
US7901987B2 (en) * 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer

Also Published As

Publication number Publication date
US20090206462A1 (en) 2009-08-20
JP2009049249A (ja) 2009-03-05
US9312252B2 (en) 2016-04-12
US20140256088A1 (en) 2014-09-11
US8749039B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
US6919627B2 (en) Multichip module
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US20070111379A1 (en) Pre-molded leadframe and method therefor
US8133759B2 (en) Leadframe
JP4871280B2 (ja) 半導体装置およびその製造方法
US20070210425A1 (en) Integrated circuit package system
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
JP2009105334A (ja) 半導体装置及びその製造方法
US20070093000A1 (en) Pre-molded leadframe and method therefor
US20060220208A1 (en) Stacked-type semiconductor device and method of manufacturing the same
JP5301126B2 (ja) 半導体装置及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
US8018075B2 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
KR20130030935A (ko) 반도체 장치
KR101332857B1 (ko) 반도체 패키지 및 그 제조 방법
JP2012146882A (ja) 半導体装置
KR20090011564A (ko) 반도체 패키지 제조 방법
KR20080020372A (ko) 듀얼 다이 패키지
CN107978584B (zh) 芯片封装结构及其制造方法
CN115249669A (zh) 双芯片半导体封装及其制备方法
JP2014011396A (ja) 半導体装置の実装構造および半導体装置の実装方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100819

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130619

R150 Certificate of patent or registration of utility model

Ref document number: 5301126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees