JP5376705B2 - Ｅｌ表示パネル - Google Patents

Description

本発明は接続端子を有する半導体装置に関する。特に、画素がマトリクスに配置された画素部を有する表示装置の接続端子の構造や、外部端子と表示装置の接続端子との接続構造に関する。

表示装置においては、表示パネルにフレキシブルプリントサーキットを導電接続した構造を有し、このフレキシブルプリントサーキットから表示パネルに対して信号や電源が供給されることがある。

例えば、表示パネルは、基板上に画素部と、画素部を駆動する周辺駆動回路とを有し、基板はシール材によって対向基板とシール領域で張り合わされる。そして、少なくとも画素部は基板と対向基板とシール材によって封入される。

そして、基板には、対向基板とは重ならない領域があり、その領域に接続端子部が形成される。接続端子部には、電極（接続パッド）がストライプ状に配置されている。そして、その電極は、シール領域内から外側に延びて形成されている配線と接続されている。

表示パネルは、接続端子部において、接続端子の電極（接続パッド）とフレキシブルプリントサーキット端子の電極（ＦＰＣパッド）とが異方性導電膜などによって熱圧着で電気的に接続される。

そして、フレキシブルサーキットから供給される信号や電源は、各接続端子や配線を通って基板上の回路に供給される。

ここで、基板上の回路の電源となる電源電位が供給される配線や、その配線間の接続部や、ＦＰＣ端子と基板上の接続端子との接続部などを含めた電源供給ライン（電源供給経路）には、画素や周辺駆動回路などを動作させるため、大量の電流が流れることになる。

よって、電源供給ラインにおいての抵抗が大きいと、電源供給ラインでの電圧降下が大きくなってしまう。すると、画素や周辺駆動回路に供給される電源電位は、所望の電源電位より、低くなってしまう。すると、画素や周辺駆動回路に入力される電源電位が低下し、表示不良を引き起こしてしまう。

そこで、電源の供給をフレキシブルプリントサーキットの複数の配線を介して行い、基板上の回路の電源となる電源電位が入力されている接続端子と接続されている配線を、シール領域内で互いに接続する構成が特許文献１及び特許文献２に記載されている。
特開２００１−１０９３９５号公報 特開２００１−１０２１６９号公報

しかし、上記のような構成によっても、基板とＦＰＣとの貼り合わせにおいて、接続パッドの線幅方向に位置ずれが生じると、ＦＰＣ端子と接続端子との接続面積が小さくなり、接触抵抗が大きくなってしまう。とくに、電源となる電源電位が入力されている接続端子での接触抵抗の増加は表示不良の原因となる。

そこで、本発明は、電源供給ラインの抵抗を小さくし、電源供給ラインでの電圧降下を抑制し、表示不良を防止することを課題とする。

本発明の構成を以下に示す。

本発明の半導体装置は、接続端子部を有し、該接続端子部には、複数の接続端子を有し、該複数の接続端子は、それぞれ接続端子の一部を成す接続パッドを備え、該複数の接続パッドには、第１の接続パッドと、該第１の接続パッドと線幅の異なる第２の接続パッドと、が含まれ、該複数の接続パッドのピッチは等しい。

また、本発明の半導体装置は、接続端子部を有し、該接続端子部には、線幅の等しい接続パッドが等間隔で複数配置され、該複数の接続パッドのうち、２以上の接続パッドが、該接続端子部において引き回された配線によりつながっている接続端子を有する。

また、本発明の半導体装置は、接続端子部を有し、該接続端子部には、線幅の等しい接続パッドが等間隔で複数配置され、該複数の接続パッドのうち、２以上の接続パッドが、該接続端子部において、コンタクトホールを介して下層の電極で接続されている接続端子を有する。

また、本発明の半導体装置は、上記構成において、該接続端子部にフレキシブルプリントサーキットが接続されている。

また、本発明の半導体装置は、上記構成において、該接続端子部のうち少なくとも一つの接続端子は、該フレキシブルプリントサーキットの複数の端子と接続され、該接続端子と該フレキシブルプリントサーキットの複数の端子との接触抵抗が５Ω以下である。

本発明の表示装置は、画素部と周辺駆動回路と接続端子部とを有し、該接続端子部には、複数の接続端子を有し、該複数の接続端子は、それぞれ接続端子の一部を成す接続パッドを備え、該複数の接続パッドには、第１の接続パッドと、該第１の接続パッドと線幅の異なる第２の接続パッドと、が含まれ、該複数の接続パッドのピッチは等しい。

また、本発明の表示装置は、画素部と周辺駆動回路と接続端子部とを有し、該接続端子部には、線幅の等しい接続パッドが等間隔で複数配置され、該複数の接続パッドのうち、２以上の接続パッドが、該接続端子部において引き回された配線によりつながっている接続端子を有する。

また、本発明の表示装置は、画素部と周辺駆動回路と接続端子部とを有し、該接続端子部には、線幅の等しい接続パッドが等間隔で複数配置され、該複数の接続パッドのうち、２以上の接続パッドが、該接続端子部において、コンタクトホールを介して下層の電極で接続されている接続端子を有する。

また、本発明の表示装置は、上記構成において、該接続端子部にフレキシブルプリントサーキットが接続されている。

また、本発明の表示装置は、上記構成において、該接続端子部のうち少なくとも一つの接続端子は、該フレキシブルプリントサーキットの複数の端子と接続され、該接続端子と該フレキシブルプリントサーキットの複数の端子との接触抵抗が５Ω以下である。

また、本発明の表示装置は、画素部と周辺駆動回路と接続端子部とを有し、該接続端子部には、複数の接続端子を有し、該複数の接続端子は、それぞれ接続端子の一部を成す接続パッドを備え、該複数の接続パッドのピッチは等しく、該複数の接続パッドには、第１の接続パッドと、該第１の接続パッドよりも線幅の大きい第２の接続パッドと、が含まれ、該第２の接続パッドには複数の配線が電気的に接続され、該複数の配線は表示素子の対向電極に電気的に接続されている。

なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまりスイッチへの入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合においても、適切に動作させることが出来る。

なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、間に他の素子を挟まずに、直接接続されて、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。

なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていてもよい。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。

なお、本発明においては、一画素とは画像の最小単位を示すものとする。よって、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるフルカラー表示装置の場合には、一画素とはＲの色要素のドットとＧの色要素のドットとＢの色要素のドットとから構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したものなどがある。なお、一画素に、ある色の色要素のドットが複数あってもよい。そのとき、その複数の色要素は、各々、表示に寄与する領域の大きさが異なっていても良い。また、ある色の色要素の複数のドットのうち、それぞれのドットを各々制御することによって、階調を表現してもよい。これを、面積階調方式と呼ぶ。あるいは、ある色の色要素の複数のドットのうち、それぞれのドットを用いて、各々のドットに供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。

なお、画素がマトリクスに配置（配列）されているとは、縦縞と横縞を組み合わせたいわゆる格子状にストライプ配置されている場合を含んでいる。そして、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したものなどがある。また、色要素のドット毎にその発光領域の大きさが異なっていてもよい。

なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。

電源供給ラインの抵抗が小さくなり、電源供給ラインでの電圧降下が抑制されることにより、表示不良を防止することができる。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

本発明の半導体装置は、基板上に回路が形成され、ＦＰＣ（Ｆｒｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｅｒｃｕｉｔ：フレキシブルプリントサーキット）と接続される接続端子部を有している。そして、接続端子部は複数の接続端子を有し、その中の少なくとも一つの接続端子が、複数のＦＰＣ端子と接続される構造となっている。以下、この接続端子を、複合接続端子という。また、ＦＰＣ端子と一対の関係で接続される接続端子を以下、基準接続端子という。

このように、複数のＦＰＣ端子と複合接続端子とを接続することにより、接触抵抗を低くすることができる。

なお、接続端子において、ＦＰＣ端子と接続される表面の電極のことを接続パッドという。つまり、接続端子の一部を成す表面の電極を接続パッドという。また、接続端子と接続されるＦＰＣ端子の表面の電極をＦＰＣパッドという。つまり、ＦＰＣ端子の一部を成す表面の電極をＦＰＣパッドという。また、隣り合う接続パッド間の幅を接続ピッチといい、隣り合うＦＰＣパッド間の幅をＦＰＣピッチという。

本発明の半導体装置の一つの接続端子部におけるそれぞれの接続パッドは、接続ピッチが等しく配置されているが、これに限定されない。

よって、ＦＰＣはＦＰＣ端子配列を変える必要がないため、ＦＰＣの仕様変更することなく用いることができる。したがって、ＦＰＣを共通化することができる。

なお、半導体装置の接続端子部において接続するものとしてＦＰＣを用いて説明したが、これに限定されない。例えば、ＩＣ（半導体集積回路）チップ、プリント配線基板（Ｐｒｉｎｔｅｄ Ｗｉｒｉｎｇ Ｂｏａｒｄ：ＰＷＢ）、プログラマブルロジックデバイス基板（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ：ＦＰＧＡ）、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）などどのようなものでもよい。

（実施の形態１）
本実施の形態において、表示パネルに本発明を適用した場合について説明する。また、本実施の形態では、複合接続端子が複合接続パッドを有する構成について説明する。つまり、複合接続端子が一つの接続パッド（複合接続パッド）を有し、その複合接続パッドが複数のＦＰＣパッドと異方性導電膜を介して電気的に接続されている構成である。

まず、図１（Ａ）に本実施の形態における表示パネルとＦＰＣが接続されているモジュールを示す。なお、本明細書において、このようなモジュールや表示パネル本体を含めて表示装置という。

基板１０１上に画素部１０６と、画素部１０６を駆動するための周辺駆動回路（走査線駆動回路１０５及び信号線駆動回路１０４）が形成されている。そして、基板１０１と対向基板１０２が張り合わされている。画素部１０６には、信号線駆動回路１０４から列方向に延びた複数の信号線が行方向に並んで配列している。また、画素部１０６には、走査線駆動回路１０５から行方向に延びた複数の走査線が列方向に並んで配列している。また画素部１０６には、表示素子を含む複数の画素が配列している。

なお、表示素子は、様々な形態を用いることが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物材料及び無機材料を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、光回折素子、放電素子、微小鏡面素子（ＤＭＤ：Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、圧電素子、カーボンナノチューブなど、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用いたＥＬパネル方式の表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、液晶素子を用いた液晶パネル方式の表示装置としては液晶ディスプレイ、電子インクを用いたデジタルペーパー方式の表示装置としては電子ペーパー、光回折素子を用いた表示装置としてはグレーティングライトバルブ（ＧＬＶ）方式のディスプレイ、放電素子を用いたＰＤＰ（Ｐｌａｚｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）方式のディスプレイとしてはプラズマディスプレイ、微小鏡面素子を用いたＤＭＤパネル方式の表示装置としてはデジタル・ライト・プロセッシング（ＤＬＰ）方式の表示装置、圧電素子を用いた表示装置としては圧電セラミックディスプレイ、カーボンナノチューブを用いた表示装置としてはナノ放射ディスプレイ（ＮＥＤ：Ｎａｎｏ Ｅｍｉｓｓｉｖｅ Ｄｉｓｐｌａｙ）、などがある。

また、基板１０１は接続端子部において、ＦＰＣ１０３と接続されている。そして、走査線駆動回路１０５や信号線駆動回路１０４や画素部１０６に必要な信号や電源がＦＰＣ１０３から表示パネルへ供給される。

次に、点線１０７付近の基板１０１とＦＰＣ１０３との接続状態を示す模式的な部分断面の斜視図を図１（Ｂ）に示す。なお、断面方向をわかりやすくするため、図１（Ａ）の線ａｂに対する方向を図１（Ｂ）の線ａｂとして示している。

基板１０１上に複数の接続パッドが形成されている。そして、複数の接続パッドには、基準接続パッド１１２と複合接続パッド１１３とが含まれている。そして、複数の接続パッドはそれぞれ概略等しい幅の隔壁１１４を介して配置されている。なお、ここでは、基準接続パッド１１２と複合接続パッド１１３の配列の順番は図１（Ｂ）に示すものに限定されるものではない。

ＦＰＣ１０３には、おおよそ幅の等しいＦＰＣパッド１１１がおおよそ等間隔で設けられている。そして、基板１０１の接続パッド（基準接続パッド１１２及び複合接続パッド１１３）が形成された面とＦＰＣ１０３のＦＰＣパッド１１１が形成された面とが向かい合って張り合わされている。

なお、基準接続パッド１１２上には、対応する一対のＦＰＣパッド１１１が対向して設けられている。また、複合接続パッド１１３上には、対応する複数のＦＰＣパッド１１１が対向して設けられている。そして、接続パッド（基準接続パッド１１２及び複合接続パッド１１３）と、ＦＰＣパッド１１１とは異方性導電膜によって電気的に接続されている。なお、ここでは構造を理解しやすくするため異方性導電膜は図示していない。

続いて、図１に示した表示パネルの構成の模式図を図２に示す。基板１０１上に走査線駆動回路１０５と信号線駆動回路１０４と画素部１０６とを有している。さらに、基板１０１上には、接続端子部２０１を有している。接続端子部２０１には、基準接続端子の一部を成す基準接続パッド１１２や複合接続端子の一部を成す複合接続パッド１１３を備えている。なお、図２において、基準接続パッド１１２や複合接続パッド１１３の数や配列は図示されるものに限定されるものではない。

また、走査線駆動回路１０５からは、画素部１０６へ複数の走査線２０６が行方向に延びて配置されている。また、信号線駆動回路１０４からは、画素部１０６へ複数の信号線２０７が列方向に延びて配置されている。また、画素部１０６には、走査線２０６と信号線２０７に対応してマトリクス状に複数の画素２０５が配置されている。なお、画素がマトリクスに配置されているとは、縦縞と横縞を組み合わせたいわゆる格子状に配置されているストライプ型配列の場合はもちろんのこと、三色の色要素（例えばＲＧＢ）を用いてフルカラー表示を行う場合に、画像を構成する最小単位の三つの色要素がいわゆるデルタ状に配置されているデルタ配列の場合も含むものとする。

なお、画素２０５は画素電極を備えている。また、画素部１０６を覆うように対向電極２０２が形成されている。そして、画素電極と対向電極２０２により表示媒体を挟み込むことで表示素子が形成されている。さらに、画素部１０６には電源線２０８を有し、電源線２０８から各画素２０５の画素電極に電源が供給される。

本実施の形態の表示パネルは、接続端子部２０１に、複合接続端子の一部を成す複合接続パッド１１３を備えているため消費電力の低減を図ることができる。よって、特に電源の電源電位が入力されている接続端子を複合接続端子にすることが望ましい。

また、画素２０５の点灯非点灯を制御するビデオ信号が入力される接続端子も複合接続端子にするとさらに表示不良を防止することができる。

本実施の形態の表示パネルは、図２に示すように、接続端子部２０１が基板の縁から内側に形成されていてもよいし、図３に示すように、接続端子部２０１が基板の縁に接するように形成されていてもよい。また、図７に示すように、接続端子部２０１の両端に複合接続パッド１１３を有していてもよい。また、接続端子部を複数設けてもよい。例えば、図４０に示すように、接続端子部４００１と接続端子部４００２とを設けてもよい。なお、接続端子部４００１と接続端子部４００２には、それぞれ別のＦＰＣが接続される。そしてこれらの接続端子部のいずれかに複合接続パッドを有していてもいいし、どちらにも有していてもよい。

なお、図１においては、基板上に走査線駆動回路１０５、信号線駆動回路１０４及び画素部１０６が一体形成された構成について示したが、図８に示すように走査線駆動回路１０５や信号線駆動回路１０４はＩＣチップに形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ：チップオングラス）等で実装していてもよい。なお、ＩＣチップとは、基板上に形成された集積回路をチップ状に切り離したものをいう。特に、ＩＣチップとしては、単結晶シリコンウエハを基板に用いて、素子分離などにより回路を形成し、単結晶シリコンウエハを任意の形状に切り離したものが適している。

さらに、図４（Ｂ）、（Ｃ）を用いて接続パッド（基準接続パッド１１２及び複合接続パッド１１３）と、ＦＰＣパッド１１１との接続構造について詳しく説明する。基準接続パッド１１２とＦＰＣパッド１１１との電気的接続は異方性導電膜４１１を用いて圧着により行われている。なお、図４（Ｃ）に示すように、異方性導電膜４１１中に導電性粒子４２１を含ませてもよい。導電性粒子４２１は異方性導電膜４１１より低い抵抗の粒子である。よって、基準接続パッド１１２とＦＰＣパッド１１１との接触抵抗を低くすることができる。なお、図４（Ｂ）、（Ｃ）においては、基準接続パッド１１２とＦＰＣパッド１１１との接続箇所を示しているが、複合接続パッド１１３とＦＰＣパッド１１１との接続についても同様である。

さらに、基板１０１側の接続端子部の特徴について図４（Ａ）を用いて説明する。図４（Ａ）は、基板１０１の接続端子部の断面を示す図である。幅の異なる複合接続パッド１１３ａや複合接続パッド１１３ｂは、図１（Ｂ）に示した複合接続パッド１１３に相当する。

そして、基準接続パッド１１２の線幅４０１、複合接続パッド１１３ａの線幅４０２、複合接続パッド１１３ｂの線幅４０３、各接続パッド（基準接続パッド１１２や複合接続パッド１１３ａや複合接続パッド１１３ｂ）の隣り合う接続パッドとの間に設けられた隔壁１１４の幅（接続ピッチともいう）４０４とすると、線幅４０２の長さは、おおよそ、線幅４０１が二つ分と幅４０４とを足した分の長さに相当する。また、線幅４０３は、おおよそ、線幅４０１が三つ分と幅４０４が二つ分を足した分の長さに相当する。つまり、図１（Ｂ）複合接続パッド１１３の線幅の長さとしては、ｎ個分（ｎは２以上の整数）の基準接続パッド１１２の線幅と（ｎ−１）個分の隔壁の幅（接続ピッチともいう）を足した分の長さに相当する。

よって、図１（Ｂ）では、複合接続パッド１１３が、二つのＦＰＣパッド１１１と電気的に接続されている場合について示してあるが、これに限定されないことはいうまでもない。つまり、複合接続パッド１１３は三つのＦＰＣパッド１１１、四つのＦＰＣパッド１１１、又はそれ以上のＦＰＣパッド１１１と電気的に接続されていてもよい。

つまり、複合接続パッド１１３が二つのＦＰＣパッド１１１と電気的に接続されている場合には、図５（Ａ）のようになる。複合接続パッド１１３ａが異方性導電膜４１１を介して二つのＦＰＣパッド１１１と接続されている。また、複合接続パッド１１３ｂが三つのＦＰＣパッド１１１と電気的に接続されている場合には、図５（Ｂ）のようになる。複合接続パッド１１３ｂが異方性導電膜４１１を介して三つのＦＰＣパッド１１１と接続されている。なお、図４（Ｃ）に示したように、異方性導電膜４１１に導電性粒子４２１を含ませていてもよい。

なお、本実施の形態に示した表示パネルは、接続端子部において、複合接続端子の接触抵抗を、基準接続端子の接触抵抗より低くすることができる。よって、電源となる電源電位のように消費電力の大きくなるものを供給する場合には、複数のＦＰＣ端子と接続する複合接続端子を介して表示パネルに供給するようにするとよい。つまり、電源となる電源電位が入力される接続端子を複合接続端子にするとよい。そうすることにより、電源供給ラインの抵抗を小さくし、電源供給ラインでの電圧降下を抑制し、表示不良を防止することができる。

また、複合接続端子が複合接続パッドを有することにより、表示パネルとＦＰＣとの貼り合わせにおいて、接続端子とＦＰＣ端子との線幅方向の位置ずれが生じても、複合接続端子の接触抵抗の増大は生じない。以下に図６（Ａ）、（Ｂ）を用いて説明する。

図６（Ａ）は、表示パネルとＦＰＣとの貼り合わせにおいて、接続端子とＦＰＣ端子との線幅方向の位置ずれが生じていない場合の基準接続パッドとＦＰＣパッドとが異方性導電膜を介して接続されているところの断面図である。つまり、基準接続パッド１１２とＦＰＣパッド１１１の線幅の中心がほぼ一致している。そして、図６（Ｄ）がその上面図に相当する。なお、基準接続パッド１１２と重畳していないＦＰＣパッド１１１の領域は幅ｓとなっている。

図６（Ｂ）は、表示パネルとＦＰＣとの貼り合わせにおいて、接続端子とＦＰＣ端子との線幅方向の位置ずれが生じている場合の基準接続パッドとＦＰＣパッドとが異方性導電膜を介して接続されているところの断面図である。そして、図６（Ｅ）がその上面図に相当する。図６（Ｂ）及び（Ｅ）に示すように、基準接続パッド１１２と対応する一対のＦＰＣパッド１１１が線幅方向にずれているため、基準接続パッド１１２に非重畳領域が発生し、その非重畳領域は幅ｇとなる。なお、ＦＰＣパッド１１１に増加する非重畳領域は幅ｔとなる。この幅ｇと幅ｔとは、ほぼ等しくなる。よって、幅ｇの分、接続面積が減少することになる。

一方、図６（Ｃ）は、表示パネルとＦＰＣとの貼り合わせにおいて、接続端子とＦＰＣ端子との線幅方向の位置ずれが生じている場合の複合接続パッドとＦＰＣパッドとが異方性導電膜を介して接続されているところの断面図である。そして、図６（Ｆ）がその上面図に相当する。図６（Ｃ）や図６（Ｆ）に示す複合接続パッド１１３とＦＰＣパッド１１１との接続においては、位置ずれが生じても、非重畳領域の発生は、複合接続パッド１１３と接続される複数のＦＰＣパッド１１１のうち一つのＦＰＣパッド１１１に対してのみである。そして、その非重畳領域の幅はｔである。さらに、ＦＰＣパッド１１１が基準接続パッド１１２より幅が広い場合には、位置ずれを生じていないときに、ＦＰＣパッド１１１の隔壁１１４と重なっていた領域ｓが複合接続パッド１１３と重畳するため、接続面積は増加する。その増加する面積は幅ｓとなる。そして、一つの複合接続パッド１１３に対して接続されるＦＰＣパッド１１１の数が多くなればなるほど、非重畳領域の発生による接続面積の減少の影響は小さくなる。また、複合接続パッド１１３においては接続面積が増大する場合もある。よって、表示パネルとＦＰＣとの貼り合わせにおいて、接続端子とＦＰＣ端子との線幅方向の位置ずれが生じても、複合接続端子のＦＰＣ端子との接触抵抗を低くすることができる。

よって、本実施の形態に示した複合接続端子と複数のＦＰＣ端子との接触抵抗は５Ω以下、好ましくは１Ω以下にすることができる。

（実施の形態２）
本実施の形態においては、実施の形態１で示した接続端子（基準接続端子及び複合接続端子）の一部を構成する接続パッド（基準接続パッド１１２及び複合接続パッド１１３）と、その接合パッドからシール領域内へ延びる配線の構造について詳しく説明する。

なお、本実施の形態において示す表示パネルは、特に、画素部とともに画素を駆動するための周辺駆動回路（走査線駆動回路や信号線駆動回路）が一体形成された構成の表示パネルに適している。つまり、周辺駆動回路は、画素が有する薄膜トランジスタ（ＴＦＴともいう）の形成と同時に作り込まれた薄膜トランジスタなどから構成される。そのような構成の表示パネルの模式図を図９に示す。なお、接続端子部２０１は、本構成のように基板１０１の縁から内部に形成しているものに限られず、図３のように基板１０１の縁に接して形成されていてもよい。

本構成の表示パネルは、基板１０１上に形成された画素部１０６や周辺駆動回路が、基板１０１と対向基板とによって挟み込まれ、シール領域９０１で密封されている。なお、封止は、固体封止、真空封止、ガス封止、液体封止などのいずれでもよい。例えば、固体封止には、樹脂などを用いることができる。また、ガス封止にはＨｅ（ヘリウム）やＡｒ（アルゴン）やＮ（窒素）などを用いることができる。また、液体封止には、流動パラフィンやシリコン液体などを用いることができる。

ここで、点線９０２で囲まれた領域の拡大図を図１０に示す。接続端子部には基準接続パッド１１２と複合接続パッド（複合接続パッド１１３ａ及び複合接続パッド１１３ｂ）とを有する。基準接続パッド１１２と配線１００１とは一続きの層の導電膜で形成されている。そして、配線１００１の線幅は、基準接続パッド１１２の線幅より細くなっている。具体的には、配線１００１の線幅は、基準接続パッド１１２の線幅の半分以下となっている。さらに好ましくは３分の１以下である。また、複合接続パッド１１３ａも配線１００２と、複合接続パッド１１３ｂも配線１００３と、それぞれ一続きの層の導電膜で形成されている。そして、配線１００２は複合接続パッド１１３ａと、配線１００３は複合接続パッド１１３ｂとほぼ等しい線幅となっている。

なお、複合接続パッド１１３ａは基準接続パッド１１２の二つ分の線幅と一つの接続ピッチの幅を合わせた幅を有しているがこれに限定されない。また、複合接続パッド１１３ｂは基準接続パッド１１２の三つ分の線幅と二つの接続ピッチの幅を合わせた幅を有しているがこれに限定されない。また、図１０に示すように、線幅の異なる複合接続パッドを有していてもいいし、同じ線幅の複合接続パッドを複数有していてもいい。また、接続端子部の複合接続パッドは一つであってもいいし、複数であってもよい。また、配線部においての配線１００１や配線１００２や配線１００３はシール領域９０１周辺での線幅であって、さらに画素部内側においては、他の線幅を有していてもよい。また、基準接続パッド１１２や複合接続パッド１１３ａや複合接続パッド１１３ｂの数及び配列順序などはこれに限定されない。

つまり、図１０の構成は、基準接続パッドと一続きの層の導電膜で形成された配線は、シール領域で狭幅となっている。一方、複合接続パッドと一続きの層の導電膜で形成された配線は、シール領域においても複合接続パッドの線幅と同じになっていればよい。

よって、基準接続パッド１１２と一続きの層の導電膜で形成された配線の面積が、シール領域で小さくなることから、基板１０１と貼り合わせる対向基板との密着性を向上させることができる。また、複合接続パッド（複合接続パッド１１３ａ及び複合接続パッド１１３ｂ）においては、一続きの層で形成された配線が複合接続パッドの線幅と同じため、配線の低抵抗化を図ることができる。なお、より密着性を高めるため、複合接続パッドは基準接続パッド１１２の数より少ないことが望ましい。

また、点線９０２で囲まれた領域の他の構成の拡大図を図１１に示す。この構成は、基板１０１と貼り合わせる対向基板との密着性をより高めることができる構成である。

図１１の構成は、基準接続パッド１１２と一続きの層の導電膜で形成された配線１００１は図１０と同じである。そして、複合接続パッド１１３ａにおいては、配線部に狭幅の配線部１１０１と幅広の配線部１１０２とを有する。また、複合接続パッド１１３ｂも、配線部に狭幅の配線部１１０３と幅広の配線部１１０４とを有する。

つまり、複合接続パッド（複合接続パッド１１３ａ及び複合接続パッド１１３ｂ）にはシール領域９０１をまたがって同一の層の導電膜により配線が形成されている。そして、シール領域９０１にて、狭幅の配線となり、基板と対向基板とが張り合わされた領域内で幅広の配線となっている。そして好ましくは、狭幅の配線の線幅は、基準接続パッド１１２の線幅の３分の１以下であり、幅広の配線の線幅は複合接続パッドの線幅と概略等しくする。また、狭幅の配線の長さはシール領域９０１の幅の３倍以上１０倍以下とする。よって、基板と対向基板との密着性が向上する。また、狭幅の配線は長さが短いため、抵抗の増加を抑制することができる。

また、点線９０２で囲まれた領域の他の構成の拡大図を図１２に示す。この構成は、配線抵抗の増加を抑制しつつ、基板１０１と貼り合わせる対向基板との密着性を高めることができる構成である。

図１２の構成は、基準接続パッド１１２と一続きの層の導電膜で形成された配線１００１は図１０と同じである。そして、複合接続パッド１１３ａにおいては、配線部に狭幅の配線部１２０１と幅広の配線部１２０２とを有する。また、複合接続パッド１１３ｂも、配線部に狭幅の配線部１２０３と幅広の配線部１２０４とを有する。

つまり、複合接続パッド（複合接続パッド１１３ａ及び複合接続パッド１１３ｂ）はシール領域９０１をまたがって同一の層の導電膜により配線が形成されている。そして、シール領域９０１にて、複数の狭幅の配線となり、基板と対向基板とが張り合わされた領域内で、複数の狭幅の配線が集束して幅広の配線となっている。そして好ましくは、狭幅の配線のそれぞれの線幅は、複合接続パッドの線幅の３分の１以下であり、幅広の配線の線幅は複合接続パッドの線幅と概略等しくする。また、狭幅の配線の長さはシール領域９０１の幅の３倍以上１０倍以下とする。よって、基板と対向基板との密着性が向上する。また、狭幅の配線は長さが短いため、抵抗の増加を抑制することができる。

なお、図１２の構成においては、基準接続パッド１１２の二つ分の線幅と一つの接続ピッチの幅を合わせた幅を有している複合接続パッド１１３ａはシール領域９０１において、二本の狭幅の配線部１２０１となっているがこれに限定されない。また、基準接続パッド１１２の三つ分の線幅と二つの接続ピッチの幅を合わせた幅を有している複合接続パッド１１３ｂはシール領域９０１において、三本の狭幅の配線部１２０３となっているがこれに限定されない。また、図４４に示すように、複合接続パッド１１３ａから同じ幅でなる配線部において、シール領域９０１をまたがるところの配線を一部くり抜いて狭幅の配線部４４０１を複数有し、さらに画素部内では幅広の配線部４４０２を有していてもよい。同様に、複合接続パッド１１３ｂから同じ幅でなる配線部において、シール領域９０１をまたがるところの配線を一部くり抜いて狭幅の配線部４４０３を複数有し、さらに画素部内では幅広の配線部４４０４を有していてもよい。

なお、表示装置がＲＧＢの色要素を用いたフルカラー表示の場合には、電源電位をそれぞれ変えてもよい。その場合には図４１に示すように複合接続パッド１１３と接続された配線４１０１Ｒ、とそれに接続された配線４２０１Ｒとそれに接続された電源線２０８ＲによりＲの色要素の電源電位を画素に供給する。また、配線４１０１Ｇ、とそれに接続された配線４２０１Ｇとそれに接続された電源線２０８ＧによりＧの色要素の電源電位を画素に供給する。配線４１０１Ｂ、とそれに接続された配線４２０１Ｂとそれに接続された電源線２０８ＢによりＢの色要素の電源電位を画素に供給する。

また、接続端子部でのＦＰＣとの密着性を向上させるため、図４７に示すように、接続パッド（基準接続パッド１１２、複合接続パッド１１３ａ及び複合接続パッド１１３ｂ）に凹部４７０１を設けてもよい。なお、凹部４７０１は一つの接続パッドに対して複数設けるとよい。ただし、凹部４７０１の数及び形状は図４７に示すものに限られない。よって、図４７に示したような丸い形状に限らず、四角、三角であってもよいし、図５０に示すように、接続パッドの線幅方向と垂直な方向にストライプ形状に形成された凹部５００１であってもよいし、図５１に示すように、接続パッドの線幅方向にストライプ形状に形成された凹部５１０１であってもよい。

また、複合接続パッドの構成も上述したものに限定されない。例えば、図３６に示すように、複合接続パッドは、基準接続パッドと同形状の複数の電極が電極結合部３６０１で結合されたようになっていてもよい。つまり、基準接続パッド１１２と同じ線幅の二つの電極が電極結合部３６０１により結合され複合接続パッド１１３ａが形成されている。また、基準接続パッド１１２と同じ線幅の三つの電極が電極結合部３６０１により結合され複合接続パッド１１３ｂが形成されている。なお、この複合接続パッドは同じ層の導電膜により、一続きに形成されていてもいいし、電極と電極結合部３６０１が別の導電膜であってもいい。

また、接続端子を構成する接続パッド（基準接続パッド１１２、複合接続パッド１１３ａ及び複合接続パッド１１３ｂ）となる電極と、それぞれの接続端子から延びる配線とは、別の導電膜によって形成されていてもよい。例えば、図４８に示すように、接続端子部内の電極４８０１は、シール領域内へ向かって延びた配線４８０２と一続きの導電膜で形成されている。そして、電極４８０１上には、パッドとなる電極が形成されている。つまり、基準接続端子を構成する電極４８０１上には基準接続パッド１１２が形成され、複合接続端子となる複数の電極４８０１上には、それらの電極をまたがって、それぞれ複合接続パッド１１３ａ及び複合接続パッド１１３ｂが形成されている。

このような構造は、下面射出の表示装置の透明導電膜の材料によって接続パッド（基準接続パッド１１２、複合接続パッド１１３ａ及び複合接続パッド１１３ｂ）を形成し、金属材料で電極４８０１や配線４８０２を形成する。透明導電膜として、例えばＩＴＯやＴＺＯやＣＴＯなどが挙げられる。

なお、接続パッドとは、一つの層の導電膜によって形成されている電極に限られない。つまり、図４９に示すように電極４９０１や電極４９０２ａ及び電極４９０２ｂ上に電極４９０１より面積の小さい別の導電膜４９０３を有していてもよい。つまり、基準接続パッドは電極４９０１と導電膜４９０３とにより構成されている。また複合接続パッドは電極４９０２ａと導電膜４９０３によって構成されている。また、複合接続パッドは電極４９０２ｂと導電膜４９０３によって構成されている。このように、接続パッドとは、接続端子部を上面からみたときに、露呈している導電性領域をも含まれる。

このような構造は、上面射出の表示装置の透明導電膜の材料によって電極４９０１や電極４９０２ａ及び電極４９０２ｂを形成し、補助配線の材料で導電膜４９０３を形成する。透明導電膜として、例えばＩＴＯやＴＺＯやＣＴＯなどが挙げられる。

なお、本発明に適用可能な接続パッドやその接続パッドと接続された配線の構造は、上述したものに限られない。また、上述したものを組み合わせて用いることができる。

（実施の形態３）
本実施の形態において、表示装置の構成について説明する。特に、本実施の形態では、複合接続パッドと対向電極との接続の構成に注目して説明する。

まず、本実施の形態の第１の構成について図１３を用いて説明する。なお、図２と共通するところは共通の符号を用いてその説明を省略する。第１の構成は、対向電極２０２の一部を成す幅広配線１３０１が信号線駆動回路１０４上を越えて形成され、複合接続パッド１１３から延びた配線とコンタクトホール１３０２で接続されている。このとき、幅広配線１３０１は、複合接続パッド１１３の線幅よりも広く形成するとよい。すると、コンタクトホール１３０２を大きくすることができるので接触抵抗を小さくすることができる。つまり、図４５に示すように、複合接続パッド１１３ｂから延びた配線部１２０３が、シール領域９０１をまたいで画素部内でコンタクトホール４５０１を介して対向電極２０２の一部を成す幅広配線１３０１と接続されている。このとき、配線部１２０４は複合接続パッド１１３ａの線幅と同じにすることができるので、コンタクトホール４５０１の幅も大きくすることができる。つまり、コンタクトホール４５０１の幅を基準接続パッド１１２の線幅よりも大きくすることができる。なお、図１２と共通しているところは共通の符号を用いてその説明を省略している。また、一つのコンタクトホールでなくともよく、図４６に示すように複数のコンタクトホール４６０１を介して配線部１２０４と対向電極２０２とを接続してもよい。

次に、本実施の形態の第２の構成について図１４を用いて説明する。なお、図２と共通するところは共通の符号を用いてその説明を省略する。第２の構成は、複合接続パッド１１３から延びた配線１４０１は、複合接続パッド１１３とおおよそ同じ線幅を有し、さらに幅の広い配線１４０２を有している。この配線１４０２の幅は信号線駆動回路１０４とおおよそ等しい幅となっている。そして、配線１４０２と接続された配線１４０３は多層配線構造により、信号線駆動回路１０４をくぐり抜けて、対向電極２０２とコンタクトホール１４０４を介して接続されている。なお、コンタクトホール１４０４は、画素部１０６と信号線駆動回路１０４との間の領域に形成される。このように、複合接続パッド１１３と配線抵抗の小さい配線１４０１と配線１４０２とがコンタクトホールを介さずに一続きの導電膜で形成されているため、複合接続パッド１１３から対向電極２０２までのラインの抵抗を小さくすることができる。

次に、本実施の形態の第３の構成について図１５を用いて説明する。なお、図２と共通するところは共通の符号を用いてその説明を省略する。第３の構成は、信号線駆動回路１０４が画素部１０６を挟んで接続端子部２０１とは反対側に形成されている。このような構成とすることにより、対向電極２０２が信号線駆動回路１０４上をまたがることなく、複合接続パッド１１３から延びた配線とコンタクトホール１５０１にて接続される。そして、複合接続パッド１１３から対向電極２０２までのラインの距離が短いため、このラインの抵抗を小さくすることができる。

次に、本実施の形態の第４の構成について図１６を用いて説明する。なお、図２と共通するところは共通の符号を用いてその説明を省略する。第４の構成は、複合接続パッド１１３と接続された配線１６０３が、信号線駆動回路１０４を囲むように配置された配線１６０１と接続されている。配線１６０１は、少なくとも信号線駆動回路１０４と画素部１０６と挟まれた領域で幅広となっており、そこでコンタクトホール１６０２を介して対向電極２０２と接続されている。なお、複合接続パッド１１３、配線１６０３及び配線１６０１を同じ層の導電膜により形成するとコンタクトホールを介さないため、より低抵抗化を図ることができる。

次に、本実施の形態の第５の構成について図１７を用いて説明する。なお、図２と共通するところは共通の符号を用いてその説明を省略する。第５の構成は、複合接続パッド１１３と接続された配線１７０３が、信号線駆動回路１０４及び画素部１０６を囲むように配置された配線１７０１と接続されている。配線１７０１は、少なくとも信号線駆動回路１０４と画素部１０６と挟まれた領域及び、その領域と画素部１０６を挟んで反対側の領域で幅広となっており、そこでコンタクトホール１７０２を介して対向電極２０２と接続されている。なお、複合接続パッド１１３、配線１７０３及び配線１７０１を同じ層の導電膜により形成するとコンタクトホールを介さないため、より低抵抗化を図ることができる。本構成によれば、画素部１０６の周辺に配線１７０１を引き回しているので、配線１７０１に低抵抗な材料でなる導電膜を用いることにより、対向電極２０２の面内の電位を均一化することができる。なお、対向電極２０２と配線１７０１との接続は、他の領域で行ってもよい。例えば、図１８に示すように、配線１７０１は、少なくとも走査線駆動回路１０５と画素部１０６とで挟まれた領域及び、その領域と画素部１０６を挟んで反対側の領域で幅広となっており、そこでコンタクトホール１７０２を介して対向電極２０２と接続されているようになっていてもよい。

次に、本実施の形態の第６の構成について、図１９を用いて説明する。なお、図２と共通するところは、共通の符号を用いてその説明を省略する。第６の構成は、複合接続パッド１１３が接続端子部２０１の両端に配置されている。また、幅広の配線１９０１ａが走査線駆動回路１０５と画素部１０６の間に形成されている。また、画素部１０６を介して配線１９０１ａとは反対側に幅広の配線１９０１ｂが形成されている。

そして、両端に形成された複合接続パッド１１３の一方と接続された配線１９０３が配線１９０１ａと接続されている。また、両端に形成された複合接続パッド１１３の他方と接続された配線１９０３は配線１９０１ｂと接続されている。

そして、配線１９０１ａ及び配線１９０１ｂはコンタクトホール１９０２を介して対向電極２０２と接続されている。なお、配線１９０１ａや配線１９０１ｂは、低抵抗な導電膜で形成することが好ましい。すると、電圧降下による影響を小さくし、対向電極２０２の面内の電位を均一にすることができる。また、配線１９０１ａ又は配線１９０１ｂのいずれかのみを設けてもよいが、図１９に示すように画素部１０６の両側に配置することで、電圧降下による影響をさらに低減することができる。また、配線１９０１ａや配線１９０１ｂのように両側に配置する場合に限らず、画素部１０６を囲むように配線を配置してもよい。この場合には、図２０に示すように、画素部１０６を囲む配線２００１における、画素部１０６と信号線駆動回路１０４と挟まれた領域、また、画素部１０６を挟んで信号線駆動回路１０４とは反対側の領域、また、走査線駆動回路１０５と画素部１０６で挟まれた領域、また画素部１０６を挟んで反対側の領域のそれぞれにおいて少なくとも一つのコンタクトホール１９０２を有する。そして、そのコンタクトホール１９０２を介して配線２００１と対向電極２０２が接続される。

なお、本発明の適用可能な表示装置の構成は、上述したものに限られない。

（実施の形態４）
本実施の形態において、表示装置の構成について説明する。特に、本実施の形態では、複合接続パッドと画素電極との接続の構成に注目して説明する。

まず、本実施の形態の第１の構成について図２１を用いて説明する。なお、図２と共通するところは、共通の符号を用いてその説明を省略する。第１の構成は、信号線駆動回路１０４を囲むように配線２１０２が形成されている。そして、複合接続パッド１１３と接続された配線２１０１が、さらに配線２１０２と接続されている。また、配線２１０２には、画素部１０６へ延びる電源線２０８が形成されている。このような構成にすることにより、電圧降下の影響を低減し、各電源線２０８の電位を均一にすることができる。さらに、配線２１０２に低抵抗な導電膜を用いることにより、より電圧降下の影響を低減することができる。また、画素部１０６の各行の画素毎に供給される電源電位がばらついてしまうのを低減するため、配線２１０２を画素部１０６の周辺まで引き回してもよい。その場合には、図２２の配線２２０１のようになる。この場合には、画素部１０６と信号線駆動回路１０４とで挟まれる領域で配線２２０１と電源線２０８を接続し、また、画素部１０６を挟んで信号線駆動回路１０４とは反対側においても配線２２０１と電源線２０８を接続する。なお、配線２２０１は、電源線２０８の線幅より広くする。又は、配線２２０１に用いる材料を電源線２０８に用いる材料より低抵抗なものにする。又はそれらを組み合わせる。こうすることにより、電圧降下の影響をさらに減らすことができる。

次に、本実施の形態の第２の構成について、図２３を用いて説明する。なお、図２と共通するところは、共通の符号を用いてその説明を省略する。第２の構成は、信号線駆動回路１０４が画素部１０６を挟んで接続端子部２０１とは反対側に形成されている。そして、複合接続パッド１１３から幅広の配線２３０１と幅広の配線２３０２とが一続きの同じ層の導電膜で形成されている。そして、幅広の配線２３０１の線幅は複合接続パッド１１３の線幅と概略等しくなっており、幅広の配線２３０２は、その線幅が画素部１０６の行方向の幅と概略等しくなっている。そして、幅広の配線２３０２と接続された電源線２０８が画素部１０６に延びて形成されている。本構成によれば、複合接続パッド１１３から電源線２０８までをコンタクトホールをかいさずに一続きの配線により形成することができるため低抵抗化を図ることができる。よって、電圧降下の影響をさらに減らすことができる。

（実施の形態５）
本実施の形態において、表示装置の構成について説明する。特に、本実施の形態では、複合接続パッドと、画素電極及び対向電極との接続の構成に注目して説明する。

まず、本実施の形態の第１の構成について図２４を用いて説明する。なお、図２と共通するところは、共通の符号を用いてその説明を省略する。第１の構成は、信号線駆動回路１０４が画素部１０６を挟んで接続端子部２０１とは反対側に形成されている。このような構成とすることにより、対向電極２０２が信号線駆動回路１０４上をまたがることなく、複合接続パッド１１３から延びた配線とコンタクトホール１５０１にて接続される。また、複合接続パッド１１３から幅広の配線２３０１と幅広の配線２３０２とが一続きの同じ層の導電膜で形成されている。そして、幅広の配線２３０１の線幅は複合接続パッド１１３の線幅と概略等しくなっており、幅広の配線２３０２は、その線幅が画素部１０６の行方向の幅と概略等しくなっている。そして、幅広の配線２３０２と接続された電源線２０８が画素部１０６に延びて形成されている。本構成によれば、複合接続パッド１１３から電源線２０８までをコンタクトホールをかいさずに一続きの配線により形成することができるため低抵抗化を図ることができる。

次に、本実施の形態の第２の構成について図２５を用いて説明する。なお、図２と共通するところは、共通の符号を用いてその説明を省略する。第２の構成は、少なくとも二つの複合接続パッド１１３を有している。そして、一方の複合接続パッド１１３から幅広の配線１４０１と幅広の配線１４０２とが一続きの同じ層の導電膜で形成されている。そして、幅広の配線１４０１は複合接続パッド１１３の線幅と概略等しくなっており、幅広の配線１４０２は、その線幅が画素部１０６の行方向の幅と概略等しくなっている。また、他方の複合接続パッド１１３と接続されている配線２１０１は、信号線駆動回路１０４を囲むように形成された配線２１０２と接続される。そして、幅広の配線１４０２は、多層構造の配線１４０３により、対向電極２０２とコンタクトホール１４０４を介して接続される。このコンタクトホール１４０４は信号線駆動回路１０４と画素部１０６の間に形成されている。また、また、配線２１０２から画素部１０６へ電源線２０８が形成されている。

次に、本実施の形態の第３の構成について図２６を用いて説明する。なお、図２と共通するところは、共通の符号を用いてその説明を省略する。第３の構成は、少なくとも二つの複合接続パッド１１３を有している。対向電極２０２の一部を成す幅広配線１３０１が信号線駆動回路１０４上を越えて形成され、一方の複合接続パッド１１３から延びた配線とコンタクトホール１３０２で接続されている。このとき、幅広配線１３０１は、複合接続パッド１１３の線幅よりも広く形成するとよい。すると、コンタクトホール１３０２を大きくすることができるので接触抵抗を小さくすることができる。そして、他方の複合接続パッド１１３と接続された配線２１０１は信号線駆動回路１０４を囲むように形成された配線２１０２と接続されている。また、配線２１０２から画素部１０６へ電源線２０８が形成されている。

（実施の形態６）
本実施の形態において、接続端子の断面構造についてさらに詳しく説明する。なお、本実施の形態においては、ＥＬ素子を画素に有する表示装置の画素部と接続端子部の断面構造について示すが、本発明の適用できる表示装置はこれに限定されない。

また、本発明の適用することができる表示装置には、表示パネルに作り込まれた薄膜トランジスタ（ＴＦＴともいう）の半導体層が結晶性半導体膜のものでもよいし、非晶質半導体膜のものでもよい。結晶性半導体膜としては、例えば、ポリシリコン（ｐ−Ｓｉ）を用いることができる。また、非晶質半導体膜としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）を用いることができる。さらに、微結晶シリコンと呼ばれるものを用いてもよい。また、薄膜トランジスタの構造も、半導体層上にゲート電極が配置されているトップゲートのものや、半導体層下にゲート電極が配置されているボトムゲートのものを用いることができる。

まず、半導体層に結晶性半導体膜を適用した場合において、トップゲート構造のトランジスタを有する表示パネルの接続端子部と画素部の断面を図５２に示す。

基板５２０１上に下地膜５２０２を有している。基板５２０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。

下地膜５２０２はＣＶＤ法やスパッタ法により形成することができる。例えばＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３を原料に用いたＣＶＤ法により形成した酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いても良い。なお、下地膜５２０２は基板５２０１から不純物が半導体層に拡散することを防ぐために設けるものであり、基板５２０１にガラス基板や石英基板を用いている場合には下地膜５２０２は設けなくてもよい。

下地膜５２０２上に島状の半導体層を有する。半導体層にはチャネルが形成されるチャネル形成領域５２０３、ソース領域又はドレイン領域となる不純物領域５２０４が形成されている。そして、チャネル形成領域５２０３上にゲート絶縁膜５２０５を介してゲート電極５２０６を有している。

ゲート絶縁膜５２０５としてはＣＶＤ法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いることができる。また、ゲート電極５２０６としてはアルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする薄膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。

なお、ゲート電極５２０６の脇にはサイドウォールが形成されていてもよい。ゲート電極５２０６を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸化窒化シリコン膜を形成した後、エッチバックしてサイドウォールを形成することができる。

ゲート電極５２０６、およびゲート絶縁膜５２０５上には第１の層間絶縁膜５２０７を有している。第１の層間絶縁膜５２０７は下層に無機絶縁膜、上層に樹脂膜を有していてもよい。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。

また、第１の層間絶縁膜５２０７上には、配線５２０８を有し、配線５２０８はコンタクトホールを介して不純物領域５２０４と電気的に接続されている。第１の配線５２０８としては、チタン（Ｔｉ）膜やアルミニウム（Ａｌ）膜や銅（Ｃｕ）膜やＴｉを含むアルミニウム膜などを用いることができる。より好ましくは、配線５２０８は、三層構造とし、下層にチタン（Ｔｉ）膜、その上にアルミニウム（Ａｌ）膜、さらにその上にチタン（Ｔｉ）膜という構造とする。こうすることにより、配線抵抗及び、不純物領域５２０４との接触抵抗も低くすることができる。

配線５２０８および第１の層間絶縁膜５２０７上に第２の層間絶縁膜５２０９を有する。第２の層間絶縁膜５２０９としては、無機絶縁膜や、樹脂膜、又はこれらの積層を用いることができる。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。なお、より好ましくは、平坦化するため樹脂膜を用いるとよい。

第２の層間絶縁膜５２０９上には画素電極５２１０を有している。画素電極５２１０に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。そして、基板５２０１側から光を取り出す下面射出を採用する場合には、画素電極５２１０には透明導電膜を用いる。若しくは透明導電膜と、光が透過するぐらい薄い金属膜とを積層して用いることができる。また、基板５２０１とは反対側から光を取り出す上面射出を採用する場合には、画素電極５２１０は光が反射する金属膜を用いるとよい。

例えば、透明導電膜の材料として、酸化インジウムに酸化スズが添加された酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＴＯ）などの材料を用いることができる。ＩＴＯを用いることにより、低抵抗な画素電極５２１０を形成することができる。また、ＩＺＯを用いることにより、均一な膜を形成することができ、緻密な加工をすることが可能となる。

例えば、反射性を有する金属膜として、窒化チタン（ＴｉＮ）膜、クロム（Ｃｒ）膜、タングステン（Ｗ）膜、亜鉛（Ｚｎ）膜、プラチナ（Ｐｔ）膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。

また、画素電極５２１０の端部を覆うように絶縁物５２１１を有する。例えば、絶縁物５２１１としては、ポジ型の感光性アクリル樹脂膜を用いることができる。

また、画素電極５２１０上に有機化合物を含む層５２１２が形成されている。また、有機化合物を含む層５２１２上に対向電極５２１３を有している。

対向電極５２１３に用いる材料としては、仕事関数の小さい材料を用いることが望ましい。例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、若しくはＣａ_３Ｎ_２などの金属薄膜を用いることができる。

下面射出を採用する場合には、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、若しくはＣａ_３Ｎ_２などの金属薄膜などを用いて光が反射する程度の膜厚にする。
また、上面射出を採用する場合には、上述した金属薄膜を光が透過する程度の膜厚にして用いるか、若しくは、光が透過する程度の膜厚の上記金属薄膜と、透明導電膜とを組み合わせて用いてもよい。こうして、光を透過させることが可能な対向電極５２１３を形成することができる。

対向電極５２１３と画素電極５２１０とにより有機化合物を含む層５２１２が挟まれた領域では発光素子５２１５が形成されている。

また、ゲート電極５２０６と、ソース領域若しくはドレイン領域となる不純物領域５２０４と、チャネル形成領域５２０３とを有するトランジスタ５２１４が形成されている。

続いて、接続端子部の構造について説明する。なお、図５２（Ａ）に示す接続端子部の断面図は接続端子の線幅方向の断面を示している。

接続端子部においても、基板５２０１上に下地膜５２０２、さらにその上にゲート絶縁膜５２０５を有している。しかし、接続端子部においては、下地膜５２０２及びゲート絶縁膜５２０５は有していなくてもよい。

さらに、ゲート絶縁膜５２０５上には、第１の電極５２２１、第１の電極５２２３、第１の電極５２２５を有し、さらに第１の電極５２２１の上には第２の電極５２２２、第１の電極５２２３の上には第２の電極５２２４、第１の電極５２２５の上には第２の電極５２２６を有している。

そして、第１の電極５２２１、第１の電極５２２３及び第１の電極５２２５並びに、第２の電極５２２２、第２の電極５２２４及び第２の電極５２２６は第１の層間絶縁膜５２０７と第２の層間絶縁膜５２０９により構成される隔壁により電気的に絶縁されている。

なお、第１の電極５２２１、第１の電極５２２３及び第１の電極５２２５は、ゲート電極５２０６と同じ材料で形成されている。また、第２の電極５２２２、第２の電極５２２４及び第２の電極５２２６は配線５２０８と同じ材料で形成されている。そして、より好ましくは、第２の電極５２２２、第２の電極５２２４及び第２の電極５２２６は三層構造とし、チタン膜の上にアルミニウム膜、さらにその上にチタン膜とするとよい。

そして、第１の電極５２２１と第２の電極５２２２とにより基準接続端子５２２７を構成している。また、第１の電極５２２３と第２の電極５２２４とにより複合接続端子５２２８を構成している。また、第１の電極５２２５と第２の電極５２２６とにより基準接続端子５２２９を構成している。そして、図５２（Ａ）のような構成の場合には、第２の電極５２２２及び第２の電極５２２６が基準接続パッドに相当し、第２の電極５２２４が複合接続パッドに相当する。

なお、図５２（Ａ）の構成において、第２の電極５２２２上に第３の電極５２３１、第２の電極５２２４上に第３の電極５２３２、第２の電極５２２６上に第３の電極５２３３を有する図５２（Ｂ）のような構成でもよい。つまり、第１の電極５２２１と第２の電極５２２２と第３の電極５２３１とにより基準接続端子５２３４を構成し、第１の電極５２２３と第２の電極５２２４と第３の電極５２３２とにより複合接続端子５２３５を構成し、第１の電極５２２５と第２の電極５２２６と第３の電極５２３３とにより基準接続端子５２３６を構成している。そして、図５２（Ｂ）のような構成の場合には、第３の電極５２３１及び第３の電極５２３２が基準接続パッドに相当し、第３の電極５２３３が複合接続パッドに相当する。

なお、第３の電極５２３１、第３の電極５２３２及び第３の電極５２３３は、画素電極５２１０と同じ材料で形成されている。そして、より好ましくは、第３の電極５２３１、第３の電極５２３２及び第３の電極５２３３は酸化インジウムに酸化スズが添加された酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＴＯ）などの酸化物の電極とするとよい。これらの酸化物の電極は化学的安定性に優れているため電極を保護することができる。

また、図５２（Ａ）の構成において、第１の電極５２２２下に半導体膜５３１１、第１の電極５２２３下に半導体膜５３１２、第１の電極５２２５下に半導体膜５３１３を有する図５３（Ｂ）のような構成でもよい。つまり、第１の電極５２２１と第２の電極５２２２と半導体膜５３１１とにより基準接続端子５３１４を構成し、第１の電極５２２３と第２の電極５２２４と半導体膜５３１２とにより複合接続端子５３１５を構成し、第１の電極５２２５と第２の電極５２２６と半導体膜５３１３とにより基準接続端子５３１６を構成している。

また、接続端子部は図５３（Ａ）のような構成でもよい。つまり、第１の層間絶縁膜５２０７上に第１の電極５３０１、第１の電極５３０３、第１の電極５３０５を有し、さらに第１の電極５３０１の上には第２の電極５３０２、第１の電極５３０３の上には第２の電極５３０４、第１の電極５３０５の上には第２の電極５３０６を有している。

そして、第１の電極５３０１、第１の電極５３０３及び第１の電極５３０５並びに、第２の電極５３０２、第２の電極５３０４及び第２の電極５３０６は第２の層間絶縁膜５２０９により構成される隔壁により電気的に絶縁されている。

なお、第１の電極５３０１、第１の電極５３０３及び第１の電極５３０５は、配線５２０８と同じ材料で形成されている。また、第２の電極５３０２、第２の電極５３０４及び第２の電極５３０６は画素電極５２１０と同じ材料で形成されている。そして、より好ましくは、第２の電極５３０２、第２の電極５３０４及び第２の電極５３０６は酸化インジウムに酸化スズが添加された酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＴＯ）などの酸化物の電極とするとよい。これらの酸化物の電極は化学的安定性に優れているため電極を保護することができる。

そして、第１の電極５３０１と第２の電極５３０２とにより基準接続端子５３０７を構成している。また、第１の電極５３０３と第２の電極５３０４とにより複合接続端子５３０８を構成している。また、第１の電極５３０５と第２の電極５３０６とにより基準接続端子５３０９を構成している。そして、図５３（Ａ）のような構成の場合には、第２の電極５３０２及び第２の電極５３０６が基準接続パッドに相当し、第２の電極５３０４が複合接続パッドに相当する。

また、第２の層間絶縁膜５２０９はなくてもよい。まず、画素部の断面について図５４（Ａ）を用いて説明する。第１の層間絶縁膜５２０７上に配線５２０８を有するところまでは図５２（Ａ）と同様である。

また、画素電極５４０１の端部を覆うように絶縁物５４０２を有する。例えば、絶縁物５４０２としては、ポジ型の感光性アクリル樹脂膜を用いることができる。

また、画素電極５４０１上に有機化合物を含む層５４０３が形成されている。また、有機化合物を含む層５４０３上に対向電極５４０４を有している。

続いて、接続端子部の構造について説明する。なお、図５４（Ａ）に示す接続端子部の断面図は接続端子の線幅方向の断面を示している。

接続端子部においても、基板５２０１上に下地膜５２０２、さらにその上にゲート絶縁膜５２０５を有している。しかし、接続端子部においては、下地膜５２０２及びゲート絶縁膜５２０５は有していなくてもよい。

さらに、ゲート絶縁膜５２０５上には、第１の電極５４１１、第１の電極５４１３、第１の電極５４１５を有し、さらに第１の電極５４１１の上には第２の電極５４１２、第１の電極５４１３の上には第２の電極５４１４、第１の電極５４１５の上には第２の電極５４１６を有している。

そして、第１の電極５４１１、第１の電極５４１３及び第１の電極５４１５並びに、第２の電極５４１２、第２の電極５４１４及び第２の電極５４１６は第１の層間絶縁膜５２０７により電気的に絶縁されている。

なお、第１の電極５４１１、第１の電極５４１３及び第１の電極５４１５は、ゲート電極５２０６と同じ材料で形成されている。また、第２の電極５４１２、第２の電極５４１４及び第２の電極５４１６は配線５２０８と同じ材料で形成されている。そして、より好ましくは、第２の電極５４１２、第２の電極５４１４及び第２の電極５４１６は三層構造とし、チタン膜の上にアルミニウム膜、さらにその上にチタン膜とするとよい。

そして、第１の電極５４１１と第２の電極５４１２とにより基準接続端子５４２１を構成している。また、第１の電極５４１３と第２の電極５４１４とにより複合接続端子５４２２を構成している。また、第１の電極５４１５と第２の電極５４１６とにより基準接続端子５４２３を構成している。そして、図５４（Ａ）のような構成の場合には、第２の電極５４１２及び第２の電極５４１６が基準接続パッドに相当し、第２の電極５４１４が複合接続パッドに相当する。

なお、図５４（Ａ）の構成において、第２の電極５４１２上に第３の電極５４３１、第２の電極５４１４上に第３の電極５４３２、第２の電極５４１６上に第３の電極５４３３を有する図５４（Ｂ）のような構成でもよい。つまり、第１の電極５４１１と第２の電極５４１２と第３の電極５４３１とにより基準接続端子５４４１を構成し、第１の電極５４１３と第２の電極５４１４と第３の電極５４３２とにより複合接続端子５４４２を構成し、第１の電極５４１５と第２の電極５４１６と第３の電極５４３３とにより基準接続端子５４４３を構成している。そして、図５４（Ｂ）のような構成の場合には、第３の電極５４３１及び第３の電極５４３２が基準接続パッドに相当し、第３の電極５４３３が複合接続パッドに相当する。

なお、第３の電極５４３１、第３の電極５４３２及び第３の電極５４３３は、画素電極５４０１と同じ材料で形成されている。そして、より好ましくは、第３の電極５４３１、第３の電極５４３２及び第３の電極５４３３は酸化インジウムに酸化スズが添加された酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＴＯ）などの酸化物の電極とするとよい。これらの酸化物の電極は化学的安定性に優れているため電極を保護することができる。

また、接続端子部は図５５（Ａ）のような構成でもよい。つまり、第１の層間絶縁膜５２０７上に第１の電極５５０１、第１の電極５５０３、第１の電極５５０５を有し、さらに第１の電極５５０１の上には第２の電極５５０２、第１の電極５５０３の上には第２の電極５５０４、第１の電極５５０５の上には第２の電極５５０６を有している。

そして、第１の電極５５０１、第１の電極５５０３及び第１の電極５５０５並びに、第２の電極５５０２、第２の電極５５０４及び第２の電極５５０６は絶縁物５４０２により電気的に絶縁されている。

なお、第１の電極５５０１、第１の電極５５０３及び第１の電極５５０５は、配線５２０８と同じ材料で形成されている。また、第２の電極５５０２、第２の電極５５０４及び第２の電極５５０６は画素電極５４０１と同じ材料で形成されている。そして、より好ましくは、第２の電極５５０２、第２の電極５５０４及び第２の電極５５０６は酸化インジウムに酸化スズが添加された酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＴＯ）などの酸化物の電極とするとよい。これらの酸化物の電極は化学的安定性に優れているため電極を保護することができる。

そして、第１の電極５５０１と第２の電極５５０２とにより基準接続端子５５１１を構成している。また、第１の電極５５０３と第２の電極５５０４とにより複合接続端子５５１２を構成している。また、第１の電極５５０５と第２の電極５５０６とにより基準接続端子５５１３を構成している。そして、図５５（Ａ）のような構成の場合には、第２の電極５５０２及び第２の電極５５０６が基準接続パッドに相当し、第２の電極５５０４が複合接続パッドに相当する。

また、図５５（Ｂ）の構成のように、図５５（Ａ）の構成において第２の電極５５０２、第２の電極５５０４、第２の電極５５０６を設けない構成としてもよい。つまり、第１の電極５５０１により基準接続端子、５５２１を構成している。また、第１の電極５５０３により複合接続端子、５５２２を構成している。また、第１の電極５５０５により基準接続端子、５５２３を構成している。そして、図５５（Ｂ）のような構成の場合には、第１の電極５５０１及び第１の電極５５０５が基準接続パッドに相当し、第１の電極５５０３が複合接続パッドに相当する。

また、半導体層にポリシリコン（ｐ−Ｓｉ）を用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタ５６５３を適用した表示パネルの部分断面を図５６に示す。

基板５６０１上に下地膜５６０２が形成されている。さらに下地膜５６０２上にゲート電極５６０３が形成されている。ゲート電極５６０３の材料には金属膜、又はリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート電極５６０３を覆うようにゲート絶縁膜５６０４が形成されている。ゲート絶縁膜５６０４としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜５６０４上に、半導体膜が形成されている。半導体膜は、チャネル形成領域５６０６及び不純物領域５６０５を有する。なお、チャネル形成領域５６０６はチャネルドープが行われていても良い。

基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜５６０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体膜を覆って第１の層間絶縁膜５６００が形成され、第１の層間絶縁膜５６００上にコンタクトホールを介して配線５６０７が不純物領域５６０５と接している。

また、第１の層間絶縁膜５６００には開口部５６０８が形成されている。

第１の層間絶縁膜５６００、配線５６０７及び開口部５６０８を覆うように第２の層間絶縁膜５６０９が形成され、第２の層間絶縁膜５６０９上にコンタクトホールを介して、画素電極５６１０が形成されている。また、画素電極５６１０の端部を覆って絶縁物５６１１が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極５６１０上に有機化合物を含む層５６１２及び対向電極５６１３が形成され、画素電極５６１０と対向電極５６１３とで有機化合物を含む層５６１２が挟まれた領域では発光素子５６１４が形成されている。そして、発光素子５６１４の下部に開口部５６０８が位置している。つまり、発光素子５６１４からの発光を基板側から取り出すときには開口部５６０８を有するため透過率を高めることができる。

続いて、接続端子部の構造について説明する。なお、図５６（Ａ）に示す接続端子部の断面図は接続端子の線幅方向の断面を示している。

接続端子部においても、基板５６０１上に下地膜５６０２、さらにその上にゲート絶縁膜５６０４を有している。しかし、接続端子部においては、下地膜５６０２及びゲート絶縁膜５６０４は有していなくてもよい。

さらに、ゲート絶縁膜５６０４上には、半導体膜５６１５、半導体膜５６１７、半導体膜５６１９を有し、さらに半導体膜５６１５の上には第１の導電膜５６１６、半導体膜５６１７の上には第１の導電膜５６１８、半導体膜５６１９の上には第１の導電膜５６２０を有している。

そして、半導体膜５６１５、半導体膜５６１７及び半導体膜５６１９並びに、第１の導電膜５６１６、第１の導電膜５６１８及び第１の導電膜５６２０は第１の層間絶縁膜５６００と第２の層間絶縁膜５６０９とにより構成される隔壁により電気的に絶縁されている。

なお、半導体膜５６１５、半導体膜５６１７及び半導体膜５６１９は、トランジスタの半導体層と同じ材料で形成されている。また、第１の導電膜５６１６、第１の導電膜５６１８及び第１の導電膜５６２０は配線５６０７と同じ材料で形成されている。

そして、半導体膜５６１５と第１の導電膜５６１６とにより基準接続端子５６２１を構成している。また、半導体膜５６１７と第１の導電膜５６１８とにより複合接続端子５６２２を構成している。また、半導体膜５６１９と第１の導電膜５６２０とにより基準接続端子５６２３を構成している。そして、図５６（Ａ）のような構成の場合には、第１の導電膜５６１６及び第１の導電膜５６２０が基準接続パッドに相当し、第１の導電膜５６１８が複合接続パッドに相当する。

なお、図５６（Ａ）の構成において、第１の導電膜５６１６上に第２の導電膜５６３１、第１の導電膜５６１８上に第２の導電膜５６３２、第１の導電膜５６２０上に第２の導電膜５６３３を有する図５６（Ｂ）のような構成でもよい。つまり、半導体膜５６１５と第１の導電膜５６１６と第２の導電膜５６３１とにより基準接続端子５６４１を構成し、半導体膜５６１７と第１の導電膜５６１８と第２の導電膜５６３２とにより複合接続端子５６４２を構成し、半導体膜５６１９と第１の導電膜５６２０と第２の導電膜５６３３とにより基準接続端子５６４３を構成している。そして、図５６（Ｂ）のような構成の場合には、第２の導電膜５６３１及び第２の導電膜５６３２が基準接続パッドに相当し、第２の導電膜５６３３が複合接続パッドに相当する。

なお、第２の導電膜５６３１、第２の導電膜５６３２及び第２の導電膜５６３３は、画素電極５６１０と同じ材料で形成されている。そして、より好ましくは、第２の導電膜５６３１、第２の導電膜５６３２及び第２の導電膜５６３３は酸化インジウムに酸化スズが添加された酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＴＯ）などの酸化物の電極とするとよい。これらの酸化物の電極は化学的安定性に優れているため電極を保護することができる。

また、図５７（Ｂ）の構成のように、図５６（Ｂ）の構成において半導体膜５６１５、半導体膜５６１７、半導体膜５６１９を設けない構成としてもよい。つまり、第１の導電膜５６１６及び第２の導電膜５６３１により基準接続端子５７１１を構成している。また、第１の導電膜５６１８及び第２の導電膜５６３２により複合接続端子５７１２を構成している。また、第１の導電膜５６２０及び第２の導電膜５６３３により基準接続端子５７１３を構成している。そして、図５７（Ｂ）のような構成の場合には、第２の導電膜５６３１及び第２の導電膜５６３３が基準接続パッドに相当し、第２の導電膜５６３２が複合接続パッドに相当する。

また、接続端子部は図５７（Ａ）のような構成でもよい。つまり、第１の層間絶縁膜５６００上に第１の導電膜５７０１、第１の導電膜５７０３、第１の導電膜５７０５を有し、さらに第１の導電膜５７０１の上には第２の導電膜５７０２、第１の導電膜５７０３の上には第２の導電膜５７０４、第１の導電膜５７０５の上には第２の導電膜５７０６を有している。

そして、第１の導電膜５７０１、第１の導電膜５７０３及び第１の導電膜５７０５並びに、第２の導電膜５７０２、第２の導電膜５７０４及び第２の導電膜５７０６は第２の層間絶縁膜５６０９により構成される隔壁により電気的に絶縁されている。

なお、第１の導電膜５７０１、第１の導電膜５７０３及び第１の導電膜５７０５は、配線５６０７と同じ材料で形成されている。また、第２の導電膜５７０２、第２の導電膜５７０４及び第２の導電膜５７０６は画素電極５６１０と同じ材料で形成されている。そして、より好ましくは、第２の導電膜５７０２、第２の導電膜５７０４及び第２の導電膜５７０６は酸化インジウムに酸化スズが添加された酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＴＯ）などの酸化物の電極とするとよい。これらの酸化物の電極は化学的安定性に優れているため電極を保護することができる。

そして、第１の導電膜５７０１と第２の導電膜５７０２とにより基準接続端子５７０７を構成している。また、第１の導電膜５７０３と第２の導電膜５７０４とにより複合接続端子５７０８を構成している。また、第１の導電膜５７０５と第２の導電膜５７０６とにより基準接続端子５７０９を構成している。そして、図５７（Ａ）のような構成の場合には、第２の導電膜５７０２及び第２の導電膜５７０６が基準接続パッドに相当し、第２の導電膜５７０４が複合接続パッドに相当する。

次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明する。

アモルファスシリコンを半導体層に用いたトップゲート構造のトランジスタの断面を図５８（Ａ）に示すように、基板５８０１上に下地膜５８０２が形成されている。さらに下地膜５８０２上に画素電極５８０３が形成されている。

基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜５８０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

また、下地膜５８０２上に配線５８０４が形成され、画素電極５８０３の端部が配線５８０４で覆われている。配線５８０４の上部にＮ型の導電型を有するＮ型半導体層５８０６が形成されている。また、Ｎ型半導体層５８０６及び下地膜５８０２上に半導体層５８０５が形成されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されている。また、半導体層５８０５上にゲート絶縁膜５８０７が形成されている。なお、ゲート絶縁膜５８０７としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜５８０７上に、ゲート電極５８０８が形成されている。また、画素電極５８０３の端部、トランジスタ５８１２を覆い、絶縁物５８０９が形成されている。

絶縁物５８０９及びその開口部に位置する画素電極５８０３上に有機化合物を含む層５８１０及び対向電極５８１１が形成され、画素電極５８０３と対向電極５８１１とで有機化合物を含む層５８１０が挟まれた領域では発光素子５８１３が形成されている。

続いて、接続端子部の構造について説明する。なお、図５８（Ａ）に示す接続端子部の断面図は接続端子の線幅方向の断面を示している。

接続端子部においても、基板５８０１上に下地膜５８０２を有している。しかし、接続端子部においては、下地膜５８０２は有していなくてもよい。

さらに、下地膜５８０２上には、第１の導電膜５８１４、第１の導電膜５８１６、第１の導電膜５８１８を有し、さらに第１の導電膜５８１４上には第２の導電膜５８１５、第１の導電膜５８１６上には第２の導電膜５８１７、第１の導電膜５８１８上には第２の導電膜５８１９を有している。

そして、第１の導電膜５８１４、第１の導電膜５８１６及び第１の導電膜５８１８並びに、第２の導電膜５８１５、第２の導電膜５８１７及び第２の導電膜５８１９は絶縁物５８０９により電気的に絶縁されている。

なお、第１の導電膜５８１４、第１の導電膜５８１６及び第１の導電膜５８１８は配線５８０４と同じ材料で形成されている。また、第２の導電膜５８１５、第２の導電膜５８１７及び第２の導電膜５８１９はゲート電極５８０８と同じ材料で形成されている。

そして、第１の導電膜５８１４と第２の導電膜５８１５とにより基準接続端子５８２０を構成している。また、第１の導電膜５８１６と第２の導電膜５８１７とにより複合接続端子５８２１を構成している。また、第１の導電膜５８１８と第２の導電膜５８１９とにより基準接続端子５８２２を構成している。そして、図５８（Ａ）のような構成の場合には、第２の導電膜５８１５及び第２の導電膜５８１９が基準接続パッドに相当し、第２の導電膜５８１７が複合接続パッドに相当する。

また、図５８（Ａ）の構成において、第１の導電膜５８１４下に第３の導電膜５８２３、第１の導電膜５８１６下に第３の導電膜５８２４、第１の導電膜５８１８下に第３の導電膜５８２５を有する図５８（Ｂ）のような構成でもよい。つまり、第１の導電膜５８１４と第２の導電膜５８１５と第３の導電膜５８２３とにより基準接続端子５８２０を構成し、第１の導電膜５８１６と第２の導電膜５８１７と第３の導電膜５８２４とにより複合接続端子５８２１を構成し、第１の導電膜５８１８と第２の導電膜５８１９と第３の導電膜５８２５とにより基準接続端子５８２２を構成している。

また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図５９に示す。

基板５９０１上に下地膜５９０２が形成されている。さらに下地膜５９０２上にゲート電極５９０３が形成されている。ゲート電極５９０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。

また、ゲート電極５９０３を覆うようにゲート絶縁膜５９０４が形成されている。ゲート絶縁膜５９０４としては酸化珪素膜や窒化珪素膜などが用いられる。

また、ゲート絶縁膜５９０４上に、半導体層５９０５が形成されている。

基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜５９０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ_２）、酸化窒化珪素（ＳｉＯ_ｘＮ_ｙ）などの単層やこれらの積層を用いることができる。

半導体層５９０５上にはＮ型の導電性を有するＮ型半導体層５９０６が形成されている。

Ｎ型半導体層５９０６上には配線５９０７が形成されている。

また、配線５９０７の一方の端部は延在し、その延在した配線５９０７上部に接して画素電極５９０８が形成されている。

また、画素電極５９０８の端部、トランジスタ５９１２を覆うように絶縁物５９０９が形成されている。

画素電極５９０８及び絶縁物５９０９上には有機化合物を含む層５９１０及び対向電極５９１１形成され、画素電極５９０８と対向電極５９１１とで有機化合物を含む層５９１０が挟まれた領域では発光素子５９１３が形成されている。

続いて、接続端子部の構造について説明する。なお、図５９（Ａ）に示す接続端子部の断面図は接続端子の線幅方向の断面を示している。

接続端子部においても、基板５９０１上に下地膜５９０２を有している。しかし、接続端子部においては、下地膜５９０２は有していなくてもよい。

さらに、下地膜５９０２上には、第１の導電膜５９１４、第１の導電膜５９１５、第１の導電膜５９１６を有している。

そして、第１の導電膜５９１４、第１の導電膜５９１５及び第１の導電膜５９１６は絶縁物５９０９により電気的に絶縁されている。

なお、第１の導電膜５９１４、第１の導電膜５９１５及び第１の導電膜５９１６は配線５９０７と同じ材料で形成されている。

そして、第１の導電膜５９１４により基準接続端子５９１７を構成している。また、第１の導電膜５９１５により複合接続端子５９１８を構成している。また、第１の導電膜５９１６により基準接続端子５９１９を構成している。そして、図５９（Ａ）のような構成の場合には、第１の導電膜５９１４及び第１の導電膜５９１６が基準接続パッドに相当し、第１の導電膜５９１５が複合接続パッドに相当する。

また、図５９（Ａ）の構成において、第１の導電膜５９１４上に第２の導電膜５９２０、第１の導電膜５９１５上に第２の導電膜５９２１、第１の導電膜５９１６上に第２の導電膜５９２２を有する図５９（Ｂ）のような構成でもよい。つまり、第１の導電膜５９１４と第２の導電膜５９２０とにより基準接続端子５９２３を構成し、第１の導電膜５９１５と第２の導電膜５９２１とにより複合接続端子５９２４を構成し、第１の導電膜５９１６と第２の導電膜５９２２とにより基準接続端子５９２５を構成している。

なお、図５９（Ａ）、（Ｂ）では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。なお、チャネル保護構造のトランジスタの場合について、図６０（Ａ）、（Ｂ）を用いて説明する。

図６０（Ａ）、（Ｂ）に示すチャネル保護型構造のトランジスタ６００２は、図５９（Ａ）、（Ｂ）に示したチャネルエッチ構造のトランジスタ５９１２と、半導体層５９０５のチャネルが形成される領域上にエッチングのマスクとなる絶縁物６００１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。

本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。

なお、本発明の適用できる表示パネルは上述したものに限られるものではない。
（実施の形態７）
本実施の形態においては、実施の形態１とは異なる複合接続端子の構成について説明する。

まず、本実施の形態の第１の構成について図３９（Ａ）、（Ｂ）を用いて説明する。接続パッド３９０１ａと、複数の接続パッド３９０２と、接続パッド３９０１ｂが等しい間隔で基板１０１上の接続端子部に配置されている。そしてこれらの接続パッドの線幅もほぼ等しくなっている。

また、接続パッド３９０２の下層には、絶縁膜を介して電極３９０３を有している。この電極３９０３は、接続パッド３９０１ａから接続パッド３９０１ｂにわたって形成されている。そして、接続パッド３９０１ａと電極３９０３はコンタクトホール３９０４ａを介して電気的に接続され、接続パッド３９０１ｂと電極３９０３はコンタクトホール３９０４ｂを介して電気的に接続されている。こうして、接続パッド３９０１ａと接続パッド３９０１ｂとが電気的に接続されている。そして、この接続パッド３９０１ａと接続パッド３９０１ｂと電極３９０３により複合接続端子が構成されている。そして、この複合接続端子がＦＰＣ端子と接続される箇所は接続パッド３９０１ａと接続パッド３９０１ｂである。

なお、図３９では、接続端子部の両端の接続パッドが電気的に接続され、これらにより複合接続端子を構成しているが、これに限定されない。つまり、接続端子部の任意の接続パッド同士を電気的に接続することにより、複合接続端子を構成することができる。よって、電気的に接続する接続パッドは２つに限らず、３つや４つ又はそれ以上であってもよい。数を増やすことにより、ＦＰＣパッドとの接続面積をより大きくすることができるため接触抵抗を低くすることができる。

また、本構成によれば、接続端子部の下層において、それぞれの接続パッドが電気的に接続されるため、シール領域９０１で囲まれた内部で配線を引き回すことなく、離れた接続パッド間の接続が可能となる。

なお、本構成は実施の形態２で示した様々な構成の接続端子部の構成と組み合わせることができる。一例を図６１に示す。

図６１では、複合接続パッド６１０１ａと複合接続パッド６１０１ｂと複合接続パッド６１０２と、基準接続パッド６１０３が等しい間隔で基板１０１上の接続端子部に配置されている。

また、複合接続パッド６１０１ａ及び複合接続パッド６１０１ｂの下層には、絶縁膜を介して電極６１０４を有している。この電極６１０４は、複合接続パッド６１０１ａから複合接続パッド６１０１ｂにわたって形成されている。そして、複合接続パッド６１０１ａと電極６１０４はコンタクトホール６１０５ａを介して電気的に接続され、複合接続パッド６１０１ｂと電極６１０４はコンタクトホール６１０５ｂを介して電気的に接続されている。こうして、複合接続パッド６１０１ａと複合接続パッド６１０１ｂとが電気的に接続されている。そして、この複合接続パッド６１０１ａと複合接続パッド６１０１ｂと電極６１０４により複合接続端子が構成されている。そして、この複合接続端子がＦＰＣ端子と接続される箇所は複合接続パッド６１０１ａと複合接続パッド６１０１ｂである。

なお、この場合には、コンタクトホール６１０５ａの幅を基準接続パッド６１０３の線幅よりも大きくすることができるので、接触抵抗を小さくすることができる。

なお、図６１では、接続端子部の両端の複合接続パッドが電気的に接続され、これらにより複合接続端子を構成しているが、これに限定されない。つまり、接続端子部の任意の接続パッド同士を電気的に接続することにより、複合接続端子を構成することができる。よって、電気的に接続する接続パッドは２つに限らず、３つや４つ又はそれ以上であってもよい。数を増やすことにより、ＦＰＣパッドとの接続面積をより大きくすることができるため接触抵抗を低くすることができる。

また、複合接続パッド同士を接続しているが、複合接続パッドと基準接続パッドと電気的に接続して複合接続端子を構成してもよい。

また、本構成によれば、接続端子部の下層において、それぞれの接続パッドが接続されるため、シール領域９０１で囲まれた内部で配線を引き回すことなく、離れた接続パッド間の接続が可能となる。

次に、本実施の形態の第２の構成について図３７を用いて説明する。接続パッド３７０１ａと、複数の接続パッド３７０２と、接続パッド３７０１ｂが等しい間隔で基板１０１上の接続端子部に配置されている。そしてこれらの接続パッドの線幅もほぼ等しくなっている。

また、接続パッド３７０１ａ及び接続パッド３７０１ｂは、接続端子部において基板１０１の縁側に形成された配線３７０３により接続されている。なお、配線３７０３は接続パッド３７０１ａ及び接続パッド３７０１ｂと一続きの導電膜で形成されているため、コンタクトホールを介さずに配線３７０３と接続パッド３７０１ａと接続パッド３７０１ｂとは電気的に接続されている。よって、この接続パッド３７０１ａと接続パッド３７０１ｂと配線３７０３により複合接続端子が構成されている。そして、この複合接続端子がＦＰＣ端子と接続される箇所は接続パッド３７０１ａと接続パッド３７０１ｂである。

なお、図３７では、接続端子部の両端の接続パッドが電気的に接続され、これらにより複合接続端子を構成しているが、これに限定されない。つまり、接続端子部の任意の接続パッド同士を電気的に接続することにより、複合接続端子を構成することができる。よって、電気的に接続する接続パッドは２つに限らず、３つや４つ又はそれ以上であってもよい。数を増やすことにより、ＦＰＣパッドとの接続面積をより大きくすることができるため接触抵抗を低くすることができる。

また、本構成によれば、コンタクトホールを介さずに、それぞれの接続パッドが接続されるため、接触抵抗の増加を招くことなく離れた接続パッド間の接続が可能となる。よって低抵抗化を図ることができる。

なお、本構成は実施の形態２で示した様々な構成の接続端子部の構成と組み合わせることができる。一例を図３８に示す。

図３８では、複合接続パッド３８０１ａと複合接続パッド３８０１ｂと複合接続パッド３８０２と、基準接続パッド３８０３が等しい間隔で基板１０１上の接続端子部に配置されている。

また、複合接続パッド３８０１ａ及び複合接続パッド３８０１ｂは、接続端子部において基板１０１の縁側に形成された配線３８０４により接続されている。なお、配線３８０４は複合接続パッド３８０１ａ及び複合接続パッド３８０１ｂと一続きの導電膜で形成されているため、コンタクトホールを介さずに配線３８０４と複合接続パッド３８０１ａと複合接続パッド３８０１ｂとは電気的に接続されている。よって、この複合接続パッド３８０１ａと複合接続パッド３８０１ｂと配線３８０４により複合接続端子が構成されている。そして、この複合接続端子がＦＰＣ端子と接続される箇所は複合接続パッド３８０１ａと複合接続パッド３８０１ｂである。

なお、図３８では、接続端子部の両端の複合接続パッドが電気的に接続され、これらにより複合接続端子を構成しているが、これに限定されない。つまり、接続端子部の任意の複合接続パッド同士を電気的に接続することにより、複合接続端子を構成することができる。よって、電気的に接続する接続パッドは２つに限らず、３つや４つ又はそれ以上であってもよい。また、複合接続パッドと基準接続パッドを基板の縁に設けた配線で電気的に接続してもよい。なお、数を増やすことにより、ＦＰＣパッドとの接続面積をより大きくすることができるため接触抵抗を低くすることができる。

（実施の形態８）
本実施の形態においては、表示装置の表示不良をさらに改善することができる構成について説明する。

本実施の形態おいては、周辺駆動回路（走査線駆動回路や信号線駆動回路など）内の電流源回路や、その電流源回路と電流源とを接続する配線が、対向電極と重ならない構成とする。

まず、本実施の形態の第１の構成を図２７に示す。なお、図１３と共通するところは共通の符号を用いて説明を省略する。図２７の構成においては、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。

このような構成にすることにより、表示パネルの面積を有効利用しつつ、配線と対向電極２０２とにより形成される寄生容量影響で起こる表示不良を防止することができる。

なぜなら、ラッチ回路２７０１に入力されるビデオ信号を各段のラッチ回路に保持する時間は、ラッチ回路２７０１から画素へビデオ信号を書き込む時間に比べ短い。そのため、ビデオ信号に相当する信号電流が小さいと、寄生容量による影響が大きくなり、ラッチ回路２７０１へ正常にビデオ信号の書き込みが行われなくなってしまうからである。

ここで、信号線駆動回路１０４の構成例を図４２に示す。シフトレジスタ２７０２は、複数のフリップフロップ４２０１とフリップフロップ４２０２で構成されている。そして、シフトレジスタ２７０２には、クロック信号（ＣＬＫ）とクロック反転信号（ＣＬＫＢ）が入力されている。そして、シフトレジスタ２７０２の最初の段のフリップフロップ４２０１にスタートパルス（Ｓ＿ＳＰ）が入力される。すると、２段目のフリップフロップ４２０２から出力されるパルスは、スタートパルスが１パルス分遅れる。つまり、フリップフロップ４２０１に入力されたパルスがフリップフロップ４２０２から出力される際に１パルス分遅れるため、フリップフロップ４２０２からの出力は１パルス分づつ遅れて出力される。これがビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）の保持を行うタイミングをとるサンプリングパルスとなる。

また、ラッチ回路２７０１は各信号線に対応して、それぞれ書き込み選択スイッチ４２０３ａ、書き込み選択スイッチ４２０３ｂ、サンプリングスイッチ４２０４ａ、サンプリングスイッチ４２０４ｂ、電流源回路４２０５ａ、電流源回路４２０５ｂ、読み出し選択スイッチ４２０６ａ及び読み出し選択スイッチ４２０６ｂを有している。

そして、書き込み選択スイッチ４２０３ａ又は書き込み選択スイッチ４２０３ｂの一方がオンし、他方がオフしている。そして、書き込み選択スイッチ４２０３ａがオンしているときには、書き込み選択スイッチ４２０３ｂはオフし、ビデオ信号の書き込みを行う電流源回路として電流源回路４２０５ａが選択されることになる。つまり、ラッチ回路２７０１にサンプリングパルスが入力されるタイミングにしたがってサンプリングスイッチ４２０４ａがオンし、ビデオ信号に相当する電流が電流源回路４２０５ａに書き込まれる。同様に、書き込み選択スイッチ４２０３ｂがオンしているときには、書き込み選択スイッチ４２０３ａはオフし、ビデオ信号の書き込みを行う電流源回路として電流源回路４２０５ｂが選択されることになる。つまり、ラッチ回路２７０１にサンプリングパルスが入力されるタイミングにしたがってサンプリングスイッチ４２０４ｂがオンし、ビデオ信号に相当する電流が電流源回路４２０５ｂに書き込まれる。

また、書き込み選択スイッチ４２０３ａがオンしているときには、読み出し選択スイッチ４２０６ｂがオンし、読み出し選択スイッチ４２０６ａがオフする。そして、電流源回路４２０５ｂに書き込まれたビデオ信号に相当する電流が信号線へ出力される。同様に、書き込み選択スイッチ４２０３ｂがオンしているときには、読み出し選択スイッチ４２０６ａがオンし、読み出し選択スイッチ４２０６ｂがオフする。そして、電流源回路４２０５ａに書き込まれたビデオ信号に相当する電流が信号線へ出力される。

ここで、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が入力されているビデオ線４２０７が対向電極と重なっていると、寄生容量が発生する。そして、ビデオ信号に相当する電流値が小さいときには、寄生容量に電流が流れてしまい、電流源回路へのビデオ信号の書き込みは十分に行われないことになる。すると表示不良を起こしてしまう。

しかし、本実施の形態の図２７に示すような構成とすることにより、表示パネルの面積の有効利用を図っても対向電極２０２がラッチ回路２７０１と重ならないため、表示不良を防止することができる。

なお、電流源回路としては、図４３（ａ）、（ｂ）、（ｃ）に示すような構成のいずれも適用することができる。図４３（ａ）の電流源回路はスイッチ４３０４とトランジスタ４３０２と容量素子４３０３で構成される。そして、電流源４３０１によって、電流源回路に書き込まれる。図４３（ｂ）の電流源回路はスイッチ４３１３とトランジスタ４３１１と容量素子４３１２で構成される。そして、電流源４３０１によって、電流源回路に書き込まれる。図４３（ｃ）の電流源回路はスイッチ４３２４とトランジスタ４３２１とトランジスタ４３２２と容量素子４３２３とスイッチ４３２５で構成される。そして、電流源４３０１によって、電流源回路に書き込まれる。

次に、本実施の形態の第２の構成を図２８に示す。なお、図１４と共通するところは共通の符号を用いてその説明を省略する。本構成においても、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。

また、本構成においては、シフトレジスタ２７０２の中で配線１４０３と対向電極２０２がコンタクトホール１４０４を介して接続されている。

次に、本実施の形態の第３の構成を図２９に示す。なお、図１５と共通するところは共通の符号を用いてその説明を省略する。本構成においても、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。

また、本構成においては、ラッチ回路２７０１が信号や電源の供給される接続端子部２０１とは画素部１０６を挟んで反対側に配置されているため、寄生容量の発生する原因となる配線がラッチ回路２７０１をまたぐことがない。よって、より、表示不良の防止を図ることが可能となる。

次に、本実施の形態の第４の構成を図３０に示す。なお、図１６と共通するところは共通の符号を用いてその説明を省略する。本構成においても、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。よって、表示不良を防止することができる。

次に、本実施の形態の第５の構成を図３１に示す。なお、図１７と共通するところは共通の符号を用いてその説明を省略する。本構成においても、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。よって、表示不良を防止することができる。

次に、本実施の形態の第６の構成を図３２に示す。なお、図１８と共通するところは共通の符号を用いてその説明を省略する。本構成においても、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。よって、表示不良を防止することができる。

次に、本実施の形態の第７の構成を図３３に示す。なお、図１９と共通するところは共通の符号を用いてその説明を省略する。本構成においても、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。よって、表示不良を防止することができる。

次に、本実施の形態の第８の構成を図３４に示す。なお、図２０と共通するところは共通の符号を用いてその説明を省略する。本構成においても、信号線駆動回路１０４内にラッチ回路２７０１とシフトレジスタ２７０２を有する。そして、ラッチ回路２７０１がシフトレジスタ２７０２と比較して、画素部１０６より離れた位置に配置されている。そして、表示パネルの面積有効利用のため、信号線駆動回路１０４と画素部１０６との間隔は小さくしてある。よって、画素部１０６からはみ出した対向電極２０２がシフトレジスタ２７０２と一部重なっている。しかし、電流源や電流源回路又はそれらを接続している配線など、を有するラッチ回路２７０１は、対向電極２０２とは重なっていない。よって、表示不良を防止することができる。

本実施例において、実施の形態１に示した、基準接続パッドの線幅、複合接続パッドの線幅、接続ピッチ、ＦＰＣパッドの線幅及びＦＰＣピッチの好適な大小関係について図３５（Ａ）、（Ｂ）、（Ｃ）を用いて説明する。

図３５（Ａ）では、回路が形成された基板１０１とＦＰＣ１０３とが接続されている様子を示している。そして、点線３５０１で囲まれた領域の部分拡大図を図３５（ｂ）に示す。また、その断面を図３５（Ｃ）に示す。

まず、図３５（Ｃ）を用いて説明する。基板１０１上に、接続パッド（基準接続パッド１１２及び複合接続パッド１１３）を有し、それぞれ接続パッド間には隔壁１１４が形成されている。隔壁１１４は絶縁性を有しており、接続パッド間の絶縁を保っている。そして、接続パッド（基準接続パッド１１２及び複合接続パッド１１３）は異方性導電膜４１１を介してそれぞれ対応するＦＰＣパッド１１１と接続されている。なお、ここでは、複合接続パッド１１３が二つのＦＰＣパッド１１１と接続する場合の構成を示しているがこれに限定されない。また、図４（Ｃ）に示すように、異方性導電膜４１１の中に導電性粒子４２１が混入してあってもよい。そうすることにより、接触抵抗を低くすることができる。

そして、ＦＰＣ１０３と基板１０１との貼り合わせにおいて、パッドの線幅方向に位置ずれがない場合には、基準接続パッド１１２の中心軸と、ＦＰＣパッド１１１の中心軸が一致しており、図３５（Ｂ）、（Ｃ）のようになっている。

次に図３５（Ｂ）を用いて説明する。線３５０２はＦＰＣの縁を示している。

基準接続パッド１１２の線幅Ｌ１は、接続ピッチＬ３よりも小さく構成されている。また、ＦＰＣパッド１１１の線幅Ｌ２は、ＦＰＣピッチＬ４よりも大きく構成されている。さらに、基準接続パッド１１２の線幅Ｌ１は、ＦＰＣパッド１１１の線幅Ｌ２より小さく構成されている。つまり、Ｌ１＜Ｌ３、Ｌ２＞Ｌ４、Ｌ１＜Ｌ２の条件を満たすように各パッドを構成することにより、ＦＰＣ１０３と基板１０１との貼り合わせにおいて、パッドの線幅方向に多少の位置ずれが生じても、対応するパッド間での電気的接続を可能にし、隣接するパッドとの短絡の発生を低減することができる。

さらに、本構成によれば、複合接続パッド１１３の線幅Ｌ５は、ＦＰＣパッド１１１の線幅Ｌ２と基準接続パッド１１２の線幅Ｌ１とＦＰＣピッチＬ４とを合わせた大きさにほぼ等しい。つまり、Ｌ５＝Ｌ２＋Ｌ１＋Ｌ４となる。そして、複合接続パッド１１３と二つのＦＰＣパッド１１１との接続領域の線幅は、Ｌ２＋Ｌ１となる。すると、Ｌ２＞Ｌ１であるため、二つのＦＰＣパッド１１１と接続する複合接続パッド１１３の接続面積は、基準接続パッド１１２とＦＰＣパッド１１１との接続面積の２倍以上の面積となる。よって、複合接続パッド１１３での接触抵抗を大幅に低減することができる。なお、複合接続パッド１１３が三つ以上のＦＰＣパッド１１１と接続する場合においても、同様に接続面積が大幅に増えるので接触抵抗の低減を図ることが可能となる。

本実施例では、表示素子に発光素子を用いた場合の表示パネルの構成について説明する。

本実施例では、本発明の表示装置に適用可能な表示パネルについて図６６を用いて説明する。なお、図６６（Ａ）は、表示パネルを示す上面図、図６６（Ｂ）は図６６（Ａ）をａ−ａ’で切断した断面図である。点線で示された信号線駆動回路６６０１、画素部６６０２、第２の走査線駆動回路６６０３、第１の走査線駆動回路６６０６を有する。また、封止基板６６０４、シール材６６０５を有し、シール材６６０５で囲まれた内側は、空間６６０７になっている。

なお、配線６６０８は第２の走査線駆動回路６６０３、第１の走査線駆動回路６６０６及び信号線駆動回路６６０１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）６６０９からビデオ信号、クロック信号、スタート信号等を受け取る。ＦＰＣ６６０９と表示パネルとの接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）６６１９がＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。

次に、断面構造について図６６（Ｂ）を用いて説明する。基板６６１０上には画素部６６０２とその周辺駆動回路（第２の走査線駆動回路６６０３、第１の走査線駆動回路６６０６及び信号線駆動回路６６０１）が形成されているが、ここでは、信号線駆動回路６６０１と、画素部６６０２が示されている。

なお、信号線駆動回路６６０１はＮチャネル型ＴＦＴ６６２０やＰチャネル型ＴＦＴ６６２１を用いてＣＭＯＳ回路を構成している。また、本実施例では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。

また、画素部６６０２はＴＦＴ６６１１と、ＴＦＴ６６１２とを含む画素を構成する複数の回路を有している。なお、ＴＦＴ６６１２のソース電極は第１の電極６６１３と接続されている。また、第１の電極６６１３の端部を覆って絶縁物６６１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。

また、カバレッジを良好なものとするため、絶縁物６６１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物６６１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物６６１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物６６１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

第１の電極６６１３上には、有機化合物を含む層６６１６、および第２の電極６６１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極６６１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。

また、有機化合物を含む層６６１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層６６１６には、元素周期律第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施例においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。

さらに、有機化合物を含む層６６１６上に形成される第２の電極（陰極）６６１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）を用いればよい。なお、有機化合物を含む層６６１６で生じた光が第２の電極６６１７を透過させる場合には、第２の電極（陰極）６６１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。

さらにシール材６６０５で封止基板６６０４を基板６６１０と貼り合わせることにより、基板６６１０、封止基板６６０４、およびシール材６６０５で囲まれた空間６６０７に発光素子６６１８が備えられた構造になっている。なお、空間６６０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材６６０５で充填される構成も含むものとする。

なお、シール材６６０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板６６０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。

以上のようにして、表示パネルを得ることができる。

さらに、発光素子６６１８に適用可能なＥＬ素子の例を図７２に示す。

基板７２０１の上に陽極７２０２、正孔注入材料からなる正孔注入層７２０３、その上に正孔輸送材料からなる正孔輸送層７２０４、発光層７２０５、電子輸送材料からなる電子輸送層７２０６、電子注入材料からなる電子注入層７２０７、そして陰極７２０８を積層させた素子構造である。ここで、発光層７２０５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。

また、図７２（Ａ）で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色表示素子などにも応用可能である。

図７２（Ａ）に示す本発明の素子作製方法は、まず、陽極７２０２を有する基板７２０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極７２０８を蒸着で形成する。

次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。

正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（以下「Ｈ_２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。

正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−トリス（Ｎ，Ｎ− ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ− フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。

電子輸送材料としては、金属錯体がよく用いられ、Ａｌｑ_３、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）_２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）_２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１、２、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。

電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。

発光材料としては、先に述べたＡｌｑ_３、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）_２、Ｚｎ（ＢＴＺ）_２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の４，４’−ビス（２，２ − ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ^２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）_２」と記す）、 ２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られている。

以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の表示素子を作製することができる。

また、図７２（Ｂ）に示すように図７２（Ａ）とは逆の順番に層を形成した表示素子を用いることができる。つまり、基板７２１１の上に陰極７２１８、電子注入材料からなる電子注入層７２１７、その上に電子輸送材料からなる電子輸送層７２１６、発光層７２１５、正孔輸送材料からなる正孔輸送層７２１４、正孔注入材料からなる正孔注入層７２１３、そして陽極７２１２を積層させた素子構造である。

また、表示素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にＴＦＴ及び表示素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の表示素子があり、本発明の画素構成はどの射出構造の表示素子にも適用することができる。

上面射出構造の発光素子について図７３（Ａ）を用いて説明する。

基板７３００上にＴＦＴ７３０１が形成され、ＴＦＴ７３０１のソース電極に接して第１の電極７３０２が形成され、その上に有機化合物を含む層７３０３と第２の電極７３０４が形成されている。

また、第１の電極７３０２は発光素子の陽極である。そして第２の電極７３０４は発光素子の陰極である。つまり、第１の電極７３０２と第２の電極７３０４とで有機化合物を含む層７３０３が挟まれているところが発光素子となる。

また、ここで、陽極として機能する第１の電極７３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。

また、陰極として機能する第２の電極７３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。

こうして、図７３（Ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図７１の表示パネルに適用した場合には、基板７１４５側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には基板７１４５は光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板７１４５に光学フィルムを設ければよい。

なお、実施の形態７に示す画素構成の場合には、第１の電極７３０２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極７３０４にはＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。

また、下面射出構造の発光素子について図７３（Ｂ）を用いて説明する。射出構造以外は図７３（Ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。

ここで、陽極として機能する第１の電極７３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。

また、陰極として機能する第２の電極７３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。

こうして、図７３（Ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図７１の表示パネルに適用した場合には、基板７１００側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板７１００は光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板７１００に光学フィルムを設ければよい。

両面射出構造の発光素子について図７３（Ｃ）を用いて説明する。射出構造以外は図７３（Ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。

ここで、陽極として機能する第１の電極７３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。

また、陰極として機能する第２の電極７３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、またはＣａ_３Ｎ_２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。

こうして、図７３（Ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図７１の表示パネルに適用した場合には、基板７１００側と基板７１４５側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板７１００および基板７１４５は、ともに光透過性を有する基板を用いる。

また、光学フィルムを設ける場合には、基板７１００および基板７１４５の両方に光学フィルムを設ければよい。

また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。

図７４に示すように、基板７４００上にＴＦＴ７４０１が形成され、ＴＦＴ７４０１のソース電極に接して第１の電極７４０３が形成され、その上に有機化合物を含む層７４０４と第２の電極７４０５が形成されている。

また、第１の電極７４０３は発光素子の陽極である。そして第２の電極７４０５は発光素子の陰極である。つまり、第１の電極７４０３と第２の電極７４０５とで有機化合物を含む層７４０４が挟まれているところが発光素子となる。図７４の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター７４０６Ｒ、緑色のカラーフィルター７４０６Ｇ、青色のカラーフィルター７４０６Ｂを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（ＢＭともいう）７４０７が設けられている。

上述した発光素子の構成は組み合わせて用いることができ、本発明の表示パネルに適宜用いることができる。また、発光素子は例示であり他の構成の発光素子を適用することもできる。

本発明の表示パネルは様々な電子機器に適用することができる。具体的には電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる発光装置を備えた装置）などが挙げられる。

図６５（Ａ）は発光装置であり、筐体６５００１、支持台６５００２、表示部６５００３、スピーカー部６５００４、ビデオ入力端子６５００５等を含む。本発明の表示装置を表示部６５００３に用いることができる。なお、発光装置は、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。本発明の表示パネルを表示部６５００３に用いた発光装置は、表示不良を防止することができる。

図６５（Ｂ）はカメラであり、本体６５１０１、表示部６５１０２、受像部６５１０３、操作キー６５１０４、外部接続ポート６５１０５、シャッター６５１０６等を含む。

本発明の表示パネルを表示部６５１０２に用いたカメラは、表示不良を防止することができる。

図６５（Ｃ）はコンピュータであり、本体６５２０１、筐体６５２０２、表示部６５２０３、キーボード６５２０４、外部接続ポート６５２０５、ポインティングマウス６５２０６等を含む。本発明の表示パネルを表示部６５２０３に用いたコンピュータは、表示不良を防止することができる。

図６５（Ｄ）はモバイルコンピュータであり、本体６５３０１、表示部６５３０２、スイッチ６５３０３、操作キー６５３０４、赤外線ポート６５３０５等を含む。本発明の表示パネルを表示部６５３０２に用いたモバイルコンピュータは、表示不良を防止することができる。

図６５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６５４０１、筐体６５４０２、表示部Ａ６５４０３、表示部Ｂ６５４０４、記録媒体（ＤＶＤ等）読み込み部６５４０５、操作キー６５４０６、スピーカー部６５４０７等を含む。表示部Ａ６５４０３は主として画像情報を表示し、表示部Ｂ６５４０４は主として文字情報を表示することができる。本発明の表示パネルを表示部Ａ６５４０３や表示部Ｂ６５４０４に用いた画像再生装置は、表示不良を防止することができる。

図６５（Ｆ）はゴーグル型ディスプレイであり、本体６５５０１、表示部６５５０２、アーム部６５５０３を含む。本発明の表示パネルを表示部６５５０２に用いたゴーグル型ディスプレイは、表示不良を防止することができる。

図６５（Ｇ）はビデオカメラであり、本体６５２００１、表示部６５２００２、筐体６５２００３、外部接続ポート６５２００４、リモコン受信部６５２００５、受像部６５２００６、バッテリー６５２００７、音声入力部６５２００８、操作キー６５２００９等を含む。本発明の表示パネルを表示部６５２００２に用いたビデオカメラは、表示不良を防止することができる。

図６５（Ｈ）は携帯電話機であり、本体６５７０１、筐体６５７０２、表示部６５７０３、音声入力部６５７０４、音声出力部６５７０５、操作キー６５７０６、外部接続ポート６５７０７、アンテナ６５７０８等を含む。本発明の表示パネルを表示部６５７０３に用いた携帯電話機は表示不良を防止することができる。

このように本発明の表示パネルは、あらゆる電子機器に適用することが可能である。

本実施例において、本発明の表示パネルを表示部に有する携帯電話の構成例について図６４を用いて説明する。

表示パネル６４１０はハウジング６４００に脱着自在に組み込まれる。ハウジング６４００は表示パネル６４１０のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル６４１０を固定したハウジング６４００はプリント基板６４０１に嵌入されモジュールとして組み立てられる。

表示パネル６４１０はＦＰＣ６４１１を介してプリント基板６４０１に接続される。プリント基板６４０１には、スピーカ６４０２、マイクロフォン６４０３、送受信回路６４０４、ＣＰＵ及びコントローラなどを含む信号処理回路６４０５が形成されている。このようなモジュールと、入力手段６４０６、バッテリ６４０７を組み合わせ、筐体６４０９に収納する。表示パネル６４１０の画素部は筐体６４１２に形成された開口窓から視認できように配置する。

また、本実施例に示した構成は携帯電話の一例であって、本発明の表示装置はこのような構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。

図６２は表示パネル６２０１と、回路基板６２０２を組み合わせたＥＬモジュールを示している。表示パネル６２０１は画素部６２０３、走査線駆動回路６２０４及び信号線駆動回路６２０５を有している。回路基板６２０２には、例えば、コントロール回路６２０６や信号分割回路６２０７などが形成されている。表示パネル６２０１と回路基板６２０２は接続配線６２０８によって接続されている。接続配線にはＦＰＣ等を用いることができる。

このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図６３は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ６３０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路６３０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路６３０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路６２０６により処理される。コントロール回路６２０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路６２０７を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ６３０１で受信した信号のうち、音声信号は音声信号増幅回路６３０４に送られ、その出力は音声信号処理回路６３０５を経てスピーカー６３０６に供給される。制御回路６３０７は受信局（受信周波数）や音量の制御情報を入力部６３０８から受け、チューナ６３０１や音声信号処理回路６３０５に信号を送出する。

図６５（Ａ）に示すように、図６２のＥＬモジュールを筐体６５００１に組みこんで、テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部６５００３が形成される。また、スピーカー部６５００４、ビデオ入力端子６５００５などが適宜備えられている。

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

本実施例においては、複合接続パッドを接続端子部に有する表示パネルの好適な構成について説明する。

まず、図６７を用いて表示パネルの接続端子部の接続パッド（基準接続パッド及び複合接続パッド）の構成について説明する。

基板６７０１上に一続きの導電膜が形成され、接続端子部の領域の導電膜は接続パッドとして機能し、配線部の領域の導電膜は配線として機能する。図６７において、基準接続パッド６７０３及び配線６７０６は一続きの導電膜で形成されている。また、複合接続パッド６７０４、配線６７０７及び配線６７０８は一続きの導電膜で形成されている。また、複合接続パッド６７０５、配線６７０９、配線６７１０及び配線６７１１は一続きの導電膜で形成されている。

また、シール領域６７０２において、基板６７０１と対向して設けられた対向基板がシール材によって貼り合わせられる。

なお、複合接続パッド６７０４は二つのＦＰＣパッドと接続され、複合接続パッド６７０５は三つのＦＰＣパッドと接続される。

ここで、基準接続パッド６７０３の線幅をＷとし、複合接続パッド６７０４の線幅をＷ’とし、複合接続パッド６７０５の線幅をＷ’’とする。また、隣り合う基準接続パッド同士の線幅中心の距離をＬとする。

ここで、複合接続パッド６７０４の線幅中心と基準接続パッドの線幅中心との距離はＬの１．５倍となり、複合接続パッド６７０５の線幅中心と基準接続パッドの線幅中心との距離はＬの２倍となる。よって、ＦＰＣはＦＰＣ端子配列を変える必要がないため、ＦＰＣの仕様変更することなく用いることができる。

なお、複合接続パッド６７０４の線幅Ｗ’は隣り合う基準接続パッド同士の線幅中心の距離Ｌよりも大きいことが好ましい。また、複合接続パッド６７０５の線幅Ｗ’’はＬの２倍よりも大きいことが好ましい。こうすることにより、接続パッドとＦＰＣパッドとの接触抵抗を小さくすることができる。

続いて、複合接続パッドと電気的に接続された複数の配線の表示パネル内での役割について説明する。

例えば、二つの走査線駆動回路を有する表示パネルにおいて、図６７の配線６７０７は一方の走査線駆動回路に電気的に接続され、図６７の配線６７０８は他方の走査線駆動回路に電気的に接続されている。つまり、二つの走査線駆動回路へ、共通の信号又は共通の電源を供給するそれぞれの配線が、一つの接続パッドと電気的に接続されている。よって、二つの走査線駆動回路の動作不良を防止することができる。

また、他の構成として、画素部と、画素を駆動する周辺駆動回路を備え、周辺駆動回路にシフトレジスタ及びバッファ回路を有する表示パネルにおいて、図６７の配線６７０７はシフトレジスタに電気的に接続され、図６７の配線６７０８はバッファ回路に電気的に接続されている。つまり、シフトレジスタとバッファ回路へ、共通の電源を供給するそれぞれの配線が、一つの接続パッドと電気的に接続されている。つまり、図６８（Ｂ）に示すように配線６８０４はシフトレジスタ６８０１の電源を供給する配線であり、図６７の配線６７０７に電気的に接続されている。また、配線６８０５はバッファ回路６８０２の電源を供給する配線であり、図６７の配線６７０８に電気的に接続されている。ここで、図、図６８（Ａ）のように配線６８０３からシフトレジスタ６８０１及びバッファ回路６８０２に電源を供給するようにすると、バッファ回路６８０２で大電流を出力するときに配線６８０３の電源電位が下がってしまう。よって、シフトレジスタ６８０１が正常に動作しなくなってしまう。よって、図６８（Ｂ）のようにすることで、シフトレジスタ６８０１の誤動作を防止することができる。

また、他の構成として、画素に液晶素子を有する液晶表示パネルにおいて、図６７の配線６７０７及び配線６７０８が対向電極に電気的に接続されている。つまり、対向電極へ、電源となる電源電位を供給するそれぞれの配線が、一つの接続パッドと電気的に接続されている。特に液晶表示パネルにおいては、液晶素子に印加する電圧を極性反転させて液晶素子の長寿命化を図るため対向電極の電位を変化させる。よって、本構成のようにして電源供給ラインの抵抗を小さくすることで低消費電力化を図ることができる。

また、他の構成として、画素にＥＬ素子を有するＥＬ表示パネルにおいて、図６７の配線６７０７及び配線６７０８が電源線又は対向電極に電気的に接続されている。つまり、対向電極又は電源線へ、電源となる電源電位を供給するそれぞれの配線が、一つの接続パッドと電気的に接続されている。特にＥＬ表示パネルにおいては、ＥＬ素子に大量の電流が流れるため、電源供給ラインの抵抗が大きいと電圧降下により所望の電源電位を得られなくなってしまう。よって、本構成のようにして電源供給ラインの抵抗を小さくして表示不良を防止することができる。

また、他の構成として、画素に発光素子を有する表示パネルにおいて、図６７の配線６７０７は対向電極に電気的に接続され、図６７の配線６７０８は対向電極と接して設けられた配線（補助配線という）に電気的に接続されている。つまり、対向電極と補助配線へ、共通の電源を供給するそれぞれの配線が、一つの接続パッドと電気的に接続されている。なお、この場合の表示パネルの構成の断面構造について図７５を用いて説明する。

基板７５０１上に下地膜７５０２を有している。基板７５０１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。下地膜７５０２はＣＶＤ法やスパッタ法により形成することができる。例えばＳｉＨ_４、Ｎ_２Ｏ、ＮＨ_３を原料に用いたＣＶＤ法により形成した酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いても良い。なお、下地膜７５０２は基板７５０１から不純物が半導体層に拡散することを防ぐために設けるものであり、基板７５０１にガラス基板や石英基板を用いている場合には下地膜７５０２は設けなくてもよい。

下地膜７５０２上に島状の半導体層を有する。半導体層にはトランジスタ７５０３のチャネル形成領域７５０５、ソース領域又はドレイン領域となる不純物領域７５０６及び低濃度不純物領域（ＬＤＤ領域）７５０７、並びにトランジスタ７５０４のチャネル形成領域７５０８、ソース又はドレイン領域となる不純物領域７５０９、低濃度不純物領域（ＬＤＤ領域）７５１０が形成されている。そして、チャネル形成領域７５０５及びチャネル形成領域７５０８上にゲート絶縁膜７５１１を介してゲート電極７５１２及びゲート電極７５１３を有している。ゲート絶縁膜７５１１としてはＣＶＤ法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸化窒化珪素膜等を用いることができる。また、ゲート電極７５１２及びゲート電極７５１３としてはアルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする薄膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。

ゲート電極７５１２の脇にはサイドウォール７５１４、ゲート電極７５１３の脇にはサイドウォール７５１５が形成されている。ゲート電極７５１２及びゲート電極７５１３を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸化窒化シリコン膜を形成した後、エッチバックしてサイドウォール７５１４及びサイドウォール７５１５を形成することができる。

なお、低濃度不純物領域７５０７、低濃度不純物領域７５１０はそれぞれサイドウォール７５１４、サイドウォール７５１５の下部に位置している。つまり、自己整合的に低濃度不純物領域７５０７及び低濃度不純物領域７５１０が形成されている。なお、サイドウォール７５１４及びサイドウォール７５１５は、低濃度不純物領域７５０７及び低濃度不純物領域７５１０を自己整合的に形成するために設けているのであって、必ずしも設けなくともよい。

ゲート電極７５１２、ゲート電極７５１３、サイドウォール７５１４、サイドウォール７５１５およびゲート絶縁膜７５１１上には第１の層間絶縁膜を有している。第１の層間絶縁膜は下層に無機絶縁膜７５１６、上層に樹脂膜７５１７を有している。無機絶縁膜７５１６としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜７５１７としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。

第１の層間絶縁膜上には、配線７５１８、配線７５１９及び配線７５２０を有し、配線７５１８はコンタクトホールを介して不純物領域７５０６と、配線７５１９はコンタクトホールを介して不純物領域７５０６及び不純物領域７５０９と、配線７５２０はコンタクトホールを介して不純物領域７５０９と電気的に接続されている。配線７５１８、配線７５１９及び配線７５２０としては、チタン（Ｔｉ）膜やアルミニウム（Ａｌ）膜や銅（Ｃｕ）膜やＴｉを含むアルミニウム膜をなどを用いることができる。なお、配線７５１８、配線７５１９及び配線７５２０と同じ層に信号線などの配線を設ける場合には低抵抗な銅を用いるとよい。

配線７５１８、配線７５１９及び配線７５２０および第１の層間絶縁膜上に第２の層間絶縁膜７５２１を有する。第２の層間絶縁膜７５２１としては、無機絶縁膜や、樹脂膜、又はこれらの積層を用いることができる。無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。

第２の層間絶縁膜７５２１上には画素電極７５２２および配線７５２３を有している。画素電極７５２２および配線７５２３は同じ材料により形成されている。つまり、同じ層に同時に形成されている。画素電極７５２２や配線７５２３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン（ＴｉＮ）膜、クロム（Ｃｒ）膜、タングステン（Ｗ）膜、亜鉛（Ｚｎ）膜、プラチナ（Ｐｔ）膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。

画素電極７５２２および配線７５２３の端部を覆うように絶縁物７５２４を有する。例えば、絶縁物７５２４としては、ポジ型の感光性アクリル樹脂膜を用いることができる。

画素電極７５２２上に有機化合物を含む層７５２５が形成され、有機化合物を含む層７５２５の一部は絶縁物７５２４上に重なっている。なお、有機化合物を含む層７５２５は、配線７５２３上には形成されていない。

有機化合物を含む層７５２５、絶縁物７５２４および配線７５２３上に対向電極７５２６を有している。対向電極７５２６に用いる材料としては、仕事関数の小さい材料を用いることが望ましい。例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カルシウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ_２、若しくはＣａ_３Ｎ_２などの金属薄膜を用いることができる。こうして薄い金属薄膜を用いることで光を透過させることが可能な陰極を形成することができる。

対向電極７５２６と画素電極７５２２とにより有機化合物を含む層７５２５が挟まれた領域では発光素子７５２７が形成されている。

また、絶縁物７５２４により有機化合物を含む層７５２５が隔離されている領域では、接合部７５２８が形成され、対向電極７５２６と配線７５２３とが接している。よって、配線７５２３が対向電極７５２６の補助電極として機能し、対向電極７５２６を低抵抗化することができる。よって、対向電極７５２６の膜厚を薄くすることができ、透過率を高くすることができる。したがって、発光素子７５２７から得られる光を上面から取り出す構造の表示パネルにおいて、より高い輝度を得ることができる。

なお、対向電極７５２６をより低抵抗化するため、金属薄膜と透明導電膜（ＩＴＯ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いてもよい。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることによっても光を透過させることが可能な陰極を形成することができる。

なお、不純物領域７５０６及び不純物領域７５０９にはＮ型の不純物がドーピングされている。よって、トランジスタ７５０３及びトランジスタ７５０４はＮチャネル型のトランジスタである。

なお、図７５で説明した表示パネルは対向電極７５２６の膜を薄くすることができ、上面から射出する光の透光性がよい。よって、上面からの輝度が高くすることができる。また、対向電極７５２６に配線７５２３を接続することにより、対向電極７５２６を低抵抗化することができる。よって、消費電力の低減を図ることができる。なお配線７５２３が補助配線である。

次に上面からみた表示パネルの模式図７６（ａ）、（ｂ）を用いて表示パネルの構成について説明する。基板７６００上に信号線駆動回路７６０１、走査線駆動回路７６０２、画素部７６０３が形成されている。なお、基板７６００はＦＰＣ（フレキシブルプリントサーキット）７６０４と接続され、信号線駆動回路７６０１や走査線駆動回路７６０２に入力されるビデオ信号、クロック信号、スタート信号等の信号をＦＰＣ７６０４から受け取る。ＦＰＣ７６０４と基板７６００との接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）７６０５がＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣ７６０４しか図示されていないが、このＦＰＣ７６０４にはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。

図７６（ａ）に示す表示パネルの画素部７６０３には画素がマトリクスに配置されている。そして、それぞれの色要素毎の画素列となっている。そして、有機化合物を含む層７６０７は色毎に一列分の画素に渡って設けられている。そして、画素部において、有機化合物を含む層７６０７の設けられていない領域７６０６にて、画素電極と同じ材料で形成された配線と対向電極との接合部を形成する。つまり、図７５の断面図における接合部７５２８を図７６（ａ）における領域７６０６に形成する。また、画素部における上面の模式図を図７７に示す。図７７は、画素電極７７０１と同じ材料にて配線７７０２が形成されている。そして、画素電極７７０１は図７５の画素電極７５２２に相当し、配線７７０２が図７５の配線７５２３に相当する。一列分の画素電極７７０１に渡って有機化合物を含む層が形成され、画素電極７７０１と対向電極で挟まれる領域にそれぞれ発光素子が形成される。そして、接合部では対向電極に配線７７０２が接しているため対向電極の低抵抗化を図ることができる。つまり、配線７７０２が対向電極の補助電極として機能する。なお、図７７のような画素部の構成とすることで開口率が高く、且つ対向電極の低抵抗化を図った表示パネルを提供することが可能となる。

図７６（ｂ）に示す表示パネルの画素部７６０３には画素がマトリクスに配置されている。そして、それぞれの色要素毎の画素列となっている。そして、有機化合物を含む層７６１７は色毎に一列分の画素にそれぞれ設けられている。そして、画素部において、有機化合物を含む層７６１７の設けられていない領域７６１６にて、画素電極と同じ材料で形成された配線と対向電極との接合部を形成する。つまり、図７５の断面図における接合部７５２８を図７６（ｂ）における領域７６１６に形成する。また、画素部における上面の模式図を図７８に示す。図７８は、画素電極７８０１と同じ材料にて配線７８０２が形成されている。そして、画素電極７８０１は図７５の画素電極７５２２に相当し、配線７８０２が図７５の配線７５２３に相当する。画素電極７８０１のそれぞれに有機化合物を含む層が形成され、画素電極７８０１と対向電極で挟まれる領域にそれぞれ発光素子が形成される。そして、接合部では対向電極に配線７８０２が接しているため対向電極の低抵抗化を図ることができる。つまり、配線７８０２が対向電極の補助電極として機能する。なお、図７８のような画素部の構成とすることでより対向電極の低抵抗化を図った表示パネルを提供することが可能となる。

本実施の形態に示した表示パネルは、対向電極の透光性がよく、画素の開口率が高いため、輝度を低くしても必要な光度を得ることができる。よって、発光素子の信頼性を向上させることができる。また、対向電極の低抵抗化も図れるため消費電力も低減することができる。

また、表示パネルの模式図を用いて説明する。

図６９の表示パネルは、基板６９０１上に信号線駆動回路６９０３と、第１の走査線駆動回路６９０４と、第２の走査線駆動回路６９０５と、画素部６９０６と、接続端子部６９０７と、を有している。そして、基板６９０１と対向基板とがシール領域６９０２において張り合わされ、信号線駆動回路６９０３と、第１の走査線駆動回路６９０４と、第２の走査線駆動回路６９０５とが密封される。

接続端子部６９０７は複数の接続パッドを有している。複数の接続パッドのうち、基準接続パッド６９０８は配線６９１０と電気的に接続されている。また、複合接続パッド６９０９は配線６９１１及び配線６９１２と電気的に接続されている。また、配線６９１１及び配線６９１２は信号線駆動回路６９０３に電気的に接続されている。例えば、図６８（Ｂ）で示したように配線６９１１又は配線６９１２の、一方が信号線駆動回路６９０３内のシフトレジスタの電源を供給する配線と電気的に接続され、他方が信号線駆動回路６９０３内のバッファ回路の電源を供給する配線と電気的に接続されている。

また、図７０に示す表示パネルの構成は、基板７００１上に信号線駆動回路７００３と、第１の走査線駆動回路７００４と、第２の走査線駆動回路７００５と、画素部７００６と、接続端子部７００７と、を有している。そして、基板７００１と対向基板とがシール領域７００２において張り合わされ、信号線駆動回路７００３と、第１の走査線駆動回路７００４と、第２の走査線駆動回路７００５とが密封される。

接続端子部７００７は複数の接続パッドを有している。複数の接続パッドのうち、基準接続パッド７００８は配線７０１０と電気的に接続されている。また、複合接続パッド７００９は配線７０１１及び配線７０１２と電気的に接続されている。また、配線７０１１は第１の走査線駆動回路７００４と電気的に接続され、配線７０１２は第２の走査線駆動回路７００５と電気的に接続されている。

本実施の例では、本発明の発光素子に適用することのできる他の構成を、図７９及び図８０を用いて説明する。

エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬ素子ではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。

本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。

液相方法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ_２Ｓ_３）、硫化ガリウム（Ｇａ_２Ｓ_３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ_２Ｏ_３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ_２Ｓ_４）、硫化ストロンチウム−ガリウム（ＳｒＧａ_２Ｓ_４）、硫化バリウム−ガリウム（ＢａＧａ_２Ｓ_４）、等の３元系の混晶であってもよい。

局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、電荷補償として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ_２Ｓ_３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ_２Ｓ）、硫化銀（Ａｇ_２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。

また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。

なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。

また、ドナー−アクセプター再結合型発光の発光中心を有する発光材料に、第３の不純物元素を含む発光材料を用いてもよい。この場合、第３の不純物元素の濃度は、母体材料に対して０．０５〜５ａｔｏｍ％であることが好ましい。このような構成の発光材料では、低電圧での発光が可能となる。よって、低駆動電圧で発光可能な発光素子を得ることができ、消費電力が低減された発光素子を得ることができる。また、さらに上述した局在型発光の発光中心となる不純物元素が含まれていてもよい。

このような発光材料として、例えば、母体材料としてＺｎＳ、第１の不純物元素としてＣｌ、第２の不純物元素としてＣｕ、第３の不純物元素してＧａ及びＡｓを含み、さらに局在型発光の発光中心としてＭｎを含む発光材料を用いることも可能である。このような発光材料を形成するには、以下に示す方法を用いることができる。発光材料（ＺｎＳ：Ｃｕ，Ｃｌ）にＭｎを加え、真空中で２〜４時間程度焼成する。焼成温度は７００〜１５００℃であることが好ましい。この焼成したものを粉砕して粒径５〜２０μｍにし、粒径１〜３μｍのＧａＡｓを加え撹拌する。この混合物を硫黄ガスを含む窒素気流中で約５００〜８００℃で２〜４時間焼成することにより、発光材料を得ることができる。この発光材料を用いて、蒸着法などにより薄膜を形成することにより、発光素子の発光層として用いることができる。

薄膜型無機ＥＬ素子の場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子層エピタキシ法（ＡＬＥ）等を用いて形成することができる。

図７９（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図７９（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５１、第２の電極層５３を含む。

図７９（Ｂ）及び図７９（Ｃ）に示す発光素子は、図７９（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図７９（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図７９（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。

また、図７９（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。

分散型無機ＥＬ素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。

分散型無機ＥＬ素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。

図８０（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図８０（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。

本実施例に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。また、例えば光硬化型の樹脂材料などを用いることができる。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ_３）やチタン酸ストロンチウム（ＳｒＴｉＯ_３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。

バインダに含まれる無機絶縁材料としては、酸化珪素（ＳｉＯ_ｘ）、窒化珪素（ＳｉＮ_ｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、チタン酸鉛（ＰｂＴｉＯ_３）、ニオブ酸カリウム（ＫＮｂＯ_３）、ニオブ酸鉛（ＰｂＮｂＯ_３）、酸化タンタル（Ｔａ_２Ｏ_５）、タンタル酸バリウム（ＢａＴａ_２Ｏ_６）、タンタル酸リチウム（ＬｉＴａＯ_３）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化ジルコニウム（ＺｒＯ_２）、ＺｎＳその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。

図８０（Ｂ）及び図８０（Ｃ）に示す発光素子は、図８０（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図８０（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図８０（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。

また、図８０（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。

図７９における絶縁層５４、図８０における絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ_２）、酸化イットリウム（Ｙ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ハフニウム（ＨｆＯ_２）、酸化タンタル（Ｔａ_２Ｏ_５）、チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）、酸化ジルコニウム（ＺｒＯ_２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。

本実施例で示す発光素子は、電界発光層を狭持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。

なお、本実施例に示す発光素子は本明細書の発光素子に適用することが可能であり、例えば実施例２の表示パネルの発光素子に適用することもできる。その場合には、本実施例の電界発光層が実施例２の図６６における有機化合物を含む層６６１６に相当する。

本実施例では、表示素子に液晶素子を用いた場合の表示パネルの構成について説明する。

図７１（Ａ）には、第１の基板７１００上に信号線駆動回路７１３０、走査線駆動回路７１３８、及び画素部７１３１が形成された液晶表示パネルを示す。

図７１（Ｂ）は液晶表示パネルのＡ−Ａ’の断面図を示し、第１の基板７１００上に、ｎチャネル型ＴＦＴ７１２１とｐチャネル型ＴＦＴ７１２２とを有するＣＭＯＳ回路を備えた信号線駆動回路７１３０を示す。ｎチャネル型ＴＦＴ７１２１とｐチャネル型ＴＦＴ７１２２は、結晶性半導体膜を有するように形成するとよい。信号線駆動回路７１３０や走査線駆動回路７１３８を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。

画素部７１３１は、ＴＦＴ７１２３及び容量素子７１５８を有する。ＴＦＴ７１２３は、結晶性半導体膜を有するように形成するとよい。容量素子７１５８は、不純物が添加された半導体膜と、ゲート電極とに挟まれたゲート絶縁膜により構成される。

なお、画素部７１３１のＴＦＴは信号線駆動回路７１３０や走査線駆動回路７１３８と比べると、高い結晶性を有する必要はない。

また画素部７１３１は、ＴＦＴ７１２３の一方の電極と接続された画素電極７１１１を有する。そして、ｎチャネル型ＴＦＴ７１２１、ｐチャネル型ＴＦＴ７１２２、画素電極７１１１、及びＴＦＴ７１２３等を覆うように第３の絶縁膜７１０９が設けられている。

また対向基板となる第２の基板７１４５を用意する。第２の基板７１４５には、少なくとも信号線駆動回路７１３０に相当する位置にブラックマトリクス７１５１が設けられ、少なくとも画素部に相当する位置にカラーフィルタ７１５２が設けられ、さらに対向電極７１５３が設けられている。本発明は必ずしも、第２の基板７１４５にブラックマトリクス、カラーフィルタ、又は対向電極を設ける必要はなく、第１の基板７１００側へ設けてもよい。この後、基板間隔を保持するためのスペーサ７１５６を形成しても良い。また液晶材料に混合した有機強誘電体微粒子の分布の偏りを防止することを目的とした液晶材料の対流防止のための突起物７１５０を同時に形成してもよい。スペーサ７１５６は球状のものを利用しても良いし、絶縁膜をエッチングして形成される所謂柱状スペーサを用いることができる。さらに突起物７１５０の高さを液晶層７１５４の厚みと同じにして、スペーサ７１５６と同じ機能を持たせても良く、スペーサ７１５６と突起物７１５０を別にするか同じにするかは適宜選択する。

次に第２の基板７１４５に、配向処理を施し、第１の基板７１００とシール材７１４３を用いて張り合わせる。シール材７１４３はエポキシ系樹脂を用いるのが好ましい。またシール材７１４３を形成する位置に、第３の絶縁膜７１０９を一部残しておいてもよい。その結果、接着面積が大きくなり、接着強度を高めることができる。なお、基板間隔を保持するためのスペーサ７１５６は配向膜に配向処理を行った後に形成しても良い。

第１の基板７１００、及び第２の基板７１４５の間に液晶層７１５４を注入する。液晶層７１５４を注入する場合は、真空中で行うとよい。また第１の基板７１００へ液晶層を滴下した後、第２の基板７１４５を張り合わせてもよい。特に、大型基板になると液晶層を注入するより、滴下する方が好ましい。

また、第１の基板７１００や第２の基板７１４５に適宜、偏光板又は円偏光板を設け、コントラストを高めるとよい。

また、第１の接着領域７１３２に設けられた導電膜７１０８には、異方性導電膜（ＡＣＦ）によりフレキシブルプリントサーキット（ＦＰＣ）７１４６が接続されている。そして、ＦＰＣ７１４６を介して外部入力信号となるビデオ信号やクロック信号を受け取る。ここではＦＰＣしか図示されていないが、このＦＰＣを介して、プリント配線基板（ＰＷＢ）が取り付けられている。そしてプリント配線基盤には、外部信号生成回路が搭載されている。

また加圧や加熱によりＡＣＦを接着するときに、基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、少なくとも第１の接着領域７１３２の下方に硬性の高い基板を補助として配置すればよい。

本実施例では、第１の基板７１００上に信号線駆動回路７１３０及び走査線駆動回路７１３８を設けた、ドライバ一体型の発光装置を示すが、信号線駆動回路及び走査線駆動回路はＩＣにより形成し、ＳＯＧ法やＴＡＢ法により信号線、又は走査線等と接続しても構わない。

以上のように、液晶表示パネルを作製することができる。

（Ａ）本発明の表示パネルを示す図。（Ｂ）接続端子部を説明する図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 本発明の表示装置の模式図。 本発明の表示パネルを示す図。 本発明の表示装置の模式図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 本発明の表示装置の模式図。 本発明の表示装置の模式図。 信号線駆動回路を説明する図。 電流源回路を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 接続端子部を説明する図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 接続端子部を説明する図。 ＥＬモジュールの例。 ＥＬテレビ受像機の主要な構成を示すブロック図。 本発明の適用可能な携帯電話機の例。 電子機器の例。 （ａ）本発明の表示パネルの構成を示す模式図。（ｂ）本発明の表示パネルの構成を示す模式図。 接続端子部を説明する図。 シフトレジスタ及びバッファ回路への電源の供給を説明する図。 本発明の表示パネルを示す図。 本発明の表示パネルを示す図。 本発明の表示パネルを示す図。 発光素子を示す図。 表示装置の断面図。 表示装置の断面図。 表示装置の断面図。 本発明の表示パネルを示す図。 本発明の表示パネルの部分拡大図。 本発明の表示パネルの部分拡大図。 発光素子の例。 発光素子の例。

Claims (1)

1. 発光素子を有する画素部と、
   ラッチ回路とシフトレジスタとを有する駆動回路部と、
   複数の接続パッドを有する接続端子部と、を有し、
   前記複数の接続パッドの一には複数の配線が電気的に接続され、
   前記複数の配線は前記発光素子の対向電極に電気的に接続され、
   前記対向電極は、前記シフトレジスタに重なり、前記ラッチ回路には重ならないことを特徴とするＥＬ表示パネル。
   

Images