[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5360419B2 - Electronic circuit board - Google Patents

Electronic circuit board Download PDF

Info

Publication number
JP5360419B2
JP5360419B2 JP2010015581A JP2010015581A JP5360419B2 JP 5360419 B2 JP5360419 B2 JP 5360419B2 JP 2010015581 A JP2010015581 A JP 2010015581A JP 2010015581 A JP2010015581 A JP 2010015581A JP 5360419 B2 JP5360419 B2 JP 5360419B2
Authority
JP
Japan
Prior art keywords
substrate
resistor
main surface
electronic circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010015581A
Other languages
Japanese (ja)
Other versions
JP2011155134A (en
Inventor
知之 神山
寧 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010015581A priority Critical patent/JP5360419B2/en
Publication of JP2011155134A publication Critical patent/JP2011155134A/en
Application granted granted Critical
Publication of JP5360419B2 publication Critical patent/JP5360419B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic circuit board that dissipates heat generated by shunt resistance to the outside with high efficiency without increasing the number of components. <P>SOLUTION: The electronic circuit board includes a substrate 3 and a resistor 1 connected on one principal surface of the substrate 3. A slit 6 is formed on one principal surface of the substrate 3 which is opposed to the resistor 1. The electronic circuit board further includes another resistor 1 which is disposed on the substrate 3 on another principal surface being opposite to the one principal surface so as to face each other, and the resistor 1 connected on the one principal surface of the substrate 3 and the resistor 1 connected on the other principal surface of the substrate 3 can be arranged at a position shifted from each other in a direction along the principal surfaces of the substrate 3. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、電子回路基板に関するものであり、より特定的にはシャント抵抗が面実装された電子回路基板に関するものである。   The present invention relates to an electronic circuit board, and more particularly to an electronic circuit board on which a shunt resistor is surface-mounted.

インバータ装置などにおいて、モータに流れる電流を検出するために、たとえばDCCT(DC Current Transformer)やシャント抵抗が組み込まれた電流検出回路を備える電子回路基板が用いられる。インバータ装置は省エネ効果が大きいといわれている。このため、近年は特に地球温暖化対策として、インバータ装置の利用分野が拡大している。   In an inverter device or the like, for example, an electronic circuit board including a current detection circuit incorporating a DCCT (DC Current Transformer) or a shunt resistor is used to detect a current flowing through a motor. The inverter device is said to have a large energy saving effect. For this reason, in recent years, the field of use of inverter devices has expanded especially as a measure against global warming.

インバータ装置の電流検出回路としてたとえばシャント抵抗を用いれば、シャント抵抗に電流が流れた際にシャント抵抗が発熱する。シャント抵抗に流れる電流が大きくなるほど、この発熱量も大きくなる。   If, for example, a shunt resistor is used as the current detection circuit of the inverter device, the shunt resistor generates heat when a current flows through the shunt resistor. The greater the current flowing through the shunt resistor, the greater the amount of heat generated.

面実装タイプ(平板状の形状)のシャント抵抗の場合、これが電子回路基板を構成する基板の主表面上に載置されれば、シャント抵抗の発熱が基板や、シャント抵抗と対向するように配置(接続)された部材のほうへ伝播する。このため、当該基板や部材の温度が上昇する。すると基板や部材は、これらの許容温度の上限値を超える温度に加熱される可能性がある。   In the case of a surface mount type (flat plate shape) shunt resistor, if it is placed on the main surface of the substrate that constitutes the electronic circuit board, the shunt resistor generates heat so that it opposes the substrate and the shunt resistor. Propagates toward the (connected) member. For this reason, the temperature of the said board | substrate and member rises. Then, there is a possibility that the substrate and the member are heated to a temperature exceeding the upper limit value of these allowable temperatures.

このように基板の温度が上昇すると、基板の損傷や電子回路基板の動作不良などの不具合を来たす可能性がある。なおここで主表面とは、表面のうちもっとも面積の大きい主要な面をいうこととする。   If the temperature of the substrate rises in this way, there is a possibility that problems such as damage to the substrate and malfunction of the electronic circuit substrate may occur. Here, the main surface refers to the main surface having the largest area among the surfaces.

このような基板や部材の温度上昇を抑えるために、たとえばシャント抵抗から、基板などに熱を伝播せずスムーズに外部へ放熱することが考えられる。そこで、たとえば特開2009−10082号公報(特許文献1)には、基板上に平板状のシャント抵抗が実装される電子回路装置において、シャント抵抗の基板とは反対側に放熱器を設けている。つまり当該電子回路装置においては、シャント抵抗で発生した熱を、基板の方へ伝播させる代わりに当該放熱器から放熱させる。したがって、当該電子回路装置においては、シャント抵抗で発生した熱が基板に伝わり基板の温度が上昇することが抑制される。   In order to suppress the temperature rise of such a board | substrate and a member, it is possible to radiate | eradiate outside smoothly, for example from a shunt resistance, without transmitting heat to a board | substrate. Therefore, for example, in Japanese Patent Application Laid-Open No. 2009-10082 (Patent Document 1), in an electronic circuit device in which a flat shunt resistor is mounted on a substrate, a radiator is provided on the opposite side of the shunt resistor from the substrate. . That is, in the electronic circuit device, the heat generated by the shunt resistor is dissipated from the radiator instead of propagating toward the substrate. Therefore, in the electronic circuit device, heat generated by the shunt resistor is transmitted to the substrate and the temperature of the substrate is prevented from rising.

特開2009−10082号公報JP 2009-10082 A

しかし特開2009−10082号公報の電子回路装置は、シャント抵抗に対して放熱器を設置する分、当該電子回路装置を構成する部品の点数が増加する。部品の点数が増加する分だけ、装置のコストが増大し、装置自体のサイズが大きくなり実用性が低下するなどの問題が生じうる。   However, in the electronic circuit device disclosed in Japanese Patent Application Laid-Open No. 2009-10082, the number of components constituting the electronic circuit device increases as the heat sink is installed for the shunt resistor. As the number of parts increases, the cost of the device increases, the size of the device itself increases, and problems such as reduced utility can arise.

本発明の目的は以上の問題に鑑みなされたものである。その目的は、構成部品の点数を増加させることなく、シャント抵抗が発生する熱を高効率に外部に放熱することが可能な電子回路基板を提供することである。   The object of the present invention has been made in view of the above problems. The object is to provide an electronic circuit board that can dissipate the heat generated by the shunt resistor to the outside with high efficiency without increasing the number of components.

本発明に係る電子回路基板は、基板と、基板の一方の主表面上に接続される抵抗部材とを備える電子回路基板である。上記抵抗部材に対向する基板の主表面にはスリットが形成されている。上記スリットは、抵抗部材に対向する位置に複数形成されており、基板において一方の主表面の反対側である他方の主表面上に対向するように配置される他の抵抗部材をさらに備える。上記抵抗部材と他の抵抗部材とは、基板の主表面に沿った方向に関して互いにずれた位置に配置される。上記抵抗部材と他の抵抗部材とは、電子回路基板にて並列に接続されている。上記スリットは、電子回路基板の長辺側に沿う方向に延在する。 An electronic circuit board according to the present invention is an electronic circuit board including a substrate and a resistance member connected on one main surface of the substrate. A slit is formed on the main surface of the substrate facing the resistance member. A plurality of the slits are formed at positions facing the resistance member, and further include another resistance member arranged so as to face the other main surface opposite to the one main surface on the substrate. The resistance member and the other resistance member are arranged at positions shifted from each other in the direction along the main surface of the substrate. The resistance member and the other resistance member are connected in parallel on the electronic circuit board. The slit extends in a direction along the long side of the electronic circuit board.

抵抗部材(シャント抵抗)において、基板の主表面に対向する領域において空気などのガスが対流を起こすことによっても、シャント抵抗の熱が放熱される。つまり、シャント抵抗の発する熱は、基板の主表面に形成されたスリット(部材の存在しない領域)においてガスが対流を起こしながらシャント抵抗の表面に接することにより放熱される。つまり基板の主表面にスリットを形成することで、対流によりシャント抵抗の熱が放熱される領域が大きくなる。このため、基板やシャント抵抗は高効率に冷却される。   In the resistance member (shunt resistance), the heat of the shunt resistance is also dissipated by causing convection of a gas such as air in a region facing the main surface of the substrate. That is, the heat generated by the shunt resistance is dissipated by contacting the surface of the shunt resistance while causing gas convection in a slit (a region where no member is present) formed on the main surface of the substrate. That is, by forming slits on the main surface of the substrate, a region where heat of the shunt resistor is dissipated by convection is increased. For this reason, the substrate and the shunt resistor are cooled with high efficiency.

本発明の参考の形態1に係る電子回路基板の外観の態様を示す斜視図である。It is a perspective view which shows the aspect of the external appearance of the electronic circuit board which concerns on the reference form 1 of this invention. 図1の電子回路基板の上面図である。It is a top view of the electronic circuit board of FIG. 図2のIII(IV)−III(IV)線に沿う部分における概略断面図である。It is a schematic sectional drawing in the part which follows the III (IV) -III (IV) line | wire of FIG. 図3の変形例の概略断面図である。It is a schematic sectional drawing of the modification of FIG. 本発明の参考の形態2に係る電子回路基板の外観の態様を示す斜視図である。It is a perspective view which shows the aspect of the external appearance of the electronic circuit board which concerns on the reference form 2 of this invention. 図5の電子回路基板の、上側の主表面の上面図である。FIG. 6 is a top view of the upper main surface of the electronic circuit board of FIG. 5. 図5の電子回路基板の、下側の主表面の上面図である。It is a top view of the lower main surface of the electronic circuit board of FIG. 図6のVIII(IX)−VIII(IX)線に沿う部分における概略断面図である。It is a schematic sectional drawing in the part which follows the VIII (IX) -VIII (IX) line | wire of FIG. 図8の変形例の概略断面図である。It is a schematic sectional drawing of the modification of FIG. 図6のX−X線に沿う部分における他の構造例を示す概略断面図である。It is a schematic sectional drawing which shows the other structural example in the part which follows the XX line of FIG. 本発明の実施の形態に係る電子回路基板の外観の態様を示す斜視図である。It is a perspective view which shows the aspect of the external appearance of the electronic circuit board which concerns on Embodiment 1 of this invention. 図11の電子回路基板の、上側の主表面の上面図である。It is a top view of the upper main surface of the electronic circuit board of FIG. 図12のXIII−XIII線に沿う部分における概略断面図である。It is a schematic sectional drawing in the part which follows the XIII-XIII line | wire of FIG. 本発明の実施の形態の変形例としての電子回路基板の外観の態様を示す斜視図である。It is a perspective view which shows the aspect of the external appearance of the electronic circuit board as a modification of Embodiment 1 of this invention.

以下、図面を参照しながら、本発明の実施の形態について説明する。なお、実施の形態において、同一の機能を果たす要素には同一の参照符号を付し、その説明は、特に必要がなければ繰り返さない。 Hereinafter, with reference to the drawings, a description will be given implementation of the present invention. Incidentally, in the implementation, the elements that perform the same function are denoted by the same reference numerals, and description thereof will not be repeated unless particularly necessary.

参考の形態1)
図1〜図3を参照して、本参考の形態の電子回路基板は、抵抗体1と、基板3とを備えている。抵抗体1(抵抗部材)は、たとえばインバータ装置などに用いられる電流値検出用のシャント抵抗として用いられる部材である。
( Reference form 1)
Referring to FIGS. 1 to 3, an electronic circuit board according to this reference embodiment includes a resistor 1, a substrate 3. Resistor 1 (resistive member) is a member used as a shunt resistor for detecting a current value used in, for example, an inverter device.

抵抗体1に電流を流すため、抵抗体1は電気抵抗を有する導電体からなることが好ましく、具体的にはたとえば金属やメタルグレーズ、または炭素からなるものであることが好ましい。基板3は電子回路基板全体の土台となる基板である。   In order to pass a current through the resistor 1, the resistor 1 is preferably made of a conductor having electrical resistance, and specifically, for example, is preferably made of metal, metal glaze, or carbon. The substrate 3 is a substrate that serves as a base for the entire electronic circuit board.

抵抗体1は基板3に対して面実装するため、たとえば平板状の形状を有している。抵抗体1は基板3の一方の主表面上(図1、図3における上側の主表面上)の一部の領域に配置されたランド2上に、たとえばはんだ4により接続される。ランド2は、たとえば銅などの導体からなる導電性の平板状部材である。   Since the resistor 1 is surface-mounted on the substrate 3, it has, for example, a flat plate shape. Resistor 1 is connected to, for example, solder 4 on land 2 arranged in a partial region on one main surface of substrate 3 (on the upper main surface in FIGS. 1 and 3). The land 2 is a conductive flat plate member made of a conductor such as copper.

基板3の主表面に沿った方向に関して長尺形状を有する2つのランド2を跨ぐように配置された抵抗体1が、基板3と接続される。抵抗体1と基板3上のランド2とは、はんだ4により接続される。   Resistor 1 arranged so as to straddle two lands 2 having a long shape in the direction along the main surface of substrate 3 is connected to substrate 3. The resistor 1 and the land 2 on the substrate 3 are connected by solder 4.

基板3の上側の主表面上には、たとえば銅などの導体薄膜5が2箇所に配置されている。これらの導体薄膜5はいずれも、基板3の主表面上の、ランド2の下側に成膜されている。言い換えれば、基板3の主表面上に形成された導体薄膜5の主表面上の一部の領域に、ランド2が配置されている。ただし図3においては、導体薄膜5の図示が省略されている。   On the main surface on the upper side of the substrate 3, conductor thin films 5 such as copper are disposed at two locations. All of these conductor thin films 5 are formed on the main surface of the substrate 3 below the lands 2. In other words, the land 2 is arranged in a partial region on the main surface of the conductor thin film 5 formed on the main surface of the substrate 3. However, the conductor thin film 5 is not shown in FIG.

ランド2は、導体薄膜5と同様にたとえば銅などからなる領域であり、導体薄膜5の一部の領域がランド2と定義される。導体薄膜5の表面上には、はんだレジスト材料が塗布されているが、ランド2の表面上にははんだレジスト材料が塗布されていない。このため、ランド2の表面上に、はんだ4により抵抗体1と基板3とが接続される。   The land 2 is a region made of, for example, copper or the like like the conductor thin film 5, and a partial region of the conductor thin film 5 is defined as the land 2. A solder resist material is applied on the surface of the conductive thin film 5, but no solder resist material is applied on the surface of the land 2. For this reason, the resistor 1 and the substrate 3 are connected to the surface of the land 2 by the solder 4.

そのうち図1、図2に示す上側の導体薄膜5は、基板3の主表面がなす矩形状の(上側の)長辺側と電気的に接続されている。また図1、図2に示す下側の導体薄膜5は、基板3の主表面がなす矩形状の(左側の)短辺側と電気的に接続されている。   Of these, the upper conductor thin film 5 shown in FIGS. 1 and 2 is electrically connected to the rectangular (upper) long side formed by the main surface of the substrate 3. The lower conductor thin film 5 shown in FIGS. 1 and 2 is electrically connected to a rectangular (left side) short side formed by the main surface of the substrate 3.

抵抗体1の下側の主表面に対向する領域のうち、特に当該抵抗体1の主表面の中央付近と対向する領域にはスリット6が形成されている。スリット6は、基板3の主表面に形成されており、基板3の互いに対向する一対の主表面間を貫通するように形成された貫通孔(溝)状の領域である。スリット6は図1、図2においては基板3の主表面に沿った方向に関して矩形状となっているが、たとえば楕円形状であってもよく、スリット6の平面形状は任意の形状とすることができる。したがって抵抗体1は、スリット6の特に中央部分を上側から覆いながら、2つのランド2を跨ぐように配置されている。   Of the region facing the lower main surface of the resistor 1, a slit 6 is formed particularly in the region facing the vicinity of the center of the main surface of the resistor 1. The slit 6 is formed on the main surface of the substrate 3 and is a through-hole (groove) -like region formed so as to penetrate between a pair of opposing main surfaces of the substrate 3. 1 and 2, the slit 6 has a rectangular shape with respect to the direction along the main surface of the substrate 3. For example, the slit 6 may have an elliptical shape, and the planar shape of the slit 6 may be an arbitrary shape. it can. Therefore, the resistor 1 is disposed so as to straddle the two lands 2 while covering the center portion of the slit 6 from above.

つまり基板3にはスリット6が形成されているため、抵抗体1の下側の主表面の特に中央付近が対向する領域には基板3が配置されず、抵抗体1は空隙と対向する態様となっている。   That is, since the slit 6 is formed in the substrate 3, the substrate 3 is not disposed in a region where the central surface of the lower surface of the resistor 1 is particularly opposed to the center, and the resistor 1 is opposed to the gap. It has become.

次に、本参考の形態の電子回路基板の動作原理について説明する。 Next, the operation principle of the electronic circuit board of the present reference embodiment.

基板3の主表面がなす矩形状の(上側の)長辺側と(左側の)短辺側との間に電圧を印加することにより、抵抗体1に電流を流す。このときの電圧値と、抵抗体1の抵抗値とから、抵抗体1に流れる電流値が測定される。ここで、抵抗体1に流れる電流値は、基板3に接続されたたとえばモータなどの外部負荷に流れる電流値と同じとなるように電子回路基板を用いたインバータ装置などの回路が組まれていれば、上記外部負荷に流れる電流値を検出することができる。   A current is passed through the resistor 1 by applying a voltage between the rectangular (upper) long side and the (left) short side formed by the main surface of the substrate 3. The current value flowing through the resistor 1 is measured from the voltage value at this time and the resistance value of the resistor 1. Here, a circuit such as an inverter device using an electronic circuit board is assembled so that the current value flowing through the resistor 1 is the same as the current value flowing through an external load such as a motor connected to the board 3. For example, the value of the current flowing through the external load can be detected.

次に、本参考の形態の作用効果について説明する。 Next, the function and effect will be described in this reference form.

抵抗体1に電流を流すと抵抗体1は発熱する。このとき、図1〜図3における抵抗体1の上側の主表面上の領域では空気の対流が起こっている。抵抗体1の発する熱がこの空気の対流に乗って抵抗体1の外部へ移動する。つまり空気の対流により抵抗体1が空冷される。このようにして抵抗体1の発する熱は放熱される。また抵抗体1の発する熱の一部は、これが接続されるランド2を経由して基板3の方へ移動する。   When a current is passed through the resistor 1, the resistor 1 generates heat. At this time, air convection occurs in the region on the upper main surface of the resistor 1 in FIGS. The heat generated by the resistor 1 travels outside the resistor 1 along the air convection. That is, the resistor 1 is air-cooled by air convection. In this way, the heat generated by the resistor 1 is dissipated. Part of the heat generated by the resistor 1 moves toward the substrate 3 via the land 2 to which the resistor 1 is connected.

以上に記す経路による抵抗体1の放熱のほかに、図1〜図3の電子回路基板の場合は、抵抗体1の下側の主表面に対向する領域に設けられたスリット6においても放熱される。スリット6とはたとえば貫通孔など基板3が部分的に除去された領域である。つまり抵抗体1の下側の主表面と対向する領域の一部であるスリット6においては空気の対流が起こっている。このため抵抗体1の発する熱はこの空気の対流に乗って抵抗体1の外部へ移動する。またスリット6における空気の対流により、基板3の熱も放熱される。これはスリット6は基板3が部分的に除去された領域であり、スリット6の空間は基板3と接触しているためである。   In addition to the heat radiation of the resistor 1 through the path described above, in the case of the electronic circuit board of FIGS. 1 to 3, the heat is also radiated in the slit 6 provided in the region facing the lower main surface of the resistor 1. The The slit 6 is an area where the substrate 3 is partially removed, such as a through hole. In other words, air convection occurs in the slit 6 which is a part of the region facing the lower main surface of the resistor 1. For this reason, the heat generated by the resistor 1 travels outside the resistor 1 along the convection of the air. The heat of the substrate 3 is also radiated by the air convection in the slit 6. This is because the slit 6 is an area where the substrate 3 is partially removed, and the space of the slit 6 is in contact with the substrate 3.

以上のように、本参考の形態の電子回路基板は、抵抗体1の熱が抵抗体1の上側の主表面上のみならず、抵抗体1の下側の主表面上からも放熱される。つまり、基板3の主表面にスリット6が形成されていることにより、抵抗体1の表面のうち空気の対流を利用して電子回路基板の外部へ放熱することが可能な領域の面積が大きくなる。言い換えれば抵抗体1の熱が、基板3など電子回路基板、インバータ装置の構成部品以外のところへ放熱される効率が高くなる。このため、基板3や抵抗体1の温度上昇を高効率に抑制することができる。 As described above, the electronic circuit board of the present reference embodiment, the heat resistor 1 is not on the main surface of the upper resistor 1 only, is radiated from the resistor 1 of the lower main surface on. That is, since the slit 6 is formed on the main surface of the substrate 3, the area of the surface of the resistor 1 that can radiate heat to the outside of the electronic circuit board by using air convection is increased. . In other words, the efficiency with which the heat of the resistor 1 is dissipated to a place other than the electronic circuit board such as the board 3 and the components of the inverter device is increased. For this reason, the temperature rise of the board | substrate 3 or the resistor 1 can be suppressed highly efficiently.

また、本参考の形態の電子回路基板は、たとえば放熱器などを設置せず、基板3にスリット6を形成することにより、抵抗体1や基板3の放熱の効率を向上させている。つまり電子回路基板を構成する部品の点数を増加させていない。このため電子回路基板のコスト増大や、電子回路基板の構成部品の点数の増加に伴う実用性の低下などを抑制することができる。 Moreover, the electronic circuit board of this reference form improves the efficiency of heat dissipation of the resistor 1 and the board 3 by forming slits 6 in the board 3 without installing a radiator or the like, for example. That is, the number of parts constituting the electronic circuit board is not increased. For this reason, the increase in the cost of an electronic circuit board, the fall of the utility accompanying the increase in the number of the components of an electronic circuit board, etc. can be suppressed.

あるいは当該電子回路基板は、たとえば図4の概略断面図に示すように、基板3の上側の主表面および下側の主表面の両方に、導体薄膜5とランド2とを備える構成であってもよい。この場合、たとえば上側の導体薄膜5と基板3と、下側の導体薄膜5とを図4の上下方向に貫通し、上側の導体薄膜5と下側の導体薄膜5とを電気的に導通するスルーホール7が形成されていてもよい。またこの場合、図4には図示されないが、基板3の下側の主表面に対向する領域にも、基板3の上側の主表面に対向する領域と同様に、はんだ4により抵抗体1が接続されていてもよい。   Alternatively, the electronic circuit board may be configured to include the conductive thin film 5 and the land 2 on both the upper main surface and the lower main surface of the substrate 3 as shown in the schematic cross-sectional view of FIG. Good. In this case, for example, the upper conductor thin film 5, the substrate 3, and the lower conductor thin film 5 are passed through in the vertical direction in FIG. 4 to electrically connect the upper conductor thin film 5 and the lower conductor thin film 5. A through hole 7 may be formed. In this case, although not shown in FIG. 4, the resistor 1 is connected to the region facing the lower main surface of the substrate 3 by the solder 4 in the same manner as the region facing the upper main surface of the substrate 3. May be.

参考の形態2)
参考の形態は、参考の形態1と比較して、抵抗体の構成および配置が異なっている。以下、本参考の形態の構成について説明する。
( Reference form 2)
This reference form is different from the reference form 1 in the configuration and arrangement of the resistors. The following describes the structure of the present reference embodiment.

図5〜図7を参照して、本参考の形態の電子回路基板は、抵抗体1が複数(5つ)備えられている。それぞれの抵抗体1のサイズは参考の形態1の抵抗体1よりも小さい。これらの抵抗体1が、基板3の長辺側の延在する方向に沿って並列している。 Referring to FIGS. 5 to 7, the electronic circuit board of the present reference embodiment, the resistor 1 is provided with a plurality of (five). The size of each resistor 1 is smaller than the resistor 1 of the reference form 1. These resistors 1 are arranged in parallel along the extending direction of the long side of the substrate 3.

ただしこれらの抵抗体1は、基板3の一方の主表面(図5の上側の主表面)上のみならず、基板3の一方の主表面の反対側である他方の主表面(図5の下側の主表面)に対向する領域にも配置されている。そして、これら5つの抵抗体1(抵抗部材)のうちの一部と、上記一部の抵抗体1以外の他の抵抗体1(他の抵抗部材)とは、基板3の主表面に沿った方向(ここでは特に基板3の主表面のうち長手方向)に関して互いにずれた位置に配置される。   However, these resistors 1 are not only on one main surface (the upper main surface in FIG. 5) of the substrate 3, but also on the other main surface (the lower surface in FIG. 5) opposite to the one main surface of the substrate 3. It is also arranged in a region facing the main surface on the side. A part of these five resistors 1 (resistive members) and the other resistors 1 (other resistor members) other than the part of the resistors 1 are along the main surface of the substrate 3. It arrange | positions in the position which mutually shifted | deviated regarding the direction (here especially longitudinal direction among the main surfaces of the board | substrate 3).

具体的には、基板3の主表面の長辺側に沿った方向(図5〜図7における左右方向)に関して、5つ並列している抵抗体1のうち、一方の端部(一方の短辺)から数えて1番目、3番目および5番目の抵抗体1は、基板3の、図5の下側の主表面に対向する領域に配置されている。これに対して、一方の端部から数えて2番目および4番目の抵抗体1は、基板3の、図5の上側の主表面に対向する領域に配置されている。なおこれとは逆に、たとえば一方の端部から数えて1番目、3番目、5番目の抵抗体1が基板3の上側の主表面に対向する領域に、2番目および4番目の抵抗体1が基板3の下側の主表面に対向する領域に配置されていてもよい。   Specifically, with respect to the direction along the long side of the main surface of the substrate 3 (left-right direction in FIGS. 5 to 7), one end portion (one short side) of the five resistors 1 arranged in parallel. The first, third, and fifth resistors 1 counted from the side) are arranged in a region of the substrate 3 that faces the lower main surface of FIG. On the other hand, the 2nd and 4th resistor 1 counted from one edge part is arrange | positioned in the area | region facing the upper main surface of FIG. On the other hand, for example, the first, third, and fifth resistors 1 counted from one end are disposed in the region facing the main surface on the upper side of the substrate 3. May be disposed in a region facing the lower main surface of the substrate 3.

図5〜図7に示す、基板3の一方の端部(一方の短辺)から数えて2番目および4番目の抵抗体1は、図8の断面図に示すように、参考の形態1の抵抗体1と同様に、基板3の上側の主表面上のランド2と接続するように、はんだ4により接続されている。図8は図3と、図9は図4と同様の態様を示しているが、いずれの態様を有していてもよい。 5 to 7, one end of the second and fourth resistors 1 counted from (one short side) of the substrate 3, as shown in the sectional view of FIG. 8, reference embodiment 1 Similar to the resistor 1, it is connected by solder 4 so as to be connected to the land 2 on the upper main surface of the substrate 3. 8 shows the same mode as FIG. 3 and FIG. 9 shows the same mode as that of FIG. 4, but it may have any mode.

また図10に示すように、図6の線分X−Xにおける断面の構造も、図9に示した構造と同様、具体的には図9の上下を逆にした構造とすることができる。あるいは図6の線分X−Xにおける断面の構造は、図8の上下を逆にした構造を適用してもよい。   Further, as shown in FIG. 10, the structure of the cross section along line XX in FIG. 6 can also be a structure in which the top and bottom of FIG. 9 are turned upside down, similarly to the structure shown in FIG. Alternatively, the cross-sectional structure along line XX in FIG. 6 may be a structure in which the top and bottom in FIG. 8 are reversed.

具体的には、図6に示す、基板3の一方の端部(一方の短辺)から数えて1番目、3番目および5番目の抵抗体1は、以下に述べる態様で基板3と接続してもよい。図10の断面図に示すように、基板3の上側の主表面上から基板3の下側の主表面上まで、基板3の厚み方向(図10の上下方向)を貫通するようにスルーホール7が配置されている。   Specifically, the first, third and fifth resistors 1 counted from one end (one short side) of the substrate 3 shown in FIG. 6 are connected to the substrate 3 in the manner described below. May be. As shown in the cross-sectional view of FIG. 10, the through hole 7 penetrates the thickness direction (vertical direction in FIG. 10) of the substrate 3 from the upper main surface of the substrate 3 to the lower main surface of the substrate 3. Is arranged.

スルーホール7は基板3の上側の主表面上の導体薄膜5と基板3と、基板3の下側の主表面上の導体薄膜5とを、図10の上下方向に貫通するように形成されている。スルーホール7の内部には金属材料がめっきされているため、基板3の上側の主表面上の導体薄膜5と、基板3の下側の主表面上の導体薄膜5とが電気的に導通される。   The through hole 7 is formed so as to penetrate the conductor thin film 5 and the substrate 3 on the upper main surface of the substrate 3 and the conductor thin film 5 on the lower main surface of the substrate 3 in the vertical direction of FIG. Yes. Since the metal material is plated inside the through hole 7, the conductive thin film 5 on the upper main surface of the substrate 3 is electrically connected to the conductive thin film 5 on the lower main surface of the substrate 3. The

ここで、基板3の下側の導体薄膜5の主表面上の一部の領域に配置されたランド2と抵抗体1とが、はんだ4により接続される。すると当該抵抗体1は、基板3の上側の主表面上の導体薄膜5などとも導通される。   Here, the land 2 arranged in a partial region on the main surface of the conductor thin film 5 on the lower side of the substrate 3 and the resistor 1 are connected by the solder 4. Then, the resistor 1 is electrically connected to the conductive thin film 5 on the upper main surface of the substrate 3 and the like.

以上のように接続されることにより、基板3の下側の主表面に対向するように配置された抵抗体1についても、基板3の上側の導体薄膜5と電気的に接続される。したがって、本参考の形態の電子回路基板についても、すべての抵抗体1に対して、参考の形態1の電子回路基板の抵抗体1と同様の動作原理により作動する。 By connecting as described above, the resistor 1 arranged so as to face the lower main surface of the substrate 3 is also electrically connected to the conductive thin film 5 on the upper side of the substrate 3. Therefore, for the electronic circuit board of the present reference embodiment, with respect to all of the resistors 1, operated by the same operation principle as the resistor 1 of the electronic circuit board of Reference Embodiment 1.

次に、本参考の形態の作用効果について説明する。本参考の形態の電子回路基板は、参考の形態1の電子回路基板と同様の作用効果に加え、以下に述べる作用効果を有する。 Next, the function and effect will be described in this reference form. Electronic circuit board according to this reference embodiment, in addition to the same advantages as those in the electronic circuit board of Reference Embodiment 1, has the operational effects described below.

参考の形態の電子回路基板の複数の抵抗体1は、それぞれが電気回路中で並列に接続されている。このため、1つの抵抗体1に流れる電流値を参考の形態1の抵抗体に流れる電流値より小さくできる。このため、それぞれの抵抗体1の発熱量を参考の形態1の電子回路基板の抵抗体1よりも少なくすることができる。 A plurality of resistors 1 of the electronic circuit board of the present reference embodiment, respectively are connected in parallel in an electric circuit. For this reason, the value of current flowing through one resistor 1 can be made smaller than the value of current flowing through the resistor of Reference Embodiment 1. For this reason, the calorific value of each resistor 1 can be made smaller than the resistor 1 of the electronic circuit board of the reference form 1.

また本参考の形態の電子回路基板においては、サイズを小さくして複数並列される抵抗体1が、基板3の一方の主表面側にすべて配置するのではなく、基板3の一方の主表面側と他方の主表面側との両方に、基板3の長辺側に沿った方向に関して互い違いに配置される。このため、たとえば基板3の一方の主表面側のみに抵抗体1が5つ並列する場合に比べて、抵抗体1の熱が移動(放熱)される効率が高くなる。 In the electronic circuit board of the present reference embodiment, the resistor 1 to be more parallel to reduce the size, instead of placing all on one main surface of the substrate 3, one main surface side of the substrate 3 And the other main surface side are alternately arranged in the direction along the long side of the substrate 3. For this reason, for example, compared with the case where five resistors 1 are arranged in parallel only on one main surface side of the substrate 3, the efficiency with which the heat of the resistor 1 is moved (heat radiation) is increased.

電子回路基板全体においては抵抗体1が5つ配置されているが、基板3の一方の主表面側(他方の主表面側)には抵抗体1が2つ(3つ)しか配置されない。このためたとえば基板3の一方の主表面側のみに抵抗体1が5つ並列する場合に比べて、各抵抗体1の、基板3(スリット6)と対向しない側の主表面上における空気の対流による放熱の効率が高くなる。これは抵抗体1の主表面1つあたりを空冷するための空気の対流の量を増加させることができるためである。   Although five resistors 1 are arranged on the entire electronic circuit board, only two (three) resistors 1 are arranged on one main surface side (the other main surface side) of the substrate 3. For this reason, for example, as compared with the case where five resistors 1 are arranged in parallel only on one main surface side of the substrate 3, air convection on the main surface of each resistor 1 on the side not facing the substrate 3 (slit 6). Increases the efficiency of heat dissipation. This is because the amount of air convection for air-cooling one main surface of the resistor 1 can be increased.

このため、本参考の形態のように複数の抵抗体1を基板3の表裏面に分けて配置し、かつ基板3の主表面に関して互いにずれた位置(基板3の上側および下側の主表面に対向する領域)に配置することにより、抵抗体1の発する熱が放熱される効率が高くなる。したがって抵抗体1や基板3の温度上昇をさらに確実に抑制することができる。 Therefore, a plurality of resistors 1 as in this reference embodiment are arranged separately in the front and back surfaces of the substrate 3, and the mutually offset positions (upper and lower major surfaces of the substrate 3 with respect to the main surface of the substrate 3 By arranging in the (opposite region), the efficiency of radiating the heat generated by the resistor 1 is increased. Therefore, the temperature rise of the resistor 1 and the board | substrate 3 can be suppressed further reliably.

本発明の参考の形態2は、以上に述べた各点についてのみ、本発明の参考の形態1と異なる。すなわち、本発明の参考の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の参考の形態1に順ずる。 The reference form 2 of the present invention is different from the reference form 1 of the present invention only in each of the points described above. In other words, the configuration, conditions, procedures, effects, and the like that are not described above in Reference Embodiment 2 of the present invention are all in accordance with Reference Embodiment 1 of the present invention.

(実施の形態
本実施の形態は、参考の形態1および2と比較して、スリットの構成が異なっている。以下、本実施の形態の構成について説明する。
(Embodiment 1 )
This embodiment differs from the reference embodiments 1 and 2 in the configuration of the slits. Hereinafter, the configuration of the present embodiment will be described.

図11〜図13を参照して、本実施の形態の電子回路基板は、スリット6が2つ形成されている。具体的には、基板3の長辺側に沿う方向に延在するスリット6が、参考の形態1および2においては1つのみ形成されているのに対し、本実施の形態においては2つのスリット6が、基板3の短辺側に沿う方向に並列している。 With reference to FIGS. 11-13, the electronic circuit board of this Embodiment has two slits 6 formed therein. Specifically, only one slit 6 extending in the direction along the long side of the substrate 3 is formed in the reference embodiments 1 and 2, whereas two slits are formed in the present embodiment. 6 are juxtaposed in the direction along the short side of the substrate 3.

これら2つのスリット6は、1つの抵抗体1を載置する2つのランド2に挟まれた、基板3の短辺方向に関する中央部分に、一定の間隔を隔てて形成されていることが好ましい。また図11〜図13においては参考の形態2の、複数の抵抗体1を有する電子回路基板に対して本実施の形態の2つのスリット6が形成されている。しかしたとえば図14に示すように、参考の形態1の電子回路基板、すなわち単独の抵抗体1を有する電子回路基板に対して本実施の形態の2つのスリット6が形成されていてもよい。 These two slits 6 are preferably formed at a certain interval in the central portion in the short side direction of the substrate 3 sandwiched between two lands 2 on which one resistor 1 is placed. 11 to 13, the two slits 6 of the present embodiment are formed in the electronic circuit board having the plurality of resistors 1 of the reference embodiment 2. However, for example, as shown in FIG. 14, the two slits 6 of the present embodiment may be formed on the electronic circuit board of Reference Embodiment 1, that is, the electronic circuit board having the single resistor 1.

また、図11〜図14の電子回路基板においては2つのスリット6が形成されている。しかし基板の主表面に3つ以上のスリット6が形成されていてもよい。   Also, two slits 6 are formed in the electronic circuit boards of FIGS. However, three or more slits 6 may be formed on the main surface of the substrate.

次に、本実施の形態の作用効果について説明する。本実施の形態の電子回路基板は、参考の形態1および2の電子回路基板と同様の作用効果に加え、以下に述べる作用効果を有する。 Next, the effect of this Embodiment is demonstrated. The electronic circuit board of the present embodiment has the following operational effects in addition to the operational effects similar to those of the electronic circuit boards of Reference Embodiments 1 and 2.

スリット6が一定の間隔を隔てて複数形成されていれば、たとえば図13の断面図に示すように、ランド2が配置された抵抗体1の短辺方向に関する端部に加えて、抵抗体1の短辺方向に関する中央部分(2つのスリット6に挟まれた領域)においても接着剤8を用いて基板3に抵抗体1を接続することができる。   If a plurality of slits 6 are formed at regular intervals, for example, as shown in the cross-sectional view of FIG. 13, the resistor 1 in addition to the end portion in the short side direction of the resistor 1 on which the land 2 is arranged. The resistor 1 can be connected to the substrate 3 using the adhesive 8 also in the central portion (region sandwiched between the two slits 6) in the short side direction.

抵抗体1が基板3に対して面実装される平板状の形状である場合において、上記のように基板3の主表面のうち2つのスリット6に挟まれた領域における抵抗体1との接続を特に容易に行なうことができる。このため、スリット6に挟まれた領域が存在しない場合に比べて、抵抗体1と基板3とのはんだ付けによる固定を容易にし、かつ当該固定をさらに確実にすることができる。   When the resistor 1 has a flat plate shape that is surface-mounted on the substrate 3, the connection with the resistor 1 in the region sandwiched between the two slits 6 on the main surface of the substrate 3 is performed as described above. This can be done particularly easily. For this reason, compared with the case where the area | region pinched | interposed into the slit 6 does not exist, the fixation by the soldering of the resistor 1 and the board | substrate 3 can be made easy, and the said fixation can be made still more reliable.

なお図13においては図3と同様にスルーホール7が形成されない場合の断面図を示しているが、実施の形態においても、参考の形態1や参考の形態2と同様に、スルーホール7が形成され、基板3の主表面の上側と下側とが電気的に接続された構成となっていてもよい。 Although in FIG. 13 is a cross-sectional view of a case where the through holes 7 in the same manner as FIG. 3 is not formed, in the first embodiment, as in Embodiment 1 and Reference Embodiment 2 of Reference, the through holes 7 The upper surface and the lower surface of the main surface of the substrate 3 may be electrically connected.

本発明の実施の形態は、以上に述べた各点についてのみ、本発明の参考の形態1および2と異なる。すなわち、本発明の実施の形態について、上述しなかった構成や条件、手順や効果などは、全て本発明の参考の形態1および2に順ずる。 The first embodiment of the present invention, the above-mentioned respects only differs from the first embodiment and the second reference in the present invention. In other words, the configurations, conditions, procedures, effects, and the like that have not been described above for Embodiment 1 of the present invention are all in accordance with Reference Embodiments 1 and 2 of the present invention.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、電子回路基板を低コストで高効率に放熱する技術として、特に優れている。   The present invention is particularly excellent as a technique for radiating heat from an electronic circuit board at low cost and high efficiency.

1 抵抗体、2 ランド、3 基板、4 はんだ、5 導体薄膜、6 スリット、7 スルーホール、8 接着剤。   1 resistor, 2 lands, 3 substrate, 4 solder, 5 conductor thin film, 6 slit, 7 through hole, 8 adhesive.

Claims (1)

基板と、
前記基板の一方の主表面上に接続される抵抗部材とを備える電子回路基板であり、
前記抵抗部材に対向する前記基板の主表面にはスリットが形成されており、
前記スリットは、前記抵抗部材に対向する位置に複数形成されており、
前記基板において前記一方の主表面の反対側である他方の主表面上に対向するように配置される他の抵抗部材をさらに備え、
前記抵抗部材と前記他の抵抗部材とは、前記基板の前記主表面に沿った方向に関して互いにずれた位置に配置され、
前記抵抗部材と前記他の抵抗部材とは、前記電子回路基板にて並列に接続され、
前記スリットは、前記電子回路基板の長辺側に沿う方向に延在する、電子回路基板。
A substrate,
An electronic circuit board comprising a resistance member connected on one main surface of the board;
A slit is formed on the main surface of the substrate facing the resistance member ,
A plurality of the slits are formed at positions facing the resistance member,
The substrate further comprises another resistance member disposed to face the other main surface opposite to the one main surface in the substrate,
The resistance member and the other resistance member are arranged at positions shifted from each other with respect to a direction along the main surface of the substrate,
The resistance member and the other resistance member are connected in parallel on the electronic circuit board,
The slit is an electronic circuit board extending in a direction along a long side of the electronic circuit board.
JP2010015581A 2010-01-27 2010-01-27 Electronic circuit board Expired - Fee Related JP5360419B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010015581A JP5360419B2 (en) 2010-01-27 2010-01-27 Electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010015581A JP5360419B2 (en) 2010-01-27 2010-01-27 Electronic circuit board

Publications (2)

Publication Number Publication Date
JP2011155134A JP2011155134A (en) 2011-08-11
JP5360419B2 true JP5360419B2 (en) 2013-12-04

Family

ID=44540896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010015581A Expired - Fee Related JP5360419B2 (en) 2010-01-27 2010-01-27 Electronic circuit board

Country Status (1)

Country Link
JP (1) JP5360419B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5966224B2 (en) * 2012-03-08 2016-08-10 Koa株式会社 Current detection resistor mounting structure
JP6057591B2 (en) 2012-08-03 2017-01-11 キヤノン株式会社 High-voltage power supply for image forming equipment
JP5545334B2 (en) 2012-09-13 2014-07-09 ダイキン工業株式会社 Electronic circuit equipment
JP2014185965A (en) * 2013-03-25 2014-10-02 Sumitomo Electric Networks Inc Power measurement tap
WO2024024397A1 (en) * 2022-07-28 2024-02-01 日置電機株式会社 Damper and measurement device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242273U (en) * 1985-09-02 1987-03-13
JP2553102Y2 (en) * 1991-08-23 1997-11-05 日本電気株式会社 Chip component mounting wiring board
JP2004103914A (en) * 2002-09-11 2004-04-02 Nec Tokin Corp Printed circuit board

Also Published As

Publication number Publication date
JP2011155134A (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP5579234B2 (en) Electronic circuit component cooling structure and inverter device using the same
JP6119602B2 (en) Electronic equipment
JP5360419B2 (en) Electronic circuit board
WO2016162991A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2013138068A (en) Multilayer printed board
JP2014212278A (en) Electronic apparatus
JP5670447B2 (en) Electronics
JP5896928B2 (en) Coil device
JP6503650B2 (en) Power converter cooling structure
JP3207656U (en) Assembly structure of high power semiconductor and radiator
JP6098705B1 (en) Inverter
WO2020255666A1 (en) Board structure
JP2009021290A (en) Heat dissipation structure for heat generating device mounted on printed circuit board
CN107710883B (en) Printed circuit board heat dissipation system using high-conductivity heat dissipation pad
JP6662911B2 (en) Power converter
JP2014123674A (en) Heat radiation structure of printed circuit board
JP2010109236A (en) Bead core heat dissipation structure
JP7446798B2 (en) shunt resistance module
JP2020064941A (en) Circuit structure and electric connection box
JP2015215973A (en) Assembly for light source and vehicle lamp fitting equipped with the same
KR101507568B1 (en) Heat sink
JP2005166981A (en) Electronic controller
JP7490351B2 (en) Shunt resistor module and mounting structure of the shunt resistor module
JP2014072331A (en) Metal base circuit board and mounting substrate
JP2009188192A (en) Circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees