[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5350540B2 - セキュリティ機構を有する集積回路パッケージ及びその製造方法 - Google Patents

セキュリティ機構を有する集積回路パッケージ及びその製造方法 Download PDF

Info

Publication number
JP5350540B2
JP5350540B2 JP2012514956A JP2012514956A JP5350540B2 JP 5350540 B2 JP5350540 B2 JP 5350540B2 JP 2012514956 A JP2012514956 A JP 2012514956A JP 2012514956 A JP2012514956 A JP 2012514956A JP 5350540 B2 JP5350540 B2 JP 5350540B2
Authority
JP
Japan
Prior art keywords
surface roughness
mark
integrated circuit
circuit package
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012514956A
Other languages
English (en)
Other versions
JP2012529771A (ja
Inventor
ピー. バーテ,ドゥルヴ
エル. ウォロノフ,セルゲイ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2012529771A publication Critical patent/JP2012529771A/ja
Application granted granted Critical
Publication of JP5350540B2 publication Critical patent/JP5350540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/355Texturing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/34Coated articles, e.g. plated or painted; Surface treated articles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/18Dissimilar materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Thermal Transfer Or Thermal Recording In General (AREA)
  • Laser Beam Processing (AREA)

Description

本発明の開示の実施形態は、概して集積回路パッケージに関し、より具体的には、そのようなパッケージにおけるセキュリティ機構に関する。
集積回路(IC)及びICパッケージを含むマイクロエレクトロニクス装置及びデバイスの製造者及び販売者は、そのようなデバイスの無認可販売、本物としてごまかした偽造品の販売、及び同様の不法あるいは無認可の行為を防止することを望んでいる。そのような行為を止めさせるため、マイクロエレクトロニクスデバイスは、しばしば、複製するのが困難であり、且つマーク付きの物品が本物であることの証明としての役割を果たすマーキング又はその他のセキュリティ機構(造形)を備える。故に、例えば、出所に関するデータ、製造履歴、又はICパッケージ若しくはそれに類するものに関するその他の情報が、保護を受けた独占所有権のある書体で備えられることがある。同様に、ICパッケージ又はその他の商品は、例えばレーザアブレーションやインクジェット印刷などの技術を用いてマーキングされることがある。
セキュリティ機構を有する集積回路パッケージ及びその製造方法を提供する。
一態様において、集積回路パッケージは、パッケージ基板と、該パッケージ基板に隣接する電気絶縁材料と、該電気絶縁材料上のマークとを有し、マークと電気絶縁材料との間の視覚的なコントラストは、当該マーク及び電気絶縁材料が同軸照明に晒されるときに最大化される。
開示の実施形態は、以下の図を含む添付図面とともに以下の詳細な説明を読むことにより、一層十分に理解されるであろう。
既存の技術に従ってマーキングされた集積回路パッケージを示す平面図である。 既存の技術に従ってマーキングされた集積回路パッケージを示す断面図である。 既存の技術に従ってマーキングされた集積回路パッケージを示す拡大図である。 本発明の一実施形態に従った集積回路パッケージを示す平面図である。 本発明の一実施形態に従った集積回路パッケージを示す断面図である。 本発明の一実施形態に従った集積回路パッケージを示す拡大図である。 本発明の一実施形態に従ったマークの同軸照明を実現することが可能な装置を示す側面図である。 本発明の他の一実施形態に従った集積回路パッケージを示す平面図である。 本発明の他の一実施形態に従った集積回路パッケージを示す断面図である。 本発明の他の一実施形態に従った集積回路パッケージを示す拡大図である。 本発明の他の一実施形態に従った集積回路パッケージのセキュリティ機構を形成する方法を例示するフローチャートである。
説明の単純化及び明瞭化のため、図は構築の一般的な手法を示し、周知の機能及び技術の説明及び詳細については、記述される本発明の実施形態の議論をいたずらに不明瞭にしないために省略する。また、図中の要素群は必ずしも縮尺通りに描かれていない。例えば、本発明の実施形態の理解を高める助けとなるよう、図中の一部の要素の寸法は他の要素に対して誇張されていることがある。相異なる図における同一の参照符号は同一の要素を表し、類似の参照符号は必ずではないが類似の要素を表す。
この説明及び請求項において用語“第1”、“第2”、“第3”、“第4”及びこれらに類するものが用いられる場合、それらは複数の類似要素を区別するために使用されているのであり、必ずしも特定の順番的あるいは時間的な順序を記述するものではない。理解されるように、そのように使用される用語は、適切な状況下で相互に交換可能であり、ここで説明される本発明の実施形態は、例えば、ここで図示あるいはその他の方法で説明されるものとは異なる順序で処理されることが可能である。同様に、或る方法が一連の工程を有するものとしてここで説明される場合、ここで提示されるそれらの工程の順序は、必ずしも、それらの工程が行われ得る唯一の順序ではなく、記述される特定の工程は省略される場合があり、且つ/或いは、ここで説明されない特定のその他の工程がその方法に追加される場合がある。また、用語“有する”、“含む”、“持つ”及びそれらの如何なる変形も、非排他的な包含に及ぶことが意図されるものであり、要素群の列挙を有するプロセス、方法、品目及び装置は、必ずしもそれらの要素群に限定されるものではなく、明示的に列挙されないその他の要素や、そのようなプロセス、方法、品目又は装置に本来備わるその他の要素を含み得るものである。
この説明及び請求項において用語“左”、“右”、“前”、“後”、“頂部”、“底部”、“上”、“下”及びこれらに類するものが用いられる場合、それらは説明目的で使用されているのであり、必ずしも恒久的な相対位置を記述するために使用されているわけではない。理解されるように、そのように使用される用語は、適切な状況下で相互に交換可能であり、ここで説明される本発明の実施形態は、例えば、ここで図示あるいはその他の方法で説明されるものとは異なる向きで処理されることが可能である。用語“結合される”は、ここでは、電気的あるいは非電気的に直接あるいは間接的に接続されることとして定義される。互いに“隣接する”としてここで記述される物は、このような言い回しが使用される状況に応じて、互いに物理的に接触していてもよいし、互いに近接していてもよいし、あるいは互いに同一の大まかな領域若しくはエリアにあってもよい。“一実施形態において”という言い回しがここで現れることは、必ずしも全てが同一の実施形態に言及しているわけではない。
本発明の一実施形態において、集積回路パッケージは、パッケージ基板と、該パッケージ基板に隣接する電気絶縁材料と、該電気絶縁材料上のマークとを有する。マークは、当該マーク及び上記電気絶縁材料が同軸(コアキシャル)照明に晒されるときに当該マークと上記電気絶縁材料との間の視覚的なコントラストが最大化されるようにされる。一実施形態において、パッケージ基板上のソルダーレジスト材料が第1の表面ラフネス(粗さ)を有し、該ソルダーレジスト材料上のマークが、第1の表面ラフネスより、およそ20倍以内で、大きい第2の表面ラフネスを有する。
本発明の実施形態は、特殊な照明条件の下でのみ視認可能なマークの作製を伴い、あるいはそれを可能にし、故に、既存のICパッケージのセキュリティマーキングでは利用可能でない付加的なセキュリティ層を追加する。一例として、また、更に後述するように、本発明の実施形態は、周囲(アンビエント)照明条件の下では視認可能でないが、“明視野”又は同軸照明の下では視認可能なマークを伴う。パッケージ産業にて広く使用されている従来のレーザマーキングツール(例えば、赤外線レーザ若しくは緑色レーザ)又は例えばインクジェット印刷などの代替方式では、このようなマークを作製することはできない。従って、このようなマークは、偽造の発見及び抑止に有用であり、海賊版の発見のための堅牢な方法を提供するために使用され得る。(なお、“赤外”若しくは“IR”(760nmより長いレーザ波長)、“緑色”(およそ532nmのレーザ波長)、及び“紫外”若しくは“UV”(400nmより短いレーザ波長)などの用語は、ここでは、光子エネルギーに反比例する固有波長のレーザを意味して使用される。)
図面を参照するに、図1A、1B及び1Cは、それぞれ、既存の技術に従ってマーキングされた集積回路パッケージ100の平面図、断面図及び拡大図であり、図2A、2B及び2Cは、それぞれ、本発明の一実施形態に従った集積回路パッケージ200の平面図、断面図及び拡大図である。図1Bは、図1Aに示された直線B−Bの位置でとられている。同様に、図2Bは、図2Aに示された直線B−Bの位置でとられている。また、図1Cは、図1Bに示された部分101を拡大して描写しており、図2Cは、図2Bに示された部分201を拡大して描写している。
図1A−1Cに示すように、集積回路パッケージ100は、パッケージ基板110と、パッケージ基板110に隣接する電気絶縁材料120と、電気絶縁材料120上のマーク130とを有している。(ここで説明する全てのマークの内容(コンテンツ)と同様に、マーク130の内容は、説明目的で、マークの特定の物理特性を表現することができるように選んだものであり、必ずしも、実際の製造物に作製されることになるマークの外観に近付けたものではない。)電気絶縁材料120の上に、ダイ140が載置あるいは配置されている。
図示した形態において、マーク130は、可視スペクトルのほぼ中心の波長で動作する(すなわち、緑色光を生成する)ことから緑色レーザマーキングツールと呼ばれるツールを用いて作製される。緑色レーザ及びその他のレーザ、並びに熱主導のアブレーション(切除)技術を用いるマーキングツールは、材料を激しく除去し、該材料の元の表面ラフネスから大いに変化された表面ラフネスを有するマークを作り出す。この表面ラフネスの変化は、マークとその周囲表面との間に、マークを視認可能にするために欠かせないコントラストを生成するための一機構である。(なお、“視認可能”、“眼で見える”及びこれらに類する用語は、ここでは、“人間の眼に知覚される”ことを意味して使用される。)
図示のように、マーク130は、典型的に4μmと16μmとの間の範囲である深さ135まで電気絶縁材料120を切り込んでいる。緑色レーザマーキングツール及び上記その他のマーキングツールは、より小さい、あるいは、より大きい、制御された深さのマークを、集積回路パッケージ又はその他の電子パッケージ上に切り込むのに十分なほど正確でない。なお、将来の技術世代は、組立寸法上の制約のため、16μm厚さ未満の電気絶縁材料を有することになりそうである。
マーク130の表面ラフネスは、電気絶縁材料120の表面ラフネスのおよそ100倍又はそれ以上大きい。(この時点で言及しておくに、ここで与えられる全ての表面ラフネスの値はRa指標に相当する。)電気絶縁材料120の表面ラフネスの典型値はおよそ15nmとおよそ55nmとの間、マーク130の典型的な表面ラフネスはおよそ5−8マイクロメートル(“ミクロン”すなわち“μm”)、となり得る。上述のように、このような大きさの表面ラフネスの差は、光の回折散乱を介して背景表面とのコントラストを生み出し、ひいては、マーク130を視認可能にすることを可能にする。
次に、図2A−2Cを参照するに、集積回路パッケージ200は、パッケージ基板210と、パッケージ基板210に隣接する電気絶縁材料220と、電気絶縁材料220上のマーク230とを有している。電気絶縁材料220の上に、ダイ240が載置あるいは配置されている。
技術的に知られているように、ソルダーレジストは、特定の熱特性を有していなければならず、はんだの塗布に適切に応答しなければならず、電気絶縁特性を有していなければならず、且つ、集積回路パッケージの部分としてのその性能に要求されるその他の要件に適合しなければならない。ソルダーレジスト材料に為される如何なる変更(例えば、色を変える添加物などの導入のような変更)も、集積回路パッケージのその他の部分にマイナスあるいは意図せぬ結果をもたらす可能性があるため、回路設計ルールがそのような変更を許さず、故に、ソルダーレジスト上のマークの視認性はその他の手段によって創造あるいは達成されなければならない。
図示した実施形態において、マーク230はUVレーザを用いて作り出される。UVレーザは、ソルダーレジスト材料、ダイ取付けフィルム及びその他のポリマーベースの表面を含む多様な材料上で、非熱的すなわち“コールド(冷的)”なアブレーションを実行することができる。なお、ここでは上述の波長及び材料が例示の意味で使用されているが、その他の波長及びその他の材料も、ここで説明するようなマークを作り出すのに十分であり得る。
所謂“コールド”アブレーションの複数の定義のうちの1つは、サーマル(熱的)アブレーションを特徴付ける爆発的あるいは蒸発的な材料の除去より遙かに制御可能なアブレーション深さを有し、故に、非常に滑らかなマーク、すなわち、内部に当該マークが作成される材料の表面ラフネスに近い表面ラフネスを有し且つアブレーション後に新たに露出される材料表面の固有色を変化させないマーク、を作成することが可能な“光化学的な解離”機構による、C−C及びC−Hの化学結合の秩序ある切断を伴う材料除去プロセスである。これにより、そのようなマークは、マークとその周囲表面との間でのコントラストの欠如又は非常に低いコントラストによって特徴付けられ、故に、通常の照明条件(ここでは、物体に当たる光が多数の異なる角度で当たる照明条件として定義される)の下では視認できない、あるいは見るのが困難である。
図示した実施形態において、マーク230は、電気絶縁材料220内に、該電気絶縁材料を深さ235まで切り込んだ凹部形状を有する。深さ235は、典型的に、将来の技術世代の一層薄い(16μm未満)電気絶縁層に適した5μm以下になり得る。5μmの深さはまた、マークが恒久的であること、すなわち、マークがポスト組立条件を乗り切ることができること、を確保するのに十分である。マーク230の表面ラフネスは、電気絶縁材料220の表面ラフネスより高々およそ20倍大きいに過ぎず、一部の実施形態において、電気絶縁材料220の表面ラフネスより高々4倍又は5倍大きいものとなり得る。少なくとも1つの実施形態において、電気絶縁材料220の表面ラフネスは、ここでは550nmと見なす可視光の平均波長より大きくない。電気絶縁材料220の表面ラフネスの典型値はおよそ15nmとおよそ55nmとの間であり得るが、マーク230の典型的な表面ラフネスはおよそ60nmとおよそ1μmとの間であり得る。上述のように、この大きさの表面ラフネスの差は、マーク230が通常の照明条件の下では視認できない、あるいは非常に見難いことを意味する非常に低いコントラストを生み出す。マーク230が、例えばおよそ300nm未満の表面ラフネスを有し、且つ例えばおよそ30nmの表面ラフネスを有する典型的なソルダーレジスト内に作成される場合、通常の照明条件下では裸眼でほぼ視認できないことが見込まれる。
仮に、マーク230が全ての照明条件の下で視認できない、あるいは検出するのが困難であるとすると、それはセキュリティ機構としては限られた有用性のみを有することになるであろう。しかしながら、すぐ後で説明するように、マーク230が容易に検出され得る照明条件が存在する。故に、例えば、この特徴が偽造に対する更なる障壁として作用するため、セキュリティ機構としてのその有用性が更に高められる。マークと電気絶縁材料220との間の視覚的なコントラストが、該マーク及び該電気絶縁材料が同軸照明に晒されるときに最大化されること(以下を参照)が、マーク230の1つの特徴である。この特徴は、例えば、上述の比又は範囲内の表面ラフネスをマーク及び電気絶縁材料に作り出すことによって達成され得る。なお、この実施形態において、それは、同軸照明の下での視覚的なコントラストを最大化するマークの物理的な特性(マークの背景の表面ラフネスと比較したマークの表面ラフネス)である(例え、この物理特性の説明した結果が観察行為を通じてのみ検出可能であるということが真実であり得るとしても)。
同軸照明は、明視野(bright field)照明と呼ばれることもあるが、物体が結像レンズの方向(例えば、その物体が見られるのと同じ方向)から正確に照明される照明条件である。実際には、図3に関連して更に後述するように、これは特殊な視覚装置を必要とし得る。一例として、同軸照明は、平坦あるいは略平坦な表面上の滑らかな造形部、すなわち、まさに、例えばソルダーレジストなどの電気絶縁材料上にUVレーザによって作り出された造形部のようなもの、の検出に有用であり得る。
図3は、マーク230の同軸照明を実現することが可能な装置の側面図である。理解されるように、図3は、マーク230の同軸照明を実現するのに適した数多くのもののうちの単なる1つの装置又は照明構成の一例である。
図3に示すように、装置300は、ミラー(鏡)321を収容した筐体311を有している。ミラー321は、筐体311の側壁に対しておよそ45°にして配置されている。ミラー321は、それに入射する光の一部のみを反射し、入射光の一部を透過させる。光源331が筐体311内及びミラー321上を光らせるようにされるとき、該ミラーは光の一部を、矢印341で指し示す方向に、マーク230上へと向かわせる。そして、矢印341の向きで見ることによって、マーク230に反射された、矢印341と反対向きの光を、筐体311の上方から見ることができる。
上述のように、マーク230の視認可能性を同軸照明条件に限定する特性は、マークの付加的なセキュリティ層を表す。この付加的なセキュリティ層は、多くの状況において望ましい機構であるが、例えば同軸照明装置が利用可能でないなどの一部の状況では歓迎されないものとなり得る。従って、本発明の一部の実施形態において、マークは、上述のようにUVレーザを用いて作り出されるが、マークが作成される表面を、通常の照明条件下で該マークを見ることができるようにするのに十分なものにして、高められたコントラストを人工的に提供するように変更され得る。そのような変更について、図4A、4B及び4Cを参照して説明する。これらの図は、それぞれ、本発明の一実施形態に従った集積回路パッケージ400の平面図、断面図及び拡大図である。図4Bは、図4Aに示された直線B−Bの位置でとられている。図4Cは、図4Bに示された部分401を拡大して描写している。
図4A−4Cに示すように、集積回路パッケージ400は、パッケージ基板410と、パッケージ基板410に隣接する電気絶縁材料420と、電気絶縁材料420上のマーク430とを有している。一実施形態において、電気絶縁材料420は、ソルダーレジスト材料、ダイ取付けフィルム、又はこれらに類するものである。電気絶縁材料420の上に、ダイ440が載置あるいは配置されている。
図示した実施形態において、マーク430はUVレーザを用いて作り出され、電気絶縁材料420内に、該電気絶縁材料を深さ435まで切り込んだ凹部形状を有する。深さ435は、深さ235(図2B)のように、典型的に5μm以下になり得る。マーク430の表面ラフネスは、電気絶縁材料420の表面ラフネスより高々およそ20倍大きいに過ぎず、一部の実施形態において、電気絶縁材料420の表面ラフネスより高々4倍又は5倍大きいものとなり得る。少なくとも1つの実施形態において、電気絶縁材料420の表面ラフネスは、可視光の平均波長(ここでは上述のように550nmと見なす)より大きくない。電気絶縁材料420及びマーク430の表面ラフネスの典型値は、電気絶縁材料220及びマーク230について上述したものと同等であり得る。上述のように、このような大きさの表面ラフネスの差は、マーク230と同様に、マーク430が通常の照明条件の下では視認できない、あるいは非常に見難いことを意味する非常に低いコントラストを生み出す。しかしながら、上述のように、マーク430は、それが通常の照明条件の下で視認可能であるように変更されている。これについて、特に図4Cを参照して説明する。
集積回路パッケージ400の部分401は凹部431、432及び433を有している。(3つの凹部は例示目的で示されている。本発明の様々な実施形態は代替的に、より多くの、あるいは、より少ない凹部を含むことができる。)これらの凹部の複数の隣接対、すなわち、凹部431及び432を含む対と、凹部432及び433を含む対とは、およそ5μm以下だけ互いに隔てられる。一部の実施形態において、これらの隣接対は実際には重なりを有する。換言すれば、マーク430は複数の造形部(すなわち、説明している凹部群)で構成されており、そして、該複数の造形部は、該複数の造形部のうちの隣接し合うものがおよそ5μm以下だけ互いに隔てられているという特性を有する。凹部431、432及び433の各々は、図示した実施形態において、図2A、2B及び2Cに関連して説明したようにしてUVレーザを用いて作り出されており、故に、それら各々は、それ自体でマーク230の特徴を有するマークである。このことは、とりわけ、個々の凹部自体は通常の照明条件下で見ることができないことを意味する。しかしながら、上述のように複数の凹部を近接して配置することは、人工的に、通常の照明条件の下でマーク430を視認可能にするのに十分な、電気絶縁材料420とのコントラストを生み出す。
図5は、本発明の他の一実施形態に従った集積回路パッケージ上にセキュリティ機構を形成する方法500を例示するフローチャートである。一例として、方法500は、最初に図2A−2Cに示したマーク230と同様のマークの形成をもたらし得る。他の一例として、方法500は、図4A−4Cに示したマーク430と同様のマークの形成をもたらし得る。
方法500の工程510は、集積回路パッケージのマーキング表面を特定するものである。一例として、集積回路パッケージは、図2A−2C及び図4A−4Cにそれぞれ示した集積回路パッケージ200又は集積回路パッケージ400と同様のものとすることができる。他の一例として、マーキング表面は、例えば図2A−2C及び図4A−4Cに示した部分などの、集積回路パッケージの一部を形成する電気絶縁材料の一部とすることができる。従って、一実施形態において、マーキング表面はソルダーレジストを有する。同一あるいは他の一実施形態において、工程510は、550nm以下の第1の表面ラフネスを有する集積回路パッケージの一部を、マーキング表面として選択することを有する。
方法500の工程520は、マーキング表面の一部を除去するものであり、除去されるマーキング表面の部分がセキュリティ機構を構成する。また、該セキュリティ機構及びマーキング表面が同軸照明に晒されるときに、該セキュリティ機構とマーキング表面との間の視覚的なコントラストが最大化される。
一実施形態において、工程520は、UVレーザを用いてマーキング表面をアブレーション(切除)することを有する。特定の一実施形態において、UVレーザは355nmの波長で動作される。特定の一実施形態において、工程520は、5μm以下の深さまでマーキング表面をアブレーションすることを有する。一実施形態において、工程520の実行は、セキュリティ機構に、上記第1の表面ラフネスより高々20倍大きい第2の表面ラフネスを与える。特定の一実施形態において、第2の表面ラフネスは、第1の表面ラフネスの5倍と10倍との間である。
1つ以上の実施形態において、工程520は、マーキング表面の複数の部分を、該複数の部分のうちの隣接し合うものがおよそ5μm以下だけ互いに離隔されるように除去することを有する。
特定の実施形態を参照して本発明を説明したが、当業者に理解されるように、本発明の精神又は範囲を逸脱することなく様々な変形が為され得る。従って、本発明の実施形態の開示は、本発明の範囲の例示を意図するものであって、限定的であることを意図するものではない。本発明の範囲は、添付の請求項によって必要とされる範囲によってのみ限定されるべきである。例えば、当業者には容易に明らかになるように、ここで説明した集積回路パッケージ並びにそれに関連する構造及び方法は、多様な実施形態にて実現されることができ、それらの実施形態のうちの特定のものに関する以上の説明は、必ずしも、全ての取り得る実施形態の完全な説明を表すわけではない。
また、特定の実施形態に関して利益、その他の利点、及び問題の解決策を説明した。しかしながら、それらの利益、利点、問題の解決策、及び何らかの利益、利点若しくは解決策を生じさせる、あるいは一層明白なものにする如何なる要素又は要素群も、何れかの請求項又は全ての請求項の重要、必要あるいは本質的な特徴又は要素として解されるべきではない。
さらに、ここで開示した実施形態及び限定事項は、それらの実施形態及び/又は限定事項が:(1)請求項中で明示的に要求されていない場合;及び(2)均等論の下で請求項中の明示的な要素及び/又は限定事項と潜在的に均等であるわけではない場合、奉仕の原則の下で公に捧げられるものではない。

Claims (18)

  1. パッケージ基板;
    前記パッケージ基板に隣接する電気絶縁材料;及び
    前記電気絶縁材料内の凹部を有するマークであり、当該マークと前記電気絶縁材料との間の視覚的なコントラストが、当該マーク及び前記電気絶縁材料が同軸照明に晒されるときに最大化される、マーク;
    を有し、
    前記電気絶縁材料は第1の表面ラフネスを有し、前記マークは、前記第1の表面ラフネスの4倍と20倍との間の第2の表面ラフネスを有し、前記第1の表面ラフネス及び前記第2の表面ラフネスはRa指標に相当する、
    集積回路パッケージ。
  2. 前記電気絶縁材料はソルダーレジストを有する、請求項1に記載の集積回路パッケージ。
  3. 前記凹部は5μm以下の深さを有する、請求項に記載の集積回路パッケージ。
  4. パッケージ基板;
    前記パッケージ基板上の、第1の表面ラフネスを有するソルダーレジスト材料;及び
    前記ソルダーレジスト材料上のマークであり、前記第1の表面ラフネスの4倍と20倍との間の第2の表面ラフネスを有するマーク;
    を有し、
    前記第1の表面ラフネス及び前記第2の表面ラフネスはRa指標に相当する、
    集積回路パッケージ。
  5. 前記第2の表面ラフネスは、前記第1の表面ラフネスの4倍と10倍との間である、請求項に記載の集積回路パッケージ。
  6. 前記第1の表面ラフネスは550nm以下である、請求項に記載の集積回路パッケージ。
  7. 前記第2の表面ラフネスは300nm未満である、請求項に記載の集積回路パッケージ。
  8. 前記マークは前記ソルダーレジスト材料内の凹部を有する、請求項に記載の集積回路パッケージ。
  9. 前記凹部は5μm以下の深さを有する、請求項に記載の集積回路パッケージ。
  10. 前記マークは複数の造形部を有し、前記複数の造形部のうちの隣接し合う造形部が5μm以下だけ互いに隔てられている、請求項に記載の集積回路パッケージ。
  11. 集積回路パッケージ上にセキュリティ機構を形成する方法であって:
    前記集積回路パッケージのマーキング表面を特定すること;及び
    前記マーキング表面の一部を除去すること;
    を有し、
    除去される前記マーキング表面の前記一部が前記セキュリティ機構を構成し;
    前記セキュリティ機構と前記マーキング表面との間の視覚的なコントラストは、前記セキュリティ機構及び前記マーキング表面が同軸照明に晒されるときに最大化され
    前記マーキング表面は第1の表面ラフネスを有し、
    前記マーキング表面の前記一部を除去することは、前記第1の表面ラフネスの4倍と20倍との間の第2の表面ラフネスを前記セキュリティ機構に与え、
    前記第1の表面ラフネス及び前記第2の表面ラフネスはRa指標に相当する、
    方法。
  12. 前記マーキング表面はソルダーレジストを有する、請求項11に記載の方法。
  13. 前記マーキング表面の前記一部を除去することは、UVレーザを用いて前記マーキング表面を切除することを有する、請求項11に記載の方法。
  14. 前記マーキング表面の前記一部を除去することは、5μm以下の深さまで前記マーキング表面を切除することを有する、請求項13に記載の方法。
  15. 前記UVレーザを、400nm未満の波長、又は3eVより高い光子エネルギーで動作させることを更に有する請求項13に記載の方法。
  16. 前記マーキング表面を特定することは、550nm以下の前記第1の表面ラフネスを有する前記集積回路パッケージの部分を、前記マーキング表面として選択することを有する、請求項11に記載の方法。
  17. 前記第2の表面ラフネスは、前記第1の表面ラフネスの5倍と10倍との間である、請求項11に記載の方法。
  18. 前記マーキング表面の前記一部を除去することは、前記マーキング表面の複数の区画を、該複数の区画のうちの隣接し合う区画が5μm以下だけ互いに隔てられるように除去することを有する、請求項11に記載の方法。
JP2012514956A 2009-06-16 2010-04-01 セキュリティ機構を有する集積回路パッケージ及びその製造方法 Active JP5350540B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/456,450 2009-06-16
US12/456,450 US8076776B2 (en) 2009-06-16 2009-06-16 Integrated circuit package having security feature and method of manufacturing same
PCT/US2010/029691 WO2010147694A1 (en) 2009-06-16 2010-04-01 Integrated circuit package having security feature and method of manufacturing same

Publications (2)

Publication Number Publication Date
JP2012529771A JP2012529771A (ja) 2012-11-22
JP5350540B2 true JP5350540B2 (ja) 2013-11-27

Family

ID=43305724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012514956A Active JP5350540B2 (ja) 2009-06-16 2010-04-01 セキュリティ機構を有する集積回路パッケージ及びその製造方法

Country Status (9)

Country Link
US (1) US8076776B2 (ja)
JP (1) JP5350540B2 (ja)
KR (1) KR101391639B1 (ja)
CN (1) CN102804374B (ja)
DE (1) DE112010003177B4 (ja)
GB (1) GB2483180B (ja)
SG (1) SG175939A1 (ja)
TW (1) TWI425607B (ja)
WO (1) WO2010147694A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470705B (zh) * 2012-02-07 2015-01-21 Pram Technology Inc 封裝元件之封裝製程改善
WO2014080476A1 (ja) * 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法
US20140258156A1 (en) * 2013-03-05 2014-09-11 Achilleas Tziazas System and method to authenticate integrated circuits
CN105143987B (zh) * 2013-03-12 2017-10-20 麦克罗尼克迈达塔有限责任公司 机械制造的对准基准方法和对准系统
KR102214508B1 (ko) 2014-04-28 2021-02-09 삼성전자 주식회사 적층형 반도체 패키지의 제조방법
KR102503892B1 (ko) 2015-12-31 2023-02-28 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
JP2017220582A (ja) * 2016-06-08 2017-12-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US11063000B2 (en) * 2019-01-29 2021-07-13 Infineon Technologies Ag Semiconductor package authentication feature
US11049822B1 (en) 2019-12-20 2021-06-29 Capital One Services, Llc Systems and methods for the use of fraud prevention fluid to prevent chip fraud
US10888940B1 (en) 2019-12-20 2021-01-12 Capital One Services, Llc Systems and methods for saw tooth milling to prevent chip fraud
DE102020106823A1 (de) 2020-03-12 2021-09-16 HPL Technologies GmbH Vorrichtung und Verfahren zum Herstellung und ggf. Nachbearbeiten von Schichten aufgetragen durch Laserauftragschweißen
US20240184045A1 (en) * 2022-12-06 2024-06-06 Globalfoundries U.S. Inc. Identification system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827629A (en) * 1995-05-11 1998-10-27 Sumitomo Heavy Industries, Ltd. Position detecting method with observation of position detecting marks
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2002048732A (ja) * 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd 外観検査装置および外観検査方法
US6524881B1 (en) 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US7157131B1 (en) 2002-08-06 2007-01-02 Advanced Micro Devices Inc Prevention of counterfeit markings on semiconductor devices
US7169687B2 (en) 2004-11-03 2007-01-30 Intel Corporation Laser micromachining method
US7303977B2 (en) 2004-11-10 2007-12-04 Intel Corporation Laser micromachining method
US7611966B2 (en) 2005-05-05 2009-11-03 Intel Corporation Dual pulsed beam laser micromachining method
JP4910128B2 (ja) * 2006-03-13 2012-04-04 国立大学法人九州工業大学 対象物表面の欠陥検査方法
US20080156780A1 (en) 2006-12-29 2008-07-03 Sergei Voronov Substrate markings
US20080242054A1 (en) 2007-03-29 2008-10-02 Andy Antonelli Dicing and drilling of wafers
JP2008270610A (ja) * 2007-04-23 2008-11-06 Toshiba Microelectronics Corp 半導体パッケージ
DE102008042777A1 (de) 2008-10-13 2010-04-15 Robert Bosch Gmbh Selektiver Lötstop

Also Published As

Publication number Publication date
WO2010147694A1 (en) 2010-12-23
GB201119495D0 (en) 2011-12-21
US8076776B2 (en) 2011-12-13
CN102804374A (zh) 2012-11-28
US20100314750A1 (en) 2010-12-16
DE112010003177B4 (de) 2021-08-19
TW201110302A (en) 2011-03-16
SG175939A1 (en) 2011-12-29
TWI425607B (zh) 2014-02-01
GB2483180B (en) 2013-11-06
KR20120018804A (ko) 2012-03-05
JP2012529771A (ja) 2012-11-22
KR101391639B1 (ko) 2014-05-07
GB2483180A (en) 2012-02-29
DE112010003177T5 (de) 2012-11-29
CN102804374B (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
JP5350540B2 (ja) セキュリティ機構を有する集積回路パッケージ及びその製造方法
US8906491B2 (en) Multi-layer body and method for producing the same
RU2218600C2 (ru) Неорганический лист, несущий символы, предназначенный для изготовления элементов пигмента
RU2520073C1 (ru) Носитель информации, имеющий участок с отличительным признаком
US7157301B2 (en) Semiconductor package security features using thermochromatic inks and three-dimensional identification coding
RU2705635C2 (ru) Защитный элемент и способ изготовления защитного элемента со светорассеивающими структурами
WO2018043749A1 (ja) 情報表示媒体及びそれに関する製造方法
US10542619B2 (en) Electronic element with embedded information
Jiang et al. Multilevel anti-counterfeiting based on covert structural features embedded in femtosecond-laser-treated gold nanocluster/graphene hybrid layer
CN107657304A (zh) 电子身份证件
JP2009268532A (ja) 遊技機、遊技機の集積回路パッケージ、遊技機の集積回路及びそれらに貼付するラベル
US10606213B2 (en) Embedding an optically-detectable pattern of information in an electrical element
US20190181102A1 (en) Decoding information embedded in an electronic element
JP2024505030A (ja) 表面プラズモン共鳴作成方法
JP2011092530A (ja) 遊技機
JP5455014B2 (ja) 遊技機
JP5455016B2 (ja) 遊技機
JP6047883B2 (ja) 認証用微細構造体およびその製造方法
TW201033030A (en) Anti-counterfeit mark
JP5401266B2 (ja) 遊技機
JP2009268533A (ja) 遊技機、遊技機の集積回路パッケージ、遊技機の集積回路及びそれらに貼付するラベル
JP2011092528A (ja) 遊技機
JP2016020957A (ja) 封印シール
JP2012100704A (ja) 遊技機
JP2010233730A (ja) 遊技機

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130821

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5350540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250