[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5347412B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP5347412B2
JP5347412B2 JP2008256079A JP2008256079A JP5347412B2 JP 5347412 B2 JP5347412 B2 JP 5347412B2 JP 2008256079 A JP2008256079 A JP 2008256079A JP 2008256079 A JP2008256079 A JP 2008256079A JP 5347412 B2 JP5347412 B2 JP 5347412B2
Authority
JP
Japan
Prior art keywords
electro
conductive layer
optical device
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008256079A
Other languages
English (en)
Other versions
JP2010085813A5 (ja
JP2010085813A (ja
Inventor
拓則 壹岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008256079A priority Critical patent/JP5347412B2/ja
Publication of JP2010085813A publication Critical patent/JP2010085813A/ja
Publication of JP2010085813A5 publication Critical patent/JP2010085813A5/ja
Application granted granted Critical
Publication of JP5347412B2 publication Critical patent/JP5347412B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのTFT(Thin Film Transistor)とを備えることにより、アクティブマトリクス駆動可能に構成されている。また、高コントラスト化等を目的として、TFTと画素電極との間に蓄積容量が設けられることもある。例えば特許文献1には、蓄積容量を、容量絶縁膜を介して対向する一対の透明電極から構成することで、高い開口率を確保する技術が開示されている。
ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで前記TFTの動作を制御すると共に、TFTがON(オン)駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、データ線に書き込まれる画像信号電位のプッシュダウンに起因した表示ムラが発生してしまうという技術的問題点がある。特許文献2では、このような技術的問題点を解決する手段として、データ線の一部に電気的に接続してコンデンサ或いはキャパシタを設ける技術が開示されている。
特開平6−148684号公報 特開2004−125887号公報
ここで、上述したような基板上に形成された各種機能膜がイオン化傾向の異なる導電性材料によって形成されている場合、例えば、各種機能膜をパターニングすることによって形成する際に、ウェットエッチングやフォトレジストの剥離などのウェット処理工程において、これらの異なるイオン化傾向を有する材料同士が同時に処理液中に曝されることによって、電蝕が生じてしまうという技術的問題点がある。例えば、基板上の上層側に配置されたITO(Indium Tin Oxide)膜からなる容量電極と、アルミニウムからなる配線とが、ウェット処理工程において用いられるエッチング液やレジスト剥離液等の処理液に同時に曝されると、イオン化傾向の高いアルミニウム原子が処理液中に溶け出し、ぼろぼろに腐食しまう。その結果、画像信号等の電気信号の電圧値に誤差やエラーが生じ、表示画像の質が低下してしまう。
本発明は、例えば上述した問題点に鑑みなされたものであり、ウェット処理工程における電蝕の発生が防止されており、高品質な表示を行うことが可能な電気光学装置及びそのような電気光学装置を備えた電子機器を提供することを課題とする。
本発明の電気光学装置は上記課題を解決するために、第1導電性材料を含んでなり、画素領域に設けられた画素電極と、前記画素電極に電気的に接続され、画素領域に設けられたスイッチングトランジスタと、前記第1導電性材料と同一の材料を含んでなり、前記画素領域に所定電位を供給する第1導電層と、前記画素領域の周辺に位置する周辺領域に配置され、イオン化傾向が前記第1導電性材料に比べて異なる第2導電性材料を含んでなる第2導電層と、ソース及びドレインの一方が、前記第1導電層及び前記第2導電層の一方に電気的に接続されていると共に、前記ソース及び前記ドレインの他方が、前記第1導電層及び前記第2導電層の他方に電気的に接続されており、ゲートに電圧が印加されることで前記第1導電層及び前記第2導電層を中継接続する薄膜トランジスタと を備えることを特徴とする。
また、本発明の電気光学装置は、上記の電気光学装置であって、前記画素電極及び前記第1導電層は、容量絶縁膜を介して対向配置されることにより前記保持容量を形成してもよい。
また、本発明の電気光学装置は、上記の電気光学装置であって、前記第1導電層は、前記画素領域において、互いに電位の異なる導電層間に生じる電界を遮断するシールド層を構成してもよい。
また、本発明の電気光学装置は、上記の電気光学装置であって、前記第1導電性材料は、ITO(Indium Tin Oxide)であってもよい。
また、本発明の電気光学装置は、上記の電気光学装置であって、前記第2導電層は、前記周辺領域に配置された外部接続用端子を構成してもよい。
また、本発明の電気光学装置は、上記の電気光学装置であって、所定電位を供給する第2の電位線を備え、前記ゲートは、前記第2の電位線に電気的に接続されてもよい。
また、本発明の電気光学装置は、上記の電気光学装置であって、前記薄膜トランジスタ及び前記スイッチングトランジスタを構成する夫々の半導体層は、互いに同一膜からなってもよい。
本発明の電気光学装置は上記課題を解決するために、基板上に、第1導電性材料を含んでなり、画素領域に配列された複数の画素電極と、前記第1導電性材料と同一の材料を含んでなり、前記画素領域で電気光学動作を行うための配線、電極及び電子素子の少なくとも一部を構成する第1導電層と、イオン化傾向が前記第1導電性材料に比べて異なる第2導電性材料を含んでなり、前記配線、前記電極及び前記電子素子の少なくとも他の一部を構成する第2導電層と、ソース及びドレインの一方が、前記第1導電層及び前記第2導電層の一方に電気的に接続されていると共に、前記ソース及び前記ドレインの他方が、前記第1導電層及び前記第2導電層の他方に電気的に接続されており、ゲートに電圧が印加されることで前記第1導電層及び前記第2導電層を中継接続する薄膜トランジスタとを備える。
本発明の電気光学装置によれば、基板上に、例えば、走査線、データ線等の配線や画素スイッチング用のTFT等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画像電極が形成されている。特に本発明における画素電極は、第1導電性材料、例えばITO膜等の透明材料を含んで形成されている。電気光学装置の動作時において、画素電極には、例えば、画素スイッチング用のTFTのオン/オフ動作に応じたタイミングで、画像信号がデータ線を通じて供給される。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域(典型的には「画像表示領域」とも呼ばれる)における画像表示が可能となる。
第1導電層は、画素領域で電気光学動作を行うための配線、電極及び電子素子の少なくとも一部である。例えば、第1導電層を、高コントラスト化を図るための付加容量を構成する一対の容量電極の一方として構成してもよいし、又は、互いに電位の異なる導電層間に生じる電界を遮断するシールド層等を構成してもよい。また、第1導電層は、画素電極と同じ第1導電性材料を含んで形成されている。このように、画素電極と第1導電層とを同じ材料で形成することによって、電気光学装置の製造段階のウェット処理工程において用いられるエッチング液やレジスト剥離液等の処理液種類を少なく抑えることができ、より低コスト化を図ることが可能となる。また、同じ導電性材料で形成していれば、仮に画素電極及び第1導電層の形成工程において、画素電極及び第1導電層が同時に剥離液等の酸に曝されたとしても電触が生じて画素電極及び第1導電層が腐食することもない。
第2導電層は、第1導電層とは別の、電気光学動作(例えば、上述の画像表示)を行うための他の配線、電極又は電子素子の少なくとも一部を構成している。例えば、第2導電層を、付加容量を構成する一対の容量電極の一方に固定電位を供給するための定電位線等として構成することができる。また、第2導電層は、イオン化傾向が前記第1導電性材料に比べて異なる第2導電性材料を含んで形成されている。そのため、仮に第1導電層と第2導電層とが同時に剥離液等の処理液に曝されてしまうと、上述のように、イオン化傾向の高い導電性材料から、イオン化傾向の低い導電性材料に電子が移動し、イオン化傾向の高い導電層の構成原子がイオンとして処理液に溶け出し、電蝕が生じ、導電層が腐食してしまう。例えば第1導電層をITO膜等の透明電極で形成し、第2導電層を導電性の高いアルミニウム等の金属で形成した場合、イオン化傾向の高いアルミニウムが処理液中に溶け出してしまい、せっかく形成した第2導電層が腐食してしまう。そこで、本発明では、次に説明するトランジスタを第1導電層と第2導電層との間に介在させることによって、電蝕が起こることを防いでいる。
トランジスタは、そのゲートに電圧が印加されたときに、第1導電層及び第2導電層間を中継接続するように配置されている。つまり、ソース及びドレインの一方が、第1導電層及び第2導電層の一方に電気的に接続されており、ソース及びドレインの他方が、前記第1導電層及び前記第2導電層の他方に電気的に接続されている。このように、第1導電層及び第2導電層間にトランジスタを配置することによって、電気光学装置の製造プロセスにおいて、第1導電層及び第2導電層に電蝕が生じることを防ぐことができる。製造段階では、当然ながら電気光学装置は動作していないので、トランジスタは常にオフ状態となり、第1導電層及び第2導電層間は電気的に遮断されている状態に保持される(即ち、導電層及び容量電極間は絶縁されている)。そのため、製造プロセスにおいて、第1導電層及び第2導電層を同時に処理液に曝したとしても、両者間に電子の移動は生ずることはなく、電蝕は生じない。一方、製造プロセスが終了して、実際に電気光学装置を動作させたときには、例えば、トランジスタを常にオン状態にすることによって、第1導電層と第2導電層とを常に電気的に接続された状態にすることができる。つまり、電気光学装置の動作中においては、トランジスタは第1導電層及び第2導電層と共に、単に導電性を有する配線の一部として機能する。このように、トランジスタを設けることで、製造プロセスにおいては、第1導電層と第2導電層とを電気的に絶縁することによって電蝕が起こることを防ぎつつ、電気光学装置が完成して実際に動作させる際には、第1導電層と第2導電層とを電気的に接続して、あたかも一体的な配線と同等に機能させることができる。従って、第1導電層及び第2導電層が電気的に接続された状態で同時に処理液に曝されることによって電蝕(言い換えれば、電池効果或いは電池作用が生じることにより導電層が腐食する現象)の発生を防止することができる。
以上説明したように、本発明に係る電気光学装置によれば、ウェット処理工程における電蝕の発生を防止することができる。その結果、異なる導電性材料からなる導電層を高品位に形成することができるので、画像信号等の電気信号に劣化やエラーが生じにくく、高品質な画像表示を行うことが可能な電気光学装置を実現することができる。
本発明の電気光学装置の一の態様では、前記画素電極及び前記第1導電層は、容量絶縁膜を介して対向配置されることにより保持容量を形成する。
本態様によれば、電気光学装置には画素電極及び第1導電層を一対の容量電極として、間に容量絶縁膜が挟持された保持容量が形成されている。例えば、画素電極の下層側に形成された第1導電層に固定電位を電源線等から供給することにより、画像信号が供給される画素電極に接続された保持容量を形成することができる。これにより、例えば画像信号が印加される配線の配線容量、或いは他の配線との重なり合いにより生じる容量に対し、保持容量が加わることにより、本来の画像信号が保有すべき電位に変動が生じてしまうこと、即ち、画素電極に書き込まれる画像信号電位のプッシュダウンが生じることを抑制することができる。この結果、画素電極に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線に沿った表示ムラが発生することを低減或いは防止できる。
本発明の電気光学装置の他の態様では、前記第1導電性材料はITOである。
この態様によれば、画素電極及び第1導電層は共にITOから形成されている。ITOは、透明な導電性材料であるので、画素毎に配置された画素電極や、画素電極の下層側に形成される第1導電層に用いることによって、電気光学装置の透過率を低下させることなく、良好な信号伝達を実現することができる。そのため、ITOを第1導電性材料として用いることで、透過率が高く、高品位な画像表示が可能な電気光学装置を実現することができる。
尚、ITOはアルミニウム等の金属材料に比べて比較的大きい抵抗値を有しているため、本態様においてITOによって形成される第1導電層は、高速動作が要求されない素子等として形成されることが好ましい。例えば、上述したように、固定電位が印加される容量電極やシールド層を第1導電性材料で形成するとよい。
本発明の電気光学装置の他の態様では、前記第2導電層は、前記画素領域の周辺に位置する周辺領域に配列された外部接続用端子を構成する。
この態様によれば、電気光学動作を行うための一の配線、電極又は電子素子の少なくとも一部を構成する第2導電層は、電気光学動作が行われる画像表示領域ではなく、その周辺領域に外部接続端子として形成されている。そのため、第2導電層にトランジスタを介して電気的に接続されている第1導電層は、大部分が画像表示領域に形成されているものの、その一部が周辺領域まで延在している。従って、上述のトランジスタも周辺領域に配置されており、周辺領域において第1導電層及び第2導電層に、ソース及びドレインが接続されている。
本発明の電気光学装置の他の態様では、前記基板上に所定電位を供給する電位線を備え、前記ゲートは、前記電位線に電気的に接続されている。
この態様によれば、トランジスタのゲートは、所定電位(例えば、一定電位)を供給する電位線に電気的に接続される。よって、製造プロセスにおけるウェット処理工程においてトランジスタをオフ状態とすることができると共に、その完成後の電気光学装置の動作時において、トランジスタをオン状態とすることができる。即ち、ウェット処理工程においては、トランジスタのゲートに所定電位が供給されず、トランジスタがオフ状態となることで、第1導電層及び第2導電層間を電気的に遮断することができ、且つ、電気光学装置の動作時においては、トランジスタのゲートに所定電位が供給され、トランジスタがオン状態となることで、第1導電層及び第2導電層間を電気的に接続することができる。よって、ウェット処理工程における電蝕の発生を防止できる。
本発明の電気光学装置の他の態様では、前記画素に対応して設けられ、前記画素電極をスイッチング制御するスイッチングトランジスタを備え、前記トランジスタ及び前記スイッチングトランジスタを構成する夫々の半導体層は、互いに同一膜からなる。
この態様によれば、トランジスタを構成する半導体層と、画素スイッチング用のTFTとして機能するスイッチングトランジスタを構成する半導体層とは、互いに同一膜からなるので、両者の半導体層を同一の成膜工程で形成することが可能となる。よって、製造工程の長期化及び複雑高度化、基板上における積層構造の複雑化等を防止することが可能となる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<1.液晶装置>
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。
図1は、TFTアレイ基板10を、その上に形成された各構成要素と共に、対向基板20の側から見た液晶装置の構成を示す概略的な平面図であり、図2は、図1のH−H’断面図である。
図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とを備えている。TFTアレイ基板10は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、電気光学動作の行われる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101、サンプリング回路7、走査線駆動回路104及び外部回路接続端子102が夫々形成されている。
TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び複数の外部回路接続端子102が、TFTアレイ基板10の一辺に夫々沿って設けられている。
また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置されている。
また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられている。
図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9がマトリクス状に設けられている。画素電極9は、ITO膜からなる透明電極として形成されている。画素電極9上には、配向膜16が形成されている。
他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO膜からなる対向電極21が複数の画素電極9と対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。
液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9と対向電極21との間には液晶保持容量が形成される。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
次に、本実施形態に係る液晶装置の電気的な構成について、図3を参照して説明する。図3は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。
本実施形態に係る液晶装置は、TFTアレイ基板10の画像表示領域10aの周辺に位置する周辺領域(即ち、画像表示領域10a以外の領域)に、走査線駆動回路104、データ線駆動回路101、サンプリング回路7、画像信号線171及び容量部CAを備えている。
走査線駆動回路104には、外部に設けられたタイミング制御回路(図示省略)から外部回路接続端子102(図1参照)を介して、Yクロック信号CLY、反転Yクロック信号CLYinv及びYスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Gi(i=1、…、m)を順次生成して出力する。走査線駆動回路104には、外部に設けられた電源回路(図示省略)から外部接続端子102(図1参照)を介して高電位側電源電位VDD及び該高電位側電源電位よりも低い電位を有する低電位側電源電位VSSが供給される。
データ線駆動回路101には、外部に設けられたタイミング制御回路から外部回路接続端子102を介して、Xクロック信号CLX、反転Xクロック信号CLXinv及びXスタートパルスDXが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、サンプリング信号Si(i=1、…、n)を順次生成して出力する。データ線駆動回路101には、外部に設けられた電源回路から外部回路接続端子102(図1参照)を介して高電位側電源電位VDD及び低電位側電源電位VSSが供給される。
サンプリング回路7は、データ線6毎に設けられた複数のサンプリングスイッチ77を備えている。各サンプリングスイッチ77は、Pチャネル型又はNチャネル型の片チャネル型TFTから構成されている。このため、仮に各サンプリングスイッチ77が相補型TFTから構成される場合と比較して、各サンプリングスイッチ77を配置するために必要となるTFTアレイ基板10上の面積が小さくて済むので、複数のサンプリングスイッチ77を、より微細ピッチで配列することができる。
図3において、本実施形態に係る液晶装置は、TFTアレイ基板10の中央を占める画像表示領域10aに、縦横に配線されたデータ線6及び走査線11を備えている。データ線6及び走査線11が互いに交差する交点に対応する位置にマトリクス状に画素部700が設けられている。画素部700は、液晶素子118、画素スイッチング用のTFT30、及び蓄積容量70を備えている。
液晶素子118は、画素電極9及び対向電極21、並びにこれら一対の電極間に挟持された液晶層50から構成される(図2参照)。画素電極9は、対向電極21との間で形成される液晶容量を、画像信号に応じて一定期間保持する。
本発明における「スイッチングトランジスタ」の一例たるTFT30は、データ線6から供給される画像信号を選択画素に印加するために設けられている。TFT30のゲートは走査線11に電気的に接続されており、ソースはデータ線6に電気的に接続されている。TFT30のドレインは液晶素子118を構成する画素電極9(図2参照)に電気的に接続されている。
蓄積容量70の一方の容量電極71は、共通電位線91に電気的に接続されている。共通電位線91は、周辺領域にまで延在しており、本発明における「トランジスタ」たるトランジスタ500を介して接続端子102cに接続されている。尚、接続端子102cは、外部接続端子102の一部である。(図1参照)そして、外部接続端子102に接続される外部装置に内蔵されており、LCCOM電圧を出力する電源回路によって、接続端子102cはLCCOM電圧に保持される。
蓄積容量70は、液晶素子118と並列に付加されている。画素電極9の電圧は、画像信号が印加された時間よりも、例えば3桁も長い時間だけ蓄積容量70により保持されるので、保持特性が改善される結果、高コントラスト比が実現される。尚、蓄積容量70の具体的構成については後に詳述する。
トランジスタ500のゲート電極は、液晶装置の駆動時に外部に設けられた電源回路から外部回路接続端子102を介して高電位側電源電位VDDが供給される電源電位線95に電気的に接続されている。よって、トランジスタ500は、液晶装置の製造プロセスにおいてはオフ状態とされ、液晶装置の駆動時には、オン状態とされることで、電源端子102cと共通電位線91との間の電気的な接続をスイッチング制御することができる。尚、トランジスタ500の具体的な構成については後に詳述する。また、電源電位線95は、本発明に係る「電位線」の一例である。
画像信号線171の各々は、サンプリング回路7を介して夫々対応するデータ線6に電気的に接続されている。本実施形態では、6系統、即ち6相(N=6)の画像信号VID1〜VID6が生成され、これら6相の画像信号に対応して画像信号線171は6本設けられている。
容量部CAは、TFTアレイ基板10上において画像表示領域10aの周辺領域のうち、画像表示領域10aに対してデータ線駆動回路101と反対側に設けられている。容量部CAは、本発明に係る「保持容量」の一例としての複数のコンデンサ600を備えている。複数のコンデンサ600は、共通電位線91及び各データ線6に電気的に接続されている。コンデンサ600は、データ線6におけるデータ線駆動回路101が接続された一端とは異なる他端に接続されている。即ち、データ線6の一端にデータ線駆動回路101が、その他端にコンデンサ600が配置されている。
尚、本実施形態では、容量部CA(言い換えれば、複数のコンデンサ600)が、周辺領域のうち、画像表示領域10aに対してデータ線駆動回路101と反対側に設けられるように構成したが、容量部CAは、周辺領域における他の領域、或いは画像表示領域10aの一部に設けられるように構成してもよい。
このようなコンデンサ600によって、サンプリングスイッチ77がオン状態に切り換えられた際に、データ線6に供給された画像信号電位が本来の画像信号電位に比べて、小さくなること(即ち、プッシュダウン)を低減或いは防止できる。即ち、例えばデータ線6の配線容量、或いはデータ線6と他の配線との重なり合いにより生じる容量に対し、コンデンサ600の静電容量が加わることにより、データ線6周りの容量を適切に確保することができる。従って、データ線6が保有すべき電位に変動が生じてしまうこと、即ち、データ線6に書き込まれる画像信号電位のプッシュダウンが生じてしまうことを抑制できる。この結果、データ線6に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線6に沿った表示ムラが発生することを低減或いは防止できる。
次に、本実施形態に係る液晶装置の動作原理について説明する。
図3において、本実施形態に係る液晶装置は、TFTアクティブマトリクス駆動方式を採り、走査線駆動回路104から各走査線11に走査信号G1、G2、…、Gmを線順次に印加すると共に、TFT30がオン状態となる水平方向の選択画素領域の列に、データ線駆動回路101からデータ線11に画像信号を印加するようになっている。この際、画像信号を各データ線6に線順次に供給してもよい。これにより、画像信号が、選択画素領域の画素電極9に供給される。本実施形態に係る液晶装置は、TFTアレイ基板10と対向基板20とが液晶層50を介して対向配置されているので(図2参照)、以上のようにして区画配列された画素毎に液晶層50に電界を印加することにより、両基板間の透過光量が画素毎に制御され、画像が階調表示される。
6相にシリアル−パラレル展開された画像信号VID1〜VID6は、N本、本実施形態では6本の画像信号線171を介して各画素部700に供給される。データ線6は、以下に説明するように、画像信号線171の本数に対応する6本のデータ線6を1群とするデータ線群毎に順次駆動される。
データ線駆動回路101から、データ線群に対応するサンプリングスイッチ77毎にサンプリング信号Si(i=1、2、…、n)が順次供給され、サンプリング信号Siに応じて各サンプリングスイッチ77はオン状態となる。
よって、画像信号VID1〜VID6は、オン状態に切り換えられたサンプリングスイッチ77を介して6本の画像信号線171の各々からデータ線群に属するデータ線6に同時に、且つデータ線群毎に順次供給され、一のデータ線群に属するデータ線6は互いに同時に駆動されることとなる。従って、本実施形態に係る液晶装置によれば、データ線6をデータ線群毎に駆動するため、駆動周波数を抑制できる。
液晶素子118には、画素電極9及び対向電極21の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として本実施形態に係る液晶装置から画像信号VID1〜VID6に応じたコントラストをもつ光が出射され、画像が表示される。
続いて、図4を参照して、本実施形態に係る液晶装置の画素部700の具体的な構成について説明する。尚、図4では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図4では、説明の便宜上、画素電極9より上側に位置する部分の図示を省略している。
図4に示すように、TFTアレイ基板10上には、上述した画素電極9等の各種構成要素が積層構造をなしている。具体的には、TFTアレイ基板10上には走査線11が形成され、その上層側に下地絶縁膜12を介して、画素スイッチング用のTFT30を構成する半導体層30aが形成されている。
図4において、TFT30は、半導体層30a及びゲート電極30bを含んで構成されている。尚、TFT30は、本発明に係る「スイッチングトランジスタ」の一例である。
半導体層30aは、ソース領域30a1、チャネル領域30a2、ドレイン領域30a3、ソース領域30a1及びチャネル領域30a2間に形成されたソース領域側LDD領域30a4、並びにチャネル領域30a2及びドレイン領域30a3間に形成されたドレイン領域側LDD領域30a5からなる。即ち、TFT30はLDD構造を有している。
ソース領域30a1は、ゲート絶縁膜41及び層間絶縁膜42に開口されたコンタクトホール81を介して、データ線6に電気的に接続されている。一方、ドレイン領域30a3は、ゲート絶縁膜41及び層間絶縁膜42に開口されたコンタクトホール82に形成されたドレイン中継配線7に電気的に接続されている。更に、ドレイン中継配線7は、層間絶縁膜43に開口されたコンタクトホール83を介して画素電極9に電気的に接続されている。
ソース領域30a1及びドレイン領域30a3は、チャネル領域30a2を基準として、ほぼミラー対称に形成されている。ソース領域30a1、チャネル領域30a2、ドレイン領域30a3、ソース領域側LDD領域30a4、及びドレイン領域側LDD領域30a5は、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層30aに不純物を打ち込んでなる不純物領域である。ソース領域側LDD領域30a4、及びドレイン領域側LDD領域30a5は夫々、ソース領域30a1及びドレイン領域30a3よりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、ソース領域側LDD領域30a4、及びドレイン領域側LDD領域30a5に不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでソース領域及びドレイン領域を形成する自己整合型であってもよい。
図4において、ゲート電極30bは、半導体層30aよりもゲート絶縁膜41を介して上層側に配置され、チャネル領域30a2に対向するように形成されている。層間絶縁膜41は、TFTアレイ基板10上のほぼ全面に亘って形成されている。ゲート絶縁膜41は、例えば導電性のポリシリコンからなる。
図4において、TFTアレイ基板10上の半導体層30aよりも下地絶縁膜12を介して下層側には、走査線11が設けられている。走査線11は、例えばタングステン(W)、
Ti、TiN等の高融点金属材料等の遮光性の導電材料からなる。このような走査線11によれば、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域30a2及びドレイン領域側LDD領域30La5を殆ど或いは完全に遮光できる。特に、本実施形態では、走査線11は半導体層30aよりも幅広に形成することによって、TFTアレイ基板10に対して横方向或いは斜めから半導体層30aに向かって入射しようとする光についても遮光性を高めるように構成されている。
図4において、下地絶縁膜12は、例えばシリコン酸化膜等からなる。下地絶縁膜12は、走査線11から半導体層30aを層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等によるTFT30の特性の劣化を防止する機能を有する。
図4において、TFTアレイ基板10上の半導体層30aよりもゲート絶縁膜41を介して上層側には、データ線6及びドレイン中継配線7が設けられている。データ線6は、層間絶縁膜41に開孔されたコンタクトホール81を介して、TFT30のソース領域30a1に電気的に接続されている。コンタクトホール81は、一層の層間絶縁膜(即ち、層間絶縁膜41)のみを貫通するので、その深さは、相対的に短くて済み、その開孔は、エッチング等により容易である。また、そのアスペクト比も小さいので底部にても良好なコンタクトを取り易く形成されている。ドレイン中継配線7は、第1層間絶縁膜41に開孔されたコンタクトホール83を介してTFT30のドレイン領域30a3に電気的に接続されると共に、層間絶縁膜43を貫通して開孔されたコンタクトホール85を介して画素電極9に電気的に接続されている。従って、ドレイン中継配線7及びドレイン領域30a3間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を、回避できる。更に、ドレイン中継配線7の存在によって、画素電極9及びドレイン領域30a3間の電気的な抵抗を低減することが可能となる。
ここで、データ線6及びドレイン中継配線7は共に、遮光性を有する導電性材料から形成されている。このようにデータ線6及びドレイン中継配線7を設けることによって、TFTアレイ基板10の上方から入射しようとする光から半導体層30aを効果的に保護することができる。特に本実施形態では、データ線6及びドレイン中継配線7を半導体層30aよりも幅広に形成することによって、TFTアレイ基板10の真上から入射しようとする光だけでなく、横方向或いは斜めから入射しようとする光に対しても遮光性を高めるように形成されている。このように上側遮光膜を設けることによって、半導体層30aにおいて発生する光リーク電流を抑制することができ、TFT30の誤作動を予防することができる。
更に上層側には、容量電極71が、画素電極9と容量絶縁膜75を介して対向するように配置されており、蓄積容量70を形成している。また、容量電極71は、本発明における「第1導電層」に相当する。容量電極71は、容量絶縁膜75を介して、画素電極9の下層側に形成されており、画素電極9と同じ第1導電性材料から形成されている。このように、画素電極9と容量電極71とを同じ材料で形成することによって、液晶装置の製造工程において用いる剥離液等の処理液の種類を少なく抑えることができ、より低コストで液晶装置を製造することが可能となる。更に、液晶装置の製造過程における工程数の削減にも効果的である。また、画素電極9と容量電極71とを同じ導電性材料で形成していれば、製造プロセスにおいて剥離液等の処理液に曝したとしても、画素電極9及び容量電極71に電蝕が生じることもない。
本実施形態では特に、画素電極9及び容量電極71は共に、ITOから形成されている。ITOは、透明な導電性材料であるので、画素毎に配置された画素電極や、画素電極の下層側に形成される容量電極71に用いることによって、液晶装置の透過率を低下させることなく、良好に画像信号を伝達させることができ、高品位な画像表示を実現することができる。
尚、容量電極71は、共通電位線91に電気的に接続され、共通電位LCCOMに保持されている(図3参照)。また、容量絶縁膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン(SiO2)膜、或いは窒化シリコン(SiN)膜等から構成された単層構造、或いは多層構造を有するように形成するとよい。
上述したように、蓄積容量70が形成されることによって、画素電極9における電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。また、画素電極9と容量電極71とによって蓄積容量70を形成しているため、例えば画素電極9の他に、上部電極及び下部電極を設けて蓄積容量を形成する場合に比較して、装置構成を単純化させることが可能である。更に、容量電極71は、画素電極9より下層側に設けられているため、画素電極9と容量電極71の下層側(例えば、データ線6など)との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。よって、画素電極9における電位変動等が生じる可能性を低減することも可能となる。
次に、図5を参照して、周辺領域における積層構造について具体的に説明する。図5は、周辺領域における積層構造を模式的に示す断面図である。尚、図5では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
周辺領域では、TFTアレイ基板10上に下地絶縁膜12を介して、本発明の「トランジスタ」の一例であるトランジスタ500が形成されている。トランジスタ500は半導体層500aと、ゲート絶縁膜41を介して配置されたゲート電極500bとから構成されている。更に、半導体層500aは、ソース領域500a1、チャネル領域500a2、ドレイン領域500a3、ソース領域500a1及びチャネル領域500a2間に形成されたソース領域側LDD領域500a4、並びにチャネル領域500a2及びドレイン領域500a3間に形成されたドレイン領域側LDD領域500a5を含んで形成されている。そして、ゲート電極500bは、チャネル領域500a2に対抗するように配置されている。尚、ゲート電極500bは、画像表示領域10aにおけるTFT30と同様に、導電性のポリシリコンから形成されている。
ソース領域500a1は、コンタクトホール84に形成されたソース中継配線94を経由して共通電位線91に電気的に接続されている。共通電位線91は、上述の通り、LCCOM電位に保持されている。共通電位線91は、画素電極9及び容量電極71と同じ材料、即ち、本実施形態ではITOから形成されている。ここでソース中継配線94は、良好な導電性を有するアルミニウムで形成されている。このように、トランジスタ500のソース領域500a1側において、アルミニウムで形成されたソース中継配線94と、ITOで形成された共通電位線91とが電気的に接続されているが、両者はコンタクトホール85を介して接続されているため、当該箇所において製造プロセス中において電蝕が生じることはない。
尚、共通電位線91は、画像表示領域10a(図4参照)における容量電極71と同層に形成される。具体的には、共通電位線91及び容量電極71はTFTアレイ基板10上に同一膜から形成され、パターニングされることによって形成されている。
共通電位線91の上層側には、容量絶縁膜75を介して保持容量電極93が形成されている。つまり、周辺領域には共通電位線91及び付加容量電極93を一対の電極とするコンデンサ600(図3参照)が形成されている。このようにコンデンサ600を設けることによって、サンプリングスイッチ77がオン状態に切り換えられた際に、データ線6に供給された画像信号電位が本来の画像信号電位に比べて、小さくなること(即ち、プッシュダウン)を低減或いは防止できる。
尚、本実施形態では、保持容量線93もまたITOから形成されている。このように、保持容量線93を、画像表示領域10aにおける容量電極71等を同じ材料で形成することによって、液晶装置の製造工程において用いる剥離液等の処理液の種類を少なく抑えることができ、より低コストで液晶装置を製造することが可能となる。更に、製造プロセスにおいて剥離液等の処理液による電蝕を生じることも防ぐことができる。
一方、トランジスタ500のドレイン領域500a3は、コンタクトホール86を介して、上層側に形成された電源線92に電気的に接続されている。電源線92は周辺領域に設けられた電源回路(図5において省略)の出力端子に接続されており、LCCOM電位に保持されている。本実施形態では特に、電源線92はソース中継配線94と同様に良好な導電性を有するアルミニウムで形成されており、共に同層に形成されている。即ち、電源線92及びソース中継配線94は同一膜、つまり、同工程で成膜されたアルミニウム膜をパターニングすることによって同じ下地層上に形成されている。
本実施形態における電源線92は、本発明における「第2導電層」の一例である。本実施形態では特に、電源線92は容量電極71や共通電位線91等に一定電位(即ち、LCCOM電位)を供給するための配線として構成されている。また、周辺領域に配置された電源線92及び共通電位線91は、下層側(例えば、データ線6など)との電気的或いは電磁気的なカップリングを防止するシールド層として機能することもできる。
電源線92及びソース中継配線94は、共通電位線91、画素電極9及び容量電極71とはイオン化傾向の異なる導電性材料から形成されている。本実施形態では特に、電源線92及びソース中継配線94はITOよりイオン化傾向の高いアルミニウムから形成されている。そのため、仮に共通電位線91と、電源線92及びソース中継配線94とを直接、電気的に接続すると、剥離液等の酸に同時に曝された際に、アルミニウムで形成された電源線92及びソース中継配線94から、ITOで形成された共通電位線91に電子が移動し、電源線92及びソース中継配線94を構成しているアルミニウム原子がイオンとして剥離液等の酸に溶け出してしまう。そこで本実施形態では、図5に示すように、電源線92と共通電位線91との間にトランジスタ500を介在させることによって電蝕が起こることを防いでいる。つまり、製造プロセスにおいては、ゲート電極500bに駆動電圧が印加されていないので、トランジスタ500はオフ状態となっている。そのため、電源線92と、共通電位線91とは互いに電気的に絶縁されており、同時に剥離液等の酸に曝した場合でも両者間に電子の移動は生じない。そのため、仮に製造プロセスにおいて電源線92と共通電位線91との間に電位差が生じていたとしても電蝕が生じることはない。
一方、液晶装置の動作中においては、ゲート電極500bにオン電圧を印加することによってトランジスタ500のソース領域500a1及びドレイン領域500a3間を短絡状態にすることで、共通電位線91にLCCOM電圧を印加することができる。
以上のように、本実施形態によれば、剥離液等の酸に曝すウェット処理工程における電蝕の発生を防止できるので、積層構造における配線等を高品質に作成することができる。その結果、画像信号が配線等を伝搬する際のロスやノイズを減少させることができ、高品位な画像表示が可能な液晶装置を実現することができる。
尚、本実施形態では、周辺領域にトランジスタ500を設置しているが、画像表示領域10a内にトランジスタ500を配置して共通電位線91を周辺領域に引き伸ばすことによって、電源線92に一定電位を供給してもよい。
<変形例>
続いて、図6を参照して上述した実施形態の変形例について説明する。本変形例に係る液晶装置においては、上述の実施形態と同様に周辺領域においてコンデンサ600を備えているが、2層に渡って形成されたITO層(即ち、共通電位線91及び保持容量線93)のうち上側に形成された層が共通電位線として機能している点で上述の実施形態と異なっている。つまり、図5では、下側のITO層を共通電位線91として周辺領域まで延在して電源線92とトランジスタ500を介して接続していたが、図6に示す本変形例のように、上側のITO層を共通電位線91として周辺領域まで延在して電源線92にトランジスタ500を介して接続してもよい。尚、コンデンサ600以外の積層構造については図5の場合と同様である。
尚、本変形例では、周辺領域にトランジスタ500を設置しているが、画像表示領域10a内にトランジスタ500を配置して共通電位線91を周辺領域に引き伸ばすことによって、電源線92に一定電位を供給してもよい。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
図7は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
図7に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図7を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
第1実施形態に係る液晶装置の全体構成を示す平面図である。 図1のH−H’断面図である。 第1実施形態に係る液晶装置の電気的な構成を示すブロック図である。 本実施形態に係る液晶装置の画像表示領域における積層構造を示す断面図である。 本実施形態に係る液晶装置の周辺領域における積層構造を示す断面図である。 変形例に係る液晶装置の周辺領域における積層構造を示す断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
符号の説明
6 データ線、 7 ドレイン中継配線、 9 画素電極、 10 TFTアレイ基板、 10a 画像表示領域、 11 走査線、 12 下地絶縁膜、 30 TFT、 70 蓄積容量、 71 容量電極、 75 容量絶縁膜、 91 共通電位線、 92 電源線、 93 保持容量電極、 102 外部接続端子、 500 トランジスタ、 600 コンデンサ

Claims (10)

  1. 画像表示領域と周辺領域とを備えた基板と、
    前記基板の前記画像表示領域及び前記周辺領域の少なくとも一方に設けられた第1導電層と、
    前記基板の前記周辺領域に設けられた第2導電層と、
    前記基板の前記周辺領域に設けられたトランジスタと、を有し、
    前記トランジスタは、ゲート電極とソース領域とドレイン領域とを備え、
    前記第1導電層は、前記ソース領域と前記ドレイン領域とのいずれか一方に電気的に接続され、
    前記第2導電層は、前記ソース領域と前記ドレイン領域との他方に電気的に接続され、
    前記第1導電層は、第1導電性材料を含み、
    前記第2導電層は、前記第1導電性材料とはイオン化傾向が異なる第2導電性材料からなることを特徴とする電気光学装置。
  2. 請求項1に記載の電気光学装置において、
    さらに、前記画像表示領域に設けられ、前記第1導電性材料を含む画素電極と、
    前記画素電極と前記第1導電層との間に設けられた容量絶縁膜と、を有し、
    前記第1導電層、前記画素電極及び前記容量絶縁膜は、容量を形成することを特徴とする電気光学装置。
  3. 請求項1または2に記載の電気光学装置において、
    前記第2導電層は、前記基板の外部と電気的に接続する第1接続端子となる部分を含むことを特徴とする電気光学装置。
  4. 請求項1乃至3のいずれかに記載の電気光学装置において、
    前記第2導電性材料は、前記第1導電性材料よりもイオン化傾向が高いことを特徴とする電気光学装置。
  5. 請求項1乃至4のいずれかに記載の電気光学装置において、
    前記第1導電性材料は、ITO(Indium Tin Oxide)であることを特徴とする電気光学装置。
  6. 請求項1乃至5のいずれかに記載の電気光学装置において、
    さらに、前記周辺領域に設けられ、前記容量絶縁膜を介して前記第1導電層と対向する位置に設けられた第1電極と、を有し、
    前記第1導電層、前記第1電極及び前記容量絶縁膜は、容量を形成することを特徴とする電気光学装置。
  7. 請求項1乃至6のいずれかに記載の電気光学装置において、
    さらに、前記基板の外部と電気的に接続する第2接続端子を含む第3導電層と、を有し、
    前記第3導電層は、前記ゲート電極と電気的に接続されていることを特徴とする電気光学装置。
  8. 請求項1乃至7のいずれかに記載の電気光学装置において、
    さらに、前記第1導電層よりも下層に位置する第2電極と、を有し、
    前記画素電極は、前記第1導電層よりも上層に位置し、
    前記第1導電層は、前記画素電極と前記第2電極との間に位置する部分を含み、前記画素電極と前記第2電極との間に発生する電界を緩和するシールド層となることを特徴とする電気光学装置。
  9. 請求項1乃至8のいずれかに記載の電気光学装置において、
    さらに、前記画素電極に電気的に接続されたスイッチングトランジスタと、を有し、
    前記トランジスタの半導体層と前記スイッチングトランジスタの半導体層とは、同一膜であることを特徴とする電気光学装置。
  10. 請求項1からのいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2008256079A 2008-10-01 2008-10-01 電気光学装置及び電子機器 Expired - Fee Related JP5347412B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008256079A JP5347412B2 (ja) 2008-10-01 2008-10-01 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256079A JP5347412B2 (ja) 2008-10-01 2008-10-01 電気光学装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2010085813A JP2010085813A (ja) 2010-04-15
JP2010085813A5 JP2010085813A5 (ja) 2011-10-06
JP5347412B2 true JP5347412B2 (ja) 2013-11-20

Family

ID=42249814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256079A Expired - Fee Related JP5347412B2 (ja) 2008-10-01 2008-10-01 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP5347412B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7547680B2 (ja) 2007-03-26 2024-09-09 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014142390A (ja) * 2013-01-22 2014-08-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP7367414B2 (ja) * 2019-09-10 2023-10-24 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3357699B2 (ja) * 1992-02-21 2002-12-16 株式会社東芝 液晶表示装置
JP2950061B2 (ja) * 1992-11-13 1999-09-20 日本電気株式会社 液晶表示素子
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JPH1184420A (ja) * 1997-09-09 1999-03-26 Toshiba Corp 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JP2002122882A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ液晶表示装置および画像表示装置
JP2005017934A (ja) * 2003-06-27 2005-01-20 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005128101A (ja) * 2003-10-21 2005-05-19 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2006084491A (ja) * 2004-09-14 2006-03-30 Sharp Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7547680B2 (ja) 2007-03-26 2024-09-09 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP2010085813A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
US8194217B2 (en) Electro-optical apparatus and electronic device having particular pixel configuration
JP4306737B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2010176119A (ja) 電気光学装置及び電子機器
JP5724531B2 (ja) 電気光学装置及び電子機器
JP2010039212A (ja) 電気光学装置及び電子機器
JP2011186293A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2010079038A (ja) 電気光学装置及び電子機器並びにトランジスタ
JP5018336B2 (ja) 電気光学装置及び電子機器
JP5594084B2 (ja) 電気光学装置及び電子機器
JP5909919B2 (ja) 電気光学装置及び電子機器
JP2008111924A (ja) 電気光学装置、及びこれを備えた電子機器
JP5347412B2 (ja) 電気光学装置及び電子機器
JP5233618B2 (ja) 電気光学装置及び電子機器
JP2010129733A (ja) 薄膜トランジスタ及び電気光学装置並びに電子機器
JP2010067879A (ja) 薄膜トランジスタ及び電気光学装置並びに電子機器
JP2010210786A (ja) 電気光学装置及び電子機器
JP5119875B2 (ja) 電気光学装置及び電子機器
JP4935326B2 (ja) 電気光学装置及びこれを備えた電子機器
JP2009300477A (ja) 電気光学装置及び電子機器
JP5195455B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2012108299A (ja) 電気光学装置及び電子機器
JP2012155007A (ja) 液晶装置及び電子機器
JP2010039209A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2010160308A (ja) 電気光学装置及び電子機器
JP2011180524A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees