JP5344872B2

JP5344872B2 - Photovoltaic device

Info

Publication number: JP5344872B2
Application number: JP2008218669A
Authority: JP
Inventors: 邦彦西村; 繁松野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-08-27
Filing date: 2008-08-27
Publication date: 2013-11-20
Anticipated expiration: 2028-08-27
Also published as: JP2010056241A

Description

本発明は、光起電力装置及びその製造方法に関するものである。 The present invention relates to a photovoltaic device and a manufacturing method thereof.

太陽電池等の光起電力装置の性能を向上させるには、光起電力装置の内部に太陽光を効率良く取り込むこと、すなわち反射による光損失の抑制、生成したキャリアの再結合による損失の抑制、直列抵抗の低減等が重要な要素となる。このうち、生成キャリアの再結合損失は、結晶内部の不純物濃度に大きく依存する。 In order to improve the performance of photovoltaic devices such as solar cells, efficiently incorporate sunlight into the photovoltaic device, that is, suppression of light loss due to reflection, suppression of loss due to recombination of generated carriers, Reduction of series resistance is an important factor. Among these, the recombination loss of the generated carriers greatly depends on the impurity concentration inside the crystal.

広く用いられている光起電力装置として、基板の導電型と反対の導電型が得られる不純物を拡散させることにより、基板表面に不純物拡散層（以下、適宜「拡散層」と称す）を形成し、ＰＮ接合を構成するものがある。半導体材料として広く用いられるシリコン半導体の結晶品質は、その内部に存在する不純物濃度が低いほど良好な特性を示す。シリコン半導体に接合を形成した半導体装置の一種である光起電力装置の場合も、受光部の不純物濃度がある程度まで低いほど、良好な光起電力を得ることができる。 As a widely used photovoltaic device, an impurity diffusion layer (hereinafter referred to as “diffusion layer” as appropriate) is formed on the surface of the substrate by diffusing an impurity having a conductivity type opposite to that of the substrate. Some of them constitute a PN junction. The crystal quality of a silicon semiconductor widely used as a semiconductor material exhibits better characteristics as the concentration of impurities present therein is lower. Also in the case of a photovoltaic device which is a kind of semiconductor device in which a junction is formed on a silicon semiconductor, a better photovoltaic power can be obtained as the impurity concentration in the light receiving portion is lowered to some extent.

光起電力効果により起電力を得るには、シリコン内部で生成したキャリアが受光面側のグリッド電極まで到達する必要がある。受光部の不純物濃度が低い場合、基板面方向の直列抵抗が高くなることで、グリッド電極へキャリアが到達するまでの間に電圧降下を生じ、光起電力が低下することとなる。直列抵抗の増加は、光起電力装置の特性値である短絡電流Ｉｓｃ（光照射時に光起電力装置の端子を短絡した際における電流）、及び開放電圧Ｖｏｃ（光照射時に光起電力装置の端子間を開放した際における端子間の電圧）へは殆ど影響しないのに対し、曲線因子（Fill Factor）の悪化を招き、発電効率を低下させることになる。曲線因子は、光起電力装置の最大出力仕事率を短絡電流と開放電圧との積で除した値であって、電流電圧曲線の矩形度合いを表す。 In order to obtain an electromotive force by the photovoltaic effect, it is necessary that carriers generated inside the silicon reach the grid electrode on the light receiving surface side. When the impurity concentration of the light receiving portion is low, the series resistance in the substrate surface direction is increased, so that a voltage drop occurs until carriers reach the grid electrode, and the photovoltaic power is reduced. The increase in series resistance is caused by the short circuit current Isc (current when the terminal of the photovoltaic device is short-circuited during light irradiation) and the open circuit voltage Voc (terminal of the photovoltaic device during light irradiation), which are characteristic values of the photovoltaic device. The voltage between terminals when the gap is opened is hardly affected, but the fill factor is deteriorated and the power generation efficiency is lowered. The curve factor is a value obtained by dividing the maximum output power of the photovoltaic device by the product of the short-circuit current and the open-circuit voltage, and represents the rectangularity of the current-voltage curve.

直列抵抗の増加を抑制するには、拡散層内における電流の走行距離を短くするために、グリッド電極同士の間隔を狭くするという措置を取り得る。かかる措置は、必然的にグリッド電極の本数を増加させることとなるため、グリッド電極の影による発電効率低下、いわゆるシャドウイングロスを増加させることになる。シャドウイングロスの低減のために、グリッド電極同士の間隔を狭くするとともにグリッド電極を細い形状とすると、強度不足による断線の恐れがある。さらに、例えばスクリーン印刷法によりグリッド電極を形成する場合、形成可能な最小幅の技術的限界があるために、ある程度からはグリッド電極を細くできないという現状もある。これらのことから、グリッド電極の間隔を狭くする措置は得策とは言い難い。 In order to suppress the increase in series resistance, a measure of narrowing the interval between the grid electrodes can be taken in order to shorten the travel distance of the current in the diffusion layer. Such measures inevitably increase the number of grid electrodes, and thus increase the power generation efficiency due to the shadow of the grid electrodes, so-called shadowing loss. In order to reduce the shadowing loss, if the distance between the grid electrodes is narrowed and the grid electrodes are thin, there is a risk of disconnection due to insufficient strength. Furthermore, for example, when the grid electrode is formed by the screen printing method, there is a current situation that the grid electrode cannot be thinned to some extent because there is a technical limit of the minimum width that can be formed. For these reasons, it is difficult to say that measures to reduce the interval between the grid electrodes are good.

これらの事情に鑑みて、シャドウイングロスを増加させずに直列抵抗を減少させるための技術が提案されている。例えば、特許文献１には、周囲に対して不純物濃度を高くした高濃度拡散層を線状に形成し、グリッド電極を高濃度拡散層に交差させる技術が提案されている。高濃度拡散層は低抵抗であることから、グリッド電極へキャリアを輸送するための低抵抗な電流経路として高濃度拡散層を機能させることにより、直列抵抗を低減させる。高濃度拡散層では生成キャリアの再結合損失が生じるものの、グリッド電極によるシャドウイングロスよりは影響が少ない。 In view of these circumstances, a technique for reducing the series resistance without increasing the shadowing loss has been proposed. For example, Patent Document 1 proposes a technique in which a high-concentration diffusion layer having a high impurity concentration with respect to the periphery is formed in a linear shape, and a grid electrode intersects the high-concentration diffusion layer. Since the high-concentration diffusion layer has a low resistance, the series resistance is reduced by causing the high-concentration diffusion layer to function as a low-resistance current path for transporting carriers to the grid electrode. Although the recombination loss of the generated carriers occurs in the high concentration diffusion layer, the influence is less than the shadowing loss due to the grid electrode.

特開２００５−１２３４４７号公報JP 2005-123447 A

上記の従来技術の構成の場合、グリッド電極のうち高濃度拡散層と交差する部分以外の部分は、低濃度拡散層と接する。低濃度拡散層とグリッド電極とが接する部分は抵抗が大きくなることから、結果的に直列抵抗が大きくなってしまう。低濃度拡散層からグリッド電極へ直接流入する経路が高抵抗となるため、直列抵抗の低減が困難となる。さらに、低濃度拡散層では拡散深さが浅くなっていることから、グリッド電極を形成する際に、拡散層におけるグリッド電極の突き抜けが生じ易くなる。グリッド電極が拡散層を突き抜けると、グリッド電極とシリコン基板との短絡によって微小リークが生じることとなる。微小リークは曲線因子の悪化を引き起こし、発電効率を低下させることになる。 In the case of the configuration of the above-described prior art, portions of the grid electrode other than the portion intersecting with the high concentration diffusion layer are in contact with the low concentration diffusion layer. Since the resistance increases at the portion where the low concentration diffusion layer and the grid electrode are in contact with each other, the series resistance increases as a result. Since the path directly flowing from the low concentration diffusion layer to the grid electrode has a high resistance, it is difficult to reduce the series resistance. Furthermore, since the diffusion depth is shallow in the low-concentration diffusion layer, the grid electrode penetrates easily in the diffusion layer when the grid electrode is formed. When the grid electrode penetrates the diffusion layer, a minute leak occurs due to a short circuit between the grid electrode and the silicon substrate. Small leaks cause deterioration of the fill factor and reduce power generation efficiency.

本発明は、上記に鑑みてなされたものであって、直列抵抗を低減させ、曲線因子の悪化を低減させることで高い発電効率を実現可能な光起電力装置、及びその製造方法を得ることを目的とする。 This invention is made in view of the above, Comprising: Obtaining the photovoltaic apparatus which can implement | achieve high power generation efficiency by reducing series resistance and reducing deterioration of a curve factor, and its manufacturing method Objective.

上述した課題を解決し、目的を達成するために、本発明は、第一導電型の半導体基板と、半導体基板上に形成された第二導電型の不純物拡散層と、不純物拡散層上に形成された複数の線状電極と、を有し、不純物拡散層は、第一拡散層と、第一拡散層の周囲に設けられ、第一拡散層の不純物濃度よりも低い不純物濃度をもつ第二拡散層と、を有し、第一拡散層は、第一方向に沿う線形状、及び第一方向に略直交する第二方向に沿う線形状を組み合わせてなる格子形状をなし、線状電極は、第一方向及び第二方向のいずれか一方に沿う線形状をなして、第一拡散層及び第二拡散層のうち、格子形状の配置間隔をもって第一拡散層に重畳させて設けられ、格子形状のうち線状電極に略直交する線状領域において、線状電極同士の間の部分は、第一拡散層に線状電極が形成されていない領域であって、第二拡散層が設けられた部分には、複数の凹部により構成されるテクスチャ構造が形成されていることを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention provides a first conductivity type semiconductor substrate, a second conductivity type impurity diffusion layer formed on the semiconductor substrate, and an impurity diffusion layer. A plurality of linear electrodes, and the impurity diffusion layer is provided around the first diffusion layer and the first diffusion layer, and has a second impurity concentration lower than the impurity concentration of the first diffusion layer. The first diffusion layer has a lattice shape formed by combining a linear shape along the first direction and a linear shape along the second direction substantially orthogonal to the first direction, and the linear electrode is , it forms a first direction and either one along the line shape of the second direction, of the first diffusion layer and the second diffusion layer, provided superimposed on the first diffusion layer having the arrangement interval of the lattice shape, lattice In the linear region that is substantially orthogonal to the linear electrode in the shape, the portion between the linear electrodes is the first An area which is not linear electrode is formed on the diffusing layer, in a portion where the second diffusion layer provided, wherein the textured structure composed of a plurality of recesses are formed.

第一拡散層及び第二拡散層のうち、第一拡散層に重畳させて線状電極を形成することで、直列抵抗成分を低減させる。また、不純物拡散層における線状電極の突き抜けの発生を低減させることで、線状電極と半導体基板との短絡による微小リークを抑制させ、曲線因子の悪化を低減させる。さらに、線状電極に略直交する方向にも第一拡散層があるため、第二拡散層の領域で生成されたキャリアが線状電極の形成されない第一拡散層を経由して線状電極に到達するため、直列抵抗が低減する。これにより、直列抵抗を低減させ、曲線因子の悪化を低減させることで高い発電効率にできるという効果を奏する。 Of the first diffusion layer and the second diffusion layer, the linear resistance is formed so as to overlap the first diffusion layer, thereby reducing the series resistance component. Further, by reducing the occurrence of penetration of the linear electrode in the impurity diffusion layer, a minute leak due to a short circuit between the linear electrode and the semiconductor substrate is suppressed, and deterioration of the curve factor is reduced. Furthermore, since the first diffusion layer is also in a direction substantially orthogonal to the linear electrode, carriers generated in the region of the second diffusion layer pass through the first diffusion layer where the linear electrode is not formed to the linear electrode. As a result, the series resistance is reduced. Thereby, there exists an effect that it can be set as high power generation efficiency by reducing a serial resistance and reducing the deterioration of a curve factor.

以下に、本発明に係る光起電力装置、及びその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる光起電力装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。 Embodiments of a photovoltaic device and a manufacturing method thereof according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to these embodiments. Moreover, sectional views of the photovoltaic devices used in the following embodiments are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the layers, and the like are different from the actual ones.

実施の形態１．
図１−１は、本発明の実施の形態１に係る光起電力装置の一例を示す上面図である。図１−２は、図１−１に示す光起電力装置の下面図である。図１−３は、図１−２のＡＡ断面図である。光起電力装置１０は、第一導電型の半導体基板であるＰ型シリコン基板１１と、第二導電型の不純物拡散層であるＮ型拡散層１２とを含む光電変換層を備える。Ｎ型拡散層１２は、Ｐ型シリコン基板１１の一方の主面（受光面）上に形成されている。Ｎ型拡散層１２は、Ｎ型の不純物を拡散させて構成されている。 Embodiment 1 FIG.
1-1 is a top view showing an example of the photovoltaic apparatus according to Embodiment 1 of the present invention. FIG. 1-2 is a bottom view of the photovoltaic device shown in FIG. 1-1. 1C is a cross-sectional view taken along line AA in FIG. The photovoltaic device 10 includes a photoelectric conversion layer including a P-type silicon substrate 11 that is a first conductivity type semiconductor substrate and an N-type diffusion layer 12 that is a second conductivity type impurity diffusion layer. The N type diffusion layer 12 is formed on one main surface (light receiving surface) of the P type silicon substrate 11. The N-type diffusion layer 12 is configured by diffusing N-type impurities.

線形電極であるグリッド電極１５は、光電変換層で発電された電気を局所的に集電するための電極であって、線形状をなしている。複数のグリッド電極１５は、Ｎ型拡散層１２上に形成されている。グリッド電極１５は、例えば銀を用いて構成されている。バス電極１６は、グリッド電極１５に略直交させて設けられている。裏側電極１７は、Ｐ型シリコン基板１１のうち受光面とは反対側の主面（裏面）の略全体に設けられている。裏側電極１７は、光電変換層で発電された電気の取り出し、及び入射光の反射を目的として設けられている。裏側電極１７は、例えばアルミニウムを用いて構成されている。裏側集電電極１８は、裏側電極１７に生じた電気を集電する。裏側集電電極１８は、例えば銀を用いて構成されている。反射防止膜１９は、光電変換層の受光面における入射光の反射を低減させる。 The grid electrode 15 which is a linear electrode is an electrode for locally collecting electricity generated by the photoelectric conversion layer, and has a linear shape. The plurality of grid electrodes 15 are formed on the N-type diffusion layer 12. The grid electrode 15 is made of, for example, silver. The bus electrode 16 is provided so as to be substantially orthogonal to the grid electrode 15. The back-side electrode 17 is provided on substantially the entire main surface (back surface) opposite to the light-receiving surface of the P-type silicon substrate 11. The back electrode 17 is provided for the purpose of taking out the electricity generated by the photoelectric conversion layer and reflecting incident light. The back electrode 17 is made of, for example, aluminum. The back side collector electrode 18 collects electricity generated in the back side electrode 17. The back side collector electrode 18 is made of, for example, silver. The antireflection film 19 reduces the reflection of incident light on the light receiving surface of the photoelectric conversion layer.

図２−１は、図１−１及び図１−２に示した光起電力装置の一部を拡大して示す断面図である。図２−１に示す断面は、二つのグリッド電極１５が並列された部分を切り出した状態を表す。Ｎ型拡散層１２は、第一拡散層である高濃度Ｎ型拡散層１３と、第一拡散層の不純物濃度よりも低い不純物濃度をもつ第二拡散層である低濃度Ｎ型拡散層１４とを有する。低濃度Ｎ型拡散層１４は、高濃度Ｎ型拡散層１３の周囲に設けられている。グリッド電極１５は、高濃度Ｎ型拡散層１３及び低濃度Ｎ型拡散層１４のうち、高濃度Ｎ型拡散層１３に重畳させて設けられている。グリッド電極１５は、接合部分２０において反射防止膜１９を突き抜け高濃度Ｎ型拡散層１３に接合されている。 FIG. 2A is an enlarged cross-sectional view of a part of the photovoltaic device shown in FIGS. 1-1 and 1-2. The cross section shown in FIG. 2A represents a state in which a portion where two grid electrodes 15 are arranged in parallel is cut out. The N-type diffusion layer 12 includes a high-concentration N-type diffusion layer 13 that is a first diffusion layer, a low-concentration N-type diffusion layer 14 that is a second diffusion layer having an impurity concentration lower than that of the first diffusion layer, and Have The low concentration N type diffusion layer 14 is provided around the high concentration N type diffusion layer 13. The grid electrode 15 is provided so as to overlap the high concentration N type diffusion layer 13 among the high concentration N type diffusion layer 13 and the low concentration N type diffusion layer 14. The grid electrode 15 penetrates the antireflection film 19 at the joint portion 20 and is joined to the high concentration N-type diffusion layer 13.

図２−２は、図２−１に示す構成のうち高濃度Ｎ型拡散層１３及びグリッド電極１５の平面構成を説明するものである。図２−２では、高濃度Ｎ型拡散層１３及びグリッド電極１５以外の構成の図示を省略している。ここで、光電変換層の受光面に平行な面内において、互いに垂直な二方向をＸ方向及びＹ方向とする。図２−２では、紙面上における左右方向がＸ方向、紙面上における上下方向がＹ方向であるとする。高濃度Ｎ型拡散層１３は、第一方向であるＹ方向に沿う線形状、及び第一方向に略直交する第二方向であるＸ方向に沿う線形状を組み合わせてなる格子形状をなしている。グリッド電極１５は、高濃度Ｎ型拡散層１３上において、第一方向であるＹ方向に沿う線形状をなしている。なお、グリッド電極１５は、第二方向であるＸ方向に沿う線形状としても良い。 FIG. 2B illustrates the planar configuration of the high-concentration N-type diffusion layer 13 and the grid electrode 15 in the configuration illustrated in FIG. In FIG. 2B, illustration of the configuration other than the high concentration N type diffusion layer 13 and the grid electrode 15 is omitted. Here, two directions perpendicular to each other in a plane parallel to the light receiving surface of the photoelectric conversion layer are defined as an X direction and a Y direction. In FIG. 2B, it is assumed that the horizontal direction on the paper surface is the X direction and the vertical direction on the paper surface is the Y direction. The high-concentration N-type diffusion layer 13 has a lattice shape formed by combining a linear shape along the Y direction, which is the first direction, and a linear shape along the X direction, which is the second direction substantially orthogonal to the first direction. . The grid electrode 15 has a linear shape along the Y direction, which is the first direction, on the high-concentration N-type diffusion layer 13. The grid electrode 15 may have a linear shape along the X direction, which is the second direction.

図３−１〜図３−９は、光起電力装置１０の製造方法の処理手順の一例を模式的に示す断面図である。図４−１〜図４−９は、図３−１〜図３−９の上面図である。なお、以下の説明で示すサイズは、いずれも一例であるものとする。 FIGS. 3-1 to 3-9 are cross-sectional views schematically showing an example of the processing procedure of the method for manufacturing the photovoltaic device 10. 4-1 to 4-9 are top views of FIGS. 3-1 to 3-9. Note that the sizes shown in the following description are all examples.

まず、図３−１及び図４−１に示すように、Ｐ型シリコン基板１１を用意する。ここでは、Ｐ型シリコン基板１１は、民生用太陽電池用として最も多く使用されているＰ型多結晶シリコン基板を使用する。Ｐ型シリコン基板１１は、マルチワイヤソーを用いて多結晶シリコンインゴットをスライスし、酸性又はアルカリ性溶液を用いてウェットエッチングを施すことによりスライス時のダメージを除去して製造する。ダメージ除去後のＰ型シリコン基板１１は、基板厚みが１８０μｍ、寸法が１５６ｍｍ×１５６ｍｍである。 First, as shown in FIGS. 3-1 and 4-1, a P-type silicon substrate 11 is prepared. Here, the P-type silicon substrate 11 is a P-type polycrystalline silicon substrate that is most frequently used for consumer solar cells. The P-type silicon substrate 11 is manufactured by slicing a polycrystalline silicon ingot using a multi-wire saw and removing the damage at the time of slicing by performing wet etching using an acidic or alkaline solution. The P-type silicon substrate 11 after damage removal has a substrate thickness of 180 μm and dimensions of 156 mm × 156 mm.

次に、ダメージ除去後のＰ型シリコン基板１１を熱酸化炉へ投入し、Ｎ型の不純物であるリン（Ｐ）の雰囲気下で加熱する。ここでは、Ｐ雰囲気の形成にオキシ塩化リン（ＰＯＣｌ_３）を用いる。かかる工程は、Ｐ型シリコン基板１１の表面に第二導電型の不純物を拡散させることにより高濃度Ｎ型拡散層１３を形成する第一拡散層形成工程である。これにより、Ｐ型シリコン基板１１の表面にリンを高濃度に拡散させ、図３−２及び図４−２に示すように、Ｐ型シリコン基板１１の表面全体に高濃度Ｎ型拡散層１３を形成する。リンを拡散させる際の拡散温度は、８８０℃である。 Next, the P-type silicon substrate 11 after removing the damage is put into a thermal oxidation furnace and heated in an atmosphere of phosphorus (P) which is an N-type impurity. Here, phosphorus oxychloride (POCl ₃ ) is used to form the P atmosphere. This step is a first diffusion layer forming step in which the high-concentration N-type diffusion layer 13 is formed by diffusing impurities of the second conductivity type on the surface of the P-type silicon substrate 11. As a result, phosphorus is diffused at a high concentration on the surface of the P-type silicon substrate 11, and a high-concentration N-type diffusion layer 13 is formed on the entire surface of the P-type silicon substrate 11 as shown in FIGS. 3-2 and 4-2. Form. The diffusion temperature when phosphorus is diffused is 880 ° C.

高濃度Ｎ型拡散層１３を形成した後、耐エッチング膜形成工程において、Ｐ型シリコン基板１１のうち受光面となる側の高濃度Ｎ型拡散層１３上に、耐エッチング性の耐エッチング膜２１を形成する（図３−３及び図４−３）。耐エッチング膜２１は、プラズマＣＶＤ法により、膜厚４０ｎｍの窒化シリコン膜（以下、「ＳｉＮ膜」と称す）を形成する。また、ＳｉＮ膜に代えて、酸化シリコン膜（ＳｉＯ_２、ＳｉＯ）、酸化窒化シリコン膜（ＳｉＯＮ）、アモルファスシリコン膜（ａ−Ｓｉ）、ダイアモンドライクカーボン膜、樹脂膜等を用いても良い。また、膜厚は４０ｎｍである場合に限られず、例えば、後工程でのＳｉＮ膜の除去性に応じて、適切な膜厚を適宜選択可能である。 After the high concentration N type diffusion layer 13 is formed, an etching resistant etching resistant film 21 is formed on the high concentration N type diffusion layer 13 on the light receiving surface side of the P type silicon substrate 11 in the etching resistant film forming step. (FIGS. 3-3 and 4-3). As the etching resistant film 21, a 40 nm-thick silicon nitride film (hereinafter referred to as “SiN film”) is formed by plasma CVD. In place of the SiN film, a silicon oxide film (SiO ₂ , SiO), a silicon oxynitride film (SiON), an amorphous silicon film (a-Si), a diamond-like carbon film, a resin film, or the like may be used. Further, the film thickness is not limited to 40 nm, and an appropriate film thickness can be appropriately selected according to, for example, the removability of the SiN film in a subsequent process.

耐エッチング膜２１を形成した後、開口形成工程において、耐エッチング膜２１に開口２３を形成する（図３−４及び図４−４）。開口２３は、グリッド電極１５を形成しようとする電極形成領域２２ｂ、及び電極形成領域２２ｂに直交する線状領域２２ｃについては耐エッチング膜２１を残し、それ以外の矩形領域２２ａに開口２３を形成する。開口２３の形成には、半導体プロセスで用いられる写真製版による方法やレーザ加工による方法が用いられる。写真製版による方法の場合、製造コストが高くなるという問題がある。 After the etching resistant film 21 is formed, an opening 23 is formed in the etching resistant film 21 in the opening forming step (FIGS. 3-4 and 4-4). The openings 23 leave the etching resistant film 21 in the electrode forming region 22b where the grid electrode 15 is to be formed and the linear region 22c orthogonal to the electrode forming region 22b, and form the opening 23 in the other rectangular region 22a. . For the formation of the opening 23, a photolithography method or a laser processing method used in a semiconductor process is used. In the case of the photoengraving method, there is a problem that the production cost is increased.

レーザ加工による方法の場合、写真製版の場合に必要となるレジスト塗布、露光及び現像、エッチング、レジスト除去という複雑な工程が不要となる。レーザ光の照射のみにより開口２３を形成できることから、製造工程を簡略化できるメリットがある。 In the case of the method by laser processing, complicated steps such as resist coating, exposure and development, etching, and resist removal necessary for photolithography are not required. Since the opening 23 can be formed only by laser light irradiation, there is an advantage that the manufacturing process can be simplified.

ここで、レーザとして、Ｎｄ：ＹＡＧ（Yttrium Aluminum Garnet）レーザと３倍高調波発生器とを組み合わせたものを使用する。これによって、レーザ光の波長が３５５ｎｍとなり、ＳｉＮ膜が吸収可能な波長となる。レーザ光はビームエクスパンダ、ホモジナイザ等を用いることにより、光強度分布が一様となるように整形され、アパーチャを通してＳｉＮ膜上に照射される。レーザは、Ｎｄ：ＹＡＧレーザと３倍高調波発生器を組み合わせたものである場合に限られず、他のものを使用しても良い。 Here, a combination of an Nd: YAG (Yttrium Aluminum Garnet) laser and a triple harmonic generator is used as the laser. As a result, the wavelength of the laser light becomes 355 nm, which is a wavelength that can be absorbed by the SiN film. The laser light is shaped so that the light intensity distribution becomes uniform by using a beam expander, a homogenizer, or the like, and is irradiated onto the SiN film through the aperture. The laser is not limited to a combination of an Nd: YAG laser and a third harmonic generator, and other lasers may be used.

次に、エッチング工程において、開口２３が形成された耐エッチング膜２１をマスクとして高濃度Ｎ型拡散層１３をエッチングする（図３−５及び図４−５）。ここでは、フッ酸及び硝酸の混合液を用いた湿式エッチングを用いる。高濃度Ｎ型拡散層１３の厚さは０．３μｍ程度であることから、例えばフッ酸及び硝酸を１：１０の体積比で混合した溶液を用いて２０秒程度の処理により高濃度Ｎ型拡散層１３を除去可能である。なお、高濃度Ｎ型拡散層１３とＰ型シリコン基板１１とはエッチングレートに大きな差がないことから、エッチングは、高濃度Ｎ型拡散層１３及びＰ型シリコン基板１１の界面より深い位置で停止させるのが良い。また、耐エッチング膜２１に開口２３を形成する際、レーザ光の照射により、Ｐ型シリコン基板１１に損傷が生じている可能性があることから、５μｍ程度の深さまでエッチングを施すことにより、レーザ光によるダメージを受けた部分を同時に除去しても良い。エッチング工程は、いずれの溶液を用いるものであっても良い。さらに、湿式エッチングに限らず、例えばドライエッチングを用いることとしても良い。 Next, in the etching process, the high-concentration N-type diffusion layer 13 is etched using the etching resistant film 21 in which the opening 23 is formed as a mask (FIGS. 3-5 and 4-5). Here, wet etching using a mixed solution of hydrofluoric acid and nitric acid is used. Since the thickness of the high-concentration N-type diffusion layer 13 is about 0.3 μm, for example, a high-concentration N-type diffusion is performed by a treatment for about 20 seconds using a solution in which hydrofluoric acid and nitric acid are mixed at a volume ratio of 1:10. Layer 13 can be removed. Since there is no significant difference in etching rate between the high concentration N type diffusion layer 13 and the P type silicon substrate 11, the etching is stopped at a position deeper than the interface between the high concentration N type diffusion layer 13 and the P type silicon substrate 11. It is good to let it. Further, when the opening 23 is formed in the etching resistant film 21, there is a possibility that the P-type silicon substrate 11 is damaged by the irradiation of the laser beam. Therefore, by etching to a depth of about 5 μm, the laser can be obtained. The part damaged by light may be removed at the same time. The etching process may use any solution. Further, not limited to wet etching, for example, dry etching may be used.

高濃度Ｎ型拡散層１３をエッチングした後、耐エッチング膜除去工程において、耐エッチング膜２１を除去する（図３−６及び図４−６）。耐エッチング膜形成工程から耐エッチング膜除去工程までの工程は、高濃度Ｎ型拡散層１３をパターニングする第一拡散層パターニング工程に相当する。 After the high-concentration N-type diffusion layer 13 is etched, the etching resistant film 21 is removed in the etching resistant film removing step (FIGS. 3-6 and 4-6). The processes from the etching resistant film forming process to the etching resistant film removing process correspond to a first diffusion layer patterning process for patterning the high-concentration N-type diffusion layer 13.

次に、第二拡散層形成工程において、Ｐ型シリコン基板１１の表面のうち高濃度Ｎ型拡散層１３が形成された部分以外の部分に低濃度Ｎ型拡散層１４を形成する（図３−７及び図４−７）。低濃度Ｎ型拡散層１４は、上記の工程を経たＰ型シリコン基板１１を再び熱酸化炉へ投入し、オキシ塩化リン（ＰＯＣｌ_３）蒸気の存在下で加熱する。これにより、Ｐ型シリコン基板１１の表面にリンを低濃度に拡散させる。リンを拡散させる際の拡散温度は、８２０℃である。本工程において、上記の矩形領域２２ａ（図４−４参照）に低濃度Ｎ型拡散層１４が形成される。なお、電極形成領域２２ｂ、線状領域２２ｃに形成されている高濃度Ｎ型拡散層１３は、低濃度による拡散を行ってもほぼそのまま残される。 Next, in the second diffusion layer forming step, the low concentration N-type diffusion layer 14 is formed in a portion other than the portion where the high concentration N-type diffusion layer 13 is formed on the surface of the P-type silicon substrate 11 (FIG. 3). 7 and FIGS. 4-7). The low-concentration N-type diffusion layer 14 puts the P-type silicon substrate 11 that has undergone the above-described process into the thermal oxidation furnace again and heats it in the presence of phosphorus oxychloride (POCl ₃ ) vapor. Thereby, phosphorus is diffused at a low concentration on the surface of the P-type silicon substrate 11. The diffusion temperature when phosphorus is diffused is 820 ° C. In this step, the low concentration N type diffusion layer 14 is formed in the rectangular region 22a (see FIG. 4-4). Note that the high-concentration N-type diffusion layer 13 formed in the electrode formation region 22b and the linear region 22c is left almost as it is even if diffusion is performed at a low concentration.

なお、高濃度Ｎ型拡散層１３のシート抵抗が低いほどグリッド電極１５とのコンタクト性は良好となる。また、グリッド電極１５の配置間隔を広く取ることができ、Ｐ型シリコン基板１１に形成されるグリッド電極１５によるシャドウイングロスを抑制することもできる。高濃度Ｎ型拡散層１３を低抵抗化するには拡散時の加熱時間を長くするか、或いは加熱時間を高くする必要がある。これらの処理は、Ｐ型シリコン基板１１を構成する多結晶シリコンの品質を低下させる原因となり得る。高濃度Ｎ型拡散層１３の低抵抗化とＰ型シリコン基板１１の品質とはトレードオフの関係にあるため、製造される光起電力装置１０に求められる特性に応じたシート抵抗値となるような条件でＰ型シリコン基板１１を加熱処理することが望ましい。 Note that the lower the sheet resistance of the high-concentration N-type diffusion layer 13, the better the contact property with the grid electrode 15. Moreover, the arrangement | positioning space | interval of the grid electrode 15 can be taken widely, and the shadowing loss by the grid electrode 15 formed in the P-type silicon substrate 11 can also be suppressed. In order to reduce the resistance of the high-concentration N-type diffusion layer 13, it is necessary to lengthen the heating time during diffusion or increase the heating time. These treatments can cause the quality of the polycrystalline silicon constituting the P-type silicon substrate 11 to deteriorate. Since the resistance reduction of the high-concentration N-type diffusion layer 13 and the quality of the P-type silicon substrate 11 are in a trade-off relationship, the sheet resistance value according to the characteristics required for the photovoltaic device 10 to be manufactured is obtained. It is desirable to heat treat the P-type silicon substrate 11 under various conditions.

一般的には、高濃度Ｎ型拡散層１３の表面シート抵抗は３０Ω／□以上６０Ω／□未満であることが望ましく、量産性も考慮すると、好ましくは４５Ω／□以上５５Ω／□未満となる。低濃度Ｎ型拡散層１４の表面シート抵抗は６０Ω／□以上１５０Ω／□未満であることが望ましく、量産時の特性の安定性も考慮すると、好ましくは７０Ω／□以上１００Ω／□未満となる。 Generally, the surface sheet resistance of the high-concentration N-type diffusion layer 13 is desirably 30Ω / □ or more and less than 60Ω / □, and considering mass productivity, it is preferably 45Ω / □ or more and less than 55Ω / □. The surface sheet resistance of the low-concentration N-type diffusion layer 14 is desirably 60Ω / □ or more and less than 150Ω / □, and is preferably 70Ω / □ or more and less than 100Ω / □ in consideration of the stability of characteristics during mass production.

ついで、オキシ塩化リン（ＰＯＣｌ_３）蒸気の存在下における加熱により生じたリンガラス層をフッ酸溶液中で除去する。その後、プラズマＣＶＤ法によりセル表面にＳｉＮ膜などからなる反射防止膜１９を形成する（図３−８及び図４−８）。反射防止膜１９の膜厚及び屈折率は、最も光反射を抑制可能な値に設定される。なお、反射防止膜１９は、屈折率の異なる２層以上の膜を積層させたものとしても良い。また、反射防止膜１９は、プラズマＣＶＤ法以外の成膜方法、例えばスパッタ法等により形成しても良い。 The phosphorus glass layer produced by heating in the presence of phosphorus oxychloride (POCl ₃ ) vapor is then removed in a hydrofluoric acid solution. Thereafter, an antireflection film 19 made of a SiN film or the like is formed on the cell surface by plasma CVD (FIGS. 3-8 and 4-8). The film thickness and refractive index of the antireflection film 19 are set to values that can most suppress light reflection. The antireflection film 19 may be a laminate of two or more films having different refractive indexes. The antireflection film 19 may be formed by a film forming method other than the plasma CVD method, for example, a sputtering method.

その後、Ｐ型シリコン基板１１の受光面側にグリッド電極１５及びバス電極１６（図１−１参照）、裏面側に裏側電極１７及び裏側集電電極１８（図１−２参照）を形成する（図３−９及び図４−９）。裏側電極１７は、アルミニウムを混入したペーストを用いたスクリーン印刷をＰ型シリコン基板１１の裏面全面に施すことにより形成する。グリッド電極１５は、銀を混入したペーストを用いたスクリーン印刷を電極形成領域２２ｂ（図４−４参照）に施すことにより形成する。このとき、電極形成領域２２ｂからペーストがはみ出さないように、グリッド電極１５の幅は、電極形成領域２２ｂの幅より狭く設定することが望ましい。このようにして、線状電極形成工程において、高濃度Ｎ型拡散層１３及び低濃度Ｎ型拡散層１４のうち、高濃度Ｎ型拡散層１３に重畳させて複数のグリッド電極１５を形成する。なお、バス電極１６は、線状領域２２ｃ（図４−４参照）に形成することにより、グリッド電極１５に直交させて形成することとしても良い。 After that, the grid electrode 15 and the bus electrode 16 (see FIG. 1-1) are formed on the light receiving surface side of the P-type silicon substrate 11, and the back side electrode 17 and the back side collecting electrode 18 (see FIG. 1-2) are formed on the back side. 3-9 and 4-9). The back side electrode 17 is formed by performing screen printing using a paste mixed with aluminum on the entire back surface of the P-type silicon substrate 11. The grid electrode 15 is formed by performing screen printing using a paste mixed with silver on the electrode forming region 22b (see FIG. 4-4). At this time, it is desirable to set the width of the grid electrode 15 to be narrower than the width of the electrode formation region 22b so that the paste does not protrude from the electrode formation region 22b. In this manner, in the linear electrode formation step, the plurality of grid electrodes 15 are formed so as to overlap the high concentration N type diffusion layer 13 out of the high concentration N type diffusion layer 13 and the low concentration N type diffusion layer 14. The bus electrode 16 may be formed perpendicular to the grid electrode 15 by forming it in the linear region 22c (see FIG. 4-4).

そして、焼成処理を実施する。焼成処理は、大気雰囲気中、７６０℃で実施する。このとき、グリッド電極１５は、接合部分２０において反射防止膜１９を突き抜け、高濃度Ｎ型拡散層１３とコンタクトする。これにより、高濃度Ｎ型拡散層１３とグリッド電極１５との、良好な抵抗性接合を得ることができる。また、焼成によって裏側電極１７のアルミニウムがＰ型シリコン基板１１へと拡散し、Ｐ型シリコン基板１１の裏面から所定の範囲にＰ＋層（不図示）が形成される。以上のようにして、光起電力装置１０が作製される。 And a baking process is implemented. The baking treatment is performed at 760 ° C. in an air atmosphere. At this time, the grid electrode 15 penetrates the antireflection film 19 at the joint portion 20 and contacts the high concentration N type diffusion layer 13. Thereby, a good resistive junction between the high concentration N-type diffusion layer 13 and the grid electrode 15 can be obtained. Further, the aluminum of the back electrode 17 is diffused into the P-type silicon substrate 11 by firing, and a P + layer (not shown) is formed in a predetermined range from the back surface of the P-type silicon substrate 11. As described above, the photovoltaic device 10 is manufactured.

このように、高濃度Ｎ型拡散層１３及び低濃度Ｎ型拡散層１４のうち、高濃度Ｎ型拡散層１３のみにグリッド電極１５を重畳させることにより、グリッド電極１５へキャリアを輸送するための電流経路を低抵抗にできる。また、拡散深さが深い高濃度Ｎ型拡散層１３の上にグリッド電極１５を形成することにより、グリッド電極１５を形成する際に、Ｎ型拡散層１２におけるグリッド電極１５の突き抜けの発生を低減させる。Ｎ型拡散層１２におけるグリッド電極１５の突き抜けを低減させることで、グリッド電極１５とＰ型シリコン基板１１との短絡による微小リークを少なくでき、曲線因子の悪化による発電効率の低下を低減できる。さらに、グリッド電極１５に略直交する方向にも高濃度Ｎ型拡散層１３があるため、低濃度Ｎ型拡散層１４の領域で生成されたキャリアがグリッド電極１５の形成されない高濃度Ｎ型拡散層１３を経由してグリッド電極１５に到達するため、直列抵抗が低減する。これにより、直列抵抗を低減させ、曲線因子の悪化を低減させることで高い発電効率にできるという効果を奏する。 As described above, the grid electrode 15 is superimposed only on the high-concentration N-type diffusion layer 13 out of the high-concentration N-type diffusion layer 13 and the low-concentration N-type diffusion layer 14, thereby transporting carriers to the grid electrode 15. The current path can be made low resistance. Further, by forming the grid electrode 15 on the high-concentration N-type diffusion layer 13 having a large diffusion depth, the occurrence of the penetration of the grid electrode 15 in the N-type diffusion layer 12 is reduced when the grid electrode 15 is formed. Let By reducing the penetration of the grid electrode 15 in the N-type diffusion layer 12, it is possible to reduce a minute leak due to a short circuit between the grid electrode 15 and the P-type silicon substrate 11, and it is possible to reduce a decrease in power generation efficiency due to a deterioration of a curve factor. Further, since the high-concentration N-type diffusion layer 13 is also in a direction substantially orthogonal to the grid electrode 15, carriers generated in the region of the low-concentration N-type diffusion layer 14 do not form the grid electrode 15. Since it reaches the grid electrode 15 via 13, the series resistance is reduced. Thereby, there exists an effect that it can be set as high power generation efficiency by reducing a serial resistance and reducing the deterioration of a curve factor.

実施の形態２．
図５は、本発明の実施の形態２に係る光起電力装置の一部を拡大して示す断面図である。図５に示す断面は、二つのグリッド電極１５が並列された部分を切り出した状態を表す。本実施の形態は、複数の凹部３０により構成されるテクスチャ構造を有することを特徴とする。なお、以下の説明で示すサイズは、いずれも一例であるものとする。テクスチャ構造は、光電変換層の受光面のうち、低濃度Ｎ型拡散層１４が設けられた矩形領域２２ａに形成されている。 Embodiment 2. FIG.
FIG. 5 is an enlarged cross-sectional view showing a part of the photovoltaic device according to Embodiment 2 of the present invention. The cross section shown in FIG. 5 represents a state in which a portion where two grid electrodes 15 are arranged in parallel is cut out. The present embodiment is characterized by having a texture structure constituted by a plurality of recesses 30. Note that the sizes shown in the following description are all examples. The texture structure is formed in the rectangular region 22a provided with the low-concentration N-type diffusion layer 14 on the light receiving surface of the photoelectric conversion layer.

図６−１〜図６−６は、本実施の形態に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である。図７−１〜図７−６は、図６−１〜図６−６の上面図である。Ｐ型シリコン基板１１、高濃度Ｎ型拡散層１３、及び耐エッチング膜２１を形成する手順は、図３−１〜図３−３、図４−１〜図４−３を用いて説明した上記の実施の形態１の手順と同様であるため、図示及び説明を省略する。耐エッチング膜２１の膜厚は、テクスチャ・エッチングの際のエッチング条件に応じて、適切な膜厚を適宜選択可能である。 FIGS. 6-1 to 6-6 are cross-sectional views schematically showing an example of the processing procedure of the method for manufacturing the photovoltaic device according to the present embodiment. FIGS. 7-1 to 7-6 are top views of FIGS. 6-1 to 6-6. The procedure for forming the P-type silicon substrate 11, the high-concentration N-type diffusion layer 13, and the etching-resistant film 21 is the above described with reference to FIGS. 3-1 to 3-3 and FIGS. 4-1 to 4-3. Since it is the same as the procedure of the first embodiment, illustration and description are omitted. As the film thickness of the etching resistant film 21, an appropriate film thickness can be selected as appropriate in accordance with etching conditions during texture etching.

耐エッチング膜２１を形成した後、開口形成工程において、離散的なドット状の開口３１を形成する（図６−１及び図７−１）。開口３１は、矩形領域２２ａに形成する。開口３１は、直径２μｍとし、ピッチ１４μｍの三角格子点上に形成する。開口３１の形成には、上記実施の形態１の場合と同様に、レーザ加工を用いることが望ましい。一つ又は複数の微細孔が形成されたアパーチャを使用し、加工対象物であるＰ型シリコン基板１１を走査させながらレーザ光を照射することにより、離散的なドット状の開口３１を矩形領域２２ａに形成する。なお、アパーチャを用いることにより、複数の開口３１を同時に加工することとしても良い。複数点の同時加工は、ビームの利用効率が低下する場合があることから、ホログラフィック光学素子等のビーム利用効率の良い方法を用いることとしても良い。また、Ｐ型シリコン基板１１を掃引する代わりに、光学系を掃引することとしても良い。 After the etching resistant film 21 is formed, discrete dot-shaped openings 31 are formed in the opening forming step (FIGS. 6-1 and 7-1). The opening 31 is formed in the rectangular region 22a. The openings 31 are formed on triangular lattice points having a diameter of 2 μm and a pitch of 14 μm. For the formation of the opening 31, it is desirable to use laser processing as in the case of the first embodiment. By using the aperture in which one or a plurality of fine holes are formed and irradiating laser light while scanning the P-type silicon substrate 11 which is the object to be processed, the discrete dot-shaped openings 31 are formed in the rectangular region 22a. To form. In addition, it is good also as processing the some opening 31 simultaneously by using an aperture. Since simultaneous use of a plurality of points may reduce beam utilization efficiency, a method with good beam utilization efficiency such as a holographic optical element may be used. Further, instead of sweeping the P-type silicon substrate 11, the optical system may be swept.

次に、開口３１を通して、高濃度Ｎ型拡散層１３を含むＰ型シリコン基板１１の表面付近をエッチングすることにより、凹部３０を形成する（図６−２及び図７−２）。微細な開口３１を通してＰ型シリコン基板１１をエッチングすることで、Ｐ型シリコン基板１１の表面には、開口３１が設けられた位置を中心として、その同心位置に凹部３０が形成される。混酸系のエッチング液を用いてエッチングすると、Ｐ型シリコン基板１１表面の結晶面方位に影響されずに、複数の凹部３０を均一に形成できる。凹部３０の直径が開口３１のピッチと同じとなった時点で、エッチングを停止する。混酸系のエッチング液を使用する場合、等方的にエッチングが進行するため、高濃度Ｎ型拡散層１３も除去されている。エッチングには、例えば、フッ酸と硝酸とを１：１０の体積比で混合した混合液を用いる。エッチング液の混合比は、所望のエッチング速度、エッチング形状に応じて適宜選択可能である。本工程において、複数の凹部３０からなるテクスチャ構造が矩形領域２２ａに形成される。 Next, the recess 30 is formed by etching the vicinity of the surface of the P-type silicon substrate 11 including the high-concentration N-type diffusion layer 13 through the opening 31 (FIGS. 6-2 and 7-2). By etching the P-type silicon substrate 11 through the fine opening 31, a recess 30 is formed on the surface of the P-type silicon substrate 11 at a concentric position with the opening 31 as a center. When etching is performed using a mixed acid etching solution, the plurality of recesses 30 can be formed uniformly without being affected by the crystal plane orientation of the surface of the P-type silicon substrate 11. Etching is stopped when the diameter of the recess 30 becomes equal to the pitch of the openings 31. When a mixed acid etching solution is used, since the etching proceeds isotropically, the high concentration N-type diffusion layer 13 is also removed. For the etching, for example, a mixed solution in which hydrofluoric acid and nitric acid are mixed at a volume ratio of 1:10 is used. The mixing ratio of the etching liquid can be appropriately selected according to a desired etching rate and etching shape. In this step, a texture structure including a plurality of recesses 30 is formed in the rectangular region 22a.

以下に説明する工程は、上記実施の形態１の場合と同様である。Ｐ型シリコン基板１１及び高濃度Ｎ型拡散層１３をエッチングした後、耐エッチング膜除去工程において、耐エッチング膜２１を除去する（図６−３及び図７−３）。次に、第二拡散層形成工程において、Ｐ型シリコン基板１１のうち凹部３０が形成された矩形領域２２ａに低濃度Ｎ型拡散層１４を形成する（図６−４及び図７−４）。反射防止膜１９を形成した（図６−５及び図７−５）後、Ｐ型シリコン基板１１の受光面側にグリッド電極１５及びバス電極１６、裏面側に裏側電極１７及び裏側集電電極１８を形成し（図６−６及び図７−６）、焼成処理を実施する。以上のようにして、本実施の形態に係る光起電力装置が作製される。 The steps described below are the same as those in the first embodiment. After the P-type silicon substrate 11 and the high-concentration N-type diffusion layer 13 are etched, the etching resistant film 21 is removed in the etching resistant film removing step (FIGS. 6-3 and 7-3). Next, in the second diffusion layer forming step, the low-concentration N-type diffusion layer 14 is formed in the rectangular region 22a where the recess 30 is formed in the P-type silicon substrate 11 (FIGS. 6-4 and 7-4). After the antireflection film 19 is formed (FIGS. 6-5 and 7-5), the grid electrode 15 and the bus electrode 16 are provided on the light receiving surface side of the P-type silicon substrate 11, and the back electrode 17 and the back current collecting electrode 18 are provided on the back surface side. Are formed (FIGS. 6-6 and 7-6), and a baking process is performed. As described above, the photovoltaic device according to this embodiment is manufactured.

本実施の形態の場合も、高濃度Ｎ型拡散層１３に重畳させてグリッド電極１５を形成することにより、低抵抗にでき、かつ良好な曲線因子を得ることが可能である。離散的なドット状の開口３１が施された耐エッチング膜２１をマスクとするエッチングにより形成された複数の凹部３０は、低反射なテクスチャ構造として機能する。テクスチャ構造では、表面で一度反射した光を再度表面に入射させることで、より多くの太陽光を光起電力装置内部に取り込むことが可能となる。テクスチャ構造を設けることにより、光電変換層の受光面での反射による光損失を低減させ、発電効率を向上させることができる。 Also in the case of the present embodiment, by forming the grid electrode 15 so as to overlap with the high-concentration N-type diffusion layer 13, it is possible to reduce the resistance and obtain a good curve factor. The plurality of recesses 30 formed by etching using the etching resistant film 21 provided with discrete dot-shaped openings 31 as a mask functions as a low-reflective texture structure. In the texture structure, more sunlight can be taken into the photovoltaic device by allowing the light once reflected on the surface to enter the surface again. By providing the texture structure, light loss due to reflection on the light receiving surface of the photoelectric conversion layer can be reduced, and power generation efficiency can be improved.

テクスチャ構造のうち凹部３０同士の間には、先端へ向かうに従い細い形状をなす、鋭利な凸部が形成される。グリッド電極１５を形成する電極形成領域２２ｂ以外の矩形領域２２ａにテクスチャ構造を形成するため、グリッド電極１５を形成する際に、テクスチャ構造の凸部の欠落を低減できる。このことから、短絡を防止でき、良好な曲線因子が得られる。さらに、グリッド電極１５と交差する線状領域２２ｃにテクスチャ構造が形成されていないため、電流の経路が短くなり、直列抵抗を増加させず、良好な曲線因子が得られる。なお、開口３１は、三点格子点上に形成する場合に限られず、例えば四角格子点上に形成することとしても良い。 In the texture structure, sharp convex portions are formed between the concave portions 30 so as to become narrower toward the tip. Since the texture structure is formed in the rectangular region 22a other than the electrode formation region 22b for forming the grid electrode 15, the missing of the convex portion of the texture structure can be reduced when the grid electrode 15 is formed. From this, a short circuit can be prevented and a good fill factor can be obtained. Furthermore, since the texture structure is not formed in the linear region 22c intersecting with the grid electrode 15, the current path is shortened, the series resistance is not increased, and a good fill factor is obtained. The opening 31 is not limited to being formed on a three-point lattice point, and may be formed on a square lattice point, for example.

実施の形態１及び２では、半導体基板としてＰ型シリコン基板１１、不純物拡散層としてＮ型拡散層１２を用いるものとして説明したが、半導体基板としてＮ型シリコン基板、不純物拡散層としてＰ型拡散層を用いる、逆の導電型の光起電力装置としても同様の効果を奏する。また、半導体基板は多結晶シリコンである場合に限られず、単結晶シリコン基板としても同様の効果を得られる。さらに、半導体基板の基板厚みは１８０μｍとしているが、自己保持が可能な厚み、例えば５０μｍ程度にまで薄型にしても良い。また、半導体基板の寸法も１５６ｍｍ×１５６ｍｍとしているが、それより大きい場合、小さい場合のいずれも同様の効果を得られる。 In the first and second embodiments, the P-type silicon substrate 11 is used as the semiconductor substrate and the N-type diffusion layer 12 is used as the impurity diffusion layer. However, the N-type silicon substrate is used as the semiconductor substrate and the P-type diffusion layer is used as the impurity diffusion layer. The same effect can be obtained as a photovoltaic device of the opposite conductivity type using Further, the semiconductor substrate is not limited to polycrystalline silicon, and the same effect can be obtained as a single crystal silicon substrate. Furthermore, although the substrate thickness of the semiconductor substrate is 180 μm, it may be thinned to a thickness capable of self-holding, for example, about 50 μm. Moreover, although the dimension of the semiconductor substrate is also 156 mm × 156 mm, the same effect can be obtained both when it is larger and smaller.

以上のように、本発明に係る光起電力装置は、太陽光を用いて発電を行う太陽電池に有用である。 As described above, the photovoltaic device according to the present invention is useful for solar cells that generate power using sunlight.

実施の形態１に係る光起電力装置の一例を示す上面図である。1 is a top view showing an example of a photovoltaic device according to Embodiment 1. FIG. 図１−１に示す光起電力装置の下面図である。It is a bottom view of the photovoltaic apparatus shown to FIGS. 1-1. 図１−２のＡＡ断面図である。It is AA sectional drawing of FIGS. 1-2. 図１−１及び図１−２に示す光起電力装置の一部を拡大して示す断面図である。It is sectional drawing which expands and shows a part of photovoltaic apparatus shown to FIGS. 1-1 and 1-2. 図２−１に示す構成のうち高濃度Ｎ型拡散層及びグリッド電極の平面構成を説明する図である。It is a figure explaining the planar structure of a high concentration N type diffused layer and a grid electrode among the structures shown to FIGS. 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その１）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 1). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その２）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 2). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その３）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 3). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その４）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 4). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その５）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 5). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その６）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 6). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その７）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 7). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その８）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 8). 実施の形態１に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その９）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 1 (the 9). 図３−１の上面図である。FIG. 3 is a top view of FIG. 3-1. 図３−２の上面図である。FIG. 3 is a top view of FIG. 3-2. 図３−３の上面図である。FIG. 4 is a top view of FIG. 3-3. 図３−４の上面図である。FIG. 4 is a top view of FIG. 3-4. 図３−５の上面図である。FIG. 6 is a top view of FIG. 3-5. 図３−６の上面図である。FIG. 7 is a top view of FIG. 3-6. 図３−７の上面図である。FIG. 8 is a top view of FIG. 3-7. 図３−８の上面図である。FIG. 9 is a top view of FIG. 3-8. 図３−９の上面図である。FIG. 10 is a top view of FIG. 3-9. 実施の形態２に係る光起電力装置の一部を拡大して示す断面図である。FIG. 3 is an enlarged cross-sectional view of a part of a photovoltaic device according to a second embodiment. 実施の形態２に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その１）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 2 (the 1). 実施の形態２に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その２）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 2 (the 2). 実施の形態２に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その３）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic device which concerns on Embodiment 2 (the 3). 実施の形態２に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その４）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 2 (the 4). 実施の形態２に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その５）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 2 (the 5). 実施の形態２に係る光起電力装置の製造方法の処理手順の一例を模式的に示す断面図である（その６）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the photovoltaic apparatus which concerns on Embodiment 2 (the 6). 図６−１の上面図である。It is a top view of FIGS. 図６−２の上面図である。FIG. 7 is a top view of FIG. 6-2. 図６−３の上面図である。It is a top view of Drawing 6-3. 図６−４の上面図である。It is a top view of Drawing 6-4. 図６−５の上面図である。FIG. 6 is a top view of FIG. 6-5. 図６−６の上面図である。It is a top view of FIGS. 6-6.

Explanation of symbols

１０光起電力装置
１１Ｐ型シリコン基板
１２Ｎ型拡散層
１３高濃度Ｎ型拡散層
１４低濃度Ｎ型拡散層
１５グリッド電極
１６バス電極
１７裏側電極
１８裏側集電電極
２１耐エッチング膜
２３開口
３０凹部
３１開口 DESCRIPTION OF SYMBOLS 10 Photovoltaic apparatus 11 P type silicon substrate 12 N type diffused layer 13 High concentration N type diffused layer 14 Low concentration N type diffused layer 15 Grid electrode 16 Bus electrode 17 Back side electrode 18 Back side current collection electrode 21 Etching resistant film 23 Opening 30 Recess 31 Open

Claims

A first conductivity type semiconductor substrate;
An impurity diffusion layer of a second conductivity type formed on the semiconductor substrate;
A plurality of linear electrodes formed on the impurity diffusion layer,
The impurity diffusion layer includes a first diffusion layer and a second diffusion layer provided around the first diffusion layer and having an impurity concentration lower than the impurity concentration of the first diffusion layer,
The first diffusion layer has a lattice shape formed by combining a linear shape along the first direction and a linear shape along the second direction substantially orthogonal to the first direction,
The linear electrode has a linear shape along one of the first direction and the second direction , and the first electrode and the second diffusion layer have the lattice-shaped arrangement interval between the first electrode and the second diffusion layer. In a linear region that is provided so as to overlap with one diffusion layer and is substantially orthogonal to the linear electrode in the lattice shape, a portion between the linear electrodes is formed on the first diffusion layer. A region that is not formed,
The photovoltaic device according to claim 1, wherein a texture structure including a plurality of recesses is formed in a portion where the second diffusion layer is provided.