[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5236324B2 - 表示パネル - Google Patents

表示パネル Download PDF

Info

Publication number
JP5236324B2
JP5236324B2 JP2008070549A JP2008070549A JP5236324B2 JP 5236324 B2 JP5236324 B2 JP 5236324B2 JP 2008070549 A JP2008070549 A JP 2008070549A JP 2008070549 A JP2008070549 A JP 2008070549A JP 5236324 B2 JP5236324 B2 JP 5236324B2
Authority
JP
Japan
Prior art keywords
transistor
potential
reset
line
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008070549A
Other languages
English (en)
Other versions
JP2009223242A (ja
Inventor
和佳 川辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global OLED Technology LLC
Original Assignee
Global OLED Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008070549A priority Critical patent/JP5236324B2/ja
Application filed by Global OLED Technology LLC filed Critical Global OLED Technology LLC
Priority to EP09721681.6A priority patent/EP2272059B1/en
Priority to US12/922,673 priority patent/US20110199359A1/en
Priority to CN2009801095631A priority patent/CN101978414B/zh
Priority to KR1020107023357A priority patent/KR20100126529A/ko
Priority to PCT/US2009/001682 priority patent/WO2009117092A1/en
Publication of JP2009223242A publication Critical patent/JP2009223242A/ja
Application granted granted Critical
Publication of JP5236324B2 publication Critical patent/JP5236324B2/ja
Priority to US14/184,879 priority patent/US9324249B2/en
Priority to US15/074,770 priority patent/US9552760B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、マトリクス状に配置された画素を有する表示パネルに関する。
有機ELディスプレイは自発光型であることから、コントラストが高く、応答が早いため、自然画などを表示するテレビなどの動画アプリケーションに適している。一般に、有機EL素子は、トランジスタなどの制御素子を用いて駆動され、トランジスタをデータに応じた定電流で駆動して多階調化する場合や、トランジスタを定電圧で駆動して発光期間を変えるなどして多階調化する場合がある。
ここで、定電流で駆動すると、トランジスタを飽和領域で用いるため、トランジスタの閾値や移動度などの特性がばらつくとその違いが電流変化として有機EL素子に流れることになり、表示ムラが発生する。このため、特許文献1には、トランジスタを線形領域で用いて定電圧でデジタル駆動し、表示ムラを改善する方法が開示されている。
特開2005−331891号公報
特許文献1に開示されているデジタル駆動では、1フレーム期間を複数のサブフレームに分割し、各画素にサブフレームの数だけアクセスする。このため、データラインにサブフレームに応じた高い周波数でデータを供給する必要がある。このように、データラインを駆動する周波数が高くなると、データラインを高速で充放電するために消費電力が高くなる。また、トランジスタの閾値や移動度がばらつけばトランジスタを確実にオンオフするための信号振幅も十分に確保しなければならないが、データラインへ供給される信号の振幅が大きくなるほど消費電力が大きくなるため、低消費電力化が困難であった。
本発明は、マトリクス状に配置された画素を有する表示パネルであって、各画素は、一端がデータラインに接続されたカップリング容量と、このカップリング容量の他端に一端が接続され、ゲートが選択ラインに接続された選択トランジスタと、この選択トランジスタの他端がゲートに接続され、ゲート電位に応じた電流を流す駆動トランジスタと、この駆動トランジスタのドレインに接続され、駆動トランジスタに流れる電流を流して発光する発光素子と、この駆動トランジスタと発光素子の接続点に一端が接続され、他端が前記カップリング容量と選択トランジスタの接続点に接続され、ゲートがリセットラインに接続されたリセットトランジスタと、駆動トランジスタのゲートに接続され、ゲート電位を保持する保持容量とを含み、(a)データラインの電圧を一定に維持した状態で、選択トランジスタをオフした状態でリセットトランジスタをオンすることでカップリング容量に駆動トランジスタのドレイン側の電位を書き込み、(b)その後リセットトランジスタをオフした状態で選択トランジスタをオンすることで、カップリング容量に書き込んだ電位を保持容量に書き込み駆動トランジスタのゲート電位を反転し、(c)前記(a)及び(b)の動作をもう一度行うことで駆動トランジスタのゲート電位を元の状態に戻し、データラインの電位を変更することなく、保持容量に書き込まれた電圧を維持することが好適である。
また、前記画素を複数個まとめて単位画素とし、1つの単位がその中の各画素の選択トランジスタはそれぞれ異なる選択ラインに接続し、各画素のリセットトランジスタは共通のリセットラインに接続することが好適である。
本発明によれば、リセットによって、カップリング容量に駆動トランジスタの特性に応じた電圧を書き込むことができる。従って、駆動トランジスタのオンオフのために必要なHighの電圧と、Lowの電圧の差を駆動トランジスタの特性のバラツキによらず設定することができ、Highの電圧と、Lowの電圧の差を小さくできる。これによって、データラインの電圧変動の振幅を小さくして省消費電力化ができる。
以下、本発明の実施形態について、図面に基づいて説明する。
図1には、実施形態に係るディスプレイにおける画素12の構成例が示されている。画素12には、発光素子である有機EL素子1、駆動トランジスタ2、選択トランジスタ3、リセットトランジスタ4、保持容量5、カップリング容量6が設けられている。なお、トランジスタには、すべてP型の薄膜トランジスタが採用されている。
駆動トランジスタ2のソース端子は、全画素共通の電源ライン10に接続されている。また、駆動トランジスタ2のドレイン端子は有機EL素子1のアノード及びリセットトランジスタ4のソース端子に接続され、ゲート端子は一端が電源ライン10に接続された保持容量5の他端と選択トランジスタ3のソース端子に接続されている。選択トランジスタ3は、そのゲート端子が選択ライン8に接続され、ドレイン端子は一端がデータライン7に接続されたカップリング容量6の他端とリセットトランジスタ4のドレイン端子に接続されている。リセットトランジスタ4のゲート端子はリセットライン9に接続され、有機EL素子1のカソードは全画素共通のカソード電極11へ接続されている。
図2には、画素12を駆動するためにデータライン7、選択ライン8、リセットライン9に入力される信号波形が示されている。まず、データライン7に例えばHighとLowの中間電位であるプリチャージ(プリセット)電位Vpが供給され、選択ライン8とリセットライン9が共にLowとされると、選択トランジスタ3がオン、リセットトランジスタ4がオンとなり、駆動トランジスタ2のゲート端子とドレイン端子が接続(ダイオード接続)されて、有機EL素子1に電流が流れる。この際、駆動トランジスタ2のゲート端子には有機EL素子1と駆動トランジスタ2で分圧された電位(リセット電位)Vrが生成され、保持容量5とカップリング容量6に書き込まれる。
その後、Lowデータを書き込む場合、データライン7にLow電位Vl(<Vp)を供給し、選択ライン8のみをLowとして保持容量5にカップリング容量6を介してLowデータを書き込む。リセット時にカップリング容量6にはVp−Vrの電位が保持されるが、データライン7にVlが供給されると駆動トランジスタ2のゲート電位VgはVg=Vr−(Vp−Vl)の電位が生成され、リセット電位よりも低いゲート電位によりオンする。ただし、カップリング容量6は保持容量5より十分大きいものと仮定している。
Highデータを書き込む場合にはデータライン7にHigh電位Vh(>Vp)を供給し、選択ライン8をLowとして保持容量5にカップリング容量6を介してゲート電位Vg=Vr+(Vh−Vp)を書き込むことで、駆動トランジスタ2をオフすることができる。必要に応じてプリセット電位Vpは任意に設定してもよい。
一般に、低温ポリシリコンなどでトランジスタを形成した場合、駆動トランジスタ2の閾値や移動度は画素毎にばらつくことが知られている。しかし、本実施形態では、駆動トランジスタ2がダイオード接続されたときに、そのゲート端子に生成される電位に違いが生じる。すなわち、駆動トランジスタ2のしきい値や移動度に応じた電圧が有機EL素子1と駆動トランジスタ2のドレインの接続点に生じるため、保持容量5、カップリング容量6に書き込まれるリセット電位は画素毎に異なる。
図3には、異なる2つのトランジスタ(TFTa,TFTb)を駆動トランジスタ2として用い、ゲート電位Vgを与えた際に有機EL素子1に流れる電流の関係が示されている。電流が流れやすいTFTaではリセット電位Vraは高く、電流が流れにくいTFTbではリセット電位Vrbが低くなる。リセット電位Vra,Vrbは駆動トランジスタ2が線形領域で動作し始める電位である。従って、従来のデジタル駆動でもリセット電位以下のゲート電位を駆動トランジスタ2のゲート端子に供給する必要があるが、上述のようにリセット電位は画素によって異なるため、全ての画素で電流をオフするためには、Low電位Vlとしてある程度低く設定する必要があった。High電位Vhも、同様に全ての画素の駆動トランジスタ2をオフするために、ある程度高めに設定していた。その結果、データライン7に供給する信号の振幅Vh−Vlが大きくなり、デジタル駆動による高周波化に伴って低消費電力化が困難であった。
本実施形態では、カップリング容量7を用いてリセット動作を行うことで、各画素において異なるリセット電位をオフセットとしてカップリング容量7により保持し、これを駆動トランジスタ2のゲート電位に反映できる。このため、最小限の振幅でデジタル駆動を行うことが可能となる。つまり、本実施形態によれば、トランジスタのばらつきに依存せず、VhやVlを設定することができる。
非選択期間の間、選択トランジスタ3及びリセットトランジスタ4はオフであるが、リセットトランジスタ4にはリーク電流が発生しやすい。なぜなら、画素12に映像データとして黒レベルVhを書き込んだ場合、ゲート電位Vg=Vr+(Vh−Vp)≒Vdd−Vthとなり、有機EL素子1にはほとんど電流が流れず、リセットトランジスタ4のソース端子はカソード電位VSSに近くまで低下するが、そのドレイン電位はVdd−Vthのままであり、リセットトランジスタのソース・ドレイン間電位差が大きいためである。
画素12では、駆動トランジスタ2のゲート端子とリセットトランジスタ4のドレイン端子の間に選択トランジスタ3が配置されているため、リセットトランジスタ4のリーク電流によりドレイン電位が低下しても駆動トランジスタ2のゲート電位には反映されず、書き込まれたゲート電位が維持される。
図4には、各画素を4つのサブフレームを用いて3ビット表示するデジタル駆動のタイミングが示されている。まず、リセットのためのサブフレームSFrを開始し、次に順にビット0のサブフレームSF0、ビット1のサブフレームSF1、ビット2のサブフレームSF2をそれぞれ開始する。図4ではある期間Tにおいてラインa,b,cの複数ラインを同時に選択しなければならないが、特許文献1に開示されている方法を用いることで矛盾なく時分割選択することができる。
従来例のサブフレーム構成に加え、リセット用のサブフレームSFrを導入すればよく、さらなる多ビット化も同様に容易に実現できる。
さらに、図1の画素12を用いると、一旦画素内に書き込まれたデータを、データライン7を介さずとも保持し続けることができるため、準スタティック動作が行える。図5にはデータライン7にデータを供給することなく、同じデータを保持するタイミングが示されている。データライン7の電位を固定にしたまま(この例では、High)、リセットライン9をLowとすると、現在の発光している有機EL素子1のアノード電位(High)がカップリング容量6に書き込まれる。その後、選択ライン8をLowとするとカップリング容量6に書き込まれたアノード電位(High)は保持容量5に書き込まれ、駆動トランジスタ2の状態が反転してオフする。これにより有機EL素子1のアノード電位はカソード電位まで低下しLowとなるが、再度リセットライン9をLowとしてアノード電位(Low)をカップリング容量6に読出し、選択ライン8をLowとして再度保持容量5に書き込むと、駆動トランジスタ2はオンするため、有機EL素子1に電流が流れて発光し、元の状態に戻る。
有機EL素子1が消灯している場合も同様に、カップリング容量6にアノード電位を読み出して、保持容量5に書き込む動作をそれぞれ2回繰り返すことで元の状態が維持される。
このようなデータ保持動作は、データライン7の電位が一定に維持されていればどのような電位でもよい。従って、このデータ保持動作では、データライン7の充放電が必要ないため、1ビットの同じ映像を表示する場合には消費電力を低減できる。また、映像表示時のように約60Hzで動作させる必要がなく、30Hzもしくはそれ以下で行うことができるため、さらに低消費電力化することができる。
このように、画素12は1ビットのメモリとして動作するため、図6のように画素内に画素12をサブ画素として複数導入すれば多ビット表示が可能となる。図6では、3ビットのサブ画素12−2,12−1,12−0を導入し、3ビット表示が可能な単位画素の例が示されている。
各サブ画素12−2,12−1,12−0には、発光面積の異なる有機EL素子1−2,1−1,1−0が導入され、発光強度が4:2:1に設定されている。それぞれのサブ画素12−2,12−1,12−0のリセットライン9は共通としてよく、選択ライン8−2,8−1,8−0を同時にLowとして、リセットライン9をLowとすれば3つのサブ画素を同時にリセットすることができる。
各サブ画素12−2,12−1,12−0に、それぞれのビットデータを書き込む場合には、リセット後にそれぞれの選択ラインのみをLowとし、データライン7に対応するビットデータを供給すればそれぞれのサブ画素に対応するビットデータが書き込まれる。
データ保持動作の際には、データライン7の電位を固定し、サブ画素間で共通のリセットライン9をLowとしてそれぞれの有機EL素子1のアノード電位をそれぞれのカップリング容量6へサブ画素3つ分を一度に読み出し、リセットライン9をHighに戻した後、選択ライン8−2,8−1,8−0を同時にLowとしてカップリング容量6へ読み出されたアノード電位を保持容量5へ書き込む。これにより、3サブ画素12−2,12−1,12−0同時にデータが反転され、同じ動作をもう一度繰り返すと元のデータに戻り、画素内に一度書き込まれたデータが保持されるというスタティック動作が実現される。
図7は、表示パネルの全体構成を示す図である。データ信号やタイミング信号はデータドライバ20に供給され、画素または単位画素に対応して1本ずつ配置された列方向のデータライン7に適宜供給される。ここで、データドライバ20はプリセット電圧Vpを出力可能である。ゲート・リセットドライバ22は、選択ライン8、リセットライン9の電圧をタイミングに応じて制御する。選択ライン8およびリセットライン9は各画素またはサブ画素の行に対応して1本ずつ設けられている。上述の例では、リセットライン9は、単位画素毎に電圧が制御される。なお、画素がマトリクス用に配置されたエリアが表示領域24である。
なお、図1では、p型トランジスタを利用したが、n型トランジスタを利用することも可能であり、その場合には、ラインの極性を適宜変更する。また、上述の例では、発光素子として有機EL素子を採用したが、他の電流駆動型の発光素子を用いることもできる。
画素回路の構成を示す図である。 データ書き込みの際の各ラインの状態を示す図である。 駆動トランジスタの特性のバラツキを説明する図である。 サブフレームのデータ書き込みを説明する図である。 データ維持の場合の各ラインの状態を示す図である。 サブ画素を用いる構成を示す図である。 表示パネルの構成を示す図である。
符号の説明
1 有機EL素子、2 駆動トランジスタ、3 選択トランジスタ、4 リセットトランジスタ、5 保持容量、6 カップリング容量、7 データライン、8 選択ライン、9 リセットライン、10 電源ライン、11 カソード電極、12 画素、20 データドライバ、22 ゲート・リセットドライバ、24 表示領域。

Claims (2)

  1. マトリクス状に配置された画素を有する表示パネルであって、
    各画素は、
    一端がデータラインに接続されたカップリング容量と、
    このカップリング容量の他端に一端が接続され、ゲートが選択ラインに接続された選択トランジスタと、
    この選択トランジスタの他端がゲートに接続され、ゲート電位に応じた電流を流す駆動トランジスタと、
    この駆動トランジスタのドレインに接続され、駆動トランジスタに流れる電流を流して発光する発光素子と、
    この駆動トランジスタと発光素子の接続点に一端が接続され、他端が前記カップリング容量と選択トランジスタの接続点に接続され、ゲートがリセットラインに接続されたリセットトランジスタと、
    駆動トランジスタのゲートに接続され、ゲート電位を保持する保持容量と、
    を含み、
    (a)データラインの電圧を一定に維持した状態で、選択トランジスタをオフした状態でリセットトランジスタをオンすることでカップリング容量に駆動トランジスタのドレイン側の電位を書き込み、
    (b)その後リセットトランジスタをオフした状態で選択トランジスタをオンすることで、カップリング容量に書き込んだ電位を保持容量に書き込み駆動トランジスタのゲート電位を反転し、
    (c)前記(a)及び(b)の動作をもう一度行うことで駆動トランジスタのゲート電位を元の状態に戻し、データラインの電位を変更することなく、保持容量に書き込まれた電圧を維持することを特徴とする表示パネル。
  2. 請求項1に記載の表示パネルにおいて、
    前記画素を複数個まとめて単位画素とし、1つの単位がその中の各画素の選択トランジスタはそれぞれ異なる選択ラインに接続し、各画素のリセットトランジスタは共通のリセットラインに接続することを特徴とする表示パネル。
JP2008070549A 2008-03-19 2008-03-19 表示パネル Active JP5236324B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008070549A JP5236324B2 (ja) 2008-03-19 2008-03-19 表示パネル
US12/922,673 US20110199359A1 (en) 2008-03-19 2009-03-17 Display panel
CN2009801095631A CN101978414B (zh) 2008-03-19 2009-03-17 显示像素及向显示像素内的发光元件提供电流的方法
KR1020107023357A KR20100126529A (ko) 2008-03-19 2009-03-17 디스플레이 패널
EP09721681.6A EP2272059B1 (en) 2008-03-19 2009-03-17 Display panel
PCT/US2009/001682 WO2009117092A1 (en) 2008-03-19 2009-03-17 Display panel
US14/184,879 US9324249B2 (en) 2008-03-19 2014-02-20 Electroluminescent display panel with reduced power consumption
US15/074,770 US9552760B2 (en) 2008-03-19 2016-03-18 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070549A JP5236324B2 (ja) 2008-03-19 2008-03-19 表示パネル

Publications (2)

Publication Number Publication Date
JP2009223242A JP2009223242A (ja) 2009-10-01
JP5236324B2 true JP5236324B2 (ja) 2013-07-17

Family

ID=40589714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070549A Active JP5236324B2 (ja) 2008-03-19 2008-03-19 表示パネル

Country Status (6)

Country Link
US (3) US20110199359A1 (ja)
EP (1) EP2272059B1 (ja)
JP (1) JP5236324B2 (ja)
KR (1) KR20100126529A (ja)
CN (1) CN101978414B (ja)
WO (1) WO2009117092A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704809B2 (en) * 2009-06-12 2014-04-22 Sharp Kabushiki Kaisha Pixel circuit and display device
WO2010143612A1 (ja) 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
JP5399198B2 (ja) 2009-10-08 2014-01-29 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
CN102646389B (zh) * 2011-09-09 2014-07-23 京东方科技集团股份有限公司 Oled面板及oled面板驱动方法
JP6128738B2 (ja) * 2012-02-28 2017-05-17 キヤノン株式会社 画素回路及びその駆動方法
KR101984196B1 (ko) * 2012-12-13 2019-05-31 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN103093723A (zh) * 2013-03-04 2013-05-08 陈鑫 用于有机发光二极管的可进行阈值补偿的主动式像素驱动电路
KR20150138527A (ko) 2014-05-29 2015-12-10 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 전계발광 디스플레이 장치
KR102583838B1 (ko) * 2017-01-17 2023-10-05 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102575662B1 (ko) 2017-02-06 2023-09-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102660207B1 (ko) * 2017-02-09 2024-04-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102432347B1 (ko) 2018-02-28 2022-08-16 삼성디스플레이 주식회사 화소 회로 및 유기 발광 표시 장치
KR102480426B1 (ko) * 2018-03-15 2022-12-22 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN111210767A (zh) * 2020-03-05 2020-05-29 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN111445858B (zh) * 2020-04-20 2024-09-03 昆山国显光电有限公司 像素电路及其驱动方法、显示装置
CN111768742B (zh) * 2020-07-17 2021-06-01 武汉华星光电技术有限公司 像素驱动电路及显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP2002333870A (ja) 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、el表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP2003330422A (ja) 2002-05-17 2003-11-19 Hitachi Ltd 画像表示装置
JP4019843B2 (ja) * 2002-07-31 2007-12-12 セイコーエプソン株式会社 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4049037B2 (ja) * 2003-06-30 2008-02-20 ソニー株式会社 表示装置およびその駆動方法
GB2411758A (en) * 2004-03-04 2005-09-07 Seiko Epson Corp Pixel circuit
JP2005331891A (ja) 2004-05-21 2005-12-02 Eastman Kodak Co 表示装置
JP4834876B2 (ja) * 2004-06-25 2011-12-14 京セラ株式会社 画像表示装置
JP5308656B2 (ja) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路

Also Published As

Publication number Publication date
US9552760B2 (en) 2017-01-24
EP2272059B1 (en) 2019-06-12
WO2009117092A1 (en) 2009-09-24
KR20100126529A (ko) 2010-12-01
CN101978414B (zh) 2013-01-30
EP2272059A1 (en) 2011-01-12
US20140176006A1 (en) 2014-06-26
US20110199359A1 (en) 2011-08-18
US9324249B2 (en) 2016-04-26
CN101978414A (zh) 2011-02-16
US20160203756A1 (en) 2016-07-14
JP2009223242A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5236324B2 (ja) 表示パネル
JP4917066B2 (ja) 表示装置
JP5037858B2 (ja) 表示装置
EP2439724B1 (en) Display device and drive method for display device
CN104036726A (zh) 像素电路及其驱动方法、oled显示面板和装置
JP2005031643A (ja) 発光装置及び表示装置
US20120120046A1 (en) Display device and method for driving the same
US8456462B2 (en) Display device
KR20200036415A (ko) 표시 장치
JP4561856B2 (ja) 表示装置及びその駆動方法
JP4958392B2 (ja) 表示装置
JP6379344B2 (ja) 表示装置の駆動方法
JP2008242358A (ja) アクティブマトリクス型表示装置
JP5182382B2 (ja) 表示装置
KR101635252B1 (ko) 유기발광 표시장치
KR102498990B1 (ko) 표시 장치
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP4999352B2 (ja) 表示装置及び電子機器
US20240233633A1 (en) Display device and method for driving same
JP2007025544A (ja) 表示装置
JP4421641B2 (ja) 発光装置の駆動方法
JP2007333913A (ja) 表示装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100423

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110315

AA91 Notification that invitation to amend document was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971091

Effective date: 20110412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5236324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250