JP5211355B2

JP5211355B2 - 電源回路及び携帯機器

Info

Publication number: JP5211355B2
Application number: JP2007285475A
Authority: JP
Inventors: 信行大高
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2007-11-01
Filing date: 2007-11-01
Publication date: 2013-06-12
Anticipated expiration: 2027-11-01
Also published as: US20090115386A1; US7864553B2; JP2009117426A

Description

本発明は電源回路及び携帯機器に係り、特に入力電源の電圧を予め定めた昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路及びかかる電源回路を備える携帯機器に関する。

入力電源の電圧を予め定めた昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路は、一般的に昇圧回路と呼ばれる。昇圧回路は、例えばコンデンサを用いて、このコンデンサを入力電源の両端電圧で充電し、その後に、そのコンデンサを入力電源に直列接続し、これによって入力電源の両端電圧の２倍の出力電圧を作り出す構成等を用いることができる。このようにコンデンサの充電を用いる昇圧回路は、チャージポンプ回路と呼ばれることがある。

例えば、特許文献１には、ＣＭＯＳ構成の昇圧回路が述べられている。ここでは、入力側の電源電圧ＶＤＤにはＮＭＯＳのソースが接続され、このＮＭＯＳのドレインには他端からパルス電圧が供給されるシフト用コンデンサが接続される。またこのＮＭＯＳのドレインにＰＭＯＳのドレインが接続されて、このＰＭＯＳのソースには電圧保持用のコンデンサが接続されると共に、昇圧出力端が接続される。そして、ＮＭＯＳとＰＭＯＳのゲートには同一のクロックが供給される。

この構成においては、クロック信号のＨによって、ＮＭＯＳがオンし、ＰＭＯＳがオフして電圧ＶＤＤがシフト用コンデンサに保持される。そして、クロック信号のＬによって、ＮＭＯＳがオフし、ＰＭＯＳがオンした状態で、電圧シフト用のパルスにより例えば電圧ＶＤＤだけシフト用コンデンサの電圧をシフトする。これによって、保持用コンデンサに２ＶＤＤの電圧が保持され、これを昇圧電圧として出力することができる。

特開２００５−７２３５３号公報

特許文献１に述べられる昇圧回路をＣＭＯＳ構成とせずに、単チャネルのトランジスタで構成することができる。これを半導体チップに集積化する場合、各単チャネルトランジスタを電気的に分離することが行われる。例えば、Ｐチャネルトランジスタを用いる場合は、各Ｐチャネルトランジスタのｎウェルに共通の分離電圧が印加される。共通の分離電圧としては、＋の最大電圧が用いられる。昇圧回路の場合は、昇圧出力端子の電圧が最大電圧となるので、各Ｐチャネルトランジスタのｎウェルに、この昇圧出力端子の電圧を印加される。これによって、各Ｐチャネルトランジスタは相互に電気的分離がなされ、独立に動作することができる。

ところで、特許文献１のように、電源電圧と昇圧出力端子との間に直列にトランジスタを接続する構成をとると、電源電圧側のトランジスタがＯＮするとき、このトランジスタのドレインもソースも電源電圧の電位にある。一方、このトランジスタのｎウェルには、昇圧出力端子の電圧が印加されており、この電圧は電源電圧よりも高い。つまり、このトランジスタのソース電圧よりも高くなり、いわゆるバックゲートにソース電圧とは異なる電圧がかかった状態となる。このようにバックゲートにソース電圧と異なる電圧がかけられると、トランジスタのオン抵抗が高くなるので、出力から電流をドライブしたときのドロップが大きくなる。

本発明の目的は、昇圧動作においてバックゲートにかかる電圧の影響を抑制できる電源回路及びかかる電源回路を備える携帯機器を提供することである。

本発明に係る電源回路は、入力電源の電圧を予め定めた昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路であって、昇圧比に対応して予め定められる接続関係の下で、入力電源の他方側端子と一方側端子との間に接続配置される複数の切換用スイッチングトランジスタと、昇圧比に対応して予め定められる接続関係の下で、入力電源の一方側端子と昇圧出力端子との間に接続配置される複数のシフト用スイッチングトランジスタと、昇圧比に対応して予め定められる接続関係の下で、複数の切換用スイッチングトランジスタの間の１つの接続点と、複数のシフト用スイッチングトランジスタの間の１つの接続点との間に接続されるシフト用コンデンサと、昇圧出力端子に接続される保持用コンデンサと、各スイッチングトランジスタを昇圧比に対応して予め定められるタイミングでオンオフさせることで、シフト用コンデンサに入力電源の電圧を保持させ、次に、シフト用コンデンサに保持された電圧を用いて、保持用コンデンサの両端電圧を入力電源の電圧の係数倍の電圧とする制御回路と、を有し、各トランジスタは半導体チップとして形成され、さらに、少なくとも１つのトランジスタのバックゲートにかかる電圧を切り換える切換回路であって、そのトランジスタのオンまたはオフのタイミングに応じて、そのトランジスタの極性に応じて定められる共通の分離電圧と、そのトランジスタのソース電圧との間でバックゲートにかかる電圧の切換を行う切換回路を有し、切換回路は、そのトランジスタのバックゲートにかかる電圧を入力電源のソース電圧とする期間を、そのトランジスタがオンする期間の内側で、前後にずらして設定することを特徴とする。なお、係数倍とは、２倍、３倍等の整数倍のほかに、１．５倍、−１倍を含む。

本発明に係る電源回路において、切換回路は、複数のシフト用スイッチングトランジスタの中で、昇圧出力端子に直接接続されるトランジスタ以外の他のトランジスタのそれぞれに設けられることが好ましい。

また、本発明に係る電源回路は、入力電源の電圧を所定の昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路であって、入力電源の他方側端子と一方側端子との間に直列に順次接続配置される第１トランジスタと第２トランジスタと、入力電源の一方側端子と昇圧出力端子との間に直列に順次接続配置される第３トランジスタと第４トランジスタと、第１トランジスタと第２トランジスタとの接続点と、第３トランジスタと第４トランジスタとの接続点との間に設けられるシフト用コンデンサと、昇圧出力端子に接続される保持用コンデンサと、第１トランジスタと第３トランジスタとをオンさせ第２トランジスタと第４トランジスタとをオフさせてシフト用コンデンサに入力電源の電圧を保持させ、次に第１トランジスタと第３トランジスタとをオフさせ第２トランジスタと第４トランジスタとをオンさせてシフト用コンデンサに保持された電圧を入力電源の電圧に加算して保持用コンデンサにシフトさせる制御回路と、を有し、各トランジスタは半導体チップとして形成され、さらに、第３トランジスタのバックゲートにかかる電圧を、第３トランジスタのオンとオフのタイミングに応じて、昇圧出力端子の電圧と入力電源の一方側端子の電圧との間で切り換える切換回路を有し、切換回路は、第３トランジスタのバックゲートにかかる電圧を入力電源の一方側端子の電圧とする期間を、第３トランジスタがオンする期間の内側で、前後にずらして設定することを特徴とする。

また、本発明に係る電源回路において、入力電源は、一方側端子が＋Ｖ_CCで他方側端子が接地であり、昇圧出力端子に＋２Ｖ_CCが出力されることが好ましい。また、本発明に係る電源回路において、入力電源は、一方側端子が接地で他方側端子が＋Ｖ_CCであり、昇圧出力端子に−Ｖ_CCが出力されることが好ましい。

また、本発明に係る電源回路において、シフト用コンデンサと保持用コンデンサは、複数のトランジスタが形成された半導体チップに対し外付けによって接続されることが好ましい。

また、本発明に係る携帯機器は、入力電源の電圧を予め定めた昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路を備える携帯機器であって、電源回路は、昇圧比に対応して予め定められる接続関係の下で、入力電源の他方側端子と一方側端子との間に接続配置される複数の切換用スイッチングトランジスタと、昇圧比に対応して予め定められる接続関係の下で、入力電源の一方側端子と昇圧出力端子との間に接続配置される複数のシフト用スイッチングトランジスタと、昇圧比に対応して予め定められる接続関係の下で、複数の切換用スイッチングトランジスタの間の１つの接続点と、複数のシフト用スイッチングトランジスタの間の１つの接続点との間に接続されるシフト用コンデンサと、昇圧出力端子に接続される保持用コンデンサと、各スイッチングトランジスタを昇圧比に対応して予め定められるタイミングでオンオフさせることで、シフト用コンデンサに入力電源の電圧を保持させ、次に、シフト用コンデンサに保持された電圧を用いて、保持用コンデンサの両端電圧を入力電源の電圧の係数倍の電圧とする制御回路と、を有し、各トランジスタは半導体チップとして形成され、さらに、少なくとも１つのトランジスタのバックゲートにかかる電圧を切り換える切換回路であって、そのトランジスタのオンまたはオフのタイミングに応じて、そのトランジスタの極性に応じて定められる共通の分離電圧と、そのトランジスタのソース電圧との間でバックゲートにかかる電圧の切換を行う切換回路を有し、切換回路は、そのトランジスタのバックゲートにかかる電圧を入力電源のソース電圧とする期間を、そのトランジスタがオンする期間の内側で、前後にずらして設定することを特徴とする。

上記構成の少なくとも１つにより、電源回路には、入力電源の他方側端子と一方側端子との間に接続配置される複数の切換用スイッチングトランジスタを設け、また、入力電源の一方側端子と昇圧出力端子との間に接続配置される複数のシフト用スイッチングトランジスタを設けて、複数の切換用スイッチングトランジスタの間の１つの接続点と、複数のシフト用スイッチングトランジスタの間の１つの接続点との間にシフト用コンデンサを設け、昇圧出力端子に保持用コンデンサを接続する。この構成の下で、各トランジスタを半導体チップとして形成し、少なくとも１つのトランジスタについて、そのトランジスタのオンまたはオフのタイミングに応じて、そのトランジスタの極性に応じて定められる共通の分離電圧と、そのトランジスタのソース電圧との間でバックゲートにかかる電圧を切り換える。バックゲートにかかる電圧がソース電圧となるときは、トランジスタのオン抵抗がバックゲートにかかる電圧の影響を受けなくなる。これにより、バックゲートにかかる電圧として共通の分離電圧を用いるときに生じるトランジスタのオン抵抗が高くなることを抑制することができる。また、かかる電源回路を備える携帯機器においても、同様の効果を得ることができる。

また、電源回路において、切換回路は、複数のシフト用スイッチングトランジスタの中で、昇圧出力端子に直接接続されるトランジスタ以外の他のトランジスタのそれぞれに設けられる。昇圧出力端子に直接接続されるトランジスタは、このトランジスタがオンのとき、ソース及びドレインは昇圧出力端子の電圧となるので、そのバックゲートを昇圧出力端子に接続してもバックゲートの影響を受けない。それ以外のトランジスタは、オンのときに、そのバックゲートを昇圧出力端子に接続するとバックゲートの影響を受けるので、これらのトランジスタに切換回路を設けることがよいことになる。

また、上記構成の少なくとも１つにより、電源回路には、入力電源の他方側端子と一方側端子との間に直列に順次接続配置される第１トランジスタと第２トランジスタとを設け、また、入力電源の一方側端子と昇圧出力端子との間に直列に順次接続配置される第３トランジスタと第４トランジスタとを設けて、第１トランジスタと第２トランジスタとの接続点と、第３トランジスタと第４トランジスタとの接続点との間にシフト用コンデンサを設け、昇圧出力端子に保持用コンデンサを接続する。この構成の下で、各トランジスタを半導体チップとして形成され、第３トランジスタのバックゲートにかかる電圧を、第３トランジスタのオンとオフのタイミングに応じて、昇圧出力端子の電圧と入力電源の一方側端子の電圧との間で切り換える。入力電源の一方側端子の電圧は第３トランジスタのソース電圧であるので、トランジスタのオン抵抗がバックゲートにかかる電圧の影響を受けなくなる。これにより、バックゲートにかかる電圧として昇圧出力端子にかかる電圧を用いるときに生じるトランジスタのオン抵抗の増加を抑制することができる。

また、電源回路において、入力電源は、一方側端子が＋Ｖ_CCで他方側端子が接地とすることで昇圧出力端子に＋２Ｖ_CCが出力されるようにする。これにより、バックゲートにかかる電圧の影響を抑制しながら、２倍昇圧をすることができる。また、電源回路において、入力電源は、一方側端子が接地で他方側端子が＋Ｖ_CCとすることで昇圧出力端子に−Ｖ_CCが出力されるようにする。これにより、バックゲートにかかる電圧の影響を抑制しながら、いわゆる反転昇圧をすることができる。

また、電源回路において、切換回路は、第３トランジスタのバックゲートを入力電源の一方側端子の電圧に接続する期間を、第３トランジスタがオンする期間と重ならないように設定する。バックゲートにかかる電圧の切換を第３トランジスタがオンする期間と同じとすると、第３トランジスタにおいて、ドレインとバックゲートとの間のダイオード、またはソースとバックゲートとの間のダイオードが場合によってオンすることがある。上記構成のようにすることで、これらのダイオードの影響を排除することができる。

また、電源回路において、シフト用コンデンサと保持用コンデンサは、複数のトランジスタが形成された半導体チップに対し外付けによって接続される。コンデンサを外付けとすることで、十分な大きさの容量値を設定でき、これによって、十分な電流能力を有する昇圧動作を行うことができる。

以下に図面を用いて本発明に係る実施の形態につき詳細に説明する。最初に、昇圧の代表的例として２倍昇圧を行う電源回路について詳細に説明し、２倍昇圧以外の昇圧を行う電源回路については、２倍昇圧の電源回路との相違点を中心に説明する。なお、バッテリ駆動を用いる携帯機器、ポータブル機器等においては、その回路構成によっては適当な昇圧を行うことが必要となるが、その場合に、以下に説明する電源回路を備えるものとすることができる。

図１は、入力電源の電圧Ｖ_CCを２倍の２Ｖ_CCの電圧に昇圧して昇圧出力端子（ＯＵＴ）に出力する２倍昇圧機能を有する電源回路１０の構成図である。電源回路１０は、スイッチング回路１２と、制御回路１４と、スイッチング回路１２に外付けで接続される２つのコンデンサであるシフト用コンデンサ４０と保持用コンデンサ４２とを含んで構成される。なお、入力電源の電圧Ｖ_CCは、接地（ＧＮＤ）に対しての値であるので、図１においてＶ_CCとして示される端子が入力電源の一方側端子で、ＧＮＤとして示される端子が入力電源の他方側端子であると考えることができる。

スイッチング回路１２は、制御回路１４によってスイッチングタイミングが制御される４つのスイッチングトランジスタ２０，２２，２４，２６と、バックゲート切換回路３０
とを含んで構成される。

４つのスイッチングトランジスタのうちの２つについては、第１のスイッチングトランジスタ２０と第２のスイッチングトランジスタ２２とが、接地（ＧＮＤ）と入力電源（Ｖ_CC）との間に、この順序で直列に接続される。すなわち、入力電源の他方側端子と一方側端子との間に、第１のスイッチングトランジスタ２０と第２のスイッチングトランジスタ２２とが直列に接続される。他の２つについては、第３のスイッチングトランジスタ２４と第４のスイッチングトランジスタ２６とが、入力電源（Ｖ_CC）と昇圧出力端子（ＯＵＴ）との間に、この順序で直列に接続される。すなわち、入力電源の一方側端子と昇圧出力端子との間に、第３のスイッチングトランジスタ２４と第４のスイッチングトランジスタ２６とが直列に接続される。

４つのスイッチングトランジスタ２０，２２，２４，２６はいずれもＭＯＳトランジスタで、１つの半導体チップ上に集積されて形成される。第１のスイッチングトランジスタ２０はＮチャネルトランジスタであり、そのバックゲートはソース端子と共に、ＧＮＤに接続される。第２のスイッチングトランジスタ２２はＰチャネルトランジスタであり、そのバックゲートはソース端子と共に、Ｖ_CCに接続される。第４のスイッチングトランジスタ２６はＰチャネルトランジスタであり、そのバックゲートはソース端子と共に、昇圧出力端子（ＯＵＴ）に接続される。すなわち、昇圧動作が行われているとして、２Ｖ_CCの電圧が第４のスイッチングトランジスタ２６のバックゲートにかけられる。

ここで、第３のスイッチングトランジスタ２４はＰチャネルトランジスタであるが、バックゲート切換回路３０が設けられ、そのバックゲートにかかる電圧は、制御回路１４の制御の下でＶ_CCと２Ｖ_CCとの間で切り換えられる。すなわち、第３のスイッチングトランジスタ２４のソース電圧と、昇圧出力端子（ＯＵＴ）の電圧との間で、バックゲートにかかる電圧が切り換えられる。その切換の様子については後述する。

制御回路１４は、スイッチング回路１２の各スイッチングトランジスタ２０，２２，２４，２６とバックゲート切換回路３０に供給する制御信号を生成する機能を有する。すなわち、第１のスイッチングトランジスタ２０のために制御信号Ａが生成され、第２のスイッチングトランジスタ２２のために制御信号Ｂが生成され、第３のスイッチングトランジスタ２４のために制御信号Ｃが生成され、第４のスイッチングトランジスタ２６のために制御信号Ｄが生成され、バックゲート切換回路３０のために制御信号Ｅが生成される。生成された各制御信号Ａ，Ｂ，Ｃ，Ｄ，Ｅは、それぞれ対応する素子の制御端子に供給される。

かかる制御回路１４は、クロック発生部と、所望の制御信号波形に成形する波形生成部とを含んで構成することができる。制御回路１４は、単独で１つの半導体チップ上に集積して形成することができる。また、スイッチング回路１２と制御回路１４とを１つの半導体チップ上にまとめて集積するものとしてもよい。

制御回路１４の内容を述べる前に、電源回路１０の他の構成要素である２つのコンデンサについて説明する。シフト用コンデンサ４０は、第１のスイッチングトランジスタ２０と第２のスイッチングトランジスタ２２との接続点と、第３のスイッチングトランジスタ２４と第４のスイッチングトランジスタ２６との接続点との間に設けられる容量素子である。シフト用コンデンサ４０は、昇圧動作の第１段階において、入力電源の一方側端子と他方側端子との間の電圧であるＶ_CCによって充電されることで、両端にＶ_CCの電圧が発生するように電荷を蓄積する機能を有する。このシフト用コンデンサ４０の両端にＶ_CCの電圧として蓄積された電荷は、昇圧動作の第２段階では、入力電源Ｖ_CCの電圧が加算されて２Ｖ_CCの電圧として昇圧出力端子（ＯＵＴ）の方にシフトされて転送される。すなわち、シフト用コンデンサ４０に保持された電圧を用いることで、保持用コンデンサ４２の両端電圧が入力電源Ｖ_CCの電圧の係数倍、この場合では入力電源Ｖ_CCの電圧の２倍の電圧２Ｖ_CCとなる。

昇圧出力端子（ＯＵＴ）に接続される保持用コンデンサ４２は、昇圧動作の第２段階で、シフト用コンデンサ４０の両端のＶ_CCの電圧に入力電源Ｖ_CCの電圧が加算された２Ｖ_CCの電圧の電荷を蓄積する機能を有する容量素子である。

シフト用コンデンサ４０の容量値と保持用コンデンサ４２の容量値は、制御回路１４によって生成される制御信号の周波数とともに、昇圧出力端子（ＯＵＴ）から取り出せる電流の大きさを定める。一般的には、容量値が小さいほど、制御信号の周波数が低いほど、昇圧出力端子（ＯＵＴ）から引ける電流が小さくなる。これらのことから、負荷の要求する電流容量に合わせ、シフト用コンデンサ４０の容量値と保持用コンデンサ４２の容量値を定めることが好ましい。そのために、これらを外付けコンデンサとすることがよい。一例を上げると、約２μＦから約５μＦの容量値のコンデンサを用いることができる。

次に、制御回路１４の内容を説明する。図２は、各制御信号Ａ，Ｂ，Ｃ，Ｄ，Ｅの様子を示す図である。図２では、横軸に時間をとり、その時間原点を揃えて、各制御信号Ａ，Ｂ，Ｃ，Ｄのそれぞれについてオン状態とオフ状態の変化を示してある。また、制御信号Ｅについては、第３のスイッチングトランジスタ２４のバックゲートにかけられる電圧状態の変化が示されている。

図２から分かるように、第１のスイッチングトランジスタ２０と第３のスイッチングトランジスタ２４とは同期してオン状態とオフ状態を繰り返す。また、第２のスイッチングトランジスタ２２と第４のスイッチングトランジスタ２６とは同期してオン状態とオフ状態を繰り返す。そして、第１のスイッチングトランジスタ２０と第３のスイッチングトランジスタ２４がオンのとき、第２のスイッチングトランジスタ２２と第４のスイッチングトランジスタ２６はオフであり、第２のスイッチングトランジスタ２２と第４のスイッチングトランジスタ２６がオンのとき、第１のスイッチングトランジスタ２０と第３のスイッチングトランジスタ２４はオフである。

バックゲート切換回路３０に対する制御信号は、第３のスイッチングトランジスタ２４のオン状態とオフ状態に同期して、その接続相手が切り換わる。具体的には、第３のスイッチングトランジスタ２４がオフのときは、昇圧出力端子（ＯＵＴ）の電圧が第３のスイッチングトランジスタ２４のバックゲートにかけられる。これに対し、第３のスイッチングトランジスタ２４がオンのときは、入力電源Ｖ_CCの電圧が第３のスイッチングトランジスタ２４のバックゲートにかけられる。この状態は第３のスイッチングトランジスタ２４のバックゲートとソースとが相互に接続されたものに相当する。

この理由は、次の通りである。通常では、半導体チップに形成される複数の素子の間の分離のために、Ｐチャネルトランジスタである第３のスイッチングトランジスタ２４のバックゲートには、電源回路１０における制御端子の電圧を除いて最高電圧がかけられることになる。いまの場合、電源回路１０における最高電圧は、昇圧動作がなされるとして、昇圧出力端子（ＯＵＴ）の電圧である＋２Ｖ_CCである。第３のスイッチングトランジスタ２４がオフのときは、この最高電圧をバックゲートにかけても第３のスイッチングトランジスタ２４のオフ状態に影響を及ぼすことは無い。

一方、第３のスイッチングトランジスタ２４がオンのときは、そのソースもドレインも＋Ｖ_CCである。ここで、バックゲートに＋２Ｖ_CCをかけると、ソースに対してバックゲートに＋Ｖ_CCのバイアスがかけられることになる。これによって、第３のスイッチングトランジスタ２４のオン抵抗が高くなる。これを防ぐため、第３のスイッチングトランジスタ２４がオンのときには、バックゲートに最高電圧をかけるのではなく、ソース電圧である＋Ｖ_CC、つまり入力電源の一方側端子の電圧をかける。これにより、第３のスイッチングトランジスタ２４のバックゲートとソースとが相互に接続されたものとなり、バックゲートにかけられる電圧の影響が抑制される。

その様子を図３に示す。図３の左側の図は、Ｐチャネルトランジスタのゲート電圧に対するドレイン電流の特性を示す図で、横軸がソースに対するゲートの電圧であるＶ_GS、縦軸がドレインからソースに流れる電流であるＩ_DSである。Ｐチャネルであるので、いずれも符号がマイナスである。この図では、ソースに対するバックゲートの電圧であるＶ_BSについて、Ｖ_BS＝０の場合、つまり、バックゲートがソースに接続されている場合の特性が実線で、Ｖ_BS＝＋Ｖ_CCの場合、つまり、ソースに対しバックゲートに＋Ｖ_CCの電圧がかけられる場合の特性が破線で示されている。図３の右側の図は、左側の図に対応して、横軸にソースに対するドレインの電圧であるＶ_DS、つまりドレイン・ソース間電圧をとり、縦軸にＩ_DSをとった特性図である。

図３から分かるように、ソースに対しバックゲートに＋Ｖ_CCの電圧がかけられると、Ｉ_DSの立上がりがシフトし、見かけ上閾値が高くなり、同じＶ_GSに対し、Ｉ_DSの大きさが減少する。つまり、トランジスタのオン抵抗が高くなる。

図４は、半導体チップに作りこまれたときの第３のスイッチングトランジスタ２４と第４のスイッチングトランジスタ２６の様子を説明する図である。図１と同様の要素には同一の符号を付し、詳細な説明を省略する。第３のスイッチングトランジスタ２４と第４のスイッチングトランジスタ２６は、互いに異なる電圧関係で動作するため、別々のｎウェルの中に形成され、これらのｎウェルの間を相互に分離するために分離電圧がかけられる。第４のスイッチングトランジスタ２６は、オンのときにドレインもソースも＋２Ｖ_CCであるので、ｎウェルには＋２Ｖ_CCの電圧がかけられる。第３のスイッチングトランジスタ２４については、オフのときにｎウェルに＋２Ｖ_CCをかけてもオン抵抗に関係することはない。しかし、オンのときは、図３で説明したように、ｎウェルに＋２Ｖ_CCをかけると、ソースが＋Ｖ_CCであるため、Ｖ_BS＝＋Ｖ_CCとなり、ゲートにかけられる制御信号に対し、バックゲートとして作用し、閾値がシフトし、オン抵抗が高くなる。そのために、バックゲート切換回路３０を用いて、第３のスイッチングトランジスタ２４がオンのときには、バックゲートをソースと接続する。つまり、ｎウェルに＋Ｖ_CCの電圧をかける。これにより、Ｖ_BS＝０となり、オン抵抗が高くなることを防ぐことができる。

再び図２に戻り、上記の説明では、第３のスイッチングトランジスタ２４のオンオフのタイミングに合わせ、バックゲートの接続の切換を行うものとして説明した。図２においても、制御信号Ｃの変化と制御信号Ｅの変化は同期している。ここで、制御信号Ｃの変化と正確に同じタイミングで制御信号Ｅの切換を行うと、図４で示されるソースとｎウェルとの間のｐｎダイオード、あるいはドレインとｎウェルとの間のｐｎダイオードが誤って作動することが起こり得る。そこで、制御信号Ｃの変化のタイミングと制御信号Ｅの切換のタイミングとが同じでないようにすることが好ましい。

図２の右側の図に、１例として、第３のスイッチングトランジスタ２４のバックゲートにかかる電圧を入力電源の一方側端子の電圧Ｖ_CCとする期間を、第３のスイッチングトランジスタ２４がオンする期間と重ならないように設定する様子が示されている。例えば、制御信号Ｃにおいて、オンの期間を約１μｓとして、制御信号ＥのＶ_CCとなる期間をこの約１μｓの期間の内側で、前後に約０．１μｓずつずらして設定することができる。これによって、ソースとｎウェルとの間のｐｎダイオード、あるいはドレインとｎウェルとの間のｐｎダイオードの影響を抑制することができる。上記の数値設定は一例であって、これ以外の設定であっても構わない。

上記構成の作用を図５、図６を用いて説明する。図５は昇圧動作の第１段階における様子を示し、図６は昇圧動作の第２段階における様子を示す図である。以下では、図１と同様の要素には同一の符号を付し、詳細な説明を省略する。

図５において、昇圧動作の第１段階は、第１のスイッチングトランジスタ２０と第３のスイッチングトランジスタ２４とがオン状態で、第２のスイッチングトランジスタ２２と第４のスイッチングトランジスタ２６とがオフ状態である。このときには、図５の矢印でしめされるように、入力電源の一方側端子（Ｖ_DD）から第３のスイッチングトランジスタ２４、シフト用コンデンサ４０、第１のスイッチングトランジスタ２０を通って、入力電源の他方側端子（ＧＮＤ）に向かって電流が流れる。これによって、シフト用コンデンサ４０に電荷が蓄積され、シフト用コンデンサ４０の両端がＶ_CCの電圧となる。このとき、上記で説明したように、第３のスイッチングトランジスタ２４のバックゲートはソースと接続され、Ｖ_BS＝０となって、バックゲートにかかる電圧によってオン抵抗が高くなることがない。

この後、第１のスイッチングトランジスタ２０と第３のスイッチングトランジスタ２４とがオフし、第２のスイッチングトランジスタ２２と第４のスイッチングトランジスタ２６とがオンすることで、図６の昇圧動作の第２段階となる。ここでは、図６の矢印で示されるように、入力電源の一方側端子（Ｖ_DD）から第２のスイッチングトランジスタ２２、シフト用コンデンサ４０、第４のスイッチングトランジスタ２６、保持用コンデンサ４２を通って、入力電源の他方側端子（ＧＮＤ）に向かって電流が流れる。このとき、昇圧動作の第１段階において、シフト用コンデンサ４０の両端は既にＶ_CCの電圧となっているので、この電圧に入力電源のＶ_CCが加算され、保持用コンデンサ４２には＋２Ｖ_CCの電圧が保持され、これが昇圧出力端子（ＯＵＴ）に出力される。このようにして、＋Ｖ_CCの入力電源の電圧が＋２Ｖ_CCの電圧に昇圧される。このとき、第３のスイッチングトランジスタ２４はオフであるので、オン抵抗に関係することがなく、通常の場合のように、バックゲートに最大電圧である＋２Ｖ_CCがかけられる。

次に、２倍昇圧以外の昇圧を行う電源回路について説明する。図７は、反転昇圧を行う電源回路の構成図、図８は、３倍昇圧を行う電源回路の構成図、図９は、１．５倍昇圧を行う電源回路の構成図である。以下では、図１と同様の要素には同一の符号を付し、詳細な説明を省略する。

図７は、反転昇圧を行う電源回路の構成図である。ここで、反転昇圧とは、入力電源の電圧＋Ｖ_CCに対し、−Ｖ_CCが昇圧出力端子（ＯＵＴ）に出力されるものである。図７に示されるように、反転昇圧を行う電源回路の構成は、図１で説明した構成の各スイッチングトランジスタ２１，２３，２５，２７の極性を逆極性のものとし、接地に対し、逆向きにシフト用コンデンサ４０の両端電圧を出力させるものとなっている。ここでも、第３のスイッチングトランジスタ２５は、Ｎチャネルトランジスタであるが、そのバックゲートにはバックゲート切換回路３０が設けられる。そして、図１において説明したのと同様に、第３のスイッチングトランジスタ２５のオンオフに応じて、そのバックゲートは、ソースの電圧または昇圧出力端子（ＯＵＴ）の電圧がかけられる。これによって、第３のスイッチングトランジスタ２５がオンするときのオン抵抗がバックゲートにかけられる電圧によって高くなることが抑制される。

図８は、３倍昇圧を行う電源回路の構成図である。図１と比較して、あらたにスイッチングトランジスタ５２，５４，５６とコンデンサ５８を含む回路部分５０が追加されている構成となっている。これによって、入力電源Ｖ_CCに対し、昇圧出力端子（ＯＵＴ）に３Ｖ_CCの電圧が出力される。すなわち、入力電源Ｖ_CCの電圧の係数倍、この場合では入力電源Ｖ_CCの電圧の３倍の電圧３Ｖ_CCが出力される。ここでは、入力電源の一方側端子と昇圧出力端子（ＯＵＴ）との間に、３つのＰチャネルトランジスタが直列に接続されている。したがって、昇圧出力端子（ＯＵＴ）に直接接続されるスイッチングトランジスタ５６を除いて、２つのスイッチングトランジスタ２４，２６は、バックゲートに最高電圧である３Ｖ_CCをかけると、これらのスイッチングトランジスタ２４，２６がオンするときに、Ｖ_BSが０とならない。そこで、これらのスイッチングトランジスタ２４，２６のバックゲートにそれぞれバックゲート切換回路３０が設けられ、これらのスイッチングトランジスタ２４，２６がオンのときには、ソースとバックゲートとが接続されるように制御が行われる。これによって、バックゲートにかかる電圧によってオン抵抗が高くなることが抑制される。

なお、図８の構成に、さらに回路部分５０に相当する部分を次々に追加することで、４倍昇圧、５倍昇圧等を行うことができる。これらの場合には、入力電源の一方側端子と昇圧出力端子（ＯＵＴ）との間に直列接続されるＰチャネルトランジスタの数が増加することになる。このときでも、昇圧出力端子（ＯＵＴ）に直接接続されるスイッチングトランジスタ５６を除いて、他のスイッチングトランジスタにそれぞれバックゲート切換回路を設け、これらのスイッチングトランジスタがオンするときに、ソースとバックゲートとを接続するようにする。これによって、これらのスイッチングトランジスタにおいて、バックゲートにかかる電圧によってオン抵抗が高くなることが抑制される。

図９は、１．５倍昇圧を行う電源回路の構成図である。ここでは、図１の構成に、回路部分６０が追加されている。この場合には、入力電源の一方側端子と昇圧出力端子（ＯＵＴ）との間に直列接続されるＰチャネルトランジスタは２つである。したがって、図１の場合と同様に、第３のスイッチングトランジスタ２４にバックゲート切換回路３０が設けられ、第３のスイッチングトランジスタ２４がオンするときに、ソースとバックゲートとを接続するようにする。これによって、第３のスイッチングトランジスタ２４において、バックゲートにかかる電圧によってオン抵抗が高くなることが抑制される。

このように、２倍昇圧以外の昇圧比のための電源回路においては、入力電源の他方側端子と一方側端子との間に接続配置される複数の切換用スイッチングトランジスタを設け、また、入力電源の一方側端子と昇圧出力端子との間に接続配置される複数のシフト用スイッチングトランジスタを設けて、複数の切換用スイッチングトランジスタの間の１つの接続点と、複数のシフト用スイッチングトランジスタの間の１つの接続点との間にシフト用コンデンサを設け、昇圧出力端子に保持用コンデンサを接続する。この構成の下で、各トランジスタを半導体チップとして形成し、少なくとも１つのトランジスタについて、そのトランジスタのオンまたはオフのタイミングに応じて、そのトランジスタの極性に応じて定められる共通の分離電圧と、そのトランジスタのソース電圧との間でバックゲートにかかる電圧を切り換える。これによって、バックゲートにかかる電圧によるオン抵抗が高くなることを抑制することができる。

本発明に係る実施の形態において、２倍昇圧機能を有する電源回路の構成図である。本発明に係る実施の形態において、各制御信号の様子を示す図である。本発明に係る実施の形態において、バックゲートにかけられる電圧の影響を説明する図である。本発明に係る実施の形態において、半導体チップに作りこまれたときの様子を説明する図である。本発明に係る実施の形態において、昇圧動作の第１段階における様子を示す図である。本発明に係る実施の形態において、昇圧動作の第２段階における様子を示す図である。本発明に係る実施の形態において、反転昇圧機能を有する電源回路の構成図である。本発明に係る実施の形態において、３倍昇圧機能を有する電源回路の構成図である。本発明に係る実施の形態において、１．５倍昇圧機能を有する電源回路の構成図である。

符号の説明

１０電源回路、１２スイッチング回路、１４制御回路、２０，２１，２２，２３，２４，２５，２６，２７，５２，５４，５６スイッチングトランジスタ、３０バックゲート切換回路、４０シフト用コンデンサ、４２保持用コンデンサ、５０，６０回路部分、５８コンデンサ。

Claims

入力電源の電圧を予め定めた昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路であって、
昇圧比に対応して予め定められる接続関係の下で、入力電源の他方側端子と一方側端子との間に接続配置される複数の切換用スイッチングトランジスタと、
昇圧比に対応して予め定められる接続関係の下で、入力電源の一方側端子と昇圧出力端子との間に接続配置される複数のシフト用スイッチングトランジスタと、
昇圧比に対応して予め定められる接続関係の下で、複数の切換用スイッチングトランジスタの間の１つの接続点と、複数のシフト用スイッチングトランジスタの間の１つの接続点との間に接続されるシフト用コンデンサと、
昇圧出力端子に接続される保持用コンデンサと、
各スイッチングトランジスタを昇圧比に対応して予め定められるタイミングでオンオフさせることで、シフト用コンデンサに入力電源の電圧を保持させ、次に、シフト用コンデンサに保持された電圧を用いて、保持用コンデンサの両端電圧を入力電源の電圧の係数倍の電圧とする制御回路と、
を有し、
各トランジスタは半導体チップとして形成され、さらに、
少なくとも１つのトランジスタのバックゲートにかかる電圧を切り換える切換回路であって、そのトランジスタのオンまたはオフのタイミングに応じて、そのトランジスタの極性に応じて定められる共通の分離電圧と、そのトランジスタのソース電圧との間でバックゲートにかかる電圧の切換を行う切換回路を有し、
切換回路は、
そのトランジスタのバックゲートにかかる電圧を入力電源のソース電圧とする期間を、そのトランジスタがオンする期間の内側で、前後にずらして設定することを特徴とする電源回路。
請求項１に記載の電源回路において、
切換回路は、
複数のシフト用スイッチングトランジスタの中で、昇圧出力端子に直接接続されるトランジスタ以外の他のトランジスタのそれぞれに設けられることを特徴とする電源回路。
入力電源の電圧を所定の昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路であって、
入力電源の他方側端子と一方側端子との間に直列に順次接続配置される第１トランジスタと第２トランジスタと、
入力電源の一方側端子と昇圧出力端子との間に直列に順次接続配置される第３トランジスタと第４トランジスタと、
第１トランジスタと第２トランジスタとの接続点と、第３トランジスタと第４トランジスタとの接続点との間に設けられるシフト用コンデンサと、
昇圧出力端子に接続される保持用コンデンサと、
第１トランジスタと第３トランジスタとをオンさせ第２トランジスタと第４トランジスタとをオフさせてシフト用コンデンサに入力電源の電圧を保持させ、次に第１トランジスタと第３トランジスタとをオフさせ第２トランジスタと第４トランジスタとをオンさせてシフト用コンデンサに保持された電圧を入力電源の電圧に加算して保持用コンデンサにシフトさせる制御回路と、
を有し、
各トランジスタは半導体チップとして形成され、さらに、
第３トランジスタのバックゲートにかかる電圧を、第３トランジスタのオンとオフのタイミングに応じて、昇圧出力端子の電圧と入力電源の一方側端子の電圧との間で切り換える切換回路を有し、
切換回路は、
第３トランジスタのバックゲートにかかる電圧を入力電源の一方側端子の電圧とする期間を、第３トランジスタがオンする期間の内側で、前後にずらして設定することを特徴とする電源回路。
請求項３に記載の電源回路において、
入力電源は、一方側端子が＋Ｖ_CCで他方側端子が接地であり、
昇圧出力端子に＋２Ｖ_CCが出力されることを特徴とする電源回路。
請求項３に記載の電源回路において、
入力電源は、一方側端子が接地で他方側端子が＋Ｖ_CCであり、
昇圧出力端子に−Ｖ_CCが出力されることを特徴とする電源回路。
請求項１から３のいずれか１に記載の電源回路において、
シフト用コンデンサと保持用コンデンサは、複数のトランジスタが形成された半導体チップに対し外付けによって接続されることを特徴とする電源回路。
入力電源の電圧を予め定めた昇圧比の電圧に昇圧して昇圧出力端子に出力する電源回路を備える携帯機器であって、
電源回路は、
昇圧比に対応して予め定められる接続関係の下で、入力電源の他方側端子と一方側端子との間に接続配置される複数の切換用スイッチングトランジスタと、
昇圧比に対応して予め定められる接続関係の下で、入力電源の一方側端子と昇圧出力端子との間に接続配置される複数のシフト用スイッチングトランジスタと、
昇圧比に対応して予め定められる接続関係の下で、複数の切換用スイッチングトランジスタの間の１つの接続点と、複数のシフト用スイッチングトランジスタの間の１つの接続点との間に接続されるシフト用コンデンサと、
昇圧出力端子に接続される保持用コンデンサと、
各スイッチングトランジスタを昇圧比に対応して予め定められるタイミングでオンオフさせることで、シフト用コンデンサに入力電源の電圧を保持させ、次に、シフト用コンデンサに保持された電圧を用いて、保持用コンデンサの両端電圧を入力電源の電圧の係数倍の電圧とする制御回路と、
を有し、
各トランジスタは半導体チップとして形成され、さらに、
少なくとも１つのトランジスタのバックゲートにかかる電圧を切り換える切換回路であって、そのトランジスタのオンまたはオフのタイミングに応じて、そのトランジスタの極性に応じて定められる共通の分離電圧と、そのトランジスタのソース電圧との間でバックゲートにかかる電圧の切換を行う切換回路を有し、
切換回路は、
そのトランジスタのバックゲートにかかる電圧を入力電源のソース電圧とする期間を、そのトランジスタがオンする期間の内側で、前後にずらして設定することを特徴とする携帯機器。