JP5210496B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5210496B2 JP5210496B2 JP2006085328A JP2006085328A JP5210496B2 JP 5210496 B2 JP5210496 B2 JP 5210496B2 JP 2006085328 A JP2006085328 A JP 2006085328A JP 2006085328 A JP2006085328 A JP 2006085328A JP 5210496 B2 JP5210496 B2 JP 5210496B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- electrode
- semiconductor device
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 98
- 239000012298 atmosphere Substances 0.000 claims description 39
- 239000007789 gas Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 16
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 14
- 229910052718 tin Inorganic materials 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 150000003254 radicals Chemical class 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- -1 hydrogen radicals Chemical class 0.000 claims description 8
- 150000007524 organic acids Chemical class 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 2
- 235000019253 formic acid Nutrition 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 230000008016 vaporization Effects 0.000 claims description 2
- 238000009834 vaporization Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 description 46
- 238000000605 extraction Methods 0.000 description 43
- 238000010438 heat treatment Methods 0.000 description 16
- 238000009736 wetting Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000003892 spreading Methods 0.000 description 8
- 230000007480 spreading Effects 0.000 description 8
- 230000004907 flux Effects 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
本発明は、突起電極を有する基板をFC(フリップチップ) 実装してなる半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor device in which a substrate having protruding electrodes is mounted by FC (flip chip).
近年、携帯電話やパソコンなどの小型軽量化、高機能化に伴い、半導体チップを積層接続したCOC(Chip On Chip)実装が注目されている。この実装では高速伝送特性の必要性からフリップチップ接続が必須である。フリップチップ接続とは、半導体チップから基板(プリント基板やインターポーザなど)へのリード線の引き出しをなくし、半導体チップを、2次元配置されたバンプと呼ばれる突起電極を介して基板に接続させる方式であり、互いの表面上にある突起電極同士を接続させたり、一方の表面上の突起電極と他方の表面上の引出電極とを接続させることによりCOC実装を実現している。 In recent years, COC (Chip On Chip) mounting in which semiconductor chips are stacked and connected has been attracting attention as mobile phones and personal computers become smaller and lighter and have higher functions. In this mounting, flip chip connection is indispensable due to the necessity of high-speed transmission characteristics. Flip chip connection is a method in which lead wires are not drawn from a semiconductor chip to a substrate (printed circuit board, interposer, etc.), and the semiconductor chip is connected to the substrate through bump electrodes called two-dimensionally arranged bumps. The COC mounting is realized by connecting the protruding electrodes on the surfaces of each other or by connecting the protruding electrodes on one surface and the extraction electrodes on the other surface.
ところで、現在、突起電極を引出電極上に接合するに際して、主にフラックスが用いられている。フラックスは突起電極の表面および内部の酸化物を還元・除去したり、突起電極表面の酸化を防止する目的で用いられているが、突起電極を引出電極と接合した後に基板上に残留すると、半導体の信頼性などに影響を及ぼす。そのため、フラックスが半導体チップと基板との隙間に残らないように、隙間に残ったフラックス残渣を洗浄し、除去することが必要である。 By the way, at present, flux is mainly used when the protruding electrode is bonded onto the extraction electrode. Flux is used for the purpose of reducing and removing oxides on the surface and inside of the protruding electrode and preventing oxidation of the protruding electrode surface. If the protruding electrode remains on the substrate after joining the extraction electrode, Affects the reliability of the product. Therefore, it is necessary to clean and remove the flux residue remaining in the gap so that the flux does not remain in the gap between the semiconductor chip and the substrate.
ところが、フリップチップ接続における半導体チップと基板との隙間は、将来的に50μm 以下になると予測されており、隙間に残ったフラックス残渣の洗浄・除去が極めて困難となる。また、フラックス残渣を完全に除去することは決して容易ではない。そこで、フラックスを使用しないで突起電極を引出電極上に接合する技術が、近年盛んに提案されている。例えば、特許文献1では、アルコールや有機酸を主成分とする接着剤を用いて突起電極を引出電極上に仮止めしたのち、突起電極を、遊離基ガス(水素ラジカル)を含む雰囲気に曝して、突起電極表面の酸化膜を化学的に処理(除去)すると共に、熱処理を行って突起電極を引出電極上に接合する技術が開示されている。
However, the gap between the semiconductor chip and the substrate in flip chip connection is predicted to be 50 μm or less in the future, and it becomes extremely difficult to clean and remove the flux residue remaining in the gap. Moreover, it is not easy to completely remove the flux residue. Therefore, in recent years, a technique for joining the protruding electrode on the extraction electrode without using a flux has been actively proposed. For example, in
しかし、特許文献1のようにして突起電極を引出電極上に接合したのち、真空の雰囲気中で半導体チップおよび基板を位置合わせするのは容易ではない。そのため、通常は、半導体チップおよび基板を大気中に取り出してから位置合わせを行う。ところが、半導体チップおよび基板を大気中に長時間曝すと、突起電極の表面に再び酸化膜が形成されてしまうので、電極同士の電気的な接触性が悪化する虞がある。
However, it is not easy to align the semiconductor chip and the substrate in a vacuum atmosphere after bonding the protruding electrode onto the extraction electrode as in
本発明はかかる問題点に鑑みてなされたもので、その目的は、電極同士の電気的な接触性を悪化させることなく、容易にフリップチップ接続させることの可能な半導体装置の製造方法を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device that can be easily flip-chip connected without deteriorating the electrical contact between electrodes. There is.
本発明の半導体装置の製造方法は、以下の(A)〜(D)の各工程を含むものである。
(A)表面に電極を有すると共に、少なくとも一方の電極表面上に突起電極を有する第1基板および第2基板を用意する工程
(B)第1基板および第2基板のそれぞれの電極および突起電極の表面に対して、遊離基ガス、還元性ガスまたは有機酸気化ガスで化学的処理を行ったのち、第1基板および第2基板を大気中に取り出す工程
(C)大気中で第1基板および第2基板のそれぞれの電極または突起電極の位置合わせを行うと共に、第1基板および第2基板を低酸素濃度雰囲気中に入れる工程
(D)低酸素濃度雰囲気中で第1基板および第2基板を突起電極の溶融する温度条件で熱処理を行う工程
ここで、上記の位置合わせ工程(C工程)では、第1基板および第2基板は、以下の式を満たす温度x(℃)および曝露期間y(秒)の範囲内でしか大気に曝されないようにしている。
y≦10-(x-57.45)/6.031(ただし、5時間以内の暴露期間yを除く)
ここで、突起電極は、銀および銅を含有する錫からなるか、または、鉛および燐のうち少なくとも鉛を含む錫からなる。突起電極が、銀および銅を含有する錫からなる場合は、電極の表面は、銅、金、銀またはパラジウムを含む。突起電極が、鉛および燐のうち少なくとも鉛を含む錫からなる場合は、電極の表面は、金、銀またはパラジウムを含む。
The method for manufacturing a semiconductor device of the present invention includes the following steps (A) to (D).
(A) A step of preparing a first substrate and a second substrate having electrodes on the surface and having protruding electrodes on at least one electrode surface (B) of each electrode and protruding electrode of the first substrate and the second substrate A step of removing the first substrate and the second substrate into the atmosphere after chemically treating the surface with a free radical gas, a reducing gas, or an organic acid vaporized gas (C) The first substrate and the second substrate in the atmosphere (2) A step of placing the first substrate and the second substrate in a low oxygen concentration atmosphere while aligning the electrodes or the protruding electrodes of the two substrates, and (D) projecting the first substrate and the second substrate in the low oxygen concentration atmosphere. Step of performing heat treatment under temperature condition where electrode is melted Here, in the positioning step (step C), the first substrate and the second substrate have a temperature x (° C.) and an exposure period y (seconds) that satisfy the following expression: ) It is only exposed to the atmosphere.
y ≦ 10 − (x−57.45) /6.031 (excluding the exposure period y within 5 hours)
Here, the protruding electrode is made of tin containing silver and copper, or made of tin containing at least lead out of lead and phosphorus. When the protruding electrode is made of tin containing silver and copper, the surface of the electrode contains copper, gold, silver or palladium. When the protruding electrode is made of tin containing at least lead among lead and phosphorus, the surface of the electrode contains gold, silver, or palladium.
本発明の半導体装置の製造方法では、第1基板および第2基板のそれぞれの電極または突起電極の表面の酸化膜が、遊離基ガス、還元性ガスまたは有機酸気化ガスによる化学的処理によって除去されたのち、その化学的処理を行った装置から第1基板および第2基板が大気中に取り出され、第1基板および第2基板のそれぞれの電極または突起電極の位置合わせが他の装置で行われる。このとき、第1基板および第2基板のそれぞれの電極または突起電極は、上記した式を満たす温度x(℃)および曝露期間y(秒)(ただし、5時間以内の暴露期間を除く)の範囲内でしか大気に曝されないようにしている。
In the method for manufacturing a semiconductor device of the present invention, the oxide film on the surface of each electrode or protruding electrode of the first substrate and the second substrate is removed by chemical treatment with a free radical gas, a reducing gas, or an organic acid vaporized gas. After that, the first substrate and the second substrate are taken out from the apparatus that has performed the chemical treatment into the atmosphere, and the alignment of the electrodes or the protruding electrodes of the first substrate and the second substrate is performed in another apparatus. . At this time, each electrode or protruding electrode of the first substrate and the second substrate is within a range of temperature x (° C.) and exposure period y (second) satisfying the above-described formula (excluding the exposure period within 5 hours) . It is made to be exposed to the atmosphere only inside.
本発明の半導体装置の製造方法によれば、第1基板および第2基板を大気中に取り出したのち、第1基板および第2基板のそれぞれの電極または突起電極の位置合わせを行うようにしたので、低圧の雰囲気中で行う場合に比べて、第1基板および第2基板の位置合わせを容易に行うことができる。また、第1基板および第2基板のそれぞれの電極または突起電極を、式(1),(2)を満たす温度x(℃)および曝露期間y(秒)の範囲内でしか大気に曝さないようにしたので、大気中に曝している間に電極または突起電極の表面に形成される酸化膜の厚さが所定の値よりも厚くなるのを防止することができる。さらに、その後の熱処理工程を低酸素濃度雰囲気で処理するようにしたので、突起電極を十分に濡らすことができ、第1基板および第2基板のそれぞれの電極または突起電極を確実に接合することができる。従って、電極同士の電気的な接触性を悪化させることなく、容易にフリップチップ接続させることができる。 According to the method for manufacturing a semiconductor device of the present invention, after the first substrate and the second substrate are taken out into the atmosphere, the respective electrodes or protruding electrodes of the first substrate and the second substrate are aligned. The first substrate and the second substrate can be easily aligned as compared with the case of performing in a low-pressure atmosphere. In addition, the electrodes or protruding electrodes of the first substrate and the second substrate are exposed to the atmosphere only within the range of the temperature x (° C.) and the exposure period y (seconds) satisfying the expressions (1) and (2). Therefore, the thickness of the oxide film formed on the surface of the electrode or the protruding electrode during exposure to the atmosphere can be prevented from becoming thicker than a predetermined value. Further, since the subsequent heat treatment process is performed in a low oxygen concentration atmosphere, the protruding electrodes can be sufficiently wetted, and the respective electrodes or protruding electrodes of the first substrate and the second substrate can be reliably bonded. it can. Therefore, the flip chip connection can be easily performed without deteriorating the electrical contact between the electrodes.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は本発明の一実施の形態に係る半導体装置1を、図2は図1の半導体装置1の製造方法の流れを表すものである。この半導体装置1は、半導体チップ2(第1基板)を中間基板3(第2基板)に張り合わせたものである。
FIG. 1 shows a
半導体チップ2は、半導体素子4、外部引出電極5および突起電極6を有している。半導体素子4は、その内部に例えば集積回路(図示せず)が組み込まれたものである。外部引出電極5は、半導体素子4の表面に形成されており、例えばその集積回路の一端に接続されている。突起電極6は、外部引出電極5の表面に形成されている。
The
中間基板3は、例えば、半導体チップ2の外部引出電極5と、半導体装置1を実装するためのプリント基板(図示せず)の表面に設けられた電極パッド(図示せず)とを電気的に接続するためのインターポーザであり、絶縁基板7と、その内部を貫通するビア(図示せず)と、そのビアに接続されると共に中間基板3の表面に形成された外部引出電極8とを有している。
The
ここで、外部引出電極5,8の少なくとも表面は、例えば、Cu(銅)、Au(金)、Pd(パラジウム)、Ag(銀)、In(インジウム)またはSn(錫)を含む金属により構成されている。突起電極6は、例えば、不純物を含有しないSn(錫)、または、Ag(銀)、Cu(銅)、Bi(ビスマス)、In(インジウム)、Ni(ニッケル)、Au(金)、P(燐)およびPb(鉛)のうち少なくとも1つの不純物を含有する錫からなり、例えば、めっき、印刷、ボールまたは蒸着により形成されている。
Here, at least the surfaces of the
以下に、図2〜図7を参照して、本発明の実施の形態の半導体装置1の製造方法について説明する。
Below, with reference to FIGS. 2-7, the manufacturing method of the
まず、半導体装置1の製造方法を実施する際に用いる酸化膜除去装置10および熱処理装置50について説明する。
First, the oxide
酸化膜除去装置10は、外部引出電極5,8や突起電極6の表面を覆っている酸化膜を除去するための装置である。この酸化膜除去装置10は、図3に示したように、互いに空間的に分離された上部室11Aおよび下部室11Bからなるチャンバ11を有している。上部室11Aには、マイクロ波Wを発生するマイクロ波発生装置14が導波管13およびマイクロ波導入窓12を介して配置されており、また、水素ガスを発生する水素ガス源16が供給管15を介して配置されている。これにより、上部室11Aは、水素ガス源16から供給された水素ガスをマイクロ波発生装置14で発生したマイクロ波Wによってプラズマ化し、水素ラジカル(遊離基ガス)を発生するようになっている。
The oxide
上部室11Aにはまた、プラズマ発生領域Pよりも底面側にシールド17が、底面にノズル18がそれぞれ設けられている。シールド17は、例えば金網からなり、プラズマ中に存在する不要な荷電粒子を可能な限り補集すると共に、上部室11A内で発生したプラズマ中に含まれるガスを下部室11Bに導入するようになっている。これにより、上部室11Aは、水素ラジカルを含むガスをシールド17を介して下部室11Bに導入するようになっている。
The upper chamber 11A is also provided with a
下部室11Bには、処理対象物(半導体チップ2、中間基板3)を載置するための支持台18が設けられている。支持台18は、半導体チップ2、中間基板3を支持する部分に、加熱器19および冷却器20を有しており、半導体チップ2、中間基板3を所定の手順で加熱・冷却することが可能になっている。下部室11Bにはまた、底面に排気口21を介して真空ポンプ22が、底面に圧力計23がそれぞれ設けられている。真空ポンプ22は、チャンバ11内のガスを外部に排気してチャンバ11内の圧力を減圧するためのものである。圧力計23は、チャンバ11内の圧力を計測するためのものである。下部室11Bにはさらに、供給管24を介して窒素ガス源25が設けられている。なお、窒素ガス源25は、上部室11A側に設けられていてもよい。圧力計23の計測値は、制御部26に伝達され、制御部26は、その計測値に基づいて水素ガス源15、真空ポンプ22、窒素ガス源25を制御するようになっている。これにより、処理対象物を、水素ラジカルを含むガスに曝すことができる。
The lower chamber 11B is provided with a support base 18 on which a processing object (
熱処理装置50は、突起電極6を溶融させて、半導体チップ2の突起電極6と中間基板3の外部引出電極8とを互いに電気的に接合(フリップチップ接続)するための装置である。熱処理装置50は、例えば、図4に示したような、処理対象物を連続してチャンバ内に投入することの可能な連続式のリフロー装置である。このリフロー装置は、一の側面に試料導入口52が、その側面と対向する側面に試料取出口53がそれぞれ設けられたチャンバ51を有している。チャンバ51内には、試料導入口52から試料取出口53まで延在するベルトコンベア54が設けられており、試料を試料導入口52側から試料取出口53側へ運搬するようになっている。チャンバ51内のうち、ベルトコンベア54の上流側に加熱器55が、下流側に冷却器56がそれぞれ設けられている。このチャンバ51の上面および下面には、窒素ガス源58が供給管57を介してそれぞれ配置されている。この窒素ガス源58は、チャンバ51内の気圧がチャンバ51外の気圧よりも高くなるように、窒素ガスをチャンバ51内に供給するようになっている。これにより、チャンバ51外からの酸素の流入を防止することができるので、チャンバ51内を低酸素濃度雰囲気にすることができる。
The
なお、熱処理装置50は、例えば、図5に示したような、熱処理中に処理対象物をチャンバ内の所定の場所に載置しておくバッチ式のリフロー装置であってもよい。このリフロー装置は、密閉されたチャンバ61を有している。チャンバ61内には、処理対象物(半導体装置1)を載置するための支持台62が設けられている。支持台62は、半導体装置1を支持する部分に、加熱器63および冷却器64を有しており、半導体装置1を所定の手順で加熱・冷却することが可能になっている。チャンバ61にはまた、底面に排気口65を介して真空ポンプ66が、底面に圧力計67がそれぞれ設けられている。真空ポンプ66は、チャンバ61内のガスを外部に排気してチャンバ61内の圧力を減圧するためのものである。圧力計67は、チャンバ61内の圧力を計測するためのものである。チャンバ61にはさらに、供給管68を介して窒素ガス源69が設けられている。圧力計67の計測値は、制御部70に伝達され、制御部70は、その計測値に基づいて真空ポンプ66、窒素ガス源69を制御するようになっている。これにより、チャンバ61内を低酸素濃度雰囲気にすることができる。
The
(酸化膜の除去)
さて、上記した構成の酸化膜除去装置10を用いて、外部引出電極5,8や突起電極6の表面を覆っている酸化膜の除去を行う。
(Removal of oxide film)
The oxide film covering the surfaces of the
具体的には、まず、チャンバ11を開いて、支持台18上に半導体チップ2、中間基板3を、外部引出電極5,8や突起電極6を上にして載置する(ステップS1)。なお、図3では、支持台18上に半導体チップ2を載置した場合が例示されている。続いて、チャンバ11を閉じたのち、真空ポンプ22を作動させて、チャンバ11内のガスを排気し、減圧する(ステップS2)。
Specifically, first, the chamber 11 is opened, and the
次に、マイクロ波発生装置14を作動させて、マイクロ波Wを発生させると共に、水素ガス源16を作動させて、水素ガスを発生させる。これにより、水素ガスがマイクロ波Wによってプラズマ化して、水素ラジカル(遊離基ガス)が発生する(ステップS3)。その結果、上部室11Aで発生した水素ラジカルが、ガス流に乗ってシールド17を通過すると共に、ノズル18を介して下部室11Bに導入される。
Next, the
支持台18に載置された半導体チップ2および中間基板3の外部引出電極5,8や突起電極6は、ノズル18から供給される水素ラジカルを含むガスに曝される。これにより、外部引出電極5,8や突起電極6の表面を覆っている酸化膜が水素ラジカルと化学的に反応して気化し、表面から除去される(ステップS4)。
The
(位置合わせ)
次に、半導体チップ2および中間基板3を所定の環境の大気中に取り出したのち(ステップS5)、所定の期間内に、半導体チップ2の突起電極6と、中間基板3の外部引出電極8との位置合わせを行う(ステップS6、図6、図7参照)。これにより、低圧の雰囲気中で行う場合に比べて、半導体チップ2および中間基板3の位置合わせを容易に行うことができる。なお、大気の環境や大気中に曝す期間についての説明はのちに詳述する。
(Alignment)
Next, after the
なお、位置合わせをする際に、半導体チップ2の突起電極6と、中間基板3の外部引出電極8とを互いに仮固定しておくことが好ましい。例えば、後述のリフローを実行したときに残渣が生じにくい有機材料や固定治具を用いたり、中間基板3の外部引出電極8に半導体チップ2の突起電極6を圧着や超音波によりこれらを互いに仮固定することも可能である。また、位置合わせをした後に、半導体チップ2と中間基板3との間隙に不活性ガスなどを導入してその間隙に存在する酸素を不活性ガスなどに置換してもよい。
When aligning, it is preferable that the protruding
(接合)
次に、位置合わせの行われた半導体チップ2および中間基板3を熱処理装置50に入れて、低酸素濃度雰囲気中でリフローを行う(ステップS7)。具体的には、まず、熱処理装置50内を窒素ガスで満たし、熱処理装置50内の酸素濃度が100ppm以下、好ましくは30ppm以下となるように窒素ガス源58,69を調整する。次に、位置合わせされた半導体チップ2および中間基板3を熱処理装置50内に投入し、突起電極6の溶融する温度条件で所定の時間、半導体チップ2および中間基板3を加熱し、続いて、加熱された半導体チップ2および中間基板3を十分に冷却することの可能な温度条件で所定の時間、半導体チップ2および中間基板3を冷却する。これにより、半導体チップ2の突起電極6と、中間基板3の外部引出電極8とが互いに接合され、半導体チップ2および中間基板3がフリップチップ接続される。その後、フリップチップ接続により得られた半導体装置1を熱処理装置50から取り出す。このようにして、半導体チップ2および中間基板3をフリップチップ接続することにより、本実施の形態の半導体装置1が製造される。
(Joining)
Next, the aligned
ところで、上記の位置合わせ工程では、大気中に曝している間に外部引出電極5,8や突起電極6の表面に酸化膜(例えばSnO)が形成される。この酸化膜の厚さは、大気の温度や、湿度、大気中に曝している曝露時間などによって変化するが、ある値を超えると、その後の熱処理工程において、突起電極6を十分に濡らすことができなくなり、導体チップ2の突起電極6と、中間基板3の外部引出電極8とを互いに確実に接合させることができなくなる。その結果、半導体装置1の信頼性を低下させる虞がある。そのため、酸化膜の厚さは、突起電極6を十分に濡らすことができる程度の厚さであることが必要となる。
By the way, in the above alignment step, an oxide film (for example, SnO) is formed on the surfaces of the
このとき、突起電極6を十分に濡らすことができるか否かを客観的に判断することが重要となるが、その判断要素の1つとして「濡れ広がり率」というものがある。本実施の形態では、この濡れ広がり率Zを100×(300μm−H)/300μmによって求められるものと定義する。
At this time, it is important to objectively determine whether or not the protruding
ここで、300μmは、突起電極6と同一の材料からなるボールの高さである。Hは、突起電極6と同一の材料からなる直径300μmのボールを、外部引出電極5,8と同一の材料からなる基板上に載置し、それらを酸素濃度が100ppmの低酸素濃度雰囲気中で、温度230℃、60秒間、リフローを実行したときのボールの高さである。なお、右辺の100は、Zを%に換算するためのものである。
Here, 300 μm is the height of the ball made of the same material as the
この濡れ広がり率Zが50%以上となる場合には突起電極6を十分に濡らすことができ、逆に、濡れ広がり率Zが50%未満となる場合には突起電極6を十分に濡らすことができず、半導体装置1の信頼性および歩留りが低下する虞があることを意味する。
When the wet spreading rate Z is 50% or more, the protruding
表1は、突起電極6の材料として考えられる材料(Sn、Ag、Cu、Bi、In、Ni、Au、PおよびPb)の組み合わせ(材料A1〜A33)を複数列挙したものである。ここで、表1内の値は含有率(%)である。また、Snの欄における「残」とは、全体を100としたときに、100から含有元素の割合を減算して得られる値という意味である。なお、材料B1,B2は、Zn(亜鉛)を含有しているため酸化膜中にZnOまたはNiOの含まれる割合が多くSnOの場合と比べて酸化膜を化学的に除去するのが困難な材料であり、本実施の形態の突起電極6の材料としては不適当な材料であるので比較例として挙げられている。
Table 1 lists a plurality of combinations (materials A1 to A33) of materials (Sn, Ag, Cu, Bi, In, Ni, Au, P, and Pb) that can be considered as the material of the protruding
表2は、上記した材料A1〜A35,B1,B2を、外部引出電極5,8の材料として考えられる材料(Cu(材料C1)、Au(材料C2)、Pd(材料C3)、Ag(材料C4)、In(材料C5)、Sn(材料C6))を複数列挙したものである。ここで、表2内の二重丸は濡れ広がり率Zが70%以上を意味し、一重丸は濡れ広がり率Zが50%以上70%未満を意味し、バツは濡れ広がり率Zが50%未満を意味している。なお、材料D1,D2は、Ni,Znであることから、上記の比較例と同様、酸化膜中にZnOまたはNiOの含まれる割合が多くSnOの場合と比べて濡れ性の悪い材料であり、本実施の形態の外部引出電極5,8の材料としては不適当な材料であるので比較例として挙げられている。
Table 2 shows that the materials A1 to A35, B1, and B2 described above are considered as materials of the
表2から、突起電極6がSnおよびPbからなる材料A10〜A13およびA15、またはSn、PbおよびPからなる材料A14により構成されている場合には、外部引出電極5,8が材料C1〜C6のいずれにより構成されているときであっても濡れ広がり率Zが70%以上となる。突起電極6がそれ以外の材料A1〜A9,A16〜A33により構成されている場合には、外部引出電極5,8が材料C2により構成されているときは濡れ広がり率Zが70%以上となる。これは、材料C2が表面に酸化膜を形成しないAuであり、また、材料C2とSnとの化学的親和力が良いからである。ただし、外部引出電極5,8が材料C2以外の材料C1,C3〜C5により構成されているときであっても濡れ広がり率Zは50%以上70%未満となる。
From Table 2, when the protruding
このように、濡れ広がり率Zが50%以上となる、突起電極6の材料と、外部引出電極5,8の材料との組み合わせは多岐に渡るが、突起電極6がZnまたはNiの含有量の多い材料B1,B2により構成されている場合には、外部引出電極5,8が材料C1〜C6のいずれの材料により構成されているときであっても濡れ広がり率Zが50%未満となってしまう。また、外部引出電極5,8がZnまたはNiからなる材料D1,D2により構成されている場合には、突起電極6が材料A1〜A34のいずれの材料により構成されているときであっても濡れ広がり率Zが50%未満となってしまう。
As described above, there are a wide variety of combinations of the material of the protruding
これらのことから、突起電極6や外部引出電極5,8の材料としてZnまたはNiを含有するものを用いることはあまり好ましくなく、これらを多く含有するものを用いることは不適当であることがわかる。
From these facts, it is not preferable to use a material containing Zn or Ni as the material of the protruding
図8は、ボールの材料が上記の材料A7である場合の、上記の材料C1上での濡れ広がり率Zの時間変化を表したものである。図8中の実線は温度25℃、一点鎖線は温度36℃、二点鎖線は温度45℃のときのものであり、図8中のaは湿度87g/cm-3、b,eは湿度10g/cm-3(20%)、c,fは湿度25g/cm-3(60%)、d,gは湿度40g/cm-3(95%)のときのものである。
FIG. 8 shows the time change of the wetting spread rate Z on the material C1 when the ball material is the material A7. The solid line in FIG. 8 is a
図8から、全体的な傾向として、濡れ広がり率Zは湿度の影響をほとんど受けないが、温度が大きくなる程、影響を大きく受けることがわかる。また、濡れ広がり率Zを50%以上とするためには、温度25℃の場合には曝露時間を2.4×105 秒(約66時間)以内にすることが必要であり、温度36℃の場合には曝露時間を3.6×103 秒(約1時間)以内にすることが必要であり、温度45℃の場合には曝露時間を1.6×102 秒(約2.5分)以内にすることが必要であることがわかる。なお、この傾向は、他の材料を用いた場合であってもほぼ同様である。 From FIG. 8, it can be seen that, as an overall trend, the wet spreading rate Z is hardly affected by humidity, but is greatly affected as the temperature increases. Further, in order to set the wetting spread rate Z to 50% or more, it is necessary to make the exposure time within 2.4 × 10 5 seconds (about 66 hours) when the temperature is 25 ° C., and the temperature is 36 ° C. In this case, the exposure time needs to be within 3.6 × 10 3 seconds (about 1 hour), and when the temperature is 45 ° C., the exposure time is 1.6 × 10 2 seconds (about 2.5 It can be seen that it is necessary to be within minutes). This tendency is substantially the same even when other materials are used.
図9は、ボールの材料が上記の材料A7である場合の、上記の材料C1上での濡れ広がり率Zが50%となる場合の、温度x(℃)と曝露時間y(秒)との関係を表したものである。 FIG. 9 shows the relationship between the temperature x (° C.) and the exposure time y (seconds) when the wetting spread rate Z on the material C1 is 50% when the ball material is the material A7. It represents a relationship.
図9から、温度xが36℃以下のときには式(1)を満たす温度xおよび曝露時間yで位置合わせ工程を行うことが必要となり、温度xが36℃より大きいときには式(2)を満たす温度xおよび曝露時間yで位置合わせ工程を行うことが必要となることがわかる。なお、この傾向は、他の材料を用いた場合であってもほぼ同様である。
y≦10-(x-57.45)/6.031 …(1)
y≦10-(x-59.67)/6.656 …(2)
From FIG. 9, when the temperature x is 36 ° C. or lower, it is necessary to perform the alignment step at the temperature x satisfying the equation (1) and the exposure time y, and when the temperature x is higher than 36 ° C., the temperature satisfying the equation (2). It can be seen that it is necessary to perform the alignment process at x and exposure time y. This tendency is substantially the same even when other materials are used.
y ≦ 10 − (x−57.45) / 6.031 (1)
y ≦ 10 − (x-59.67) /6.656 (2)
以上のように、本実施の形態では、位置合わせ工程において、半導体チップ2および中間基板3のそれぞれの外部引出電極5,8および突起電極6は、上記した式(1),(2)を満たす温度xおよび曝露期間yの範囲内でしか大気に曝されないようにしたので、大気中に曝している間に外部引出電極5,8および突起電極6の表面に形成される酸化膜の厚さが所定の値よりも厚くなるのを防止することができる。その結果、その後の熱処理工程において、突起電極6を十分に濡らすことができ、半導体チップ2の突起電極6および中間基板3の外部引出電極8を確実に接合することができる。
As described above, in the present embodiment, in the alignment step, the
また、上記したように、位置合わせ工程を低圧の雰囲気中で行う場合に比べて、半導体チップ2および中間基板3の位置合わせを容易に行うことができる。
Further, as described above, the alignment of the
従って、本実施の形態の半導体装置1の製造方法では、突起電極6と外部引出電極8との電気的な接触性を悪化させることなく、容易にフリップチップ接続させることができる。
Therefore, in the manufacturing method of the
以上、実施の形態を挙げて本発明を説明したが、本発明は上記の実施の形態に限定されるものではなく、種々変形可能である。 While the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment, and various modifications can be made.
例えば、上記実施の形態では、突起電極6と外部引出電極8とを接合するようにしていたが、突起電極同士を接合するようにしてもよい。また、上記実施の形態では、半導体チップ2と中間基板3とを接合するようにしていたが、半導体チップ2とプリント基板とを互いに接合するようにしてもよい。
For example, in the above embodiment, the protruding
また、上記実施の形態では、外部引出電極5,8および突起電極6の表面の酸化膜の除去に水素ラジカルを用いていたが、例えば、水素ガス、水素ガスとアルゴンガスとの混合ガス、または水素ガスと窒素ガスとの混合ガスなどの還元性ガスや、蟻酸などの有機酸気化ガスを用いてもよい。
Further, in the above embodiment, hydrogen radicals are used to remove the oxide films on the surfaces of the
また、上記実施の形態では、リフローを行う際の熱処理装置50内の雰囲気は、窒素ガスを含む低酸素濃度雰囲気であったが、不活性ガスと遊離基ガス、還元性ガスまたは有機酸気化ガスとの混合ガスであってもよく、例えば、窒素雰囲気に5%以下の水素ガスを混ぜた還元性雰囲気や、アルゴンやヘリウムなどの不活性ガス雰囲気であってもよい。また、真空であってもよい。
Moreover, in the said embodiment, the atmosphere in the
また、位置合わせの際に、外部引出電極5,8や突起電極6の表面酸化膜を超音波などで軽減・除去するようにしてもよい。
Further, at the time of alignment, the surface oxide films of the
また、上記実施の形態では、1つの半導体チップ2と、中間基板3とをフリップチップ接続する場合について説明したが、本発明はこれに限定されるものではなく、例えば、図10に示したように、半導体素子4の上面にも外部引出電極5を有する半導体チップ9を半導体チップ2と中間基板3との間に設けた半導体装置に対しても、適用可能である。なお、半導体チップ2および1または複数の半導体チップ9からなる半導体素子が、本発明の「第1基板」の一例に相当する。また、本発明は、例えば、図11に示したように、中間基板3上に複数の半導体チップ2を設けた半導体装置に対しても、同様に適用可能である。なお、複数の半導体チップ2が、本発明の「第1基板」の一例に相当する。
In the above embodiment, the case where one
また、上記実施の形態では、酸化膜の除去と、フリップチップ接続とを互いに異なる装置で行うようにしていたが、本発明はこれに限定されるものではなく、互いに同一の装置で行うようにしてもよい。 In the above embodiment, the removal of the oxide film and the flip chip connection are performed by different apparatuses. However, the present invention is not limited to this, and it is performed by the same apparatus. May be.
1…半導体装置、2,9…半導体チップ、3…中間基板、4…半導体素子、5,8…外部引出電極、6…突起電極、7…絶縁基板、10…酸化膜除去装置、11,51,61…チャンバ、11A…上部室、11B…下部室、12…マイクロ波導入窓、13…導波管、14…マイクロ波発生装置、15,24,57,68…供給管、16…水素ガス源、17…シールド、18,62…支持台、19,55,63…加熱器、20,56,64…冷却器、21,65…排気口、22,66…真空ポンプ、23,67…圧力計、25,58,69…窒素ガス源、26,70…制御部、50…熱処理装置、52…試料導入口、53…試料取出口、54…ベルトコンベア。
DESCRIPTION OF
Claims (8)
前記大気中で前記第1基板および第2基板のそれぞれの電極および突起電極の位置合わせを行うと共に、前記第1基板および第2基板を低酸素濃度雰囲気中に入れる工程と、
前記低酸素濃度雰囲気中で前記第1基板および第2基板を前記突起電極の溶融する温度条件で熱処理を行う工程と
を含み、
前記位置合わせ工程において、前記第1基板および第2基板は、以下の式を満たす温度x(℃)および曝露期間y(秒)の範囲内でしか大気に曝されず、
前記突起電極は、銀および銅を含有する錫からなるか、または、鉛および燐のうち少なくとも鉛を含む錫からなり、
前記突起電極が、銀および銅を含有する錫からなる場合は、前記電極の表面は、銅、金、銀またはパラジウムを含み、
前記突起電極が、鉛および燐のうち少なくとも鉛を含む錫からなる場合は、前記電極の表面は、金、銀またはパラジウムを含む
ことを特徴とする半導体装置の製造方法。
y≦10-(x-57.45)/6.031 (ただし、5時間以内の暴露期間yを除く) A free radical gas, a reducing gas, or an organic acid vaporized gas on the surface of each of the electrodes of the first substrate and the second substrate or the protruding electrode having the electrode on the surface and the protruding electrode on at least one electrode surface A step of taking out the first substrate and the second substrate into the atmosphere after performing a chemical treatment in
Aligning the respective electrodes and protruding electrodes of the first substrate and the second substrate in the atmosphere, and placing the first substrate and the second substrate in a low oxygen concentration atmosphere;
Heat-treating the first substrate and the second substrate in the low oxygen concentration atmosphere under a temperature condition for melting the protruding electrodes,
In the alignment step, the first substrate and the second substrate are exposed to the atmosphere only within a range of a temperature x (° C.) and an exposure period y (seconds) that satisfy the following formula :
The protruding electrode is made of tin containing silver and copper, or made of tin containing at least lead among lead and phosphorus,
When the protruding electrode is made of tin containing silver and copper, the surface of the electrode contains copper, gold, silver or palladium,
When the protruding electrode is made of tin containing at least lead among lead and phosphorus, the surface of the electrode contains gold, silver, or palladium.
y ≦ 10 − (x−57.45) /6.031 (excluding the exposure period y within 5 hours)
前記低酸素濃度雰囲気中に含まれる酸素濃度は、100ppm以下である
ことを特徴とする請求項1記載の半導体装置の製造方法。 The low oxygen concentration atmosphere is a mixed gas of an inert gas and a free radical gas, a reducing gas or an organic acid vaporized gas, or a vacuum,
The method for manufacturing a semiconductor device according to claim 1, wherein the oxygen concentration contained in the low oxygen concentration atmosphere is 100 ppm or less.
ことを特徴とする請求項1に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the free radical gas includes hydrogen radicals.
ことを特徴とする請求項1に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the reducing gas includes hydrogen gas, a mixed gas of hydrogen gas and argon gas, or a mixed gas of hydrogen gas and nitrogen gas.
ことを特徴とする請求項1に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the organic acid vaporization gas includes formic acid.
ことを特徴とする請求項2に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 2, wherein the inert gas includes argon, nitrogen, or helium.
ことを特徴とする請求項1記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the protruding electrode is formed by plating, printing, ball, or vapor deposition.
ことを特徴とする請求項1記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein one of the first substrate and the second substrate is one or a plurality of semiconductor chips, and the other is an intermediate substrate or a printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085328A JP5210496B2 (en) | 2006-03-27 | 2006-03-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085328A JP5210496B2 (en) | 2006-03-27 | 2006-03-27 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266054A JP2007266054A (en) | 2007-10-11 |
JP5210496B2 true JP5210496B2 (en) | 2013-06-12 |
Family
ID=38638799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006085328A Active JP5210496B2 (en) | 2006-03-27 | 2006-03-27 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5210496B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8318585B2 (en) | 2008-05-02 | 2012-11-27 | Shinko Seiki Company, Limited | Bonding method and bonding apparatus |
JP5524541B2 (en) * | 2009-09-02 | 2014-06-18 | 神港精機株式会社 | Solder bump formation method |
JP6008095B2 (en) * | 2012-05-31 | 2016-10-19 | 須賀 唯知 | Chip surface treatment method, bonding method, and surface treatment apparatus |
JP6042956B1 (en) * | 2015-09-30 | 2016-12-14 | オリジン電気株式会社 | Method for manufacturing soldered products |
JP2021040012A (en) * | 2019-09-02 | 2021-03-11 | キオクシア株式会社 | Manufacturing method for semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2865770B2 (en) * | 1990-02-19 | 1999-03-08 | 株式会社日立製作所 | Manufacturing method of electronic circuit device |
JP3207506B2 (en) * | 1991-08-28 | 2001-09-10 | 株式会社日立製作所 | Manufacturing method of electronic circuit device |
JP3395609B2 (en) * | 1997-11-07 | 2003-04-14 | 松下電器産業株式会社 | Solder bump formation method |
US6605175B1 (en) * | 1999-02-19 | 2003-08-12 | Unaxis Balzers Aktiengesellschaft | Process for manufacturing component parts, use of same, with air bearing supported workpieces and vacuum processing chamber |
JP3400408B2 (en) * | 2000-04-25 | 2003-04-28 | 株式会社タムラ製作所 | Flip chip mounting method |
JP3998484B2 (en) * | 2002-02-07 | 2007-10-24 | 富士通株式会社 | How to connect electronic components |
JP4355836B2 (en) * | 2002-02-18 | 2009-11-04 | 株式会社アルバック | Cu film and Cu bump connection method, Cu film and Cu bump connection device |
-
2006
- 2006-03-27 JP JP2006085328A patent/JP5210496B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007266054A (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8318585B2 (en) | Bonding method and bonding apparatus | |
EP2587900B1 (en) | Joint structure manufacturing method, heating and melting treatment method, and system for same | |
US6344690B1 (en) | Semiconductor device with gold bumps, and method and apparatus of producing the same | |
CN110010582B (en) | Semiconductor device and method for manufacturing the same | |
JP4864591B2 (en) | Soldering method and soldering apparatus | |
KR20020061482A (en) | Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system | |
JP5210496B2 (en) | Manufacturing method of semiconductor device | |
JP6066569B2 (en) | Passivation layer for semiconductor device packaging | |
US20140202739A1 (en) | Printed wiring board having metal layers producing eutectic reaction | |
US7648901B2 (en) | Manufacturing process and apparatus therefor utilizing reducing gas | |
JP5885135B2 (en) | Heat-melt treatment method and heat-melt treatment apparatus | |
US8701281B2 (en) | Substrate metallization and ball attach metallurgy with a novel dopant element | |
US6494361B1 (en) | Semiconductor module package substrate fabrication method | |
US6445075B1 (en) | Semiconductor module package substrate | |
JPH09148331A (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
JP3242827B2 (en) | Method for manufacturing semiconductor device | |
US20090272721A1 (en) | Athmosphere-Controlled Bonding Apparatus, Bonding Method, and Electronic Device | |
JP3297717B2 (en) | Method for forming electrode of semiconductor device | |
TW579589B (en) | Substrate bonding pad structure | |
KR101167815B1 (en) | Manufacturing method and structure of semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5210496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |