JP5207587B2 - Circuit equipment - Google Patents
Circuit equipment Download PDFInfo
- Publication number
- JP5207587B2 JP5207587B2 JP2005346371A JP2005346371A JP5207587B2 JP 5207587 B2 JP5207587 B2 JP 5207587B2 JP 2005346371 A JP2005346371 A JP 2005346371A JP 2005346371 A JP2005346371 A JP 2005346371A JP 5207587 B2 JP5207587 B2 JP 5207587B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- inductor
- wiring pattern
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、複数の配線層を有する回路基板にICチップ(回路素子)などを搭載した回路装置に関するものである。 The present invention relates to a circuit device in which an IC chip (circuit element) or the like is mounted on a circuit board having a plurality of wiring layers.
携帯電話機に、通話機能以外の様々な付加機能を追加することが一般的になっている。携帯電話機を多機能化することで市場評価を獲得し、人気機種としての地位を確立することができる。特に近年では、ラジオを受信するFMチューナを搭載した携帯電話機の人気が高まり、各メーカとも、FMチューナの小型化に注力している。 It has become common to add various additional functions other than a call function to a mobile phone. Multi-functionality of mobile phones can gain market evaluation and establish a position as a popular model. In particular, in recent years, the popularity of mobile phones equipped with FM tuners that receive radio has increased, and each manufacturer has been focusing on miniaturization of FM tuners.
FMチューナでは、発振回路に2つのスパイラル形状のコイルパターンが必要となる。従来では、ダイオード素子ではなく、バルク電位を制御可能なMOSトランジスタを利用することで、最大発振周波数を向上させる高周波発振回路を提案するものがある(例えば、特許文献1参照)。また、複数のコイルパターンのそれぞれの周外部が誘電体を介して対向して構成したLC回路を備えた回路基板を提案するものもある(例えば、特許文献2参照)。
コイルパターンの周辺には電磁界が発生するため、その近傍に他の回路が存在する場合には、その動作性能に悪影響を与えることがある。 Since an electromagnetic field is generated around the coil pattern, the operation performance may be adversely affected if other circuits exist in the vicinity of the coil pattern.
例えば、コイルパターンを備える回路装置が、ボードに実装されるとき、ボードの表面ないし表面近傍に形成された配線と電磁的に干渉して、回路装置の動作性能に変動が生じる。この場合には、ボードにおいて形成された配線も、回路装置におけるコイルパターンから電磁的な干渉を受けることになる。これにより、発振回路において発振周波数を固定することが困難となり、適切なチューニングに支障をきたす場合もある。この状況への対策として、例えば、コイルパターンの、ボードに実装される側の面を導電層(グランド)で全面被覆し、コイルパターンからの電磁界の漏洩を遮蔽することが知られている。 For example, when a circuit device having a coil pattern is mounted on a board, the operation performance of the circuit device varies due to electromagnetic interference with wiring formed on or near the surface of the board. In this case, the wiring formed on the board also receives electromagnetic interference from the coil pattern in the circuit device. As a result, it becomes difficult to fix the oscillation frequency in the oscillation circuit, which may hinder proper tuning. As a countermeasure against this situation, for example, it is known to cover the entire surface of the coil pattern on the side mounted on the board with a conductive layer (ground) to shield leakage of the electromagnetic field from the coil pattern.
しかしながら、上記手法では、コイルパターンを備える回路装置を実装するボードへの電磁界の漏洩は遮蔽できるものの、ボードとは反対の面へのコイルパターンからの電磁界の漏洩を遮蔽することはできない。このため、電子機器に組み込まれたときの実装状態によっては、近接して配置される別のボードに形成された配線と電磁的に干渉して同様の不具合が生じることがある。したがって、コイルパターンを備える回路装置を実装するボードとは反対の面側にも、導電層(グランド)を全面被覆し、コイルパターンからの電磁界の漏洩を遮蔽することが考えられる。 However, in the above method, leakage of the electromagnetic field to the board on which the circuit device having the coil pattern is mounted can be shielded, but leakage of the electromagnetic field from the coil pattern to the surface opposite to the board cannot be shielded. For this reason, depending on the mounting state when incorporated in an electronic device, a similar problem may occur due to electromagnetic interference with wiring formed on another board arranged close to the electronic device. Therefore, it is conceivable to cover the entire surface of the conductive layer (ground) on the side opposite to the board on which the circuit device having the coil pattern is mounted to shield the leakage of the electromagnetic field from the coil pattern.
しかしながら、コイルパターンを備える回路装置の両側に全面導電層を形成することで工程数が増加するため、製造コストが上がる。さらに、導電層を形成することで、配線層数が増加するため回路装置の全体の厚みが増し、小型化の要求に沿わないという問題もある。 However, since the number of steps is increased by forming the entire surface conductive layer on both sides of the circuit device having the coil pattern, the manufacturing cost increases. Furthermore, since the conductive layer is formed, the number of wiring layers is increased, so that the entire thickness of the circuit device is increased, and there is a problem that the demand for miniaturization is not met.
本発明はこうした状況に鑑みてなされたものであり、その目的は、コイルパターンからの電磁界の発生を抑制し、一方で小型化の要求に即した回路装置を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a circuit device that suppresses the generation of an electromagnetic field from a coil pattern while meeting the demand for miniaturization.
上記課題を解決するために、本発明のある態様の回路装置は、誘電体層と、誘電体層の一方の面に設けられ、コイル状に形成された配線パターンを有する配線層と、配線パターンと重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ回路素子と、を備える。なお配線パターンおよび回路素子の外縁は、積層方向に垂直な平面を基準に定められる。ここで、回路装置とは、たとえば、回路素子が設置された回路基板、パッケージ基板もしくはモジュール基板を意味し、回路素子とは、たとえば、LSIチップに代表される半導体素子、特にシリコン基板、SiGe基板もしくはGaAs基板の上に素子を形成した半導体素子を意味する。また回路素子には、Al2O3基板の上に受動回路素子を形成した受動素子でもよい。コイル状に形成された配線パターンとは、たとえばスパイラル状あるいはミアンダ状に配置され、配線幅と隣接配線間隔が一定など、規則的に配置された配線パターンをいう。 In order to solve the above problems, a circuit device according to an aspect of the present invention includes a dielectric layer, a wiring layer provided on one surface of the dielectric layer, and having a wiring pattern formed in a coil shape, and a wiring pattern And a circuit element having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer. Note that the outer edges of the wiring patterns and circuit elements are determined based on a plane perpendicular to the stacking direction. Here, the circuit device means, for example, a circuit board, a package board or a module board on which circuit elements are installed, and the circuit element means, for example, a semiconductor element typified by an LSI chip, particularly a silicon substrate or a SiGe substrate. Or the semiconductor element which formed the element on the GaAs substrate is meant. The circuit element may be a passive element in which a passive circuit element is formed on an Al 2 O 3 substrate. The wiring pattern formed in a coil shape refers to a wiring pattern that is regularly arranged, for example, in a spiral shape or a meander shape, where the wiring width and the interval between adjacent wirings are constant.
この態様によると、回路素子によって、配線パターンで発生する電磁界の漏洩を抑制できる。これは、大気(空気)と比べて高い誘電率の回路素子が、配線パターンに重畳して一方の面を覆うために、配線パターンからの電磁界が閉じ込められることによる。また、配線パターンを全面の導電層で覆うのではなく、回路素子で覆うことによって、配線層数を1層削減することができ、回路装置を薄型に形成することが可能となる。さらに、配線パターンと回路素子が積層構造(重畳構造)となるため、コイル状に形成された配線パターンと回路素子を平面的に見て異なる領域に配置していた場合に比べて、回路装置の面積を小型化することも可能となる。 According to this aspect, the leakage of the electromagnetic field generated in the wiring pattern can be suppressed by the circuit element. This is because an electromagnetic field from the wiring pattern is confined because a circuit element having a higher dielectric constant than air (air) overlaps the wiring pattern and covers one surface. Further, by covering the wiring pattern with the circuit element instead of covering the entire surface with the conductive layer, the number of wiring layers can be reduced by one, and the circuit device can be formed thin. Furthermore, since the wiring pattern and the circuit element have a laminated structure (superposition structure), the circuit pattern of the circuit device is compared with the case where the wiring pattern and the circuit element formed in a coil shape are arranged in different regions in plan view. It is also possible to reduce the area.
また別の態様によると、回路装置は、配線層を覆う保護層を備え、回路素子は、配線層を覆う保護層に対して、非導電性の接着層を介して設けられる。 According to another aspect, the circuit device includes a protective layer that covers the wiring layer, and the circuit element is provided to the protective layer that covers the wiring layer via a non-conductive adhesive layer.
誘電体層の他方の面において、誘電体層を介して配線パターンと対向する位置に設けられた別の回路素子をさらに備えてもよい。あるいは、誘電体層の他方の面に設けられ、コイル状に形成された配線パターンを有する別の配線層と、別の配線層における配線パターンを重畳する位置に設けられ、別の配線層における配線パターンの外縁を越えた位置に外縁をもつ別の回路素子と、をさらに備えてもよい。この場合、配線パターンの両方の面が回路素子によって挟まれるので、配線パターンからの電磁界の漏洩を両方の面において抑制できる。 On the other surface of the dielectric layer, another circuit element provided at a position facing the wiring pattern via the dielectric layer may be further provided. Alternatively, another wiring layer provided on the other surface of the dielectric layer and having a wiring pattern formed in a coil shape is provided at a position where the wiring pattern in another wiring layer is superimposed, and wiring in another wiring layer is provided. Another circuit element having an outer edge at a position beyond the outer edge of the pattern may be further provided. In this case, since both surfaces of the wiring pattern are sandwiched between circuit elements, leakage of the electromagnetic field from the wiring pattern can be suppressed on both surfaces.
さらに別の態様によると、回路装置は、誘電体層の他方の面に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ導体パターンを有する第1導体層をさらに備える。導体パターンは、導体層と記載されてもよい。回路装置がボード等に実装されるとき、導体パターンは、接地されたグランド層として機能してもよい。第1導体層、誘電体層、配線層、及び回路素子は積層構造となる。なお、導体パターンの外縁は、配線パターンおよび回路素子の外縁と同様、積層方向に垂直な平面を基準に定められる。この態様によると、回路素子によって、誘電体層の一方の面への、配線パターンで発生する電磁界の漏洩を抑制できるだけでなく、導体パターンによって、誘電体層の他方の面への、配線パターンで発生する電磁界の漏洩も遮蔽できる。 According to still another aspect, the circuit device further includes a first conductor layer provided on the other surface of the dielectric layer and having a conductor pattern having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer. The conductor pattern may be described as a conductor layer. When the circuit device is mounted on a board or the like, the conductor pattern may function as a grounded ground layer. The first conductor layer, dielectric layer, wiring layer, and circuit element have a laminated structure. The outer edge of the conductor pattern is determined based on a plane perpendicular to the stacking direction, like the outer edges of the wiring pattern and the circuit element. According to this aspect, the circuit element can not only suppress leakage of the electromagnetic field generated in the wiring pattern to one surface of the dielectric layer, but also the wiring pattern to the other surface of the dielectric layer by the conductor pattern. The leakage of the electromagnetic field generated by can be shielded.
配線パターンは、スパイラル状に形成された第1配線パターンと、スパイラル状に形成された第2配線パターンであってもよい。誘電体層は、第1配線パターンおよび第2配線パターンのそれぞれに電気的に接続する第1ビアおよび第2ビアを有してもよい。第1導体層は、第1ビアおよび第2ビアを電気的に接続するブリッジ線路と、ブリッジ線路の周囲に設けられて、第1配線層における第1配線パターンおよび第2配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有してもよい。第1配線パターンの中心および第2配線パターンの中心を結ぶ方向を第1の方向とし、第1の方向と垂直な方向を第2の方向とした場合、第1配線パターンの外縁および第2配線パターンの外縁の第1の方向に沿った長さは、その外縁の第2の方向に沿った長さより短くてもよい。この場合、第1ビアおよび第2ビアの間の距離を短くすることができ、ブリッジ線路の長さを短くできるため、ブリッジ線路からの電磁界の漏洩を抑制できる。 The wiring pattern may be a first wiring pattern formed in a spiral shape and a second wiring pattern formed in a spiral shape. The dielectric layer may have a first via and a second via that are electrically connected to the first wiring pattern and the second wiring pattern, respectively. The first conductor layer is provided around the bridge line that electrically connects the first via and the second via and beyond the outer edge of the first wiring pattern and the second wiring pattern in the first wiring layer. And a conductor pattern having an outer edge at a certain position. When the direction connecting the center of the first wiring pattern and the center of the second wiring pattern is the first direction and the direction perpendicular to the first direction is the second direction, the outer edge of the first wiring pattern and the second wiring The length of the outer edge of the pattern along the first direction may be shorter than the length of the outer edge along the second direction. In this case, since the distance between the first via and the second via can be shortened and the length of the bridge line can be shortened, leakage of the electromagnetic field from the bridge line can be suppressed.
さらに別の態様によると、回路装置は、回路素子を封止する封止樹脂をさらに備えてもよい。この態様によると、配線パターンからの電磁界が回路素子を通過したとしても、大気(空気)と比べて高い誘電率を有する封止樹脂が覆っているので、封止樹脂が存在しない場合に比べて、配線パターンから発生する電磁界の漏洩をさらに抑制できる。 According to still another aspect, the circuit device may further include a sealing resin that seals the circuit element. According to this aspect, even when the electromagnetic field from the wiring pattern passes through the circuit element, the sealing resin having a higher dielectric constant than the atmosphere (air) is covered, so that the sealing resin is not present. Thus, leakage of the electromagnetic field generated from the wiring pattern can be further suppressed.
さらに別の態様によると、回路素子は、配線パターンを重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁をもつ第1の回路素子と、任意の位置に外縁をもつ第2の回路素子とを重畳して構成されている。この態様によると、第1の回路素子が、配線層における配線パターンの外縁を越えた位置に外縁を有し、発生した電磁界が上方に漏れる量を低減するのに加え、第2の回路素子が、配線層における配線パターンを覆う部分に対応して、発生した電磁界が上方に漏れる量を低減するので、回路装置全体では、発生した電磁界が上方に漏れる量をより低減することが可能となる。 According to still another aspect, the circuit element is provided at a position where the wiring pattern is overlapped, and the first circuit element having the outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer and the outer edge at an arbitrary position. The second circuit element is configured to overlap. According to this aspect, the first circuit element has the outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer, and in addition to reducing the amount of the generated electromagnetic field leaking upward, the second circuit element However, since the amount of the generated electromagnetic field leaks upward corresponding to the portion of the wiring layer covering the wiring pattern, the amount of the generated electromagnetic field leaks upward can be further reduced in the entire circuit device. It becomes.
さらに上記態様では、第2の回路素子は、第1の回路素子を重畳する位置に設けられ、配線層における配線パターンの外縁を越えた位置に外縁を有し、且つ、第1の回路素子の外縁の内側に配置されていることが好ましい。このようにすることで、2つの回路素子が配線パターンに重畳して一方の面を全て覆うために、配線パターンからの電磁界が1つ目の回路素子を通過したとしても、2つ目の回路素子がさらに覆っているので、回路素子が1つの場合に比べて、配線パターンから発生する電磁界の漏洩をさらに効果的に抑制できる。 Further, in the above aspect, the second circuit element is provided at a position where the first circuit element is superimposed, has an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer, and It is preferable that it is arranged inside the outer edge. In this way, even if the electromagnetic field from the wiring pattern passes through the first circuit element because the two circuit elements overlap with the wiring pattern and cover one surface, the second circuit element passes through the first circuit element. Since the circuit element is further covered, the leakage of the electromagnetic field generated from the wiring pattern can be more effectively suppressed as compared with the case where there is only one circuit element.
また、配線パターンと2つの回路素子が積層構造(重畳構造)となるため、コイル状に形成された配線パターンと2つの回路素子を平面的に見て異なる領域に配置していた場合に比べて、回路装置の面積を小型化することも可能となる。 In addition, since the wiring pattern and the two circuit elements have a laminated structure (superposition structure), compared to the case where the wiring pattern formed in a coil shape and the two circuit elements are arranged in different regions in plan view. In addition, the area of the circuit device can be reduced.
これらの結果、電磁的な干渉を受けずに、発振回路において発振周波数を固定することができ、実装使用時の状態に依らない性能の安定した回路装置を提供することができる。 As a result, the oscillation frequency can be fixed in the oscillation circuit without receiving electromagnetic interference, and a circuit device with stable performance independent of the state during mounting can be provided.
本発明によれば、コイルパターンからの電磁界の漏洩を抑制し、小型化の要求に即した回路装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the leakage of the electromagnetic field from a coil pattern can be suppressed, and the circuit apparatus which met the request | requirement of size reduction can be provided.
以下、本発明を具現化した実施形態について図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また、本明細書において、「上」方向とは、誘電体層に対して、配線層および回路素子が存在する方向が上であると規定している。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. Further, in the present specification, the “upward” direction defines that the direction in which the wiring layer and the circuit element exist is upward with respect to the dielectric layer.
(第1実施形態)
図1は、本発明の第1実施例にかかるFMチューナ装置の発振回路の回路図を示す。発振回路10は、高周波発振用の第1MOSトランジスタ20、第2MOSトランジスタ22と、LC共振回路を構成する第1インダクタ12および第1可変容量16と、第2インダクタ14および第2可変容量18のLC回路は、ブリッジ線路30を介して直列に接続される。制御電圧入力端子4から印加する電圧を制御することで、第1可変容量16および第2可変容量18の容量を変化させる。これにより、出力端子6および出力端子8から出力される発振周波数を可変にできる。出力端子6に至るノードをノードA、制御電圧入力端子4に至るノードをノードB、出力端子8に至るノードをノードCとする。
(First embodiment)
FIG. 1 is a circuit diagram of an oscillation circuit of an FM tuner device according to a first embodiment of the present invention. The
本第1実施例の発振回路10において、第1インダクタ12および第2インダクタ14と、これらを接続するブリッジ線路30は、ICチップ(回路素子)を搭載する回路基板に作り込まれる。本第1実施例の回路基板は、複数の配線層を有して構成され、本明細書では、第1インダクタ12および第2インダクタ14が形成される層を「配線層」、ブリッジ線路30および後述する導体パターン50が形成される層を「第1導体層」と呼ぶ。配線層と第1導体層の間には、誘電体層が設けられる。なお、第1可変容量16や第2可変容量18などの他の構成は、ICチップ(回路素子)にて形成されてもよい。ICチップ(回路素子)および回路基板は、ICパッケージ(回路装置)を構成する。
In the
図2は、配線層と第1導体層の関係を概念的に示す図である。配線層110および第1導体層120は、回路基板100に構成される。配線層110において、第1インダクタ12および第2インダクタ14が、並んで設けられる。第1インダクタ12は、スパイラル状に形成された第1配線パターンとして構成され、同様に第2インダクタ14もスパイラル状に形成された第2配線パターンとして構成される。第1配線パターンおよび第2配
線パターンは、ともに同一の特性を有して構成され、ここでは左右対称となるパターンをとる。したがって、第1配線パターンおよび第2配線パターンにおける配線の巻数、配線幅、また配線間の距離は等しく、インダクタ特性は同一である。
FIG. 2 is a diagram conceptually showing the relationship between the wiring layer and the first conductor layer. The
第1配線パターンの第1端部32は、第1インダクタ12の中心部に位置する。同様に、第2配線パターンの第2端部34は、第2インダクタ14の中心部に位置する。第1導体層120において、ブリッジ線路30は、第1端部32および第2端部34を結線する。既述したように、配線層110と第1導体層120との間には誘電体層(図示せず)が存在し、その誘電体層において、第1端部32および第2端部34が存在する位置にビアを形成することで、第1端部32を、ブリッジ線路30における第1接点36に電気的に接続し、また第2端部34を、ブリッジ線路30における第2接点38に電気的に接続する。
The
また第1導体層120において、導体パターン50がブリッジ線路30の周囲に設けられる。導体パターン50は、第1インダクタ12の第1配線パターンおよび第2インダクタ14の第2配線パターンの外縁を越えた位置に外縁をもつ。なお、第1配線パターンおよび第2配線パターンの外縁とは、第1配線パターンと第2配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本第1実施例において、導体パターン50の外周は、第1配線パターンおよび第2配線パターンの外周枠より広く設定される。
In the
図3は、第1インダクタ、第2インダクタ、及びブリッジ線路の関係を概念的に示す図である。回路基板100において、ブリッジ線路30が、第1インダクタ12における第1端部32と第2インダクタ14における第2端部34とを電気的に接続する。
FIG. 3 is a diagram conceptually showing the relationship between the first inductor, the second inductor, and the bridge line. In the
図4は、第1実施例におけるICパッケージ(回路装置)の断面構造を示す。この断面構造は、図3における回路基板100のA−A断面に相当する。ICパッケージ(回路装置)1は、ICチップ(回路素子)60および回路基板100を備える。ICチップ60は、回路基板100に取り付けられる。回路基板100上に非導電性のダイアタッチシート(接着層)64が接着され、ダイアタッチシート64上にICチップ60が固定される。ICチップ60は、封止樹脂62により保護される。また、図示は省略したが、ICチップ60は、たとえば、ワイヤボンディングなどによって、配線層110との間で電気的に接続される。
FIG. 4 shows a cross-sectional structure of the IC package (circuit device) in the first embodiment. This cross-sectional structure corresponds to the AA cross section of the
回路装置1は、上層から、封止樹脂62、ICチップ60、ダイアタッチシート64、コーティング層(保護層)112、配線層110、誘電体層115、第1導体層120、コーティング層118を有して構成される。配線層110には、第1インダクタ12が形成されており、誘電体層115に設けられた第1ビア70が、第1インダクタ12の第1端部32に電気的に接続している。第1ビア70の他端は、ブリッジ線路30の第1接点36に電気的に接続している。
The
ICチップ60は、配線層110における第1インダクタ12の配線パターンの外縁を越えた位置に外縁を有している。なお、第1配線パターンおよび第2配線パターンの外縁とは、第1配線パターンと第2配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本第1実施例において、ICチップ60の外周は、第1配線パターンおよび第2配線パターンの外周枠より広く設定される。すなわち、第1インダクタ12の第1配線パターンの上層には、ICチップ60が存在するように構成する。これにより、封止樹脂62の誘電率約4と比べて高い誘電率を有するICチップ60が、第1インダクタ12の配線パターンを覆うために、第1インダクタ12からの電磁界の漏れをICチップ60において吸収し、閉じ込めることが可能となる。なお、ICチップは、LSIチップに代表される半導体素子、特にシリコン基板、SiGe基板もしくはGaAs基板の上に素子を形成した半導体素子、あるいはAl2O3基板の上に受動回路素子を形成した受動素子であり、ICチップの大部分が基板材料で占めるため、ICチップの誘電率は基板材料とほぼ同じ12〜13程度となる。
The
本第1実施例のICパッケージ1においては、ICチップ60において電磁界の漏洩を抑制するため、第1インダクタ12の配線パターンとICチップ60の他に別途接地導体層などを設けて電磁界の漏洩を抑制する必要がない。配線層数を1層削減することができるため、ICパッケージ1の製造工程が容易になるとともに、ICパッケージ1の薄型化を実現することが可能となる。また、第1インダクタ12の配線パターンとICチップ60が積層構造となるため、第1インダクタ12の配線パターンとICチップ60を平面的に異なる領域に配置した場合に比べて、ICパッケージの面積を小型化することも可能となる。また、ICチップ60の下側の面、すなわち裏面がグラウンド層である場合、そのグラウンド層においても第1インダクタ12からの電磁界の漏れを遮蔽することが可能となり、ICチップ60において、電磁界の漏洩がより効果的に抑制される。また、配線パターンと回路素子との間には、保護層と接着層のみとなり、配線パターンからの電磁界の漏洩が他の配線層に及ぼすことなく、回路素子によって、配線パターンからの電磁界の漏洩を効果的に遮蔽することができる。
In the
第1導体層120において、ブリッジ線路30と導体パターン50とが形成される。導体パターン50は、配線層110における第1インダクタ12の配線パターンの外縁を越えた位置に外縁を有している。すなわち、第1インダクタ12の第1配線パターンの下層には、導体パターン50が存在するように構成する。これにより、第1インダクタ12からの電磁界の漏れを導体パターン50において遮蔽することが可能となる。本第1実施例の回路基板100においては、導体パターン50において電磁界の漏洩を抑制するため、第1導体層120の他に別途接地導体層などを設けて電磁界の漏洩を抑制する必要がない。配線層が2段構造ですむため、回路基板100の製造工程が容易になるとともに、回路基板100の薄型化を実現することが可能となる。FMチューナ用のICパッケージ1においては、第1インダクタ12および第2インダクタ14が大きな面積をもつため、発生する電磁界も広範囲に広がり、外部の影響を受けやすい。第1導体層120は、本来、ブリッジ線路30を形成するための役割しか有していないが、第1インダクタ12および第2インダクタ14に対応する位置に導体パターン50を形成して電磁界の影響を抑制することは、製造コスト的に非常にメリットが高い。
In the
図5は、ICパッケージ(回路装置)の断面構造を示す。この断面構造は、図3におけるB−B断面に相当する。誘電体層115において、第1インダクタ12における第1端部32とブリッジ線路30における第1接点36とを電気的に接続する第1ビア70が設けられ、また第2インダクタ14における第2端部34とブリッジ線路30における第2接点38とを電気的に接続する第2ビア72が設けられる。これによりブリッジ線路30は、第1インダクタ12と第2インダクタ14とを結線する。
FIG. 5 shows a cross-sectional structure of an IC package (circuit device). This cross-sectional structure corresponds to the BB cross section in FIG. The
ICチップ60を、第1インダクタ12および第2インダクタ14の配線パターンを包含するように大きく形成することで、第1インダクタ12および第2インダクタ14において発生する電磁界が保護層112から上方に漏れる量を低減できる。これにより、ICパッケージ1をボードに取り付け、さらにそのボードを電子機器に組み込んだときであっても、電子機器において近接して配置される別のボードに形成された配線ないしは回路からの影響を抑制できるため、発振回路10が安定して周波数を発振できる。
By forming the
導体パターン50を、第1インダクタ12および第2インダクタ14の配線パターンを包含するように大きく形成することで、第1インダクタ12および第2インダクタ14において発生する電磁界がコーティング層118から下方に漏れる量を低減できる。これにより、ICパッケージ1をボードに取り付けたときであっても、ボードの配線ないしは回路からの影響を抑制できるため、発振回路10が安定して周波数を発振できる。
By forming the
本第1実施例の回路基板100においては、ブリッジ線路30が、導体パターン50が周囲に設けられることでコプレナー線路として機能する。これにより、ブリッジ線路30において発生する電磁界を、導体パターン50に吸収させることができる。なお、コプレナー線路の特性インピーダンスは、第1インダクタ12の特性インピーダンスよりも低く設定されるこ
とが好ましい。なお、既述したように、第1インダクタ12および第2インダクタ14は左右対称の同一構造を有して構成されている。コプレナー線路の特性インピーダンスを低くすることで、発振回路10の安定動作を保障できる。
In the
(第1実施形態の変形例)
第1実施形態の変形例として、図6に、図2に示した配線層と第1導体層の関係の別の例を示す。配線層110および第1導体層120は、回路基板100に構成され、配線層110において、第1インダクタ12および第2インダクタ14が、並んで設けられる。第1端部32と第1接点36はビアで接続され、また第2端部34と第2接点38もビアで接続される。第1導体層120において、ブリッジ線路30は、第1端部32および第2端部34を結線する。
(Modification of the first embodiment)
As a modification of the first embodiment, FIG. 6 shows another example of the relationship between the wiring layer and the first conductor layer shown in FIG. The
この変形例においては、第1導体層120において、ブリッジ線路30における第3接点39と、配線層110における接点33とを接続するビアを形成する。これにより、制御電圧入力端子4に接続するノードBを、配線層110上に構成することが可能となる。既述したように、第1インダクタ12および第2インダクタ14が左右対称構造に形成されるため、第3接点39は、第1接点36および第2接点38の中点に形成され、また接点33も、第1端部32および第2端部34の中点に形成されることが好ましい。
In this modification, vias that connect the
ノードBに到達する線路を配線層110に配置することで、実装時にボード側に位置する第1導体層120にて露出する線路を減らすことができる。これにより、回路基板100の外部に漏洩する電磁界を低減でき、また回路基板100の外部から受ける電磁界の影響を低減できる。
By arranging the line reaching the node B in the
図7は、図2に示した配線層と第1導体層の関係のさらに別の例を示す。この変形例の回路基板100において、図2と異なる点は、2つである。1つは、第1インダクタ12および第2インダクタ14の外縁が、横方向が縦方向より短い方形形状である点である。横方向とは、図7において第1端部32および第2端部34を結ぶ方向である。縦方向は、横方向と垂直な方向である。第1インダクタ12および第2インダクタ14の外縁を、横方向が縦方向より短い方形形状とすることで、正方形形状の場合と比較して、第1ビア70および第2ビア72の間の距離を短くすることができ、ブリッジ線路30の長さを短くできるため、ブリッジ線路30からの電磁界の漏洩をさらに抑制できる。また、第1端部32および第2端部34の位置を縦方向に動かすスペースができるため、第1端部32および第2端部34の縦方向の位置を調整することで、第1インダクタ12および第2インダクタ14のインダクタ値を調整することができる。異なる点のもうひとつは、第1端部32および第2端部34の位置が、第1インダクタ12および第2インダクタ14の中心位置より下方にある点である。この場合、ブリッジ線路30のノードBに至る長さを短くできるため、ブリッジ線路30からの電磁界の漏洩をさらに抑制できる。
FIG. 7 shows still another example of the relationship between the wiring layer and the first conductor layer shown in FIG. In the
図8は、図7に示した配線層と第1導体層の関係の別の例を示す。この変形例においては、図6の場合と同様に、制御電圧入力端子4に接続するノードBを、配線層110上に構成しているので、実装時にボード側に位置する第1導体層120にて露出する線路を減らすことができる。これにより、回路基板100の外部に漏洩する電磁界を低減でき、また回路基板100の外部から受ける電磁界の影響を低減できる。
FIG. 8 shows another example of the relationship between the wiring layer and the first conductor layer shown in FIG. In this modified example, since the node B connected to the control
(第2実施形態)
図9は、第2実施例におけるICパッケージ(回路装置)の断面構造を示す。第1実施例と異なる箇所は、コイルパターンがスパイラル形状からミアンダ形状になったこと、第1導体層にて露出するブリッジ線路がなくなったことである。それ以外については、第1実施例と同様である。
(Second Embodiment)
FIG. 9 shows a cross-sectional structure of an IC package (circuit device) in the second embodiment. The difference from the first embodiment is that the coil pattern is changed from a spiral shape to a meander shape, and there is no bridge line exposed in the first conductor layer. The rest is the same as in the first embodiment.
第2実施例のICパッケージ(回路装置)1Aは、上層から、封止樹脂62、ICチップ60、ダイアタッチシート64、コーティング層(保護層)112、配線層110A、誘電体層115、第1導体層120A、コーティング層118を有して構成される。配線層110Aには、ミアンダ形状の第3インダクタ12Aが形成されている。
The IC package (circuit device) 1A according to the second embodiment includes a sealing
ICチップ60は、配線層110Aにおける第3インダクタ12Aの配線パターンの外縁を越えた位置に外縁を有している。すなわち、第3インダクタ12Aの第3配線パターンの上層には、ICチップ60が存在するように構成する。これにより、封止樹脂62の誘電率約4と比べて高い誘電率を有するICチップ60が、第3インダクタ12Aの配線パターンを覆うために、第3インダクタ12Aからの電磁界の漏れをICチップ60において吸収し、閉じ込めることが可能となる。また第1実施例と同様に、第2実施例においても配線層数を1層削減することができるため、ICパッケージ1Aの製造工程が容易になるとともに、ICパッケージ1Aの薄型化を実現することが可能となる。また、第3インダクタ12Aの配線パターンとICチップ60が積層構造となるため、第3インダクタ12Aの配線パターンとICチップ60を平面的に異なる領域に配置した場合に比べて、ICパッケージの面積を小型化することも可能となる。
The
第2実施例においては、導体パターン50は、第3インダクタ12Aの第3配線パターンの外縁を越えた位置に外縁をもち、ミアンダ形状のコイルパターンは、ボードに実装される側の面が導体パターン50で全面被覆されるため、コイルパターンからの電磁界の漏洩を遮蔽することができる。これにより、ICパッケージ1Aの外部に漏洩する電磁界を低減でき、また逆に外部から受ける電磁界の影響を低減できる。
In the second embodiment, the
図10は、コイルパターン上にICチップを搭載したときの電磁界漏洩のシミュレーション結果を示す図である。図10(a)は、ICチップ60を搭載しない場合の電解分布を示し、図10(b)は、ICチップ60を搭載した場合の電解分布を示す。このシミュレーション結果により、ICチップ60を搭載した方が、電磁界の漏洩を遮蔽する効果が大きいことが分かる。
FIG. 10 is a diagram showing a simulation result of electromagnetic field leakage when an IC chip is mounted on a coil pattern. FIG. 10A shows the electrolysis distribution when the
(第3実施形態)
図11および図12は、第3実施例におけるICパッケージ(回路装置)の断面構造を示す。図11の断面構造は、図3におけるA−A断面に相当し、図12の断面構造は、図3におけるB−B断面に相当する。第1実施例と異なる箇所は、ICチップ60が、ICチップ60Bと、ICチップ60Bの外縁の内側に位置するICチップ60Aの2つ回路素子から構成されるようになったことである。それ以外については、第1実施例と同様である。
(Third embodiment)
11 and 12 show a cross-sectional structure of an IC package (circuit device) in the third embodiment. 11 corresponds to the AA cross section in FIG. 3, and the cross sectional structure in FIG. 12 corresponds to the BB cross section in FIG. The difference from the first embodiment is that the
第3実施例のICパッケージ(回路装置)1Bは、上層から、封止樹脂62、ICチップ60A、ダイアタッチシート64A、ICチップ60B、ダイアタッチシート64B、コーティング層(保護層)112、配線層110、誘電体層115、第1導体層120、コーティング層118を有して構成される。尚、ICチップ60Aは、ICチップ60B上に非導電性のダイアタッチシート(接着層)64Aが接着され、ダイアタッチシート64A上にICチップ60Aが固定されている。また、ICチップ60AとICチップ60Bは、例えば、ワイヤボンディングなどの金属配線(図示せず)によって、配線層110との間または相互のICチップ間で電気的に接続されている。
The IC package (circuit device) 1B of the third embodiment includes, from the upper layer, a sealing
ICチップ60AおよびICチップ60Bの外周は、いずれも配線層110における第1インダクタ12および第2インダクタ14の配線パターンの外周枠より広く設定される。すなわち、第1インダクタ12および第2インダクタ14の配線パターンの上層には、ICチップ60AおよびICチップ60Bが存在するように構成される。これにより、第1インダクタ12および第2インダクタ14の配線パターンからの電磁界がICチップ60Bを通過したとしても、ICチップ60Aがさらに配線パターンを覆っているので、ICチップ60Bのみの場合に比べ、配線パターンから発生する電磁界の漏洩をさらに効果的に低減できる。また、配線パターンと2つのICチップ60A,60Bが積層構造(重畳構造)となるため、第1インダクタ12および第2インダクタ14の配線パターンと2つのICチップ60A,60Bを平面的に見て異なる領域に配置していた場合に比べて、ICパッケージ(回路装置)1Bの面積をさらに小型化することが可能となる。
The outer periphery of each of the
なお、ICチップ60AおよびICチップ60Bは、ICチップ60と同様、LSIチップに代表される半導体素子、特にシリコン基板、SiGe基板もしくはGaAs基板の上に素子を形成した半導体素子、あるいはAl2O3基板の上に受動回路素子を形成した受動素子であり、ICチップの大部分が基板材料で占めるため、ICチップの誘電率は基板材料とほぼ同じ12〜13程度となる。
The
(第4実施形態)
図13は、第4実施例におけるICパッケージ(回路装置)の断面構造を示す。この断面構造は、図3におけるB−B断面に相当する。ICパッケージ1は、上層から、封止樹脂62、ICチップ60、ダイアタッチシート64、コーティング層(保護層)112、配線層110、誘電体層115、第1導体層120、コーティング層118、ダイアタッチシート164、ICチップ160、ダイアタッチシート166、誘電体層215を有して構成される。第4実施例では、誘電体層115はインタポーザとして機能する。図13において、封止樹脂62からコーティング層118までの構成は、後述するように第1導体層120においてブリッジ線路の周囲の導体パターン50がなくなった点を除いて、図5と同様である。以下、異なるところを中心に説明する。
(Fourth embodiment)
FIG. 13 shows a sectional structure of an IC package (circuit device) in the fourth embodiment. This cross-sectional structure corresponds to the BB cross section in FIG. The
誘電体層215上にダイアタッチシート166が接着される。ダイアタッチシート166上にICチップ160が固定される。ICチップ160上にさらにダイアタッチシート164が接着される。ダイアタッチシート164上に、上述のICチップ60からコーティング層118までの構成が接着される。また、図示は省略したが、ICチップ60およびICチップ160は、たとえば、ワイヤボンディングなどによって、配線層110との間または相互のICチップ間で電気的に接続される。また、誘電体層215は、誘電体層115と同様に、片面あるいは両面において配線層や導体層を有してしてもよいが、図13ではそれらを省略している。
A die attach
ICチップ160は、配線層110における第1インダクタ12および第2インダクタ14の配線パターンの外縁を越えた位置に外縁を有している。したがって、本第4実施例において、ICチップ160の外周は、第1配線パターンおよび第2配線パターンの外周枠より広く設定される。すなわち、第1インダクタ12の第1配線パターンの下層には、ICチップ160が存在するように構成する。これにより、第1インダクタ12および第2インダクタ14の配線パターンの下層は、ICチップ160にて覆われる。また、既述のように、第1インダクタ12および第2インダクタ14の配線パターンの上層は、ICチップ60にて覆われる。
The
第4実施例のICパッケージ1によれば、ICチップ60により第1インダクタ12および第2インダクタ14から上側への電磁界の漏れが抑制され、ICチップ160により第1インダクタ12および第2インダクタ14から下側への電磁界の漏れを抑制される。したがって、第1インダクタ12および第2インダクタ14から下側への電磁界の漏れを抑制するための導体パターン50を設ける必要がなくなり、ICパッケージの製造工程が容易になる。また、第1インダクタ12および第2インダクタ14の配線パターンとICチップ60およびICチップ160が積層構造となるため、それらを平面的に異なる領域に配置した場合に比べて、ICパッケージの面積を小型にできる。また、ICチップ60およびICチップ160の下側の面、すなわち裏面がグラウンド層である場合、そのグラウンド層においても第1インダクタ12および第2インダクタ14からの電磁界の漏れを遮蔽することが可能となり、ICチップ60およびICチップ160において電磁界の漏洩がより効果的に抑制される。
According to the
(第5実施形態)
図14は、第5実施例におけるICパッケージ(回路装置)の断面構造を示す。この断面構造は、図3におけるB−B断面に相当する。図14において、図13と異なるところは主に、コイルパターンがスパイラル形状からミアンダ形状になった点、2つのミアンダ形状のコイルパターンの一方が配線層110に設けられ、他方が第1導体層120に設けられている点である。以下、異なるところを中心に説明する。
(Fifth embodiment)
FIG. 14 shows a cross-sectional structure of an IC package (circuit device) in the fifth embodiment. This cross-sectional structure corresponds to the BB cross section in FIG. 14 differs from FIG. 13 mainly in that the coil pattern is changed from a spiral shape to a meander shape, one of the two meander-shaped coil patterns is provided on the
配線層110には、ミアンダ形状のコイルパターンの第3インダクタ12Aが形成されている。第1導体層120には、ミアンダ形状のコイルパターンの第4インダクタ14Aが形成されている。図13で述べたように、コイルパターンから下側への電磁界の漏れは、ICチップ160により抑制されるため、第1導体層120において導体パターン50を設ける必要がない。したがって、第1導体層120において第4インダクタ14Aを形成することができ、第3インダクタ12Aおよび第4インダクタ14Aの双方を配線層110に形成する場合と比較して、さらにICパッケージの面積を小型にできる。
In the
以上、本発明の各実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 In the above, it demonstrated based on each Example of this invention. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to the combination of each component and each processing process, and such modifications are also within the scope of the present invention. .
特に実施例1においては、FMチューナ用のICパッケージ(回路装置)1について説明したが、本発明のICパッケージ1は、他の用途に利用してもよい。例えば、本発明の
ICパッケージ1は、TVチューナ用に利用することも可能であり、また無線タグに利用することも可能である。ICパッケージ1を構成する回路基板100上には、ICチップだけでなく、受動部品などが搭載されていてもよい。実施例では2つの配線層を有する2層構造の回路基板100について説明したが、回路基板100は、3つ以上の配線層を有する積層構造を有して構成されることも可能である。また回路基板100はパッケージICの基礎となるだけでなく、モジュールやサブボードなどを構成してもよい。
In particular, in the first embodiment, the FM tuner IC package (circuit device) 1 has been described. However, the
実施例では、発振回路10の高周波発振用のトランジスタとして、MOSトランジスタを使用する例を説明したが、発振回路10の高周波発振用のトランジスタとしては、バイポーラトランジスタを使用することもできる。また、ブリッジ線路30は、各図に示されるような第1接点36および第2接点38、あるいは第1接点36、第2接点38および第3接点39を結ぶ直線状の最短配線には限定されない。ブリッジ線路30は、折れ線状あるいは曲線状の配線であってもよい。この場合、回路設計の自由度が増す。また、第1接点36および第2接点38、あるいは第1接点36、第2接点38および第3接点39の縦方向の位置は、各図に示したように一致する場合には限定されない。これらの縦方向の位置は、オフセットしてもよい(ずれていてもよい)。この場合、回路設計の自由度が増す。このことは、特に図7および図8のように第1インダクタ12および第2インダクタ14を長方形形状とした場合に顕著にいえる。
In the embodiment, an example in which a MOS transistor is used as the high-frequency oscillation transistor of the
また、スパイラル状に形成された第1配線パターンおよび第2配線パターンは、各図に示されるような方形の形状に限定されない。これらの配線パターンは、円状、楕円状あるいは任意の多角形の形状であってもよい。この場合、回路設計の自由度が増す。また、回路基板100には第1インダクタ12および第2インダクタ14の2つのコイルパターンが形成されている場合について説明したが、配線層110においては他の所定の配線パターンが形成されていてもよい。この場合であっても、誘電体層115には、所定の配線パターンが電気的に接続するビアが形成され、第1導体層120には、ビアに接続するブリッジ線路30と、配線層110における配線パターンの外縁を越えた位置に外縁をもつ導体パターン50が形成される。これにより、配線パターンから第1導体層120の下方に漏洩する電界量を低減できる。また、ブリッジ線路30がコプレナー線路として機能することで、ブリッジ線路30からの電磁界の漏洩量も低減することが可能となる。
Further, the first wiring pattern and the second wiring pattern formed in a spiral shape are not limited to a square shape as shown in each drawing. These wiring patterns may be circular, elliptical, or any polygonal shape. In this case, the degree of freedom in circuit design increases. Further, the case where two coil patterns of the
また、実施例では、ICチップ60をワイヤボンディングなどによって配線層110と電気的に接続する場合を説明したが、ICチップ60と配線層110とを電気的に接続する方法はこれに限定されない。たとえば、ICチップ60を配線層110にフリップチップ実装してもよい。この場合、ICパッケージ1の軽量化を図ることができる。また、ICパッケージ1の設計の自由度が増す。
In the embodiment, the case where the
また、実施例3においては、ICチップが2つとも配線層110における配線パターンの外縁を越えた位置に外縁を有している場合を説明したが、一方のICチップが、配線層110における配線パターンの外縁を越えた位置に外縁を有し、発生した電磁界が上方に漏れる量を低減するのに加え、もう一方のICチップが、配線層110における配線パターンを覆う部分に対応して、発生した電磁界が上方に漏れる量を低減するので、2つのICチップを重畳して備える回路装置全体1Bでは、発生した電磁界が上方に漏れる量をより低減することが可能となる。また、実施例4において、ICチップ160が、第1インダクタ12および第2インダクタ14の配線パターンの外縁を越えた位置に外縁を有する場合を説明したが、ICチップ160が第1インダクタ12および第2インダクタ14の配線パターンの外縁を越えた位置に外縁を有していない場合であっても、電磁界が下方に漏れる量を低減できる。
In the third embodiment, the case where both of the IC chips have the outer edge at a position beyond the outer edge of the wiring pattern in the
さらに、実施例3においては、ICチップ2つが重畳する場合について説明したが、ICチップは3つ以上であっても、その中の少なくとも1つのICチップが配線層110における配線パターンの外縁を越えた位置に外縁を有していればよい。
Furthermore, in the third embodiment, the case where two IC chips are overlapped has been described, but even if there are three or more IC chips, at least one of the IC chips exceeds the outer edge of the wiring pattern in the
さらに、各実施例においては、コイルパターンを備える回路装置の両側(上側、下側)への電磁界の漏洩を同時に遮蔽もしくは抑制する場合について説明したが、コイルパターンを備える回路装置の上側にICチップ60を配置すれば、少なくとも上側への電磁界の漏洩を抑制することができる。さらに、各実施例においては、コイルパターンの全面を覆うようにICチップ60を配置した場合について説明したが、コイルパターンの一部を覆うようにICチップ60を配置した場合でも、少なくともICチップ60によって覆われた部分では、コイルパターンからの電磁界の漏洩を抑制することができることはいうまでもない。
Furthermore, in each of the embodiments, a case has been described where electromagnetic field leakage to both sides (upper and lower sides) of a circuit device including a coil pattern is simultaneously shielded or suppressed. If the
1 ICパッケージ(回路装置)
10 発振回路
12 第1インダクタ
14 第2インダクタ
30 ブリッジ線路
32 第1端部
34 第2端部
50 導体パターン
60 ICチップ(回路素子)
62 封止樹脂
64 ダイアタッチシート(接着層)
70 第1ビア
72 第2ビア
100 回路基板
110 配線層
112 保護層
115 誘電体層
120 第1導体層
1 IC package (circuit equipment)
DESCRIPTION OF
62
70 First via 72 Second via 100
Claims (4)
回路基板を構成し、前記誘電体層の上面に設けられ、コイル状に形成された第1インダクタおよびコイル状に形成された第2インダクタから成る配線パターンを有する配線層と、
前記回路基板の前記配線パターンの上面にて重畳する位置に設けられ、前記配線層における前記配線パターンの外縁を越えた位置に外縁をもち、前記配線パターンとボンディングワイヤにて電気的に接続されるICチップから成る回路素子と、
回路基板を構成し、前記誘電体層の下方の面に設けられ、前記第1インダクタの中心部分の第1端部と前記第2インダクタの中心部分の第2端部とを結線するブリッジ線路の周囲に設けられ、前記配線層における配線パターンの外縁を越えた位置に外縁をもつ導体パターンであるグランド層と、
前記回路基板の前記回路素子を保護する封止樹脂とを有する第1導体層をさらに備えることを特徴とした回路装置。 A dielectric layer constituting the circuit board ;
Constitute a circuit board, wherein provided in the upper surface of the dielectric layer, a wiring layer having a wiring pattern consisting of a second inductor formed in the first inductor and the coiled formed in a coil shape,
Provided at a position overlapping the upper surface of the wiring pattern of the circuit board, has an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer, and is electrically connected to the wiring pattern by a bonding wire. a circuit element Ru consists IC chip,
Constitute a circuit board, wherein a surface on the lower side of the dielectric layer, bridging connection and a second end of the central portion of the second inductor and the first end of the central portion of the first inductor line And a ground layer that is a conductor pattern having an outer edge at a position beyond the outer edge of the wiring pattern in the wiring layer,
A circuit device further comprising a first conductor layer having a sealing resin for protecting the circuit element of the circuit board .
前記別の配線層における前記配線パターンを重畳する位置に設けられ、前記別の配線層における前記配線パターンの外縁を越えた位置に外縁をもつ別の回路素子と、
をさらに備えることを特徴とした請求項1または2に記載の回路装置。 Another wiring layer provided on the other surface of the dielectric layer and having a wiring pattern formed in a coil shape;
Another circuit element provided at a position overlapping the wiring pattern in the other wiring layer, and having an outer edge at a position beyond the outer edge of the wiring pattern in the other wiring layer;
The circuit device according to claim 1, further comprising:
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346371A JP5207587B2 (en) | 2005-02-18 | 2005-11-30 | Circuit equipment |
US11/336,091 US7750434B2 (en) | 2005-01-31 | 2006-01-20 | Circuit substrate structure and circuit apparatus |
CN200610004551.0A CN1825579B (en) | 2005-01-31 | 2006-01-27 | Circuit substrate structure and circuit apparatus |
CN201010194363.5A CN101924091B (en) | 2005-01-31 | 2006-01-27 | Circuit apparatus |
US12/789,341 US8110895B2 (en) | 2005-01-31 | 2010-05-27 | Circuit substrate structure and circuit apparatus |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005041522 | 2005-02-18 | ||
JP2005041522 | 2005-02-18 | ||
JP2005220415 | 2005-07-29 | ||
JP2005220415 | 2005-07-29 | ||
JP2005346371A JP5207587B2 (en) | 2005-02-18 | 2005-11-30 | Circuit equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059859A JP2007059859A (en) | 2007-03-08 |
JP5207587B2 true JP5207587B2 (en) | 2013-06-12 |
Family
ID=37923037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005346371A Expired - Fee Related JP5207587B2 (en) | 2005-01-31 | 2005-11-30 | Circuit equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207587B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102549661B (en) * | 2009-10-21 | 2013-10-09 | 松下电器产业株式会社 | Sound processing apparatus, sound processing method and hearing aid |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033395A (en) * | 1989-05-31 | 1991-01-09 | Taiyo Yuden Co Ltd | Ceramic multilayer interconnection board |
JP3792635B2 (en) * | 2001-12-14 | 2006-07-05 | 富士通株式会社 | Electronic equipment |
JP4305944B2 (en) * | 2003-04-08 | 2009-07-29 | 日本電気株式会社 | Circuit board |
JP4202902B2 (en) * | 2003-12-24 | 2008-12-24 | 太陽誘電株式会社 | LAMINATED SUBSTRATE, METHOD FOR DESIGNING MULTIPLE TYPES OF MULTILAYER SUBSTRATES, AND SINTERED LAMINATED SUBSTRATE |
-
2005
- 2005-11-30 JP JP2005346371A patent/JP5207587B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102549661B (en) * | 2009-10-21 | 2013-10-09 | 松下电器产业株式会社 | Sound processing apparatus, sound processing method and hearing aid |
Also Published As
Publication number | Publication date |
---|---|
JP2007059859A (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8110895B2 (en) | Circuit substrate structure and circuit apparatus | |
US5382829A (en) | Packaged microwave semiconductor device | |
US9666352B2 (en) | Inductor bridge and electronic device | |
WO2009082003A1 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
US20080012097A1 (en) | Semiconductor device and wireless device using the semiconductor device | |
JP2004296613A (en) | Semiconductor device | |
JP6132692B2 (en) | Antenna device | |
US11057997B2 (en) | High-frequency module | |
JP4972306B2 (en) | Semiconductor device and circuit device | |
KR100475477B1 (en) | Inductance element and semiconductor device | |
CN111599799B (en) | Integrated circuit | |
JP5172311B2 (en) | Semiconductor module and portable device | |
JP6102770B2 (en) | High frequency module | |
US20120248585A1 (en) | Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same | |
US11127686B2 (en) | Radio-frequency module and communication device | |
JP5207587B2 (en) | Circuit equipment | |
US20230253341A1 (en) | Circuit module | |
US20230230951A1 (en) | Circuit module | |
US9609742B2 (en) | Electrical characteristics of package substrates and semiconductor packages including the same | |
US10923434B2 (en) | Semiconductor packages having EMI shielding layers | |
JP4799150B2 (en) | Circuit board equipment | |
JP6256575B2 (en) | High frequency module | |
JP3111672U (en) | High frequency electronic components | |
CN113437093B (en) | Display panel, manufacturing method of display panel and display device | |
US20240364022A1 (en) | Antenna module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |