JP4799150B2 - Circuit board equipment - Google Patents
Circuit board equipment Download PDFInfo
- Publication number
- JP4799150B2 JP4799150B2 JP2005346372A JP2005346372A JP4799150B2 JP 4799150 B2 JP4799150 B2 JP 4799150B2 JP 2005346372 A JP2005346372 A JP 2005346372A JP 2005346372 A JP2005346372 A JP 2005346372A JP 4799150 B2 JP4799150 B2 JP 4799150B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- wiring
- circuit board
- inductor
- bridge line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、ICチップなどを搭載するための回路基板装置に関し、特に複数の配線層を有する回路基板装置に関する。 The present invention relates to a circuit board device for mounting an IC chip or the like, and more particularly to a circuit board device having a plurality of wiring layers.
携帯電話機に、通話機能以外の様々な付加機能を追加することが一般的になっている。携帯電話機を多機能化することで市場評価を獲得し、人気機種としての地位を確立することができる。特に近年では、ラジオを受信するFMチューナを搭載した携帯電話機の人気が高まり、各メーカとも、FMチューナの小型化に注力している。 It has become common to add various additional functions other than a call function to a mobile phone. Multi-functionality of mobile phones can gain market evaluation and establish a position as a popular model. In particular, in recent years, the popularity of mobile phones equipped with FM tuners that receive radio has increased, and each manufacturer has been focusing on miniaturization of FM tuners.
FMチューナでは、発振回路に2つのスパイラル形状のコイルパターンが必要となる。従来では、ダイオード素子ではなく、バルク電位を制御可能なMOSトランジスタを利用することで、最大発振周波数を向上させる高周波発振回路を提案するものがある(例えば、特許文献1参照。)。また、複数のコイルパターンのそれぞれの外周部が誘電体を介して対向して構成したLC回路を備えた回路基板を提案するものもある(例えば、特許文献2参照。)。
2つのコイルパターンを同一の配線層上に形成し、それぞれのコイルパターンの一端同士を接続する回路基板装置を作製する場合、配線層の下層に位置する誘電体層において、それぞれのコイルパターンの一端から、誘電体層の下層に位置する別の配線層までビアを形成し、ビア間をブリッジ線路で電気的に接続する。ブリッジ線路およびコイルパターンの周辺には電磁界が発生するため、それぞれの近傍に他の回路が存在する場合には、その動作性能に悪影響を与えることがある。 In the case where a circuit board device in which two coil patterns are formed on the same wiring layer and one end of each coil pattern is connected to each other, one end of each coil pattern is formed in the dielectric layer located below the wiring layer. To another wiring layer located below the dielectric layer, and vias are electrically connected by a bridge line. Since an electromagnetic field is generated around the bridge line and the coil pattern, the operation performance may be adversely affected if other circuits exist in the vicinity of each other.
例えば、回路基板装置が、ブリッジ線路を形成された側でボードに実装されるとき、ボードの表面ないしは表面近傍に形成された配線と電磁的に干渉して、回路基板装置の動作性能に変動が生じる。この場合には、ボードにおいて形成された配線も、回路基板装置におけるブリッジ線路やコイルパターンから電磁的な干渉を受けることになる。これにより、発振回路において発振周波数を固定することが困難となり、適切なチューニングに支障をきたす場合もある。 For example, when the circuit board device is mounted on the board on the side where the bridge line is formed, the circuit board device electromagnetically interferes with the wiring formed on or near the surface of the board, and the operation performance of the circuit board device varies. Arise. In this case, the wiring formed on the board also receives electromagnetic interference from the bridge line and coil pattern in the circuit board device. As a result, it becomes difficult to fix the oscillation frequency in the oscillation circuit, which may hinder proper tuning.
この状況への対策として、例えば、ブリッジ線路を封止した面を導電層(グランド)で全面被覆し、ブリッジ線路およびコイルパターンからの電磁界の漏れを抑制することが考えられる。しかしながら、全面導電層を形成することで工程数が増加するため、製造コストが上がる。さらに、導電層を形成することで、回路基板装置の全体の厚みが増し、小型化の要求に沿わないという問題もある。 As a countermeasure against this situation, for example, it is conceivable to cover the entire surface of the bridge line sealed with a conductive layer (ground) to suppress leakage of electromagnetic fields from the bridge line and the coil pattern. However, since the number of steps is increased by forming the entire surface conductive layer, the manufacturing cost increases. Furthermore, the formation of the conductive layer increases the overall thickness of the circuit board device, and there is a problem that it does not meet the demand for downsizing.
本発明はこうした状況に鑑みてなされたものであり、その目的は、ブリッジ線路などから漏れる電磁界の発生を抑制し、一方で小型化の要求に即した回路基板装置を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a circuit board device that suppresses the generation of an electromagnetic field leaking from a bridge line or the like while meeting the demand for miniaturization.
上記課題を解決するために、本発明のある態様の回路基板装置は、スパイラル状に形成された第1配線パターンと、スパイラル状に形成された第2配線パターンとを有する第1配線層と、第1配線パターンおよび第2配線パターンのそれぞれに電気的に接続する第1ビアおよび第2ビアを有する誘電体層と、第1ビアおよび第2ビアを電気的に接続するブリッジ線路と、ブリッジ線路の周囲に設けられて、第1配線層における第1配線パターンおよび第2配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有する第2配線層とを備える。回路基板装置がボード等に実装されるとき、導体パターンは、接地されたグランド層として機能してもよい。第1配線層、誘電体層および第2配線層は積層構造をとる。なお各配線パターンおよび導体パターンの外縁は、積層方向に垂直な平面を基準に定められる。導体パターンは、導体層と記載されてもよい。 In order to solve the above problems, a circuit board device according to an aspect of the present invention includes a first wiring layer having a first wiring pattern formed in a spiral shape and a second wiring pattern formed in a spiral shape, A dielectric layer having a first via and a second via electrically connected to each of the first wiring pattern and the second wiring pattern, a bridge line electrically connecting the first via and the second via, and a bridge line And a second wiring layer having a conductor pattern having an outer edge at a position beyond the outer edge of the first wiring pattern and the second wiring pattern in the first wiring layer. When the circuit board device is mounted on a board or the like, the conductor pattern may function as a grounded ground layer. The first wiring layer, the dielectric layer, and the second wiring layer have a laminated structure. The outer edges of each wiring pattern and conductor pattern are determined with reference to a plane perpendicular to the stacking direction. The conductor pattern may be described as a conductor layer.
この態様によると、導電層において、第1配線パターンおよび第2配線パターンで発生する電磁界の漏洩を抑制できる。また、導電層をブリッジ線路と同一層に形成することで、回路基板装置を薄型に形成することが可能となる。導体パターンの作用により、ブリッジ線路をコプレナー線路として機能させることで、ブリッジ線路からの電磁界の漏洩を抑制することができる。 According to this aspect, it is possible to suppress leakage of the electromagnetic field generated in the first wiring pattern and the second wiring pattern in the conductive layer. Further, by forming the conductive layer in the same layer as the bridge line, the circuit board device can be formed thin. By causing the bridge line to function as a coplanar line by the action of the conductor pattern, leakage of the electromagnetic field from the bridge line can be suppressed.
第1配線パターンの中心および第2配線パターンの中心を結ぶ方向を第1の方向とし、第1の方向と垂直な方向を第2の方向とした場合、第1配線パターンの外縁および第2配線パターンの外縁の第1の方向に沿った長さは、その外縁の第2の方向に沿った長さより短くてもよい。この場合、第1ビアおよび第2ビアの間の距離を短くすることができ、ブリッジ線路の長さを短くできるため、ブリッジ線路からの電磁界の漏洩をさらに抑制できる。 When the direction connecting the center of the first wiring pattern and the center of the second wiring pattern is the first direction and the direction perpendicular to the first direction is the second direction, the outer edge of the first wiring pattern and the second wiring The length of the outer edge of the pattern along the first direction may be shorter than the length of the outer edge along the second direction. In this case, since the distance between the first via and the second via can be shortened and the length of the bridge line can be shortened, leakage of the electromagnetic field from the bridge line can be further suppressed.
第2配線層は、ブリッジ線路に替えて、第1ビアおよび第2ビアのそれぞれと電気的に接続する第1電極および第2電極を有してもよい。この場合、第1電極および第2電極と導体パターンの間のギャップの面積は、ブリッジ線路と導体パターンの間のギャップの面積より小さくすることが可能なため、第1配線パターンおよび第2配線パターンで発生する電磁界の漏洩をさらに抑制できる。また、回路基板装置を実装するボード等にブリッジ線路を形成する際に、特性調整が可能であり、回路設計の自由度が増す。 The second wiring layer may have a first electrode and a second electrode that are electrically connected to the first via and the second via, respectively, instead of the bridge line. In this case, since the area of the gap between the first electrode and the second electrode and the conductor pattern can be made smaller than the area of the gap between the bridge line and the conductor pattern, the first wiring pattern and the second wiring pattern The leakage of the electromagnetic field generated at can be further suppressed. Further, when the bridge line is formed on a board or the like on which the circuit board device is mounted, the characteristics can be adjusted, and the degree of freedom in circuit design is increased.
本発明の別の態様は、回路基板装置である。この回路基板装置は、所定の配線パターンを有する第1配線層と、所定の配線パターンに電気的に接続するビアを有する誘電体層と、ビアに接続するブリッジ線路と、ブリッジ線路の周囲に設けられて、第1配線層における所定の配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有する第2配線層とを備える。回路基板装置がボード等に実装されるとき、導体パターンは、接地されたグランド層として機能してもよい。 Another aspect of the present invention is a circuit board device. The circuit board device includes a first wiring layer having a predetermined wiring pattern, a dielectric layer having a via electrically connected to the predetermined wiring pattern, a bridge line connected to the via, and a periphery of the bridge line. And a second wiring layer having a conductor pattern having an outer edge at a position beyond the outer edge of the predetermined wiring pattern in the first wiring layer. When the circuit board device is mounted on a board or the like, the conductor pattern may function as a grounded ground layer.
この態様によると、導電層において、所定の配線パターンで発生する電磁界の漏洩を抑制できる。また、導電層をブリッジ線路と同一層に形成することで、回路基板装置を薄型に形成することが可能となる。 According to this aspect, it is possible to suppress leakage of the electromagnetic field generated in the predetermined wiring pattern in the conductive layer. Further, by forming the conductive layer in the same layer as the bridge line, the circuit board device can be formed thin.
本発明によれば、ブリッジ線路などから漏れる電磁界の発生を抑制し、小型化の要求に即した回路基板装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, generation | occurrence | production of the electromagnetic field which leaks from a bridge line etc. can be suppressed, and the circuit board apparatus which met the request | requirement of size reduction can be provided.
図1は、本発明の実施例にかかるFMチューナ装置の発振回路の回路図を示す。発振回路10は、高周波発振用の第1MOSトランジスタ20、第2MOSトランジスタ22と、LC共振回路を構成する第1インダクタ12および第1可変容量16と、第2インダクタ14および第2可変容量18とを備える。第1インダクタ12および第1可変容量16のLC回路と、第2インダクタ14および第2可変容量18のLC回路は、ブリッジ線路30を介して直列に接続される。制御電圧入力端子4から印加する電圧を制御することで、第1可変容量16および第2可変容量18の容量を変化させる。これにより、出力端子6および出力端子8から出力される発振周波数を可変にできる。出力端子6に至るノードをノードA、制御電圧入力端子4に至るノードをノードB、出力端子8に至るノードをノードCとする。 FIG. 1 is a circuit diagram of an oscillation circuit of an FM tuner device according to an embodiment of the present invention. The oscillation circuit 10 includes a first MOS transistor 20 and a second MOS transistor 22 for high-frequency oscillation, a first inductor 12 and a first variable capacitor 16 that constitute an LC resonance circuit, and a second inductor 14 and a second variable capacitor 18. Prepare. The LC circuit of the first inductor 12 and the first variable capacitor 16 and the LC circuit of the second inductor 14 and the second variable capacitor 18 are connected in series via the bridge line 30. By controlling the voltage applied from the control voltage input terminal 4, the capacitances of the first variable capacitor 16 and the second variable capacitor 18 are changed. Thereby, the oscillation frequency output from the output terminal 6 and the output terminal 8 can be made variable. A node that reaches the output terminal 6 is a node A, a node that reaches the control voltage input terminal 4 is a node B, and a node that reaches the output terminal 8 is a node C.
本実施例の発振回路10において、第1インダクタ12および第2インダクタ14と、これらを接続するブリッジ線路30は、ICチップを搭載する回路基板装置に作り込まれる。本実施例の回路基板装置は複数の配線層を有して構成され、本明細書では、第1インダクタ12および第2インダクタ14が形成される層を「第1配線層」、ブリッジ線路30が形成される層を「第2配線層」と呼ぶ。第1配線層と第2配線層の間には、誘電体層が設けられる。なお、第1可変容量16や第2可変容量18などの他の構成は、ICチップにて形成されてもよい。ICチップおよび回路基板装置は、パッケージICを構成する。 In the oscillation circuit 10 of the present embodiment, the first inductor 12 and the second inductor 14 and the bridge line 30 connecting them are built in a circuit board device on which an IC chip is mounted. The circuit board device of the present embodiment is configured to have a plurality of wiring layers. In this specification, a layer in which the first inductor 12 and the second inductor 14 are formed is referred to as a “first wiring layer”, and a bridge line 30 is formed. The formed layer is called a “second wiring layer”. A dielectric layer is provided between the first wiring layer and the second wiring layer. Other configurations such as the first variable capacitor 16 and the second variable capacitor 18 may be formed by an IC chip. The IC chip and the circuit board device constitute a package IC.
図2は、第1配線層と第2配線層の関係を概念的に示す図である。第1配線層110および第2配線層120は、回路基板装置100に構成される。第1配線層110において、第1インダクタ12および第2インダクタ14が、並んで設けられる。第1インダクタ12は、スパイラル状に形成された第1配線パターンとして構成され、同様に第2インダクタ14もスパイラル状に形成された第2配線パターンとして構成される。第1配線パターンおよび第2配線パターンは、ともに同一の特性を有して構成され、ここでは左右対称となるパターンをとる。したがって、第1配線パターンおよび第2配線パターンにおける配線の巻数、配線幅、また配線間の距離は等しく、インダクタ特性は同一である。 FIG. 2 is a diagram conceptually showing the relationship between the first wiring layer and the second wiring layer. The first wiring layer 110 and the second wiring layer 120 are configured in the circuit board device 100. In the first wiring layer 110, the first inductor 12 and the second inductor 14 are provided side by side. The first inductor 12 is configured as a first wiring pattern formed in a spiral shape. Similarly, the second inductor 14 is configured as a second wiring pattern formed in a spiral shape. The first wiring pattern and the second wiring pattern are both configured with the same characteristics, and here are patterns that are symmetric. Therefore, the number of turns of the wiring, the wiring width, and the distance between the wirings in the first wiring pattern and the second wiring pattern are the same, and the inductor characteristics are the same.
第1配線パターンの第1端部32は、第1インダクタ12の中心部に位置する。同様に、第2配線パターンの第2端部34は、第2インダクタ14の中心部に位置する。第2配線層120において、ブリッジ線路30は、第1端部32および第2端部34を結線する。既述したように、第1配線層110と第2配線層120との間には誘電体層(図示せず)が存在し、その誘電体層において、第1端部32および第2端部34が存在する位置にビアを形成することで、第1端部32を、ブリッジ線路30における第1接点36に電気的に接続し、また第2端部34を、ブリッジ線路30における第2接点38に電気的に接続する。 The first end 32 of the first wiring pattern is located at the center of the first inductor 12. Similarly, the second end 34 of the second wiring pattern is located at the center of the second inductor 14. In the second wiring layer 120, the bridge line 30 connects the first end 32 and the second end 34. As described above, there is a dielectric layer (not shown) between the first wiring layer 110 and the second wiring layer 120, and in the dielectric layer, the first end portion 32 and the second end portion. By forming a via at a position where 34 is present, the first end 32 is electrically connected to the first contact 36 in the bridge line 30, and the second end 34 is connected to the second contact in the bridge line 30. 38 is electrically connected.
また第2配線層120において、導体パターン50がブリッジ線路30の周囲に設けられる。導体パターン50は、第1インダクタ12の第1配線パターンおよび第2インダクタ14の第2配線パターンの外縁を越えた位置に外縁をもつ。なお、第1配線パターンおよび第2配線パターンの外縁とは、第1配線パターンと第2配線パターンとを一体としてみた場合の外周枠に相当する。したがって、本実施例において、導体パターン50の外周は、第1配線パターンおよび第2配線パターンの外周枠よりも広く設定される。 In the second wiring layer 120, the conductor pattern 50 is provided around the bridge line 30. The conductor pattern 50 has an outer edge at a position beyond the outer edge of the first wiring pattern of the first inductor 12 and the second wiring pattern of the second inductor 14. The outer edges of the first wiring pattern and the second wiring pattern correspond to an outer peripheral frame when the first wiring pattern and the second wiring pattern are viewed as one body. Therefore, in this embodiment, the outer periphery of the conductor pattern 50 is set wider than the outer peripheral frame of the first wiring pattern and the second wiring pattern.
図3は、第1インダクタ、第2インダクタおよびブリッジ線路の関係を概念的に示す図である。回路基板装置100において、ブリッジ線路30が、第1インダクタ12における第1端部32と第2インダクタ14における第2端部34とを電気的に接続する。 FIG. 3 is a diagram conceptually showing the relationship between the first inductor, the second inductor, and the bridge line. In the circuit board device 100, the bridge line 30 electrically connects the first end 32 in the first inductor 12 and the second end 34 in the second inductor 14.
図4は、実施例にかかるパッケージICの断面構造を示す。パッケージIC1は、回路装置40および回路基板装置100を備える。回路装置40は、回路基板装置100に取り付けられる。回路基板装置100上にダイアタッチシート64が接着され、ダイアタッチシート64上にICチップ60が固定される。ICチップ60は、封止樹脂層62により保護される。また、図示は省略したが、ICチップ60は、たとえば、ワイヤボンディングなどによって、第1配線層110との間で電気的に接続される。 FIG. 4 shows a cross-sectional structure of the package IC according to the example. The package IC1 includes a circuit device 40 and a circuit board device 100. The circuit device 40 is attached to the circuit board device 100. A die attach sheet 64 is bonded on the circuit board device 100, and the IC chip 60 is fixed on the die attach sheet 64. The IC chip 60 is protected by the sealing resin layer 62. Although not shown, the IC chip 60 is electrically connected to the first wiring layer 110 by, for example, wire bonding.
図4に示す断面構造は、図3における回路基板装置100のA−A断面に相当する。回路基板装置100は、上層から、コーティング層112、第1配線層110、誘電体層115、第2配線層120、コーティング層118を有して構成される。第1配線層110には、第1インダクタ12が形成されており、誘電体層115に設けられた第1ビア70が、第1インダクタ12の第1端部32に電気的に接続している。第1ビア70の他端は、ブリッジ線路30の第1接点36に電気的に接続している。 The cross-sectional structure shown in FIG. 4 corresponds to the AA cross section of the circuit board device 100 in FIG. The circuit board device 100 includes a coating layer 112, a first wiring layer 110, a dielectric layer 115, a second wiring layer 120, and a coating layer 118 from the upper layer. A first inductor 12 is formed in the first wiring layer 110, and a first via 70 provided in the dielectric layer 115 is electrically connected to the first end portion 32 of the first inductor 12. . The other end of the first via 70 is electrically connected to the first contact 36 of the bridge line 30.
第2配線層120において、ブリッジ線路30と導体パターン50とが形成される。導体パターン50は、第1配線層110における第1インダクタ12の配線パターンの外縁を越えた位置に外縁を有している。すなわち、第1インダクタ12の第1配線パターンの下層には、導体パターン50が存在するように構成する。これにより、第1インダクタ12からの電磁界の漏れを導体パターン50において吸収することが可能となる。本実施例の回路基板装置100においては、導体パターン50において電磁界の漏洩を抑制するため、第2配線層120の他に別途接地層などを設けて電磁界の漏洩を抑制する必要がない。配線層が2段構造ですむため、回路基板装置100の製造工程が容易になるとともに、回路基板装置100の薄型化を実現することが可能となる。FMチューナ用の回路基板装置100においては、第1インダクタ12および第2インダクタ14が大きな面積をもつため、発生する電磁界も広範囲に広がり、外部の影響を受けやすい。第2配線層120は、本来、ブリッジ線路30を形成するための役割しか有していないが、第1インダクタ12および第2インダクタ14に対応する位置に導体パターン50を形成して電磁界の影響を抑制することは、製造コスト的に非常にメリットが高い。 In the second wiring layer 120, the bridge line 30 and the conductor pattern 50 are formed. The conductor pattern 50 has an outer edge at a position beyond the outer edge of the wiring pattern of the first inductor 12 in the first wiring layer 110. In other words, the conductor pattern 50 is configured to exist below the first wiring pattern of the first inductor 12. As a result, electromagnetic field leakage from the first inductor 12 can be absorbed by the conductor pattern 50. In the circuit board device 100 of the present embodiment, in order to suppress electromagnetic field leakage in the conductor pattern 50, it is not necessary to separately provide a grounding layer or the like in addition to the second wiring layer 120 to suppress electromagnetic field leakage. Since the wiring layer has a two-stage structure, the manufacturing process of the circuit board device 100 is facilitated, and the circuit board device 100 can be thinned. In the circuit board device 100 for FM tuner, since the first inductor 12 and the second inductor 14 have a large area, the generated electromagnetic field is also spread over a wide range and is easily affected by the outside. The second wiring layer 120 originally has only a role for forming the bridge line 30, but the conductor pattern 50 is formed at a position corresponding to the first inductor 12 and the second inductor 14 to influence the electromagnetic field. It is very advantageous to suppress the manufacturing cost.
図5は、回路基板装置の断面構造を示す。この断面構造は、図3におけるB−B断面に相当する。誘電体層115において、第1インダクタ12における第1端部32とブリッジ線路30における第1接点36とを電気的に接続する第1ビア70が設けられ、また第2インダクタ14における第2端部34とブリッジ線路30における第2接点38とを電気的に接続する第2ビア72が設けられる。これによりブリッジ線路30は、第1インダクタ12と第2インダクタ14とを結線する。 FIG. 5 shows a cross-sectional structure of the circuit board device. This cross-sectional structure corresponds to the BB cross section in FIG. The dielectric layer 115 is provided with a first via 70 that electrically connects the first end 32 of the first inductor 12 and the first contact 36 of the bridge line 30, and the second end of the second inductor 14. A second via 72 is provided to electrically connect 34 and the second contact 38 in the bridge line 30. As a result, the bridge line 30 connects the first inductor 12 and the second inductor 14.
導体パターン50を、第1インダクタ12および第2インダクタ14の配線パターンを包含するように大きく形成することで、第1インダクタ12および第2インダクタ14において発生する電磁界がコーティング層118から下方に漏れる量を低減できる。これにより、パッケージIC1をボードに取り付けたときであっても、ボードの配線ないしは回路からの影響を抑制できるため、発振回路10は周波数の安定した信号を発振できる。 By forming the conductor pattern 50 large so as to include the wiring patterns of the first inductor 12 and the second inductor 14, the electromagnetic field generated in the first inductor 12 and the second inductor 14 leaks downward from the coating layer 118. The amount can be reduced. Thereby, even when the package IC 1 is attached to the board, the influence from the wiring or circuit of the board can be suppressed, so that the oscillation circuit 10 can oscillate a signal with a stable frequency.
本実施例の回路基板装置100においては、ブリッジ線路30が、導体パターン50が周囲に設けられることでコプレナー線路として機能する。これにより、ブリッジ線路30において発生する電磁界を、導体パターン50に吸収させることができる。なお、コプレナー線路の特性インピーダンスは、第1インダクタ12の特性インピーダンスよりも低く設定されることが好ましい。なお、既述したように、第1インダクタ12および第2インダクタ14は左右対称の同一構造を有して構成されている。コプレナー線路の特性インピーダンスを低くすることで、発振回路10の安定動作を保証できる。 In the circuit board device 100 of the present embodiment, the bridge line 30 functions as a coplanar line by providing the conductor pattern 50 in the periphery. Thereby, the electromagnetic field generated in the bridge line 30 can be absorbed by the conductor pattern 50. The characteristic impedance of the coplanar line is preferably set lower than the characteristic impedance of the first inductor 12. As described above, the first inductor 12 and the second inductor 14 are configured to have the same symmetrical structure. By reducing the characteristic impedance of the coplanar line, stable operation of the oscillation circuit 10 can be guaranteed.
コプレナー線路の特性インピーダンスは、以下の式で求められる。
図6は、回路基板装置の断面構造の変形例を示す。図6に示す回路基板装置100においては、ブリッジ線路30と導体パターン50のギャップを、図4に示すものよりも狭く構成している。これにより、コプレナー線路の特性インピーダンスを低くでき、したがってブリッジ線路30から漏れる電磁界は、導体パターン50に吸収されやすくなる。 FIG. 6 shows a modification of the cross-sectional structure of the circuit board device. In the circuit board device 100 shown in FIG. 6, the gap between the bridge line 30 and the conductor pattern 50 is configured to be narrower than that shown in FIG. As a result, the characteristic impedance of the coplanar line can be lowered, and therefore the electromagnetic field leaking from the bridge line 30 is easily absorbed by the conductor pattern 50.
第2配線層120において、ブリッジ線路30と導体パターン50の間のギャップは、第1配線層110の第1配線パターンにおける配線間の距離以下に設定されることが好ましい。配線間の距離以下とすることにより、第1配線層110の第1インダクタ12からの電磁界の漏れ量を狭くすることができる。このように、電磁界が漏洩する出口を狭めることで、電磁界の漏れ量を低減できる。また、ブリッジ線路30からの電磁界の漏れ量も低減される。これは、ギャップを狭めることで、コプレナー線路としての機能を高めたことによる。 In the second wiring layer 120, the gap between the bridge line 30 and the conductor pattern 50 is preferably set to be equal to or less than the distance between the wires in the first wiring pattern of the first wiring layer 110. By setting the distance to be less than or equal to the distance between the wirings, the amount of electromagnetic field leakage from the first inductor 12 of the first wiring layer 110 can be reduced. Thus, the amount of electromagnetic field leakage can be reduced by narrowing the outlet through which the electromagnetic field leaks. In addition, the amount of electromagnetic field leakage from the bridge line 30 is also reduced. This is because the function as a coplanar line is enhanced by narrowing the gap.
図7は、ブリッジ線路と導体パターンのギャップを変化させたときの電磁界漏洩のシミュレーション結果を示す図である。図7(a)は、ギャップを狭めた場合の電界分布を示し、図7(b)は、図7(a)のシミュレーション条件よりもギャップを広げた場合の電界分布を示す。このシミュレーション結果により、ギャップを狭めた方が、電磁界の漏洩量を削減できることが分かる。 FIG. 7 is a diagram showing a simulation result of electromagnetic field leakage when the gap between the bridge line and the conductor pattern is changed. FIG. 7A shows the electric field distribution when the gap is narrowed, and FIG. 7B shows the electric field distribution when the gap is widened compared to the simulation conditions of FIG. 7A. From this simulation result, it can be seen that the amount of electromagnetic field leakage can be reduced by narrowing the gap.
図8は、図2に示した第1配線層と第2配線層の関係の別の例を示す。第1配線層110および第2配線層120は、回路基板装置100に構成され、第1配線層110において、第1インダクタ12および第2インダクタ14が、並んで設けられる。第1端部32と第1接点36はビアで接続され、また第2端部34と第2接点38もビアで接続される。第2配線層120において、ブリッジ線路30は、第1端部32および第2端部34を結線する。 FIG. 8 shows another example of the relationship between the first wiring layer and the second wiring layer shown in FIG. The first wiring layer 110 and the second wiring layer 120 are configured in the circuit board device 100, and in the first wiring layer 110, the first inductor 12 and the second inductor 14 are provided side by side. The first end 32 and the first contact 36 are connected by a via, and the second end 34 and the second contact 38 are also connected by a via. In the second wiring layer 120, the bridge line 30 connects the first end 32 and the second end 34.
この変形例においては、誘電体層115において、ブリッジ線路30における第3接点39と、第1配線層110における接点33とを接続する第3ビアを形成する。これにより、制御電圧入力端子4に接続するノードBを、第1配線層110上に構成することが可能となる。既述したように、第1インダクタ12および第2インダクタ14が左右対称構造に形成されるため、第3接点39は、第1接点36および第2接点38の中点に形成され、また接点33も、第1端部32および第2端部34の中点に形成されることが好ましい。 In this modification, a third via that connects the third contact 39 in the bridge line 30 and the contact 33 in the first wiring layer 110 is formed in the dielectric layer 115. Thereby, the node B connected to the control voltage input terminal 4 can be configured on the first wiring layer 110. As described above, since the first inductor 12 and the second inductor 14 are formed in a bilaterally symmetric structure, the third contact 39 is formed at the midpoint between the first contact 36 and the second contact 38 and the contact 33. Is preferably formed at the midpoint between the first end portion 32 and the second end portion 34.
ノードBに到達する線路を第1配線層110に配置することで、実装時にボード側に位置する第2配線層120にて露出する線路を減らすことができる。これにより、回路基板装置100の外部に漏洩する電磁界を低減でき、また回路基板装置100の外部から受ける電磁界の影響を低減できる。 By arranging the line reaching the node B in the first wiring layer 110, it is possible to reduce the line exposed in the second wiring layer 120 located on the board side at the time of mounting. Thereby, the electromagnetic field leaking to the outside of the circuit board device 100 can be reduced, and the influence of the electromagnetic field received from the outside of the circuit board device 100 can be reduced.
図9は、図2に示した第1配線層と第2配線層の関係のさらに別の例を示す。この変形例の回路基板装置100において、図2と異なる点は、2つである。1つは、第1配線層110において、第1インダクタ12および第2インダクタ14の外縁が、横方向が縦方向より短い方形形状である点である。横方向とは、第1配線層110において第1端部32および第2端部34を結ぶ方向である。縦方向は、横方向と垂直な方向である。第1インダクタ12および第2インダクタ14の外縁を、横方向が縦方向より短い方形形状とすることで、正方形形状の場合と比較して、第1ビア70および第2ビア72の間の距離を短くすることができる。したがって、第2配線層120においてブリッジ線路30の長さを短くでき、ブリッジ線路30からの電磁界の漏洩をさらに抑制できる。また、第1配線層110において第1インダクタ12の第1端部32および第2インダクタ14の第2端部34の位置を縦方向に動かすスペースができるため、第1端部32および第2端部34の縦方向の位置を調整することで、第1インダクタ12および第2インダクタ14のインダクタ値を調整することができる。異なる点のもうひとつは、第1配線層110において第1インダクタ12の第1端部32および第2インダクタ14の第2端部34の位置が、第1インダクタ12および第2インダクタ14の中心位置より下方にある点である。この場合、第1端部32および第2端部34の位置が第1インダクタ12および第2インダクタ14の中心位置にある場合と比較して、第2配線層120においてブリッジ線路30のノードBに至る長さを短くできるため、ブリッジ線路30からの電磁界の漏洩をさらに抑制できる。 FIG. 9 shows still another example of the relationship between the first wiring layer and the second wiring layer shown in FIG. In the circuit board device 100 of this modification, there are two points different from FIG. One is that the outer edges of the first inductor 12 and the second inductor 14 in the first wiring layer 110 have a rectangular shape whose horizontal direction is shorter than the vertical direction. The horizontal direction is a direction connecting the first end 32 and the second end 34 in the first wiring layer 110. The vertical direction is a direction perpendicular to the horizontal direction. By making the outer edges of the first inductor 12 and the second inductor 14 into a rectangular shape whose horizontal direction is shorter than the vertical direction, the distance between the first via 70 and the second via 72 can be reduced as compared with the case of the square shape. Can be shortened. Therefore, the length of the bridge line 30 in the second wiring layer 120 can be shortened, and the leakage of the electromagnetic field from the bridge line 30 can be further suppressed. In addition, since the first wiring layer 110 has a space for moving the positions of the first end 32 of the first inductor 12 and the second end 34 of the second inductor 14 in the vertical direction, the first end 32 and the second end By adjusting the position of the portion 34 in the vertical direction, the inductor values of the first inductor 12 and the second inductor 14 can be adjusted. Another difference is that the positions of the first end 32 of the first inductor 12 and the second end 34 of the second inductor 14 in the first wiring layer 110 are the center positions of the first inductor 12 and the second inductor 14. It is a point that is lower. In this case, compared with the case where the positions of the first end portion 32 and the second end portion 34 are at the center positions of the first inductor 12 and the second inductor 14, the second wiring layer 120 is connected to the node B of the bridge line 30. Since the length to reach can be shortened, leakage of the electromagnetic field from the bridge line 30 can be further suppressed.
図10は、図9に示した第1配線層と第2配線層の関係の別の例を示す。この変形例においては、図8の場合と同様に、制御電圧入力端子4に接続するノードBを、第1配線層110上に構成しているので、実装時にボード側に位置する第2配線層120にて露出する線路を減らすことができる。これにより、回路基板装置100の外部に漏洩する電磁界を低減でき、また回路基板装置100の外部から受ける電磁界の影響を低減できる。 FIG. 10 shows another example of the relationship between the first wiring layer and the second wiring layer shown in FIG. In this modified example, since the node B connected to the control voltage input terminal 4 is configured on the first wiring layer 110 as in the case of FIG. 8, the second wiring layer positioned on the board side when mounted. Lines exposed at 120 can be reduced. Thereby, the electromagnetic field leaking to the outside of the circuit board device 100 can be reduced, and the influence of the electromagnetic field received from the outside of the circuit board device 100 can be reduced.
図11は、図8に示した第1配線層と第2配線層の関係のさらに別の例を示すとともに、回路基板装置を実装するボードとの関係を概念的に示す。第1配線層110については、図8のものと同様である。図8と異なる点は、2つである。1つは、第2配線層120が、ブリッジ線路30に替えて、第1ビア70、第2ビア72および第3ビアのそれぞれと電気的に接続する第1電極74、第2電極76および第3電極78を有している点である。もうひとつは、ブリッジ線路30が、回路基板装置100を実装するボード80に形成されている点である。ボード80において、ブリッジ線路30の周囲には、導体パターン52が設けられている。 FIG. 11 conceptually shows the relationship between the first wiring layer and the second wiring layer shown in FIG. 8 and the board on which the circuit board device is mounted. The first wiring layer 110 is the same as that of FIG. There are two differences from FIG. First, instead of the bridge line 30, the second wiring layer 120 is electrically connected to the first via 70, the second via 72, and the third via, respectively. This is a point having three electrodes 78. The other is that the bridge line 30 is formed on the board 80 on which the circuit board device 100 is mounted. In the board 80, a conductor pattern 52 is provided around the bridge line 30.
図12は、図11に示した第1配線層、第2配線層およびボードの断面構造を示す。この断面構造は、図3におけるB−B断面に相当する。回路基板装置100は、上層から、コーティング層112、第1配線層110、誘電体層115、第2配線層120を有して構成される。第1配線層110には、第1インダクタ12および第2インダクタ14が形成されている。誘電体層115には、第1ビア70、第2ビア72および第3ビア73が設けられている。第2配線層120には、第1電極74、第2電極76および第3電極78と導体パターン50とが形成される。導体パターン50は、第1配線層110における第1インダクタ12の第1配線パターンおよび第2インダクタ14の第2配線パターンの外縁を越えた位置に外縁を有している。すなわち、第1インダクタ12の第1配線パターンおよび第2インダクタ14の第2配線パターンの下層には、導体パターン50が存在するように構成する。導体パターン50は、回路基板装置100がボード80に実装されるとき、接地されたグラウンド層として機能する。 FIG. 12 shows a cross-sectional structure of the first wiring layer, the second wiring layer, and the board shown in FIG. This cross-sectional structure corresponds to the BB cross section in FIG. The circuit board device 100 includes a coating layer 112, a first wiring layer 110, a dielectric layer 115, and a second wiring layer 120 from the upper layer. In the first wiring layer 110, the first inductor 12 and the second inductor 14 are formed. The dielectric layer 115 is provided with a first via 70, a second via 72, and a third via 73. In the second wiring layer 120, the first electrode 74, the second electrode 76, the third electrode 78, and the conductor pattern 50 are formed. The conductor pattern 50 has an outer edge at a position beyond the outer edges of the first wiring pattern of the first inductor 12 and the second wiring pattern of the second inductor 14 in the first wiring layer 110. That is, the conductor pattern 50 is configured to be present below the first wiring pattern of the first inductor 12 and the second wiring pattern of the second inductor 14. The conductor pattern 50 functions as a grounded ground layer when the circuit board device 100 is mounted on the board 80.
第1ビア70は、第1インダクタ12の第1端部32と第1電極74とを電気的に接続する。第2ビア72は、第2インダクタ14の第2端部34と、第2電極76とを電気的に接続する。第3ビア73は、第1配線層110における接点33と第3電極78とを電気的に接続する。ブリッジ線路30は、ボード80上に形成されている。第2配線層120とボード80の間は、はんだにより電気的に接続される。第1はんだ84は、第1電極74とブリッジ線路30の第1接点36とを電気的に接続する。第2はんだ86は、第2電極76とブリッジ線路30の第2接点38とを電気的に接続する。第3はんだ88は、第3電極78とブリッジ線路30の第3接点39とを電気的に接続する。 The first via 70 electrically connects the first end 32 of the first inductor 12 and the first electrode 74. The second via 72 electrically connects the second end 34 of the second inductor 14 and the second electrode 76. The third via 73 electrically connects the contact 33 and the third electrode 78 in the first wiring layer 110. The bridge line 30 is formed on the board 80. The second wiring layer 120 and the board 80 are electrically connected by solder. The first solder 84 electrically connects the first electrode 74 and the first contact 36 of the bridge line 30. The second solder 86 electrically connects the second electrode 76 and the second contact 38 of the bridge line 30. The third solder 88 electrically connects the third electrode 78 and the third contact 39 of the bridge line 30.
図11および図12に示した変形例によれば、実装時にボード側に位置する第2配線層120において、第1電極74、第2電極76および第3電極78と導体パターン50との間のギャップの面積は、ブリッジ線路30と導体パターン50との間のギャップの面積より小さくすることが可能なため、回路基板装置100の外部に漏洩する電磁界を低減できる。また、回路基板装置100の外部から受ける電磁界の影響を低減できる。また、図11においてはボード80上に形成されたブリッジ線路30は、第1接点36、第2接点38および第3接点39を直線的に結ぶ例を示したが、ボード80上に設けられるブリッジ線路30は、ユーザ側において自由に形成できる。すなわち、各接点の間に部品を外付けしたり、ブリッジ線路30を曲線状に引き回したりすることで、特性調整が可能であり、回路設計の自由度が増す。 11 and 12, in the second wiring layer 120 located on the board side during mounting, the first electrode 74, the second electrode 76, the third electrode 78, and the conductor pattern 50 are not connected. Since the area of the gap can be made smaller than the area of the gap between the bridge line 30 and the conductor pattern 50, the electromagnetic field leaking to the outside of the circuit board device 100 can be reduced. Further, the influence of the electromagnetic field received from the outside of the circuit board device 100 can be reduced. 11 shows an example in which the bridge line 30 formed on the board 80 connects the first contact 36, the second contact 38, and the third contact 39 linearly. However, the bridge provided on the board 80 is illustrated. The line 30 can be freely formed on the user side. That is, by externally attaching components between the contacts or by drawing the bridge line 30 in a curved shape, the characteristics can be adjusted, and the degree of freedom in circuit design is increased.
以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 In the above, this invention was demonstrated based on the Example. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to the combination of each component and each processing process, and such modifications are also within the scope of the present invention. .
実施例においては、FMチューナ用の回路基板装置100について説明したが、回路基板装置100は、他の用途に利用してもよい。例えば、回路基板装置100は、TVチューナ用に利用することも可能であり、また無線タグに利用することも可能である。回路基板装置100上には、ICチップだけでなく、受動部品などが搭載されてもよい。実施例では2つの配線層を有する2層構造について説明したが、回路基板装置100は、3つ以上の配線層を有する積層構造を有して構成されることも可能である。また、回路基板装置100はパッケージICの基礎となるだけでなく、モジュールやサブボードなどを構成してもよい。 In the embodiment, the circuit board device 100 for the FM tuner has been described. However, the circuit board device 100 may be used for other purposes. For example, the circuit board device 100 can be used for a TV tuner, and can also be used for a wireless tag. On the circuit board device 100, not only an IC chip but also passive components may be mounted. Although the two-layer structure having two wiring layers has been described in the embodiment, the circuit board device 100 may be configured to have a laminated structure having three or more wiring layers. Further, the circuit board device 100 is not only the basis of the package IC, but may be a module or a sub board.
実施例では、発振回路10の高周波発振用のトランジスタとして、MOSトランジスタを使用する例を説明したが、発振回路10の高周波発振用のトランジスタとしては、バイポーラトランジスタを使用することもできる。また、ブリッジ線路30は、各図に示されるような第1接点36および第2接点38、あるいは第1接点36、第2接点38および第3接点39を結ぶ直線状の最短配線には限定されない。ブリッジ線路30は、折れ線状あるいは曲線状の配線であってもよい。この場合、回路設計の自由度が増す。 In the embodiment, an example in which a MOS transistor is used as the high-frequency oscillation transistor of the oscillation circuit 10 has been described. However, a bipolar transistor can be used as the high-frequency oscillation transistor of the oscillation circuit 10. Further, the bridge line 30 is not limited to the first short contact 36 and the second contact 38 as shown in each drawing, or the straight shortest wiring connecting the first contact 36, the second contact 38 and the third contact 39. . The bridge line 30 may be a polygonal line or a curved line. In this case, the degree of freedom in circuit design increases.
また、第1接点36および第2接点38、あるいは第1接点36、第2接点38および第3接点39の縦方向の位置は、各図に示したように一致する場合には限定されない。これらの縦方向の位置は、オフセットしてもよい(ずれていてもよい)。この場合、回路設計の自由度が増す。このことは、特に図9および図10のように第1インダクタ12および第2インダクタ14を長方形形状とした場合に顕著にいえる。また、図11および図12に示した変形例では、図8と同様に、制御電圧入力端子4に接続するノードBを、第1配線層110上に構成する例を示したが、ノードBは、ボード80に構成されてもよい。この場合、第2配線層120において第3電極78を設ける必要がなくなり、回路基板装置100の外部に漏洩する電磁界をさらに低減できる。 Further, the vertical positions of the first contact 36 and the second contact 38, or the first contact 36, the second contact 38, and the third contact 39 are not limited to the case where they coincide as shown in the drawings. These vertical positions may be offset (may be shifted). In this case, the degree of freedom in circuit design increases. This is particularly true when the first inductor 12 and the second inductor 14 are rectangular as shown in FIGS. 11 and 12, the example in which the node B connected to the control voltage input terminal 4 is configured on the first wiring layer 110 is shown as in FIG. The board 80 may be configured. In this case, it is not necessary to provide the third electrode 78 in the second wiring layer 120, and the electromagnetic field leaking to the outside of the circuit board device 100 can be further reduced.
また、スパイラル状に形成された第1配線パターンおよび第2配線パターンは、各図に示されるような方形の形状に限定されない。スパイラル状に形成された第1配線パターンおよび第2配線パターンは、円状、楕円状あるいは任意の多角形の形状であってもよい。
また、回路基板装置100には第1インダクタ12および第2インダクタ14の2つのコイルパターンが形成されている場合について説明したが、第1配線層110においては他の所定の配線パターンが形成されていてもよい。この場合であっても、誘電体層115には、所定の配線パターンに電気的に接続するビアが形成され、第2配線層120には、ビアに接続するブリッジ線路30と、第1配線層110における配線パターンの外縁を越えた位置に外縁をもつ導体パターン50とが形成される。これにより、配線パターンから第2配線層120の下方に漏洩する電界量を低減できる。また、ブリッジ線路30がコプレナー線路として機能することで、ブリッジ線路30からの電磁界の漏洩量も低減することが可能となる。
Further, the first wiring pattern and the second wiring pattern formed in a spiral shape are not limited to a square shape as shown in each drawing. The first wiring pattern and the second wiring pattern formed in a spiral shape may have a circular shape, an elliptical shape, or an arbitrary polygonal shape.
Further, although the case where two coil patterns of the first inductor 12 and the second inductor 14 are formed in the circuit board device 100 has been described, other predetermined wiring patterns are formed in the first wiring layer 110. May be. Even in this case, the dielectric layer 115 has vias electrically connected to a predetermined wiring pattern, and the second wiring layer 120 has a bridge line 30 connected to the vias and the first wiring layer. A conductor pattern 50 having an outer edge at a position beyond the outer edge of the wiring pattern at 110 is formed. Thereby, the amount of electric field leaking from the wiring pattern to the lower side of the second wiring layer 120 can be reduced. In addition, since the bridge line 30 functions as a coplanar line, the amount of electromagnetic field leakage from the bridge line 30 can also be reduced.
1・・・パッケージIC、10・・・発振回路、12・・・第1インダクタ、14・・・第2インダクタ、30・・・ブリッジ線路、32・・・第1端部、34・・・第2端部、40・・・回路装置、50・・・導体パターン、60・・・ICチップ、70・・・第1ビア、72・・・第2ビア、100・・・回路基板装置、110・・・第1配線層、115・・・誘電体層、120・・・第2配線層。 DESCRIPTION OF SYMBOLS 1 ... Package IC, 10 ... Oscillator circuit, 12 ... 1st inductor, 14 ... 2nd inductor, 30 ... Bridge line, 32 ... 1st edge part, 34 ... Second end, 40 ... Circuit device, 50 ... Conductor pattern, 60 ... IC chip, 70 ... First via, 72 ... Second via, 100 ... Circuit board device, 110: first wiring layer, 115: dielectric layer, 120: second wiring layer.
Claims (5)
前記第1配線パターンおよび前記第2配線パターンのそれぞれに電気的に接続する第1ビアおよび第2ビアを有する誘電体層と、
前記第1ビアおよび前記第2ビアを電気的に接続するブリッジ線路と、前記ブリッジ線路の周囲に設けられて、前記第1配線層における前記第1配線パターンおよび前記第2配線パターンの外縁を越えた位置に外縁をもつ導体パターンとを有する第2配線層と、
を備えることを特徴とする回路基板装置。 A first wiring layer having a first wiring pattern formed in a spiral shape and a second wiring pattern formed in a spiral shape;
A dielectric layer having a first via and a second via electrically connected to each of the first wiring pattern and the second wiring pattern;
A bridge line that electrically connects the first via and the second via, and provided around the bridge line, and exceeds an outer edge of the first wiring pattern and the second wiring pattern in the first wiring layer. A second wiring layer having a conductor pattern having an outer edge at a certain position;
A circuit board device comprising:
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346372A JP4799150B2 (en) | 2005-01-31 | 2005-11-30 | Circuit board equipment |
US11/336,091 US7750434B2 (en) | 2005-01-31 | 2006-01-20 | Circuit substrate structure and circuit apparatus |
CN201010194363.5A CN101924091B (en) | 2005-01-31 | 2006-01-27 | Circuit apparatus |
CN200610004551.0A CN1825579B (en) | 2005-01-31 | 2006-01-27 | Circuit substrate structure and circuit apparatus |
US12/789,341 US8110895B2 (en) | 2005-01-31 | 2010-05-27 | Circuit substrate structure and circuit apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024422 | 2005-01-31 | ||
JP2005024422 | 2005-01-31 | ||
JP2005346372A JP4799150B2 (en) | 2005-01-31 | 2005-11-30 | Circuit board equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011129102A Division JP2011193025A (en) | 2005-01-31 | 2011-06-09 | Circuit substrate device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237560A JP2006237560A (en) | 2006-09-07 |
JP4799150B2 true JP4799150B2 (en) | 2011-10-26 |
Family
ID=37044824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005346372A Expired - Fee Related JP4799150B2 (en) | 2005-01-31 | 2005-11-30 | Circuit board equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4799150B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0439727U (en) * | 1990-07-30 | 1992-04-03 | ||
JPH04333204A (en) * | 1991-05-08 | 1992-11-20 | Fujitsu Ltd | Magneto-detection coil |
JP2002158135A (en) * | 2000-11-16 | 2002-05-31 | Tdk Corp | Electronic component |
JP2002164630A (en) * | 2000-11-22 | 2002-06-07 | Tdk Corp | Electronic component and its module |
JP2004087524A (en) * | 2002-08-22 | 2004-03-18 | Nec Corp | Circuit board and electronic apparatus employing it |
JP2004221572A (en) * | 2002-12-27 | 2004-08-05 | Tdk Corp | Electronic part and multilayer substrate |
JP2004165698A (en) * | 2004-01-30 | 2004-06-10 | Tdk Corp | Substrate |
-
2005
- 2005-11-30 JP JP2005346372A patent/JP4799150B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006237560A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750434B2 (en) | Circuit substrate structure and circuit apparatus | |
US10867747B2 (en) | Electronic device | |
US7365628B2 (en) | Semiconductor apparatus | |
WO2009082003A1 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
US7432580B2 (en) | Semiconductor device with a substrate having a spiral shaped coil | |
JP6973667B2 (en) | Circuit boards and electronic devices | |
JP4732128B2 (en) | High frequency wireless module | |
KR100475477B1 (en) | Inductance element and semiconductor device | |
JP2010161271A (en) | Semiconductor package | |
JP6102770B2 (en) | High frequency module | |
WO2018012378A1 (en) | Coil module | |
JP4799150B2 (en) | Circuit board equipment | |
US20230156910A1 (en) | Circuit board and electronic device | |
JP2011193025A (en) | Circuit substrate device | |
JP5207587B2 (en) | Circuit equipment | |
JP6256575B2 (en) | High frequency module | |
WO2020196131A1 (en) | Electronic component module | |
KR100593894B1 (en) | Tunable Integrated Passive Devices | |
JP3111672U (en) | High frequency electronic components | |
JP7464210B1 (en) | RFID Module | |
JP2002231849A (en) | High frequency device | |
JP2017092177A (en) | Shield structure of semiconductor device and method of manufacturing shield cover device | |
JP2005183669A (en) | Mounting substrate and electronic component using it | |
JP5953967B2 (en) | High frequency module | |
JP2003203214A (en) | Noncontact type ic card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |