JP5293364B2 - 表示装置および駆動制御方法 - Google Patents

Description

本発明は、表示装置および駆動制御方法に関し、特に、移動度補正にかかる時間を短縮することができるようにする表示装置および駆動制御方法に関する。

発光素子として有機EL(ELectro Luminescence)素子を用いた平面自発光型のパネル（ELパネル）の開発が近年盛んになっている。有機EL素子は、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用した素子である。有機EL素子は、印加電圧が１０Ｖ以下で駆動するため低消費電力であり、自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易であるという特長を有する。また、有機EL素子の応答速度は数μｓ程度と非常に高速であるので、ELパネルでは動画表示時の残像が発生しないという利点がある。

ELパネルの中でも、とりわけ駆動素子として薄膜トランジスタ（TFT）を各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型ELパネルは、例えば、特許文献１乃至５に記載されている。

ところで、一般的に、有機EL素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機EL素子を電流駆動する駆動トランジスタとして特にＮチャネル型のTFTを用いた画素回路では、有機EL素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。駆動トランジスタのソース電極側は有機EL素子に接続されているので、この駆動トランジスタのゲート−ソース間電圧Ｖｇｓの変化により、有機EL素子の発光輝度が変化する。

このことについてより具体的に説明する。駆動トランジスタのソース電極側に有機EL素子が接続されている場合、駆動トランジスタのソース電位は、駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。

また、特にポリシリコンTFTを用いた画素回路では、有機EL素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に、「駆動トランジスタの移動度μ」と称する）等が挙げられる。

駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ（均一性）が損なわれる。

そこで、有機EL素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機EL素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせたものがある（例えば、特許文献６参照）。

補正機能としては、有機EL素子の特性変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。

このように、画素回路の各々に、各種の補正機能を持たせることで、有機EL素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機EL素子の発光輝度を一定に保つことができる。その結果、表示装置の表示品質を向上できる。

特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報 特開２００６−１３３５４２号公報

ところで、移動度補正は、駆動トランジスタのソース電位の上昇量が移動度μに応じて異なることを利用して補正を行うものである。より詳しくは、移動度μが高い駆動トランジスタのソース電位の上昇量は大きく、移動度μが低い駆動トランジスタのソース電位の上昇量は小さくなる。従って、移動度補正を行う時間を所定の時間に調整することにより、各画素の駆動トランジスタの移動度μのばらつきを補正することができる。

しかしながら、逆に言うと、各画素の回路定数が一定である場合、この移動度補正に必要な時間は、必然的に決定され、短縮することはできない。従って、１画素の駆動にかかる時間を短縮することができず、高速駆動が難しかった。

本発明は、このような状況に鑑みてなされたものであり、移動度補正にかかる時間を短縮することができるようにするものである。

本発明の一側面の表示装置は、画素が行列状に複数配置されている画素アレイ部と、行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線と、各行の前記画素に前記電源線を介して、所定の電源電位を供給する電源供給部とを備え、前記画素は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記駆動用トランジスタのゲートとソースの間の電圧を設定するように接続され、所定の電位を保持する蓄積容量と、前記蓄積容量の低電位側の一端と列方向に隣接する隣接画素の前記電源線との間に接続され、所定の電位を保持する補助容量とを少なくとも有し、前記電源供給部は、前記画素の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に上昇させる。

本発明の一側面の駆動制御方法は、画素が行列状に複数配置されている画素アレイ部と、行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線と、各行の前記画素に前記電源線を介して、所定の電源電位を供給する電源供給部とを備え、前記画素は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記駆動用トランジスタのゲートとソースの間の電圧を設定するように接続され、所定の電位を保持する蓄積容量と、前記蓄積容量の低電位側の一端と列方向に隣接する隣接画素の前記電源線との間に接続され、所定の電位を保持する補助容量とを少なくとも有する表示装置の、前記電源供給部が、前記画素の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に上昇させる。

本発明の一側面においては、移動度補正中の画素の補助容量が接続されている、列方向に隣接する隣接画素の電源線の電源電位が一時的に上昇される。

本発明の一側面によれば、移動度補正にかかる時間を短縮することができる。

本発明の基本となる表示装置の構成例を示すブロック図である。 図１のELパネルの各画素の色の配列を示す図である。 図１の画素の等価回路の構成を示したブロック図である。 図１の画素の動作を説明するタイミングチャートである。 書き込み＋移動度補正期間の決定方法について説明する図である。 書き込み＋移動度補正期間の決定方法について説明する図である。 本発明を適用した表示装置の一実施の形態の構成例を示すブロック図である。 図７の画素の等価回路の構成を示したブロック図である。 図７の画素の動作を説明するタイミングチャートである。 本発明の効果を示す図である。

［本発明の基本となる表示装置の形態］
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、本発明の基本となる表示装置の構成と動作について図１乃至図４を参照して説明する。

図１は、本発明の基本となる表示装置の構成例を示すブロック図である。

図１の表示装置１は、例えば、テレビジョン受像機などであり、入力された映像信号に対応する映像をELパネル１０に表示する。ELパネル１０は、自発光素子としての有機EL(ELectro Luminescent) 素子を用いたパネルである。ELパネル１０は、ソースドライバおよびゲートドライバとからなるドライバIC(Integrated Circuit)を含むパネルモジュールとして表示装置１に組み込まれている。また、表示装置１は、図示せぬ電源回路、画像LSI(Large Scale Integration)なども有している。なお、表示装置１のELパネル１０は、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、プリンタ等の表示部としても利用することができる。

ELパネル１０は、複数の画素２１を有する画素アレイ部１１、水平セレクタ（ＨＳＥＬ）１２、ライトスキャナ（ＷＳＣＮ）１３、および電源スキャナ（ＤＳＣＮ）１４を含むように構成されている。

画素アレイ部１１には、Ｎ×Ｍ個（Ｎ,Ｍは相互に独立した１以上の整数値）の画素２１−（１，１）乃至２１−（Ｎ，Ｍ）が行列状に配置されて構成されている。なお、図１では、紙面の制約上、画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の一部のみが示されている。

また、ELパネル１０は、Ｍ本の走査線ＷＳＬ−１乃至Ｍ、Ｍ本の電源線ＤＳＬ−１乃至Ｍ、およびＮ本の映像信号線ＤＴＬ−１乃至Ｎも有する。

なお、以下において、走査線ＷＳＬ−１乃至Ｍそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬと称する。また、映像信号線ＤＴＬ−１乃至Ｎそれぞれを特に区別する必要がない場合、単に、映像信号線ＤＴＬと称する。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）および電源線ＤＳＬ−１乃至Ｍについても同様に、画素２１および電源線ＤＳＬと称する。

水平セレクタ１２、ライトスキャナ１３、および電源スキャナ１４は、画素アレイ部１１を駆動する駆動部として動作する。

画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第１行目の画素２１−（１，１）乃至２１−（Ｎ，１）は、走査線ＷＳＬ−１でライトスキャナ１３と、電源線ＤＳＬ−１で電源スキャナ１４とそれぞれ接続されている。また、画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素２１−（１，Ｍ）乃至２１−（Ｎ，Ｍ）は、走査線ＷＳＬ−Ｍでライトスキャナ１３と、電源線ＤＳＬ−Ｍで電源スキャナ１４とそれぞれ接続されている。即ち、１本の走査線ＷＳＬおよび電源線ＤＳＬは、行方向の画素２１に共通に配線されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の行方向に並ぶその他の画素２１についても同様の接続となっている。

また、画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第１列目の画素２１−（１，１）乃至２１−（１，Ｍ）は、映像信号線ＤＴＬ−１で水平セレクタ１２と接続されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素２１−（Ｎ，１）乃至２１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ−Ｎで水平セレクタ１２と接続されている。即ち、１本の映像信号線ＤＴＬは、列方向の画素２１に共通に配線されている。画素２１−（１，１）乃至２１−（Ｎ，Ｍ）の列方向に並ぶその他の画素２１についても同様である。

ライトスキャナ１３は、走査線ＷＳＬ−１乃至Ｍに水平周期（１Ｆ）で順次選択制御信号を供給して画素２１を行単位で線順次走査する。電源スキャナ１４は、線順次走査に合わせて電源線ＤＳＬ−１乃至Ｍに第１高電位Ｖｃｃ１または低電位Ｖｓｓ（図４）の電源電位を供給する。水平セレクタ１２は、線順次走査に合わせて各水平期間内（１Ｆ）で映像信号に対応する信号電位Ｖｓｉｇと基準電位Ｖｏｆｓ（図４）とを切換えて列状の映像信号線ＤＴＬ−１乃至Ｍに供給する。

［ELパネル１０の画素２１の配列構成］
図２は、ELパネル１０の各画素２１が発光する色の配列を示している。

なお、図２では、走査線ＷＳＬおよび電源線ＤＳＬが画素２１の下側から接続されている点が図１と異なる。走査線ＷＳＬ、電源線ＤＳＬ、および映像信号線ＤＴＬが画素２１とどの側面から接続されるかは、配線レイアウトに応じて適宜変更することができる。水平セレクタ１２、ライトスキャナ１３、および電源スキャナ１４の画素アレイ部１１に対する配置についても同様に、適宜変更することができる。

画素アレイ部１１の各画素２１は、赤（Ｒ）、緑（Ｇ）、または青（Ｂ）のいずれかの色を発光する。そして、各色は、例えば、行方向には赤、緑、青の順となり、列方向には同一の色となるように配列されている。従って、各画素２１は、いわゆる副画素（サブピクセル）に相当し、行方向（図面左右方向）に並ぶ赤、緑、および青の３つの画素２１で表示単位としての１画素が構成される。なお、ELパネル１０の色の配列が図２に示した配列に限定されるものではない。

［ELパネル１０の画素２１の詳細回路構成］
図３は、ELパネル１０に含まれるＮ×Ｍ個の画素２１のうちの１つの画素２１を拡大することにより、画素２１の等価回路（画素回路）の構成を示したブロック図である。

なお、図３の画素２１が、画素２１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）であるとすると、走査線ＷＳＬ、映像信号線ＤＴＬ、および電源線ＤＳＬのそれぞれは、次のようになる。即ち、図３の走査線ＷＳＬ、映像信号線ＤＴＬ、および電源線ＤＳＬは、画素２１−（ｎ，ｍ）に対応する走査線ＷＳＬ−ｎ、映像信号線ＤＴＬ−ｎ、および電源線ＤＳＬ−ｍとなる。

図３の画素２１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、および補助容量３５を有する。また、図３では、発光素子３４が有する容量成分も、発光素子容量３４Bとして示してある。ここで、蓄積容量３３、発光素子容量３４B、および補助容量３５の容量値は、それぞれ、Cs,Coled、およびCsubである。

サンプリング用トランジスタ３１のゲートは、走査線ＷＳＬと接続され、サンプリング用トランジスタ３１のドレインは、映像信号線ＤＴＬと接続される。また、サンプリング用トランジスタ３１のソースは、駆動用トランジスタ３２のゲートと接続されている。

駆動用トランジスタ３２のソース及びドレインの一方は、発光素子３４のアノードに接続され、他方が、電源線ＤＳＬに接続される。蓄積容量３３は、駆動用トランジスタ３２のゲートと発光素子３４のアノードに接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３６に接続されている。この電位ＶｃａｔはGNDレベルであり、従って、配線３６は接地配線である。

補助容量３５は、発光素子３４の容量成分、即ち発光素子容量３４Bを補うために設けられ、発光素子３４と並列に接続されている。即ち、補助容量３５の一方の電極は、発光素子３４のアノード側に接続され、他方の電極は、発光素子３４のカソード側と接続される。このように補助容量３５を設け、所定の電位を保持させることにより、駆動用トランジスタ３２の入力ゲインを向上させることができる。ここで、駆動用トランジスタ３２の入力ゲインとは、図４を参照して後述する書き込み＋移動度補正期間Ｔ₅における駆動用トランジスタ３２のゲート電位Ｖｇの上昇量に対するソース電位Ｖｓの上昇量の比率である。

サンプリング用トランジスタ３１および駆動用トランジスタ３２は、いずれもＮチャネル型トランジスタである。よって、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができる。これにより、画素回路の製造コストをより安価にすることができる。勿論、サンプリング用トランジスタ３１および駆動用トランジスタ３２は、低温ポリシリコンや単結晶シリコンで作成しても構わない。

発光素子３４は、有機EL素子で構成される。有機EL素子はダイオード特性を有する電流発光素子である。よって、発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。

以上のように構成される画素２１において、サンプリング用トランジスタ３１が、走査線ＷＳＬからの選択制御信号に応じてオン（導通）し、映像信号線ＤＴＬを介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。蓄積容量３３は、映像信号線ＤＴＬを介して水平セレクタ１２から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１高電位Ｖｃｃ１にある電源線ＤＳＬから電流の供給を受け、蓄積容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す（供給する）。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素２１が発光する。

画素２１は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させる機能である。閾値補正機能を発揮させることで、ELパネル１０の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素２１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素２１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能である。ブートストラップ機能の発揮により、駆動用トランジスタ３２のゲートとソース間電圧Ｖｇｓを一定に維持することが出来る。

［ELパネル１０の画素２１の動作の説明］
図４は、画素２１の動作を説明するタイミングチャートである。

図４は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ、電源線ＤＳＬ、および映像信号線ＤＴＬの電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図４において、時刻ｔ₁までの期間は、前の水平期間（１Ｆ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₃までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１４が、電源線ＤＳＬの電位を第１高電位Ｖｃｃ１から低電位Ｖｓｓに切換える。ここで、発光素子３４の閾値電圧をＶｔｈｅｌとする。このとき、低電位Ｖｓｓを、Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔとすると、駆動用トランジスタ３２のソース電位Ｖｓが低電位Ｖｓｓにほぼ等しくなるために、発光素子３４は逆バイアス状態となって消光する。

次に、時刻ｔ₂において、ライトスキャナ１３が、走査線ＷＳＬの電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされる。駆動用トランジスタ３２のソース電位Ｖｓは、時刻ｔ₁から時刻ｔ₂にかけて、映像信号線ＤＴＬの低電位Ｖｓｓにリセットされる。

このとき、駆動用トランジスタ３２のゲート−ソース間電圧Ｖｇｓは、（Ｖｏｆｓ−Ｖｓｓ）となる。ここで、（Ｖｏｆｓ−Ｖｓｓ）が駆動用トランジスタ３２の閾値電圧Ｖｔｈよりも大きくないと、次の閾値補正処理を行うことができない。そのため、（Ｖｏｆｓ−Ｖｓｓ）＞Ｖｔｈの関係を満たすように、基準電位Ｖｏｆｓおよび低電位Ｖｓｓが設定されている。

時刻ｔ₃から時刻ｔ₄までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₃において、電源スキャナ１４により、電源線ＤＳＬの電位が第１高電位Ｖｃｃ１に切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートとソースとの間に接続された蓄積容量３３に書き込まれる。即ち、電源線ＤＳＬの電位が第１高電位Ｖｃｃ１に切換えられることにより駆動用トランジスタ３２のソース電位Ｖｓが上昇し、閾値補正期間Ｔ₃の時刻ｔ₄までに、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈに等しくなる。

なお、閾値補正期間Ｔ₃では、発光素子３４がカットオフ状態となるようにカソード電位Ｖｃａｔが設定されているため、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓは蓄積容量３３側に流れ、発光素子３４側には流れない。

時刻ｔ₄から時刻ｔ₆までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬの電位が高電位から低電位に一旦切換えられる。このとき、サンプリング用トランジスタ３１がオフされるため、駆動用トランジスタ３２のゲートがフローティング状態となる。しかし、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈに等しいため、駆動用トランジスタ３２はカットオフ状態にある。従って、駆動用トランジスタ３２にドレイン−ソース間電流Ｉｄｓは流れない。

そして、時刻ｔ₄から時刻ｔ₆の間の時刻ｔ₅において、水平セレクタ１２が、映像信号線ＤＴＬの電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

その後、時刻ｔ₆から時刻ｔ₇までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が同時に行われる。即ち、時刻ｔ₆から時刻ｔ₇までの間、走査線ＷＳＬの電位が高電位に設定され、これにより、階調に応じた信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧ΔＶ_aが蓄積容量３３に保持された電圧から差し引かれる。

ここで、書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₇における駆動用トランジスタ３２のゲート‐ソース間電圧ＶｇｓをＶａとすると、Ｖａ＝（Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_a）である。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₇において、走査線ＷＳＬの電位が低電位に戻される。これにより、駆動用トランジスタ３２のゲートは、映像信号線ＤＴＬから切り離されるため、フローティング状態となる。駆動用トランジスタ３２のゲートがフローティング状態にあるときは、駆動用トランジスタ３２のゲート−ソース間に蓄積容量３３が接続されていることにより、駆動用トランジスタ３２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動用トランジスタ３２のゲート電位Ｖｇが、ソース電位Ｖｓの変動に連動して変動する動作が、蓄積容量３３によるブートストラップ動作である。

時刻ｔ₇以降、駆動用トランジスタ３２のゲートがフローティング状態になり、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓが駆動電流として発光素子３４に流れ始めることにより、駆動電流Ｉｄｓに応じて発光素子３４のアノード電位が上昇する。また、ブートストラップ動作により、駆動用トランジスタ３２のゲート電位Ｖｇも同様に上昇する。即ち、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖａ＝（Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_a）を一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。そして、発光素子３４のアノード電位が（Ｖｔｈｅｌ＋Ｖｃａｔ）を超えたとき、発光素子３４が発光を開始する。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₇時点で、閾値電圧Ｖｔｈと移動度μの補正が終了しているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。即ち、発光素子３４は、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けずに、信号電位Ｖｓｉｇに応じた各画素同一の発光輝度で発光する。

そして、時刻ｔ₇から所定時間経過後の時刻ｔ₈において、映像信号線ＤＴＬの電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。

以上のようにして、ELパネル１０の各画素２１では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。従って、ELパネル１０を用いた表示装置１では、高品位な画質を得ることができる。

［書き込み＋移動度補正期間Ｔ₅の決定方法］
ここで、図５および図６を参照して、書き込み＋移動度補正期間Ｔ₅の決定方法について説明する。

図５の曲線５１は、書き込み＋移動度補正期間Ｔ₅内の経過時刻ｔと駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓとの関係を示している。なお、以下では、曲線５１を、電流曲線５１と称する。

書き込み＋移動度補正期間Ｔ₅では、ELパネル１０は、信号電位Ｖｓｉｇの書き込みと移動度補正を同時に行っている。

信号電位Ｖｓｉｇの映像信号の書き込み動作は、駆動用トランジスタ３２のゲート電位Ｖｇを信号電位Ｖｓｉｇまで上昇させる。従って、映像信号の書き込み動作のみによる駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、拡大する方向に変化する。

一方、移動度補正のみによる駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓの変化は、書き込み＋移動度補正期間Ｔ₅の最初の時刻ｔ₁₆からの経過時刻ｔを変数とする次式（１）で表すことができる。

式（１）において、βは、駆動用トランジスタ３２に固定の係数であり、移動度μ、ゲート幅Ｗ、ゲート長Ｌ、単位面積あたりのゲート酸化膜容量Ｃｏｘを用いて、次式（２）で表される。

なお、式（１）におけるＶｇｓ（０）は、ｔ＝０としたときの駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを表す。

従って、式（１）によれば、移動度補正動作は、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓを低下させる。

以上より、書き込み＋移動度補正期間Ｔ₅における駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、時刻ｔ_aまでは、信号電位Ｖｓｉｇの書き込みによる上昇と、移動度補正による低下とが相殺され、全体としては緩やかに上昇する。これに対応して、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓも、電流曲線５１で示されるように、時刻ｔ_aまでは時刻ｔに応じて上昇する。

そして、信号電位Ｖｓｉｇの書き込みによる駆動用トランジスタ３２のゲート電位Ｖｇの上昇が終了する時刻ｔ_a以降、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓは、移動度補正によるソース電位Ｖｓの上昇のみが作用するため、徐々に小さくなる。これに対応して、電流曲線５１で示されるように、ドレイン−ソース間電流Ｉｄｓも、時刻ｔ_a以降は時刻ｔに応じて下降する。

ここで、駆動用トランジスタ３２の移動度μが異なる場合、図５の電流曲線５１は、図６に示すように変化する。

即ち、図６は、駆動用トランジスタ３２の移動度μの違いに応じた、電流曲線５１の変化を示す図である。

電流曲線５１aは、移動度μが大である駆動用トランジスタ３２の電流曲線を示している。また、電流曲線５１ｃは、移動度μが小である駆動用トランジスタ３２の電流曲線を示している。電流曲線５１ｂは、ELパネル１０の各画素２１の平均的な移動度μを有する駆動用トランジスタ３２の電流曲線を示している。

移動度μが大である場合の電流曲線５１aは、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓの上昇も下降も急峻となる。

一方、移動度μが小である場合の電流曲線５１ｃは、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓの上昇も下降も緩やかとなる。

そして、駆動用トランジスタ３２の移動度μが異なっても、書き込み＋移動度補正期間Ｔ₅の開始時刻から、所定時間経過後（図６では、Ｔ１時間経過後）に、電流曲線５１a乃至５１ｃが重なる点５２が存在する。即ち、書き込み＋移動度補正期間Ｔ₅の開始時刻からＴ１時間経過後に、駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓが一致する点５２が存在する。この駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓが一致する点５２となるＴ１時間が、書き込み＋移動度補正期間Ｔ₅に決定される。これにより、各画素２１を構成する駆動用トランジスタ３２の移動度μにばらつきがあっても、同一の駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓで、同一の駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓを流すことができる。即ち、各画素２１を構成する駆動用トランジスタ３２の移動度μを補正することができる。

しかしながら、換言すれば、画素２１の回路定数が一定である場合、電流曲線５１a乃至５１ｃが重なる点５２までのＴ１時間は、変化しない。従って、１画素の駆動にかかる時間を短縮することができず、高速駆動が難しかった。

［本発明を適用した表示装置の構成］
そこで、上述した図１の表示装置１を基本として、移動度補正時間を短縮し、高速駆動を可能した表示装置について、以下に説明する。

即ち、図７は、本発明を適用した表示装置の一実施の形態を示すブロック図である。

図７の表示装置１００は、図１のELパネル１０を改善したELパネル１０１を有する表示装置である。表示装置１００は、図１のELパネル１０に代えて、ELパネル１０１が設けられている以外は、図１で説明した表示装置１と同様の構成を有する。

ELパネル１０１において、表示装置１と対応する部分については同一の符号を付してあり、その説明については適宜省略し、ELパネル１０と異なる部分についてのみ説明する。

ELパネル１０１は、複数の画素１２１を有する画素アレイ部１１１、水平セレクタ１２、ライトスキャナ１３、および電源スキャナ１１４を含むように構成されている。

画素アレイ部１１１は、ELパネル１０と同様に、Ｎ×Ｍ個の画素１２１−（１，１）乃至１２１−（Ｎ，Ｍ）が行列状に配置されて構成されている。なお、上述の例と同様に、画素１２１−（１，１）乃至１２１−（Ｎ，Ｍ）を特に区別する必要がない場合には、単に画素１２１と称する。

図７のELパネル１０１では、図８を参照して後述するが、画素１２１と電源スキャナ１１４との電源線ＤＳＬの接続が、図１のELパネル１０と異なる。そのため、電源スキャナ１１４も、図１の電源スキャナ１４とは異なる駆動を行う。

次に、画素１２１と電源スキャナ１１４との電源線ＤＳＬの接続、および、電源スキャナ１１４の駆動について、図８を参照して説明する。

［ELパネル１０１の詳細構成例］
図８は、ELパネル１０１の詳細な構成例を示すブロック図である。

図８では、ELパネル１０１に含まれるＮ×Ｍ個の画素１２１のうち、列方向に並ぶ２つの画素１２１の等価回路であって、画素１２１−（Ｎ，Ｍ−１）と画素１２１−（Ｎ，Ｍ）の構成を示している。なお、図示しないその他の画素１２１も、この画素１２１−（Ｎ，Ｍ−１）と画素１２１−（Ｎ，Ｍ）と同様の構成を有している。

画素１２１−（Ｎ，Ｍ）は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、発光素子容量３４B、および補助容量３５Aを有している。

画素１２１−（Ｎ，Ｍ）の線順次走査の順番で前段（１行前）の画素１２１−（Ｎ，Ｍ−１）も、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、発光素子３４、発光素子容量３４B、および補助容量３５Aを有している。

従って、ELパネル１０１の画素１２１の構成要素自体は、図３を参照して説明したELパネル１０の画素２１と同様である。ただし、補助容量３５Aの一方の電極の接続先が図３を参照して説明したELパネル１０の画素２１とは異なる。

即ち、画素２１では、同じ画素内のカソード側と接続されていた補助容量３５Aの一方の電極が、画素１２１−（Ｎ，Ｍ）では、その前段の画素１２１−（Ｎ，Ｍ−１）の電源線ＤＳＬ−（Ｍ−１）と接続されている。画素１２１−（Ｎ，Ｍ−１）の補助容量３５Aも同様に、発光素子３４のアノードと接続されている側と反対の電極は、図示せぬ画素１２１−（Ｎ，Ｍ−２）の電源線ＤＳＬ−（Ｍ−２）と接続されている。

電源スキャナ１１４は、画素１２１−（Ｎ，Ｍ）の水平期間（１Ｆ）に、電源線ＤＳＬ−Ｍの電源電位だけでなく、補助容量３５Aの一方の電極が接続されている画素１２１−（Ｎ，Ｍ−１）の電源線ＤＳＬ−（Ｍ−１）の電源電位も、所定期間、変更する。また、電源スキャナ１１４は、画素１２１−（Ｎ，Ｍ−１）の水平期間に、電源線ＤＳＬ−（Ｍ−１）の電源電位だけでなく、画素１２１−（Ｎ，Ｍ−２）の電源線ＤＳＬ−（Ｍ−２）の電源電位も、所定期間、変更する。

［ELパネル１０１の画素１２１の動作の説明］
図８に示した２つの画素１２１−（Ｎ，Ｍ−１）と画素１２１−（Ｎ，Ｍ）のうちの画素１２１−（Ｎ，Ｍ）を例に、画素１２１の動作について、図９を参照して説明する。

図９では、図４と同様の、画素１２１−（Ｎ，Ｍ）と接続された走査線ＷＳＬ−Ｍ、電源線ＤＳＬ−Ｍ、および映像信号線ＤＴＬ−Ｍ、並びに、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓに加えて、電源線ＤＳＬ−（Ｍ−１）の電位も示している。

時刻ｔ₁₁から時刻ｔ₁₆まで動作は、図４の時刻ｔ₁から時刻ｔ₆まで動作と同様であるので、その説明は省略する。

書き込み＋移動度補正期間Ｔ₅として、時刻ｔ₁₆において、ライトスキャナ１３が、走査線ＷＳＬ−Ｍの電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、映像信号の書き込みと移動度補正が同時に開始される。即ち、階調に対応する信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧△Ｖが蓄積容量３３に保持された電圧から差し引かれる。

同時に開始された映像信号の書き込みと移動度補正のうち、映像信号の書き込みが終了したとき以降の時刻ｔ₁₇において、電源スキャナ１４が、電源線ＤＳＬ−（Ｍ−１）の電位を、第１高電位Ｖｃｃ１から△Ｖｄｓだけ高い第２高電位Ｖｃｃ２に設定する（上昇させる）。

電源線ＤＳＬ−（Ｍ−１）の電位が、第１高電位Ｖｃｃ１より△Ｖｄｓだけ高い第２高電位Ｖｃｃ２に設定されると、電源線ＤＳＬ−（Ｍ−１）に接続されている補助容量３５に電荷が蓄積され、駆動用トランジスタ３２のソース電位Ｖｓが上昇する。これにより、移動度補正動作による駆動用トランジスタ３２のソース電位Ｖｓの上昇が、補助容量３５によってアシストされる。

駆動用トランジスタ３２のソース電位Ｖｓの上昇が補助容量３５によってアシストされた結果、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓが、図４と同じＶａ＝（Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_a）となるまでの時間が短縮される。

即ち、時刻ｔ₁₇において電源線ＤＳＬ−（Ｍ−１）の電位を第２高電位Ｖｃｃ２に設定することにより、駆動用トランジスタ３２のソース電位Ｖｓが△Ｖ₂だけ上昇したとする。そして、図１のELパネル１０における駆動制御では、駆動用トランジスタ３２のソース電位Ｖｓが△Ｖ₂だけ上昇するのに△Ｔｘ時間かかっていたとすれば、この△Ｔｘ時間だけ、書き込み＋移動度補正期間Ｔ₅を短縮することができる。

その後、時刻ｔ₁₇から△Ｔ時間経過後の時刻ｔ₁₈において、電源スキャナ１４が、電源線ＤＳＬ−（Ｍ−１）の電位を、再び第１高電位Ｖｃｃ１に戻す。

移動度補正終了後の時刻ｔ₁₈以降の動作は、図４の時刻ｔ₇以降の動作と同様である。

[電源線ＤＳＬ−（Ｍ−１）の電位を△Ｖｄｓ上昇させた効果]
図１０は、書き込み＋移動度補正期間Ｔ₅に、電源線ＤＳＬ−（Ｍ−１）の電位を第１高電位Ｖｃｃ１より△Ｖｄｓだけ高い第２高電位Ｖｃｃ２に設定した際の効果を示す図である。

ELパネル１０１においては、書き込み＋移動度補正期間Ｔ₅内の経過時刻ｔと駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓとの関係は、駆動用トランジスタ３２の移動度μの違いに応じて、電流曲線６１ａ乃至６１ｃのようになる。

電流曲線６１ａが移動度大である場合、電流曲線６１ｃが移動度小である場合の電流曲線を示していることは、図６と同様である。

電流曲線６１ａ乃至６１ｃでは、時刻ｔ_a以降の曲線の傾きが電流曲線５１より急峻となっている。即ち、補助容量３５のアシストにより、信号電位Ｖｓｉｇの書き込み終了時以降の駆動用トランジスタ３２のドレイン−ソース間電流Ｉｄｓの減少率が、大きくなっている。

そして、書き込み＋移動度補正期間Ｔ₅の開始時刻から、曲線６１ａ乃至６１ｃが重なる点６２までのＴ２時間は、表示装置１のELパネル１０におけるＴ１時間よりも△Ｔｘだけ短縮されている。この曲線６１ａ乃至６１ｃが重なる点６２までのＴ２時間が、上述したように書き込み＋移動度補正期間Ｔ₅に設定されるから、ELパネル１０１における書き込み＋移動度補正期間Ｔ₅は、ELパネル１０における書き込み＋移動度補正期間Ｔ₅よりも短くなる。

即ち、表示装置１００のELパネル１０１によれば、移動度補正にかかる時間を短縮することができる。また、移動度補正にかかる時間を短縮することにより、高速駆動が可能となる。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

上述した例では、画素１２１の補助容量３５Aの一方の電極が、同列で前段の画素１２１の電源線ＤＳＬと接続されるようになされていたが、同列で後段（線順次走査の順番で１行後）の画素１２１の電源線ＤＳＬと接続されるようにしてよもよい。即ち、補助容量３５Aの、発光素子３４のアノードと接続されている側と反対の電極は、列方向に隣接する画素１２１の電源線ＤＳＬと接続されればよい。

また、画素１２１は、図８に示したように、２個のトランジスタと２個のキャパシタからなる画素回路（以下、２Ｔｒ／２Ｃ画素回路と称する）で構成されていたが、その他の回路構成を採用することもできる。

その他の画素１２１の回路構成として、例えば、次のような回路構成を採用できる。即ち、２Ｔｒ／２Ｃ画素回路に、第１乃至第３のトランジスタを加えた、５個のトランジスタと２個のキャパシタの構成（以下、５Ｔｒ／２Ｃ画素回路とも称する）を採用することもできる。５Ｔｒ／２Ｃ画素回路を採用した画素１２１では、水平セレクタ１２から映像信号線ＤＴＬを介してサンプリング用トランジスタ３１に供給される信号電位がＶｓｉｇ固定となる。その結果、サンプリング用トランジスタ３１は駆動用トランジスタ３２への信号電位Ｖｓｉｇの供給をスイッチングする機能としてのみ動作する。また、電源線ＤＳＬを介して駆動用トランジスタ３２に供給される電位が、第１高電位Ｖｃｃ１と第２高電位Ｖｃｃ２となる。そして、追加された第１のトランジスタは、駆動用トランジスタ３２への第１高電位Ｖｃｃ１の供給をスイッチングする。第２のトランジスタは、駆動用トランジスタ３２への低電位Ｖｓｓの供給をスイッチングする。また、第３のトランジスタは、駆動用トランジスタ３２への基準電位Ｖｏｆｓの供給をスイッチングする。

また、その他の画素１２１の回路構成としては、２Ｔｒ／２Ｃ画素回路と５Ｔｒ／２Ｃ画素回路の中間的な回路構成を採用することもできる。即ち、４個のトランジスタと２個のキャパシタからなる構成（４Ｔｒ／２Ｃ画素回路）や、３個のトランジスタと１個のキャパシタからなる構成（３Ｔｒ／２Ｃ画素回路）を採用することもできる。４Ｔｒ／２Ｃ画素回路としては、例えば、５Ｔｒ／２Ｃ画素回路の第３のトランジスタを省略し、水平セレクタ１２からサンプリング用トランジスタ３１に供給する信号電位をＶｓｉｇとＶｏｆｓでパルス化するなどの構成を取ることができる。

３１ サンプリング用トランジスタ， ３２ 駆動用トランジスタ， ３３ 蓄積容量， ３４ 発光素子， ３５A 補助容量，１００ 表示装置， １０１ ELパネル， １１１ 画素アレイ部， １１４，１１４A 電源スキャナ， １２１−（１，１）乃至１２１−（Ｎ，Ｍ） 画素， ＤＳＬ−１乃至Ｍ 電源線

Claims (5)

1. 画素が行列状に複数配置されている画素アレイ部と、
   行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線と、
   各行の前記画素に前記電源線を介して、所定の電源電位を供給する電源供給部と
   を備え、
   前記画素は、
   ダイオード特性を有し、駆動電流に応じて発光する発光素子と、
   映像信号をサンプリングするサンプリング用トランジスタと、
   前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
   前記駆動用トランジスタのゲートとソースの間の電圧を設定するように接続され、所定の電位を保持する蓄積容量と、
   前記蓄積容量の低電位側の一端と列方向に隣接する隣接画素の前記電源線との間に接続され、所定の電位を保持する補助容量と
   を少なくとも有し、
   前記電源供給部は、前記画素の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に上昇させる
   表示装置。
2. 前記電源供給部は、前記蓄積容量への映像信号の信号電位の書き込み動作と、移動度補正動作を同時に開始する
   請求項１に記載の表示装置。
3. 前記電源供給部は、前記蓄積容量への映像信号の信号電位の書き込み終了後の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に上昇させる
   請求項２に記載の表示装置。
4. 列方向に隣接する隣接画素は、線順次走査の順番で前段の前記画素である
   請求項３に記載の表示装置。
5. 画素が行列状に複数配置されている画素アレイ部と、行方向の前記画素に共通に配線され、前記画素の行数と同数の配線数を有する電源線と、各行の前記画素に前記電源線を介して、所定の電源電位を供給する電源供給部とを備え、前記画素は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記駆動用トランジスタのゲートとソースの間の電圧を設定するように接続され、所定の電位を保持する蓄積容量と、前記蓄積容量の低電位側の一端と列方向に隣接する隣接画素の前記電源線との間に接続され、所定の電位を保持する補助容量とを少なくとも有する表示装置の、
   前記電源供給部が、前記画素の移動度補正中に、前記補助容量が接続されている前記隣接画素の前記電源線の電源電位を一時的に上昇させる
   駆動制御方法。

Images