[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5278324B2 - Igbt用シリコン単結晶ウェーハの製造方法 - Google Patents

Igbt用シリコン単結晶ウェーハの製造方法 Download PDF

Info

Publication number
JP5278324B2
JP5278324B2 JP2009530203A JP2009530203A JP5278324B2 JP 5278324 B2 JP5278324 B2 JP 5278324B2 JP 2009530203 A JP2009530203 A JP 2009530203A JP 2009530203 A JP2009530203 A JP 2009530203A JP 5278324 B2 JP5278324 B2 JP 5278324B2
Authority
JP
Japan
Prior art keywords
single crystal
wafer
silicon single
igbt
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009530203A
Other languages
English (en)
Other versions
JPWO2009028658A1 (ja
Inventor
渉 杉村
正隆 宝来
繁 梅野
敏昭 小野
亘 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009530203A priority Critical patent/JP5278324B2/ja
Publication of JPWO2009028658A1 publication Critical patent/JPWO2009028658A1/ja
Application granted granted Critical
Publication of JP5278324B2 publication Critical patent/JP5278324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、絶縁ゲートバイポーラトランジスタ(IGBT)の製造に用いられるIGBT用シリコン単結晶ウェーハ及びIGBT用シリコン単結晶ウェーハの製造方法に関する。
本願は、2007年8月29日に、日本に出願された特願2007−223065号に基づき優先権を主張し、その内容をここに援用する。
絶縁ゲートバイポーラトランジスター(Insulated Gate Bipolar Transistor、以下IGBTと記す)は、大電力を制御するのに適したゲート電圧駆動型スイッチング素子であり、電車、ハイブリッド車、空調機器、冷蔵庫などのインバータなどに用いられている。IGBTには、図5A〜図5Cに示すように、エミッタE、コレクタC、ゲートGという3つの電極が備えられており、絶縁酸化膜SiOを介して素子の表面側に形成されたゲートに印加する電圧によって、素子表面側のエミッタEと裏面側のコレクタC間の電流を制御するものである。
上述のように、IGBTは酸化膜で絶縁されたゲートで電流を制御する素子なので、ゲート酸化膜の品質(Gate Oxide Integrity、以下GOIと記す)が重要である。シリコン単結晶ウェーハ中に欠陥が含まれていると、その欠陥がゲート酸化膜に取り込まれて、酸化膜の絶縁破壊の原因となる。
また、IGBTは、メモリ等のLSIのようにウェーハの表面近傍だけを横方向に使う素子ではなく、図5A〜図5Cに示すように、ウェーハを縦方向(厚み方向)に使う素子なので、その特性はウェーハのバルクの品質に影響される。特に、再結合ライフタイムと抵抗率は重要な品質である。再結合ライフタイムは、基板中の結晶欠陥によって低下するので、デバイスプロセスを経ても結晶欠陥が生じないように制御することが必要である。抵抗率に関しては、均一性と安定性が要求される。ウェーハの面内だけでなく、ウェーハ間、すなわち、シリコンインゴットの長さ方向でも均一で、且つデバイス熱プロセスを経ても変化しないことが重要である。
もし、ウェーハ平面上に複数の受けられた素子、つまり、複数の素子が並列に設けられていた場合、これらの素子間で抵抗率が異なると、抵抗率の低い素子に大電流が集中し破損してしまうので抵抗率の均一性と安定性が重要である。このように、複数の素子が並列に微細化された場合、抵抗率の差によって、大電流が集中し特定の素子に電流が集中し破損してしまうので抵抗率が均一で、しかも、デバイス熱プロセスを経ても変化しないことが重要である。
また、図5Aに示すように、電流のオフ時に空乏層がコレクタ側に接触する所謂パンチスルー(Punch Through、以下PTと記す)型IGBT用の基板として、エピキタキシャルウェーハ(以下エピウェーハと記す)が使用されている。しかし、PT型IGBTは、エピウェーハを使用するためコストが高いという問題がある。また、ライフタイムコントロールのため、高温でスイッチング損失が増加する。このため高温でオン電圧が低下して並列使用時に特定の素子に電流が集中し破損の原因となることもある。
PT型基板の欠点を克服する為に、オフ時に空乏層がコレクタ側に接触しないノンパンチスルー(Non Punch Through、以下NPTと記す)型のIGBTが開発されている。更に最近になって、トレンチゲート構造や、図5Cに示すように、コレクタ側にフィールドストップ(Field Stop、以下FSと記す)層を形成した、よりオン電圧が低くスイッチング損失の少ないFS−IGBTが製造されるようになっている。NPT型やFS型のIGBT用の基板としては、従来から浮遊帯域溶融法(Floating Zone Method、以下FZ法と記す)で育成したシリコン単結晶から切り出した直径150mm以下のウェーハ(以下、FZウェーハという)が使用されている。
エピウェーハに比べてFZウェーハは安価であるが、IGBTの製造コストを更に下げる為には、ウェーハを大口径化する必要がある。しかし、FZ法で直径150mmより大きい単結晶を育成することは極めて難しく、たとえ製造できたとしても、低価格で安定供給するのは困難である。
そこで、我々はφ200mm以上好ましくはφ300mm以上の大口径結晶が容易に育成できるチョクラルスキー法(CZ法)でIGBT用シリコン単結晶ウェーハを製造することを試みた。
以下に説明する特許文献1〜3に記載されている技術はいずれもウェーハ内の欠陥の低減を目的とするものであり、特許文献1には、CZ法によって育成され、窒素がドープされ、全面N−領域からなり、かつ格子間酸素濃度が8ppma以下、或は窒素がドープされ、全面から少なくともボイド型欠陥と転位クラスターが排除されており、かつ格子間酸素濃度が8ppma以下であるシリコン単結晶ウェーハが開示されている。
また特許文献2には、酸素及び窒素でドーピングされる間にチョクラルスキー法を使って引き上げられるシリコン単結晶の製造方法であって、単結晶が引き上げられる間に6.5×1017原子/cm3未満の濃度の酸素、及び5×1013原子/cm3超の濃度の窒素でドーピングされるシリコン単結晶の製造方法が開示されている。
更に特許文献3には、窒素を添加した融液からチョクラルスキー法により育成され、2×1014atoms/cm3以上2×1016atoms/cm3以下の窒素濃度、及び7×1017atoms/cm3以下の酸素濃度を含有し、各種表面欠陥密度がFPD≦0.1個/cm2、SEPD≦0.1個/cm2、及びOSF≦0.1個/cm2であり、内部欠陥密度がLSTD≦1×105個/cm3であり、かつ酸化膜耐圧特性がTZDB高Cモード合格率≧90%及びTDDB合格率≧90%以上であるシリコン半導体基板が開示されている。
特開2001−146498号公報 特開2000−7486号公報 特開2002−29891号公報
しかし、特許文献1〜3には、結晶欠陥フリーとなるウェーハの製造方法について開示されているものの、IGBTに必要なウェーハ特性は明らかになっていない。また、無欠陥CZシリコンで格子間酸素濃度が7×1017atoms/cm以下であり、ウェーハ面内での抵抗率のばらつきが5%以下である結晶を育成するには、石英ルツボの回転速度や、結晶の回転速度を従来の条件から大幅に変更する必要があり、無欠陥結晶が育成できる引き上げ速度マージンが小さくなってしまい、歩留まりが低下する問題があった。
また、従来から、EG処理として、ウェーハ裏面側にゲッタリング層としての多結晶シリコン層を形成し、IGBT製造工程における重金属汚染を除去するようにしていたが、このポリシリコン層形成が作業工程の増大と製造コストの増大を招くため、これをおこなわないことが好ましい。しかし、IGBT用デバイスプロセスにおいては、ゲッタリング能を有することが必要であり、EGを施さずにIG能を有するIGBT用シリコン単結晶ウェーハが求められていた。
本発明は、上記事情に鑑みてなされたものであって、引き上げ速度マージンを拡大することが可能であるとともに、EG処理が必要でなく、IGBT用ウェーハとしての充分な厚さのDZ層を有しかつIG能を有するとともに、抵抗率のバラツキが小さなウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハを提供することを目的とする。
シリコン単結晶ウェーハを、チョクラルスキー法(以下、CZ法と言う場合がある)により製造すると、直径300mm程度の大口径のウェーハが製造可能であるが、CZ法で製造されたウェーハは次のような理由でIGBT用のウェーハには適していなかった。
(1)CZ法では、単結晶の育成時に過剰な空孔が凝集して0.2〜0.3μm程度のCOP欠陥(Crystal Originated Particle)が生じる。IGBTを製造する際には、ウェーハ表面にゲート酸化膜を形成するが、COP欠陥がウェーハ表面に露出して出来たピット、あるいはウェーハ表面近傍に存在するCOP欠陥がこのゲート酸化膜に取り込まれると、GOI(Gate Oxide Integrity)を劣化させる。従って、GOIが劣化しないように、COP欠陥を含まないウェーハが必要になるが、CZ法では無欠陥のウェーハの製造が難しい。
(2)CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm程度の過剰な酸素が含まれており、このようなウェーハに対して450℃で1時間程度の低温熱処理(IGBT製造工程のシンタリング処理に相当する熱処理)を行うと酸素ドナーが発生し、熱処理前後でウェーハの抵抗率が変化してしまう。
(3)CZ法により製造されたシリコン単結晶ウェーハの抵抗率は、シリコン融液に添加するドーパント量によって制御でき、IGBT用のウェーハにはドーパントとしてリンが添加されるが、リンは偏析係数が小さい為にシリコン単結晶の長さ方向に渡って濃度が大きく変化する。そのため、一本のシリコン単結晶の中で、設計仕様に合致する抵抗率を有するウェーハの得られる範囲が狭い。
(4)CZ法により製造されたシリコン単結晶ウェーハには、1×1018atoms/cm程度の過剰な酸素が含まれており、このようなウェーハに対してデバイス形成プロセスを行うと、過剰な酸素がSiOとなって析出し、再結合ライフタイムを劣化させる。
(5)CZシリコンには10×1017atoms/cm程度の酸素が含まれており、IGBT用デバイスプロセスにおける450℃1時間程度の低温熱処理を受けると酸素ドナーが発生して、基板の抵抗率が変化してしまう。また、窒素ドープ結晶においては、酸素ドナーを消す熱処理(典型的には650℃×30分)を施しているが、デバイスプロセスにおいてたとえばAl配線のシンタリング処理などはこの450℃程度の温度前後で行われるため、デバイス製造工程を通るとIGBT用デバイスを形成するデバイス領域における抵抗率がウェーハ出荷時の抵抗率よりも高くなるという問題があった。このため、ウェーハ最表面から深さ方向100〜200μm程度とされるデバイス領域には、酸素析出物BMDが存在せず、かつ、デバイス領域に隣接してデバイスプロセスにおけるハンドリング性を向上するために、ゲッタリング(IG)効果を有するために、この領域にはBMDが充分存在しているウェーハが求められていた。
上記(1)〜(5)の問題点を解決すべく、本発明者らが鋭意研究を行ったところ、以下の構成を採用することによって、IGBTに必要なウェーハ特性を備えたウェーハを、CZ法により製造できることが判明した。
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が8.5×10 17 atoms/cm 3 以下の単結晶を育成する引き上げ工程と、
前記単結晶からスライスしたウェーハを1175℃以上でRTA処理する空孔注入工程と、
前記空孔注入工程後に、1000℃〜1100℃の温度範囲、1〜16時間の処理時間で熱処理して前記ウェーハ全面の表面側に厚さ方向寸法が100〜200μmであるIGBT用デバイスの形成されるデバイス領域および該デバイス領域よりも裏面側にデバイス形成後に除去されるゲッタリング領域を形成する空孔制御熱処理工程と、
を有し、
チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×10 13 atoms/cm 3 以上2.9×10 15 atoms/cm 3 以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×10 13 atoms/cm 3 以上1×10 15 atoms/cm 3 以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることを特徴とする。
本発明のIGBT用のシリコン単結晶ウェーハは、チョクラルスキー法によって育成されたシリコン単結晶からなるIGBT用のシリコン単結晶ウェーハであって、
前記ウェーハ全面に設けられ表面側にIGBT用デバイスの形成されるデバイス領域と、該デバイス領域よりも裏面側に位置しデバイス形成後に除去されるゲッタリング領域とを有し、
前記デバイス領域の厚さ方向寸法が100〜200μmとされ、
結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が8.5×1017atoms/cm3以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であることができる。
本発明は、前記デバイス領域において、IGBT用デバイスプロセス熱処理後に、20nm以上の酸素析出物密度が5×103個/cm3以下であり、前記ゲッタリング領域において、IGBT用デバイスプロセス熱処理後に、20nm以上の酸素析出物密度が5×104個/cm3以上1×107個/cm3以下であることができる。
本発明は、前記シリコン単結晶に、5×1012atoms/cm3以上5×1015atoms/cm3以下、または、1×1013atoms/cm3以上5×1015atoms/cm3以下の窒素をドープすることができる。
本発明は、前記シリコン単結晶が、前記チョクラルスキー法により育成される際にGrown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度で育成されたものであり、かつ、引き上げ後のシリコン単結晶に中性子照射がなされてリンがドープされてなるものであることができる。
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が8.5×1017atoms/cm3以下の単結晶を育成する引き上げ工程と、
前記単結晶からスライスしたウェーハを1175℃以上でRTA処理する空孔注入工程と、
前記空孔注入工程後に、1000℃〜1100℃の温度範囲、1〜16時間の処理時間で熱処理して前記ウェーハ全面の表面側に厚さ方向寸法が100〜200μmであるIGBT用デバイスの形成されるデバイス領域および該デバイス領域よりも裏面側にデバイス形成後に除去されるゲッタリング領域を形成する空孔制御熱処理工程と、
を有することができる。
本発明は、前記シリコン単結晶に、5×1012atoms/cm3以上5×1015atoms/cm3以下の窒素をドープすることができる。
本発明は、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入することができる。
本発明は、チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×1013atoms/cm3以上2.9×1015atoms/cm3以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm3以上1×1015atoms/cm3以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることができる。
本発明のIGBT用のシリコン単結晶ウェーハは、チョクラルスキー法によって育成されたシリコン単結晶からなるIGBT用のシリコン単結晶ウェーハであって、
前記ウェーハ全面に設けられ表面側にIGBT用デバイスの形成されるデバイス領域と、該デバイス領域よりも裏面側に位置しデバイス形成後に除去されるゲッタリング領域とを有し、
前記デバイス領域の厚さ方向寸法が100〜200μmとされ、
結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が8.5×1017atoms/cm以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であることにより、IGBTが形成されるデバイス領域(ウェーハ最表面〜百数十μm)にBMDが発生せず、バックグラインドで除去される厚み領域の中で、バルク中心部(表裏面から百数十μm以外)にRTA処理で故意にBMDを作りこんだウェーハを提供することができる。これにより、デバイス領域では、無欠陥としてデバイス特性に影響を与える抵抗率の変化がなく、かつ、EG処理をおこなわないで、デバイス製造工程において必要なIG能を有してデバイスプロセスにおけるハンドリング性を向上し、デバイス製造に影響を及ぼす重金属汚染を防止することが可能となる。
アルゴンと窒素の混合雰囲気中でRTAによる空孔注入処理をおこなったウェーハでは、初期デバイスプロセス中に600℃〜900℃までの低温熱処理が長時間施されると、表層に存在する空孔が安定化する。その結果、デバイスプロセスにおける後の熱処理工程で表層から100〜200μmまたは150μmの厚みであるデバイス領域でBMDが高密度に形成され、IGBT特性を劣化させる原因となる。したがって、空孔注入RTA処理で注入された表層近傍の空孔を、RTA処理後に1000℃〜1100℃の温度で1〜16時間程度の熱処理を実施することで、ウェーハ最表面から約150μm程度のデバイス領域中では酸素析出がおきず、それより深い位置では酸素析出が起きるIGBT用シリコン単結晶ウェーハを提供することができる。このようなウェーハでIGBT用デバイスプロセスを経てIGBTを製造すれば、デバイスを形成した後にデバイス領域より深い裏面側の部分を除去して薄厚化する薄厚化工程(バックグラインド工程)以前の工程では、最表面から150μm以上の深い位置に含まれるBMDのゲッタリング(IG)効果で、デバイス領域(デバイス活性領域)を金属汚染から保護することができる。バックグラインドによってBMDを含む深い領域の部分は削り取られるので、完成したIGBT素子にはBMDが含まれず、したがいBMDによるIGBT特性の劣化は生じない。また本発明によるIGBT用シリコン単結晶ウェーハは、デバイス工程における初期からウェーハにIG能を有するので、裏面へのポリシリコン膜形成処理(PBS)などのEG処理を省略して製造コストを低減することも可能である。
本発明は、前記デバイス領域において、IGBT用デバイスプロセス熱処理後に、20nm以上の酸素析出物密度が5×10個/cm以下であり、前記ゲッタリング領域において、IGBT用デバイスプロセス熱処理後に、20nm以上の酸素析出物密度が5×10個/cm以上1×10個/cm以下であることにより、ゲッタリング領域内部においてデバイス領域側に充分なゲッタリング能を有するゲッタリング領域と、デバイス領域内部でウェーハ厚み方向において均質でかつIGBT用デバイスプロセス中からその後にIGBT特性が劣化しないデバイス領域とを有するウェーハを提供することが可能となる。
具体的には、ウェーハ最表面からウェーハ厚さ方向に、それぞれ、IGBT用デバイスプロセスを経ても酸素析出がおきない、つまり、BMDが検出されない均質な厚み寸法100〜200μm程度のデバイス領域と、このデバイス領域に接して、IGBT用デバイスプロセスを経るとウェーハ厚さ方向にほぼ均質で20nm以上の酸素析出物密度が5×10個/cm以上1×10個/cm以下となるBMD層と、このBMD層からウェーハ裏面までデバイス領域と同様の特性を有する裏側領域とを有するウェーハを得ることができる。
さらに、本発明のIGBT用のシリコン単結晶ウェーハは、チョクラルスキー法によって育成されたシリコン単結晶からなるIGBT用シリコン単結晶ウェーハであって、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が8.5×1017atoms/cm以下であり、ウェーハ面内における抵抗率のばらつきが5%以下であることを特徴とする。
さらに、本発明のIGBT用のシリコン単結晶ウェーハにおいては、前記シリコン単結晶が、前記チョクラルスキー法により育成される際にGrown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度で育成されたものであり、かつ、引き上げ後のシリコン単結晶に中性子照射がなされてリンがドープされてなるものが好ましい。
また本発明のIGBT用のシリコン単結晶ウェーハにおいては、前記シリコン単結晶が、前記チョクラルスキー法より育成される際に、n型ドーパントがドープされたシリコン融液から、Grown−in欠陥フリーなシリコン単結晶を引き上げ可能な引き上げ速度により育成されたものであることが好ましい。
更に本発明のIGBT用のシリコン単結晶ウェーハにおいては、前記シリコン単結晶に、5×1012atoms/cm以上5×1015atoms/cm以下の窒素がドープされていることが好ましい。
さらに、本発明のIGBT用のシリコン単結晶ウェーハにおいては、破壊電界8MV/cmでのTZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に発生する酸素ドナーの濃度が9.8×1012個/cm−3以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に析出するBMDの密度が5×10個/cm−3以下であり、前記二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上であることが好ましい。
さらにまた、本発明のIGBT用のシリコン単結晶ウェーハにおいては、リンと、前記リンよりも偏析係数の小さなp型ドーパントがそれぞれ、1×1013atoms/cm以上1×1015atoms/cm以下の濃度で含まれていることが好ましい。
さらにまた、本発明のIGBT用のシリコン単結晶ウェーハにおいては、ウェーハ表面におけるLPD密度が0.1個/cm以下であり、ライトエッチング欠陥密度が1×10個/cm以下であることが好ましい。
なお、本発明において、抵抗率のばらつきは、ウェーハ中心、ウェーハ中心と外周の中間の位置、ウェーハ外周から5mmの位置の合計3カ所で抵抗率を測定し、その3カ所の抵抗率の中から最大値と最小値を選び、(最大値−最小値)×100/最小値の式で得られる値とする。
また、本発明において「Grown−in欠陥フリー」とは、COP欠陥や転位クラスタなどの結晶育成に伴って生る可能性のある全ての欠陥が排除されることを意味する。
また、本発明で、OSF領域とは、乾燥酸素雰囲気で900℃から1000℃まで、昇温速度5℃/minで昇温した後、乾燥酸素雰囲気で1000℃、1時間、その後、ウェット酸素雰囲気で1000℃から1150℃まで昇温速度3℃/minで昇温した後、ウェット酸素雰囲気で1150℃、2時間、その後900℃まで降温する熱処理後に、2μmのライトエッチングを実施してOSF領域を顕在化させ、OSF密度のウェーハ面内分布を測定した際に、OSFの密度が10個/cmの領域を意味するものである。
なお、Pv領域、Pi領域とは、チョクラルスキー法によりシリコン単結晶インゴットを育成し、前記インゴット内での格子間シリコン型点欠陥が支配的に存在する領域をI領域とし、空孔型点欠陥が支配的に存在する領域をV領域とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しない領域をP領域とするとき、前記I領域に隣接しかつ前記P領域に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域をPi領域とし、前記OSF領域に隣接しかつ前記P領域に属しCOPを形成し得る空孔濃度以下の領域をPv領域とする。
シリコンウェーハは、CZ法により炉内のシリコン融液からインゴットをボロンコフ(Voronkov)の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットを切出して作製される。一般的に、CZ法により炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥(point defect)と点欠陥の凝集体(agglomerates:三次元欠陥)が発生する。点欠陥は空孔と格子間シリコンという二つの一般的な形態がある。空孔は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。一方、シリコン結晶の格子点以外の位置(インタースチシャルサイト)で存在するシリコン原子が格子間シリコン原子である。
点欠陥は一般的にシリコン融液(溶融シリコン)とインゴット(固状シリコン)の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔又は格子間シリコン原子は拡散し、空孔の凝集体(vacancy agglomerates)であるCOP又は格子間シリコン原子の凝集体(interstitial agglomerates)である転位クラスタが形成される。い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。空孔型点欠陥の凝集体は前述したCOPの他に、LSTD(Laser ScatteringTomograph Defects)又はFPD(Flow Pattern Defects)と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したLDと呼ばれる欠陥を含む。FPDとは、インゴットを切出して作製されたシリコンウェーハを30分間セコエッチング(Secco etching、HF:K2 Cr2O7 (0.15mol/l)=2:1の混合液によるエッチング)したときに現れる特異なフローパターンを呈する痕跡の源であり、LSTDとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をV(mm/分)、インゴットとシリコン融液の界面近傍のインゴット鉛直方向の温度勾配をG(℃/mm)とするときに、V/G(mm /分・℃)を制御することである。
このV/Gの値が高い値から低い値と変化するのに対応して、上述したV領域、OSF領域、Pv領域、Pi領域、I領域の順となる。このため、電熱解析ソフトにより引き上げ装置固有のG(℃/mm)を算出しておき、引き上げ速度を徐々に低下させる引き上げ実験を実施し、これにより得られた単結晶の引き上げ長さ方向の欠陥分布を予め調べておくことにより、Pv領域、Pi領域、I領域を得るために必要な引き上げ速度V(mm/分)を算出することができる。あるいは、V/Gの値は、引き上げ炉上部におけるホットゾーンの構造等、各実機によって異なるが、COP密度、OSF密度、BMD密度、LSTD密度又はFPD、ライトエッチング欠陥密度などを測定することによって、判別可能である。
また、「ライトエッチング欠陥」とは、As-Grownのシリコン単結晶ウェーハを硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃、20分程度の熱処理を行なうCuデコレーションを行ない、その後、試片表層のCuシリサイド層を除去するために、HF/HNO混合溶液中に浸漬して、表層を数十ミクロン程度エッチングして除去し、その後、ウェーハ表面を2μmライトエッチング(クロム酸エッチング)し、光学顕微鏡を用いて検出される欠陥である。この評価手法によれば、結晶育成時に形成した転位クラスタをCuデコレーションすることで顕在化させ、転位クラスタを感度良く検出することができる。即ちライトエッチング欠陥には、転位クラスタが含まれる。
また、本発明において、「LPD密度」とは、レーザ光散乱式パーティクルカウンター(SP1(surfscan SP1):KLA−Tencor社製)を用いて検出される0.1μmサイズ以上の欠陥の密度である。
また、TZDBとは、タイムゼロ絶縁破壊(Time Zero Dielectric Breakdown)の略であり、GOIを表す指標のひとつである。本発明におけるTZDBの合格率は、測定電極の電極面積を8mmとし、判定電流を1mAとしたとした条件で、ウェーハ全体で416カ所程度の場所で電流−電圧曲線を測定し、静電破壊を起こさなかった確率をTZDBの合格率としている。なお、この合格率はCモード合格率とも呼ばれる。
本発明のシリコン単結晶ウェーハによれば、ウェーハ面内方向全域にわたって均質でかつ充分なゲッタリング能を有するゲッタリング領域と、ウェーハ面内方向全域にわたって均質でかつIGBT用デバイスプロセス中からその後にIGBT特性が劣化しないデバイス領域とを有するとともに、結晶径方向全域においてCOP欠陥および転位クラスタが排除されているので、ウェーハを縦方向に使う素子であるIGBT用のウェーハとして好適である。即ち、結晶径方向全域においてCOP欠陥および転位クラスタが排除されているので、IGBT製造工程におけるウェーハ表面でのゲート酸化膜の形成時に、COP欠陥がゲート酸化膜に取り込まれることがなく、GOIを劣化させることがない。また、転位クラスタが排除され、酸素析出物(BMD)も低減されているので、p/n接合におけるリーク電流を防止できる。
更に、格子間酸素濃度が8.5×1017atoms/cm以下なので、ウェーハの熱処理後に発生する酸素ドナーの濃度を9.8×1012個/cm以下に抑えることができ、熱処理前後でのウェーハの抵抗率の変化を防ぐことができ、シリコン単結晶ウェーハの品質を安定にできる。
なお、酸素ドナーの濃度を9.8×1012個/cm以下にする理由は次の通りである。高耐圧IGBTには、n型で抵抗率が40〜70Ω・cmのウェーハが使われる。例えば、基板の抵抗率の仕様が50±5Ω・cmの場合では、許容できるドナー濃度は9.8×1012個/cm以下となる。ここで、酸素に起因した酸素ドナーが最も発生しやすい温度は450℃である。例えばデバイスプロセスにおいてAl配線のシンタリング処理はこの温度前後で行われる。450℃で1時間の熱処理を施した場合に発生する酸素ドナーの濃度の酸素濃度依存性を調べた結果を図1に示す。図1から、酸素ドナーの濃度を9.8×1012個/cm以下に抑えるためには、ウェーハの格子間酸素濃度を8.5×1017atoms/cm以下に制御しなければならないことが分かる。このような理由から本発明においては、格子間酸素濃度を8.5×1017atoms/cm以下とすることができる。
なお、通常のCZ法では格子間酸素濃度を8.5×1017atoms/cm以下にするのは困難な場合があるので、その場合は磁場を印加して単結晶を育成するMCZ法によって、格子間酸素濃度を8.5×1017atoms/cm以下にすることが可能である。また、石英るつぼおよび引き上げる単結晶の回転速度を低速にすることによっても格子間酸素濃度の低減が図られる。
具体的には、図10に示すように、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)とを、
添付図面図10に各点(R1,R2)で示すように、
点A (0.1,1)、点B(0.1,7)、点C(0.5,7)、点D(0.7,6)、点E(1,6)、点F(2,2)、点G(2,1)で囲まれる範囲内の値に設定することができる。これにより、格子間酸素濃度が4×1017atoms/cm以下の単結晶を育成することができる。実質的には、石英ルツボの回転数をR1(rpm)、結晶回転数をR2(rpm)とするとき、R1:0.1以上2以下、R2:1以上7以下、の範囲であって、R1:0.5以上0.7以下の場合、R2<7−5(R1−0.5)を満足し、R1:0.7以上1以下の場合、R2<6を満足し、R1:1以上2以下の場合、R2<6−4(R1−1)を満足する範囲に設定することができる。この場合、単結晶中の格子間酸素濃度を4.0×1017atoms/cm以下として低酸素濃度のシリコン単結晶を育成できる。
このため、この低酸素単結晶から、抵抗率のバラツキが小さく、かつ、IGBT製造プロセスを経ても酸素析出物の密度が極めて少ない450℃程度の低温熱処理を受けると酸素ドナーが発生して、基板の抵抗率が変化してしまうことを防止可能なIGBT用のシリコン単結晶ウェーハを提供することが可能となる。
また、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)とを、
添付図面図10に各点(R1,R2)で示すように、
点A (0.1,1)、点B(0.1,7)、点L(0.2,7)、点K(0.3,7)、点J(0.5,6)、点I(0.7,6)、点H(1,5)、点N(1,3)、点M(1,1)で囲まれる範囲内の値に設定してシリコン単結晶を引き上げることで、単結晶中の格子間酸素濃度を3.5×1017atoms/cm以下としてより低酸素濃度のシリコン単結晶を育成できる。実質的には、石英ルツボ回転数R1(rpm)と結晶回転数R2(rpm)とをR1:0.1以上2以下、R2:1以上7以下、の範囲であって、但しR1:0.3以上、0.5以下の場合、R2<7−5(R1−0.3)を満足し、R1:0.5以上0.7以下の場合、R2<6を満足し、R1:0.7以上1以下の場合、R2<6−3.4(R1−0.7)を満足する範囲に設定すればよい。この場合、単結晶中の格子間酸素濃度が3.5×1017atoms/cm以下として、低酸素濃度のシリコン単結晶を提供できる。
また、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)とを、
添付図面図10に各点(R1,R2)で示すように、
点A (0.1,1)、点B(0.1,7)、点L(0.2,7)、点Q(0.3,6)、点J(0.5,6)、点P(0.7,5)、点N(1,3)、点M(1,1)で囲まれる範囲内の値に設定してシリコン単結晶を引き上げてもよい。 実質的には、石英ルツボ回転数R1(rpm)と結晶回転数R2(rpm)とをR1:0.1以上1以下、R2:1以上7以下、の範囲であって、但しR1:0.2以上0.3以下の場合、R2<7−10(R1−0.2)を満足し、R1:0.3以上0.5以下の場合、R2<6を満足し、R1:0.5以上0.7以下の場合、R2<6−5(R1−0.5)を満足し、R1:0.7以上、1以下の場合、R2<5−6.7(R1−0.7)を満足する範囲に設定することができる。この場合、単結晶中の格子間酸素濃度3.0×1017atoms/cm以下のシリコン単結晶を育成し、より低酸素濃度のシリコン単結晶を育成できる。
なお、石英ルツボ回転数R1(rpm)と、結晶回転数R2(rpm)と格子間酸素濃度との関係を表5に示す。
Figure 0005278324
また、本発明では、シリコン融液に印加する磁場は水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、3000〜5000G(0.3T〜0.5T)とすることができる。磁場強度が上記の範囲以下であるとシリコン融液の対流抑制効果が充分でなく固液界面の形状を好ましい形状とすることができない上、酸素濃度を充分低下することができず好ましくない。また、上記の範囲以上に磁場強度を上げると、対流が抑制されすぎて、高温のシリコン融液が石英ルツボ内表面の劣化を進め、結晶の無転位化率が低下するため好ましくない。
また、本発明では、磁場中心位置と結晶引き上げ時の融液表面位置を−75〜+50mm、より好ましくは、20〜45mmとすることが好ましい。ここで、ここで磁場中心位置とは、水平磁場にあっては磁場発生コイルの中心が位置する高さ位置を意味し、−75mmとは、融液液面から上方75mmであることを意味している。
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、φ8インチ以上のCZシリコン単結晶において 酸素濃度4×1017atoms/cm(oldASTM)以下というレベルは 今までに類を見ないレベルを実現することができた。COPフリーでかつ 酸素濃度4×1017atoms/cm以下というシリコン単結晶は 従来結晶でいうCZ結晶とFZ結晶の中間に位置する結晶である。MCZ法でCOPフリー結晶を育成することにより FZ結晶同等の酸化膜耐圧を得ることができる。また、酸素濃度4×1017atoms/cm以下とすることにより デバイス製造工程における熱処理での酸素ドナー発生の懸念を払拭することができ、さらに CZ結晶特有の酸素起因不良がほとんど見られなくなる。MCZ法による引き上げにおいて シリコン融液の対流を抑制し 石英ルツボの溶解量を減らすと共に、合成石英ルツボを使用し 石英ルツボ中の不純物濃度を低減させ、よりFZ結晶に近い品質のCZ結晶を育成できる。
ここで、合成石英ルツボとは、少なくとも原料融液に当接する内表面が以下のような合成石英から形成されたものを意味する。
合成石英は、化学的に合成・製造した原料であり、合成石英ガラス粉は非晶質である。合成石英の原料は気体又は液体であるため、容易に精製することが可能であり、合成石英粉は天然石英粉よりも高純度とすることができる。合成石英ガラス原料としては四塩化炭素などの気体の原料由来とケイ素アルコキシドのような液体の原料由来がある。合成石英粉ガラスでは、すべての不純物を0.1ppm以下とすることが可能である。
合成石英ガラス粉を溶融して得られたガラスでは、光透過率を測定すると、波長200nm程度までの紫外線を良く透過し、紫外線光学用途に用いられている四塩化炭素を原料とした合成石英ガラスに近い特性であると考えられる。
合成石英ガラス粉を溶融して得られたガラスでは、波長245nmの紫外線で励起して得られる蛍光スペクトルを測定すると、天然石英粉の溶融品のような蛍光ピークは見られない。
含有する不純物濃度を測定するか、シラノール量の違い、あるいは、光透過率を測定するか、波長245nmの紫外線で励起して得られる蛍光スペクトルを測定することにより、ガラス材料が天然石英であったか合成石英であったかを判別することができる。
また、MCZ法により、8インチφシリコン単結晶の育成がFZ法に比べて簡単になるとともに、石英ルツボの使用により大チャージ化が可能となり、FZ法に比べて原料コストの削減が可能となり、同時に歩留りを向上することができる。
また、本発明では、シリコン融液表面のガス流状態を制御するために、炉内圧力は、1333Pa以上、好ましくは4000Pa〜26660Paが望ましい。炉内圧力の上限は、炉内の圧力が増大するとAr等の不活性ガスの融液上でのガス流速が低下することにより、融液から蒸発したSiO等の反応物ガスが排気しにくくなることにより、結晶中の酸素濃度が高くなり、また、SiOが炉内の融液上部の1100℃程度またはこれより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。
また、本発明では、シリコン融液表面のガス流状態を制御するために、炉内圧力は、10torr(1.3kPa)以上、好ましくは30torr〜200torr(4.0〜27kPa)、さらに、好ましくは、30torr〜70torr(4.0〜9.3kPa)が望ましい。炉内圧力の上限は、炉内の圧力が増大するとAr等の不活性ガスの融液上でのガス流速が低下することにより、融液から蒸発したSiO等の反応物ガスが排気しにくくなることにより、結晶中の酸素濃度が高くなり、また、SiOが炉内の融液上部の1100℃程度またはより低温の部分に凝集することで、ダストを発生させ融液に落下することで結晶の有転位化を引き起こすため、これらを防止するために上記の上限の圧力を規定した。
また、本発明では、CZ炉内に供給する雰囲気ガス流量を100〜200リットル/min以上とし、CZ炉内の圧力を6700pa以下として、溶融液表面から蒸発するSiOを効果的に装置外に排出すると共に、溶融液表面を漂う異物もルツボ壁に追いやるとともに、結晶中の酸素濃度が高くなることを防止することができる。
また、本発明のシリコン単結晶ウェーハによれば、ウェーハ面内における抵抗率のばらつきが5%以下なので、IGBTの品質を安定にできる。
ところで、CZ法により製造されたシリコン単結晶ウェーハの抵抗率は、シリコン単結晶に含まれるドーパント量によって制御できるが、IGBT基板のドーパントとして良く使われるリンは、偏析係数が小さい為にシリコン単結晶の長さ方向にわたってその濃度が大きく変化する。そのため、一本の単結晶の中で設計仕様に合った抵抗率を有するウェーハの得られる範囲が狭い。このため本発明では、上述したように、中性子照射、シリコン融液へのn型ドーパントの添加、リンとリンよりも偏析係数の小さなp型ドーパントを所定量添加、その他様々な手段を採用する。いずれの場合も、不純物濃度の低いシリコン多結晶を原料とし、不純物の溶出が少ない合成石英ルツボを用いて単結晶を育成することが重要である。これらの手段を用いることで、シリコン単結晶の歩留まりを改善することができる。
中性子照射については、まず、シリコン融液に抵抗率を調整するためのドーパントを添加せずにシリコン単結晶を育成し、このノンドープのシリコン単結晶に中性子を照射することによって、結晶中の30Siが31Pに変換される現象を利用してリンをドープすることが出来る。30Siは単結晶中に約3%の濃度で均一に含まれているので、この中性子照射は、結晶の径方向にも軸方向にも最も均一にリンをドープできる方法である。
また、シリコン融液へのn型ドーパントの添加によっても、抵抗率を制御することができる。この時、所謂DLCZ法(Double Layered Czochralski;二層式引き上げ法)を適用することが望ましい。DLCZ法とは、リンのような偏析係数の小さなドーパントの結晶軸方向の濃度変化を抑制する方法である。この方法は例えば特開平5−43384号公報に開示されており、CZ方法において、坩堝中で多結晶シリコンを一旦全部溶かしてシリコン融液としてからリンを添加し、坩堝の底部の温度を下げてシリコン融液を底より上方に向かって凝固させてシリコン凝固層を形成し、このシリコン凝固層を上方から底に向けて徐々に溶かしながら結晶を育成することによって、単結晶中に取り込まれるドーパント濃度をほぼ一定に保つ方法である。
本発明ではこのDLCZ法を採用することによっても、シリコン単結晶の結晶軸方向の抵抗率変化を抑制することができる。
また、リンと、リンよりも偏析係数の小さなp型ドーパントを所定量添加することによっても、シリコン単結晶の結晶軸方向の抵抗率変化を抑制することができる。これは所謂ダブルドープ法と呼ばれ、例えば特開2002−128591号公報に開示されており、リンのような偏析係数の小さなドーパントをドープした結晶の軸方向の抵抗率変化を抑制する方法である。リンに対して、リンよりも偏析係数の小さなp型ドーパント(例えばAl、Ga、In)をカウンタードーパントとしてドープすることによってリンの濃度変化を補償する。リンだけをドープした場合とリンとアルミニウムを同時にドープした場合の結晶軸方向の抵抗率変化を図2に示す。ウェーハの抵抗率の仕様が50±5Ω・cmの場合、リンとアルミニウムを同時にドープすることによって、歩留まりが約3倍に向上する。単結晶の上端におけるリンに対するアルミニウムの濃度比を50%程度にすると歩留まりが最も高くなる。本発明では、リンと、リンよりも偏析係数の小さなp型ドーパントがそれぞれ、1×1013atoms/cm以上1×1015atoms/cm以下の濃度で含有されることで、シリコン単結晶の結晶軸方向の抵抗率変化を抑制することができる。
更に、本発明においては、所謂CCZ法と呼ばれる方法も適用可能である。この方法は、例えば特開昭61−36197号公報に開示されており、単結晶育成中に、リンを含んだシリコン融液にドーパントを含まない多結晶シリコンを添加することによって、単結晶中に取り込まれるドーパント濃度をほぼ一定に保つ方法である。
更にまた、DLCZ法やCCZ法のようにシリコン融液にドーパントを添加する単結晶育成の場合には、ウェーハ面内の抵抗率バラツキを抑制するために、結晶育成中の結晶回転速度を速く回転させることが望ましく、直径200mm以下の単結晶育成では結晶回転速度を15〜30rpm、直径300mm以上では8〜15rpmの範囲で回転させることが望ましい。なお、通常、結晶回転速度を増加させると、Grow−in欠陥フリー結晶を得るための引き上げ速度マージン幅が狭くなってしまい、単結晶育成そのものが困難となるが、本発明では後述するように水素含有ガス雰囲気でシリコン単結晶を育成することにより、Grow−in欠陥フリー結晶を得るための引き上げ速度マージンを十分に確保することができる。
次に、シリコン単結晶に、5×1012atoms/cm以上5×1015atoms/cm以下、あるいは、1×1013atoms/cm以上2×1015atoms/cm以下、より好ましくは、5×1013atoms/cm以上9×1014atoms/cm以下の窒素がドープされることによって、COP欠陥および転位クラスタの排除が容易になる。窒素のドープ量が上記の範囲未満ではV/Gの制御可能範囲が狭くCOP欠陥および転位クラスタの排除が完全になされない虞があり、上記の範囲を超えると、窒化物が生成してシリコン単結晶が育成できなくなるため好ましくない。
また、シリコン単結晶に、1×1013atoms/cm以上5×1015atoms/cm以下、あるいは、1×1014atoms/cm以上5×1015atoms/cm以下、より好ましくは、1×1014atoms/cm以上9×1014atoms/cm以下、あるいは、1×1014atoms/cm以上5×1014atoms/cm以下の窒素がドープされることによって、COP欠陥および転位クラスタの排除が容易になる。窒素のドープ量が上記の範囲未満ではV/Gの制御可能範囲が狭くCOP欠陥および転位クラスタの排除が完全になされない虞があり、上記の範囲を超えると、窒化物が生成してシリコン単結晶が育成できなくなるため好ましくない。また、上記の範囲以上とすることで、窒素をドープすることによる酸素析出促進効果が明らかであり、また、上記の範囲以下とすれば、単結晶引き上げ時の単結晶化の妨げとなったり、連続操業の不安定化を引き起こしたりすることもない。
また、本発明のシリコン単結晶ウェーハによれば、TZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に発生する酸素ドナーの濃度が9.8×1012個/cm以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×10個/cm以下であり、二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上であるので、IGBT用のシリコン単結晶ウェーハに求められる特性を満たすことができる。
再結合ライフタイムは、シリコン単結晶に含まれる格子間酸素が、デバイス形成プロセスを経ることでSiOとして析出することによって劣化される。本発明のウェーハによれば、上述のように格子間酸素濃度が8.5×1017atoms/cm以下なので、再結合ライフタイムを100μ秒以上にすることができる。
本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が8.5×1017atoms/cm以下の単結晶を育成する引き上げ工程と、
前記単結晶からスライスしたウェーハを1175℃以上でRTA処理する空孔注入工程と、
前記空孔注入工程後に、1000℃〜1100℃の温度範囲、1〜16時間の処理時間で熱処理して前記ウェーハ全面の表面側に厚さ方向寸法が100〜200μmであるIGBT用デバイスの形成されるデバイス領域および該デバイス領域よりも裏面側にデバイス形成後に除去されるゲッタリング領域を形成する空孔制御熱処理工程と、
を有することにより、空孔注入工程として窒素を含む雰囲気、または、アンモニアなどの窒素含有ガスを含む雰囲気中でRTA処理をおこなったウェーハでは、IGBT用デバイスプロセスの初期に600℃〜900℃までの低温熱処理が長時間施された場合でも、ウェーハ表層側に存在する空孔が安定化しない。その結果、デバイスプロセスにおける後の熱処理工程で表層から100〜200μmまたは150μmの厚みであるデバイス領域で20nm以上のBMD(酸素析出物)が密度5×10個/cm以上の高密度に形成され、IGBT特性を劣化させる原因となることを防止できる。
ここで、空孔制御熱処理工程における熱処理の昇温速度、降温速度は、それぞれ3〜50℃/min、3〜20℃/minとされることが好ましい。したがって、ランプアニール炉も使用可能であるが、横型炉によって処理することができる。
ここで、昇温・降温速度が3℃より小さいと核形成が生じてしまい、密度制御が困難である。また昇温速度が50℃/minを越えるとウェーハに大きな熱応力が付加され、割れてしまう可能性がある。また降温速度が20℃/minを越えると空孔制御熱処理でウェーハに空孔注入され、密度制御を困難にする要因となってしまう。
つまり、本願発明においては、空孔注入RTA処理で注入された表層近傍の空孔を、RTA処理後に1000℃〜1100℃の温度で1〜16時間程度の熱処理を実施することで、たとえば800℃4hr+1000℃16hrの熱処理条件を有するIGBT用デバイスプロセスを経た後においても、ウェーハ最表面から約150μm程度のデバイス領域中では酸素析出がおきず酸素析出物密度が5×10個/cm以下、それより深い位置では酸素析出が起きて酸素析出物密度が5×10個/cm以上1×10個/cm以下となるるIGBT用シリコン単結晶ウェーハを提供することができる。
このようなウェーハでIGBT用デバイスプロセスを経てIGBTを製造すれば、デバイスを形成した後にデバイス領域より深い裏面側の部分を除去して薄厚化する薄厚化工程(バックグラインド工程)以前の工程では、最表面から150μm以上の深い位置に含まれるBMDのゲッタリング(IG)効果で、デバイス領域(デバイス活性領域)を金属汚染から保護することができる。バックグラインドによってBMDを含む深い領域の部分は削り取られるので、完成したIGBT素子にはBMDが含まれず、したがいBMDによるIGBT特性の劣化は生じない。また本発明によるIGBT用シリコン単結晶ウェーハは、デバイス工程における初期からウェーハにIG能を有するので、裏面へのポリシリコン膜形成処理(PBS)などのEG処理を省略して製造コストを低減することも可能である。
本願発明の空孔制御熱処理工程においては、処理時間と温度との関係は、図8に示すように、空孔制御熱処理工程の熱処理温度を横軸、空孔制御熱処理工程の熱処理時間を縦軸にとった場合に、700℃、8(hr)時間の点と、1000℃1時間の点を結んだ直線よりも上側のZ領域の範囲とすることが好ましい。つまり、処理時間t(hr)と処理温度d(℃)との関係は、
t ≧ −7d/300 + 73/3
となる。
図8において、Z領域より下側で、700℃3時間の点と1000℃1時間の点を結んだ直線よりも上側のY領域では、デバイス領域にもBMDが析出してしまうため好ましくない。また、図8において、Y領域より下側のX領域では、デバイス領域のみBMDが析出してしまうため好ましくない。
本発明のIGBT用のシリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入し、シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が8.5×1017atoms/cm以下の単結晶を育成し、引き上げ後のシリコン単結晶に中性子照射を行ってリンをドープすることができる。
また本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、シリコン融液にn型ドーパントを添加し、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入し、シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が8.5×1017atoms/cm以下の単結晶を育成することができる。
また本発明のIGBT用シリコン単結晶ウェーハの製造方法は、チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、シリコン融液に、リンを2.9×1013atoms/cm以上2.9×1015atoms/cm以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm以上1×1015atoms/cm以下となるように添加し、CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入し、シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が8.5×1017atoms/cm以下の単結晶を育成することができる。
更に本発明のIGBT用シリコン単結晶ウェーハの製造方法においては、前記チョクラルスキー法よりシリコン単結晶に対して、窒素を5×1012atoms/cm以上5×1015atoms/cm以下の濃度で添加することが好ましい。
ここで、水素含有物質とは、水素原子をその分子中に含む物質であって、シリコン融液中に溶け込んだ際に熱分解されることによって水素ガスを発生させる気体状の物質である。この水素含有物質には水素ガス自体も含まれる。この水素含有物質を不活性ガスに混合してネッキング部形成時の雰囲気中に導入することにより、シリコン融液中の水素濃度を向上させることができる。水素含有物質の具体例としては、水素ガス、HO、HCl等の水素原子を含む無機化合物や、シランガス、CH、Cなどの炭化水素、アルコール、カルボン酸等の水素原子を含む有機化合物を例示できるが、特に水素ガスを用いることが望ましい。また、CZ炉内の雰囲気ガスとしては、安価なアルゴンガスが好ましく、これ以外にもヘリウム、ネオン、クリプトン、キセノンなどの各種希ガス単体またはこれらの混合ガスを用いることができる。
また本発明では、水素含有雰囲気中における水素含有物質の濃度を、水素ガス換算分圧で40Pa以上400Pa以下の範囲としている。ここで、水素ガス換算分圧としたのは、水素含有物質が熱分解等して得られる水素原子の量が、水素含有物質に元来含まれる水素原子の数量等によって左右されるためである。例えば、HOの1モルには1モル分のHが含まれるが、HClの1モルには0.5モル分のHしか含まれない。従って本発明においては、水素ガスが40〜400Paの分圧で不活性ガス中に導入されてなる水素含有雰囲気を基準とし、この基準となる雰囲気と同等の雰囲気が得られるように、水素含有物質の濃度を決めることが望ましく、このときの好ましい水素含有物質の圧力を水素ガス換算分圧として規定したものである。
即ち、本発明においては、水素含有物質がシリコン融液に溶解し高温のシリコン融液中で熱分解して水素原子に変換されると仮定した上で、変換後の雰囲気中の水素ガス換算分圧が40〜400Paの範囲になるように水素含有物質の添加量を調整すればよい。
上記のIGBT用のシリコン単結晶ウェーハの製造方法によれば、水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を広げることができ、これにより結晶径方向全域においてCOP欠陥および転位クラスタが排除されたウェーハを容易に製造できる。また、引き上げ後のノンドープのシリコン単結晶に中性子照射を行ってリンをドープするか、もしくはシリコン融液にリン等のn型ドーパントを添加することで、ウェーハの面内における抵抗率のバラツキを5%以下にすることができる。また抵抗率のバラツキの低減は、シリコン融液にリンとリンよりも偏析係数の小さなp型ドーパントを添加することでも達成できる。
また、シリコン融液に窒素を添加することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を更に広げることができ、ウェーハのCOP欠陥および転位クラスタの排除が容易になる。
本発明によれば、引き上げ速度マージンを拡大することが可能であるとともに、EG処理が必要でなく、IGBT用ウェーハとしての充分な厚さのDZ層を有しかつIG能を有するとともに、抵抗率のバラツキが小さなウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハを提供できる。
図1は、格子間酸素濃度と、熱処理後の酸素ドナー濃度との関係を示すグラフである。 図2は、固化率と、抵抗率の関係を示すグラフである。 図3は、本発明の実施形態のシリコン単結晶ウェーハの製造方法を実施する際に使用されるCZ炉の縦断面模式図である。 図4は、本発明の実施形態のシリコン単結晶ウェーハの周縁部を示す断面模式図である。 図5Aは、IGBTを示す模式断面図である。 図5Bは、IGBTを示す模式断面図である。 図5Cは、IGBTを示す模式断面図である。 図6は、本発明の製造方法およびIGBT製造工程を示すフローチャートである。 図7Aは、本発明の製造方法における工程図である。 図7Bは、本発明の製造方法における工程図である。 図7Cは、本発明の製造方法における工程図である。 図7Dは、本発明の製造方法における工程図である。 図8は、空孔制御熱処理工程における処理時間と処理温度との関係を示すグラフである。 図9は、本発明の実施例におけるウェーハ深さとBMD密度との関係を示すグラフである。 図10は、石英ルツボ回転数と結晶回転数と格子間酸素濃度との関係を示すグラフである。
符号の説明
3…シリコン融液
6…シリコン単結晶
T…種結晶
以下、本発明の実施の形態を図面を参照して説明する。
(CZ炉の構成)
図3は、本発明の実施形態におけるIGBT用のシリコン単結晶ウェーハの製造方法を実施するのに適したCZ炉の縦断面図である。
図3に示すCZ炉は、チャンバー内の中心部に配置されたルツボ1と、ルツボ1の外側に配置されたヒータ2と、ヒータ2の外側に配置された磁場供給装置9とを備えている。ルツボ1は、内側にシリコン融液3を収容する石英ルツボ1aを外側の黒鉛ルツボ1bで保持する二重構造であり、ペディスタルと呼ばれる支持軸1cにより回転および昇降駆動される。
ルツボ1の上方には、円筒形状の熱遮蔽体7が設けられている。熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体7の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体7の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
そして、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ種結晶Tを引き上げることにより、シリコン単結晶6を形成できるようになっている。
熱遮蔽体7は、ヒータ2およびシリコン融液3面からシリコン単結晶6の側面部への輻射熱を遮断するものであり、育成中のシリコン単結晶6の側面を包囲するとともに、シリコン融液3面を包囲するものである。熱遮蔽体7の仕様例を挙げると次のとおりである。
半径方向の幅Wは例えば50mm、逆円錐台面である内面の垂直方向に対する傾きθは例えば21°、熱遮蔽体7の下端の融液面からの高さH1は例えば60mmとする。
また、磁場供給装置9から供給される磁場は、水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、2000〜4000G(0.2T〜0.4T)、より好ましくは2500〜3500G(0.25T〜0.35T)とされ、磁場中心高さが融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定される。
(IGBT用のシリコン単結晶ウェーハの製造方法)
次に、図3に示すCZ炉を用いたIGBT用のシリコン単結晶ウェーハの製造方法を説明する。
図6は、IGBT用のシリコン単結晶ウェーハの製造方法、および、IGBTの製造工程を示すフローチャートであり、図7A〜図7Dは、IGBT用のシリコン単結晶ウェーハの製造方法、および、IGBTの製造工程を示す工程図である。
本実施形態においては、図6に示すように、IGBT用のシリコン単結晶ウェーハの製造方法として、CZ法により単結晶を引き上げる引き上げ工程S01と、引き上げた単結晶からウェーハをスライスしエッチング・研削・研磨等の表面処理をおこなってウェーハを形成するスライス工程S02と、ウェーハWを1175℃以上でRTA処理する空孔注入工程S03と、空孔注入工程S03後に、1000℃〜1100℃の温度範囲、1〜16時間の処理時間で熱処理してウェーハにデバイス領域およびゲッタリング領域を形成する空孔制御熱処理工程S04と、を有する。さらに、IGBTの製造工程として、IGBT用デバイスプロセスSD1と、バックグラインド工程SD2と、デバイス仕上げ工程SD3と、によりIGBTが完成することとなる。
先ず、図6に示す引き上げ工程S01として、ルツボ1内に高純度シリコンの多結晶を例えば100kg装入し、窒素源として例えば、窒化珪素からなるCVD膜を有するシリコンウェーハを投入する。シリコン結晶中の窒素濃度が5×1012atoms/cm以上5×1015atoms/cm以下となるように、シリコン融液中の窒素濃度を調整することが好ましい。
次に、CZ炉内を水素含有物質と不活性ガスとの混合ガスからなる水素含有雰囲気とし、雰囲気圧力を1333Pa〜13330Pa(10〜100torr)とし、雰囲気ガス中における水素含有物質の濃度が水素ガス換算分圧で40〜400Pa程度になるように調整する。水素含有物質として水素ガスを選択した場合には、水素ガス分圧を40〜400Paとすればよい。このときの水素ガスの濃度は0.3%〜31%の範囲になる。
なお、水素ガスを含有しない不活性ガスのみの雰囲気とすることもできる。
水素含有物質の水素ガス換算分圧が40Pa未満では、引き上げ速度の許容幅が縮小し、COP欠陥及び転位クラスタの発生を抑制できなくなるので好ましくない。また、水素含有物質の水素ガス換算濃度(水素の濃度)が高い程、転位発生の抑制効果が増大する。ただし、水素ガス換算分圧が400Paを超えると、CZ炉内に酸素リークを生じた場合に爆発などの危険性が増大するので安全上好ましくない。より好ましい水素含有物質の水素ガス換算分圧は40Pa以上250Pa以下の範囲であり、特に好ましい水素ガス換算分圧は40Pa以上135Pa以下の範囲である。
次いで、磁場供給装置9から例えば3000G(0.3T)の水平磁場を磁場中心高さが融液液面に対して−75〜+50mmとなるように供給するとともに、ヒータ2によりシリコンの多結晶を加熱してシリコン融液3とする。
次に、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ結晶引き上げを行う。この場合の引き上げ条件としては、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/mm)としたときの比V/G(mm/分・℃)を0.22〜0.15程度に制御し、VをGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度である0.42〜0.33mm/分に制御する、といった条件を例示できる。また、他の条件としては、石英るつぼの回転数を5〜0.2rpmとし、単結晶の回転速度を20〜10rpmとし、アルゴン雰囲気の圧力を1333〜26660Paまたは30Torrとし、更に磁場強度を3000〜5000Gaussといった条件を例示できる。特に、石英るつぼの回転数を5rpm以下にすることで、石英るつぼに含まれる酸素原子のシリコン融液への拡散を防止することができ、シリコン単結晶中の格子間酸素濃度を低減することができる。また、単結晶の回転速度を5rpm以上とすることで、シリコン単結晶内部における抵抗率のバラツキを低減できる。
以上の引き上げ条件に設定することで、シリコン単結晶中の格子間酸素濃度を8.5×1017atoms/cm以下、より好ましくは、4×1017atoms/cm以下にすることができ、これによりIGBT製造工程での酸素ドナー発生を防止することができる。格子間酸素濃度が上記の範囲を越えるとIGBT製造工程で酸素析出物や酸素ドナーが生じ、IGBTの特性を変えてしまうので好ましくない。
次に、形成された抵抗率を調整するためのドーパントが添加されていない単結晶シリコンに対して中性子線を照射する。この中性子線照射によって、シリコン原子の一部をリンに変換させ、これにより単結晶シリコンにリンを均一にドープさせることができ、抵抗率が均一な単結晶シリコンが得られる。中性子線の照射条件は、例えば、3.0×1012個/cm/s-1の中性子線束である位置において、結晶回転約2rpmで約80時間の照射とすると良い。こうして中性子線が照射されたシリコンインゴットは、抵抗率が48Ω・cm〜52Ω・cm程度になる。
また、中性子線の照射に代えて、シリコン融液に予めn型(P,As,Sb等)のドーパントを添加しておいても良いが、偏析係数が小さいためにシリコン単結晶の長さ方向で抵抗率が大きく変化する。こうしたn型ドーパントの濃度の変化を防止するためには、例えば上述したDLCZ法、ダブルドープ法、CCZ法を採用すればよい。
次に、図6に示すスライス工程S02として、引き上げた単結晶シリコンからウェーハを切り出し、必要に応じてラッピングやエッチング等を行なう。
ラッピングを行う際には、ウェーハの割れを防止するために、ウェーハの表面の周縁部に表面側面取り部を形成するとともに、ウェーハの裏面の周縁部に裏面側面取り部を形成することが好ましい。図4には、ウェーハ加工完了後のウェーハ周縁部の断面を示す。
図4に示すように、ウェーハの表面22には、平坦面である主面23と、周縁部に形成された表面側面取り部24とが設けられている。また、裏面26には、平坦面である主面27と、周縁部に形成された裏面側面取り部28とが設けられている。表面側面取り部24は、その周縁端29からウェーハ半径方向内方に向けた方向の幅A1が、裏面側面取り部28の周縁端29からウェーハ半径方向内方に向けた方向の幅A2よりも狭められている。表面側面取り部24の幅A1は50μmから200μmの範囲が好ましい。また、裏面側面取り部28の幅A2は200μmから300μmの範囲が好ましい。
また、表面側面取り部24は、表面22の主面23に対して傾斜する第一傾斜面11を有しており、裏面側面取り部28は、裏面26の主面27に対して傾斜する第二傾斜面12を有している。第一傾斜面11の傾斜角度θ1は10°から50°の範囲が好ましく、第二傾斜面12の傾斜角度θ2は10°から30°の範囲が好ましく、更にθ1≦θ2とされていることが好ましい。
また、第一傾斜面11と周縁端29との間には、これらを接続する第一曲面13が設けられている。また、第二傾斜面12と周縁端29との間には、これらを接続する第二曲面14が設けられている。第一曲面13の曲率半径R1の範囲は80μmから250μmの範囲が好ましく、第二曲面14の曲率半径R2の範囲は100μmから300μmの範囲が好ましい。
このように、図7Aに示すスライス工程S02後のウェーハW0に対して、空孔注入工程S03として、RTA処理をおこなう。
この空孔注入工程S03では、1150〜1250℃、または1100〜1200℃、より好ましくは1170〜1180℃で、5〜60秒、昇温・降温速度ともに、50〜100℃/分で、かつ、窒素または、アンモニア等空孔注入効果を有するガス雰囲気として、ランプアニールなど枚葉アニール炉でおこなわれる。ここで、1050〜1150℃程度の低い温度でアンモニアなどの分解温度が低いガス雰囲気で表面を窒化して空孔注入をおこなった場合には、表面窒化による空孔のウェーハ表面からの注入のみが優勢である。これは、窒化膜形成に際して、ウェーハ表面におけるシリコン単結晶の結晶格子からシリコン原子を奪い取って単結晶外側に窒化シリコン膜を形成してゆくために、(格子間シリコンと対になっていない)空孔のみの形成となり、これがウェーハ表面から内側に向けて拡がり、最外部(表面側)の空孔のみが冷却時に減って、ウェーハ厚み方向表面及び裏面付近に空孔濃度のピークが形成されてM型の空孔濃度分布が実現されると考えられる。なお、この低い温度範囲においては、窒素ガス雰囲気では表面窒化が起こりにくいので、窒素よりも分解温度の低いアンモニア等のガス雰囲気とすることが必要である。
これに対し、本願発明のように、1150〜1250℃、1170〜1180℃程度でのN雰囲気高温処理においては、このような窒化によるウェーハ表面からの空孔注入だけでなく、バルク領域(ウェーハ厚み方向中央部分)において、空孔と格子間シリコンとのFrenkel対生成による空孔形成がおこなわれることになる。なお、この温度範囲では、N雰囲気のみならず、アンモニア等の雰囲気とすることもできる。
このFrenkel対生成による空孔形成は、空孔の拡散係数に対して格子間シリコンの拡散係数がはやいため、ウェーハ厚み方向全域で生成したFrenkel対のうち、格子間シリコンのみがウェーハ表面側に拡散していき、結果的にバルク領域には空孔のみが形成されるものである。なお、このFrenkel対生成による空孔形成は、表面窒化をおこなわないでRTA処理した際の空孔形成、あるいは、表面に自然酸化膜以上の厚みを有する酸化膜が存在した状態でのRTA処理した際の空孔形成として認識される。
したがって、上記の1150〜1250℃、1170〜1180℃程度高温処理においては、バルク領域において、低い温度での処理による表面からの空孔注入と、Frenkel対による空孔形成の両方がおこることになり、結果的に、ウェーハ厚み方向中央部分のバルク領域における空孔濃度がウェーハ厚み方向および面内方向に均一で、かつ低温処理よりも高い状態を実現することができるものである。
空孔注入工程S03後に、空孔制御熱処理工程S04をおこなう。
この空孔制御熱処理工程S04では、図8に示すZ領域となる処理温度と処理時間の関係を満たし、かつ、1000℃〜1100℃の温度範囲、1〜16時間の処理時間で熱処理して、図7Bに示すように、ウェーハW全面の表面WS1側に厚さ方向寸法が100〜200μmであるIGBT用デバイスの形成されるデバイス領域W1および該デバイス領域W1よりも裏面側にデバイス形成後に除去されるゲッタリング領域W2,W3を形成する。
このゲッタリング領域W2,W3は、ウェーハ厚み方向中央部位置で、空孔濃度が厚み方向にほぼ均一状態に高濃度に分布した中央領域W2と、ウェーハW裏面WS2側でデバイス領域W1とほぼ同様の状態である裏面側領域W3とからなる。
デバイス領域W1は、表面WS1から100〜200μm、好ましくは140〜160μm、より好ましくは150μm程度の厚みを有し、空孔制御熱処理工程S04の熱処理により、空孔が外方拡散および格子間シリコンとの結合によってほぼ消滅しているとみなせる程度に低減している。このため、後工程における熱処理での酸素析出が抑制可能な状態となっている。
ゲッタリング領域のうち、中央領域W2では、空孔の高濃度状態が維持され、後工程における熱処理での酸素析出が充分可能な状態となっている。
裏面側領域W3では、デバイス領域と同様の状態となっている。
このようにして、本実施形態のIGBT用のシリコン単結晶ウェーハを製造できる。
上記の製造方法によれば、水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を広げることができ、これにより結晶径方向全域においてCOP欠陥および転位クラスタが排除されたウェーハを容易に製造できる。また、引き上げ後のシリコン単結晶に中性子照射を行ってリンをドープするか、もしくはシリコン融液にリン等のn型ドーパントを添加することで、ウェーハの面内における抵抗率のバラツキを5%以下にすることができる。また抵抗率のバラツキの低減は、シリコン融液にリンとリンよりも偏析係数の小さなp型ドーパントを添加することでも達成できる。
また、シリコン融液に窒素を添加することで、Grown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度の許容幅を更に広げることができ、ウェーハのCOP欠陥および転位クラスタの排除が容易になる。
(IGBT用のシリコン単結晶ウェーハ)
以上のようにして製造されたシリコン単結晶ウェーハは、結晶径方向全域においてCOP欠陥および転位クラスタが排除されており、格子間酸素濃度が8.5×1017atoms/cm以下であり、ウェーハ面内における抵抗率のばらつきが5%以下となっている。また、抵抗率自体は48Ω・cm〜52Ω・cm程度となる。更にシリコン単結晶ウェーハには、5×1012atoms/cm以上5×1015atoms/cm以下の窒素がドープされている。
更に本実施形態のシリコン単結晶ウェーハにおいては、破壊電界8MV/cmでのTZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に析出する酸素ドナーの濃度が9.8×1012個/cm−3以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に生じるBMDの密度が5×10個/cm−3以下であり、前記二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上となっている。
更にまた、本実施形態のシリコン単結晶ウェーハにおいては、ウェーハ表面における0.1μm以上のLPD密度が0.1個/cm以下であり、ライトエッチング欠陥密度が1×10個/cm以下になっている。更にまた、本実施形態のシリコン単結晶ウェーハには、裏面側に50nm以上2000nm以下の多結晶シリコン層が形成されており、ウェーハの表面の周縁部には表面側面取り部が形成され、ウェーハの裏面の周縁部には裏面側面取り部が形成されることもできる。
(IGBT用の製造工程)
IGBT用の製造工程としては、本実施形態のIGBT用のシリコン単結晶ウェーハWに対して、表3に示すような熱処理条件とされるIGBT用デバイスプロセスSD1により、図7Cに示すように、デバイス領域W1にデバイスDを形成する。
なお図において、デバイスDは模式的に記載している。
Figure 0005278324
デバイス形成後、バックグラインド工程SD2により、図7Dに示すように、研磨等の手法によりウェーハW裏面側を薄厚化してバックグラインド領域W2,W3を除去する。
その後、チップ毎への切断、裏面処理等のデバイス仕上げ工程SD3により、図5に示すIGBT素子が完成することとなる。
本実施形態のIGBT用のシリコン単結晶ウェーハWにおいては、空孔制御熱処理工程S04によって、ウェーハW中の空孔分布が制御されており、デバイス領域W1とバックグラインド領域W2,W3を有しているので、IGBT用デバイスプロセスSD1を経た後でも、表面WS1から100〜200μm、好ましくは140〜160μm、より好ましくは150μm程度であるデバイス領域W1では酸素析出が起きず、20nm以上のBMD(酸素析出物)密度が5×10個/cm3以上の高密度に形成されることがなく、BMD密度を1×10個/cm3以下とすることができ、IGBT特性を劣化させることがない。
同時に、表面WS1から150μm以上または200μm以上の深さでデバイス領域W1に隣接するバックグラインド領域W2においては、IGBT用デバイスプロセスSD1を経た後で、酸素析出が起きてBMD(酸素析出物)密度が5×10個/cm3以上1×10個/cm3以下となり、BMDのゲッタリング(IG)効果によってIGBT用デバイスプロセスSD1の最中に、デバイス領域W1を金属汚染から保護することができる。
しかも、バックグラインド領域W2,W3は、バックグラインド工程SD2により除去されるため、完成したIGBT素子には厚み方向(エミッタ−コレクタ方向)にはその全域にわたってBMDが含まれないため、BMDによるIGBT特性の劣化を生じさせない さらに、本実施形態においては、IGBT用シリコン単結晶ウェーハは、デバイス工程における初期からバックグラインド領域がゲッタリング(IG)能を有するので、ウェーハ裏面WS2へのポリシリコン膜形成処理などのEG処理を省略して製造コストを低減することができる。
本実施形態のIGBT用のシリコン単結晶ウェーハによれば、結晶径方向全域においてCOP欠陥および転位クラスタが排除されているので、IGBT製造工程におけるウェーハ表面でのゲート酸化膜の形成時に、COP欠陥がゲート酸化膜に取り込まれることがなく、GOIを劣化させることがない。
さらに、OSF領域が排除されて、OSFの密度が10個/cm以上である領域が存在しないので、IGBT製造工程におけるウェーハ表面でのゲート酸化膜の形成時に、COP欠陥がゲート酸化膜に取り込まれることがなく、GOIを劣化させることがない。また、集積回路におけるリーク電流を防止できる。さらに、良品率を90%以上とすることができる。
更に、結晶径方向全域においてCOP欠陥、転位クラスタが排除されることで、ウェーハを縦方向に使う素子であるIGBT用のウェーハとして好適に用いることができる。即ち、COP欠陥および転位クラスタが排除されているため、ウェーハのバルクの品質が優れたものとなり、IGBT用ウェーハとして重要な特性である再結合ライフタイムを向上させることができる。
更に、格子間酸素濃度が上記の範囲以下なので、ウェーハの熱処理後に発生する酸素ドナーの濃度を9.8×1012個/cm以下に抑えることができ、熱処理前後でのウェーハの抵抗率の変化を防ぐことができ、シリコン単結晶ウェーハの品質を安定にできる。
また、本発明のシリコン単結晶ウェーハによれば、ウェーハ面内における抵抗率のばらつきが5%以下なので、シリコン単結晶ウェーハの品質を安定にできる。
更に、シリコン単結晶に、上記の範囲とされる窒素がドープされることによって、COP欠陥および転位クラスタの排除が容易になる。窒素のドープ量が上記の範囲未満ではCOP欠陥および転位クラスタの排除が完全になされない虞があり、上記の範囲を超えると、窒化物が生成してシリコン単結晶が育成できなくなる。
また、TZDBの合格率が90%以上であり、450℃で1時間の熱処理を行った場合に発生する酸素ドナーの濃度が9.8×1012個/cm以下であり、800℃で4時間と1000℃で16時間の二段階熱処理を行った場合に析出するBMDの密度が5×10個/cm以下であり、二段階熱処理を行った場合における再結合ライフタイムが100μ秒以上であるので、IGBT用のシリコン単結晶ウェーハに求められる特性を満たすことができる。
(実験例1)
CZ法により、種々の格子間酸素濃度を有するシリコンインゴットを製造した。具体的には、多結晶シリコン塊を石英ルツボに投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とした。シリコン融液にはドーパントとしてリンを添加した。リンの添加量は、シリコン単結晶の抵抗率が65Ω・cmになるように調整した。次に、磁場供給装置から3000G(0.3T)の水平磁場を磁場中心高さが融液液面に対して−75〜+50mmとなるように供給しながら、シリコン融液に種結晶を浸漬させ、次に種結晶及び石英ルツボを回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。尚、単結晶の成長速度(引き上げ速度)をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/分)としたときの比V/Gを0.185程度に設定し、Vを0.49mm/分に設定した。このようにして、条件1〜4の引き上げ条件で引き上げられてなる単結晶シリコンのインゴットを製造した。なお、シリコンインゴットにおける格子間酸素濃度は、石英ルツボの回転数を調整することにより制御した。また、条件4では、シリコン融液中に窒化珪素膜付きのシリコンウェーハを投入することにより、シリコン単結晶中に4.1×1014atoms/cmの窒素をドープした。
次に、引き上げられた単結晶シリコンのインゴットをスライスしてウェーハを切り出した。切り出されたウェーハには、ラッピング、エッチング等の表面処理を施した。このようにして、直径200mm、厚さ0.75mmのシリコン単結晶ウェーハを製造した。
得られたシリコン単結晶ウェーハについて、格子間酸素濃度を測定すると共に、ウェーハ表面の面内における抵抗率のばらつきを評価した。格子間酸素濃度は、ASTM F−121(1979)に規格されたフーリエ変換赤外分光光度法に準じて測定した。また、抵抗率のばらつきは、ウェーハ中心、ウェーハ中心と外周の中間の位置、ウェーハ外周から5mmの位置の合計3カ所で抵抗率を測定し、その3カ所の抵抗率の中から最大値と最小値を選び、「(最大値−最小値)×100/最小値」の式により算出した。結果を表1に示す。
更に表1には、引き上げ速度の許容幅を示す。この許容幅は、結晶の引き上げ速度を徐々に低下させ育成したを結晶を育成方向に縦割り加工しGrown−in欠陥分布をCuデコレーション後にX−rayトポグラフィー法により観察することでCOP領域を、またライトエッチング欠陥を測定することで転位クラスター領域を判定しもとめた結晶径方向全域においてCOP欠陥および転位クラスタが排除できる引き上げ速度マージンである。
Figure 0005278324
表1に示すように、ルツボ回転速度を7rpmから1rpmに低下させることによって(条件1→条件2〜4)、実際に格子間酸素濃度を低減できることがわかった。但し、条件1および2では、結晶回転速度が遅いことから引き上げ速度の許容幅をある程度確保できるものの、抵抗率のばらつきが非常に大きいものであった。
また、条件2と3を比較すると、条件3では結晶の回転速度の高速化によって抵抗率のばらつきは低減されたが、引き上げ速度の許容幅が大幅に低下した。これは、単結晶の回転速度の増大によって、シリコン融液と単結晶との間の固液界面形状が変化したためと考えられる。
更に、条件4については、条件3に対し、窒素をドープしたことによって引き上げ速度の許容幅が増大したが、抵抗率のばらつきも増大した。これは、窒素ドープによってシリコン融液の対流状態が変化したためと考えられる。
以上のことから、条件1〜4の引き上げ条件では、格子間酸素濃度の低減、抵抗率のばらつきの低減、引き上げ速度の許容幅の拡大を同時に達成することは困難であった。
(実験例2)
CZ法により、種々の格子間酸素濃度を有するシリコンインゴットを製造した。具体的には、多結晶シリコン塊を石英ルツボに投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とした。シリコン融液に種結晶を浸漬させ、次に種結晶及び石英ルツボを回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。尚、単結晶の成長速度(引き上げ速度)をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/分)としたときの比V/Gを0.185程度に設定し、Vを0.49mm/分に設定した。このようにして、条件5〜14の引き上げ条件で引き上げられてなる単結晶シリコンのインゴットを製造した。
なお、条件5及び6では、シリコン融液中に窒化珪素膜付きのシリコンウェーハを投入して、シリコン単結晶中に窒素をドープした。また、条件7〜11では、アルゴンガス雰囲気に水素ガスを導入して水素分圧30〜400Paの条件で引き上げを行った。更に、条件12〜14では、窒素のドープと水素ガスの導入を同時に行った。更に、条件7〜10及び12〜13では、シリコン融液にリンを添加することにより抵抗率の調整を行い、他の条件では実験例1と同様にして引き上げられた単結晶シリコンに対して中性子線を照射してリンをドープした。中性子線の照射は、線束3.0×1012個/cm/sで80時間照射する条件とした。このようにして、シリコン単結晶の抵抗率を50Ω・cmに調整した。
その後、単結晶シリコンのインゴットをスライスしてウェーハを切り出した。切り出されたウェーハには、ラッピング、エッチング等の表面処理を施した。このようにして、直径200mm、厚さ0.75mmのシリコン単結晶ウェーハを製造した。
得られたシリコン単結晶ウェーハについて、実験例1と同様にして、格子間酸素濃度を測定すると共にウェーハ表面の面内における抵抗率のばらつきを評価した。結果を表2に示す。また表2には、ウェーハ中の窒素濃度、CZ炉の雰囲気中の水素分圧、ドーパントの導入方法の条件を同時に示す。また、実験例1と同様にして、引き上げ速度の許容幅を同時に示す。
Figure 0005278324
表1及び表2に示すように、条件4において窒素ドープにより悪化した抵抗率のばらつきは、条件5及び6に示すように中性子照射によるリンドープを行うことによって改善されたが、引き上げ速度の許容幅は十分なものではなかった。
また、条件3において結晶の回転速度の高速化によって低下した引き上げ速度の許容幅は、条件8〜10に示すように雰囲気中に水素を導入することによって改善された。条件8〜10のように、所定量の水素を導入すると共に、ルツボ回転速度並びに単結晶の回転速度を制御することによって、格子間酸素濃度の低減と、抵抗率のばらつきの低減と、引き上げ速度の許容幅の拡大を同時に実現できることが判明した。
また、条件4において窒素ドープによって増大した抵抗率のばらつきは、条件12及び13に示すように雰囲気中に水素を導入することによって改善された。これは、窒素ドープによって引き起こされたシリコン融液の対流状態の変動を水素の導入によって抑制できたためと考えられる。また条件12及び13では、引き上げ速度の許容幅についても、窒素ドープ単独(条件5〜6)、水素導入単独(条件7〜11)の場合と比べて拡大することができた。
更にこの条件12及び13に対して、リンの導入を中性子照射により行った条件14では、抵抗率のばらつきがより低減された。
(実験例3)
COPおよび転位を含まないφ300mmシリコン単結晶から切り出され、ウェーハ中心部の酸素濃度が11.0×1017atoms/cm (ASTM F121−1979)のウェーハを用意した。このウェーハを、アルゴンとアンモニアの混合ガス雰囲気中で1200℃、10secの条件でランプアニール炉によりRTA処理(空孔注入処理)を施した。その後、ウェーハ深さ方向(厚さ方向)のBMD密度を計測するため、表4に示すように、空孔制御熱処理工程S04としての熱処理(窒素雰囲気中で1000℃の熱処理時間を0、0.5,1,2,時間)およびIGBT製造プロセスを模擬した熱処理として窒素雰囲気中で800℃4hr+1000℃16hrの熱処理を実施した。
Figure 0005278324
その後で、ライトエッチング液に3分間浸透させ、光学顕微鏡を用いてエッチングによって顕在化したピットを計測した。析出熱処理は横型炉を用いて実施し、炉温度が設定値に到達した後、サンプルであるウェーハを炉に直接投入し、所定時間が経過した後、炉からサンプルを取り出した。
このBMD密度測定結果を図9に示す。
この結果から、1000℃に設定された空孔制御熱処理を実施しない水準(水準1)、すなわち800℃4hrと1000℃16hrであるIGBT用デバイスプロセス熱処理のみを実施したウェーハのBMD密度分布は、表層とバルク中心部で密度が高くなるM字型分布となる。1000℃30minの空孔制御熱処理を追加した水準2では、表層のBMD密度は減少するが深さ50um近傍では析出物が残存している。さらに1hr,2hrと空孔制御熱処理を追加した水準(水準3,4)では表層の析出物は消え、表層から150um以上の深さ領域でBMD密度が5×10/cm以上確保できているのがわかる。したがって、IGBT用デバイスプロセス熱処理前に、表層の析出物を消滅させ、バルク内部に析出物を作りこむ空孔制御熱処理は1000℃1hrの温度またはこれと同等の図8に示すZ領域の条件が必要であることが確認できた。
引き上げ速度マージンを拡大することが可能であるとともに、EG処理が必要でなく、IGBT用ウェーハとしての充分な厚さのDZ層を有しかつIG能を有するとともに、抵抗率のバラツキが小さなウェーハの製造が可能であるIGBT用シリコン単結晶ウェーハの製造方法及びIGBT用シリコン単結晶ウェーハを提供できる。

Claims (3)

  1. チョクラルスキー法によってシリコン単結晶を育成することにより得られるIGBT用シリコン単結晶ウェーハの製造方法であって、
    シリコン単結晶の引き上げ速度をGrown−in欠陥フリーなシリコン単結晶が引き上げ可能な速度で、格子間酸素濃度が8.5×1017atoms/cm以下の単結晶を育成する引き上げ工程と、
    前記単結晶からスライスしたウェーハを1175℃以上でRTA処理する空孔注入工程と、
    前記空孔注入工程後に、1000℃〜1100℃の温度範囲、1〜16時間の処理時間で熱処理して前記ウェーハ全面の表面側に厚さ方向寸法が100〜200μmであるIGBT用デバイスの形成されるデバイス領域および該デバイス領域よりも裏面側にデバイス形成後に除去されるゲッタリング領域を形成する空孔制御熱処理工程と、
    を有し、
    チョクラルスキー法によってシリコン単結晶を育成する際に、シリコン融液にn型ドーパントを添加するか、シリコン融液にリンを2.9×1013atoms/cm以上2.9×1015atoms/cm以下、前記リンよりも偏析係数の小さなp型ドーパントを、その偏析係数に応じて結晶中の濃度が1×1013atoms/cm以上1×1015atoms/cm以下となるように添加するか、または、引き上げ後のシリコン単結晶に中性子照射を行うことで、リンをドープすることを特徴とするIGBT用シリコン単結晶ウェーハの製造方法。
  2. 前記シリコン単結晶に、5×1012atoms/cm 以上5×1015atoms/cm以下の窒素をドープすることを特徴とする請求項1に記載のIGBT用シリコン単結晶ウェーハの製造方法。
  3. CZ炉内の雰囲気ガス中に水素ガス換算分圧で40Pa以上400Pa以下の範囲となる水素原子含有物質を導入することを特徴とする請求項1または2に記載のIGBT用シリコン単結晶ウェーハの製造方法。
JP2009530203A 2007-08-29 2008-08-29 Igbt用シリコン単結晶ウェーハの製造方法 Active JP5278324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009530203A JP5278324B2 (ja) 2007-08-29 2008-08-29 Igbt用シリコン単結晶ウェーハの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007223065 2007-08-29
JP2007223065 2007-08-29
JP2009530203A JP5278324B2 (ja) 2007-08-29 2008-08-29 Igbt用シリコン単結晶ウェーハの製造方法
PCT/JP2008/065522 WO2009028658A1 (ja) 2007-08-29 2008-08-29 Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法

Publications (2)

Publication Number Publication Date
JPWO2009028658A1 JPWO2009028658A1 (ja) 2010-12-02
JP5278324B2 true JP5278324B2 (ja) 2013-09-04

Family

ID=40387368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530203A Active JP5278324B2 (ja) 2007-08-29 2008-08-29 Igbt用シリコン単結晶ウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP5278324B2 (ja)
WO (1) WO2009028658A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7142153B2 (ja) 2019-04-02 2022-09-26 株式会社ユポ・コーポレーション 印刷用紙及び印刷物

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5764937B2 (ja) 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
JP6167752B2 (ja) * 2013-08-21 2017-07-26 信越半導体株式会社 シリコン単結晶材料の製造方法
DE102014107590B3 (de) * 2014-05-28 2015-10-01 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057159A (ja) * 2000-08-07 2002-02-22 Sumitomo Metal Ind Ltd シリコンウェーハおよびその製造方法
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
US20070193501A1 (en) * 2006-02-21 2007-08-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057159A (ja) * 2000-08-07 2002-02-22 Sumitomo Metal Ind Ltd シリコンウェーハおよびその製造方法
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
US20070193501A1 (en) * 2006-02-21 2007-08-23 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7142153B2 (ja) 2019-04-02 2022-09-26 株式会社ユポ・コーポレーション 印刷用紙及び印刷物

Also Published As

Publication number Publication date
WO2009028658A1 (ja) 2009-03-05
JPWO2009028658A1 (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
JP6210125B2 (ja) シリコン単結晶ウェーハ
JP4760729B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5359874B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP4631717B2 (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
US6843847B1 (en) Silicon single crystal wafer and production method thereof and soi wafer
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
US20070095274A1 (en) Silicon wafer and method for producing same
JP3692812B2 (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
KR101323912B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP5387408B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5278324B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP5304649B2 (ja) Igbt用のシリコン単結晶ウェーハの製造方法
JPWO2009025339A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2005119964A (ja) 窒素ドープした低欠陥シリコン単結晶ウエーハおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Ref document number: 5278324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250