JP5274815B2

JP5274815B2 - 電力供給制御回路

Info

Publication number: JP5274815B2
Application number: JP2007300069A
Authority: JP
Inventors: 明宏中原
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-11-20
Filing date: 2007-11-20
Publication date: 2013-08-28
Anticipated expiration: 2027-11-20
Also published as: JP2009130949A; US20090128973A1; US8116052B2; EP2066032A2

Description

本発明は電力供給制御回路に関し，特に負荷への電力供給制御を行う出力トランジスタを電源ラインに重畳され得る過電圧から保護する過電圧保護回路を備えた電力供給制御回路に関する。

この種の過電圧保護回路を備えた電力供給制御回路として，例えば特許文献１に開示されたものがある。その構成を図１を用いて説明する。

過電圧保護回路１００は、ゲート電荷放電回路１０８、ゲート抵抗１０７、出力ＭＯＳトランジスタ１０９、クランプ切換スイッチ１１０、ダイナミッククランプ回路１１１、負荷１１２を有している。過電圧保護回路１００の接続について詳細に説明する。

Nチャネル出力ＭＯＳトランジスタ１０９の第１の端子（例えば、ドレイン）は第１の電源（例えば、バッテリー電源）１０１に接続されており、第２の端子（例えば、ソース）は負荷１１２を介して第２の電源（例えば、接地電位）１０２に接続されている。出力ＭＯＳトランジスタ１０９と負荷１１２との間の接続点には出力端子１０６が接続されている。また、出力ＭＯＳトランジスタ１０９の制御端子（例えば、ゲート）はゲート抵抗１０７の一端が接続されている。ゲート抵抗１０７の他の一端には、第１の制御信号１０４が入力され、さらにゲート抵抗１０７の他の一端と出力端子１０６との間にはゲート電荷放電回路１０８が接続されている。ゲート電荷放電回路１０８は、本実施の形態では、１つのＭＯＳトランジスタである。ゲート電荷放電回路１０８のドレインは、ゲート抵抗１０７の他の一端に接続されており、ソースは出力端子１０６に接続されている。また、ゲート電荷放電回路１０８のゲートには、第２の制御信号１０５が入力されている。

また、出力ＭＯＳトランジスタ１０９のゲートとバッテリー電源１０１との間には第１のスイッチ１１０とダイナミッククランプ回路１１１が直列に接続されている。本実施の形態では、第１のスイッチ１１０は、１つのNチャネルＭＯＳトランジスタであり、ダイナミッククランプ回路１１１は、１つのツェナーダイオードである。

第１のスイッチ１１０は、ソースが出力トランジスタ１０９のゲートに接続され、ドレインがダイナミッククランプ回路１１１のアノードに接続されており、制御端子（例えば、ゲート）は基準電圧（例えば、接地電位）１０３に接続されている。さらに、本実施の形態では、第１のスイッチ１１０の基板端子は、出力端子に接続されている。また、ダイナミッククランプ回路１１１のカソードは、バッテリー電源１０１に接続されている。

第１のスイッチ１１０は、２つの電圧の比較結果に基づいて、導通状態と非導通状態とが切り換わるスイッチである。例えば、接地電位と出力ＭＯＳトランジスタ１０９のゲート電圧とを比較して、２つの電圧の差が第１のスイッチ１１０であるＭＯＳトランジスタの閾値以上となった場合に導通状態となるスイッチである。

ダイナミッククランプ回路１１１は、アノード−カソード間の電圧差がダイオードの降伏電圧以上になった場合に、アノード−カソード間の電圧差を所定の電圧値（例えば、ダイナミッククランプ電圧）以下に制限する回路である。

負荷１１２は、ソレノイド等のインダクタンス成分を有するＬ負荷、あるいは出力端子に接続されるワイヤーハーネスのインダクタンス成分である。

過電圧保護回路１００の動作について詳細に説明する。ここで、過電圧保護回路１００は、出力ＭＯＳトランジスタ１０９が導通状態になり、負荷１１２によって出力端子１０６に電圧を発生する導通モードと、出力ＭＯＳトランジスタ１０９が非導通状態になるターンオフ時に出力端子１０６に負電圧サージが発生する負電圧サージモード、バッテリーの端子がオルタネータの発電中にはずれることによってバッテリー電源１０１に正電圧サージ（ダンプサージ）が発生するダンプサージモードとがある。なお、ダンプサージとしての正電圧サージのエネルギーは比較的大きく、そのようなサージに対し出力トランジスタが破壊しないようにする必要がある。以下、これら３つのモードに分けて過電圧保護回路１００の動作を説明する。

まず、導通モードでは、第１の制御信号１０４がＨｉｇｈ（ハイ）レベルとなると、出力ＭＯＳトランジスタ１０９が導通状態となる。第１の制御信号１０４のＨｉｇｈレベル信号は、出力ＭＯＳトランジスタ１０９を低チャネル抵抗で導通状態とするため、例えばバッテリー電源を昇圧した電圧である。これによって、負荷１１２に電圧が発生して、出力端子１０６から電圧を出力する。また、この場合、ゲート電荷放電回路１０８は、第１の制御信号１０４とは逆相となる第２の制御信号１０５によって制御される。第２の制御信号１０５のＬｏｗ（ロウ）レベルは、例えば接地電位である。第２の制御信号１０５がＬｏｗレベルであった場合、ゲート電荷放電回路１０８は非導通状態となる。

ここで、導通モードの場合、第１のスイッチ１１０のゲート電圧が接地電位であるため、出力ＭＯＳトランジスタ１０９のゲート電圧の値によらず、第１のスイッチ１１０は非導通状態となる。従って、出力ＭＯＳトランジスタ１０９のゲートとダイナミッククランプ回路１１１とは、切断された状態であって、出力ＭＯＳトランジスタ１０９のゲートからバッテリー電源１０１側に電流は流れない。つまり、第１のスイッチ１１０は、出力ＭＯＳトランジスタ１０９のゲートからバッテリー電源１０１への電流の逆流防止機能も有している。

負電圧サージモードの動作について説明する。負電圧サージは、出力ＭＯＳトランジスタ１０９が非導通状態になるターンオフ時に発生する。この場合、第１の制御信号１０４は、Ｌｏｗレベルであり、第２の制御信号１０５は、Ｈｉｇｈレベルである。ここで、第１の制御信号１０４のＬｏｗレベルは、例えば接地電位であって、第２の制御信号１０５のＨｉｇｈレベルは、バッテリー電源の電圧である。

第２の制御信号１０５がＨｉｇｈレベルである場合、ゲート電荷放電回路１０８は導通状態である。従って、出力ＭＯＳトランジスタ１０９のゲート電荷は、ゲート抵抗１０７とゲート電荷放電回路１０８を介して放電される。ここで、出力ＭＯＳトランジスタ１０９が非導通状態となるため、負荷１１２のＬ成分が負電圧サージを発生させる。そのとき、第１のスイッチ１１０は、ゲート抵抗１０７とゲート電荷放電回路１０８とを介して出力端子１０６と電気的に接続される。ここで、出力ＭＯＳトランジスタ１０９が非導通状態となるため、負荷１１２のＬ成分が図２に示すような負電圧サージを発生させる。

この負電圧が発生すると、出力端子１０６の電圧が降下する。ここで、ゲート電荷放電回路１０８が導通状態である。このため、出力端子１０６の電圧と出力ＭＯＳトランジスタ１０９のゲートの電圧とは、実質的に同じ電圧となり、出力端子１０６の電圧降下に基づいて出力ＭＯＳトランジスタ１０９のゲートの電圧も降下する。第１のスイッチ１１０のゲート電圧と出力ＭＯＳトランジスタ１０９のゲートとの電位差が第１のスイッチ１１０の閾値を上回ると、第１のスイッチ１１０は導通状態となる。その後、さらに出力ＭＯＳトランジスタ１０９のゲートの電圧が降下し、ダイナミッククランプ回路１１１の両端の電位差が、ダイナミッククランプ回路の降伏電圧以上になると、ダイナミッククランプ回路１１１の両端にダイナミッククランプ電圧が発生する。また、出力ＭＯＳトランジスタ１０９は導通状態となる。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ゲート間電圧は、ダイナミッククランプ電圧によって制限される。さらに、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、ダイナミッククランプ電圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

この場合、出力ＭＯＳトランジスタ１０９は導通状態であるため、負荷の抵抗成分で決まる電流がドレイン−ソース間に流れる。つまり、出力ＭＯＳトランジスタ１０９の消費電力は、ダイナミッククランプ電圧×負荷の抵抗成分で決まる電流値となる。負荷の抵抗成分は、この消費電力によって、出力ＭＯＳトランジスタ１０９が熱破壊しないように設定されている。また、出力ＭＯＳトランジスタ１０９の閾値電圧をゲート抵抗１０７の抵抗値で割ることで求まる電流がダイナミッククランプ回路に流れる。この電流は、例えば数十μＡ程度である。

次に、ダンプサージモードの動作について説明する。図３に示すようなダンプサージがバッテリー電源１０１に印加され、バッテリー電源１０１の電圧が上昇する。この場合、第１のスイッチ１１０のゲート電圧は接地電位となっており、出力端子１０６は、正電圧であるため、第１のスイッチ１１０は、非導通状態となる。つまり、出力ＭＯＳトランジスタ１０９のゲートとバッテリー電源１０１は切り離されるため、出力ＭＯＳトランジスタ１０９のゲート電圧は、バッテリー電源１０１の電圧変動の影響を受けることはない。つまり、出力ＭＯＳトランジスタ１０９は、非導通状態となる。

これによって、出力ＭＯＳトランジスタ１０９は、非導通状態であって、ソース−ドレイン間の電圧がダンプサージ電圧となる。ここで、出力ＭＯＳトランジスタ１０９のドレイン−ゲート間の耐圧、及び、ドレイン−ソース間の耐圧は、一般的にダンプサージ電圧よりも高くなるように設計されているため、ダンプサージによって出力ＭＯＳトランジスタ１０９が破壊されることはない。

上述の説明より、従来例の過電圧保護回路１００によれば、負電圧モードの出力端子１０６の変化に基づいて、第１のスイッチ１１０を導通状態とすることで、ダイナミッククランプ回路１１１を動作させて負電圧サージから出力ＭＯＳトランジスタ１０９を保護する。また、導通モードとダンプサージモードの場合には、出力端子１０６が負電圧を発生しないことから、第１のスイッチ１１０は非導通状態となり、ダイナミッククランプ回路１１１を無効にする。つまり、過電圧保護回路１００は、出力端子１０６の電圧が負電圧となった場合に、ダイナミッククランプ回路１１１による出力ＭＯＳトランジスタ１０９の保護を行い、その他のモードでは、ダイナミッククランプ回路を使わずに出力ＭＯＳトランジスタ１０９の耐圧によって破壊を防ぐ回路である。

特開２００７−０２８７４７号公報

このような過電圧保護回路を備えた電力供給制御回路は、自動車電装用のパワースイッチとして多用されているが、使用環境を考慮した更なる信頼性の向上から、ダンプサージ電圧よりも高い電圧値を有するがエネルギー的には小さいサージ（以下、正電源サージという）からも出力トランジスタを保護する要請が高まってきている。このような正電源サージとは図４に示した電圧波形を有している。

しかしながら、図１に示した構成では、係る正電源サージに対しては無力であり、出力MOSトランジスタ１がブレークダウンして破壊することになる。第１の電源端子101に発生する図３のダンプサージに対して出力MOSトランジスタ1が破壊しないようにダイナミッククランプ電圧を非動作にしているため、正電源サージとしてダンプサージ以上の過電圧が印加された場合、その電圧が出力MOSトランジスタの耐圧以上となると出力MOSトランジスタが破壊するからである。

本発明による電力供給制御回路は、出力端子に発生する逆起電圧に対して動作する一方、ダンプサージ電圧に対しては非動作となる第１の過電圧保護回路と、第１の電源に対するダンプサージ電圧よりも大きい電源サージに対して動作する第２の過電圧保護回路とを有することを特徴としている。

すなわち、本発明では、第１のクランプ回路と第１のスイッチから構成される第１の過電圧保護回路を電源ラインおよび出力トランジスタの制御端子（電極）間に設けると共により、第２のクランプ回路を有する第２の過電圧保護回路を電源ラインと出力トランジスタの制御端子（電極）間に設けている。このとき、第２のクランプ回路は第１のクランプ回路の少なくとも一部を介して電源ラインに接続してもよい。

第１の過電圧保護回路は、出力端子に発生する逆起電圧に対して出力ＭＯＳトランジスタの過電圧保護を行う。一方、電源ラインに発生するエネルギーの大きなダンプサージ電圧に対しては、この第1の過電圧保護回路が動作すると出力ＭＯＳトランジスタが破壊されるため、前記第１のスイッチが非導通状態となってこの過電圧保護回路は非活性化状態となる。一方、ダンプサージ電圧よりも大きなサージ（エネルギーは小さい）が正電源サージとして電源ラインに印加された場合は、第１の過電圧保護回路は非動作のままであるが、第２の過電圧保護回路は、前記逆起電圧および前記ダンプサージ電圧よりも大きい電圧で動作するので、出力トランジスタを導通状態に追い込み出力トランジスタ自身で正電源サージを吸収するように働く。このとき、正電源サージはエネルギーが小さいので、出力トランジスタを破壊させることはない。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図５を参照すると、本発明の第１の実施形態による電力供給制御回路は、ゲート電荷放電回路１０８、ゲート抵抗１０７、出力ＭＯＳトランジスタ１０９、クランプ切換スイッチ１１０、第１のダイナミッククランプ回路１１１、第２のダイナミッククランプ回路114、ダイオード116、第2のスイッチ113、プルダウン素子115、負荷１１２を有している。過電圧保護回路１００の接続について詳細に説明する。

Nチャネル出力ＭＯＳトランジスタ１０９の第１の端子（例えば、ドレイン）は第１の電源（例えば、バッテリー電源）としての電源ライン１０１に接続されており、第２の端子（例えば、ソース）は負荷１１２を介して第２の電源（例えば、接地電位）１０２に接続されている。出力ＭＯＳトランジスタ１０９と負荷１１２との間の接続点には出力端子１０６が接続されている。また、出力ＭＯＳトランジスタ１０９の制御端子（例えば、ゲート）はゲート抵抗１０７の一端が接続されている。ゲート抵抗１０７の他の一端には、第１の制御信号１０４が入力され、さらにゲート抵抗１０７の他の一端と出力端子１０６との間にはゲート電荷放電回路１０８が接続されている。ゲート電荷放電回路１０８は、本実施の形態では、１つのＮチャネルＭＯＳトランジスタである。ゲート電荷放電回路１０８のドレインは、ゲート抵抗１０７の他の一端に接続されており、ソースは出力端子１０６に接続されている。また、ゲート電荷放電回路１０８のゲートには、第２の制御信号１０５が入力されている。

また、出力ＭＯＳトランジスタ１０９のゲートとバッテリー電源１０１との間には第１のスイッチ１１０と第１のダイナミッククランプ回路１１１が直列に接続されている。本実施の形態では、第１のスイッチ１１０は、１つのNチャネルＭＯＳトランジスタであり、第１のダイナミッククランプ回路１１１は、１つのツェナーダイオードである。

第１のスイッチ１１０は、ソースが出力トランジスタ１０９のゲートに接続され、ドレインが第１のダイナミッククランプ回路１１１のアノードに接続されており、制御端子（例えば、ゲート）は基準電圧（例えば、接地電位）１０３に接続されている。さらに、本実施の形態では、第１のスイッチ１１０の基板端子は、出力端子に接続されている。また第１のダイナミッククランプ回路１１１のカソードは、バッテリー電源１０１に接続されている。

第1のダイナミッククランプ回路１１１は、アノード−カソード間の電圧差がダイオードの降伏電圧以上になった場合に、アノード−カソード間の電圧差を所定の電圧値（例えば、第1のダイナミッククランプ電圧）以下に制限する回路である。負荷１１２は、ソレノイド等のインダクタンス成分を有するＬ負荷、あるいは出力端子に接続されるワイヤーハーネスのインダクタンス成分である。

また、出力ＭＯＳトランジスタ１０９のゲートと第1のダイナミッククランプ回路１１１のアノードとの間には第２のスイッチ１１３と第２のダイナミッククランプ回路１１４、ダイオード116が直列に接続されている。本実施の形態では、第２の切換スイッチ１１３は、１つのNチャネルＭＯＳトランジスタであり、第２のダイナミッククランプ回路１１４、ダイオード１１６は、それぞれ１つのツェナーダイオードである。

第２のスイッチ１１３は、ソースが出力トランジスタ１０９のゲートに接続され、ドレインがダイオード１１６のアノードに接続されており、制御端子（例えば、ゲート）はダイオード１１６のカソードに接続されるとともに、プルダウン素子１１５を介して出力端子１０６に接続されている。さらに、本実施の形態では、第２のスイッチ１１３の基板端子は、出力端子に接続されている。またダイオード１１６のカソードは、第２のダイナミッククランプ回路１１４のアノードに接続されている。第２のダイナミッククランプ回路１１４のカソードは、第１のダイナミッククランプ回路１１１のアノードに接続されている。また、本実施の形態では、プルダウン素子１１５はデプレッション型のＮチャネルＭＯＳトランジスタで、ドレインが第２のスイッチ１１３のゲート、ソースとゲートが出力端子１０６に接続されている。

次に，過電圧保護回路１００の動作について詳細に説明する。ここで、過電圧保護回路１００は、出力ＭＯＳトランジスタ１０９が導通状態になり、負荷１１２によって出力端子１０６に電圧を発生する導通モードと、出力ＭＯＳトランジスタ１０９が非導通状態になるターンオフ時に出力端子１０６に負電圧サージが発生する負電圧サージモード、バッテリーの端子がオルタネータの発電中にはずれることによってバッテリー電源１０１に正電圧サージ（ダンプサージ）が発生するダンプサージモード、ダンプサージ電圧以上の電圧値を持つがエネルギーの小さな正電源サージとがある。この４つのモードに分けて過電圧保護回路１００の動作を説明する。

なお、図の点線で囲った第２の過電圧保護回路以外の動作は、従来例と実質同一であるので、詳細な説明はここでは省略し、概要だけに止める。

まず、導通モードでは、第１の制御信号１０４がＨｉｇｈレベルとなると、出力ＭＯＳトランジスタ１０９が導通状態となる。第１の制御信号１０４のＨｉｇｈレベル信号は、出力ＭＯＳトランジスタ１０９を低チャネル抵抗で導通状態とするため、例えばバッテリー電源を昇圧した電圧である。これによって、負荷１１２に電圧が発生して、出力端子１０６から電圧を出力する。また、この場合、ゲート電荷放電回路１０８は、第１の制御信号１０４とは逆相となる第２の制御信号１０５によって制御される。第２の制御信号１０５のＬｏｗレベルは、例えば接地電位である。第２の制御信号１０５がＬｏｗレベルであった場合、ゲート電荷放電回路１０８は非導通状態となる。

ここで、導通モードの場合、第2のスイッチ１１３のゲート電圧は、MOSトランジスタ115を介して出力端子106の電位であるため、出力ＭＯＳトランジスタ１０９のゲート電圧の値によらず、第2のスイッチ１１3は非導通状態となる。従って、出力ＭＯＳトランジスタ１０９のゲートと第2のダイナミッククランプ回路１１4、ダイオード１１６とは、切断された状態であって、出力ＭＯＳトランジスタ１０９のゲートからバッテリー電源１０１側に電流は流れない。つまり、第2のスイッチ１１３は、出力ＭＯＳトランジスタ１０９のゲートからバッテリー電源１０１への電流の逆流防止機能も有している。

第２の制御信号１０５がＨｉｇｈレベルである場合、ゲート電荷放電回路１０８は導通状態である。従って、出力ＭＯＳトランジスタ１０９のゲート電荷は、ゲート抵抗１０７とゲート電荷放電回路１０８を介して放電される。ここで、出力ＭＯＳトランジスタ１０９が非導通状態となるため、負荷１１２のＬ成分が負電圧サージを発生させる。

そのとき、第2の過電圧保護回路（図の波線で囲った回路）は、第１の過電圧保護回路（図の波線で囲った以外の回路）よりも大きなクランプ電圧に設定されているので、第2のスイッチ１１3は非導通状態となる。従って、出力ＭＯＳトランジスタ１０９のゲートと第2のダイナミッククランプ回路１１4、ダイオード１１６とは、切断された状態となる。

一方、第１のスイッチ110は、第１のスイッチ１１０のゲート電圧と出力ＭＯＳトランジスタ１０９のゲートとの電位差が第１のスイッチ１１０の閾値を上回ると、導通状態となる。その後、さらに出力ＭＯＳトランジスタ１０９のゲートの電圧が降下し、第１のダイナミッククランプ回路１１１の両端の電位差が、第１のダイナミッククランプ回路１１１の降伏電圧以上になると、ダイナミッククランプ回路１１１の両端にダイナミッククランプ電圧が発生する。また、出力ＭＯＳトランジスタ１０９は導通状態となる。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ゲート間電圧は、第１のダイナミッククランプ電圧によって制限される。さらに、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第１のダイナミッククランプ電圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

次に、ダンプサージモードの動作について説明する。ダンプサージがバッテリー電源１０１に印加され、バッテリー電源１０１の電圧が上昇する。この場合、第１のスイッチ１１０のゲート電圧は接地電位となっており、出力端子１０６は、正電圧であるため、第１のスイッチ１１０は、非導通状態となる。つまり、出力ＭＯＳトランジスタ１０９のゲートとバッテリー電源１０１は切り離されるため、出力ＭＯＳトランジスタ１０９のゲート電圧は、バッテリー電源１０１の電圧変動の影響を受けることはない。つまり、出力ＭＯＳトランジスタ１０９は、非導通状態となる。

上述の説明より、本実施形態にかかる過電圧保護回路１００によれば、負電圧モードの出力端子１０６の変化に基づいて、第１のスイッチ１１０を導通状態とすることで、ダイナミッククランプ回路１１１を動作させて負電圧サージから出力ＭＯＳトランジスタ１０９を保護する。また、導通モードとダンプサージモードの場合には、出力端子１０６が負電圧を発生しないことから、第１のスイッチ１１０は非導通状態となり、ダイナミッククランプ回路１１１を無効にする。

次に、ダンプサージ以上の正電源サージに対する動作について説明する。ダンプサージ以上の正電源サージが電源端子１０１に印加され、バッテリー電源１０１の電圧が上昇する。このとき、第１の過電圧保護回路（図の波線で囲った以外の回路）の状態は、ダンプサージモードの動作時と同じになる。第２の過電圧保護回路（図の波線で囲った回路）では、電源端子１０１の電圧が第１のダイナミッククランプ回路１１１と第２のダイナミッククランプ回路１１４の降伏電圧を足し合わせた電圧よりも高くなると、第２のスイッチの制御端子の電位はソース電位よりも持ち上がり、第２のスイッチ１１３が導通状態となる。その後、さらに正電源サージが上昇し、第1のダイナミッククランプ電圧１１１と第２のダイナミッククランプ電圧１１４とダイオード１１６を足し合わせた電圧よりも高くなると、第１のダイナミッククランプ回路１１１と第２のダイナミッククランプ１１４とダイオード１１６の両端にダイナミッククランプ電圧が発生する。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第１のダイナミッククランプ電圧と第2のダイナミッククランプ電圧とダイオード１１６の耐圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。そして、電源ラインに乗った正電源サージは、そのドレイン・ソース間電圧が上記のように制限された状態で出力ＭＯＳトランジスタが導通することで吸収される。

一般的に、出力ＭＯＳトランジスタ１０９の耐圧は、図３に示す４０Ｖのダンプサージ電圧を考えた場合は、６０Ｖ程度に設計されている。また、出力ＭＯＳトランジスタの閾値電圧は２．０Ｖ程度である。

第１のダイナミッククランプ回路１１１、第２のダイナミッククランプ回路１１４、ダイオード１１６は、それぞれ異なる耐圧を有している（同じ耐圧でも問題はない）。例えば、第１のダイナミッククランプ回路１１１は１８Ｖ、第２のダイナミッククランプ１１６は２５Ｖ、ダイオード１１６は６Ｖの耐圧である。このとき、負サージ電圧に対しては、２０Ｖ（=18V+2.0V）程度で出力ＭＯＳトランジスタ１０９を過電圧保護する。また、ダンプサージ以上の電源サージに対して４５Ｖ（=18V+25V+2.0V）程度で出力ＭＯＳトランジスタ１０９を過電圧保護する。

第１の実施例の形態では、第２のスイッチ１１３の制御端子（例えば、ゲート）は、プルダウン素子115を介して出力端子106に接続されており、そのプルダウン素子115はデプレッション型MOSトランジスタであるが、これが抵抗であってもよい。

第１の実施の形態では、第１のダイナミッククランプ回路１１１、第２のダイナミッククランプ回路１１４、ダイオード１１６は、それぞれ１つのツェナーダイオードであるが、耐圧が６Ｖ程度のツェナーダイオードを使用する方が望ましい（６Ｖツェナーダイオードは、製造ばらつきが小さく、温度特性もほとんど無いので、過電圧保護回路の精度をよくすることができる）。この場合、第１のダイナミッククランプ回路１１１、第２のダイナミッククランプ回路１１４は、必要な数を直列接続して接続する。

次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。

図６を参照すると、本実施の形態は、ゲート電荷放電回路１０８、ゲート抵抗１０７、出力ＭＯＳトランジスタ１０９、クランプ切換スイッチ１１０、第１のダイナミッククランプ回路１１１、第２のダイナミッククランプ回路114、ダイオード116、第2のスイッチ113、プルダウン素子115、負荷１１２を有している。過電圧保護回路１００の接続について詳細に説明する。

出力ＭＯＳトランジスタ１０９の第１の端子（例えば、ドレイン）は第１の電源（例えば、バッテリー電源）１０１に接続されており、第２の端子（例えば、ソース）は負荷１１２を介して第２の電源（例えば、接地電位）１０２に接続されている。出力ＭＯＳトランジスタ１０９と負荷１１２との間の接続点には出力端子１０６が接続されている。また、出力ＭＯＳトランジスタ１０９の制御端子（例えば、ゲート）はゲート抵抗１０７の一端が接続されている。ゲート抵抗１０７の他の一端には、第１の制御信号１０４が入力され、さらにゲート抵抗１０７の他の一端と出力端子１０６との間にはゲート電荷放電回路１０８が接続されている。ゲート電荷放電回路１０８は、本実施の形態では、１つのＭＯＳトランジスタである。ゲート電荷放電回路１０８のドレインは、ゲート抵抗１０７の他の一端に接続されており、ソースは出力端子１０６に接続されている。また、ゲート電荷放電回路１０８のゲートには、第２の制御信号１０５が入力されている。

また、出力ＭＯＳトランジスタ１０９のゲートとバッテリー電源１０１との間には第１のスイッチ１１０と第１のダイナミッククランプ回路１１１が直列に接続されている。本実施の形態では、第１のスイッチ１１０は、１つのＭＯＳトランジスタであり、第１のダイナミッククランプ回路１１１は、３つの直列接続されたツェナーダイオードである。

また、出力ＭＯＳトランジスタ１０９のゲートと第1のダイナミッククランプ回路１１１のアノードとの間には第２のスイッチ１１３と第２のダイナミッククランプ回路１１４、ダイオード116が直列に接続されている。本実施の形態では、第２の切換スイッチ１１３は、１つのＭＯＳトランジスタであり、第２のダイナミッククランプ回路１１４は直列接続された３つのツェナーダイオード、ダイオード１１６は１つのツェナーダイオードである。

第２のスイッチ１１３は、ソースが出力トランジスタ１０９のゲートに接続され、ドレインがダイオード１１６のアノードに接続されており、制御端子（例えば、ゲート）はダイオード１１６のカソードに接続されるとともに、プルダウン素子１１５を介して出力端子１０６に接続されている。さらに、本実施の形態では、第２のスイッチ１１３の基板端子は、出力端子に接続されている。またダイオード１１６のカソードは、第２のダイナミッククランプ回路１１４のアノードに接続されている。第２のダイナミッククランプ回路１１４のカソードは、第１のダイナミッククランプ回路１１１のアノードに接続されている。また、本実施の形態では、プルダウン素子１１５はデプレッション型ＭＯＳトランジスタで、ドレインが第２のスイッチ１１３のゲート、ソースとゲートが出力端子１０６に接続されている。

動作につき説明すると、まず、導通モードでは、第１の制御信号１０４がＨｉｇｈレベルとなると、出力ＭＯＳトランジスタ１０９が導通状態となる。第１の制御信号１０４のＨｉｇｈレベル信号は、出力ＭＯＳトランジスタ１０９を低チャネル抵抗で導通状態とするため、例えばバッテリー電源を昇圧した電圧である。これによって、負荷１１２に電圧が発生して、出力端子１０６から電圧を出力する。また、この場合、ゲート電荷放電回路１０８は、第１の制御信号１０４とは逆相となる第２の制御信号１０５によって制御される。第２の制御信号１０５のＬｏｗレベルは、例えば接地電位である。第２の制御信号１０５がＬｏｗレベルであった場合、ゲート電荷放電回路１０８は非導通状態となる。

第２の制御信号１０５がＨｉｇｈレベルである場合、ゲート電荷放電回路１０８は導通状態である。従って、出力ＭＯＳトランジスタ１０９のゲート電荷は、ゲート抵抗１０７とゲート電荷放電回路１０８を介して放電される。ここで、出力ＭＯＳトランジスタ１０９が非導通状態となるため、負荷１１２のＬ成分が負電圧サージを発生させる。そのとき、第2の過電圧保護回路（図の波線で囲った回路）は、第１の過電圧保護回路（図の波線で囲った以外の回路）よりも大きなクランプ電圧に設定されているので、第2のスイッチ１１3は非導通状態となる。従って、出力ＭＯＳトランジスタ１０９のゲートと第2のダイナミッククランプ回路１１4、ダイオード１１６とは、切断された状態となる。一方、第１のスイッチ110は、第１のスイッチ１１０のゲート電圧と出力ＭＯＳトランジスタ１０９のゲートとの電位差が第１のスイッチ１１０の閾値を上回ると、導通状態となる。その後、さらに出力ＭＯＳトランジスタ１０９のゲートの電圧が降下し、第１のダイナミッククランプ回路１１１の両端の電位差が、第１のダイナミッククランプ回路１１１の降伏電圧以上になると、ダイナミッククランプ回路１１１の両端にダイナミッククランプ電圧が発生する。また、出力ＭＯＳトランジスタ１０９は導通状態となる。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ゲート間電圧は、第１のダイナミッククランプ電圧によって制限される。さらに、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第１のダイナミッククランプ電圧（Ｄ１ａ〜Ｄ１ｃの耐圧の和）と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

上述の説明より、実施の形態２にかかる過電圧保護回路１００によれば、負電圧モードの出力端子１０６の変化に基づいて、第１のスイッチ１１０を導通状態とすることで、ダイナミッククランプ回路１１１を動作させて負電圧サージから出力ＭＯＳトランジスタ１０９を保護する。また、導通モードとダンプサージモードの場合には、出力端子１０６が負電圧を発生しないことから、第１のスイッチ１１０は非導通状態となり、ダイナミッククランプ回路１１１を無効にする。

次に、ダンプサージ以上の正電源サージに対する動作について説明する。ダンプサージ以上の正電源サージが電源端子１０１に印加され、バッテリー電源１０１の電圧が上昇する。このとき、第１の過電圧保護回路（図の波線で囲った以外の回路）の状態は、ダンプサージモードの動作時と同じになる。第２の過電圧保護回路（図の波線で囲った回路）では、電源端子１０１の電圧が第１のダイナミッククランプ回路１１１と第２のダイナミッククランプ回路１１４の降伏電圧を足し合わせた電圧よりも高くなると、第２のスイッチの制御端子の電位はソース電位よりも持ち上がり、第2のスイッチ１１３が導通状態となる。その後、さらに正電源サージが上昇し、第1のダイナミッククランプ電圧１１１と第２のダイナミッククランプ電圧１１４とダイオード１１６を足し合わせた電圧よりも高くなると、ダイナミッククランプ回路１１１とダイナミッククランプ１１４とダイオード１１６の両端にダイナミッククランプ電圧が発生する。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第１のダイナミッククランプ電圧（Ｄ１ａ〜Ｄ１ｃの耐圧の和）と第2のダイナミッククランプ電圧（Ｄ２ａ〜Ｄ２ｃの耐圧の和）とダイオード１１６の耐圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。

図７を参照すると、本発明の実施の形態は、ゲート電荷放電回路１０８、ゲート抵抗１０７、出力ＭＯＳトランジスタ１０９、クランプ切換スイッチ１１０、第１のダイナミッククランプ回路１１１、第２のダイナミッククランプ回路114、ダイオード116、第2のスイッチ113、プルダウン素子115、負荷１１２を有している。過電圧保護回路１００の接続について詳細に説明する。

また、出力ＭＯＳトランジスタ１０９のゲートとバッテリー電源１０１との間には第１のスイッチ１１０と第１のダイナミッククランプ回路１１１が直列に接続されている。本実施の形態では、第１のスイッチ１１０は、１つのＭＯＳトランジスタであり、第１のダイナミッククランプ回路１１１は、１つのツェナーダイオードである。

また、出力ＭＯＳトランジスタ１０９のゲートと第1の第１の電源１０１との間には第２のスイッチ１１３と第２のダイナミッククランプ回路１１４、ダイオード116が直列に接続されている。本実施の形態では、第２の切換スイッチ１１３は、１つのＭＯＳトランジスタであり、第２のダイナミッククランプ回路１１４、ダイオード１１６はそれぞれ１つのツェナーダイオードである。

第２のスイッチ１１３は、ソースが出力トランジスタ１０９のゲートに接続され、ドレインがダイオード１１６のアノードに接続されており、制御端子（例えば、ゲート）はダイオード１１６のカソードに接続されるとともに、プルダウン素子115を介して出力端子106に接続されている。さらに、本実施の形態では、第２のスイッチ１１３の基板端子は、出力端子に接続されている。またダイオード１１６のカソードは、第２のダイナミッククランプ回路114のアノードに接続されている。第２のダイナミッククランプ回路114のカソードは、第1のダイナミッククランプ回路111のカソードに接続されている。また、本実施の形態では、プルダウン素子115はデプレッション型MOSトランジスタで、ドレインが第2のスイッチ113のゲート、ソースとゲートが出力端子１06に接続されている。

回路動作に関し、まず、導通モードでは、第１の制御信号１０４がＨｉｇｈレベルとなると、出力ＭＯＳトランジスタ１０９が導通状態となる。第１の制御信号１０４のＨｉｇｈレベル信号は、出力ＭＯＳトランジスタ１０９を低チャネル抵抗で導通状態とするため、例えばバッテリー電源を昇圧した電圧である。これによって、負荷１１２に電圧が発生して、出力端子１０６から電圧を出力する。また、この場合、ゲート電荷放電回路１０８は、第１の制御信号１０４とは逆相となる第２の制御信号１０５によって制御される。第２の制御信号１０５のＬｏｗレベルは、例えば接地電位である。第２の制御信号１０５がＬｏｗレベルであった場合、ゲート電荷放電回路１０８は非導通状態となる。

第２の制御信号１０５がＨｉｇｈレベルである場合、ゲート電荷放電回路１０８は導通状態である。従って、出力ＭＯＳトランジスタ１０９のゲート電荷は、ゲート抵抗１０７とゲート電荷放電回路１０８を介して放電される。ここで、出力ＭＯＳトランジスタ１０９が非導通状態となるため、負荷１１２のＬ成分が負電圧サージを発生させる。そのとき、第２の過電圧保護回路（図の波線で囲った回路）は、第１の過電圧保護回路（図の波線で囲った以外の回路）よりも大きなクランプ電圧に設定されているので、第2のスイッチ１１3は非導通状態となる。従って、出力ＭＯＳトランジスタ１０９のゲートと第2のダイナミッククランプ回路１１4、ダイオード１１６とは、切断された状態となる。一方、第１のスイッチ110は、第１のスイッチ１１０のゲート電圧と出力ＭＯＳトランジスタ１０９のゲートとの電位差が第１のスイッチ１１０の閾値を上回ると、導通状態となる。その後、さらに出力ＭＯＳトランジスタ１０９のゲートの電圧が降下し、第１のダイナミッククランプ回路１１１の両端の電位差が、第１のダイナミッククランプ回路１１１の降伏電圧以上になると、ダイナミッククランプ回路１１１の両端にダイナミッククランプ電圧が発生する。また、出力ＭＯＳトランジスタ１０９は導通状態となる。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ゲート間電圧は、第１のダイナミッククランプ電圧によって制限される。さらに、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第１のダイナミッククランプ電圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

上述の説明より、実施の形態３にかかる過電圧保護回路１００によれば、負電圧モードの出力端子１０６の変化に基づいて、第１のスイッチ１１０を導通状態とすることで、ダイナミッククランプ回路１１１を動作させて負電圧サージから出力ＭＯＳトランジスタ１０９を保護する。また、導通モードとダンプサージモードの場合には、出力端子１０６が負電圧を発生しないことから、第１のスイッチ１１０は非導通状態となり、ダイナミッククランプ回路１１１を無効にする。

次に、ダンプサージ以上の正電源サージに対する動作について説明する。ダンプサージ以上の正電源サージが電源端子１０１に印加され、バッテリー電源１０１の電圧が上昇する。このとき、第１の過電圧保護回路（図の波線で囲った以外の回路）の状態は、ダンプサージモードの動作時と同じになる。第２の過電圧保護回路（図の波線で囲った回路）では、電源端子１０１の電圧が第２のダイナミッククランプ回路１１４の降伏電圧よりも高くなると、第２のスイッチの制御端子の電位はソース電位よりも持ち上がり、第2のスイッチ１１３が導通状態となる。その後、さらに正電源サージが上昇し、第２のダイナミッククランプ電圧１１４とダイオード１１６の耐圧を足し合わせた電圧よりも高くなると、第２のダイナミッククランプ１１４とダイオード１１６の両端にダイナミッククランプ電圧が発生する。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第2のダイナミッククランプ電圧とダイオード１１６の耐圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

本発明の第１の実施の形態から第３の実施の形態において、第２のダイナミッククランプ回路１１４の電気的な接続、切断を、第２のスイッチ１１３、ダイオード１１６、プルダウン素子１１５によって行っているが、ダイオードによって実現することもできる。

次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。

図８を参照すると、本発明の実施の形態は、ゲート電荷放電回路１０８、ゲート抵抗１０７、出力ＭＯＳトランジスタ１０９、クランプ切換スイッチ１１０、第１のダイナミッククランプ回路１１１、第２のダイナミッククランプ回路114、第2のダイオード１１７、負荷１１２を有している。

過電圧保護回路１００の接続について詳細に説明する。

また、出力ＭＯＳトランジスタ１０９のゲートと第1の第１の電源１０１との間には第２のダイオード１１７と第２のダイナミッククランプ回路１１４が直列に接続されている。本実施の形態では、第２のダイオード１１７は、１つのダイオードであるが、過電圧保護回路１００を１つの半導体内に集積する場合は、ポリシリコンで形成されたダイオードであることが望ましい。

第２のダイオード１１７は、カソードが出力トランジスタ１０９のゲートに接続され、アノードが第２のダイナミッククランプ回路１１４のアノードに接続されている。

導通モードでは、第１の制御信号１０４がＨｉｇｈレベルとなると、出力ＭＯＳトランジスタ１０９が導通状態となる。第１の制御信号１０４のＨｉｇｈレベル信号は、出力ＭＯＳトランジスタ１０９を低チャネル抵抗で導通状態とするため、例えばバッテリー電源を昇圧した電圧である。これによって、負荷１１２に電圧が発生して、出力端子１０６から電圧を出力する。また、この場合、ゲート電荷放電回路１０８は、第１の制御信号１０４とは逆相となる第２の制御信号１０５によって制御される。第２の制御信号１０５のＬｏｗレベルは、例えば接地電位である。第２の制御信号１０５がＬｏｗレベルであった場合、ゲート電荷放電回路１０８は非導通状態となる。

ここで、導通モードの場合、第2のダイオード１１７は、アノード電位よりもカソード電位が高いため非導通状態となる。従って、出力ＭＯＳトランジスタ１０９のゲートと第2のダイナミッククランプ回路１１4とは、切断された状態であって、出力ＭＯＳトランジスタ１０９のゲートからバッテリー電源１０１側に電流は流れない。つまり、第2のダイオード１１７は、出力ＭＯＳトランジスタ１０９のゲートからバッテリー電源１０１への電流の逆流防止機能も有している。

第２の制御信号１０５がＨｉｇｈレベルである場合、ゲート電荷放電回路１０８は導通状態である。従って、出力ＭＯＳトランジスタ１０９のゲート電荷は、ゲート抵抗１０７とゲート電荷放電回路１０８を介して放電される。ここで、出力ＭＯＳトランジスタ１０９が非導通状態となるため、負荷１１２のＬ成分が負電圧サージを発生させる。そのとき、第2の過電圧保護回路（図の波線で囲った回路）は、第１の過電圧保護回路（図の波線で囲った以外の回路）よりも大きなクランプ電圧に設定されているので、第2のダイオード１１７は非導通状態となる。従って、出力ＭＯＳトランジスタ１０９のゲートと第2のダイナミッククランプ回路１１4とは、切断された状態となる。一方、第１のスイッチ110は、第１のスイッチ１１０のゲート電圧と出力ＭＯＳトランジスタ１０９のゲートとの電位差が第１のスイッチ１１０の閾値を上回ると、導通状態となる。その後、さらに出力ＭＯＳトランジスタ１０９のゲートの電圧が降下し、第１のダイナミッククランプ回路１１１の両端の電位差が、第１のダイナミッククランプ回路１１１の降伏電圧以上になると、ダイナミッククランプ回路１１１の両端にダイナミッククランプ電圧が発生する。また、出力ＭＯＳトランジスタ１０９は導通状態となる。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ゲート間電圧は、第１のダイナミッククランプ電圧によって制限される。さらに、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第１のダイナミッククランプ電圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

次に、ダンプサージ以上の正電源サージに対する動作について説明する。ダンプサージ以上の正電源サージが電源端子１０１に印加され、バッテリー電源１０１の電圧が上昇する。このとき、第１の過電圧保護回路（図の波線で囲った以外の回路）の状態は、ダンプサージモードの動作時と同じになる。第２の過電圧保護回路（図の波線で囲った回路）では、電源端子１０１の電圧が第２のダイナミッククランプ回路１１４の降伏電圧よりも高くなると、第２のダイオード１１７が導通状態となり、第２のダイナミッククランプ電圧１１４と第２のダイオード１１７の順方向電圧を足し合わせた電圧よりも高くなると、ダイナミッククランプ１１４と第２のダイオード１１７の両端にダイナミッククランプ電圧が発生する。これによって、出力ＭＯＳトランジスタ１０９のドレイン−ソース間の電圧は、第2のダイナミッククランプ電圧と第２のダイオード１１７の順方向電圧と出力ＭＯＳトランジスタ１０９の閾値電圧を足し合わせた電圧値によって制限される。

以上のとおり、本発明によれば、出力端子に発生する逆起電圧に対して電力用半導体を過電圧保護することができ、また、Load Dumpよりも大きな電圧の電源サージ（エネルギーは小さい）に対して、過電圧保護回路が動作するが、Load Dumpサージ（エネルギーは大きい）に対しては過電圧動作しない。したがって、高信頼性に対して益々高まる要求に応えることができる、過電圧保護回路つき電力供給制御回路を提供できる。

過電圧保護回路を有する電力供給制御回路の従来例を示す回路図である。負電圧サージ（逆起電圧）の電圧波形図である。ダンプサージの電圧波形図である。正電源サージの電圧波形図である。本発明の第１の実施形態による電力供給制御回路を示す回路図である。本発明の第２の実施形態による電力供給制御回路を示す回路図である。本発明の第３の実施形態による電力供給制御回路を示す回路図である。本発明の第４の実施形態による電力供給制御回路を示す回路図である。

符号の説明

１０９・・・出力MOSトランジスタ、１１２・・・負荷

Claims

電源ラインと負荷との間に接続された出力トランジスタと、前記負荷からの逆起電圧に対しては動作し、前記電源ラインへの第１サージ電圧に対しては非動作となって前記出力トランジスタを保護する第１過電圧保護回路と、前記電源ラインへの前記第１サージ電圧よりも大きい第２サージ電圧に対して動作して前記出力トランジスタを保護する第２過電圧保護回路とを有することを特徴とする電力供給制御回路。
前記第１過電圧保護回路は前記電源ラインと前記出力トランジスタの制御端子との間に直列接続された第１クランプ回路および第１スイッチを有し、前記第２過電圧保護回路は前記電源ラインと前記出力トランジスタの制御端子との間に直列接続された第２クランプ回路および第２スイッチを有することを特徴とする請求項１記載の電力供給制御回路。
前記第２クランプ回路は前記第１クランプ回路を介して前記電源ラインに接続されていることを特徴とする請求項２記載の電力供給制御回路。
前記第１過電圧保護回路は前記電源ラインと前記出力トランジスタの制御端子との間に直列接続された第１クランプ回路および第１スイッチを有し、前記第２過電圧保護回路は前記電源ラインと前記出力トランジスタの制御端子との間に接続された第２クランプ回路を有することを特徴とする請求項１記載の電力供給制御回路。
前記第１スイッチはトランジスタを有し、そのゲート端子には基準電圧が供給され、その基板端子には前記負荷を接続するための出力端子が接続され、そのドレイン端子には前記第１クランプ回路が接続され、そのソース端子には前記出力トランジスタの制御端子が接続されていることを特徴とする請求項２乃至４のいずれかに記載の電力供給制御回路。
前記第１クランプ回路は、カソードが前記電源ラインに接続され、アノードが前記第１スイッチに接続されているダイオードを含むことを特徴とする請求項２乃至５のいずれかに記載の電力供給制御回路。
前記第１クランプ回路は、ツェナーダイオードを複数個直列接続して構成されていることを特徴とする請求項２乃至５のいずれかに記載の電力供給制御回路。
前記第２スイッチはトランジスタであって、そのゲート端子は前記第２クランプ回路に接続されるとともにプルダウン素子を介して前記負荷を接続するための出力端子に接続され、その基板端子は前記出力端子に接続され、そのドレイン端子はダイオードを介して第２クランプ回路に接続され、そのソース端子は前記出力トランジスタの制御端子に接続されることを特徴とする請求項２または３に記載の電力供給制御回路。
前記プルダウン素子がデプレッション型ＭＯＳトランジスタであって、そのドレインが前記第２スイッチと接続され、そのゲート端子とソース端子が前記出力端子に接続されていることを特徴とする請求項８に記載の電力供給制御回路。
前記プルダウン素子が抵抗であることを特徴とする請求項８に記載の電力供給制御回路。
前記第２クランプ回路はダイオードを介して前記出力トランジスタの制御電極に接続されていることを特徴とする請求項４に記載の電力供給制御回路。
前記ダイオードはポリシリコンダイオードであることを特徴とする請求項１１に記載の電力供給制御回路。