[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5271886B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5271886B2
JP5271886B2 JP2009278214A JP2009278214A JP5271886B2 JP 5271886 B2 JP5271886 B2 JP 5271886B2 JP 2009278214 A JP2009278214 A JP 2009278214A JP 2009278214 A JP2009278214 A JP 2009278214A JP 5271886 B2 JP5271886 B2 JP 5271886B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
main surface
convex portion
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009278214A
Other languages
English (en)
Other versions
JP2011124251A (ja
Inventor
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009278214A priority Critical patent/JP5271886B2/ja
Priority to US12/962,625 priority patent/US8310044B2/en
Priority to TW099142656A priority patent/TWI502665B/zh
Priority to CN201010578397.4A priority patent/CN102097339B/zh
Publication of JP2011124251A publication Critical patent/JP2011124251A/ja
Application granted granted Critical
Publication of JP5271886B2 publication Critical patent/JP5271886B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、高放熱性の半導体パッケージおよびその製造方法に適用して有効な技術に関する。
配線基板上に半導体チップを搭載し、半導体チップの電極と配線基板の接続端子をボンディングワイヤで電気的に接続し、半導体チップおよびボンディングワイヤを樹脂封止し、配線基板の裏面に半田ボールを接続することで、BGAパッケージ形態の半導体装置が製造される。
特開平11−163230号公報(特許文献1)には、半導体チップがパッケージ基板の開孔部にフェースダウン構造で配置され、半導体チップの裏面およびパッケージ基板の裏面が熱伝導部材に接触され、かつ半導体チップ上のボンディングパッドとパッケージ基板上の外部端子とが電気的に接続される半導体装置に関する技術が記載されている。
特開平11−163230号公報
本発明者の検討によれば、次のことが分かった。
絶縁層を有する配線基板を使用し、この配線基板に半導体チップを搭載した半導体装置は、金属から成るリードフレームを使用し、このリードフレームに半導体チップを搭載した半導体装置に比べて、放熱性が低い。
そこで、配線基板を用いた半導体装置の放熱対策として、配線基板の実装面に放熱用の外部端子(半田バンプ)を設けておき、この放熱用の外部端子を介して半導体装置から実装基板(半導体装置が実装された実装基板)に向かって熱を逃がす方式が考えられる。
しかしながら、このような半導体装置の場合、実装基板側にも放熱用の外部端子と電気的に接続されるバンプランド(電極パッド)を設けておく必要があり、実装基板における配線レイアウトの自由度が低下する。
そこで、本願発明者は、前記特許文献1のように、配線基板に熱伝導部材として、金属から成る放熱板を固定し、この放熱板に半導体チップを搭載することについて検討した。前記特許文献1のような構成であれば、放熱性を向上できるだけでなく、半導体装置を実装基板に実装した後に、この放熱板に別の放熱部材(ヒートシンク)を接続することで、より放熱性を向上することもできる。
しかしながら、前記特許文献1のように、放熱板を配線基板に接着する方法では、半導体チップをこの放熱板に搭載する際の熱、あるいは荷重の影響により、配線基板から放熱板が剥離する虞があることがわかった。これは、配線基板と放熱板の熱膨張係数に差があることも原因である。熱の影響により配線基板および放熱板のそれぞれは膨張・収縮するが、この膨張・収縮量が互いに異なるため、接着層に応力が集中し、この接着層において破断が生じるためである。また、突出したチップ搭載部(放熱板のチップ搭載部)を配線基板の貫通孔内に挿入する際、放熱板の配線基板に対する挿入性を考慮して、チップ搭載部の側面と配線基板の貫通孔の内壁と間に隙間が形成されるため、放熱板を保持する力が低い。
本発明の目的は、半導体装置の放熱特性を向上させることができる技術を提供することにある。
また、本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態における半導体装置の製造方法では、放熱板の凸部の側面が配線基板の貫通孔の内壁と対向するように放熱板を配線基板の第1主面に配置した後、放熱板の凸部の主面に形成された溝を押し広げることで、放熱板の凸部の側面の一部を配線基板の貫通孔の内壁と接触させて、放熱板を配線基板に固定する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の放熱特性を向上させることができる。
また、半導体装置の信頼性を向上させることができる。
本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の断面図である。 本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の要部断面図である。 本発明の一実施の形態である半導体装置の上面図である。 本発明の一実施の形態である半導体装置の下面図である。 本発明の一実施の形態である半導体装置の平面透視図(上面図)である。 本発明の一実施の形態である半導体装置の平面透視図(下面図)である。 本発明の一実施の形態である半導体装置の平面透視図(下面図)である。 本発明の一実施の形態である半導体装置の平面透視図(下面図)である。 本発明の一実施の形態である半導体装置に使用されている配線基板の上面図である。 本発明の一実施の形態である半導体装置に使用されている配線基板の下面図である。 本発明の一実施の形態である半導体装置に使用されている放熱板の上面図である。 本発明の一実施の形態である半導体装置に使用されている放熱板の下面図である。 本発明の一実施の形態である半導体装置に使用されている放熱板の側面図である。 本発明の一実施の形態である半導体装置に使用されている放熱板の断面図である。 本発明の一実施の形態である半導体装置に使用されている放熱板の断面図である。 本発明の一実施の形態である半導体装置の実装例を示す断面図である。 本発明の一実施の形態である半導体装置の他の実装例を示す断面図である。 本発明の一実施の形態である半導体装置の更に他の実装例を示す断面図である。 本発明の一実施の形態である半導体装置の更に他の実装例を示す断面図である。 本発明の一実施の形態である半導体装置の製造工程を示す工程フロー図である。 本発明の一実施の形態の半導体装置の製造工程で用いられる配線基板の上面図(全体平面図)である。 本発明の一実施の形態の半導体装置の製造工程で用いられる配線基板の下面図(全体平面図)である。 図24の部分拡大平面図(下面図)である。 図25の配線基板の断面図である。 本発明の一実施の形態の半導体装置の製造工程で用いられるフレームの平面図である。 図27のフレームの断面図である。 本発明の一実施の形態の半導体装置の製造工程中の平面図である。 図29と同じ半導体装置の製造工程中の断面図である。 図29に続く半導体装置の製造工程中の平面図である。 図31と同じ半導体装置の製造工程中の断面図である。 図31に続く半導体装置の製造工程中の平面図である。 図33と同じ半導体装置の製造工程中の断面図である。 図33に続く半導体装置の製造工程中の平面図である。 図35と同じ半導体装置の製造工程中の平面図である。 図35と同じ半導体装置の製造工程中の断面図である。 図35に続く半導体装置の製造工程中の平面図である。 図38と同じ半導体装置の製造工程中の断面図である。 図38に続く半導体装置の製造工程中の平面図である。 図40と同じ半導体装置の製造工程中の平面図である。 図40と同じ半導体装置の製造工程中の断面図である。 図42に続く半導体装置の製造工程中の断面図である。 切断工程を行う直前の状態を示す平面図である。 切断工程を行う直前の状態を示す平面図である。 図43に続く半導体装置の製造工程中の断面図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 モールド工程の説明図である。 本発明の他の実施の形態である半導体装置の製造工程を示す工程フロー図である。 本発明の他の実施の形態の半導体装置の製造工程中の平面図である。 図69と同じ半導体装置の製造工程中の断面図である。 図69に続く半導体装置の製造工程中の平面図である。 図71と同じ半導体装置の製造工程中の断面図である。 図71に続く半導体装置の製造工程中の平面図である。 図73と同じ半導体装置の製造工程中の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 図75の半導体装置の他の断面図である。 本発明の他の実施の形態である半導体装置の断面図である。 図77の半導体装置の他の断面図である。 図77の半導体装置の上面図である。 図77の半導体装置の下面図である。 図77の半導体装置の平面透視図(下面図)である。 図77の半導体装置の平面透視図(下面図)である。 本発明の他の実施の形態の半導体装置の製造工程の説明図である。 本発明の他の実施の形態の半導体装置の製造工程の説明図である。 本発明の他の実施の形態の半導体装置の製造工程の説明図である。 本発明の他の実施の形態の半導体装置の製造工程の説明図である。 本発明の他の実施の形態である半導体装置の断面図である。 図87の半導体装置の他の断面図である。 図87の半導体装置に用いられている放熱板の平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
本発明の一実施の形態の半導体装置およびその製造方法(製造工程)を図面を参照して説明する。
<半導体装置の構造について>
図1および図2は、本発明の一実施の形態である半導体装置1の断面図(側面断面図)であり、図3および図4は、半導体装置1の要部断面図(部分拡大断面図)であり、図5は、半導体装置1の上面図(平面図)であり、図6は、半導体装置1の下面図(底面図、裏面図、平面図)である。図7は、封止部7を透視したときの半導体装置1の上面側の平面透視図(上面図)であり、図8は、封止部8を透視したときの半導体装置1の下面側の平面透視図(下面図)である。図9は、図8において、更にボンディングワイヤBWを外した(透視した)状態の半導体装置1の平面透視図(下面図)である。図10は、図9において、更に半導体チップ5を外した(透視した)状態の半導体装置1の平面透視図(下面図)である。なお、図5〜図10のA1−A1線の断面が図1にほぼ対応し、図5〜図10のA2−A2線の断面が図2にほぼ対応する。また、図3は、図1において、円で囲まれた領域RG1の部分拡大図に対応し、図4は、図2において、円で囲まれた領域RG2の部分拡大図に対応する。図11は、本実施の形態の半導体装置1に使用されている配線基板2の上面図(平面図)であり、図12は、本実施の形態の半導体装置1に使用されている配線基板2の下面図(平面図)である。図13は、本実施の形態の半導体装置1に使用されている放熱板4の上面図(平面図)であり、図14は、本実施の形態の半導体装置1に使用されている放熱板4の下面図(平面図)であり、図15は、本実施の形態の半導体装置1に使用されている放熱板4の側面図であり、図16および図17は、本実施の形態の半導体装置1に使用されている放熱板4の断面図(側面断面図)である。なお、図13および図14のB1−B1線の断面が図16にほぼ対応し、図13および図14のB2−B2線の断面が図17にほぼ対応するが、図13および図14のB1−B1線の位置は、上記図5〜図10のA1−A1線の位置に対応しており、図13および図14のB2−B2線の位置は、上記図5〜図10のA2−A2線の位置に対応している。従って、図16は図1と同じ断面が示され、図17は図2と同じ断面が示されていることになる。また、理解を簡単にするために、図7において、封止部7を透視しても放熱板4で隠れて見えない貫通孔3の位置を点線で示してあり、また、図8において、透視した封止部8の外形位置を点線で示してある。
図1〜図10に示される本実施の形態の半導体装置1は、樹脂封止型の半導体パッケージ形態の半導体装置である。
本実施の形態の半導体装置1は、配線基板2と、配線基板2の貫通孔3内に一部(凸部12)が挿入された放熱板4と、放熱板4の凸部12上に搭載された半導体チップ5と、半導体チップ5の複数の電極パッドPDと配線基板2の複数のボンディングリードBLとを電気的に接続する複数のボンディングワイヤBWとを有している。そして、半導体装置1は、更に、配線基板2の上面2aの一部を覆う封止部7と、半導体チップ5およびボンディングワイヤBWを含む配線基板2の下面2bの一部を覆う封止部8と、配線基板2の下面2bに設けられた複数の半田ボール9とを有している。
図1〜図12に示される配線基板(基板、パッケージ基板、パッケージ用配線基板)2は、一方の主面である上面(表面)2aと、上面2aとは反対側の主面である下面(裏面)2bとを有している。半導体装置1を後述の実装基板21などに実装する際には、配線基板2の下面2b側が実装面(後述の実装基板21に対向する側の面)となるため、配線基板2の下面2bを実装面とみなすこともできる。配線基板2の上面2aと下面2bとは、略平行である。配線基板2の中央部付近には、配線基板2の上面2aから下面2bに到達する貫通孔(孔部、開口部)3が設けられている。
図1〜図10および図13〜図17に示される放熱板(放熱用部材、熱伝導部材、ヒートスプレッダ)4は、配線基板2の上面2aに対向する主面11aを有する基材部11と、この基材部11の主面11aにおける中央部に位置し、かつ基材部11から突出する凸部12と、基材部11の主面11aに形成され、かつ配線基板2の上面2aと接触する支持部13とを一体的に有している。放熱板4は、凸部12が貫通孔3内に位置するように、配線基板2の上面2aに配置されて固定されている。
放熱板4の基材部(ベース部、平板部、放熱部)11は、平板状であり、配線基板2の上面2aに対向する主面11aと、主面11aとは反対側の主面である裏面11bとを有している。この基材部11の裏面11bが封止部7(の上面7a)から露出しており、放熱板4の露出面(放熱面、放熱部)となっている。基材部11の裏面11bはほぼ平坦とすることができる。基材部11の側面11cは、封止部7で覆われている。放熱板4の基材部11は、大きくするほど、放熱性を向上することができる。
基材部11の主面11aの中央付近に、この主面11aに対して略垂直に突出する凸部(突出部、チップ搭載部)12が形成されている。そして、この凸部12は、配線基板2の貫通孔3内に配置(挿入)されている。さらに、この凸部12の主面(表面)12aに半導体チップ5が搭載されている。このため、放熱板4の凸部12を、チップ搭載部とみなすこともできる。すなわち、配線基板2の下面2b側において、配線基板2の貫通孔3内に配置された放熱板4の凸部12上に半導体チップ5が搭載(ダイボンディング)されているため、半導体チップ5は配線基板2の下面2b側に配置された状態となっている。
また、凸部12は、配線基板2の貫通孔3内に配置されるため、基材部11の主面11aにおいて、配線基板2の貫通孔3と平面的に重なる(内包される)位置に設けられている。一方、支持部13は、配線基板2の貫通孔3外に位置して配線基板2の上面2aに接触するため、基材部11の主面11aにおいて、配線基板2の貫通孔3と平面的に重ならない位置に設けられている。ここで、「平面的に重なる」、「平面的に重ならない」あるいは「平面的に見る」などというときは、配線基板2の上面2aまたは下面2bに平行な平面で見た(投影して見た)場合を言うものとする。
半導体装置1において、放熱板4の基材部11の主面11aと配線基板2の上面2aとは、略平行である。また、放熱板4の凸部12は、主面(チップ搭載面)12aおよび側面(側壁)12bを有しており、凸部12の主面12aは凸部12の側面12bで囲まれている。言い換えると、凸部12の側面12bは、凸部12の主面12aと基材部11の主面11aとの間に位置している。放熱板4の凸部12の主面12aは、基材部11の主面11aと略平行であるため、配線基板2の下面2bとも略平行となっている。また、平面的に見ると、凸部12は基材部11に平面的に内包されている。半導体チップ5は、凸部12の主面12aに接合材(接着材、ダイボンディング材)14を介して接合されて固定されている。凸部12の側面12bは、配線基板2の貫通孔3の内壁に対向している。
凸部12の側面12bは、基材部11の主面11aに対して略垂直である。但し、後述のように、半導体装置1の製造工程(後述のステップS6に対応する工程)で凸部12の溝16を押し広げて放熱板4(の凸部12)を配線基板2(具体的には後述の配線基板31)にかしめたため、図3に模式的に示されるように、凸部12の側面12bのうち、主面11aに近い領域は、配線基板2の貫通孔3の内壁に近づく側に変形(傾斜)して配線基板2の貫通孔3の内壁に接している。このため、後述のステップS6のかしめ工程を行う前の段階では、放熱板12の凸部12の側面12b全体が、基材部11の主面11aに対して略垂直であり、凸部12の側面12bのうちの主面11aに近い領域も変形(傾斜)していない(後述の図49参照)。
基材部11の主面11aに設けられた支持部13は、配線基板2の上面2aに接する支持面13aを有している。この支持面13aは平坦面とすることができる。基材部11の主面11aと支持部13の支持面13aと凸部12の主面12aとは、互いに高さ位置が異なり、基材部11の主面11aを基準にすると、支持部13の支持面13aは、基材部11の主面11aよりも高い位置にあり、凸部12の主面12aは、基材部11の主面11aおよび支持部13の支持面13aよりも更に高い位置にある(ここでは基材部11の主面11aから凸部12の主面12a側を高さが高い方向としている)。換言すれば、支持部13(の支持面13a)は、凸部12(の主面12a)よりも低く、基材部11の主面11a(凸部12と支持部13のいずれも形成されていない領域)は、支持部13(の支持面13a)よりも低くなっている。
このため、配線基板2の貫通孔3内に凸部12が配置(挿入)され、配線基板2の上面2aに支持部13の支持面13aが接し、基材部11の主面11aにおける凸部12と支持部13のいずれも設けられていない領域は、配線基板2の上面2aから離間した状態となっている。従って、基材部11の主面11aにおける凸部12と支持部13のいずれも設けられていない領域と配線基板2の上面2aとの間には、隙間(隙間部)18が形成されており、この隙間18には、封止部7の一部(すなわち封止部7用の樹脂材料MR)が充填されている。
このように、貫通孔3の外部で配線基板2の上面2a側に位置する基材部11と、配線基板2の貫通孔3内に配置(挿入)されている凸部12と、配線基板2の上面2aに接触して基材部11の主面11aと配線基板2の上面2aとの間を離間させる(すなわち基材部11の主面11aと配線基板2の上面2aとの間に隙間18を形成する)ための支持部13とが一体的に形成されて、放熱板4を構成している。
凸部12の主面12aが、チップ搭載面(半導体チップ5を搭載する面)であり、放熱板4のチップ搭載面(すなわち凸部12の主面12a)は、配線基板2の下面2bと略同一平面上にある。これは、支持面13の支持面13aと凸部12の主面12aとの高低差(高さの差)を、配線基板2の厚み(すなわち配線基板2の上面2aと下面2bとの高低差)とほぼ同じにすることで実現できる。
放熱板4は、チップ搭載用の導体部(金属部)と、放熱用の導体部(金属部)とを兼ねたものである。配線基板2の貫通孔3内に凸部12が配置されるように配線基板2の上面2a側に放熱板4を配置し、この放熱板4の凸部12上に半導体チップ5を配置することで、半導体装置1の使用時に半導体チップ5で生じた熱を放熱板4に伝導させ、放熱板4の露出部(基材部11の裏面11b)から半導体装置1の外部に放熱することができる。
放熱板4は、半導体チップ5で生じた熱を放熱するための部材であるため、熱伝導性が高いことが好ましく、少なくとも配線基板2および封止部7,8の熱伝導性(熱伝導率)よりも放熱板4の熱伝導性(熱伝導率)が高いことが必要である。導電性材料(特に金属材料)は熱伝導性も高いため、放熱板4は、導電性材料からなることが好ましく、金属材料で形成されていればより好ましい。放熱板4に、銅(Cu)または銅(Cu)合金のような銅(Cu)を主成分とする金属材料を用いれば、放熱板4の高い熱伝導性を得られ、加工(放熱板4の形成)もしやすいので、更に好ましい。
配線基板2の貫通孔3と、貫通孔内3に位置する凸部12とは、配線基板2の上面2aに平行な断面形状がほぼ同じであり、凸部12の側面12bは、一部が配線基板2の貫通孔3の内壁(側壁、側面)と直接的に接触(密着)している。しかしながら、チップ搭載部12の側面12bの全面が配線基板2の貫通孔3の内壁に直接的に接触(密着)している訳ではない。
すなわち、配線基板2の貫通孔3の内壁と凸部12の側面12bとの間における少なくとも一箇所(好ましくは複数個所)に、貫通孔3の内壁と凸部12の側面12bとが離間しかつ配線基板2の上面2a側から下面2b側まで繋がる(連通する、貫通する)隙間部15がある。そして、この隙間部15は、封止部7,8と一体的に形成された樹脂材料で充填されている(満たされている)。
凸部12および貫通孔3の平面形状は、種々の形状とすることができるが、矩形状(略矩形)であればより好ましい。図1〜図17には、凸部12および貫通孔3の平面形状を矩形状とした場合が示されている。但し、上記隙間部15を形成可能とするために、凸部12の平面形状と貫通孔3の平面形状とを完全に一致させるのではなく、凸部12の平面形状に比べて貫通孔3の平面形状を局所的に大きくするか、あるいは、貫通孔3の平面形状に比べて凸部12の平面形状を局所的に小さくする。
例えば、図11および図12に示されるように、配線基板2における貫通孔3の平面形状を、四隅が略直角の矩形としておき、一方、図14に示されるように、凸部12の平面形状は、矩形状であるが、四隅が完全に直角の矩形ではなく矩形の四隅において角を落した形状とする。あるいは、配線基板2における貫通孔3の平面形状を、矩形状であるが、四隅が完全に直角の矩形ではなく矩形の四隅において角を局所的に広げた形状にしておき、一方、凸部12の平面形状は四隅が略直角の矩形としてもよい。ここで、貫通孔3の平面形状は、配線基板2の上面2aまたは下面2bに平行な平面での形状であり、凸部12の平面形状は、基材部11の主面11aまたは凸部12の主面12aに平行な平面での形状に対応する。また、図14の構成例をより具体的に説明すると、図14の符号17で示した四隅(凸部12の平面形状を構成する矩形の四隅)において、平面形状(凸部12の主面に平行な平面での形状)が例えば円の約1/4(四半円)で、かつ凸部12の側面12bに沿って凸部12の主面12aから基材部11の主面11aまで延在する溝を形成している。
このようにすることで、放熱板4の凸部12が配線基板2の貫通孔3内に配置(挿入)されると、矩形(凸部12および貫通孔3の平面形状を構成する矩形)の四隅近傍以外では凸部12の側面12bと配線基板2の貫通孔3の内壁とが近接するが、それに比べて、矩形の四隅近傍では、凸部12の側面12bと配線基板2の貫通孔3の内壁との間が離間し、矩形の四隅近傍に隙間部15が生じる。
この隙間部15は、後述のステップS5,S6で放熱板4の凸部12を貫通孔3内に配置(挿入)して固定した(かしめた)段階で、凸部12の側面12bと貫通孔3の内壁との間に形成される。そして、封止部7,8を形成する前は、この隙間部15は空洞であり、隙間部15に樹脂材料MRは充填されていない状態となっており、封止部7,8を形成する際に、隙間部15は樹脂材料MRの流路なるとともに、樹脂材料MRが充填される。
すなわち、詳細は後述するが、封止部7,8を形成する際に(後述のステップS8のモールド工程に対応)、封止部7,8形成用の樹脂材料MRを配線基板2の上面2a側に供給し、この樹脂材料MRを上記隙間8とこの隙間部15とを通じて配線基板2の下面2b側にも供給し、それによって配線基板2の上面2aおよび下面2bに封止部7および封止部8を形成している。このため、各隙間部15は、封止部7,8形成時に封止部7,8形成用の樹脂材料MRが流れることができる程度の寸法とされ、配線基板2の上面2a側から下面2b側まで連続的に延在して繋がっている(貫通している)。従って、各隙間部15は、配線基板2の上面2a側では、基材部11の主面11aと配線基板2の上面2aとの間の上記隙間18と繋がり、配線基板2の下面2b側では、封止部8と繋がっている。そして、封止部7と封止部8とは、同じ樹脂材料MRにより形成されており、これと同じ樹脂材料MRが、隙間18および隙間部15内を充填している(満たしている)。すなわち、封止部7と封止部8とは、隙間部15内を満たす樹脂材料MRを介して一体的に繋がった状態となっている。
また、放熱板4の凸部12の主面12aには、溝(凹部、窪み部)16が形成されている。この溝16は、凸部12の主面12aの周辺部(外周部)に形成されており、半導体チップ5は、凸部12の主面12aにおいて、溝16が形成されている領域よりも中央側に搭載されている。すなわち、凸部12の主面12aにおいて、溝16は、半導体チップ5が搭載されている領域よりも外周側に形成されている。凸部12の主面12aにおいて、溝16は、主面12aの各辺に沿って形成されていることが好ましく、図14に示されるように、主面12aが矩形状である場合には、四隅近傍を除いて主面12aの四辺に沿って形成されていることが好ましい。
溝16は、半導体装置1の製造時に、放熱板4(の凸部12)と配線基板2とをかしめて、固定するために用いたものである。すなわち、半導体装置1の製造時に配線基板2の貫通孔3内に放熱板4の凸部12を挿入した後、後述の治具46などで凸部12の主面12aの溝16を押し広げることで、放熱板4(の凸部12)と配線基板2とを、かしめて、固定している。凸部12の主面12aの溝16を押し広げると、溝16が押し広げられた体積分だけ、水平方向に凸部12の一部が広がり、凸部12の側面12bの一部を配線基板2の貫通孔3の内壁に接触(密着)させることができる。その反作用により、配線基板2の貫通孔3の内壁が凸部12の側面12bの一部に密着して押すような力を作用させ、それによって、放熱板4(の凸部12)と配線基板2とを、かしめることができ、放熱板4を配線基板2に固定することができる。これにより、封止部7,8を形成するまで、放熱板4を配線基板2に固定することができ、半導体装置1の製造が容易になる。
半導体チップ5は、その厚さと交差する平面形状が矩形(四角形)であり、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)の主面に種々の半導体素子または半導体集積回路などを形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ5に分離したものである。半導体チップ5は、互いに反対側に位置する2つの主面である表面(半導体素子形成側の主面、上面)5aおよび裏面(表面とは反対側の主面、下面)5bを有しており、半導体チップ5の表面5aには、複数の電極パッド(電極、ボンディングパッド、パッド電極)PDが形成されている。各電極パッドPDは、半導体チップ5内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続されている。
半導体チップ5は、放熱板4の凸部12にフェイスアップボンディングされており、半導体チップ5の裏面5bが放熱板4の凸部12の主面12aに接合材(接着材、ダイボンディング材)14を介して接着されて固定されている。配線基板2の貫通孔3および放熱板4の凸部12の平面寸法は、それぞれ半導体チップ5の平面寸法よりも大きく、放熱板4の凸部12上に搭載された半導体チップ5は、配線基板2の貫通孔3および放熱板4の凸部12に平面的に内包されるように配置されている。接着材14としては、熱伝導性が高い接着材を用いることが好ましく、例えば半田や導電性のペースト材(導電性のペースト材として好ましいのは銀ペースト)などを用いることができる。
配線基板2は、絶縁性の基材層(絶縁基板、コア材)と、基材層の上面および下面に形成された導体層(導体パターン、導体膜パターン、配線層)とを有している。配線基板2として、1つの絶縁層(基材層)の上面および下面に導体層が形成された基板を用いても、あるいは複数の絶縁層(基材層)と複数の導体層(配線層)とが多層に亘って交互に形成(積層)されて一体化された多層配線基板(多層基板)を用いてもよいが、配線の引き回しを考慮すると、多層配線基板の方が好ましい。図1〜図4では、配線基板2の内部(基材層の層間)の配線層については、図示を省略している。配線基板2の基材層として、例えば、樹脂材料(例えばガラスエポキシ樹脂)などを用いることができる。
本実施の形態の半導体装置1では、配線基板2の下面2b側(凸部12上)に半導体チップ5を配置し、かつ配線基板2の下面2b側に外部端子(ここでは半田ボール9)を配置している。このため、配線基板2の上面2a側には、端子(ボンディングリード、バンプランド)や配線を構成する導体層がなくともよい。一方、配線基板2の下面2bには、ボンディングワイヤBWを接続するための複数のボンディングリード(電極パッド、接続端子、電極、ボンディングパッド、パッド電極)BLと、バンプ電極である半田ボール9を接続するための複数のバンプランド(電極パッド、導電性ランド、電極、ランド電極、パッド、端子)LAが形成されている。複数のボンディングリードBLおよび複数のバンプランドLAは、導体層の一部から成り、本実施の形態では、例えばめっき法で形成された銅薄膜などの導電性材料により形成することができる。
図12に示されるように、複数のボンディングリードBLは、配線基板2の下面2bにおいて、貫通孔3の周囲に配置(形成)されており、複数のバンプランドLAは、配線基板2の下面2bにおいて、複数のボンディングリードBLが配置されている領域の更に周囲に配置(形成)されている。
配線基板2において、複数のボンディングリードBLと複数のバンプランドLAとは、配線基板2の配線を介してそれぞれ電気的に接続されている。ここで、各ボンディングリードBLと各バンプランドLAとを電気的に接続する配線には、配線基板2の下面2bの配線層、配線基板2の上面2aの配線層、配線基板2の内部の配線層、配線基板2の異なる配線層間を接続するビア配線などが必要に応じて使用される。また、これらの配線も、ボンディングリードBLおよびバンプランドLAと同様に、配線基板2の導体層の一部から成る。また、図示しないが、必要に応じて、ソルダレジスト層(絶縁層、絶縁膜)を配線基板2の上面2aおよび下面2b上に形成することもでき、この場合、配線基板2の下面2bにおいて、ボンディングリードBLおよびバンプランドLAはソルダレジスト層(の開口部)から露出され、配線基板2の下面2bの配線(ボンディングリードBLおよびバンプランドLA間を結線する配線)はソルダレジスト層で覆われる。配線基板2(31)の上面2a(31a)にソルダレジスト層(絶縁層、絶縁膜)を形成した場合には、そのソルダレジスト層(絶縁層、絶縁膜)の表面を配線基板2(31)の上面2a(31a)とみなすこともでき、放熱板4の支持部13の支持面13aは、そのソルダレジスト層(絶縁層、絶縁膜)の表面に接触することになる。配線基板2(31)の下面2b(31b)にソルダレジスト層(絶縁層、絶縁膜)を形成した場合には、そのソルダレジスト層(絶縁層、絶縁膜)の表面を配線基板2(31)の下面2b(31b)とみなすこともできる。
従って、半導体チップ5の複数の電極パッドPDは、複数のボンディングワイヤBWを介して配線基板2の下面2bの複数のボンディングリードBLに電気的に接続され、更に配線基板2の配線などを介して配線基板2の下面2bの複数のバンプランドLA(および複数のバンプランドLAに接続された複数の半田ボール9)に電気的に接続されている。各ボンディングワイヤ(導電性ワイヤ、導電性接続部材)BWは、半導体チップ5の各電極パッドPDと配線基板2の各ボンディングリードBLとを電気的に接続するための導電性接続部材として機能し、好ましくは導電性のワイヤ(接続部材)からなり、例えば金線などの金属細線からなる。
複数のバンプランドLAは、配線基板2の下面2bにおいて、封止部8が配置されていない領域にアレイ状に配置されており、各バンプランドLAに半田ボール(ボール電極、半田バンプ、バンプ電極、突起電極)9が接続されている。このため、配線基板2の下面2bにおいて、封止部8が配置されていない領域に、外部端子として複数の半田ボール9がアレイ状に配置されている。
半田ボール9が配置された配線基板2の下面2bが、半導体装置1の下面となり、これが半導体装置1の実装面(実装基板に実装する側の主面)となる。従って、本実施の形態の半導体装置1は、BGA(Ball Grid Array package)形態の半導体装置である。半田ボール9は、半田材料からなり、半導体装置の1のバンプ電極(突起電極、半田バンプ)として機能し、半導体装置1の外部端子(外部接続用端子)として機能することができる。このため、配線基板2の複数のバンプランドLA上に複数の外部端子(ここでは半田ボール9)がそれぞれ形成されていると言うことができる。
封止部(封止樹脂部、樹脂封止部、封止樹脂、封止体)7,8は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部7,8を形成することもできる。
封止部7は、配線基板2の上面2a側に形成され、封止部8は、配線基板2の下面2b側に形成されているが、封止部8の主面(配線基板2の下面2bから遠い側の主面)8aは、半田ボール9の下端(バンプランドLAに接続している側と反対側の端部、すなわち半田ボール9の先端)の位置よりも配線基板2の下面2b側に位置している。すなわち、半導体装置1を平坦面上に配置したときには、その平坦面には半田ボール9の下端が接し、封止部8(の主面8a)は接しない。これにより、半導体装置1を実装基板に実装する際に、封止部8が邪魔になるのを防止することができる。
封止部8は、配線基板2の下面2bおよび放熱板4の凸部12の主面12a上に、半導体チップ5および複数のボンディングワイヤBWを覆うように形成されており、封止部8により、半導体チップ5および複数のボンディングワイヤBWが封止され、保護される。配線基板2の下面2bにおいて、複数のボンディングリードBLは封止部8で覆われているが、複数のバンプランドLAおよびそれらに接続された複数の半田ボール9は封止部8で覆われていない。すなわち、配線基板2の下面2bで複数の半田ボール9が露出されおり、これらが半導体装置1の外部端子として機能する。
封止部7は、放熱板4の一部を封止し、配線基板2の上面2a上に、放熱板4の基材部11の側面を覆うように形成されているが、放熱板4の基材部11の裏面11bは封止部7(の上面7a)から露出されている。封止部7の上面7aと、この封止部7の上面7aから露出する放熱板4の基材部11の裏面11bとは、それぞれほぼ平坦な面とすることができるが、封止部7の上面7aから露出する放熱板4の基材部11の裏面11bは、封止部7の上面7aとほぼ同一平面上にあるか、封止部7の上面7aからやや突出していることが好ましい。また、封止部7の一部が、上記隙間18内に形成されている。
上述のように、封止部7と封止部8とは、放熱板4の凸部12の側面12bと貫通孔3の内壁との間に設けられた上記隙間部15を満たす樹脂材料MRを介して一体的に繋がった状態となっている。このため、封止部7(封止部7は上記隙間18内の樹脂材料MRも含む)と封止部8と上記隙間部15内の樹脂とは、一体的に形成されており、互いに同じ樹脂材料MRによって形成されている。
このように、本実施の形態の半導体装置1は、半導体チップ5が、配線基板2の貫通孔3内に配置された放熱板4の凸部12上に搭載された半導体装置(半導体パッケージ)である。配線基板2の下面2bには、外部端子として半田ボール9が接合されるとともに、放熱板4(の基材部11)が配線基板2の上面2aの封止部7から露出されている。半導体チップ5の発熱は、接合材14を介して放熱板4(の凸部12)に伝導され、放熱板4のうち、半導体装置1の上面(配線基板2の上面2a)側で露出された部分(放熱板4の基材部11の裏面11b)から、半導体装置1の外部に放熱させることができる。このため、本実施の形態では、半導体装置の放熱性(放熱特性)を向上させることができ、本実施の形態の半導体装置1は、高放熱型の半導体装置(半導体パッケージ)である。また、放熱板4による放熱効果よりは少ないが、半田ボール9も半導体装置1の外部への放熱に寄与することができる。
また、封止部7,8が配線基板2と放熱板4とにそれぞれ密着(接着)することで、配線基板2と放熱板4と封止部7,8とが結合し、更に、上記隙間部15と隙間18にも封止部7,8と一体的な樹脂が充填されることで、配線基板2と放熱板4と封止部7,8との結合が強化される。
<半導体装置の実装について>
半導体装置1の実装について説明する。
図18は、本実施の形態の半導体装置1の実装例を示す断面図(側面断面図)であり、半導体装置1を実装基板(配線基板)21に実装した状態が示されている。
図18に示される実装基板21は、半導体装置1を実装するための配線基板(実装基板)であり、半導体装置1を実装する実装面である上面に、半導体装置1の複数の半田ボール9をそれぞれ接続するための複数の基板側端子(端子、電極、パッド電極、導電性ランド)22を有している。なお、図18では、実装基板21の断面構造を簡略化して示しているが、実装基板21は、好ましくは、複数の絶縁体層(誘電体層、絶縁性の基材層)と複数の配線層(導体層、導体パターン層)とを積層して一体化した多層配線基板である。基板側端子22は、半導体装置1の外部端子である半田ボール9(バンプ電極)を接続するための端子であり、実装基板21の上面上に半導体装置1を搭載した際に、半田ボール9に対向する位置に基板側端子22が配置されている。
半導体装置1を実装基板21に実装するには、実装基板21の複数の基板側端子22上に半田ペースト(この半田ペーストは半田リフローで半田ボール9と一体化する)を印刷法などで供給してから、半導体装置1の半田ボール9と実装基板21の基板側端子22の位置が整合するように実装基板21上に半導体装置1を搭載(配置)し、その後、半田リフロー処理を行う。
これにより、図18に示されるように、半導体装置1が実装基板21に実装(半田実装)され、半導体装置1が実装基板21に固定されるとともに、半導体装置1の外部端子としての複数の半田ボール9が、実装基板21の複数の基板側端子22にそれぞれ電気的に接続される。
図18の実装例の場合には、半導体チップ5の発熱は、放熱板4(の上記凸部12)に伝導し、放熱板4のうち、半導体装置1の上面側で露出した部分(放熱板4の上記基材部11の裏面11b)から、半導体装置1の外部(ここでは大気中)に放熱される。また、放熱板4による放熱効果よりは少ないが、半田ボール9から実装基板21側への放熱もあり得る。
図19は、本実施の形態の半導体装置1の他の実装例を示す断面図(側面断面図)であり、半導体装置1を実装基板(配線基板)21に実装した状態が示されている。
図19の実装例は、図18の実装例と以下の点が相違している。
すなわち、半導体装置1が実装基板21に実装されて、半導体装置1の各半田ボール9が実装基板21の各基板側端子22に接続されているのは、上記図18の場合と同じであるが、図19の場合には、実装基板21に実装された半導体装置1は、筐体24で覆われている(筐体24内に収容されている)。そして、半導体装置1の上面側で露出している放熱板4(の上記基材部11の裏面11b)が、導電性シート(接着材)23を介して筐体24に接続されている。この筐体24は、放熱型の筐体であり、導電性を有しており、好ましくは金属材料により形成されている。筐体24の一部(リード部)は、実装基板21の基板側端子22aに半田25aなどを介して接続されて固定されている。
図19の実装例の場合には、半導体チップ5の発熱は、放熱板4(の上記凸部12)に伝導し、放熱板4から導電性シート23を介して筐体24に放熱(伝導)される。放熱板4から筐体24に伝導(放熱)された熱は、筐体24から空気中に放熱される経路と、筐体24から半田25aを介して実装基板21に放熱される経路とで、放熱される。半導体装置1の放熱板4を筐体24に接続したことで、半導体装置1の放熱特性を更に向上させることができる。
図20は、本実施の形態の半導体装置1の更に他の実装例を示す断面図(側面断面図)であり、半導体装置1を実装基板(配線基板)21に実装した状態が示されている。
図20の実装例は、図18の実装例と以下の点が相違している。
すなわち、半導体装置1が実装基板21に実装されて、半導体装置1の各半田ボール9が実装基板21の各基板側端子22に接続されているのは、上記図18の場合と同じであるが、図20の場合には、実装基板21上に、半導体装置1以外の部品、例えばチップ部品26や半導体装置(半導体パッケージ)27も実装されている。チップ部品26は、チップコンデンサやチップインダクタなどの受動部品などからなり、チップ部品26の電極が、半田25bなどを介して、実装基板21の基板側端子22bに電気的に接続されて固定されている。また、半導体装置(半導体パッケージ)27のアウタリード部28が、半田25cなどを介して、実装基板21の基板側端子22cに電気的に接続されて固定されている。実装基板21に実装する部品の種類と数は、必要に応じて種々選択することができる。
図21は、本実施の形態の半導体装置1の更に他の実装例を示す断面図(側面断面図)であり、半導体装置1を実装基板(配線基板)21に実装した状態が示されている。
図21の実装例は、図20の実装例と以下の点が相違している。
すなわち、半導体装置1、チップ部品26および半導体装置27が実装基板21に実装されているのは、上記図20の場合と同じであるが、図21の場合には、実装基板21に実装された半導体装置1、チップ部品26および半導体装置27は、筐体24で覆われている(筐体24内に収容されている)。そして、半導体装置1の上面側で露出している放熱板4(の上記基材部11の裏面11b)が、導電性シート23を介して筐体24に接続されている。この筐体24は、放熱型の筐体であり、導電性を有しており、好ましくは金属材料により形成されている。筐体24の一部(リード部)は、実装基板21の基板側端子22aに半田25aなどを介して接続されて固定されている。
図21の実装例の場合には、半導体チップ5の発熱は、放熱板4(の上記凸部12)に伝導し、放熱板4から導電性シート23を介して筐体24に放熱(伝導)される。放熱板4から筐体24に伝導(放熱)された熱は、筐体24から空気中に放熱される経路と、筐体24から半田25aを介して実装基板21に放熱される経路とで、放熱される。半導体装置1の放熱板4を筐体24に接続したことで、半導体装置1の放熱特性を更に向上させることができる。
<半導体装置の製造工程>
次に、本実施の形態の半導体装置1の製造方法を、図面を参照して説明する。図22は、本実施の形態の半導体装置1の製造工程を示す工程フロー図である。図23〜図46は、本実施の形態の半導体装置1の製造工程中の平面図または断面図である。
なお、本実施の形態では、複数の配線基板2が一列にまたはアレイ状に繋がって形成された多数個取りの配線基板(配線基板母体)31を用いて個々の半導体装置1を製造する場合について説明する。
まず、図23〜図26に示されるように、配線基板31を準備する(図22のステップS1)。図23は、配線基板31の上面図、図24および図25は、配線基板31の下面図である。図23には、配線基板31の上面31a全体が示され、図24には、配線基板31の下面31b全体が示され、図25には、図24の一部(すなわち配線基板31の下面31bのうちの3つの半導体装置領域32)を拡大して示してある。また、図26は、配線基板31の断面図(要部断面図)であり、図25のC1−C1線の断面が示されている。なお、図25のC1−C1線の位置は、上記図5〜図10のA1−A1線の位置に対応している。このため、図26は上記図1と同じ断面が示されていることになる。
配線基板31は、上記配線基板2の母体であり、配線基板31を後述する切断工程で切断し、各半導体装置領域(基板領域、単位基板領域)32に分離したものが上記半導体装置1の配線基板2に対応する。配線基板31は、そこから1つの半導体装置1が形成される領域である半導体装置領域32が一列にまたはマトリクス状に複数配列した構成を有している。このため、配線基板31における各半導体装置領域32の構成は、上記配線基板2と同様である。従って、配線基板31の各半導体装置領域32の上面(主面)31aと下面(裏面)31bを拡大すると、上記図11および図12とそれぞれ同じになる。
このため、配線基板31は、一方の主面である上面(主面)31aと、上面31aとは反対側の主面である下面(裏面)31bとを有しており、配線基板31の上面31aが、後で配線基板2の上面2aとなり、配線基板31の下面31bが、後で配線基板2の下面2bとなる。そして、配線基板31の各半導体装置領域32には、配線基板31の上面31aから下面31bに到達する上記貫通孔3が形成され、配線基板31の下面31bの各半導体装置領域32には、上記複数のボンディングリードBLおよび複数のバンプランドLAが形成されている。
配線基板31の下面31bの各半導体装置領域32において、上記複数のボンディングリードBLは貫通孔3の周囲に形成されており、複数のバンプランドLAは、配線基板31の下面31bの各半導体装置領域32において、複数のボンディングリードBLが配列されている領域の更に周囲に形成されている。配線基板31の下面31bの各半導体装置領域32における複数のボンディングリードBLと複数のバンプランドLAとは、配線基板31の各半導体装置領域32の配線を介してそれぞれ電気的に接続されている。
なお、図23〜図25では、各半導体装置領域32をそれぞれ点線で囲んで示してある。また、図23および図24(配線基板31の全体平面図)では、5行×2列に合計10の半導体装置領域32が配列して配線基板31が構成された例が示されているが、これに限定されず、半導体装置領域32が配列する行数および列数は、必要に応じて種々変更可能である。
また、図27および図28に示されるように、放熱板4用のフレーム41を準備する(図22のステップS2)。図27には、フレーム41の平面図が示されているが、放熱板4の凸部12が形成されている側が示されている。図28は、図27のD1−D1線の断面図に対応する。なお、図27は、平面図であるが、フレーム41の形状が分かりやすいように、フレーム41にハッチングを付してある。また、図27のD1−D1線の位置は、上記図5〜図10のA1−A1線の位置および上記図13のB1−B1線の位置に対応しているため、図28は上記図16と同じ断面が示されているが、図28と上記図16とでは、上下が逆になっている。
フレーム41は、複数の放熱板4がフレーム枠(枠部)42に一体的に連結された構造を有している。すなわち、同方向に延在する2本のフレーム枠42の間に、複数の放熱板4が所定の間隔で配置され、各放熱板4の基材部11の四隅近傍が連結部43を介してフレーム枠42と連結されている。フレーム41は、例えば、銅板などを金型で加工することなどにより形成することができる。また、フレーム41において、隣り合う放熱板4の間に、フレーム枠42同士を連結する連結部44が、フレーム41の補強のために設けられている。不要であれば、連結部43は省略することもできる。フレーム41においては、放熱板4、フレーム枠42、連結部43および連結部44は、同じ材料により一体的に形成されている。
上述したように、各放熱板4は、主面11aと主面11aとは反対側の裏面11bとを有する基材部と、基材部11の主面11aにおける中央部に位置しかつ基材部11aから突出する凸部12と、基材部11の主面11aに形成されかつ凸部12よりも低い支持部13とを一体的に有しており、凸部12の主面12aには溝(凹部、窪み部)16が形成されている。
次に、ダイボンディング工程を行って、フレーム41の各放熱板4の凸部12の主面12a上に、半導体チップ5を接合材14を介して搭載して接合する(図22のステップS3)。ステップS3の半導体チップ5の接合工程(すなわちダイボンディング工程)は、次のようにして行うことができる。
すなわち、図29(上記図27と同じ領域の平面図)および図30(上記図28に対応する断面図)に示されるように、フレーム41の各放熱板4の凸部12の主面12aが上方を向くように、フレーム41の下面側を上方に向けた状態にしてから、フレーム41の各放熱板4の凸部12の主面12a上に、半田14aを塗布(配置)する。それから、必要に応じてフレーム41の各放熱板4の凸部12の主面12a上の半田14aを攪拌してから、図31(上記図27および図29と同じ領域の平面図)および図32(上記図28および図30に対応する断面図)に示されるように、フレーム41の各放熱板4の凸部12の主面12a上に半導体チップ5を半田14aを介して搭載(配置)する。これらの工程、すなわち、フレーム41の各放熱板4の凸部12への半田14aの塗布工程、半田14aの攪拌工程および放熱板4の凸部12への半導体チップ5の搭載工程は、放熱板4を含むフレーム41全体を加熱しながら行い、放熱板4の凸部12への半導体チップ5の搭載工程後にフレーム41を室温程度まで冷却する。これにより、半導体チップ5の搭載時には溶融状態であった半田14aが固化し、固化した半田14aによって、半導体チップ5が放熱板4の凸部12(の主面12a)に接合されて固定される。この固化した半田14aが、上記接合材14となる。
半田14aは、高融点半田を用いることが好ましく、少なくとも、後でバンプランドLA上に形成する外部端子(ここでは半田ボール9)に用いる半田の融点よりも高い融点を有する半田を、半田14aとして用いることが好ましい。これにより、後述するステップS9の半田ボール9接続工程や、完成した半導体装置1の実装工程(上記実装基板21に半導体装置1を実装する工程)で、半田ボール9を溶融させても、半導体チップ5と放熱板4の凸部12とを接合する半田14a(すなわち半田14aからなる接合材14)が溶融するのを防止できる。これにより、半導体チップ5と放熱板4の凸部12との接合信頼性を向上させることができ、半導体チップ5から放熱板4への熱伝導性を向上して、半導体装置1の放熱性を向上させることができる。
また、ステップS3の半導体チップ5の接合工程では、各放熱板4の凸部12の主面12aにおいて、溝16が形成されている領域よりも中央側に半導体チップ5が搭載される。そして、各放熱板4の凸部12の主面12aに設けられている溝16には、半田14a(接合材14)が付着しないようにする。なお、溝16と半導体チップ5との間に、更に溝を設けることで、より確実に、各放熱板4の凸部12の主面12aの溝16が接合材14で埋まるのを防止することができる。
次に、半導体チップ5が搭載されている各放熱板4を、フレーム41のフレーム枠42から切断して分離する(図22のステップS4)。すなわち、放熱板4とフレーム枠42との連結部43を切断することで、半導体チップ5が搭載されている各放熱板4を、フレーム41のフレーム枠42から分離する。図33(平面図)および図34(上記図28、図30および図32に対応する断面図)に示されるように、半導体チップ5が搭載されている放熱板4が個片化される。
また、本実施の形態では、ステップS3において、フレーム41に複数の放熱板4が連結された状態で、それら複数の放熱板4にの複数の半導体チップ5をそれぞれに接合してから、ステップS4で、半導体チップ5が搭載されている各放熱板4を個片化する場合について説明したが、他の形態として、ステップS3とステップS4との順番を入れ換えることもできる。ステップS3とステップS4との順番を入れ換える場合には、ステップS3のダイボンディング工程を行う前に、ステップS4を行って放熱板4をフレーム枠42から分離して個片化してから、個片化された各放熱板4の凸部12の主面12a上に、ステップS3として半導体チップ5を接合材14を介して接合すればよい。この場合のステップS3のダイボンディング工程の具体的な手法は、放熱板4が既に個片化されている以外は、上述した手法とほぼ同様に行うことができる。
次に、図35〜図37に示されるように、半導体チップ5が搭載されている放熱板4の凸部12を、配線基板31の各半導体装置領域32の貫通孔3内に配置(挿入)する(図22のステップS5)。それから、各放熱板4(の凸部12)を配線基板31(の各貫通孔3)にかしめることにより、各放熱板4を配線基板31に固定する(図22のステップS6)。図35〜図37は、ステップS5,S6が行われた段階を示す平面図(図35および図36)または断面図(図37)である。図35および図36には、上記図25と同じ領域(すなわち3つの半導体装置領域32)が示されているが、図35には、配線基板31の下面31b側が示され、図36には、配線基板31の上面31a側が示されている。また、図37には、上記図26に対応する断面図(すなわち図35および図36のC1−C1線の断面図)が示されている。なお、ステップS5,S6を行うと、上記C1−C1線の位置と上記D1−D1線の位置とは一致するものとなる。
すなわち、ステップS5の放熱板4の配置工程では、放熱板4の基材部11の主面11aが配線基板31の上面31aに対向し、放熱板4の凸部12が配線基板31の貫通孔3内に位置し、放熱板4の支持部13(の支持面13a)が配線基板31の上面31aに接触するように、配線基板31の上面31a側に放熱板4を配置する。これにより、配線基板31の各貫通孔3に放熱板4の凸部12が挿入(配置)された状態となり、貫通孔3内に配置された凸部12の側面12bが貫通孔3の内壁に対向するが、この段階では、放熱板4は配線基板31にまだ固定されていない。そして、ステップS6では、放熱板4の凸部12の主面12aに設けられている溝16を押し広げる(例えば後述の治具46のような治具により溝16を押し広げる)ことにより、凸部12の側面12bの一部を貫通孔3の内壁と直接的に接触させることで、各放熱板4(の凸部12)を配線基板31(の各貫通孔3)にかしめて固定する。
このステップS5,S6を行う前に、上記ステップS1で配線基板31を準備しておく必要がある。このため、上記ステップS1の配線基板31の準備工程は、ステップS2の前、ステップS2と同時、ステップS2の後でステップS3の前、ステップS3と同時、ステップS3の後でステップS4の前、ステップS4と同時、あるいはステップS4の後でステップS5の前に行うこともできる。
ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程については、後でより詳細に説明する。
次に、図38および図39に示されるように、ワイヤボンディング工程を行って、半導体チップ5の各電極パッドPDと、これに対応する配線基板31に形成されたボンディングリードBLとを、導電性接続部材であるボンディングワイヤBWを介して電気的に接続する(図22のステップS7)。図38および図39は、それぞれステップS7のワイヤボンディング工程が行われた段階を示す平面図(図38)および断面図(図39)である。図38には、上記図25および図35と同じ領域(すなわち3つの半導体装置領域32)が示されており、配線基板31の下面31b側が示されている。また、図39には、上記図37に対応する断面図(すなわち上記C1−C1線に対応する位置での断面図)が示されている。
すなわち、ステップS7のワイヤボンディング工程では、配線基板31の下面31bが上方を向いた状態で、配線基板31の下面31bの各半導体装置領域32の複数のボンディングリードBLと、その半導体装置領域32の貫通孔3内に配置された放熱板4の凸部12上に接合(搭載)された半導体チップ5の複数の電極パッドPDとを、複数のボンディングワイヤ(導電性接続部材)BWを介してそれぞれ電気的に接続する。
本実施の形態とは異なり、ステップS6(放熱板4のかしめによる固定工程)を省略した場合には、ステップS7のワイヤボンディング工程や後述のステップS8のモールド工程で、放熱板4が配線基板31から外れてしまう虞がある。それに対して、本実施の形態では、ステップS6で放熱板4を配線基板31にかしめて固定することで、その後に行うステップS7のワイヤボンディング工程などで(すなわち後述のステップS8のモールド工程で封止部7c,8が形成されるまでに)、放熱板4が配線基板31から外れてしまうのを防止することができる。
ステップS7のワイヤボンディング工程の後、図40〜図42に示されるように、モールド工程(例えばトランスファモールド工程)による樹脂封止を行って封止部7c,8を形成する(図22のステップS8)。封止部8により、配線基板31の下面31b側において、各半導体装置領域32の半導体チップ5および複数のボンディングワイヤBWが封止(樹脂封止)される。このため、ステップS8のモールド工程は、各半導体装置領域32の半導体チップ5および複数のボンディングワイヤ(導電性接続部材)BWを樹脂封止する工程とみなすこともできる。
図40〜図42は、ステップS8のモールド工程によって封止部7c,8が形成された段階を示す平面図(図40および図41)または断面図(図42)である。図40および図41には、上記図36および図35と同じ領域(すなわち3つの半導体装置領域32)が示されているが、図40には、配線基板31の上面31a側(すなわち封止部7c側)が示され、図41には、配線基板31の下面31b側が示されている。また、図42には、上記図37および図39に対応する断面図(すなわち図40および図41のC1−C1線の断面図)が示されているが、上記図37および図39は、配線基板31の下面31b側が上方を向いた向きで示されていたのに対して、図42の断面図は、配線基板31の上面31a側が上方を向いた向きで示されている。
本実施の形態では、ステップS8のモールド工程において、配線基板31の上面31a側の封止部7cと下面31b側の封止部8とを一括して(一度に)形成している。封止部7cは、配線基板31の上面31aの複数の半導体装置領域32全体を覆うように形成される。一方、封止部8は、配線基板31の下面31bの複数の半導体装置領域32のそれぞれにおいて、半導体チップ5およびボンディングワイヤBWを覆うように形成され、個々の半導体装置領域32に対して形成された封止部8同士は、互いに分離されている。
また、本実施の形態では、ステップS8のモールド工程において、配線基板31の上面31a側(具体的には後述のキャビティCAV1)に供給した樹脂材料MRを、上記隙間部15を通じて配線基板31の下面31b側(具体的には後述のキャビティCAV2)にも供給し、この樹脂材料MRによって、配線基板31の上面31a側の封止部7cと配線基板31の下面31b側の封止部8とを形成している。このステップS8のモールド工程については、後でより詳細に説明する。
上記ステップS6で配線基板31に放熱板4の凸部12をかしめて固定した後、ステップS8のモールド工程を行うまでは、かしめによって配線基板31に放熱板4が固定される。これにより、封止部7c,8を形成する前に、放熱板4が配線基板31の貫通孔3から外れてしまうのを防止することができる。封止部7c,8を形成すると、放熱板4と配線基板31とは封止部7c,8で強固に結合されるので、封止部7c,8を形成した後は、負荷や荷重などがかかったとしても、放熱板4が配線基板31の貫通孔3から外れてしまうのを的確に防止することができる。
次に、図43に示されるように、配線基板31の下面31bの複数のバンプランドLAに複数の半田ボール9をそれぞれ接続(接合)する(図22のステップS9)。図43は、ステップS9の半田ボール9の接続工程を行った段階を示す断面図であり、上記図37、図39および図42に対応する断面図(すなわち上記C1−C1線に対応する位置での断面図)が示されている。但し、図43の断面図は、上記図42と同様、配線基板31の上面31a側が上方を向いた向きで示されている。
ステップS9の半田ボール9の接続工程においては、例えば、配線基板31の下面31bを上方に向け、配線基板31の下面31bの複数のバンプランドLA上に複数の半田ボール9を配置してフラックスなどで仮固定し、半田リフロー処理(リフロー処理、熱処理)を行って半田を溶融、再固化することで、半田ボール9と配線基板31の下面31bのバンプランドLAとを接合して電気的に接続することができる。その後、必要に応じて洗浄工程を行い、半田ボール9の表面に付着したフラックスなどを取り除くこともできる。このようにして、ステップS9おいて、半導体装置1の外部端子としての半田ボール9が配線基板31の下面31bのバンプランドLA上に形成される。従って、ステップS9の半田ボール9の接続工程は、配線基板31の下面31bの複数のバンプランドLA上に複数の外部端子をそれぞれ形成する工程(すなわち外部端子形成工程)とみなすこともできる。
配線基板31の下面31bに接合された半田ボール9は、バンプ電極(半田バンプ)とみなすことができる。なお、本実施の形態では、半導体装置1の外部端子として半田ボール9をバンプランドLAに接合する場合について説明したが、これに限定されるものではない。例えば、半田ボール9の代わりに印刷法などによりバンプランドLA上に半田を供給して、半導体装置1の外部端子としてのバンプ電極(半田バンプ)をバンプランドLA上に形成することもできる。また、半導体装置1の外部端子(ここでは半田ボール9)の材質には、鉛含有半田や鉛を含有しない鉛フリー半田のいずれを用いることもできるが、含有しない鉛フリー半田を用いればより好ましい。
次に、配線基板31とその上面31a上に形成された封止部7cとを各半導体装置領域32に切断(ダイシング)して分離(分割)する(図22のステップS10)。図44および図45は、ステップS10の切断工程を行う直前の状態を示す平面図(全体平面図)であり、それぞれ上記図23および図24と同じ領域、すなわち配線基板31全体が示されており、図44には、配線基板31の上面31a側が示され、図45には、配線基板31の下面31b側が示されている。また、図44および図45は、平面図であるが、図面を見やすくするために封止部7c,8にハッチングを付し、また、ステップS10で切断する際のダイシングラインDLを二点鎖線で示してある。
ステップS10の切断工程では、図44および図45に示されるダイシングライン(切断線、切断位置)DLに沿って、配線基板31を、その上面31a上の封止部7cとともに切断する。図44および図45と上記図23および図24とを比べると分かるように、上記半導体装置領域32の外周位置に沿って、ダイシングラインDLが延在している。すなわち、ステップS10の切断工程では、配線基板31とその上面31a上の封止部7cとが、各半導体装置領域32に分割されるのである。また、封止部8は、各半導体装置領域32の境界(すなわちダイシングラインDL)上には形成されていないので、ステップS10の切断工程では、封止部8は切断されない。
このように、ステップS10で切断・個片化を行うことで、図46に示されるような半導体装置1(すなわち上記図1〜図10に示される半導体装置1)を製造することができる。なお、図46は、上記図1と同じ断面図である。各半導体装置領域32に切断され分離(分割)された配線基板31が配線基板2に対応し、各半導体装置領域32に切断され分離(分割)された封止部7cが封止部7に対応する。また、配線基板31の上面31aが配線基板2の上面2aとなり、配線基板31の下面31bが配線基板2の下面2bとなる。
<配線基板への放熱板の固定について>
上記ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程について、より詳細に説明する。
ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の具体的な手法を、図47〜図55を参照して説明する。図47〜図55は、ステップS5,S6の放熱板4の配置工程および固定(かしめ)工程の説明図であり、図47、図48および図50、図51、図53および図55には、上記図37に対応する断面図(すなわち上記C1−C1線およびD1−D1線に対応する位置での断面図)が示されている。また、図49は、図48における円で囲まれた領域RG3,RG4の部分拡大図に対応し、図52は、図51における円で囲まれた領域RG3,RG4の部分拡大図に対応し、図54は、図53における円で囲まれた領域RG3,RG4の部分拡大図に対応する。
まず、配線基板31を構成する半導体装置領域32の数に対応する数の放熱板4を、凸部12の主面12aが上方を向くように並べて配置する。この際、複数の放熱板4が、配線基板31における複数の半導体装置領域32の配列に対応して配列するようにする。例えば、これら複数の放熱板4を、図47に示されるように、トレイまたはキャリア45などに配置する。そして、このトレイまたはキャリア45について、複数の放熱板4の各凸部12を配線基板31の各貫通孔3に一括して挿入できるように各放熱板4を位置決めして配置可能な構成しておけばよい。複数の放熱板4が配置されたトレイまたはキャリア45は、図示しないステージ(台、作業台)などの上に載置(配置)されている。なお、図47および図48などには、1つの半導体装置領域32に対応する領域が示されているが、実際には、上述のように、複数の放熱板4がトレイまたはキャリア45に配置されている。
それから、複数の放熱板4の上方に配線基板31を、配線基板31の上面31aが放熱板4の凸部12側を向くように配置してから、配線基板31を複数の放熱板4に近づくように(すなわち図47の矢印で示される方向に)移動(下降)させ、図48に示されるように、配線基板31に設けられた複数の半導体装置領域32の各貫通孔3に複数の放熱板4の各凸部12をそれぞれ挿入させる(差し込む)。
この際、図47に示されるように、複数の放熱板4を固定(例えばトレイまたはキャリア45に固定)した状態で、配線基板31を移動させて、配線基板31の各貫通孔3に各放熱板4の凸部12をそれぞれ挿入させることが、より好ましいが、他の形態として、配線基板31を固定した状態で放熱板4を移動させて、配線基板31の各貫通孔3に各放熱板4の凸部12をそれぞれ挿入させることもできる。すなわち、ステップS5では、配線基板31と複数の放熱板4との相対的な位置を移動させることで、配線基板31の各貫通孔3に各放熱板4の凸部12をそれぞれ挿入させる。いずれにしても、ステップS5では、半導体チップ5が搭載されている放熱板4の凸部12が、配線基板31の上面31a側(配線基板2の上面2aに対応する側)から、配線基板31の貫通孔3に挿入される。
放熱板4は、上述のように、基材部11と凸部12と支持部13とからなり、ステップS5では、この凸部12が配線基板31の貫通孔3内に配置(挿入、収容)されるとともに、基材部11は配線基板31の上面31a側に位置し、支持部13の支持面13aが配線基板31の上面31aに接した状態となる。
図47〜図49からも分かるように、配線基板31の貫通孔3の内壁は、配線基板31の上面31aおよび下面31bに対して略垂直であり、放熱板4の凸部12の側面12bは、放熱板3の凸部12の主面12a、基材部11の主面11aおよび支持部13の支持面13aに対して略垂直である。そして、放熱板4の凸部12の断面形状(放熱板4の基材部12の主面12aや支持部13の支持面13aに略平行な断面での形状)を、配線基板31における貫通孔3の断面形状(配線基板31の上面31aおよび下面31bに略平行な断面での形状)と比べて同程度か若干小さくするが、若干小さい方が好ましい。放熱板4の凸部12の断面形状を、配線基板31における貫通孔3の断面形状よりも若干小さくしておくことで、ステップS5において放熱板4の凸部12を配線基板31の貫通孔3に挿入しやすくなる。
このようにして上記ステップS5を行うことで、配線基板31の各貫通孔3に放熱板4の凸部12が挿入(配置)された状態となるが、この段階では、放熱板4は配線基板31にまだ固定されていない。そこで、ステップS6で、各放熱板4の凸部12の主面12aに設けられている溝16を押し広げることにより、各放熱板4(の凸部12)を配線基板31(の各貫通孔3)に、かしめて固定する。これは、治具(かしめ用治具)46のような治具により、放熱板4の凸部12の主面12aの溝16を押し広げることで実現できる。
具体的に説明すると、放熱板4の凸部12の主面12aの上方に配置されたかしめ用の冶具46を、図50の矢印で示される方向(すなわち放熱板4の凸部12の主面12aに略垂直でかつこの主面12aに近づく方向)に、溝16に向かって移動(降下)させることで、図51に示されるように、治具46の先端部47で溝16を叩く。換言すれば、治具46の先端部47が溝16に重なるように、治具46の先端部47を溝16に押し付ける(押し込む)。
この際、治具46の先端部47は、溝16の延在方向に垂直な断面(図50〜図52の断面図)で見ると、先細りのテーパ形状を有している。そして、治具46の先端部47における最先端は、溝16の幅(溝16の延在方向に垂直な方向の幅であって、凸部12の主面12a側の開口幅)W1とほぼ同じか若干小さい。なお、幅W1は図49に図示されている。しかしながら、治具46の先端部47がテーパ形状を有しているために、図51および図52に示されるように、治具46の先端部47の最先端が溝16の底部に到達したときには、放熱板4の凸部12の主面12aの位置では、治具46の先端部47は、溝16の幅W1よりも大きな寸法を有することになる。
このため、上述のように治具46の先端部47で溝16を叩く(治具46の先端部47を溝16に押し付ける)と、図52に示されるように、溝16が冶具46の先端部47で押し広げられる(すなわち上記幅W1が溝16の上部で広げられる)。そして、押し広げられた体積分だけ、水平方向(凸部12の主面12aに平行な方向)に凸部12の一部が広がり、放熱板4の凸部12の側面12bの一部(側面12bの上部)が、配線基板31の貫通孔3の内壁面に直接的に接触して密着する。この反作用により、配線基板31の貫通孔3の内壁が凸部12の側面12bの一部に密着して押すような力を作用させ、それによって、配線基板31の貫通孔3の内壁によって放熱板4の凸部12の側面12bが締め付けられる。これにより、放熱板4(の凸部12)と配線基板31とを、かしめることができ、放熱板4を配線基板31に固定することができる。
治具46の先端部47を溝16に押し付けることで、放熱板4の凸部12の主面12aの溝16を押し広げてから、図53に示されるように、治具46を上昇させて放熱板4の凸部12から離れさせる。これにより、治具46の先端部47は溝16から離れるが、図54に示されるように、放熱板4の凸部12の側面12bの一部(側面12bの上部)が、配線基板31の貫通孔3の内壁面に直接的に接触して密着した状態は維持される。すなわち、放熱板4(の凸部12)が配線基板31にかしめられて固定された状態は維持される。
なお、放熱板4の凸部12の主面12aの溝16を押し広げて放熱板4(の凸部12)を配線基板31にかしめる(固定する)ことができるのであれば、治具46の形状などについては種々変更可能である。
このようにして、上記ステップS6を行って放熱板4(の凸部12)を配線基板31にかしめて固定した後、図55に示されるように、配線基板3に固定された(かしめられた)複数の放熱板4を、トレイまたはキャリア45から離脱させる(取り外す)。これは、トレイまたはキャリア45について、トレイまたはキャリア45から放熱板4を容易に離脱可能(取り外し可能)な構成としておけばよい。その後、複数の放熱板4が固定された(かしめられた)配線基板31は、次の工程(ここでは上記ステップS7のワイヤボンディング工程)に送られる。
本実施の形態では、ステップS6で放熱板4を配線基板31にかしめて固定することで、その後に封止部7c,8が形成されるまでに、放熱板4が配線基板31から外れてしまうのを防止することができる。
放熱板4の凸部12の主面12aに設けた溝16は、この溝16を治具46で押し広げることにより、放熱板4(の凸部12)を配線基板31(の貫通孔3)にかしめて固定するために用いるものである。このため、上記図8〜図10および図14に示されるように、放熱板4の凸部12の主面12aの周辺部に溝16を設けることが好ましい。また、放熱板4の凸部12の主面12aにおいて、少なくとも対向する二辺のそれぞれに沿って溝16を設けることが好ましく、放熱板4の凸部12の主面12aにおいて、四辺のそれぞれに沿って溝16を設ければ、更に好ましい。このようにすることで、溝16を治具46で押し広げた際に、凸部12の側面12bの一部を配線基板31の貫通孔3の内壁と直接的に接触させて、放熱板4を配線基板に的確にかしめて固定することができるようになる。すなわち、放熱板4の支持部13の支持面13aと、放熱板4の凸部12の側面12bとで、配線基板31の一部を挟み込むことができる。
また、本実施の形態とは異なり、放熱板4の凸部12の主面12aにおいて、半導体チップ5が搭載される領域(搭載された半導体チップ5と平面的に重なる領域)にのみ溝16を形成し、半導体チップ5が搭載される領域以外に溝16を形成しなかった場合には、ステップS6で、半導体チップ5が邪魔になって凸部12の主面12aの溝16を治具46で押し広げられなくなってしまう。
それに対して、本実施の形態では、放熱板4の凸部12の主面12aにおいて、かしめ用の溝16は、半導体チップ5が搭載される領域(搭載された半導体チップ5と平面的に重なる領域)以外の領域に形成し、好ましくは、半導体チップ5が搭載される領域の周囲に溝16を形成する。これにより、ステップS6において、凸部12に搭載された半導体チップ5が邪魔になることなく、凸部12の主面12aの溝16を治具46で押し広げることができ、それによって放熱板4を配線基板31にかしめて固定することができる。ここで、半導体チップ5が搭載される領域は、凸部12の主面12aのうち、半導体チップ5を搭載すると半導体チップ5で覆われてしまう領域に対応する。このため、上記ステップS3の半導体チップ5の搭載工程では、放熱板4の凸部12の主面12aにおいて、溝16が形成されている領域よりも中央側に半導体チップ5が搭載されることになる。
また、放熱板4の凸部12の外形寸法は、配線基板31の貫通孔3の内形寸法よりも小さい大きさであることが好ましい。これは、放熱板4の凸部12を貫通孔3内に挿入する際に、放熱板4の凸部12の一部が配線基板31に接触して、配線基板31にクラックが生じる問題を抑制するためである。その代わり、放熱板4の凸部12を配線基板31の貫通孔3内に挿入しただけでは、放熱板4を配線基板31に固定することはできない。しかしながら、本実施の形態では、ステップS6で放熱板4の凸部12の主面12aの溝16を押し広げるため、凸部12の先端部付近(側面12bのうち主面12a近傍の部分)が水平方向(凸部12の主面12aに平行な方向)に拡がって局所的に外形寸法が大きくなり、放熱板4の凸部12の側面12bの一部が配線基板31の貫通孔3の内壁面に直接的に接触して密着する。これにより、配線基板31に放熱板4(の凸部12)をかしめて固定することができる。
また、ステップS5で放熱板4の凸部12を配線基板31の貫通孔3内に配置(挿入)した段階で、上記隙間部15が、放熱板4の凸部12の側面12bと配線基板31の貫通孔3の内壁との間に形成され、また、上記隙間18が、放熱板4の基材部11の主面11a(凸部12と支持部13のいずれも設けられていない領域)と配線基板31の上面31aとの間に形成され、この状態が、ステップS6で固定される。ステップS8のモールド工程を行う前は、この隙間部15および隙間18は空洞であり、隙間部15および隙間18には樹脂材料MRは充填されていない状態となっている。隙間部15と隙間18の具体的な構成は、この段階(後述の金型51,52のキャビティに樹脂材料MRを注入する前)では樹脂材料MRがまだ充填されていないこと以外は、上述した通りである。
<モールド工程について>
上記ステップS8のモールド工程について、より詳細に説明する。
本実施の形態では、ステップS8のモールド工程において、配線基板31の上面31a側の封止部7cと下面31b側の封止部8とを一括して形成している。このステップS8のモールド工程の具体的な手法を、図56〜図67を参照して説明する。
図56〜図67は、ステップS8のモールド工程の説明図である。このうち、図56は、金型51,52で配線基板31をクランプする前の段階を模式的に示す断面図(全体断面図)であり、図57は、金型51,52で配線基板31をクランプした段階を示す断面図(全体断面図)である。図58〜図61は、金型51,52で配線基板31をクランプした段階の要部断面図である。図58および図59には、1つの半導体装置領域32にほぼ対応する領域の断面図が示されており、図58は上記図1や図39および図42と同じ断面(すなわち上記A1−A1線や上記図40および図41のC1−C1線に対応する位置での断面)が示され、図59は、上記図2と同じ断面(すなわち上記A2−A2線や上記図40および図41のC2−C2線に対応する位置での断面)が示されている。また、図60は、図58における円で囲まれた領域RG5,RG6の部分拡大図に対応し、図61は、図59における円で囲まれた領域RG7,RG8の部分拡大図に対応する。なお、領域RG6は、上記領域RG1,RG3に対応し、領域RG5は、上記領域RG4に対応し、領域RG8は、上記領域RG2に対応している。
ステップS8のモールド工程では、まず、ステップS1〜S7が行われて放熱板4が固定された(かしめられた)状態の配線基板31を、図56に示されるように、上金型である金型51と下金型である金型52との間に配置し、図57〜図59に示されるように、上下から金型51,52で挟んでクランプ(固定)する。この際、配線基板31の上面31aが上方を向いて金型(上金型)51と対向し、配線基板31の下面31bが下方を向いて金型(下金型)52と対向するように配線基板31を金型51,52で挟む。
図56〜図59からも分かるように、配線基板31を金型51,52でクランプする際には、金型(下金型)52の上面(金型51や配線基板31と対向する側の主面)に、シート(フィルム、ラミネートフィルム)53を例えば吸着などで貼り付けた状態にし、金型(下金型)52と配線基板31の下面31bとが直接的に接触せずに間にシート53を介在させることが好ましい。このシート53は、金型(下金型)52よりも弾性を有しており、また、モールド工程の温度に耐える耐熱性も有しており、例えばポリイミド樹脂などの樹脂シートにより形成することができる。シート53を用いたことにより、配線基板31の下面31bの各半導体装置領域32の複数のバンプランドLAは、シート53に接するが、金型52と接するのは防止できるため、剛性の高い金型52で配線基板31の下面31bの複数のバンプランドLAが傷つくのを防止することができる。シート53は、ローラ54,55で巻き取りや送りを行うことができる。
配線基板31を金型51,52でクランプすると、図57〜図62に示されるように、配線基板31の上面31aと金型(上金型)51との間にキャビティCAV1が形成され、配線基板31の下面31bと金型(下金型)52との間にキャビティCAV2が形成される。キャビティCAV1は、封止部7c形成用のキャビティ(空洞)であり、キャビティCAV2は、封止部8形成用のキャビティ(空洞)である。なお、封止部7cは、後で半導体装置領域32毎に分割されて上記封止部7となるため、キャビティCAV1は、封止部7形成用とみなすこともできる。
キャビティCAV2は、配線基板31の下面31bと金型(下金型)52との間に形成されるが、シート53を用いた場合には、金型(下金型)52の上面に沿って配置されたシート53と配線基板31の下面31bとの間にキャビティCAV2が形成された状態となる。
配線基板31の下面31bと金型(下金型)52との間に形成されているキャビティCAV2は、配線基板31の下面31bの複数の半導体装置領域32の各々に対して、1つずつ設けられている。すなわち、1つの半導体装置領域32毎に1つのキャビティCAV2が設けられている。
一方、配線基板31の上面31aと金型(上金型)51との間に形成されているキャビティCAV1は、配線基板31の上面31aの複数の半導体装置領域32全体を内包するように設けられている。すなわち、複数の半導体装置領域32に対して1つのキャビティCAV1が設けられている。但し、放熱板4の上記基材部11の裏面11bは、金型(上金型)51の下面に接している。
配線基板31を金型51,52でクランプした後、図62に示されるように、レジンゲート(レジンゲート口、樹脂注入口)56から、配線基板31の上面31aと金型(上金型)51との間に形成されているキャビティCAV1に、封止部7c,8形成用の樹脂材料MRを注入(導入)する。ここで、レジンゲート56はキャビティCAV1の横に配置されており、金型51,52はサイドゲート方式のモールド金型である。
図62は、金型51,52のキャビティに樹脂材料MRを注入した状態(段階)を模式的に示す断面図(全体断面図)であり、図63〜図66は、金型51,52のキャビティに樹脂材料MRを注入した状態(段階)を示す要部断面図である。図63には、上記図58と同じ断面(すなわち上記A1−A1線や上記図40および図41のC1−C1線に対応する位置での断面)が示され、図64には、上記図59と同じ断面(すなわち上記A2−A2線や上記図40および図41のC2−C2線に対応する位置での断面)が示されている。また、図65には、上記図60と同じ断面が示され、図66には、上記図61と同じ断面が示されているので、図65は、図63における円で囲まれた領域RG5,RG6の部分拡大図に対応し、図66は、図64における円で囲まれた領域RG7,RG8の部分拡大図に対応する。
上記図59および図61にも示されるように、配線基板31の各貫通孔3の内壁とその貫通孔3に挿入された放熱板4の凸部12の側面12bとの間における少なくとも一箇所(好ましくは複数個所)に、貫通孔3の内壁と凸部12の側面12bとが離間しかつ配線基板31の上面31a側から下面31b側まで繋がる(連通する、貫通する)隙間部15がある。また、放熱板4は、支持部13の支持面13aが配線基板31の上面31aに接しているため、放熱板4の基材部11の主面11a(凸部12と支持部13のいずれも設けられていない領域)と配線基板31の上面31aとの間に、隙間18が形成されている。この隙間部15および隙間18は、上記ステップS5で配線基板31の各貫通孔3に放熱板4の凸部12を挿入した段階で形成され、この状態がステップS6で固定され、その後、ステップS8のモールド工程でレジンゲート56から樹脂材料MRを注入する前までは、隙間部15および隙間18は空洞として維持されている。
このため、配線基板31を金型51,52でクランプすると、配線基板31の上面31aと金型51との間に形成されるキャビティCAV1と、配線基板31の下面31bと金型52との間に形成されるキャビティCAV2との間は、放熱板4の基材部11の主面11aと配線基板31の上面31aとの間の隙間18と、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の隙間部15とにより、繋がった状態となる。
キャビティCAV1とキャビティCAV2との間が隙間18と隙間部15とにより繋がっているため、レジンゲート56からキャビティCAV1内に注入された樹脂材料MRは、キャビティCAV1全体に行き渡ってキャビティCAV1内全体を充填するだけでなく、更に隙間18と隙間部15とを通って、配線基板31の下面31bと金型(下金型)52との間に形成されているキャビティCAV2内にも注入(導入)される。すなわち、隙間18と隙間部15とが樹脂材料MRの流路となり、レジンゲート56からキャビティCAV1内に樹脂材料MRを注入することで、キャビティCAV1内だけでなく、キャビティCAV2にも樹脂材料MRを充填することができる。また、キャビティCAV1において、放熱板4の基材部11の主面11aと配線基板31の上面31aとの間の隙間18も樹脂材料MRが充填された状態(樹脂材料MRで満たされた状態)となる。また、上記隙間部15も樹脂材料MRが充填された状態(樹脂材料MRで満たされた状態)となる。
なお、キャビティCAV1,CAV2内に入っていた空気は、キャビティCAV1,CAV2に樹脂材料MRが充填されることに伴い、エアベント(エアベント口、ガスベント、ガス排気口)57から抜ける(排気される)ことになる。レジンゲート56およびエアベント57は、上金型である金型51側、すなわち配線基板31の上面31aと金型(上金型)51との間に形成される。
使用する樹脂材料MRは、例えば熱硬化性樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて樹脂材料MRを形成することができるが、樹脂材料MRの流動性などは、キャビティCAV1内に注入した樹脂材料MRが上記隙間18と隙間部15とを通ってキャビティCAV2にも導入され得るように調整すればよい。
また、樹脂材料MRがフィラーを含む場合には、上記隙間18と隙間部15とは、樹脂材料MRに含まれるフィラーが通過できる寸法を有していることが好ましい。これにより、フィラーを含む樹脂材料MRをキャビティCAV1に導入すれば、上記隙間18および隙間部15を通じてキャビティCAV2に、フィラーを含む樹脂材料MRを導入することができる。このようにすることで、キャビティCAV1内の樹脂材料MRとキャビティCAV2内の樹脂材料MRとの組成(またはフィラー含有率)がほぼ同じになるため、封止部7c(7)と封止部8との組成(またはフィラー含有率)をほぼ同じにすることができる。
キャビティCAV1,CAV2内に樹脂材料MRが充填された後、キャビティCAV1,CAV2内の樹脂材料MRを、加熱などにより硬化する。キャビティCAV1内の樹脂材料MRが硬化して封止部7cとなり、キャビティCAV2内の樹脂材料MRが硬化して封止部8となり、上記隙間部15も硬化した樹脂材料MRで満たされた状態となる。また、上記隙間18も硬化した樹脂材料MRで満たされた状態となるが、この隙間18を満たす樹脂材料MRも封止部7cの一部を構成する。その後、金型51,52を離型して、封止部7c,8が形成された配線基板31を取り出す。
封止部7cは、配線基板31の上面31aの複数の半導体装置領域32全体を覆うように形成されるが、各放熱板4の基材部11の裏面11bは封止部7cの上面から露出する。各放熱板4の基材部11の裏面11b上に樹脂バリが形成された場合には、ステップS8のモールド工程後に、バリ除去工程を行えばよい。
一方、配線基板31の下面31bの各半導体装置領域32において、バンプランドLAの配列領域上には封止部8は形成されず、バンプランドLAの配列領域よりも中央に形成される。従って、封止部8は、配線基板31の下面31bの各半導体装置領域32において、半導体チップ5、放熱板4の凸部12の主面12a、ボンディングワイヤBWおよびボンディングリードBLを覆うが、バンプランドLAは覆わないように形成される。
<主要な特徴について>
本実施の形態では、放熱板4を用いたことにより、半導体装置の放熱特性を向上させることができる。半導体装置を製造する際には、この放熱板4を配線基板31に固定しないと、ワイヤボンディング工程やモールド工程、あるいは工程間の搬送などで、放熱板4が配線基板31から外れてしまう可能性がある。このため、半導体装置を製造する際には、放熱板4を配線基板31に固定する必要がある。
本実施の形態では、放熱板4を配線基板31に固定するのに接着材を使用せず、かしめを用いて放熱板4を配線基板31に固定する。すなわち、上記ステップS6において、放熱板4の凸部12の主面12aの溝16を押し広げて、凸部12の側面12aの一部を配線基板31の貫通孔3の内壁と直接的に接触させることで、放熱板4を配線基板31にかしめて固定する。
本実施の形態とは異なり、放熱板4を配線基板3に固定するのに接着材を使用した場合には、配線基板31の貫通孔3の寸法(内寸)と放熱板4の凸部12の寸法(外形寸法)とが変動すると、接着材の不足または過剰を招いてしまい、放熱板4の固定が上手くいかなくなる虞がある。また、放熱板4固定用の接着材が、配線基板31の下面31bにおいて貫通孔3の周囲に溢れてボンディングリードBLに付着してしまい、ワイヤボンディング不良を招く虞もある。また、接着材で固定する場合、放熱板4の凸部12を配線基板31の貫通孔3内に挿入する際、放熱板4の挿入性を考慮して、凸部12の側面12bと貫通孔3の内壁と間に隙間が形成されるため、放熱板4の保持力が低くなる虞がある。これらは、半導体装置の信頼性を低下させてしまう。
それに対して、本実施の形態では、凸部12の溝16を押し広げることで放熱板4を配線基板31にかしめる(固定する)ため、配線基板31の貫通孔3の寸法(内寸)と放熱板4の凸部12の寸法(外形寸法)とが多少変動したとしても、放熱板4を固定しやすい。また、放熱板4固定用の接着材を使用しないため、その接着材がボンディングリードBLに付着することがないため、ワイヤボンディング不良の発生を防止できる。また、配線基板31の貫通孔3と放熱板4の凸部12の寸法精度(クリアランス)を、放熱板4の固定に接着材を使用する場合に比べて低く設定することもでき、半導体装置の製造コストを低減することができる。
また、本実施の形態では、放熱板4の凸部12の溝16を押し広げることで放熱板4を配線基板31にかしめている(固定している)ため、上記図54および図60に示されるように、凸部12の側面12bのうち、主面11aに近い領域は、配線基板31の貫通孔3の内壁に接しているが、基材部11に近い領域は、配線基板31の貫通孔3の内壁との間に、若干の隙間19がある。すなわち、隙間部15を除く凸部12の側面12bは、配線基板31の貫通孔3の内壁に接する領域(主面12aに近い領域)と接しない領域とがある。このため、ステップS8のモールド工程を行うと、図65に示されるように、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の隙間19にも樹脂材料MRが充填される。すなわち、放熱板4の凸部12の側面12bのうちの貫通孔3の内壁と直接接していない部分と貫通孔3の内壁との間にも樹脂材料MRが充填されるのである。この隙間19への樹脂材料MRの充填は、上記隙間18や上記隙間部15から隙間19へ樹脂材料MRが侵入することによって達成され得る。このため、ステップS8のモールド工程を行って封止部7c,8を形成すると、隙間部15を除く放熱板4の凸部12の側面12bのうち、一部(主面12aに近い領域)は配線基板31の貫通孔3の内壁に接し、他の部分は、配線基板31の貫通孔3の内壁との間に硬化した樹脂材料MRが介在した状態となり、この状態は製造された半導体装置1においても維持されている。隙間19は、上記隙間18や隙間部15の寸法よりも小さく、樹脂材料MRが含んでいるフィラーが通過できなくともよい。
このように、本実施の形態では、放熱板4の凸部12の溝16を押し広げることで放熱板4を配線基板31にかしめている(固定している)ため、放熱板4の凸部12の側面12bの全面が貫通孔3の内壁と接している訳ではなく、上記隙間19に樹脂材料MRが入って(充填されて)、放熱板4と配線基板2(31)との密着性を向上させている。このため、製造された半導体装置1において、放熱板4と配線基板2との密着性(接着性)を向上させることができるため、配線基板2や封止部7,8に放熱板4をしっかりと固定することができる。従って、半導体装置1の信頼性を向上させることができる。
また、ステップS7のワイヤボンディング工程は、配線基板31の下面31bを上方に向けた状態で行い、ステップS8のモールド工程は、配線基板31の上面31aを上方に向けた状態で行うため、ステップS7からステップS8の間に、配線基板31を上下反転させる。本実施の形態では、放熱板4の凸部12の溝16を押し広げることで放熱板4を配線基板31にかしめている(固定している)ため、ステップS7からステップS8の間に配線基板31を上下反転させて、ステップS8のモールド工程を配線基板31の上面31aを上方に向けた状態で行っても、放熱板4が配線基板31から外れてしまうのを防止することができる。このため、半導体装置の製造工程を的確に行うことができる。
また、本実施の形態では、外部接続端子(ここでは半田ボール9)形成側の主面である配線基板2の下面2b側に半導体チップ5を配置している。このため、配線基板2(31)の下面2b(31b)側に封止部8を形成する必要があるが、外部端子形成用の端子であるバンプランドLA上には、封止部8を形成してはいけない。このため、配線基板2(31)の下面2b(31b)側の封止部8は、個々の半導体装置領域32に対してそれぞれ形成する必要がある。
そこで、本実施の形態では、ステップS8のモールド工程において、配線基板31の上面31a側(すなわちキャビティCAV1)に供給した樹脂材料MRを、上記隙間部15(および上記隙間18)を通じて配線基板31の下面31b側(すなわちキャビティCAV2)にも供給し、それによって、配線基板31の上面31a側に封止部7cを、配線基板31の下面31b側に封止部8を、それぞれ形成している。これにより、配線基板31の下面31b側の封止部8を、バンプランドLAを覆わないように、容易かつ的確に形成することができる。また、配線基板31の上面31a側の封止部7cと、配線基板31の下面31b側の封止部8とを一度に形成することができるため、半導体装置の製造工程数を抑制することができる。
また、配線基板2の上面2a側の封止部7と配線基板2の下面2b側の封止部8とが、隙間部15内を満たす樹脂材料MRを介して一体的に繋がった状態となるため、半導体装置1における封止部7,8の剥離(配線基板2からの剥離)を抑制または防止することができる。このため、半導体装置の信頼性を更に向上させることができる。
また、配線基板31の上面31a側(のキャビティCAV1)に供給した樹脂材料MRを、上記隙間部15(および上記隙間18)を通じて配線基板31の下面31b側(のキャビティCAV2)に供給する際に、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の上記隙間19にも樹脂材料MRが充填されやすいため、放熱板4と配線基板2(31)との密着性を向上させることができる。このため、半導体装置1の信頼性を向上させることができる。
また、各半導体装置領域32に対して(すなわち1つの放熱板4に対して)、上記隙間部15は少なくとも1つ設けるが、複数設けることが好ましい。図67は、キャビティCAV2に樹脂材料MRが充填される途中の段階を示す断面図である。
上記レジンゲート56からキャビティCAV1に注入された樹脂材料MRは、隙間18と隙間部15を通ってキャビティCAV2に導入される。このとき、個々の半導体装置領域32(のキャビティCAV2)に対して隙間部15が複数あると、複数の隙間部15のうち、レジンゲート56に近い側の隙間部15aからキャビティCAV2に樹脂材料MRが導入され、キャビティCAV2内の空気は他の隙間部(エアベント57に近い隙間部)15bからキャビティCAV1へ排気され、更に上記エアベント57から金型51,52の外に排気される。
このため、各半導体装置領域32に対して(すなわち1つの放熱板4に対して)、上記隙間部15を複数設ければ、それら複数の隙間部15のうち、キャビティCAV2への樹脂注入口(レジンゲート)として機能するものと、キャビティCAV2からのガス排気口(エアベント)として機能するものとが、それぞれ1つ以上確保される。これにより、キャビティCAV1に注入された樹脂材料MRを、隙間部15を介してキャビティCAV2に的確に導入することができ、封止部8を的確に形成できるようになる。
また、各半導体装置領域32に対して(すなわち1つの放熱板4に対して)設けられた複数の隙間部15は、それぞれほぼ同じ寸法とすることが好ましい。これは、隙間部15(ここでは隙間部15a)からキャビティCAV2内に導入された樹脂材料MRは、他の隙間部15(ここでは隙間部15b)からキャビティCAV1に戻って、封止部7cや他の封止部8を形成するために使用できるためである。こうすることで、封止部7c,8を形成しやすくなる。このため、キャビティCAV2に樹脂材料MRが注入される際には、樹脂注入口(レジンゲート)として機能する隙間部15(ここでは隙間部15a)とガス排気口(エアベント)として機能する隙間部15(ここでは隙間部15b)との寸法がほぼ同じであり、封止部8はスルーモールドで形成されることになる。一方、上記レジンゲート56は樹脂材料MRが通過できるが、エアベント57は、排気用であり、樹脂材料MRはほとんど通過しないようにするため、上記エアベント57(の隙間)は、上記レジンゲート56、上記隙間部15および上記隙間18よりも小さい。
また、配線基板31(2)の貫通孔3の平面形状と放熱板4の凸部12の平面形状とを、それぞれ矩形状とし、隙間部15を、この矩形状の四隅の位置(上記四隅17の位置)にそれぞれ形成すれば、より好ましい。これにより、キャビティCAV1に注入した樹脂材料MRを、隙間部15を通してキャビティCAV2にバランスよく導入することができ、封止部8をより的確に形成できるようになる。
(実施の形態2)
上記実施の形態1で説明した製造工程では、放熱板4の凸部12上に半導体チップ5を搭載してから、半導体チップ5が搭載された放熱板4を配線基板31の貫通孔3内に配置していた。本実施の形態では、放熱板4の凸部12に半導体チップ5を搭載する前に、放熱板4を配線基板31の貫通孔3内に配置し、その後、配線基板31の貫通孔3内に配置された放熱板4の凸部12に半導体チップ5を搭載する。この場合を、図68〜図74を参照して説明する。
図68は、本実施の形態の半導体装置1の他の製造工程を示す工程フロー図であり、上記実施の形態1の上記図22に対応するものである。図69〜図74は、本実施の形態の半導体装置1の製造工程中の平面図または断面図である。図69〜図74のうち、図69、図71および図73は平面図であり、図70、図72および図74は断面図である。
まず、ステップS1,S2で、配線基板31およびフレーム41を準備する。配線基板31を先に準備しても、フレーム41を先に準備しても、あるいは配線基板31およびフレーム41を同時に準備してもよい。
次に、本実施の形態では、ダイボンディング工程を行うことなく、ステップS4で、フレーム41の各放熱板4を、フレーム41のフレーム枠42から切断して分離する。これにより、放熱板4が個片化される。
次に、図69および70に示されるように、ステップS5で放熱板4(ここでは半導体チップ5が搭載されていない放熱板4)の凸部12を、配線基板31の各半導体装置領域32の貫通孔3内に配置(挿入)し、それから、ステップS6で各放熱板4(の凸部12)を配線基板31(の各貫通孔3)にかしめることにより、各放熱板4を配線基板31に固定する。図69および図70は、ステップS6まで行われた段階を示す平面図(図69)および断面図(図70)である。図69には、上記図35と同じ領域(すなわち3つの半導体装置領域32)が示され、配線基板31の下面31b側が示されている。図70には、上記図37に対応する断面図(すなわち図69のC1−C1線の断面図)が示されている。
半導体チップ5が放熱板4上に搭載されていないこと以外、ステップS5の放熱板4の配置工程およびステップS6の放熱板4の固定(かしめ)工程は、上記実施の形態1で説明したのと同様にして行われるので、ここではその詳細な説明は省略する。従って、ステップS6の放熱板4の固定(かしめ)工程までを行った段階では、配線基板31にかしめられた固定された各放熱板4の凸部12上には、半導体チップ5は搭載されていない。
次に、ステップS3のダイボンディング工程を行って、配線基板31に固定された(かしめられた)各放熱板4の凸部12の主面12a上に、半導体チップ5を接合材14を介して搭載して接合する。本実施の形態では、ステップS3のダイボンディング工程は、次のようにして行うことができる。
すなわち、図71(上記図69と同じ領域の平面図)および図72(上記図70に対応する断面図)に示されるように、配線基板31の各半導体装置領域32の貫通孔3内に配置されて固定された各放熱板4の凸部12の主面12a上に、導電性のペースト材、好ましくは銀ペースト14bを塗布する。それから、図73(上記図69および図71と同じ領域の平面図)および図74(上記図70および図72に対応する断面図)に示されるように、配線基板31の各半導体装置領域32の貫通孔3内に配置されて固定された各放熱板4の凸部12の主面12a上に、半導体チップ5を銀ペースト14bを介して搭載する。その後、加熱処理などを行って、銀ペースト14bを硬化させる。これにより、半導体チップ5の搭載時にはペースト状態であった銀ペースト14bが硬化し、硬化した銀ペースト14bによって、半導体チップ5が放熱板4の凸部12に接合されて固定される。この硬化した銀ペースト14bが、上記接着材14となる。なお、ステップS5のダイボンディング工程は、図71〜図74からも分かるように、配線基板31の下面31bが上方を向いた状態で行う。
これ以降の工程は、上記実施の形態1で説明した製造工程と同様である。すなわち、上記ステップS7のワイヤボンディング工程を行い、上記ステップS8のモールド工程を行い、上記ステップS9の半田ボール9接続工程を行い、上記ステップS10の切断工程を行う。このようにして、上記図1〜図10に示されるような半導体装置1が製造される。
樹脂基板からなる配線基板31は、金属材料からなるフレーム41(放熱板4)に比べて高温の熱処理への耐久性が低い。上記実施の形態1で説明した製造工程では、ステップS5,S6で配線基板31に放熱板4を配置して固定する前に、ステップS3で放熱板4上に半導体チップ5を接合しているため、ステップS3の半導体チップ5の接合工程の熱処理時には、配線基板31は加熱されない。このため、配線基板31の耐熱性を気にすることなく、ステップS3の半導体チップ5の接合工程の熱処理に高温の熱処理を行うことができる。従って、ステップS3の半導体チップ5の接合工程の熱処理に高温の熱処理を行う場合、例えば、バンプランドLA上に形成する外部端子(ここでは半田ボール9)に用いる半田よりも高融点の半田14aを用いて半導体チップ5を放熱板4に接合する場合には、上記実施の形態1で説明した製造工程を適用すれば、ステップS3の半導体チップ5の接合工程の半田リフロー時に配線基板31がダメージを受けないので、好適である。
すなわち、半田ボール9に鉛フリー半田を使用した場合の半導体装置1の実装時(上記実装基板21などへの実装時)の半田リフロー温度は例えば220℃程度であり、半田ボール9に鉛含有半田を使用した場合の半導体装置1の実装時(上記実装基板21などへの実装時)の半田リフロー温度は例えば180℃程度である。一方、半田14aに高温半田を用いた場合のステップS3での半田リフロー温度は、350〜400℃程度が望ましいが、このような高温には配線基板31が耐えられない可能性があるが、上記実施の形態1で説明した製造工程では、ステップS5,S6で配線基板31に放熱板4を配置して固定する前に、ステップS3で放熱板4上に半導体チップ5を接合しているため、半田リフロー時の配線基板31の耐久性の問題が無くなる。
また、接着材14として半田を用いれば、銀ペーストを用いる場合に比べて、接着材14の熱伝導性が高くなるため、半導体チップ5から放熱板4への熱伝導性をより高めて、半導体装置1の放熱性をより向上させることができる。
一方、本実施の形態で説明した製造工程では、ステップS5,S6で配線基板31に放熱板4を配置して固定した後に、ステップS3で放熱板4上に半導体チップ5を接合しているため、ステップS3の半導体チップ5の接合工程の熱処理時に、配線基板31は加熱される。このため、本実施の形態で説明した製造工程を行う場合には、ステップS3の半導体チップ5の接合工程の熱処理にあまり高温の熱処理を行なわないことが好ましく、上述のように、銀ペースト14bを用いて半導体チップ5を放熱板4に接合すれば、ステップS3の半導体チップ5の接合工程の接着材(銀ペースト14b)の硬化用熱処理時に配線基板31がダメージを受けないので、好適である。
(実施の形態3)
図75および図76は、本実施の形態の半導体装置1aの断面図(側面断面図)であり、上記実施の形態1の上記図1および図2にそれぞれ対応するものである。
上記実施の形態1の半導体装置1は、放熱板4の凸部12の主面12aが、配線基板2の下面2bと略同一平面上にあり、放熱板4の凸部12の主面12aの高さ位置と、配線基板2の下面2bの高さ位置とがほぼ同じであった。
それに対して、本実施の形態の半導体装置1aでは、放熱板4の凸部12の主面12aは、配線基板2の下面2bと同一平面上にはなく、配線基板2の下面2bと上面2aとの間の位置(高さ位置)にある。すなわち、本実施の形態の半導体装置1aでは、放熱板4の凸部12の主面12aの高さ位置は、配線基板2の下面2bの高さ位置と一致しておらず、また、配線基板2の上面2aの高さ位置とも一致しておらず、配線基板2の下面2bと上面2aの間の高さ位置にある。これは、放熱板4において、支持面13の支持面13aと凸部12の主面12aとの高低差(高さの差)を、配線基板2の厚み(すなわち配線基板2の上面2aと下面2bとの高低差)よりも薄くすることで実現できる。ここで、放熱板4の凸部12の主面12aの高さ位置、配線基板2の下面2bの高さ位置、および配線基板2の上面2aの高さ位置は、これら主面12a、下面2bおよび上面2aに垂直な方向の高さ位置を指している。
また、本実施の形態の半導体装置1aは、放熱板4の凸部12の主面12aの高さ位置が、配線基板2の下面2bと上面2aの間の高さ位置にあるため、放熱板4の凸部12の主面12aの高さ位置が配線基板2の下面2bの高さ位置に一致する上記実施の形態1の半導体装置1に比べて、半導体チップ5の表面5aの高さ位置が低くなる。なお、ここでは、配線基板2の上面2aを基準とし、配線基板2の下面2b側を高さが高い方向としている。このため、本実施の形態の半導体装置1aは、上記実施の形態1の半導体装置1に比べて、封止部8の厚みを薄くすることができる。
本実施の形態の半導体装置1aの他の構成は、上記実施の形態1の半導体装置1とほぼ同様であるので、ここではその説明は省略する。また、本実施の形態の半導体装置1aの製造工程は、上記半導体装置1の製造工程とほぼ同じである。このため、本実施の形態の半導体装置1aは、上記実施の形態1または実施の形態2と同様にして製造することができる。
本実施の形態の半導体装置1aは、放熱板4の凸部12の主面12aの高さ位置を、配線基板2の下面2bよりも低い位置(ここでは、配線基板2の上面2aを基準とし、配線基板2の下面2b側を高さが高い方向としている)としたことで、半導体チップ5の表面5aの高さ位置を低くして、半導体チップ5の表面5aの高さ位置を配線基板2の下面2bの高さ位置に近づけることができる。ワイヤボンディング工程は、半導体チップ5の電極パッドPDと配線基板2のボンディングリードBLとの高低差が小さい方が行いやすいため、本実施の形態の半導体装置1aでは、半導体チップ5の表面5aの高さ位置が配線基板2の下面2bの高さ位置に近づいたことで、上記ステップS7のワイヤボンディング工程を行いやすくなる。
また、本実施の形態では、半導体チップ5の表面5aの高さ位置が配線基板2の下面2bの高さ位置に近づいたことで、封止部8の厚みを薄くすることができるため、半導体装置の薄型化に有利となる。
一方、上記実施の形態1の半導体装置1のように、放熱板4の凸部12の主面12aを、配線基板2の下面2bとほぼ同じ高さ位置にした場合には、放熱板4の凸部12の体積(ひいては放熱板4の体積)を大きくすることができるため、半導体装置の放熱性(放熱特性)をより向上させることができる。
(実施の形態4)
図77および図78は、本実施の形態の半導体装置1bの断面図(側面断面図)であり、上記実施の形態1の上記図1および図2にそれぞれ対応するものである。図79は、本実施の形態の半導体装置1bの上面図であり、上記実施の形態1の上記図5に対応するものであり、図80は、本実施の形態の半導体装置1bの下面図であり、上記実施の形態1の上記図6に対応するものである。図81は、封止部8を透視したときの半導体装置1bの下面側の平面透視図(下面図)であり、上記実施の形態1の上記図8に対応するものである。図82は、図81において、更にボンディングワイヤBWおよび半導体チップ5を外した(透視した)状態の半導体装置1の平面透視図(下面図)であり、上記実施の形態1の上記図10に対応するものである。なお、図79〜図82のA1−A1線の断面が図77にほぼ対応し、図79〜図82のA2−A2線の断面が図78にほぼ対応する。また、理解を簡単にするために、図81において、透視した封止部8の外形位置を点線で示してある。
上記実施の形態1の半導体装置1では、配線基板2の上面2a側に封止部7が形成され、配線基板2の下面2b側に封止部8が形成されていた。それに対して、図77〜図82に示される本実施の形態の半導体装置1bでは、配線基板2の下面2b側に封止部8が形成されているが、配線基板2の上面2a側には、上記封止部7に相当するものは形成されていない。このため、本実施の形態の半導体装置1bでは、放熱板4の基材部11の裏面11bだけでなく、基材部11の側面11cも露出されている。
上記封止部7に相当するものを形成しないことに伴い、本実施の形態では、上記配線基板31の上面31a側から下面31b側への樹脂材料MRの流路として機能する上記隙間部15は不要となる。このため、本実施の形態では、配線基板2の貫通孔3の内壁と放熱板4の凸部12の側面12bとの間に上記隙間部15は形成されていない。また、上記実施の形態1では、放熱板4の基材部11の主面11aと配線基板2の上面2aとの間の上記隙間18も上記隙間部15への樹脂材料MRの流路として機能したが、本実施の形態では、上記隙間部15とともに、上記隙間18も不要となる。このため、本実施の形態では、放熱板4において、上記支持部13は設ける必要が無く、放熱板4の基材部11の主面11a(凸部12が設けられていない領域)は配線基板2の上面2aと接していることが好ましい。このため、放熱板4の基材部11の主面11a(凸部12が設けられていない領域)と配線基板2の上面2aとの間には、樹脂材料MRは充填されていない。これ以外は、本実施の形態の半導体装置1bは、上記実施の形態1の半導体装置1と基本的には同様の構成を有しているので、ここではその説明は省略する。
次に、本実施の形態の半導体装置1bの製造工程について説明する。図83〜図86は、本実施の形態の半導体装置1bの製造工程の説明図であり、上記図77に対応する断面が示されている。
本実施の形態の半導体装置の製造工程は、上記ステップS8のモールド工程の前までは、上記実施の形態1または上記実施の形態2と基本的には同じである。但し、上記隙間部15が不要であるため、放熱板4の凸部12の形状(平面形状)と配線基板31の貫通孔3の形状(平面形状)とは、上記隙間部15が形成されないような形状にしておく。例えば、配線基板31における貫通孔3の平面形状と、放熱板4における凸部12の平面形状とを、いずれも四隅が略直角の矩形としておけばよい。これにより、上記ステップS5,S6を行って放熱板4を配線基板31に固定すると、配線基板31の貫通孔3の内壁と放熱板4の凸部12の側面12bとは、ほぼ全領域で近接し、上記隙間部15は形成されなくなる。また、放熱板4の基材部11の主面11aには凸部12は設けるが、支持部13を設けず、放熱板4の基材部11の主面11a(凸部12が設けられていない領域全体)が配線基板31の下面31bに接するようにすることが好ましい。これにより、基材部11の主面11a(凸部12が設けられていない領域全体)自体が、上記支持部13として機能することになる。
上記実施の形態1または上記実施の形態2と同様にして上記ステップS7のワイヤボンディング工程までを行って、上記図39に対応する図83の構造を得た後、モールド工程による樹脂封止を行って封止部8を形成するが、このモールド工程の手法が、上記実施の形態1,2と異なっている。以下、本実施の形態のモールド工程(封止部8形成工程)について説明する。
まず、上記ステップS1〜S7が行われて放熱板4が固定された(かしめられた)状態の配線基板31を、図84に示されるように、上金型である金型61と下金型である金型62との間に配置し、上下から金型61,62で挟んでクランプ(固定)する。
上記実施の形態1では、配線基板31の上面31aが上方を向いて上金型(上記金型51)に対向し、配線基板31の下面31bが下金型(金型52)と対向するように、配線基板31を金型51,52で挟んでクランプしていた。それに対して、本実施の形態では、配線基板31の下面31bが上方を向いて上金型(金型61)に対向し、配線基板31の上面31aが下金型(金型62)と対向するように、配線基板31を金型61,62で挟んでクランプしている。
配線基板31を金型61,62でクランプすると、図84に示されるように、配線基板31の下面31bと金型(上金型)61との間にキャビティCAV3が形成される。このキャビティCAV3は、封止部8形成用のキャビティ(空洞)であり、半導体装置領域32毎に形成される。
また、配線基板31を金型61,62でクランプする際には、金型(上金型)61の配線基板31の下面31bに接する面に、シート53を貼り付けた状態にし、金型(上金型)61と配線基板31の下面31bとが直接的に接触しないように、金型(上金型)61と配線基板31との間にシート53を介在させることが好ましい。このとき、シート53において、封止部8形成用のキャビティに対応する部分には、開口部が形成されている。これにより、キャビティCAV3の上部(キャビティの底面)に形成されたレジンゲート63を介して樹脂をキャビティCAV3内に充填することが可能となる。このシート53は、金型(上金型)61よりも弾性を有しており、また、モールド工程の温度に耐える耐熱性も有しており、例えばポリイミド樹脂などの樹脂シートにより形成することができる。シート53を用いたことにより、配線基板31の下面31bの各半導体装置領域32の複数のバンプランドLAは、シート53に接するが、金型61と接するのは防止できるため、剛性の高い金型61で配線基板31の下面31bの複数のバンプランドLAが傷つくのを防止することができる。なお、バンプランドLAに形成される傷が、外部端子となる半田ボールとの接合性に問題ない度合いであれば、必ずしも、シート53を使用しなくても良い。
配線基板31を金型61,62でクランプした後、図85に示されるように、レジンゲート(レジンゲート口、樹脂注入口)63から、配線基板31の下面31bと金型(上金型)61との間に形成されているキャビティCAV3に、封止部8形成用の樹脂材料MRを注入(導入)する。ここで、レジンゲート63は、キャビティCAV3の上部に配置されており、金型61,62はトップゲート方式のモールド金型である。
キャビティCAV3内に樹脂材料MRが充填された後、キャビティCAV3内の樹脂材料MRを、加熱などにより硬化する。キャビティCAV3内の樹脂材料MRが硬化して封止部8なる。その後、金型61,62を離型して、図86に示されるように、封止部8が形成された配線基板31が取り出される。
封止部8は、配線基板31の下面31bの複数の半導体装置領域32のそれぞれにおいて、半導体チップ5およびボンディングワイヤBWを覆うように形成され、個々の半導体装置領域32に対して形成された封止部8同士は、分離されている。配線基板31の下面31bの各半導体装置領域32において、バンプランドLAの配列領域上には封止部8は形成されず、バンプランドLAの配列領域よりも中央に形成される。従って、封止部8は、配線基板31の下面31bの各半導体装置領域32において、半導体チップ5、放熱板4の凸部12の主面12a、ボンディングワイヤBWおよびボンディングリードBLを覆うが、バンプランドLAは覆わないように形成される。
その後、上記ステップS9の半田ボール9の接続工程と、上記ステップS10の配線基板31の切断工程を行う。上記ステップS9の半田ボール9の接続工程は、本実施の形態においても、上記実施の形態1と同様に行うことができる。一方、上記ステップS10の配線基板31の切断工程については、上記実施の形態1では、配線基板31とともに封止部7cも切断していたが、本実施の形態では、封止部7cを形成していないため、配線基板31を切断すればよい。
本実施の形態では、トップゲート方式(キャビティCAV3の上部のレジンゲート63からキャビティCAV3に樹脂材料MRを導入する方式)で封止部8を形成する場合について説明したが、他の形態として、ポッティング方式で封止部8を形成することもできる。ポッティング方式で封止部8を形成する場合にも、配線基板31の下面31bのバンプランドLAに樹脂材料MRが付着しないようにし、バンプランドLAが封止部8で覆われないようにする。
また、本実施の形態においても、上記実施の形態3と同様に、放熱板4の凸部12の主面12aの高さ位置を、配線基板2の下面2bと上面2aの間の高さ位置とすることもできる。
本実施の形態では、配線基板2(31)の上面2a(31a)側に封止樹脂部を形成しないため、放熱板4の基材部11の裏面11bや側面11cに樹脂材料(樹脂バリなど)が付着せず、放熱板4を露出させやすい。このため、半導体装置1bにおける放熱板4を、放熱用のフィン(図示せず)や、あるいは上記筐体24などに接続しやすくなる。
一方、上記実施の形態1〜3の半導体装置1,1aでは、上述したように、配線基板31の上面31a側(のキャビティCAV1)に供給した樹脂材料MRを、上記隙間18と上記隙間部15を通じて配線基板31の下面31b側(のキャビティCAV2)にも供給する。このため、上記実施の形態1〜3では、放熱板4の基材部11の主面11aと配線基板2(31)の上面2a(31a)との間の上記隙間18にも樹脂材料MRが充填され、また、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の上記隙間部15にも樹脂材料MRが充填される。これにより、放熱板4が配線基板2にしっかりと固定されるため、半導体装置1,1aの信頼性を、より向上させることができる。このため、半導体装置1に,1a,1bにおける放熱板4の保持力を高めるという観点からは、上記実施の形態1〜3の半導体装置1,1aが有利である。
また、上記実施の形態1〜3および本実施の形態では、上述したように、放熱板4の凸部12の溝16を押し広げることで放熱板4を配線基板31にかしめている(固定している)ため、上記図54および図60に示されるように、凸部12の側面12bのうち、主面11aに近い領域は、配線基板31の貫通孔3の内壁に接しているが、基材部11に近い領域は、配線基板31の貫通孔3の内壁との間に、若干の隙間19がある。この隙間19には、上記実施の形態1〜3では封止部7c,8を形成する際に、本実施の形態では封止部8を形成する際に、樹脂材料MRが充填され得る。これにより、放熱板4と配線基板2との密着性(接着性)を向上させ、放熱板4の保持力を高めることができる。しかしながら、上記隙間19は、凸部12の側面12bのうち、基材部11側に形成され、主面11aに近い領域は、配線基板31の貫通孔3の内壁に接している。このため、上記隙間19に樹脂材料MRを充填するには、配線基板31の下面31b側に樹脂材料MRを供給する本実施の形態よりも、配線基板31の上面31a側から樹脂材料を供給する上記実施の形態1〜3の方が有利である。すなわち、上記隙間19における樹脂材料MRの充填率は、本実施の形態よりも、上記実施の形態1〜3の方が高くなりやすい。この観点からも、本実施の形態4の半導体装置1bよりも、上記実施の形態1〜3の半導体装置1,1aの方が、放熱板4の保持力を高めることができる。
(実施の形態5)
本実施の形態は、上記実施の形態1の変形例に対応する。
図87および図88は、本実施の形態の半導体装置1cの断面図(側面断面図)であり、上記実施の形態1の上記図1および図2にそれぞれ対応するものである。図89は、本実施の形態の半導体装置1cに使用されている放熱板4の下面図(平面図)であり、上記実施の形態1の上記図14に対応するものである。なお、図87の断面は、上記図1に対応した断面(上記A1−A1線での断面)であるが、放熱板4で見ると図89のB1−B1線の断面に対応する。図88の断面は、上記図2に対応した断面(上記A2−A2線での断面)であるが、放熱板4で見ると図89のB2−B2線の断面に対応する。
上記実施の形態1でも説明したように、放熱板4は、配線基板2の上面2aに対向する主面11aを有する基材部11と、基材部11の主面11aにおける中央部に位置しかつ基材部11から突出して配線基板2の貫通孔3内に配置される凸部12と、基材部11の主面11aに形成され、かつ配線基板2の上面2aと接触する支持部13とを一体的に有している。放熱板4のうち、凸部12が配線基板2の上面2a側から貫通孔3内に挿入され、基材部11と支持部13とは、配線基板2の上面2a側でかつ貫通孔3の外部に位置している。支持部13は、この支持部13の支持面13aが配線基板2の上面2aに接触することで、基材部11の主面11aと配線基板2の上面2aとの間を離間させる(すなわち隙間18を形成する)ために設けられている。この隙間18は、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の隙間部15とともに、上記ステップS8のモールド工程での樹脂材料MRの流路となる。このため、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の隙間部15は、放熱板4の基材部11の主面11aと配線基板2の上面2aとの間の隙間18を通じて、基材部11の側面11cまで繋がっている必要がある。この点は、本実施の形態も上記実施の形態1と共通である。
しかしながら、図89と上記図14とを比べると分かるように、本実施の形態と上記実施の形態1とでは、放熱板4の基材部11の主面11aにおける支持部13のレイアウトが異なっている。放熱板4の基材部11の主面11aにおける支持部13のレイアウト以外は、本実施の形態の半導体装置1cは、上記実施の形態1の半導体装置1とほぼ同様の構成を有している。
すなわち、上記実施の形態1では、上記図14に示されるように、放熱板4の基材部11の主面11aにおいて、凸部12の4つの側面12bの各々に隣接しかつ隙間部15を避ける位置(ここでは四隅17を避ける位置)に支持部13を配置し、基材部11の主面11aの外周領域には支持部13も凸部12も配置していない。このため、支持部13の面積に比べて、基材部11の主面11a(支持部13も凸部12も配置していない領域)の面積の方が大きくなり、隙間18が形成されている平面領域(配線基板2の上面2aに平行な平面で見た場合の平面領域に対応)の面積が、配線基板2の上面2aに接する支持部13の支持面13aの面積よりも大きくなる。このため、上記ステップS8のモールド工程で、配線基板31の上面31a側(のキャビティCAV1)に供給した樹脂材料MRを、隙間18を通じて、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の隙間部15まで流れやすくすることができる。このため、上記図14のレイアウトは、極めて好適である。
しかしながら、放熱板4の基材部11の主面11aと配線基板2の上面2aとの間の隙間18は、樹脂材料MRの流路として設けているため、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の隙間部15が、放熱板4の基材部11の主面11aと配線基板2の上面2aとの間の隙間18を通じて、基材部11の側面11cまで繋がっていれば、最低限の樹脂材料MRの流路としての機能は確保できる。このため、放熱板4の基材部11の主面11aにおける支持部13のレイアウトは、種々変更可能である。つまり、放熱板4の凸部12の側面12bと貫通孔3の内壁との間の隙間部15が、放熱板4の基材部11の主面11aと配線基板2の上面2aとの間の隙間18を通じて、基材部11の側面11cまで繋がるように、支持部13のレイアウトを設計すればよい。
例えば、図89に示されるように、放熱板4の基材部11の主面11a(凸部12が形成されていない領域)において、凸部12の四隅17から基材部11の四隅まで放射状に支持部13よりも窪んだ領域(すなわち配線基板2の上面2aに接しない領域)71を設けて、そこを隙間18とし、この窪んだ領域71以外の主面11a全体を支持部13にして配線基板2の上面2aに接するようにすることもできる。この場合には、図87〜図89から分かるように、凸部12の四隅17に形成される上記隙間部15から基材部11の四隅に向かって放射状に上記隙間18が形成されるため、上記ステップS8のモールド工程で、配線基板31の上面31a側(のキャビティCAV1)に供給した樹脂材料MRを、隙間18と隙間部15とを通じて、配線基板31の下面31b側(のキャビティCAV2)に供給することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体パッケージ形態の半導体装置およびその製造方法に適用して好適なものである。
1,1a,1b,1c 半導体装置
2 配線基板
2a 上面
2b 下面
3 貫通孔
4 放熱板
5 半導体チップ
5a 表面
5b 裏面
7 封止部
7a 上面
7c 封止部
8 封止部
8a 主面
9 半田ボール
11 基材部
11a 主面
11b 裏面
11c 側面
12 凸部
12a 主面
12b 側面
13 支持部
13a 支持面
14 接合材
14a 半田
14b 銀ペースト
15,15a,15b 隙間部
16 溝
17 四隅
18,19 隙間
21 実装基板
22,22a,22b,22c 基板側端子
23 導電性シート
24 筐体
25a,25b,25c 半田
26 チップ部品
27 半導体装置
28 アウタリード部
31 配線基板
31a 上面
31b 下面
32 半導体装置領域
41 フレーム
42 フレーム枠
43,44 連結部
45 キャリア
46 治具
47 先端部
51,52 金型
53 シート
54,55 ローラ
56 レジンゲート
57 エアベント
61,62 金型
71 領域
BL ボンディングリード
BW ボンディングワイヤ
CAV1,CAV2,CAV3 キャビティ
LA バンプランド
MR 樹脂材料
PD 電極パッド
RG1,RG2,RG3,RG4,RG5,RG6,RG7,RG8 領域

Claims (20)

  1. (a)第1主面と、前記第1主面とは反対側の第1裏面と、前記第1主面から前記第1裏面に到達する貫通孔と、前記第1裏面において前記貫通孔の周囲に形成された複数のボンディングリードと、前記第1裏面に形成されかつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のバンプランドとを有する配線基板を準備する工程、
    (b)第2主面および前記第2主面とは反対側の第2裏面を有する基材部と、前記基材部の前記第2主面における中央部に位置し、かつ前記基材部から突出する凸部と、前記基材部の前記第2主面に形成されかつ前記凸部よりも低い支持部とを有する放熱板を準備する工程、
    (c)複数の電極パッドが形成された第3主面を有する半導体チップを、前記放熱板の前記凸部に搭載する工程、
    (d)前記第2主面が前記配線基板の前記第1主面と対向し、かつ前記凸部が前記貫通孔内に位置し、かつ前記支持部が前記配線基板の前記第1主面に接触するように、前記配線基板の前記第1主面側に前記放熱板を配置する工程、
    (e)前記(d)工程後、前記放熱板を前記配線基板に固定する工程、
    (f)前記(e)工程後、前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数のボンディングリードとを複数の導電性接続部材を介して電気的に接続する工程、
    (g)前記(f)工程後、前記半導体チップおよび前記複数の導電性接続部材を樹脂封止する工程、
    を含み、
    前記(b)工程で準備された前記放熱板の前記凸部は、溝が形成された第4主面と、前記第4主面と前記基材部の前記第2主面との間に位置する側面とを有しており、
    前記(c)工程では、前記凸部の前記第4主面に前記半導体チップを搭載し、
    前記(d)工程では、前記貫通孔内に配置された前記凸部の前記側面が前記貫通孔の内壁と対向するように、前記放熱板を前記配線基板の前記第1主面に配置し、
    前記(e)工程では、前記凸部の前記第4主面の前記溝を押し広げることで前記凸部の前記側面の一部を前記貫通孔の内壁と接触させて、前記放熱板を前記配線基板に固定することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記(e)工程では、治具により、前記凸部の前記第4主面の前記溝を押し広げることを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記放熱板の前記凸部では、前記第4主面の周辺部に前記溝が形成されていることを特徴とする半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記(c)工程では、前記凸部の前記第4主面において、前記溝が形成されている領域よりも中央側に前記半導体チップが搭載されることを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記(g)工程後、
    (h)前記配線基板の前記複数のバンプランド上に複数の外部端子をそれぞれ形成する工程、
    を更に有することを特徴とする半導体装置の製造方法。
  6. 請求項5記載の半導体装置の製造方法において、
    前記(e)工程後、前記凸部の前記側面と前記貫通孔の内壁との間における少なくとも1箇所に、前記凸部の前記側面と前記貫通孔の内壁とが離間しかつ前記配線基板の前記第1主面から前記第1裏面まで繋がる第1隙間部があり、
    前記(g)工程では、前記配線基板の前記第1主面側に供給した樹脂材料を、前記第1隙間部を通じて前記配線基板の前記第1裏面側にも供給することを特徴とする半導体装置の製造方法。
  7. 請求項6記載の半導体装置の製造方法において、
    前記(g)工程では、前記配線基板の前記第1裏面側に第1封止部が、前記第1主面側に第2封止部が、それぞれ前記樹脂材料によって形成され、
    前記半導体チップおよび前記複数の導電性接続部材は前記第1封止部で封止されることを特徴とする半導体装置の製造方法。
  8. 請求項7記載の半導体装置の製造方法において、
    前記(e)工程後、前記凸部の前記側面と前記貫通孔の内壁との間における複数箇所に前記第1隙間部があることを特徴とする半導体装置の製造方法。
  9. 請求項8記載の半導体装置の製造方法において、
    前記(e)工程後、前記支持部が前記配線基板の前記第1主面に接し、前記基材部の前記第2主面と前記配線基板の前記第1主面との間に隙間が形成されており、
    前記(g)工程では、前記配線基板の前記第1主面側に供給した前記樹脂材料を、前記隙間および前記第1隙間部を通じて、前記配線基板の前記第1裏面側に供給することを特徴とする半導体装置の製造方法。
  10. 請求項9記載の半導体装置の製造方法において、
    前記(g)工程では、前記隙間および前記第1隙間部にも前記樹脂材料が充填されることを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法において、
    前記第封止部から前記放熱板の前記基材部の前記第2裏面が露出することを特徴とする半導体装置の製造方法。
  12. 請求項11記載の半導体装置の製造方法において、
    前記(g)工程では、前記凸部の前記側面のうちの前記貫通孔の内壁と直接接していない部分と前記貫通孔の内壁との間にも前記樹脂材料が充填されることを特徴とする半導体装置の製造方法。
  13. 請求項12記載の半導体装置の製造方法において、
    前記(a)工程で準備された前記配線基板の前記貫通孔の平面形状と前記(b)工程で準備された前記放熱板の前記凸部の平面形状とは、それぞれ矩形状であり、
    前記第1隙間部は、前記矩形状の四隅の位置にそれぞれ形成されることを特徴とする半導体装置の製造方法。
  14. 請求項13記載の半導体装置の製造方法において、
    前記(e)工程で前記配線基板に固定された前記放熱板の前記凸部の前記第4主面は、前記配線基板の前記第1主面と前記第1裏面との間の高さ位置にあることを特徴とする半導体装置の製造方法。
  15. 請求項13記載の半導体装置の製造方法において、
    前記(e)工程で前記配線基板に固定された前記放熱板の前記凸部の前記第4主面は、前記配線基板の前記第1主面とほぼ同じ高さ位置にあることを特徴とする半導体装置の製造方法。
  16. 請求項1記載の半導体装置の製造方法において、
    前記(c)工程の後に、前記(d)工程が行われ、
    前記(d)工程では、前記半導体チップが搭載された前記凸部が前記貫通孔内に位置するように、前記配線基板の前記第1主面側に前記放熱板を配置することを特徴とする半導体装置の製造方法。
  17. 請求項16記載の半導体装置の製造方法において、
    前記(c)工程では、前記半導体チップが前記放熱板の前記凸部の前記第4主面に半田を介して搭載されて接合されることを特徴とする半導体装置の製造方法。
  18. 請求項1記載の半導体装置の製造方法において、
    前記(c)工程の前に、前記(d)工程が行われることを特徴とする半導体装置の製造方法。
  19. 請求項18記載の半導体装置の製造方法において、
    前記(c)工程では、前記半導体チップが前記放熱板の前記凸部の前記第4主面に銀ペーストを介して搭載されて接合されることを特徴とする半導体装置の製造方法。
  20. 第1主面および前記第1主面とは反対側の第1裏面を有する配線基板であって、前記第1主面から前記第1裏面に到達する貫通孔と、前記第1裏面において前記貫通孔の周囲に形成された複数のボンディングリードと、前記第1裏面に形成されかつ前記複数のボンディングリードとそれぞれ電気的に接続された複数のバンプランドとを有する前記配線基板と、
    前記配線基板の前記第1主面と対向する第2主面を有する基材部と、前記基材部の前記第2主面における中央部に位置しかつ前記基材部から突出する凸部と、前記基材部の前記第2主面に形成されかつ前記配線基板の前記第1主面と接触する支持部とを有する放熱板であって、前記凸部が前記配線基板の前記貫通孔内に位置するように前記配線基板の前記第1主面に配置された前記放熱板と、
    第3主面と、前記第3主面に形成された複数の電極パッドと、前記第3主面と反対側の第3裏面とを有し、前記放熱板の前記凸部に搭載された半導体チップと、
    前記配線基板の前記第1裏面側に形成され、前記半導体チップを封止する第1封止部と、
    前記配線基板の前記第1主面側に形成され、前記基材部の一部を封止する第2封止部と、
    を含み、
    前記放熱板の前記凸部は、溝が形成された第4主面と、前記第4主面と前記基材部の前記第2主面との間に位置する側面とを有しており、
    前記放熱板の前記凸部の前記側面の一部は、前記凸部の前記第4主面に形成された前記溝が押し広げられたことで前記貫通孔の内壁と直接的に接触しており
    前記凸部の前記側面と前記貫通孔の内壁との間における少なくとも1箇所に、前記凸部の前記側面と前記貫通孔の内壁とが離間しかつ前記配線基板の前記第1主面から前記第1裏面まで繋がる第1隙間部があり、
    前記第1封止部と前記第2封止部とは、前記第1隙間部内に充填された樹脂を介して一体的に繋がっていることを特徴とする半導体装置。
JP2009278214A 2009-12-08 2009-12-08 半導体装置およびその製造方法 Expired - Fee Related JP5271886B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009278214A JP5271886B2 (ja) 2009-12-08 2009-12-08 半導体装置およびその製造方法
US12/962,625 US8310044B2 (en) 2009-12-08 2010-12-07 Semiconductor device and method of manufacturing the same
TW099142656A TWI502665B (zh) 2009-12-08 2010-12-07 Semiconductor device and manufacturing method thereof
CN201010578397.4A CN102097339B (zh) 2009-12-08 2010-12-08 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009278214A JP5271886B2 (ja) 2009-12-08 2009-12-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011124251A JP2011124251A (ja) 2011-06-23
JP5271886B2 true JP5271886B2 (ja) 2013-08-21

Family

ID=44081216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009278214A Expired - Fee Related JP5271886B2 (ja) 2009-12-08 2009-12-08 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8310044B2 (ja)
JP (1) JP5271886B2 (ja)
CN (1) CN102097339B (ja)
TW (1) TWI502665B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11134561B2 (en) 2019-03-28 2021-09-28 Panasonic Intellectual Property Management Co., Ltd. Wiring board and method for producing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6129177B2 (ja) * 2012-08-03 2017-05-17 パナソニック株式会社 電子部品モジュールとその実装体
JPWO2015005181A1 (ja) * 2013-07-08 2017-03-02 株式会社村田製作所 電力変換部品
DE102013110815B3 (de) * 2013-09-30 2014-10-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
JP6190732B2 (ja) * 2014-01-30 2017-08-30 新光電気工業株式会社 放熱板及び半導体装置
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9406650B2 (en) * 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP2016131245A (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
JP6910630B2 (ja) * 2015-09-02 2021-07-28 株式会社ダイワ工業 配線基板積層体の製造方法および配線基板積層体
JP6283379B2 (ja) * 2016-01-29 2018-02-21 本田技研工業株式会社 コンデンサの配置構造
JP6817858B2 (ja) * 2017-03-17 2021-01-20 日本電波工業株式会社 表面実装型デバイス及びその製造方法
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
US20210134687A1 (en) * 2017-08-25 2021-05-06 Kyocera Corporation Electronic component mounting package and electronic device
DE112018005209T5 (de) * 2017-10-30 2020-06-18 Nippon Seiki Co. Ltd. Kompositplatine
CN108598048B (zh) * 2018-03-29 2020-07-28 番禺得意精密电子工业有限公司 散热器组件
JP6674501B2 (ja) * 2018-05-18 2020-04-01 本田技研工業株式会社 電力変換装置
CN109860129B (zh) * 2018-11-14 2025-01-17 深圳市元拓高科半导体有限公司 电子元器件
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
WO2020157965A1 (ja) * 2019-02-01 2020-08-06 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置
US11004786B2 (en) * 2019-03-15 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
TWI692846B (zh) * 2019-03-21 2020-05-01 旭德科技股份有限公司 散熱基板及其製作方法
JP7236930B2 (ja) * 2019-05-23 2023-03-10 三菱電機株式会社 放熱装置
CN112447614A (zh) * 2019-08-30 2021-03-05 朋程科技股份有限公司 功率器件封装结构
JP7269362B2 (ja) * 2019-10-07 2023-05-08 三菱電機株式会社 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
WO2021184166A1 (zh) * 2020-03-16 2021-09-23 华为技术有限公司 电子设备、芯片封装结构及其制作方法
JP6963269B1 (ja) * 2020-12-28 2021-11-05 エレファンテック株式会社 放熱基板及びその製造方法
US11804452B2 (en) * 2021-07-30 2023-10-31 Globalfoundries U.S. Inc. Pic structure having barrier surrounding opening for optical element to prevent stress damage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617039U (ja) * 1984-06-19 1986-01-16 住友軽金属工業株式会社 ヒ−トシンク
JPH0290655A (ja) * 1988-09-28 1990-03-30 Nec Corp 半導体用パッケージ
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
JPH11163230A (ja) 1997-11-26 1999-06-18 Hitachi Ltd 半導体装置およびその製造方法ならびに実装構造
JP3220105B2 (ja) * 1998-02-25 2001-10-22 株式会社鈴木 半導体装置用ヒートスプレッダと半導体装置用パッケージ
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造
JP2003197816A (ja) * 2001-12-26 2003-07-11 Hitachi Cable Ltd 半導体装置およびこれに使用されるテープキャリア
US6683795B1 (en) * 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap
JP2005332937A (ja) * 2004-05-19 2005-12-02 Mitsui High Tec Inc 放熱部材付きリードフレーム及びその製造方法
CN101101881A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11134561B2 (en) 2019-03-28 2021-09-28 Panasonic Intellectual Property Management Co., Ltd. Wiring board and method for producing the same

Also Published As

Publication number Publication date
CN102097339B (zh) 2015-02-18
TW201133669A (en) 2011-10-01
TWI502665B (zh) 2015-10-01
US20110133329A1 (en) 2011-06-09
CN102097339A (zh) 2011-06-15
US8310044B2 (en) 2012-11-13
JP2011124251A (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5271886B2 (ja) 半導体装置およびその製造方法
JP5155890B2 (ja) 半導体装置およびその製造方法
TWI441299B (zh) 預模鑄夾具結構
CN108364918B (zh) 薄轮廓引线半导体封装
JP3269815B2 (ja) 半導体装置及びその製造方法
JP6076675B2 (ja) 半導体装置
JP5149881B2 (ja) 半導体装置の製造方法
US20090127676A1 (en) Back to Back Die Assembly For Semiconductor Devices
KR20050100656A (ko) 박막 다중 반도체 다이 패키지
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP6480550B2 (ja) ワイヤボンディング方法、および半導体装置
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP5147295B2 (ja) 半導体装置
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP3628991B2 (ja) 半導体装置及びその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
TWI413226B (zh) 一種用於功率半導體裝置的混合合金引線框架及其製作方法
JP2002093828A (ja) 半導体装置の製造方法
JP2007273698A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Ref document number: 5271886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees