JP5250501B2

JP5250501B2 - 温度検出回路

Info

Publication number: JP5250501B2
Application number: JP2009181687A
Authority: JP
Inventors: 田中　　誠
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2009-08-04
Filing date: 2009-08-04
Publication date: 2013-07-31
Anticipated expiration: 2029-08-04
Also published as: US8368454B2; JP2011033535A; US20110032023A1

Description

本発明は、温度検出回路に関する。特に、半導体集積回路への内蔵に適した温度検出回路に関する。

光学系や駆動系や半導体部品は温度により特性が変動することが知られている。このため、温度を測定し特性変動を補正するために温度センサが搭載される。この温度センサには、検出効率が高いこと、小型であること、安価であること等が求められている。

図７（ａ）、（ｂ）は特許文献１に従来技術として記載されている温度検出回路の回路図である。図７（ａ）（ｂ）では、ｐｎ接合ダイオードに定電流を流しその順方向オン電圧の温度による変動を利用して温度を測定する。

また、図７（ｃ）は、同じ特許文献１に発明として記載されている温度検出回路の構成図である。ＭＯＳトランジスタの温度依存のパラメータとして、しきい値電圧Ｖｔｈとドレイン電流Ｉｄｓとがあるが、このうち、しきい値電圧の温度依存性の影響を受けないようにしてドレイン電流の温度特性により温度を測定するため、ＭＯＳトランジスタＭ０のゲートにしきい値電圧の温度依存性を相殺するポテンシャル制御回路１０を設けている。ＭＯＳトランジスタＭ０のしきい値をＶｔｈ、ゲート電圧をＶｇｓとしたときに、ポテンシャル制御回路１０により、温度によらず、Ｖｇｓ−Ｖｔｈが一定電圧となるような電圧がＭＯＳトランジスタＭ０のゲートに与えられる。

また、図８（ａ）は、特許文献２に記載の従来の温度検出回路全体の回路図であり、図８（ｂ）、（ｃ）はそれぞれ、図８（ａ）における第１、第２の電圧源回路の回路図である。特許文献２によれば、電界効果トランジスタＭ１、Ｍ２の仕事関数（Ｖｔｈ）を変えることにより、電界効果トランジスタＭ２の各ゲートソース間電圧である電圧ＶＰＮを温度に依存させる。また、出力電圧ＶＰＮの温度係数ＴＣＲがチャネル長Ｌの比に応じて変化するので、チャンネル長Ｌの比を調整することにより所望の温度例数を得ることができると記載されている。

特開平９−１３３５８７号公報特開２００６−２４２８９４号公報

以下の分析は本発明により与えられる。図７（ａ）、（ｂ）に記載した従来の温度検出回路は、ダイオードを精度よく作ることができるプロセスが必要になる。また、温度検出効率を上げるには増幅回路に接続することやダイオードを多段構成にする必要がある。多段では順方向電圧が約０．６５Ｖあるため、電源電圧で制約を受ける。

図７（ｃ）記載の従来の温度検出回路では、温度変換効率は抵抗値で決まるため、精度の高い抵抗が必要であるが、シリコンチップ上に精度が高い抵抗を作成するのが困難である。抵抗値の精度を上げるため抵抗を外付けにすると、コストアップと実装面積が増加、また配線を引き出すためノイズが多くなるため消費電流が増やす必要が生じる
検出効率を変えるためには、抵抗値を変える必要があり、出力電圧が変化するため、ダイナミックレンジに制約が加わる。

さらに、図８記載の従来の温度検出回路では、Ｖｔｈが大きく異なる２種類のＮｃｈトランジスタＭ１、Ｍ１１とＭ２、Ｍ１２が必要であり、抵抗Ｒ１１，Ｒ１２も必要である。さらに検出効率を上げるため多段構成にすることが困難である。

これらの従来の温度検出回路では、製造ばらつきに依存しない高い温度検出効率の温度検出回路は得られない。

本発明の１つの側面による温度検出回路は、第１の定電流が供給される第１のソースフォロア回路と、第２の定電流が供給される第２のソースフォロア回路と、前記第１のソースフォロア回路の出力電圧と前記第２のソースフォロア回路の出力電圧との差分を取る回路と、を含み、前記第２の定電流の電流値が前記第１の定電流の電流値と異なる値であり、前記第１のソースフォロア回路、第２のソースフォロア回路がそれぞれ多段に縦続接続されたソースフォロア回路により構成され、多段に接続されたソースフォロア回路の各段には、それぞれ定電流が供給される。

本発明の他の側面による温度検出回路は、それぞれ所定の定電流が供給される複数のソースフォロアトランジスタが縦続接続された第１のソースフォロア回路と、それぞれ所定の定電流が供給されるソースフォロアトランジスタであって、前記第１のソースフォロア回路のソースフォロアトランジスタと同数のソースフォロアトランジスタが縦続接続された第２のソースフォロア回路と、前記第１のソースフォロア回路の出力電圧と前記第２のソースフォロア回路の出力電圧との差分を取る回路と、を含む。

本発明によれば、ソースフォロア回路の出力電圧の差分を取ることにより、トランジスタ特性の製造ばらつきを相殺し、精度よく温度を検出することができる。

（ａ）は本発明の一実施例による温度検出回路全体のブロック図、（ｂ）はＭＯＳトランジスタの温度特性を説明する図面である。別な実施例による温度検出回路の回路図である。さらに別な実施例による（ａ）温度検出回路の全体回路図と、（ｂ）第１のソースフォロア回路の回路図と、（ｃ）第２のソースフォロア回路の回路図である。他の実施例による温度検出回路のブロック図である。さらに別な実施例による温度検出回路の回路図である。さらに別な実施例による（ａ）温度検出回路の全体回路図と、（ｂ）第１のソースフォロア回路の回路図と、（ｃ）第２のソースフォロア回路の回路図である。特許文献１に記載の従来の温度検出回路のブロック図である。特許文献２に記載の従来の温度検出回路のブロック図である。

実施形態の概要について説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。

本発明の一実施形態の温度検出回路は、例えば図１に示すように、第１の定電流Ｉ１が供給される第１のソースフォロア回路Ｎ１と、第２の定電流Ｉ２が供給される第２のソースフォロア回路Ｎ２と、第１のソースフォロア回路の出力電圧Ｖｓ１と第２のソースフォロア回路の出力電圧Ｖｓ２との差分を取る回路１１と、を備える。ＭＯＳトランジスタは、温度によって、移動度μ、しきい値Ｖｔｈが影響を受けるが、ソースフォロア回路の差分を取ることにより、しきい値Ｖｔｈの影響を相殺することができ、温度によって移動度μが変化し、それに基づくゲートソース間電圧Ｖｇｓの変化を検出して温度を検出することができる。

さらに、一実施形態の温度検出回路は、第１のソースフォロア回路が第１のソースフォロアトランジスタＮ１を含み、第２のソースフォロア回路が第１のソースフォロアトランジスタＮ１と同一導電型で、かつ、トランジスタサイズの異なる第２のソースフォロアトランジスタＮ２を含む。第１のソースフォロア回路と第２のソースフォロア回路でソースフォロアトラジスタのトランジスタサイズを変えることで、ゲートソース間電圧Ｖｇｓの温度特性に違いが生じるのでその電位差に基づいて温度を検出することができる。

また、一実施形態の温度検出回路は、第２の定電流の電流値Ｉ２が第１の定電流の電流値Ｉ１と異なる値である。すなわち、第１のソースフォロア回路Ｎ１に流す電流値Ｉ１と第２のソースフォロア回路Ｎ２に流す電流値Ｉ２を異なる値にすることによっても、ゲートソース間電圧Ｖｇｓの温度特性に違いが生じるので、温度を検出することができる。

さらに、本発明の温度検出回路には、第１のソースフォロア回路Ｎ１に第１の定電流Ｉ１を供給する第１の定電流回路１６と、第２のソースフォロア回路Ｎ２に第２の定電流Ｉ２を供給する第２の定電流回路１７と、を含んで構成してもよい。

また、本発明による一実施形態の温度検出回路は、例えば図２に示すように、第１のソースフォロア回路の出力電圧Ｖｓ１と第２のソースフォロア回路の出力電圧Ｖｓ２が等しくなるように、差分を取る回路２１の出力電圧Ｖｏｕｔが第１又は第２のソースフォロア回路の入力電圧として負帰還接続されている。上記構成によれば、差分を取る回路２１に演算増幅回路を用い、第１又は第２のソースフォロア回路のうち、演算増幅回路２１の反転入力端子に接続する方のソースフォロア回路（図２ではＮ２）の電圧入力端子に演算増幅回路２１の出力端子を接続することにより、温度を検出することができる。

また、差分を取る回路２１は、例えば、図２に示すように、第１のソースフォロア回路Ｎ１の電圧出力端子（出力電圧Ｖｓ１）が第１の差動入力端子（正転入力端子）に接続され、第２のソースフォロア回路の電圧出力端子（出力電圧Ｖｓ２）が第２の差動入力端子（反転入力端子）に接続され、出力端子ＯＵＴが第１又は第２のソースフォロア回路の一方の電圧入力端子（図２では、Ｎ２のゲート）に接続されている演算増幅回路２１を含み、第１又は第２のソースフォロア回路の他方の電圧入力端子（図２では、ＩＮ１）が、固定電位に接続されている。

また、一例として図３又は図６に示すように、第１のソースフォロア回路１２と第２のソースフォロア回路１３の入力電圧には、固定電圧が与えられ、差分を取る回路１１は、第１のソースフォロア回路の出力電圧Ｖｓ１と第２のソースフォロア回路Ｖｓ２の出力電圧との差電圧に比例する電圧を出力する。

さらに、例えば図４、図５、図６に示すように、第１のソースフォロア回路１２、第２のソースフォロア回路１３がそれぞれ多段に縦続接続されたソースフォロア回路により構成され、多段に接続されたソースフォロア回路の各段には、それぞれ定電流が供給される。また、第１のソースフォロア回路１２、第２のソースフォロア回路１３、差分を取る回路１１が同一半導体基板の上に形成されている。図１〜図６のいずれに示す温度検出回路も同一半導体基板の上に形成することができる。また、図１〜図６に示すように、第１のソースフォロア回路のソースフォロアトランジスタ（Ｎ１、Ｎ１１、Ｐ１１）と、第２のソースフォロア回路のソースフォロアトランジスタ（Ｎ２、Ｎ２１、Ｐ２１）とが、同一のトランジスタ製造工程で製造されたトランジスタである。すなわち、第１、第２のソースフォロア回路で、同一導電型のソースフォロアトランジスタが同一の製造工程で製造されたトランジスタであれば、トランジスタのサイズの多少の違いに係わらずトランジスタのしきい値Ｖｔｈはほぼ等しくなる。従って、差分を取る回路により、温度検出に影響するソースフォロアトランジスタのしきい値Ｖｔｈの影響が相殺できる。

また、例えば図４〜図６に示すように、それぞれ所定の定電流（Ｉ１１、Ｉ１２、Ｉ１）が供給される複数のソースフォロアトランジスタ（Ｎ１１、Ｐ１１、Ｎ１）が縦続接続された第１のソースフォロア回路１２と、それぞれ所定の定電流（Ｉ２１、Ｉ２２、Ｉ２）が供給されるソースフォロアトランジスタ（Ｎ２１、Ｐ２１、Ｎ２）であって、第１のソースフォロア回路１２のソースフォロアトランジスタ（Ｎ１１、Ｐ１１、Ｎ１）と同数のソースフォロアトランジスタ（Ｎ２１、Ｐ２１、Ｎ２）が縦続接続された第２のソースフォロア回路１３と、第１のソースフォロア回路１２の出力電圧と第２のソースフォロア回路１３の出力電圧との差分を取る回路１１と、を含む。ソースフォロアトランジスタを複数縦続接続することにより１段では温度検出感度が十分得られない場合でも、十分な温度検出感度が得られる。なお、第１のソースフォロア回路１２の各段に印加する定電流（Ｉ１１、Ｉ１２、Ｉ１）と第２のソースフォロア回路１３の各段に印加する定電流（Ｉ２１、Ｉ２２、Ｉ２）の値は目標とする温度検出感度にあわせてそれぞれ任意に決めることができる。

また、一例として図４〜図６に示すように第１、第２のソースフォロア回路（１２、１３）のソースフォロアトランジスタ（Ｎ１１、Ｐ１１、Ｎ１、Ｎ２１、Ｐ２１、Ｎ２）は、それぞれ初段のソースフォロアトランジスタ（Ｎ１１、Ｎ２１）を除き、前段のソースフォロアトランジスタ（Ｎ１１、Ｐ１１、Ｎ２１、Ｐ２１）のソースが当該ソースフォロアトランジスタ（Ｐ１１、Ｎ１、Ｐ２１、Ｎ２）のゲートに接続されている。

以下、より具体的に本発明による実施例について、図面を参照してさらに詳しく説明する。

図１（ａ）は、実施例１の温度検出回路全体のブロック図である。図１において、温度検出回路は、第１のソースフォロアトランジスタＮ１と、第２のソースフォロアトランジスタＮ２と、定電流回路１６、１７と、差分回路１１を含んで構成される。第１のソースフォロアトランジスタＮ１と第２のソースフォロアトランジスタＮ２は共にＮチャネルＭＯＳトランジスタである。第１、第２のソースフォロアトラジスタＮ１、Ｎ２のゲートはそれぞれ温度検出回路の入力端子ＩＮ１、ＩＮ２に接続される、また、第１、第２のソースフォロアトラジスタＮ１、Ｎ２のドレインは、正の電源ＶＤＤに接続される。さらに、第１、第２のソースフォロアトラジスタＮ１、Ｎ２のソースＶｓ１、Ｖｓ２は、それぞれ定電流回路１６、１７と差分回路１１の差分入力端子に接続されている。すなわち、第１、第２のソースフォロアトランジスタＮ１、Ｎ２は、ドレインが接地され、ゲートに入力される電圧に応じた電圧をソースから出力するようにソースフォロア接続されている。

また、差分回路１１は、第１のソースフォロア回路の出力電圧Ｖｓ１、第２のソースフォロア回路の出力電圧Ｖｓ２の差電圧に応じた電圧を出力端子ＯＵＴから出力する。なお、温度検出回路の入力端子であるＩＮ１、ＩＮ２には、固定電圧が印加される。

次に、温度が変化したときの図１（ａ）の温度検出回路の動作について説明する。まず、前提として、温度が変化したときの一般的なＭＯＳトランジスタの特性の変化について、図１（ｂ）を用いて説明する。

図１（ｂ）に示すように、ＭＯＳトランジスタは、温度が上昇すると、
（１）（絶対温度２００°Ｋ以上、不純物濃度が１８乗オーダー以下の場合において、）チャネルの荷電荷の移動度μが減少し、ソースドレイン間電流Ｉｄｓが減少する方向に働く。
（２）また、（フェルミ準位が０に近づくため）しきい値Ｖｔｈが０に近づき、ソースドレイン間電流Ｉｄｓが増大する方向に働く。

逆に温度が低下すると、
（１）チャネルの荷電荷の移動度μが増大し、ソースドレイン間電流Ｉｄｓが増加する方向に働く。
（２）また、トランジスタのしきい値Ｖｔｈの絶対値が大きくなり、ソースドレイン間電流Ｉｄｓが減少する方向に働く。

すなわち、温度が変化したときのソースドレイン間電流Ｉｄｓの変化からすると、移動度μとトランジスタのしきい値Ｖｔｈの変化は、逆方向に働く。ここで、ＭＯＳトランジスタのソースドレイン間電流Ｉｄｓは、飽和特性領域で、以下の式（１）によって表すことができる。

なお、ここで、ＷはＭＯＳトランジスタのチャネル幅、Ｌはチャネル長、μは移動度、Ｃｏｘは、ゲート酸化膜容量、Ｖｇｓはゲートソース間電圧、Ｖｔｈはしきい値である。さらに上記式（１）を変形すると、以下の式（２）が得られる。

ここで、図１（ａ）において、差分回路１１がＶｓ１からＶｓ２の電圧をそのまま減算して出力する回路だとすると、差分回路１１の出力電圧Ｖｏｕｔは、以下の式（３）で表すことができる。

ここで、Ｉｄｓ_１、Ｉｄｓ_２は、それぞれ第１、第２のソースフォロアトランジスタＮ１、Ｎ２のソースドレイン間電流であり、Ｌ_１、Ｗ_１は第１のソースフォロアトランジスタＮ１のチャネル長とチャネル幅、Ｌ_２、Ｗ_２は第２のソースフォロアトランジスタＮ２のチャネル長とチャネル幅である。Ｉｄｓ_１とＩｄｓ_２はそれぞれ定電流回路１６と１７に流れる定電流Ｉ１とＩ２であるので、定電流回路１６、１７の電流値が温度特性を持たない限り一定である。さらに、式（２）に含まれていたトランジスタのしきい値Ｖｔｈが差分回路１１により相殺されて式（３）からは消えている。したがって、入力電圧Ｖｉｎ１、Ｖｉｎ２が固定だとすると、式（３）から、出力電圧Ｖｏｕｔは、温度が変化すると、移動度μにのみ依存して変化する。ただし、式（３）の右辺における３項と４個が完全に相殺されると、Ｖｏｕｔに温度依存性がなくなってしまうので、Ｌ_１／Ｗ_１とＬ_２／Ｗ_２のサイズ比、又は、定電流回路１６、１７の電流値のいずれかを変え、Ｖｏｕｔに温度依存性が残るようにする必要がある。

すなわち、式（３）に示すとおり、図１（ａ）に示す温度検出回路において、出力電圧
Ｖｏｕｔには、ＭＯＳトランジスタのしきい値Ｖｔｈが含まれていない。よって、トランジスタのしきい値Ｖｔｈのばらつき変動に対して出力電圧Ｖｏｕｔの変動が抑制される。したがって、製造ばらつきの中の大きな要因であるＭＯＳトランジスタのしきい値Ｖｔｈが差分を取ることで相殺され、消えている。これによって、ウェハ全体などの大局的な変動を抑えることができる。なお、温度変化に対する出力電圧Ｖｏｕｔの感度は、２つのトランジスタのトランジスタサイズ比Ｌ／Ｗ、定電流回路の電流値の少なくとも１つを変えることで自由に変えることができる。

図２は、実施例２の温度検出回路の回路ブロック図である。図１の構成とほぼ構成や作用が同一である要素は、実施例１と同一の符号を付し、説明は省略する。図２では、図１の差分回路１１が演算増幅回路で構成した差分回路２１に置き換わっている。また、差分回路２１の出力端子が第２のソースフォロアトランジスタＮ２のゲートに接続されており、外部から与える固定電圧は、第１のソースフォロアトランジスタＮ１のゲートに接続される入力端子ＩＮ１だけになっている。

実施例２の出力電圧Ｖｏｕｔは、以下の式（４）により与えられる。

実施例１では、入力電圧Ｖｉｎ１、Ｖｉｎ２の２つの固定電圧を与えてやる必要があったが、実施例２では、入力電圧Ｖｉｎ１を与えてやるだけでよい。また、実施例１では、正確な温度測定のためには、正確な差分回路１１が必要であったが、実施例２の差分回路２１は入力端子の電位差を無限大に増幅して出力する単純な差動増幅回路でよい。

図３は、実施例３の温度検出回路の構成を示す回路ブロック図である。図３（ａ）は、温度検出回路全体の回路ブロック図、図３（ｂ）と図３（ｃ）は、それぞれ第１のソースフォロア回路１２、第２のソースフォロア回路１３の内部構成を示す回路ブロック図である。実施例３では、実施例１の差分回路１１の内部構成を示している。差分回路１１の内部構成は、基本的に特許文献２に記載されている周知の回路を用いることができる。差分回路１１は、ボルテージフォロア接続された演算増幅回路１８、１９からなるインピーダンス変換回路１４と、減算回路１５により構成される。図３の構成によれば、出力電圧の範囲、温度検出感度は、抵抗Ｒ１〜Ｒ４の値によって自由に変えることができる。

図４は、実施例４の温度検出回路の構成を示す回路ブロック図である。実施例４では、ソースフォロア回路を３段縦続接続している。また、ソースフォロアトランジスタは、ＮチャンネルＭＯＳトランジスタに限られず、ＰチャネルＭＯＳトランジスタを用いることもできる。図４において、各段の出力電圧Ｖｓ１１及びＶｓ２１、Ｖｓ１２及びＶｓ２２、Ｖｓ１及びＶｓ２は、入力電圧Ｖｉｎ１、Ｖｉｎ２にそれぞれ各段のソースフォロア回路のゲートソース間電圧Ｖｇｓが加算されて差分回路１１に入力する。従って、温度特性も各段のゲートソース間電圧Ｖｇｓの温度特性が加算（または減算）されて差分回路１１に入力されることになる。したがって、一段では温度検出感度が十分でない場合も、多段に重ねることにより、温度検出感度が得られる。

図５は、実施例５の温度検出回路の構成を示す回路ブロック図である。図５は、図２に示す実施例２の温度検出回路のソースフォロア回路を３段縦続接続したソースフォロア回路の構成にしている。また、図５では、ソースフォロア回路の各段に定電流を与える回路も具体的に示している。図５では、基準抵抗Ｒ１０によって、トランジスタＮ３１、Ｎ１１１、Ｎ１１３、Ｎ１２１、Ｎ１２３、Ｎ３２、Ｐ３１、Ｐ１１２、Ｐ１２２により構成されるカレントミラー回路に流す電流を決めている。各段の定電流回路の電流値は、カレントミラー回路を構成する上記トランジスタＮ３１、Ｎ１１１、Ｎ１１３、Ｎ１２１、Ｎ１２３、Ｎ３２、Ｐ３１、Ｐ１１２、Ｐ１２２のＷ／Ｌのトランジスタサイズ比によって自由に変えることができる。なお、図５に示す定電流回路の構成は、一例であり、これに限定されず、任意の構成を取ることができる。

図６は、実施例６の温度検出回路の構成を示す回路ブロック図である。実施例６の温度検出回路は、図３に示す実施例３の第１、第２のソースフォロア回路１２、１３を３段縦続接続したソースフォロア回路の構成にしている。上記構成により実施例４と同様に、一段では温度検出感度が十分でない場合も、多段に重ねることにより、十分な温度検出感度が得られる。

以上、各実施例に基づいて、説明したように、本発明による温度検出回路は、ソースフォロア回路の出力電圧の差分を取ることにより、トランジスタの製造バラツキによる出力バラツキを抑えることができる。一般に温度検出回路の精度を上げるためには、温度センサの精度を上げることと、測定系の精度を上げることが必要になるが、本発明によれば、温度センサであるトランジスタのバラツキによる影響を少なくとも抑制することができる。

また、温度検出効率、感度を変えることが容易である。また、実施例４乃至６で説明したように、検出効率を上げるためソースフォロア回路の段数を重ねるのが容易である。上記の温度検出回路はウェハ上にすべてを作成することができ、容易に１チップ化することが可能である。

さらに、温度検出回路を構成するために必要な素子として、Ｐｃｈ、ＮｃｈのＭＯＳＦＥＴ１種類ずつで温度検出回路を構成することができ、特別な回路や温度検出用の特別な素子を用いる必要がない。通常のＭＯＳ半導体集積化回路の製造プロセスにより、本発明の温度検出回路を内蔵した半導体集積回路を製造することができる。

以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
なお、本発明において、さらに下記の形態が可能である。
［形態１］
上記本発明の１つの側面による温度検出回路のとおりである。
［形態２］
前記第１のソースフォロア回路が第１のソースフォロアトランジスタを含み、
前記第２のソースフォロア回路が前記第１のソースフォロアトランジスタと同一導電型で、かつ、トランジスタサイズの異なる第２のソースフォロアトランジスタを含むことを特徴とする形態１記載の温度検出回路。
［形態３］
前記第２の定電流の電流値が前記第１の定電流の電流値と異なる値であることを特徴とする形態１又は２記載の温度検出回路。
［形態４］
前記第１のソースフォロア回路に前記第１の定電流を供給する第１の定電流回路と、
前記第２のソースフォロア回路に前記第２の定電流を供給する第２の定電流回路と、
を含むことを特徴とする形態１乃至３いずれか１記載の温度検出回路。
［形態５］
前記第１のソースフォロア回路の出力電圧と前記第２のソースフォロア回路の出力電圧が等しくなるように、前記差分を取る回路の出力電圧が前記第１又は第２のソースフォロア回路の入力電圧として負帰還接続されていることを特徴とする形態１乃至４いずれか１記載の温度検出回路。
［形態６］
前記差分を取る回路は、
前記第１のソースフォロア回路の電圧出力端子が第１の差動入力端子に接続され、
前記第２のソースフォロア回路の電圧出力端子が第２の差動入力端子に接続され、
出力端子が前記第１又は第２のソースフォロア回路の一方の電圧入力端子に接続されている演算増幅回路を含み、
前記第１又は第２のソースフォロア回路の他方の電圧入力端子が、固定電位に接続されていることを特徴とする形態１乃至５いずれか１記載の温度検出回路。
［形態７］
前記第１のソースフォロア回路と第２のソースフォロア回路の入力電圧には、固定電圧が与えられ、前記差分を取る回路は、第１のソースフォロア回路の出力電圧と第２のソースフォロア回路の出力電圧との差電圧に比例する電圧を出力することを特徴とする形態１乃至３いずれか１記載の温度検出回路。
［形態８］
前記第１のソースフォロア回路、第２のソースフォロア回路がそれぞれ多段に縦続接続されたソースフォロア回路により構成され、多段に接続されたソースフォロア回路の各段には、それぞれ定電流が供給されることを特徴とする形態１乃至７いずれか１記載の温度検出回路。
［形態９］
前記第１のソースフォロア回路、前記第２のソースフォロア回路、前記差分を取る回路が同一半導体基板の上に形成されていることを特徴とする形態１乃至８いずれか１記載の温度検出回路。
［形態１０］
前記第１のソースフォロア回路のソースフォロアトランジスタと、前記第２のソースフォロア回路のソースフォロアトランジスタとが、同一のトランジスタ製造工程で製造されたトランジスタであることを特徴とする形態１乃至９いずれか１記載の温度検出回路。
［形態１１］
上記本発明の他の側面による温度検出回路のとおりである。
［形態１２］
前記第１、第２のソースフォロア回路のソースフォロアトランジスタは、それぞれ初段のソースフォロアトランジスタを除き、前段のソースフォロアトランジスタのソースが当該ソースフォロアトランジスタのゲートに接続されていることを特徴とする形態１１記載の温度検出回路。

１１：差分回路
１２、１３、４２、４３：ソースフォロア回路
４、１４：インピーダンス変換回路
１５：減算回路
１６、１７、１１１、１１２、１２１、１２２：定電流回路
１８、１９、２０：演算増幅回路
２１：差分回路（演算増幅回路）
ＧＮＤ：接地
Ｎ１、Ｎ２、Ｎ１１、Ｎ２１：ＮＭＯＳトランジスタ（ソースフォロアトランジスタ）
Ｎ３１、Ｎ３２、Ｎ１１１、Ｎ１１３、Ｎ１２１、Ｎ１２３：ＮＭＯＳトランジスタ（定電流トランジスタ）
Ｐ１１、Ｐ２１：ＰＭＯＳトランジスタ（ソースフォロアトランジスタ）
Ｐ３１、Ｐ１１２、Ｐ１２２：ＰＭＯＳトランジスタ（定電流トランジスタ）
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ１０：抵抗
ＩＮ１、ＩＮ２：入力端子
ＯＵＴ：出力端子
ＶＤＤ：電源
Ｉ１：定電流回路１６の定電流値
Ｉ２：定電流回路１７の定電流値
Ｉ１１：定電流回路１１１の定電流値
Ｉ１２：定電流回路１１２の定電流値
Ｉ２１：定電流回路１２１の定電流値
Ｉ２２：定電流回路１２２の定電流値
Ｖｉｎ１、Ｖｉｎ２：入力電圧
Ｖｏｕｔ：出力電圧
Ｖｓ１：第１のソースフォロア回路出力電圧
Ｖｓ２：第２のソースフォロア回路出力電圧

Claims

第１の定電流が供給される第１のソースフォロア回路と、
第２の定電流が供給される第２のソースフォロア回路と、
前記第１のソースフォロア回路の出力電圧と前記第２のソースフォロア回路の出力電圧との差分を取る回路と、
を含み、
前記第２の定電流の電流値が前記第１の定電流の電流値と異なる値であり、
前記第１のソースフォロア回路、第２のソースフォロア回路がそれぞれ多段に縦続接続されたソースフォロア回路により構成され、多段に接続されたソースフォロア回路の各段には、それぞれ定電流が供給される温度検出回路。
前記第１のソースフォロア回路が第１のソースフォロアトランジスタを含み、
前記第２のソースフォロア回路が前記第１のソースフォロアトランジスタと同一導電型で、かつ、トランジスタサイズの異なる第２のソースフォロアトランジスタを含む請求項１記載の温度検出回路。
前記第１のソースフォロア回路に前記第１の定電流を供給する第１の定電流回路と、
前記第２のソースフォロア回路に前記第２の定電流を供給する第２の定電流回路と、
を含む請求項１又は２記載の温度検出回路。
前記第１のソースフォロア回路の出力電圧と前記第２のソースフォロア回路の出力電圧が等しくなるように、前記差分を取る回路の出力電圧が前記第１又は第２のソースフォロア回路の入力電圧として負帰還接続されている請求項１乃至３いずれか１項記載の温度検出回路。
前記差分を取る回路は、
前記第１のソースフォロア回路の電圧出力端子が第１の差動入力端子に接続され、
前記第２のソースフォロア回路の電圧出力端子が第２の差動入力端子に接続され、
出力端子が前記第１又は第２のソースフォロア回路の一方の電圧入力端子に接続されている演算増幅回路を含み、
前記第１又は第２のソースフォロア回路の他方の電圧入力端子が、固定電位に接続されている請求項１乃至４いずれか１項記載の温度検出回路。
前記第１のソースフォロア回路と第２のソースフォロア回路の入力電圧には、固定電圧が与えられ、前記差分を取る回路は、第１のソースフォロア回路の出力電圧と第２のソースフォロア回路の出力電圧との差電圧に比例する電圧を出力する請求項１又は２記載の温度検出回路。
前記第１のソースフォロア回路、前記第２のソースフォロア回路、前記差分を取る回路が同一半導体基板の上に形成されている請求項１乃至６いずれか１項記載の温度検出回路。