[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5136532B2 - 高周波スイッチモジュール - Google Patents

高周波スイッチモジュール Download PDF

Info

Publication number
JP5136532B2
JP5136532B2 JP2009225537A JP2009225537A JP5136532B2 JP 5136532 B2 JP5136532 B2 JP 5136532B2 JP 2009225537 A JP2009225537 A JP 2009225537A JP 2009225537 A JP2009225537 A JP 2009225537A JP 5136532 B2 JP5136532 B2 JP 5136532B2
Authority
JP
Japan
Prior art keywords
inductor
switch
ground
switch module
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009225537A
Other languages
English (en)
Other versions
JP2011077723A (ja
Inventor
孝紀 上嶋
永徳 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009225537A priority Critical patent/JP5136532B2/ja
Priority to EP10174201.3A priority patent/EP2302814B1/en
Priority to CN201010290812.6A priority patent/CN102035522B/zh
Priority to US12/889,456 priority patent/US8466733B2/en
Publication of JP2011077723A publication Critical patent/JP2011077723A/ja
Application granted granted Critical
Publication of JP5136532B2 publication Critical patent/JP5136532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463Duplexers
    • H03H7/465Duplexers having variable circuit topology, e.g. including switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0458Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0123Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/17Structural details of sub-circuits of frequency selective networks
    • H03H7/1741Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766Parallel LC in series path

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Electronic Switches (AREA)

Description

この発明は、複数種類の高周波信号を切り替えて送受信する高周波スイッチモジュールに関するものである。
従来、一つのアンテナで、それぞれに個別の周波数帯域からなる複数の通信信号を送受信するための高周波スイッチモジュールが各種考案されている。このような高周波スイッチモジュールには、現在、SPnT型(nは正数)のスイッチICを用いたものが主流である。このスイッチICは、アンテナに接続するアンテナ接続ポートと複数の高周波入出力ポート(送信ポートや受信ポート、さらには送受兼用ポート)とを有し、制御信号により、高周波信号入出力ポートのいずれかとアンテナ接続ポートとを接続するように切替制御を行う。
そして、従来の高周波スイッチモジュールでは、スイッチICとアンテナとのインピーダンス整合を行う整合回路が、スイッチICのアンテナ接続ポートに接続されている。例えば、特許文献1の高周波スイッチモジュールでは、アンテナ接続ポートとアンテナとの間に、π型構造のバンドパスフィルタが接続されている。
このπ型構造のバンドパスフィルタは、スイッチICのアンテナ接続ポートとアンテナとの間に接続されたLC直列共振回路と、当該LC直列共振回路の両端を、それぞれにグランドに接続する二つのLC並列共振回路とを備える。さらに、これらの回路のアンテナ接続ポート側およびアンテナ側にはLC直列共振回路に直列接続するキャパシタを備える。
そして、このようなπ型構造のバンドパスフィルタは、インピーダンス整合回路として機能するだけではなく、ESD保護回路として機能する。
特表2005−505186号公報
ところで、高周波スイッチモジュールで利用されるスイッチICは、内部にFETやキャパシタを備えており、通電されていると、これらに電荷がチャージされる。そして、このように電荷がチャージされている状態で、スイッチング制御(切替制御)を行っても、これらチャージされた電荷が放電されるまで、スイッチの切替制御が完了しない。すなわち、高速で放電を行えなければ、高速なスイッチングは実現できない。
しかしながら、上述の従来の構造の高周波スイッチモジュールでは、アンテナ接続ポートに対して直接にキャパシタが挿入されているため、スイッチIC内にチャージされた電荷が放電されにくく、この放電時間に影響されて、スイッチング切替速度が遅くなってしまう。
したがって、本発明の目的は、スイッチIC内にチャージされた電荷を高速に放電し、高速なスイッチ切替を実現する高周波スイッチモジュールを構成することにある。
の発明は、単一のアンテナに接続される共通端子、および、複数の高周波通信用回路にそれぞれ接続される複数の高周波信号入出力端子を有するスイッチICを備えた高周波スイッチモジュールに関するものである。この高周波スイッチモジュールは、スイッチICの前記共通端子を直接にグランドへ接続する第1インダクタと、複数の高周波信号入力端子の内の少なくとも一つを、直接にグランドへ接続する第2インダクタと、を備えている。この高周波スイッチモジュールは、共通端子側の端部に第1インダクタを設置したスイッチICとアンテナとのインピーダンス整合を行うインピーダンス整合回路をスイッチICの共通端子とアンテナとの間に備えている。インピーダンス整合回路は、アンテナ側に接続される低域通過フィルタと、共振端子側に接続される高域通過フィルタとを組み合わせてなる帯域通過フィルタで構成されている。高域通過フィルタを構成するインダクタに第1インダクタを用いるとともに、アンテナと高域通過フィルタとの間に接続されたインダクタを低域通過フィルタに備え、第2インダクタを備えた高周波信号入力端子には、SAWフィルタが接続され、第2インダクタは前記スイッチICとSAWフィルタとの間に接続された、回路構成を有する。この高周波スイッチモジュールは、スイッチICが実装され、且つインピーダンス整合回路の回路素子が内部電極もしくは実装される電子回路部品により実現される積層回路基板を備える。第1インダクタのグランド側の端部は、積層回路基板に形成されたビアホールのみにより積層回路基板の内層もしくは裏面に形成されたグランド電極へ接続される。積層回路基板のスイッチICが実装される主面側から平面視したとき、第1インダクタと第2インダクタとは重なることなく配置されている。
この構成では、スイッチICの共通端子とグランドとの間には、インダクタのみしか接続されていないので、スイッチICの電荷が共通端子からインダクタを介してグランドへ高速に放電される。これにより、スイッチ切替速度が高速化される。
この構成では、さらに、スイッチICの複数の高周波信号入出力端子に対しても、共通端子と同様な高速放電の構成が実現される。これにより、さらに高速な放電が実現でき、さらに高速なスイッチ切替を実現できる。
この構成では、上述の高速放電用のインダクタを、スイッチICの共通端子へ接続するインピーダンス整合回路内のインダクタにより実現する。これにより、インピーダンス整合回路は、インピーダンス整合機能と、高速放電機能とを同時に実現することができ、個別に回路構成するよりも、高周波スイッチモジュールを小型化できる。
この構成では、インピーダンス整合回路のさらに詳細な構成を示すものである。このよに、低域通過フィルタと高域通過フィルタとを組み合わせることで、それぞれ単体で用いるよりも整合できる周波数帯域を広帯域にすることができる。その上で、高域通過フィルタには、信号ラインとグランドとを接続するインダクタ(シャントインダクタ)が用いられることを利用し、当該シャントインダクタを高速放電用の第1インダクタとして利用している。これにより、広帯域での伝送特性に優れ、且つ高速放電による高速スイッチング制御が可能な高周波スイッチモジュールを実現できる。
この構成では、高速放電用の第1インダクタのグランド側端子が、積層回路基板内の他の回路電極パターンを介することなく、ビアホールのみでグランドへ直接接続されるので、放電時間をさらに高速化できる。
た、この発明の高周波スイッチモジュールでは、第2インダクタの少なくとも一つのグランド側の端部は、積層回路基板に形成されたビアホールのみによりグランド電極へ接続している。
この構成では、上述の第1インダクタと同様に、第2インダクタについてもビアホールのみでグランドへ直接接続されることで、放電時間を高速化できる。
た、この発明の高周波スイッチモジュールでは、第2インダクタの少なくとも一つは、積層回路基板の表面に実装された実装型のインダクタである。
この構成では、第2インダクタを実装型のインダクタにすることで、積層回路基板内に形成されたスイッチICの高周波信号入出力端子側の各回路パターンとのアイソレーションを向上させることができる。
た、この発明の高周波スイッチモジュールでは、第1インダクタは、積層回路基板の表面に実装された実装型のインダクタであり、該実装型の第1インダクタと、実装型の第2インダクタとの間には、高周波スイッチモジュールを構成する他の回路素子が配置されている。
この構成では、第1インダクタを実装型のインダクタとすることで、耐電流性が高いものや所望のインダクタンスとなるものを選びやすく、設計自由度が向上する。さらに、積層回路基板の表面に実装された第1インダクタと第2インダクタとの間に、他の素子を介在することで、スイッチICの共通端子側と高周波信号入出力端子側とのアイソレーションを確保することができる。これにより、アンテナを介して流入する静電気のノイズ等が高周波信号入出力端子側へ漏洩することも防止できる。
た、この発明の高周波スイッチモジュールでは、インピーダンス整合回路は、一方端がグランドへ接続するキャパシタを備える。そして、このキャパシタの対向電極は、積層回路基板に形成された二つのグランド電極により積層方向に沿って挟まれた形状に形成されている。
この構成では、インピーダンス整合回路に用いるキャパシタを、積層回路基板に形成したグランド電極間に挟み込むことで、積層回路基板内に形成された高周波信号入出力端子側の回路パターンとのアイソレーションを確保できる。これにより、インピーダンス整合回路に流入する上述のノイズ等が、積層回路基板内に形成された高周波信号入出力端子側へ漏洩することをさらに防止できる。
この発明によれば、スイッチICとグランドとを直接に接続するインダクタが存在することで、スイッチ切替時にスイッチICにチャージされた電荷を高速に、グランドへ放電することができる。これにより、高速なスイッチ切替制御を行える高周波スイッチモジュールを実現することができる。
第1実施形態に係る高周波スイッチモジュール1の回路図である。 第1実施形態に係る高周波スイッチモジュール1の積層図である。 第2実施形態に係る高周波スイッチモジュール1Aの回路図である。 第2実施形態に係る高周波スイッチモジュール1Aの積層図である。 第3の実施形態に係る高周波スイッチモジュール1Bの回路図である。 第3の実施形態に係る高周波スイッチモジュール1Bの積層図である。 第4の実施形態に係る高周波スイッチモジュール1Cの回路図である。
本発明の第1実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。
図1は、本実施形態の高周波スイッチモジュール1の回路図である。図2は、本実施形態の高周波スイッチモジュール1を構成する積層回路基板の積層図である。
高周波スイッチモジュール1を構成する積層回路基板は、具体的構成は図2を用いて後述するが、概略的には、セラミックあるいは樹脂等の複数の誘電体層を積層してなる積層体によって形成される。そして、積層回路基板は、各誘電体層間となる内層および積層体の天面および底面に所定パターンで電極を形成することで、図1に示すような高周波スイッチモジュール1のスイッチIC10およびインダクタLm1,Lm2,Lm3,Lm4,Ld、キャパシタCm1、SAWフィルタSAW1,SAW2,SAW3,SAW4以外の回路パターンを実現している。
高周波スイッチモジュール1は、複数の外部接続用電極Pを有する。これら複数の外部接続用電極Pは、当該高周波スイッチモジュール1が実装される後段回路の回路基板に実装されるために利用される。なお、以下の説明では、説明の便宜上、高周波スイッチモジュール1としての外部接続用電極Pは「電極」と称し、後述するスイッチIC10の実装用電極PICは「ポート」と称する。
複数の外部接続用電極Pは、アンテナ用外部電極P(ANT0)と、送信用外部電極P(TxLB),P(TxHB)、受信用外部電極P(Rx1),P(Rx2),P(Rx3),P(Rx4)、送受信兼用外部電極P(UM1),P(UM2),P(UM3)と、駆動電圧入力用の駆動電圧入力用外部電極P(Vd)と、制御電圧信号入力用の制御電圧入力用外部電極P(Vc1),P(Vc2),P(Vc3),P(Vc4)とを有する。なお、図1には図示していないが接地用のグランド電極も有する。
まず、高周波スイッチモジュール1におけるスイッチIC10よりもアンテナ側の構成について説明する。
高周波スイッチモジュール1としてアンテナANTに接続するアンテナ用外部電極P(ANT0)には、インピーダンス整合回路20を介して、CMOS構造等からなるスイッチIC10のアンテナ用ポートPIC(ANT0)が接続されている。
インピーダンス整合回路20は、ローパスフィルタ200Lとハイパスフィルタ200Hとがアンテナ用外部電極P(ANT0)とアンテナ用ポートPIC(ANT0)との間に直列接続された構成からなる。この際、ローパスフィルタ200Lがアンテナ用外部電極P(ANT0)側に接続され、ハイパスフィルタ200Hがアンテナ用ポートPIC(ANT0)側に接続される。
ローパスフィルタ200Lは、インダクタLm2とキャパシタACとを備える。インダクタLm2は、一方端がアンテナ用外部電極P(ANT0)に接続され、他方端がハイパスフィルタ200HのキャパシタCm1に接続されている。キャパシタACは、一方端がアンテナ用外部電極P(ANT0)に接続され、他方端がグランドに接続されている。
ハイパスフィルタ200Hは、キャパシタCm1とインダクタLm1(本発明の第1「インダクタ」に相当する。)とを備える。キャパシタCm1は、一方端がローパスフィルタ200LのインダクタLm2に接続され、他方端がスイッチIC10のアンテナ用ポートPIC(ANT0)に接続されている。インダクタLm1は、一方端がアンテナ用ポートPIC(ANT0)に接続され、他方端がグランドに接続されている。
このような構成として、インダクタLm1,Lm2のインダクタンス、キャパシタCm1,ACのキャパシタンスを適宜設定することで、インピーダンス整合回路20は、ローパスフィルタ200Lとハイパスフィルタ200Hとを組み合わせてなるバンドパスフィルタとして機能する。これにより、ローパスフィルタのみやハイパスフィルタのみを用いる場合よりも、広い周波数帯域でのインピーダンス整合が可能になる。例えば、ローパスフィルタのみではGSM850,GSM900の周波数帯域のみのインピーダンス整合となり、ハイパスフィルタのみではGSM1800,GSM1900の周波数帯域のみのインピーダンス整合となっても、これらを組み合わせたバンドパスフィルタとすることで、GSM850,GSM900,GSM1800,GSM1900のすべて周波数帯域をインピーダンス整合することができる。この結果、本発明のように、一つのアンテナに対して四つやより多数の周波数帯域の信号を切り替えて送受信するような高周波スイッチモジュールであって、いずれの周波数帯域での通信を行っても、優れた伝送特性を実現することができる。
また、インダクタLm1により、信号ラインがグランドに接続されているので、アンテナANTから静電気ノイズ等がサージされても、当該インダクタLm1からグランドへ当該サージによる電流が放電されるので、当該インピーダンス整合回路20は、ESD保護デバイスとしても機能し、スイッチIC10の静電破壊を防ぐことができる。
また、インダクタLm1により、スイッチIC10のアンテナ用ポートPIC(ANT0)がグランドに直接接続されるので、スイッチIC10内にチャージされていた静電気を、インダクタLm1を介して高速にグランドへ放電することができる。これにより、高速スイッチングを実現できる。
例えば、同じCMOS構造からなるスイッチICを用いて、当該インダクタLm1のインダクタンスを22nHとし、比較対象の従来回路として当該インダクタLm1とアンテナ用ポートPIC(ANT0)との間にキャパシタンス10pFのキャパシタを挿入した場合、スイッチングスピードが、比較対象の従来回路では81.6μsec.であったのに対して、本願構成の回路では1.2μsec.となる。
このように、本実施形態のインピーダンス整合回路20を用いれば、スイッチICとアンテナとの間の広帯域なインピーダンス整合と、ESD保護と、スイッチICの高速スイッチングを、簡素な構成で実現することができる。
次に、スイッチIC10の構成について説明する。
スイッチIC10は、例えばCMOS構造からなり、平面視して略矩形からなる所謂SP9T型のFETスイッチICである。スイッチIC10は、駆動電圧Vddで駆動し、制御電圧信号Vc1〜Vc4の組み合わせに応じて、本発明の「共通端子」に相当するアンテナ用ポートPIC(ANT0)を、本発明の「高周波信号入出力端子」に相当する通信用ポートPIC(RF1)〜PIC(RF9)のいずれかに選択的に接続する機能を有する。なお、本実施形態では、SP9T型を例にしたが、SPnT型(nは2以上の正数)についても、本発明の構成を適用することができる。
次に、高周波スイッチモジュール1におけるスイッチIC10のアンテナ側と反対側、すなわち「高周波信号入出力端子」側である通信用ポート側の回路構成について説明する。
高周波スイッチモジュール1としての送信用外部電極P(TxLB)には、ローパスフィルタ30Aを介して、スイッチIC10の通信用ポートPIC(RF1)が接続されている。
ローパスフィルタ30Aは、インダクタGLt1,GLt2、およびキャパシタGCu1,GCu2,GCu3,GCc1,GCc2を有する。
インダクタGLt1,GLt2は、送信用外部電極P(TxLB)と通信用ポートPIC(RF1)との間に直列接続されている。インダクタGLt1にはキャパシタGCc1が並列接続され、インダクタGLt2にはキャパシタGCc2が並列接続されている。インダクタGLt1の通信用ポートPIC(RF1)側とグランドとの間には、キャパシタGCu1が接続されている。インダクタGLt1,GLt2の接続点とグランドとの間には、キャパシタGCu2が接続されている。インダクタGLt2の送信用外部電極P(TxLB)側とグランドとの間には、キャパシタGCu3が接続されている。
これらローパスフィルタ30Aを構成する各インダクタ及びキャパシタの素子値は、送信用外部電極P(TxLB)から入力される送信信号の周波数帯域を通過帯域とし、当該送信信号の高調波帯域を減衰する特性となるように設定されている。例えば、GSM850やGSM900の送信信号の周波数帯域を通過帯域とし、これらの2倍高調波や3倍高調波の帯域を減衰帯域とするように設定されている。
高周波スイッチモジュール1としての送信用外部電極P(TxHB)には、ローパスフィルタ30Bを介して、スイッチIC10の通信用ポートPIC(RF2)が接続されている。
ローパスフィルタ30Bは、インダクタDLt1,DLt2、およびキャパシタDCu2,DCu3,DCc1を有する。
インダクタDLt1,DLt2は、送信用外部電極P(TxHB)と通信用ポートPIC(RF2)との間に直列接続されている。インダクタDLt1にはキャパシタDCc1が並列接続されている。インダクタDLt1,DLt2の接続点とグランドとの間には、キャパシタDCu2が接続されている。インダクタDLt2の送信用外部電極P(TxHB)側とグランドとの間には、キャパシタDCu3が接続されている。
これらローパスフィルタ30Bを構成する各インダクタ及びキャパシタの素子値は、送信用外部電極P(TxHB)から入力される送信信号の周波数帯域を通過帯域し、当該送信信号の高調波帯域を減衰する特性となるように設定されている。例えば、GSM1800やGSM1900の送信信号の周波数帯域を通過帯域とし、これらの2倍高調波や3倍高調波の帯域を減衰帯域とするように設定されている。
高周波スイッチモジュール1としての受信用外部電極P(Rx1)には、SAWフィルタSAW1を介して、スイッチIC10の通信用ポートPIC(RF3)が接続されている。このSAWフィルタSAW1は、第1受信周波数帯域を通過帯域とするフィルタであり、例えば、GSM850通信の受信信号の周波数帯域を通過帯域とするように設定されている。
高周波スイッチモジュール1としての受信用外部電極P(Rx2)には、SAWフィルタSAW2を介して、スイッチIC10の通信用ポートPIC(RF4)が接続されている。このSAWフィルタSAW2は、第2受信周波数帯域を通過帯域とするフィルタであり、例えば、GSM900通信の受信信号の周波数帯域を通過帯域とするように設定されている。
高周波スイッチモジュール1としての受信用外部電極P(Rx3)には、SAWフィルタSAW3を介して、スイッチIC10の通信用ポートPIC(RF5)が接続されている。このSAWフィルタSAW3は、第3の受信周波数帯域を通過帯域とするフィルタであり、例えば、GSM1800通信の受信信号の周波数帯域を通過帯域とするように設定されている。さらに、このスイッチIC10の通信用ポートPIC(RF5)は、インダクタLm3(本発明の「第2インダクタ」に相当する。)によりグランドに接続されている。このように、通信用ポートPIC(RF5)がインダクタLm3によりグランドに直接接続されていることで、上述のアンテナ用ポートPIC(ANT0)側のインダクタLm1と同様に、スイッチ切替時に、スイッチIC10内にチャージされていた静電気を、インダクタLm3を介して高速にグランドへ放電することができる。これにより、さらに高速なスイッチングを実現することができる。
高周波スイッチモジュール1としての受信用外部電極P(Rx4)には、SAWフィルタSAW4を介して、スイッチIC10の通信用ポートPIC(RF6)が接続されている。このSAWフィルタSAW4は、第4の受信周波数帯域を通過帯域とするフィルタであり、例えば、GSM1900通信の受信信号の周波数帯域を通過帯域とするように設定されている。さらに、このスイッチIC10の通信用ポートPIC(RF6)は、インダクタLm4(本発明の「第2インダクタ」に相当する。)によりグランドに接続されている。このように、通信用ポートPIC(RF6)がインダクタLm4によりグランドに直接接続されていることで、上述のアンテナ用ポートPIC(ANT0)側のインダクタLm1や通信用ポートPIC(RF5)のインダクタLm3と同様に、スイッチ切替時に、スイッチIC10内にチャージされていた静電気を、インダクタLm4を介して高速にグランドへ放電することができる。これにより、さらに高速なスイッチングを実現することができる。
高周波スイッチモジュール1としての送受信兼用外部電極P(UM1),P(UM2),P(UM3)には、スイッチIC10の通信用ポートPIC(RF7),PIC(RF8),PIC(RF9)がそれぞれ接続されている。
高周波スイッチモジュール1としての駆動電圧入力用外部電極P(Vd)には、チョークコイルであるインダクタLdを介してスイッチIC10の駆動電圧入力用ポートPIC(Vd)が接続されている。
高周波スイッチモジュール1としての制御電圧入力用外部電極P(Vc1),P(Vc2),P(Vc3),P(Vc4)には、スイッチIC10の制御電圧入力用ポートPIC(Vc1),PIC(Vc2),PIC(Vc3),PIC(Vc4)がそれぞれ接続されている。
次に、高周波スイッチモジュール1を構成する積層回路基板の積層構成について、図2を参照して、より具体的に説明する。
高周波スイッチモジュール1を形成する積層回路基板は、ローパスフィルタ30A,30Bを内部電極パターンで実現するとともに、これらローパスフィルタ30A,30Bと、積層回路基板の表面に実装されたその他の回路素子と、高周波スイッチモジュール1としての各外部接続用電極PおよびスイッチIC10の各ポートPICとを接続する回路パターンを、内部電極パターンや天面および底面の電極で実現する。
積層回路基板は21層の誘電体層が積層された構造からなる。なお、図2は、積層回路基板の天面の層を第1層として、底面側にむかって層番号が増加し、積層回路基板の底面の層を第21層とする積層図であり、以下ではこの層番号に準じて説明する。また、図2において、各層で記載されている○印は、導電性のビアホールを示し、当該ビアホールにより積層方向に列ぶ各層の電極間の導電性が確保されている。
積層回路基板の天面に対応する第1層の天面側には、実装ランド群が形成されており、実装部品であるスイッチIC10、インダクタLm1,Lm2,Lm3,Lm4,Ld、キャパシタCm1、SAWフィルタSAW1,SAW2,SAW3,SAW4が所定の位置関係で実装されている。ここで、インダクタLm1やインダクタLm3,Lm4を実装部品とすることで、積層回路基板内に形成した電極パターンによるインダクタよりも、耐電流性が高く、素子値が選びやすいものとなるので、スイッチ切替時の静電気放電による電流が流れるインダクタに対する選択自由度を向上することができる。
また、インダクタLm3,Lm4をインダクタLm1に対して離間して配置するとともに、インダクタLm3,Lm4とインダクタLm1との間に、他の素子を介在させて配置している。同様に、インダクタLm3,Lm4をインダクタLm2に対して離間して配置するとともに、インダクタLm3,Lm4とインダクタLm2との間に、他の素子を介在させて配置している。このような構成とすることで、スイッチIC10のアンテナ用ポート側に接続されたインダクタLm1,Lm2と、通信用ポート側に接続されたインダクタLm3,Lm4とが電磁界結合せず、スイッチIC10のアンテナ用ポート側と通信用ポート側とのアイソレーションを高めることができる。
さらには、インダクタLm1とインダクタLm2とを離間して、間に他の素子を介在させることで、これらのインダクタLm1,Lm2間の電磁界結合も防止できる。これにより、スイッチ切替時にインダクタLm1に電流が流れても、インダクタLm2に相互誘導が起こらず、これによるインピーダンス整合回路20内でのノイズの発生を防止できる。
第2層、第3層、第4層、および第5層には各種引き回し用の電極パターンが形成されている。
第6層にはグランド電極GNDが形成されており、第7層には引き回し用の電極パターンが形成され、第8層にはグランド電極GNDが平面視した略全面に亘り形成されている。この第8層のグランド電極GNDは、キャパシタGCu1,GCu3の対向電極としても機能している。
第9層にはキャパシタGCu1,GCu2の対向電極が形成されている。第10層にはビアホールのみが形成されている。
第11層、第12層、第13層にはインダクタGLt1,GLt2,DLt1,DLt2を構成する電極パターンが形成されており、第14層にはインダクタGLt1,GLt2を構成する電極パターンが形成されている。
第15層、第16層、第17層にはビアホールのみが形成されている。
第18層にはキャパシタGCc1,GCc2,DCc1の対向電極が形成されるとともに、グランド電極GNDが形成されている。この第18層のグランド電極GNDは、キャパシタACの対向電極としても機能している。
第19層にはキャパシタGCu2,GCu3,DCu2,DCu3,ACの対向電極が形成されている。キャパシタGCu2の対向電極は、キャパシタGCc1,GCc2の対向電極としても機能し、キャパシタDCu2の対向電極は、キャパシタDCc1の対向電極としても機能する。
第20層にはグランド電極GNDが平面視した略全面に形成されている。この第20層のグランド電極GNDは、キャパシタGCu2,DCu2,DCu3,ACの対向電極としても機能している。ここで、第18層、第19層、および第20層に示すように、第19層のキャパシタACの対向電極を、第18層および第20層のグランド電極GNDで積層方向に沿って挟み込む構造とすることで、当該キャパシタACが他の素子と結合することを防止できる。これにより、積層回路基板内に形成されたスイッチIC10の通信用ポート側の各回路パターンとのアイソレーションを確保できる。これにより、インピーダンス整合回路に流入するアンテナからのノイズ等が、積層回路基板内に形成されたスイッチIC10の通信用ポート側の各回路へ漏洩することを防止できる。
積層回路基板の底面に相当する第21層の底面側には、側辺に沿って、上述の各外部接続用電極Pが形成されており、これらの外部接続用電極Pの配置パターンの中央には、グランド電極GNDが形成されている。また、この際、アンテナ用外部電極P(ANT0)と、受信用外部電極P(Rx1),P(Rx2),P(Rx3),P(Rx4)とは、底面の対向する側辺に配置されており、これらの間でのアイソレーションが確保されている。また、アンテナ用外部電極P(ANT0)は、側辺に沿って隣り合う電極がグランド電極GNDとなっており、他の各外部接続用電極Pとのアイソレーションが確保されている。
以上のような構成とすることで、伝送特性が優れ、ESD保護機能を有し、且つスイッチ切替速度が高速な高周波スイッチモジュールを、小型に形成することができる。
次に、第2実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。
図3は本実施形態の高周波スイッチモジュール1Aの回路図である。
図4は本実施形態の高周波スイッチモジュール1Aを形成する積層回路基板の積層図である。
高周波スイッチモジュール1Aを構成する積層回路基板は、具体的構成は図4を用いて後述するが、概略的には、セラミックあるいは樹脂等の複数の誘電体層を積層してなる積層体によって形成される。そして、積層回路基板は、各誘電体層間となる内層および積層体の天面および底面に所定パターンで電極を形成することで、図1に示すような高周波スイッチモジュール1のスイッチIC10AおよびインダクタLm1、SAWフィルタSAW12,SAW34以外の回路パターンを実現している。
高周波スイッチモジュール1Aは、複数の外部接続用電極Pを有する。複数の外部接続用電極Pは、アンテナ用外部電極P(ANT0)と、送信用外部電極P(TxLB),P(TxHB)、受信用外部電極P(Rx1),P(Rx2),P(Rx3),P(Rx4)、送受信兼用外部電極P(UM1),P(UM2)と、駆動電圧入力用の駆動電圧入力用外部電極P(Vd)と、制御電圧信号入力用の制御電圧入力用外部電極P(Vc1),P(Vc2),P(Vc3)とを有する。なお、図1には図示していないが接地用のグランド電極も有する。また、受信用外部電極P(Rx1),P(Rx2),P(Rx3),P(Rx4)は、それぞれが一対の電極により構成される平衡型の電極で形成されている。
まず、高周波スイッチモジュール1AにおけるスイッチIC10Aよりもアンテナ側の構成について説明する。
高周波スイッチモジュール1AとしてアンテナANTに接続するアンテナ用外部電極P(ANT0)には、インピーダンス整合回路20Aを介してスイッチIC10Aのアンテナ用ポートPIC(ANT0)が接続されている。
インピーダンス整合回路20Aは、インダクタLm1,Lm2、キャパシタACからなる。インダクタLm2は、アンテナ用外部電極P(ANT0)とアンテナ用ポートPIC(ANT0)との間に直列接続されている。インダクタLm1は、一方端がアンテナ用ポートPIC(ANT0)に接続され、他方端がグランドに接続されている。キャパシタACは、一方端がアンテナ用外部電極P(ANT0)に接続され、他方端がグランドに接続されている。このような構造であっても、上述の第1実施形態のインピーダンス整合回路20と同様の作用効果を得ることができる。
次に、スイッチIC10Aの構成について説明する。
スイッチIC10Aは、例えばCMOS構造からなり、平面視して略矩形からなる所謂SP6T型のFETスイッチICである。スイッチIC10Aは、駆動電圧Vddで駆動し、制御電圧信号Vc1〜Vc3の組み合わせに応じて、本発明の「共通端子」に相当するアンテナ用ポートPIC(ANT0)を、本発明の「高周波信号入出力端子」に相当する通信用ポートPIC(RF1)〜PIC(RF6)のいずれかに選択的に接続する機能を有する。
次に、高周波スイッチモジュール1AにおけるスイッチIC10Aのアンテナ側と反対側、すなわち「高周波信号入出力端子」側である通信用ポート側の回路構成について説明する。なお、送信系の回路については、ローパスフィルタ30AのキャパシタGCu3が省略されただけで、他の構成は第1実施形態と同じであるので、説明は省略する。
高周波スイッチモジュール1Aとしての受信用外部電極P(Rx1)と受信用外部電極P(Rx2)には、SAWフィルタSAW12を介して、スイッチIC10の通信用ポートPIC(RF3)が接続されている。このSAWフィルタSAW12は、第1受信周波数帯域および第2受信周波数帯域を通過帯域とするフィルタであり、例えば、GSM850通信の受信信号の周波数帯域とGSM900通信の受信信号の周波数帯域とを通過帯域とするように設定されている。そして、SAWフィルタSAW12は、第1受信周波数帯域の信号(GSM850通信の受信信号)が受信用外部電極P(Rx1)へ出力され、第2受信周波数帯域の信号(GSM900通信の受信信号)が受信用外部電極P(Rx2)へ出力されるように接続されている。
さらに、このスイッチIC10Aの通信用ポートPIC(RF3)は、インダクタLm3によりグランドに接続されている。
高周波スイッチモジュール1Aとしての受信用外部電極P(Rx3)と受信用外部電極P(Rx4)には、SAWフィルタSAW34を介して、スイッチIC10の通信用ポートPIC(RF4)が接続されている。このSAWフィルタSAW34は、第3の受信周波数帯域および第4の受信周波数帯域を通過帯域とするフィルタであり、例えば、GSM1800通信の受信信号の周波数帯域とGSM1900通信の受信信号の周波数帯域とを通過帯域とするように設定されている。そして、SAWフィルタSAW34は、第3の受信周波数帯域の信号(GSM1800通信の受信信号)が受信用外部電極P(Rx3)へ出力され、第4の受信周波数帯域の信号(GSM1900通信の受信信号)が受信用外部電極P(Rx4)へ出力されるように接続されている。
さらに、このスイッチIC10Aの通信用ポートPIC(RF4)は、インダクタLm4によりグランドに接続されている。
このような受信系の構造であっても、上述の第1実施形態の受信系と同様の作用効果を得ることができる。
高周波スイッチモジュール1Aとしての送受信兼用外部電極P(UM1),P(UM2)には、スイッチIC10の通信用ポートPIC(RF5),PIC(RF6)がそれぞれ接続されている。
高周波スイッチモジュール1Aとしての駆動電圧入力用外部電極P(Vd)には、スイッチIC10Aの駆動電圧入力用ポートPIC(Vd)が接続されている。
高周波スイッチモジュール1Aとしての制御電圧入力用外部電極P(Vc1),P(Vc2),P(Vc3)には、スイッチIC10の制御電圧入力用ポートPIC(Vc1),PIC(Vc2),PIC(Vc3)がそれぞれ接続されている。
次に、高周波スイッチモジュール1Aを構成する積層回路基板の積層構成について、図4を参照して、より具体的に説明する。
高周波スイッチモジュール1Aを形成する積層回路基板は、ローパスフィルタ30A,30B、インピーダンス整合回路20AのインダクタLm2およびキャパシタAC、インダクタLm3,Lm4を内部電極パターンで実現し、その他の回路素子を積層回路基板の表面に実装されたその他の回路素子で実現し、これら回路素子を接続する回路パターンや、高周波スイッチモジュール1Aとしての各外部接続用電極PおよびスイッチIC10Aの各ポートPICとを接続する回路パターンを、内部電極パターンや天面および底面の電極で実現する。
積層回路基板は17層の誘電体層が積層された構造からなる。なお、図4は、積層回路基板の天面の層を第1層として、底面側にむかって層番号が増加し、積層回路基板の底面の層を第17層とする積層図であり、以下ではこの層番号に準じて説明する。また、図4においても、各層で記載されている○印は、導電性のビアホールを示し、当該ビアホールにより積層方向に列ぶ各層の電極間の導電性が確保されている。
積層回路基板の天面に対応する第1層の天面側には、実装ランド群が形成されており、実装部品であるスイッチIC10A、インダクタLm1、SAWフィルタSAW12,SAW34が所定の位置関係で実装されている。
第2層、第3層には各種引き回し用の電極パターンが形成されている。
第4層にはグランド電極GNDが平面視した略全面に亘り形成されている。この第4層のグランド電極GNDは、キャパシタGCu1の対向電極としても機能している。
第5層にはキャパシタGCu1の対向電極が形成されている。第6層にはビアホールのみが形成されている。
第7層、第8層、第9層にはインダクタGLt1,GLt2,DLt1,DLt2,Lm2,Lm3,Lm4を構成する電極パターンが形成されており、第10層にはインダクタGLt1,GLt2,Lm2,Lm3,Lm4を構成する電極パターンが形成されている。
第11層、第12層にはビアホールのみが形成されている。第13層にはグランド電極GNDが形成されている。この第13層のグランド電極GNDは、キャパシタACの対向電極としても機能している。また、第13層のグランド電極GNDは、積層回路基板を平面視して(積層方向へ沿って見て)、インダクタLm2と重なり合う位置に形成されている。これにより、インダクタLm2と容量結合してキャパシタンスを発生させることで、インピーダンス整合回路20Aの整合の微調整に利用することもできる。
第14層にはキャパシタGCc1,GCc2,DCc1の対向電極が形成されている。
第15層にはキャパシタGCu2,DCu2,DCu3,ACの対向電極が形成されている。キャパシタGCu2の対向電極は、キャパシタGCc1,GCc2の対向電極としても機能し、キャパシタDCu2の対向電極は、キャパシタDCc1の対向電極としても機能する。ここで、第13層、第15層、および第16層に示すように、第15層のキャパシタACの対向電極を、第13層および第16層のグランド電極GNDで積層方向に沿って挟み込む構造とすることで、第1実施形態と同様に、当該キャパシタACが他の素子と結合することを防止できる。
積層回路基板の底面に相当する第17層の底面側には、側辺に沿って、上述の各外部接続用電極Pが形成されており、これらの外部接続用電極Pの配置パターンの中央には、グランド電極GNDが形成されている。また、この際、アンテナ用外部電極P(ANT0)と、受信用外部電極P(Rx1),P(Rx2),P(Rx3),P(Rx4)とは、底面の対向する側辺に配置されており、これらの間でのアイソレーションが確保されている。
以上のような構成であっても、第1実施形態の高周波スイッチモジュール1と同様に、伝送特性が優れ、ESD保護機能を有し、且つスイッチ切替速度が高速な高周波スイッチモジュールを、小型に形成することができる。
次に、第3の実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。
図5は本実施形態の高周波スイッチモジュール1Bの回路図である。
図6は本実施形態の高周波スイッチモジュール1Bを形成する積層回路基板の積層図である。
本実施形態の高周波スイッチモジュール1Bは、第1実施形態に示した高周波スイッチモジュール1に対して、インピーダンス整合回路20Bの構成および、スイッチIC10の受信系の通信用ポートPIC(RF3)〜PIC(RF6)側の回路構成が異なるものであり、他の回路構成は同じである。したがって、回路構成が同じ箇所は説明を省略する。
インピーダンス整合回路20Bは、第2実施形態に示したインピーダンス整合回路20Aと同じ回路構成であり、インダクタLm1,Lm2、キャパシタACからなる。インダクタLm2は、アンテナ用外部電極P(ANT0)とアンテナ用ポートPIC(ANT0)との間に直列接続されている。インダクタLm1は、一方端がアンテナ用ポートPIC(ANT0)に接続され、他方端がグランドに接続されている。キャパシタACは、一方端がアンテナ用外部電極P(ANT0)に接続され、他方端がグランドに接続されている。このような構造であっても、上述の第1実施形態のインピーダンス整合回路20や第2実施形態のインピーダンス整合回路20Aと同様の作用効果を得ることができる。
高周波スイッチモジュール1Bとしての受信用外部電極P(Rx1)には、スイッチIC10の通信用ポートPIC(RF3)が直接接続されており、受信用外部電極P(Rx2)には、スイッチIC10の通信用ポートPIC(RF4)が直接接続されている。また、受信用外部電極P(Rx3)には、スイッチIC10の通信用ポートPIC(RF5)が直接接続されており、受信用外部電極P(Rx4)には、スイッチIC10の通信用ポートPIC(RF6)が直接接続されている。このような構成とすれば、受信系の回路を、後段の回路基板で実現することになるが、高周波スイッチモジュールを、より小型化することができる。さらに、受信系の回路構成を、当該高周波スイッチモジュール1Bを実装する電子機器の回路基板の設計者が、自由に設計することができる。
次に、高周波スイッチモジュール1Bを構成する積層回路基板の積層構成について、図6を参照して、より具体的に説明する。
高周波スイッチモジュール1Bを形成する積層回路基板は、ローパスフィルタ30A,30B、インピーダンス整合回路20AのキャパシタACを内部電極パターンで実現し、その他の回路素子を積層回路基板の表面に実装されたその他の回路素子で実現し、これら回路素子を接続する回路パターンや、高周波スイッチモジュール1Bとしての各外部接続用電極PおよびスイッチIC10の各ポートPICとを接続する回路パターンを、内部電極パターンや天面および底面の電極で実現する。
積層回路基板は24層の誘電体層が積層された構造からなる。なお、図6は、積層回路基板の天面の層を第1層として、底面側にむかって層番号が増加し、積層回路基板の底面の層を第24層とする積層図であり、以下ではこの層番号に準じて説明する。また、図6においても、各層で記載されている○印は、導電性のビアホールを示し、当該ビアホールにより積層方向に列ぶ各層の電極間の導電性が確保されている。
積層回路基板の天面に対応する第1層の天面側には、実装ランド群が形成されており、実装部品であるスイッチIC10、インダクタLm1,Lm2が所定の位置関係で実装されている。
第2層、第3層、第4層、および第5層には各種引き回し用の電極パターンが形成されている。
第6層にはグランド電極GNDが形成されている。この第6層のグランド電極GNDは、キャパシタACの対向電極としても機能している。第7層にはキャパシタACの対向電極が、第6層のグランド電極GNDと、積層回路基板を平面視して重なり合う位置に形成されている。第8層にはグランド電極GNDが、第7層のキャパシタACの対向電極の形成領域を含むように、略全面に亘り形成されている。この第8層のグランド電極GNDは、キャパシタACの対向電極として機能するとともに、第9層との関係からキャパシタGCu1,GCu3,DCu1の対向電極としても機能している。
ここで、第6層、第7層、および第8層に示すように、第7層のキャパシタACの対向電極を、第6層および第8層のグランド電極GNDで積層方向に沿って挟み込む構造とすることで、第1実施形態や第2実施形態と同様に、当該キャパシタACが他の素子と結合することを防止できる。さらに、本実施形態の構成では、第7層にキャパシタACの対向電極しか形成していないので、層内において、キャパシタACが他の素子へ結合することも防止できる。
第9層にはキャパシタGCu1,GCu3,DCu1の対向電極が形成されている。第10層、第11層にはビアホールのみが形成されている。
第12層、第13層、第14層、第15層および第16層にはインダクタGLt1,GLt2,DLt1,DLt2を構成する電極パターンが形成されており、第17層にはインダクタDLt2を構成する電極パターンが形成されている。第18層にはビアホールのみが形成されている。
第20層にはキャパシタGCc1,GCc2の対向電極が形成されている。第21層にはキャパシタGCu2,DCu2の対向電極が形成されている。第21層のキャパシタGCu2の対向電極はキャパシタGCc1,GCc2の対向電極としても機能し、第21層のキャパシタDCu2の対向電極はキャパシタDCc1の対向電極としても機能している。
第22層にはグランド電極GNDが形成されており、当該グランド電極GNDは、キャパシタGCu2,DCu2の対向電極としても機能している。第23層にはグランド電極GNDが積層回路基板を平面視して(積層方向へ沿って見て)、略全面に形成されている。
積層回路基板の底面に相当する第24層の底面側には、側辺に沿って、上述の各外部接続用電極Pが形成されており、これらの外部接続用電極Pの配置パターンの中央には、グランド電極GNDが形成されている。
このような構成であっても、上述の第1実施形態や第2実施形態で示したスイッチICからアンテナ側の回路で解決できる各種の課題を解決することができる。
次に、第4の実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。
図7は本実施形態の高周波スイッチモジュール1Cの回路図である。
本実施形態の高周波スイッチモジュール1Cは、第1実施形態に示した高周波スイッチモジュール1に対して、インピーダンス整合回路20Cの回路構成が異なり、他の回路構成は同じである。したがって、以下ではインピーダンス整合回路20Cについてのみ説明する。
インピーダンス整合回路20Cは、インダクタLm1,Lm2、キャパシタCm1,ACからなる。
キャパシタCm1とインダクタLm2は、アンテナ用外部電極P(ANT0)とアンテナ用ポートPIC(ANT0)との間に直列接続されている。この際、キャパシタCm1とインダクタLm2は、アンテナ用ポートPIC(ANT0)すなわちスイッチIC10にインダクタLm2が接続するように、配置されている。
インダクタLm1は、一方端がインダクタLm2とキャパシタCm1との接続点に接続され、他方端がグランドに接続されている。キャパシタACは、一方端がアンテナ用外部電極P(ANT0)に接続され、他方端がグランドに接続されている。
このような構造の場合であっても、スイッチIC10のアンテナ用ポートPIC(ANT0)は、インダクタLm1,Lm2の直列回路すなわちインダクタのみを介して、グランドへ接続される。これにより、上述の第1実施形態のインピーダンス整合回路20や第2実施形態のインピーダンス整合回路20Aと同様の作用効果を得ることができる。
なお、上述の各実施形態に示した高周波スイッチモジュールの構成は、一例を示すものであり、基本的な回路構成として、スイッチICのアンテナ用ポートPIC(ANT0)がインダクタのみを介してグランドへ接続される構造であればよい。さらには、このインダクタをスイッチICのアンテナ接続ポートに接続するインピーダンス整合回路内のインダクタで実現するものであればよい。
1,1A,1B,1C−高周波スイッチモジュール、10,10A−スイッチIC、20,20A,20B,20C−インピーダンス整合回路、30A,30B−ローパスフィルタ

Claims (5)

  1. 単一のアンテナに接続される共通端子、および、複数の高周波通信用回路にそれぞれ接続される複数の高周波信号入出力端子を有するスイッチICを備えた高周波スイッチモジュールであって、
    前記スイッチICの前記共通端子を直接にグランドへ接続する第1インダクタと、
    前記複数の高周波信号入力端子の内の少なくとも一つを、直接にグランドへ接続する第2インダクタと、を備え、
    前記共通端子側の端部に前記第1インダクタを設置した前記スイッチICと前記アンテナとのインピーダンス整合を行うインピーダンス整合回路を前記スイッチICの前記共通端子と、前記アンテナとの間に備え、
    前記インピーダンス整合回路は、前記アンテナ側に接続される低域通過フィルタと、前記共振端子側に接続される高域通過フィルタとを組み合わせてなる帯域通過フィルタで構成され、
    前記高域通過フィルタを構成するインダクタに前記第1インダクタを用いるとともに、
    前記アンテナと前記高域通過フィルタとの間に接続されたインダクタを前記低域通過フィルタに備え
    前記第2インダクタを備えた高周波信号入力端子には、SAWフィルタが接続され、前記第2インダクタは前記スイッチICと前記SAWフィルタとの間に接続された、回路構成を有し、
    前記スイッチICが実装され、且つ前記インピーダンス整合回路の回路素子が内部電極もしくは実装される電子回路部品により実現される積層回路基板を備え、
    前記第1インダクタのグランド側の端部は、前記積層回路基板に形成されたビアホールのみにより前記積層回路基板の内層もしくは裏面に形成されたグランド電極へ接続され、
    前記積層回路基板の前記スイッチICが実装される主面側から平面視したとき、前記第1インダクタと前記第2インダクタとは重なることなく配置されている、高周波スイッチモジュール。
  2. 前記第2インダクタの少なくとも一つのグランド側の端部は、前記積層回路基板に形成されたビアホールのみにより前記グランド電極へ接続する、請求項1に記載の高周波スイッチモジュール。
  3. 前記第2インダクタの少なくとも一つは、前記積層回路基板の表面に実装された実装型のインダクタである、請求項2に記載の高周波スイッチモジュール。
  4. 前記第1インダクタは、前記積層回路基板の表面に実装された実装型のインダクタであり、該実装型の第1インダクタと、前記実装型の第2インダクタとの間には、高周波スイッチモジュールを構成する他の回路素子が配置されている、請求項3に記載の高周波スイッチモジュール。
  5. 前記インピーダンス整合回路は、一方端がグランドへ接続するキャパシタを備え、
    該キャパシタの対向電極は、前記積層回路基板に形成された二つのグランド電極により積層方向に沿って挟まれた形状に形成されている、請求項1〜請求項4のいずれかに記載の高周波スイッチモジュール。
JP2009225537A 2009-09-29 2009-09-29 高周波スイッチモジュール Active JP5136532B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009225537A JP5136532B2 (ja) 2009-09-29 2009-09-29 高周波スイッチモジュール
EP10174201.3A EP2302814B1 (en) 2009-09-29 2010-08-26 High-frequency switch module
CN201010290812.6A CN102035522B (zh) 2009-09-29 2010-09-16 高频开关模块
US12/889,456 US8466733B2 (en) 2009-09-29 2010-09-24 High-frequency switch module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225537A JP5136532B2 (ja) 2009-09-29 2009-09-29 高周波スイッチモジュール

Publications (2)

Publication Number Publication Date
JP2011077723A JP2011077723A (ja) 2011-04-14
JP5136532B2 true JP5136532B2 (ja) 2013-02-06

Family

ID=43414181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225537A Active JP5136532B2 (ja) 2009-09-29 2009-09-29 高周波スイッチモジュール

Country Status (3)

Country Link
US (1) US8466733B2 (ja)
EP (1) EP2302814B1 (ja)
JP (1) JP5136532B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135486B2 (en) 2015-06-03 2018-11-20 Murata Manufacturing Co., Ltd. High-frequency front-end circuit
US10498387B2 (en) 2015-06-03 2019-12-03 Murata Manufacturing Co., Ltd. High-frequency front-end circuit

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201102143D0 (en) * 2011-02-08 2011-03-23 Cambridge Silicon Radio Ltd A receiver
JP5304811B2 (ja) 2011-02-14 2013-10-02 株式会社村田製作所 高周波モジュール
JP5790771B2 (ja) * 2011-09-26 2015-10-07 株式会社村田製作所 高周波モジュール
CN102420634A (zh) * 2011-12-07 2012-04-18 捷开通讯科技(上海)有限公司 无线通信收发系统
WO2013125362A1 (ja) 2012-02-21 2013-08-29 株式会社村田製作所 高周波スイッチモジュール
JP5783186B2 (ja) 2013-01-21 2015-09-24 株式会社村田製作所 積層基板モジュール
JP5751265B2 (ja) 2013-02-06 2015-07-22 株式会社村田製作所 高周波モジュール
WO2014129015A1 (ja) * 2013-02-22 2014-08-28 株式会社村田製作所 高周波モジュール
WO2015019722A1 (ja) 2013-08-06 2015-02-12 株式会社村田製作所 高周波モジュール
JP6571381B2 (ja) * 2014-05-12 2019-09-04 ローム株式会社 無線通信モジュール
JP6278925B2 (ja) * 2015-04-24 2018-02-14 三菱電機株式会社 マルチポートスイッチ
KR101867792B1 (ko) * 2015-06-24 2018-06-15 가부시키가이샤 무라타 세이사쿠쇼 멀티플렉서, 송신 장치, 수신 장치, 고주파 프론트엔드 회로, 통신 장치, 및 멀티플렉서의 임피던스 정합 방법
CN108604908A (zh) * 2016-02-05 2018-09-28 株式会社村田制作所 高频模块
US10742026B2 (en) * 2018-02-07 2020-08-11 International Business Machines Corporation Electrostatic protection device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2978553B2 (ja) * 1990-10-29 1999-11-15 ティーディーケイ株式会社 コンデンサブロック
JP3487692B2 (ja) * 1995-10-02 2004-01-19 富士通株式会社 分波器
JPH09181641A (ja) 1995-12-22 1997-07-11 Sharp Corp 高周波スイッチ
JP2001189677A (ja) * 1999-12-28 2001-07-10 Murata Mfg Co Ltd 高周波回路部品および通信装置
WO2003015301A1 (en) 2001-08-10 2003-02-20 Hitachi Metals, Ltd. Bypass filter, multi-band antenna switch circuit, and layered module composite part and communication device using them
JP4224802B2 (ja) 2002-03-18 2009-02-18 日立金属株式会社 ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール並びに通信装置
JP2005505186A (ja) 2001-09-28 2005-02-17 エプコス アクチエンゲゼルシャフト 回路装置、該回路装置を有するスイッチングモジュール、および該スイッチングモジュールの使用方法
JP2003124702A (ja) * 2001-10-12 2003-04-25 Murata Mfg Co Ltd 高周波複合部品
JP2004253953A (ja) * 2003-02-19 2004-09-09 Hitachi Metals Ltd アンテナスイッチ回路及びこれを用いたアンテナスイッチモジュール並びに通信装置
US7149496B2 (en) * 2003-03-27 2006-12-12 Kyocera Corporation High-frequency module and radio communication apparatus
JP4123435B2 (ja) * 2003-10-14 2008-07-23 富士通メディアデバイス株式会社 高周波スイッチモジュール
JP4775686B2 (ja) * 2004-02-24 2011-09-21 日立金属株式会社 積層ローパスフィルタ及びそれを用いた高周波スイッチモジュール
EP1583254B1 (en) 2004-03-30 2009-06-17 TDK Corporation Diplexer and matching circuit
CA2586448A1 (en) 2004-11-05 2006-05-18 Qualcomm Incorporated A frequency agile transceiver for use in a multi-band handheld communications device
US20070085754A1 (en) * 2005-10-18 2007-04-19 Nokia Corporation RF front-end architecture for a separate non-50 ohm antenna system
TW200924276A (en) * 2007-11-28 2009-06-01 Murata Manufacturing Co Low-voltage control high-frequency switch and composite high frequency component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135486B2 (en) 2015-06-03 2018-11-20 Murata Manufacturing Co., Ltd. High-frequency front-end circuit
US10498387B2 (en) 2015-06-03 2019-12-03 Murata Manufacturing Co., Ltd. High-frequency front-end circuit

Also Published As

Publication number Publication date
EP2302814B1 (en) 2018-08-01
EP2302814A2 (en) 2011-03-30
EP2302814A3 (en) 2012-08-15
JP2011077723A (ja) 2011-04-14
US20110234295A1 (en) 2011-09-29
CN102035522A (zh) 2011-04-27
US8466733B2 (en) 2013-06-18

Similar Documents

Publication Publication Date Title
JP5136532B2 (ja) 高周波スイッチモジュール
EP2662985B1 (en) High-frequency module
KR101798092B1 (ko) 고주파 모듈 및 통신 장치
JP5625453B2 (ja) 高周波スイッチモジュール
KR101404535B1 (ko) 분기 회로, 고주파 회로 및 고주파 모듈
JP6194897B2 (ja) 高周波スイッチモジュール
JP5316544B2 (ja) 高周波回路、高周波部品、及びマルチバンド通信装置
JP5418516B2 (ja) 分波回路、高周波回路、高周波部品、及び通信装置
US8805299B2 (en) High-frequency module
US9065506B2 (en) High-frequency switch module
US9077439B2 (en) High-frequency module
US8467740B2 (en) High-frequency module
JP2002118486A (ja) 高周波複合スイッチモジュール
US8831535B2 (en) High-frequency module
US11075658B2 (en) Multilayer substrate, filter, multiplexer, radio-frequency front-end circuit, and communication device
JP2005064779A (ja) ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置
JP5790852B2 (ja) 高周波スイッチモジュール
US12149217B2 (en) Transmission/reception module
US20230018236A1 (en) Transmission/reception module
JP2013219409A (ja) 高周波モジュール
JP2008048450A (ja) 高周波モジュール
CN102035522B (zh) 高频开关模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Ref document number: 5136532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3