[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5132077B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5132077B2
JP5132077B2 JP2006114614A JP2006114614A JP5132077B2 JP 5132077 B2 JP5132077 B2 JP 5132077B2 JP 2006114614 A JP2006114614 A JP 2006114614A JP 2006114614 A JP2006114614 A JP 2006114614A JP 5132077 B2 JP5132077 B2 JP 5132077B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
insulating film
well layer
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006114614A
Other languages
English (en)
Other versions
JP2007287985A (ja
Inventor
崇 廣島
一智 五嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006114614A priority Critical patent/JP5132077B2/ja
Priority to TW096112812A priority patent/TWI332711B/zh
Priority to US11/785,254 priority patent/US7633139B2/en
Priority to KR1020070037380A priority patent/KR100872272B1/ko
Priority to CN2007100961649A priority patent/CN101060122B/zh
Publication of JP2007287985A publication Critical patent/JP2007287985A/ja
Application granted granted Critical
Publication of JP5132077B2 publication Critical patent/JP5132077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0783—Lateral bipolar transistors in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に寄生電流を防止するダイオードに関するものである。
従来より半導体基板上にダイオード素子を設けることが一般的に行われている。ダイオードは、単純な抵抗としてあるいは一定電圧を得るための定電圧回路の一部として等幅広く用いられている。
半導体基板に設けられた従来のダイオード素子について図面を参照しながら説明する。図１０は従来のダイオード素子を示す平面図であり、図１１はそのＸ−Ｘ線に沿った断面図である。なお、図１０においては、図１１に係るアノード配線１０４及びカソード配線１０５の図示を省略する。
Ｐ型半導体基板１００内にＮ型不純物から成るＮウェル層１０１が形成されている。そして、Ｐ型半導体基板１００とＮウェル層１０１の境界、及びＮウェル層１０１の所定領域上にはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法による素子分離絶縁膜１０２ａ，１０２ｂが環状に形成されている。
また、素子分離絶縁膜１０２ａで囲まれたＮウェル層１０１上にはＰ型不純物から成るＰ＋層１０３が形成されている。Ｐ＋層１０３はアノード配線１０４を介してアノード電極Ａｎｏｄｅと接続され、ダイオード素子のアノード領域として用いられている。
また、素子分離絶縁膜１０２ａと素子分離絶縁膜１０２ｂの間に挟まれたＮウェル層１０１上にはＮ型不純物から成るコンタクト用のＮ＋層１０５が形成されている。Ｎ＋層１０５はカソード配線１０６を介してカソード電極Ｃａｔｈｏｄｅと接続され、ダイオード素子のカソード領域として用いられている。
また、素子分離絶縁膜１０２ｂの外側の半導体基板１００の表面上にはＰ型不純物から成るＰ＋層１０７が形成されている。半導体基板１００はＰ＋層１０７を介して接地されている。
上述した技術に関連する技術は、例えば以下の特許文献に記載されている。
特開２００２−１９８４３６号公報
しかしながら、上述したダイオード素子に順方向電圧を印加して電流を流すと図１１に示すようにＰ＋層１０３がエミッタ領域，Ｎウェル層１０１がベース領域，Ｐ型半導体基板１００がコレクタ領域として縦型の寄生バイポーラトランジスタ１１０がオンし、半導体基板１００に漏れ電流が流れてしまうという問題があった。そして、この問題によって低消費電流を実現できないことや、所望の集積回路（例えば、定電圧回路）を実現できないこと等の様々な問題が生じていた。
そこで、本発明は半導体基板への漏れ電流を低減し、順方向電流能力を向上させるダイオード素子を有する半導体装置を提供することを目的とする。
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体基板上にダイオード素子を備えた半導体装置であって、前記半導体基板上に形成され、前記ダイオード素子のカソード電極と接続された第１導電型のウェル層と、前記ダイオード素子のアノード電極と接続され、前記ウェル層内に形成された第２導電型の第１の不純物層と、前記ダイオード素子のカソード電極と接続され、前記ウェル層内に前記第１の不純物層と離間して形成された第２導電型の第２の不純物層とを備え、前記第１の不純物層，前記ウェル層，及び前記第２の不純物層とで横型バイポーラトランジスタを構成したことを特徴とする。
また、本発明の半導体装置は、前記第１の不純物層と前記第２の不純物層との間の前記ウェル層上に絶縁膜を介して電極層が形成されていることを特徴とする。
また、本発明の半導体装置は、前記第１の不純物層と前記第２の不純物層との間の前記ウェル層上に素子分離絶縁膜を備えることを特徴とする。
また、本発明の半導体装置は、前記ウェル層がレトログレード型のウェル層であることを特徴とする。なお、ここでいうレトログレード型とはその表面側から基板の深さ方向に濃度が高くなっていることである。
本発明の半導体装置では、横型バイポーラトランジスタを新たに設けた構造をしている。かかる構造によれば、縦型の寄生バイポーラトランジスタによって基板側に流れる電流を低減し、アノードからカソードへの電流効率を飛躍的に向上させることが可能となる。
次に、本発明の第１の実施形態について図面を参照しながら説明する。図１は第１の実施形態に係るダイオード素子を有する半導体装置の構造を示す平面図であり、図２はそのＹ−Ｙ線に沿った断面図である。なお、図１においては図２に係るアノード配線８とカソード配線１２の図示を省略する。
Ｐ型半導体基板１内にＮ型不純物から成るＮウェル層２が例えば１μｍの深さで形成されている。Ｎウェル層２はＰ型半導体基板１の主面にＮ型不純物として例えばリン（Ｐ）イオンを加速電圧１０００ＫｅＶ，注入量５×１０１２／ｃｍ２の条件、加速電圧４５０ＫｅＶ，注入量５×１０１２／ｃｍ２の条件、加速電圧１６０ＫｅＶ，注入量４．５×１０１２／ｃｍ２の条件という各条件ごとにイオン注入を行い、深さ方向で濃度を変えている。つまり、本実施形態のＮウェル層２は基板の表面側よりも深い部分の方が濃度が高くなっているいわゆるレトログレード型のウェル層である。なお、本実施形態では数回に分けてイオン注入を行っているが一度のイオン注入によってＮウェル層を形成してもよく、またレトログレード型でなくてもよい。
また、これらのイオン注入後、しきい値（Ｖｔ）調整用のイオン注入を行うこともできる。しきい値調整用のイオン注入は、例えばヒ素（Ａｓ）イオンを加速電圧６０ＫｅＶ，注入量２．３×１０１２／ｃｍ２の条件で行う。
そして、Ｎウェル層２の所定領域上，Ｐ型半導体基板１とＮウェル層２との境界，及びＮウェル層２の外側の半導体基板１表面上には素子分離絶縁膜３ａ，３ｂ，３ｃ（例えば、シリコン酸化膜）がそれぞれ環状に形成されている。素子分離絶縁膜３ａ，３ｂ，３ｃは公知のＬＯＣＯＳ法やＳＴＩ法によって形成される。なお、ＳＴＩ法はＬＯＣＯＳ法に比べて分離幅を狭くでき、また分離深さを深くできるので、半導体装置の高集積化や分離能力の向上を図る観点からはＳＴＩ法を用いることが好ましい。以後、素子分離絶縁膜３ａを第１の素子分離絶縁膜、素子分離絶縁膜３ｂを第２の素子分離絶縁膜、３ｃを第３の素子分離絶縁膜と称する。
第１の素子分離絶縁膜３ａで囲まれたＮウェル層２上にはＰ型不純物から成る第１のＰ＋層４と、この第１のＰ＋層４と離間して形成された第２のＰ＋層５が形成されている。離間距離は例えば約０．３μｍである。第１及び第２のＰ＋層４，５は例えば後述する電極層１０もしくは電極層１０の側壁に形成されたサイドウォール１１をマスクとして用い、Ｐ型不純物としてボロン（Ｂ）イオンを加速電圧１０ＫｅＶ，注入量５×１０１５／ｃｍ２の条件でイオン注入することで形成される。
また、第１及び第２のＰ＋層４，５と隣接して低濃度のＰ−層６，７がそれぞれ形成され、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が形成されている。これらＰ−層６，７は後述する電極層１０をマスクとして用い、Ｐ型不純物として二フッ化ボロン（ＢＦ２）イオンを加速電圧１０ＫｅＶ，注入量７×１０１３／ｃｍ２の条件でイオン注入することで形成される。なお、ＬＤＤ構造を形成しない場合、当該イオン注入は不要である。
第１のＰ＋層４はアノード配線８を介してアノード電極（Ａｎｏｄｅ）と電気的に接続され、アノード領域として用いられている。また、本実施形態においては第１のＰ＋層４がＮウェル層２上に島状に形成されている。
そして、第２のＰ＋層５は第１のＰ＋層４と離間し、第１のＰ＋層４を囲うようにして環状に形成されている。また、第２のＰ＋層５はカソード配線１２を介してカソード電極（Ｃａｔｈｏｄｅ）と接続されている。
また、第１のＰ＋層４と第２のＰ＋層５との間のＮウェル層２上にはシリコン酸化膜等のゲート絶縁膜９が形成され、当該ゲート絶縁膜９を介して例えばポリシリコン層等から成る電極層１０が第１のＰ＋層４を囲うようにして環状に形成されている。また、電極層１０の側壁にはサイドウォール１１が形成されている。このサイドウォール１１は例えばＣＶＤ法によりシリコン酸化膜やシリコン窒化膜を堆積し、当該膜をエッチバックすることで形成することができる。
また、電極層１０はカソード配線１２を介してカソード電極（Ｃａｔｈｏｄｅ）と接続されている。なお、電極層１０の幅は上述した第１のＰ＋層４と第２のＰ＋層５の離間距離とほぼ同じであり例えば０．３μｍである。
このように本実施形態では第１のＰ＋層４をエミッタ領域、Ｎウェル層２をベース領域、第２のＰ＋層をコレクタ領域とする横型バイポーラトランジスタ５０が形成されている。なお、当該ベース領域はさらに詳しく言えば、Ｎウェル層２であって第１のＰ＋層４と第２のＰ＋層５の間の領域である。
また、第１の素子分離絶縁膜３ａと第２の素子分離絶縁膜３ｂの間に挟まれたＮウェル層２表面にはＮ型不純物から成るコンタクト用のＮ＋層１３が形成されている。このＮ＋層１３はＮ型不純物として例えばヒ素（Ａｓ）イオンを加速電圧５０ＫｅＶ，注入量６×１０１５／ｃｍ２の条件でイオン注入することによって形成される。Ｎ＋層１３はカソード配線１２を介してカソード電極と接続されている。このように本実施形態では、第１のＰ＋層４とＮ層（Ｎウェル層２及びＮ＋層１３）とでＰＮ接合によってダイオードが形成されている。
また、第２の素子分離絶縁膜３ｂと第３の素子分離絶縁膜３ｃとの間における半導体基板１表面にはＰ型不純物から成る第３のＰ＋層１４が形成されている。半導体基板１は第３のＰ＋層１４を介して接地されている。なお、Ｐ＋層１４は第１及び第２のＰ＋層４，５と同一工程で形成することができる。
このように第１の実施形態では、横型ＰＮＰバイポーラトランジスタを利用したダイオード素子が形成されている。
次に、第１の実施形態に係る半導体装置の構造（以下、第１構造と称する）の電流効率について具体例を挙げて説明する。ここで、電流効率＝カソード出力電流（アンペア）÷アノード入力電流（アンペア）×１００である。また、電流損失＝（アノード入力電流−カソード出力電流）÷アノード入力電流×１００である。また、以下の測定結果のグラフの横軸における１．Ｅ−０ｎ［Ａ］は、１×１０−ｎ［Ａ］を意味する。また、電流効率の測定はＡｇｉｌｅｎｔ ４１５６Ｃ（アジレント・テクノロジー（株））を用いて行った。
図３において、四角（■）のプロットを結んだ線は、第１構造において電極層１０の幅（ゲート幅＝ＧＬ）が０．３μｍの場合の第１構造であって、各アノード入力電流を流した場合の電流効率を示したものである。また、丸（●）のプロットを結んだ線は図１０及び図１１で示した従来構造の電流効率を示している。
この図から明らかのよう今回測定した全ての範囲（アノード入力電流が１×１０−８〜１×１０−１［Ａ］）において、第１構造の方が従来構造に比して電流効率が高いことが判る。特に１×１０−４［Ａ］よりも低い範囲では、従来構造の電流効率が約２０％であるのに対して、第１構造ではほぼ１００％に近く、第１構造の電流効率が飛躍的に高い。
このように、従来構造に比して電流効率が飛躍的に上昇するのは第１構造に形成された横型バイポーラトランジスタ５０によるものであると考えられる。つまり、図２に示すように、第１構造における横型バイポーラトランジスタ５０の作用によって、寄生バイポーラトランジスタ６０の作用は抑えられ、Ｐ型半導体基板１側に従来流れていた漏れ電流をカソード側へと流すことが可能である。
次に、電極層１０の幅を変えた場合についての測定結果を示し、電流効率と横型バイポーラトランジスタ５０のゲート幅（ＧＬ）との関係を説明する。図４は第１構造における電極層１０の幅（ＧＬ）の長さを０．２８μｍ、０．３０μｍ、０．３４μｍ、０．５４μｍ、０．７４μｍのそれぞれの値にした場合の電流効率と、従来構造の電流効率とを示している。そして、図４（ｂ）は図４（ａ）の領域Ｒにおける部分拡大図である。
図４（ａ），（ｂ）から明らかなように、電極層１０の幅（ＧＬ）を短くすればするほど、横型バイポーラトランジスタ５０の電流増幅率を向上させ、より大きなアノード入力電流に対しても高い電流効率を維持できることが判る。従って、電流効率を上げる観点から、横型バイポーラトランジスタ５０のゲート幅をできるだけ短くすることが好ましい。
なお、図３，４（ａ）（ｂ）に示すように第１構造においてアノード入力電流を大きくしていくと１×１０−４（Ａ）を超えてから電流効率が徐々に減少し、さらに大きくしていくと電流効率が徐々に上昇していく。また、従来構造ではアノード入力電流を１×１０−４を超えた範囲で徐々に電流効率が上昇している。これらの現象の詳細なメカニズムについては不明である。
次に、電極層をカソード配線に接続した場合（以下、カソード接続）と、アノード配線に接続した場合（以下、アノード接続）のそれぞれの電流効率について説明する。図５（ａ）は上記第１構造と同様の構成の電極層をカソード接続した場合の電流効率（Ａ）及び電流損失（Ｂ）を示し、図５（ｂ）はそれと同じ装置の電極層をアノード接続した場合の電流効率（Ｃ）及び電流損失（Ｄ）を示している。
これらの測定結果から、カソード接続の方がアノード接続よりも電流効率が高いことが判る。アノード接続の方が電流効率が低いのは、アノード接続すると電極層下が蓄積状態となって電子が集まり、横型バイポーラトランジスタ５０の電流増幅率（ｈＦＥ）が低くなるためカソード接続よりも電流効率が落ちていると考えられる。そのため、電流効率を上げる観点からは、電極層を本実施形態のようにカソード接続することが好ましい。なお、いずれの接続の場合も従来構造と比べると電流効率は高かった。
また、電流効率を上げる観点から、Ｎウェル層２の濃度を表面側から深さ方向に高くなるようなレトログレード型に構成することが好ましいと考えられる。かかる構成によれば、基板表面側は深い箇所に比して電流増幅率が高くなる。そのため、横型バイポーラトランジスタ５０の電流増幅率を向上させ、逆に寄生バイポーラトランジスタ６０の電流増幅率を抑制することができると考えられるからである。
次に、本発明の第２の実施形態について図面を参照しながら説明する。図６は第２の実施形態に係るダイオード素子を有する半導体装置の構造（以下、第２構造と称する）を示す平面図であり、図７はそのＺ−Ｚ線に沿った断面図である。なお、第１の実施形態と同様の構成については同一符号を用い、その説明を省略する。なお、図示は省略するが、必要に応じて第１及び第２のＰ＋層４，５内に第１の実施形態のＰ−層６，７と同様に低濃度のイオン注入を行う。
横型バイポーラトランジスタを設けた構成は第１の実施形態と同様であるが、第２の実施形態では、図６及び図７に示すように素子分離絶縁膜２０によって第１のＰ＋層４と第２のＰ＋層５を分離し、当該素子分離絶縁膜２０の下方を介して横型ＰＮＰバイポーラトランジスタ７０を構成した点が特徴である。
素子分離絶縁膜２０は公知のＬＯＣＯＳ法やＳＴＩ法によって形成されるが、分離幅を短くし当該横型ＰＮＰバイポーラトランジスタの電流駆動能力を上げる観点からＳＴＩ法による絶縁膜（トレンチ絶縁膜）の方が好ましい。素子分離絶縁膜２０の膜厚は例えば０．３μｍであり、その幅は例えば０．３μｍである。
このように第２構造においては、素子分離絶縁膜２０が第１のＰ＋層４と第２のＰ＋層５との間に配置された横型ＰＮＰバイポーラトランジスタを利用したダイオード素子が形成されている。
次に、第２構造の電流効率について具体例を挙げて説明する。図８において、バツ（×）のプロットを結んだ線は、素子分離絶縁膜２０の幅が０．３μｍの場合の第２構造であって、各アノード入力電流を流した場合の電流効率を示したものである。また、マル（●）のプロットを結んだ線は図１０及び図１１で示した従来構造の電流効率を示している。
この図から明らかのよう測定した全ての範囲（アノード入力電流が１×１０−８〜１×１０−１［Ａ］）において、第２構造の方が従来構造に比して電流効率が約２０パーセント程高いことが判る。
なお、図８に示すように第２構造においてアノード入力電流を大きくしていくと１×１０−４［Ａ］を超える付近から電流効率が徐々に上昇していく。また、従来構造ではアノード入力電流を１×１０−４［Ａ］を超えた範囲で徐々に電流効率が上昇している。これらの現象の詳細なメカニズムについては不明であるが、１×１０−１［Ａ］よりも高い範囲においても第２構造の方が従来構造よりも電流効率が高いことが予測される。
また、第２構造は第１のＰ＋層４と第２のＰ＋層５との間に素子分離絶縁膜２０が形成されているため、第１構造に比して耐圧の効果が高い。従って、アノード（第１のＰ＋層４）側に図２で示したゲート絶縁膜９の耐圧以上の電圧が印加されるのであれば、第２構造が好ましい。
このように横型バイポーラトランジスタを第１及び第２の実施形態のように設けることで縦型の寄生バイポーラトランジスタによる寄生電流を低減させ、順方向電流能力を向上させることができる。従って、このような半導体装置を用いることで低消費電流を実現し、所望の特性をもった集積回路を実現することが可能となる。
また、本発明は上記実施形態に限定されることはなくその要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。
例えば、上記実施形態では第１のＰ＋層４がＮウェル層２上に一つの島状に形成されていたが、図９に示すように二つの島状に形成され（第１のＰ＋層３０）、それぞれの第１のＰ＋層３０を囲むように電極層３１が形成されていてもよく、様々なデザインが可能である。また、第１の実施形態ではサイドウォール１１を設けＬＤＤ構造を有していたが、同一半導体基板上に形成される他の素子に応じてサイドウォール１１やＬＤＤ構造を形成させなくてもよい。また、上記実施形態ではＰ型半導体基板から成る半導体装置について説明したが、Ｎ型半導体基板から成る半導体装置に本発明を適用するものであってもよい。
本発明の第１の実施形態に係る半導体装置を説明する平面図である。 本発明の第１の実施形態に係る半導体装置を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の電流効率を説明するグラフである。 本発明の第１の実施形態に係る半導体装置の電流効率を説明するグラフである。 本発明の第１の実施形態に係る半導体装置の電流効率を説明するグラフである。 本発明の第２の実施形態に係る半導体装置を説明する平面図である。 本発明の第２の実施形態に係る半導体装置を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の電流効率を示すグラフである。 本発明の他の実施形態の半導体装置を説明する断面図である。 従来の半導体装置を説明する平面図である。 従来の半導体装置を説明する断面図である。
符号の説明
１ Ｐ型半導体基板 ２ Ｎウェル層 ３ａ 第１の素子分離絶縁膜
３ｂ 第２の素子分離絶縁膜 ３ｃ 第３の素子分離絶縁膜 ４ 第１のＰ＋層
５ 第２のＰ＋層 ６ Ｐ−層 ７ Ｐ−層 ８ アノード配線
９ ゲート絶縁膜 １０ 電極層 １１ サイドウォール
１２ カソード配線 １３ Ｎ＋層 １４ 第３のＰ＋層
２０ 素子分離絶縁膜 ３０ 第１のＰ＋層 ３１ 電極層
５０ 横型バイポーラトランジスタ ６０ 寄生バイポーラトランジスタ
７０ 横型バイポーラトランジスタ １００ Ｐ型半導体基板
１０１ Ｎウェル層 １０２ａ〜１０２ｃ 素子分離絶縁膜
１０３ 第１のＰ＋層 １０４ アノード配線 １０５ Ｎ＋層
１０６ カソード配線 １１０ 寄生バイポーラトランジスタ
Ａｎｏｄｅ アノード電極 Ｃａｔｈｏｄｅ カソード電極

Claims (4)

  1. 第２導電型の半導体基板上にダイオード素子を備えた半導体装置であって、
    前記半導体基板の表面に形成された第１導電型のウエル層と、
    前記ウエル層の表面に絶縁膜を介して形成された環状の電極層と、
    前記環状の電極層に囲まれた前記ウエル層の表面に該電極層とセルフアラインして形成された第２導電型の第１の不純物層と、
    前記環状の電極層の外側の前記ウエル層の表面に該電極層とセルフアラインして形成された第２導電型の第２の不純物層と、
    前記第１の不純物層と接続されたアノード電極と、
    前記第２の不純物層、前記ウエル層及び前記電極層と接続され、前記第１の不純物層を取り囲んで形成されたカソード電極と、を備え、
    前記第１の不純物層、前記ウエル層、及び前記第２の不純物層とで横型バイポーラトランジスタを構成したことを特徴とする半導体装置。
  2. 前記第２の不純物層に取り囲まれ、該第２の不純物層と隣接する前記第１の不純物層が複数からなることを特徴とする請求項１に記載の半導体装置。
  3. 前記ウエル層に形成された第１導電型の第３の不純物層を備え、前記第３の不純物層が前記カソード電極と接続されたことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記ウエル層はレトログレード型のウエル層であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
JP2006114614A 2006-04-18 2006-04-18 半導体装置 Active JP5132077B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006114614A JP5132077B2 (ja) 2006-04-18 2006-04-18 半導体装置
TW096112812A TWI332711B (en) 2006-04-18 2007-04-12 Semicondutor device
US11/785,254 US7633139B2 (en) 2006-04-18 2007-04-16 Semiconductor diode device with lateral transistor
KR1020070037380A KR100872272B1 (ko) 2006-04-18 2007-04-17 반도체 장치
CN2007100961649A CN101060122B (zh) 2006-04-18 2007-04-18 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006114614A JP5132077B2 (ja) 2006-04-18 2006-04-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2007287985A JP2007287985A (ja) 2007-11-01
JP5132077B2 true JP5132077B2 (ja) 2013-01-30

Family

ID=38604061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006114614A Active JP5132077B2 (ja) 2006-04-18 2006-04-18 半導体装置

Country Status (5)

Country Link
US (1) US7633139B2 (ja)
JP (1) JP5132077B2 (ja)
KR (1) KR100872272B1 (ja)
CN (1) CN101060122B (ja)
TW (1) TWI332711B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829405B2 (en) * 2007-12-28 2010-11-09 Texas Instruments Incorporated Lateral bipolar transistor with compensated well regions
CN101958320B (zh) * 2009-07-15 2012-06-13 奕力科技股份有限公司 半导体装置
US8476736B2 (en) * 2011-02-18 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage diodes
JP5845804B2 (ja) * 2011-10-26 2016-01-20 ソニー株式会社 半導体デバイス
JP5938242B2 (ja) * 2012-03-16 2016-06-22 株式会社豊田中央研究所 ダイオード
US9548295B2 (en) * 2012-09-25 2017-01-17 Infineon Technologies Ag System and method for an integrated circuit having transistor segments
US9716016B2 (en) * 2012-12-20 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge (ESD) clamp
JP2016025155A (ja) * 2014-07-17 2016-02-08 株式会社東芝 半導体装置
CN105609500B (zh) * 2016-01-28 2018-10-12 嘉兴爱禾电子有限公司 一种共极集成二极管
CN110880502B (zh) * 2018-09-05 2022-10-14 无锡华润上华科技有限公司 半导体结构及电机驱动装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117507A (en) * 1976-06-22 1978-09-26 Sgs-Ates Componeti Elettronici S.P.A. Diode formed in integrated-circuit structure
JPS63205946A (ja) 1987-02-23 1988-08-25 Matsushita Electronics Corp 半導体装置
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
US5272371A (en) * 1991-11-19 1993-12-21 Sgs-Thomson Microelectronics, Inc. Electrostatic discharge protection structure
JP3158738B2 (ja) * 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
JPH0669429A (ja) * 1992-08-20 1994-03-11 Fujitsu Ltd 半導体回路
JP3210438B2 (ja) 1992-08-28 2001-09-17 シチズン時計株式会社 データキャリアの集積回路
JPH06151900A (ja) * 1992-11-05 1994-05-31 Sanyo Electric Co Ltd 半導体装置
JPH07202225A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置
JPH08330439A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH09120995A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0969616A (ja) * 1995-08-31 1997-03-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4144901B2 (ja) * 1996-11-07 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置
JP3519226B2 (ja) * 1996-12-16 2004-04-12 富士電機デバイステクノロジー株式会社 半導体装置
JPH11307786A (ja) * 1998-04-27 1999-11-05 Citizen Watch Co Ltd 半導体ダイオード
JP2000022508A (ja) * 1998-07-06 2000-01-21 Mitsubishi Electric Corp 半導体装置
JP3386042B2 (ja) * 2000-08-02 2003-03-10 日本電気株式会社 半導体装置
JP2002198436A (ja) * 2000-12-25 2002-07-12 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
TW511270B (en) * 2001-10-18 2002-11-21 Vanguard Int Semiconduct Corp Diode structure having high electrostatic discharge protection capability and its electrostatic discharge protection circuit design
JP2003179226A (ja) * 2001-12-13 2003-06-27 Rohm Co Ltd 半導体集積回路装置
KR100800252B1 (ko) * 2002-03-05 2008-02-01 매그나칩 반도체 유한회사 씨모스 공정을 이용한 다이오드 소자의 제조 방법
US6639284B1 (en) * 2002-10-25 2003-10-28 Texas Instruments Incorporated Compensated-well electrostatic discharge protection structure
KR101006508B1 (ko) * 2003-07-23 2011-01-07 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置

Also Published As

Publication number Publication date
CN101060122B (zh) 2012-05-30
CN101060122A (zh) 2007-10-24
US7633139B2 (en) 2009-12-15
US20070241426A1 (en) 2007-10-18
TWI332711B (en) 2010-11-01
KR20070103311A (ko) 2007-10-23
TW200742096A (en) 2007-11-01
JP2007287985A (ja) 2007-11-01
KR100872272B1 (ko) 2008-12-05

Similar Documents

Publication Publication Date Title
JP5132077B2 (ja) 半導体装置
US20190189737A1 (en) Semiconductor device and method for manufacturing same
US7981783B2 (en) Semiconductor device and method for fabricating the same
US7022560B2 (en) Method to manufacture high voltage MOS transistor by ion implantation
US20030038307A1 (en) Lateral high-breakdown-voltage transistor
JP2011119344A (ja) 半導体装置及びその製造方法
US10916624B2 (en) Semiconductor integrated circuit and method of manufacturing the same
JP5432750B2 (ja) 半導体装置及び半導体装置の製造方法
US9117872B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2014203851A (ja) 半導体装置及びその製造方法
US20110186907A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10910493B2 (en) Semiconductor device and method of manufacturing the same
JP2010062315A (ja) 半導体装置
JP2008526039A (ja) 基板電圧に対する耐性を更に有するｓｏｉ装置
US9087708B2 (en) IC with floating buried layer ring for isolation of embedded islands
US9947783B2 (en) P-channel DEMOS device
JP2012238741A (ja) 半導体装置及びその製造方法
US10418479B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006310770A (ja) 高耐圧半導体装置及びその製造方法
US9608109B1 (en) N-channel demos device
US11417761B1 (en) Transistor structure and method for fabricating the same
JP4150704B2 (ja) 横型短チャネルｄｍｏｓ
JPWO2006082618A1 (ja) 半導体装置およびその製造方法
JP7422547B2 (ja) 半導体装置
JP2012243784A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5132077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250