JP5118188B2 - アクティブマトリクス型表示装置 - Google Patents

Description

本発明は、アクティブマトリクス方式の表示装置、特に液晶、有機ＥＬ（エレクトロルミネッセンス）を用いた表示装置に関し、詳しくは時間的に重み付けられたサブフレーム期間における２値あるいは多値の電圧レベルの組み合わせにより多階調表示を行う表示装置に関するものである。

電池駆動による小型の携帯機器に用いられる表示装置には、より少ない消費電力が要求されている。そのような要求を満たす表示デバイスの代表格として、液晶や有機ＥＬ（エレクトロルミネッセンス）が知られている。これらの表示素子を用いたアクティブマトリクス方式の表示装置、典型的には３端子の薄膜トランジスタ（ＴＦＴ）をスイッチング素子とする表示装置では、アナログの電圧あるいは電流によって画素の輝度を制御し階調表示を行うのが一般的である。例えば、液晶の場合はアナログの電圧を印加することによって、有機ＥＬの場合はアナログの電流を流すことによって表示素子の輝度を変化させ階調表示している。

従来のアクティブマトリクス液晶パネルの構成を図１０に示し、その階調表示方法を説明する。１０１はアクティブマトリクス方式の液晶パネルであり、信号線Ｓ１〜Ｓｎと、これと直交する走査線Ｇ１〜Ｇｍと、その交点近傍にあるスイッチング素子からなる。Ｓｉはある信号線、Ｇｊはある走査線、１０２はそれらの交点近傍にあるスイッチング素子、この場合は一般的な３端子の薄膜トランジスタ（ＴＦＴ）の例である。１０３は液晶素子を示し、トランジスタ１０２と対峙する側に対向電極Ｖｃｏｍが形成される。１０４は蓄積容量であり液晶素子１０３の容量成分を補佐し、画質の劣化を防止している。その逆側の電極は別途Ｖｓｔとして共通接続される場合が多い。これらのトランジスタ側の交点１０５が画素電極に相当する。

動作を簡単に説明すると、走査線Ｇｊが１フレーム期間に一度高電位となり、トランジスタ１０２を導通させ、この時の信号線Ｓｉの電位まで画素電極１０５、つまり液晶容量１０３と蓄積容量１０４を対向電極Ｖｃｏｍに対して充電する。その後走査線Ｇｊが低電位となってトランジスタ１０２が非導通となって、この充電された電位を１フレーム期間保つ。また、液晶は交流駆動するのが普通であるが、対向電極Ｖｃｏｍと蓄積容量の共通電極Ｖｓｔを信号線Ｓｉに同期して反転したパルス状波形を加え、信号線Ｓｉの振幅を減少することも一般的に行われる。１０６は信号側のシフトレジスタおよびラッチであり、外部から入力されるクロック信号ＣＫＨとスタート信号ＳＴＨにより、映像信号を順次サンプリングしシリアル−パラレル変換する。図１０ではデジタル映像信号の例を示し、複数ビットの映像信号がＤ／Ａ変換回路１０７によりアナログ信号に変えられ、オペアンプ１０８により電流増幅されて信号線Ｓ１〜Ｓｎに加えられる。走査側は外部より加えられるクロック信号ＣＫＶとスタート信号ＳＴＶにより順次上から下へ走査するシフトレジスタ１０９と出力バッファ１１０からなり、走査線Ｇ１〜Ｇｍをパルス波形で駆動する。

図１１に各部の波形図を示す。ＨＤは水平同期信号を示し、その周期は水平走査期間Ｈであり、前述のＳＴＨとＣＫＶの周期に等しい。これらの位相はパネル特性等により若干変えられる。入力信号はデジタル映像信号であり、ＣＫＨの周期でデータは変化する。ＦＦ１，ＦＦ２，ＦＦ３は信号側シフトレジスタのサンプリングパルスを示す。例えば、４ビット、１６階調の場合では、データを１６進数で表現すると、ＦＦ１には”０”、ＦＦ２には”７”、ＦＦ３には”Ｆ”がサンプリングされラッチされている。ラッチパルスのタイミングでこれをＤ／Ａ変換すると、対向電位Ｖｃｏｍに対するパルス高さが変わり、これで階調を表現する。対向反転すれば液晶の交流駆動をする際に信号線の電圧振幅を約１／２にすることが可能で一般的に行われている。なお、図１０の蓄積容量１０４を前段ゲート（図には示されていないがＧｊ−１）とオーバーラップして形成し、前段のゲート側からパルス電圧を印加して、対向電位を一定に保ったまま対向反転同様に信号線の電圧振幅を約１／２に低減できる容量結合駆動がある（特許文献１）。あるいは蓄積容量１０４を前段ゲートにオーバーラップさせずに、ゲートとは独立に蓄積容量にパルス電圧を印加する容量結合駆動（特許文献２）の場合も同様の効果が得られる。

図１２に走査線の選択順序を示す。横軸は時間、縦軸は選択ラインである。時間軸の最小幅は水平走査期間Ｈであり、表示ライン数は１６である。図１２のように、選択順序は０→１→２→・・・→１５というように順次走査となっている。従って、１６Ｈで１フレーム期間が完了し、次のフレームの書き込みが始まる。実際には、フレーム期間にはライン選択時間以外に垂直ブランキング期間が設けられるが、図１２では省略している。なお、水平走査期間Ｈは図１１のＨＤの周期に等しく、この時間内にアナログ信号が画素に書き込まれている。

次に、従来のアクティブマトリクス有機ＥＬパネルの構成を図１３に示す。図１０の液晶パネルの場合と同機能のものは同一番号を付す。４０１はアクティブマトリクス方式の有機ＥＬパネルであり、信号線Ｓ１〜Ｓｎと、これと直交する走査線Ｇ１〜Ｇｍと、その交点近傍にあるスイッチング素子からなる。Ｓｉはある信号線、Ｇｊはある走査線、４０２および４０３はそれらの交点近傍にある第１および第２のスイッチング素子であり、３端子の薄膜トランジスタ（ＴＦＴ）を示している。４０４は補助容量であり、第１のトランジスタ４０２を介して第２のトランジスタ４０３のゲート電極に印加された信号線Ｓｉの電圧を保持する役割をする。４０５の位置は画素電極を示し、第２のトランジスタ４０３を介して電源供給線Ｖｓに接続されている。４０６は有機ＥＬ素子であり、画素電極４０５と対向電極Ｖｃｏｍとの間に形成され、対向電極Ｖｃｏｍおよび電圧供給線Ｖｓとの間に流れる電流により発光し、その電流制御により階調表示を行う。水平駆動回路および垂直駆動回路の動作については図１の液晶の場合と同様であり、走査線Ｇｊを順次走査して第１のトランジスタ４０２を導通させ、信号線Ｓｉに出力されたアナログ電圧を第２のトランジスタ４０３のゲートと補助容量４０４に書き込んでいる。

以上のように、従来のアクティブマトリクス液晶パネル及び有機ＥＬパネルでは、アナログ的に輝度を変調することで階調表示を行ってきた。そのため、水平駆動回路にはＤ／Ａ変換回路が設けられ、パネルに対してアナログ量の電圧ないしは電流を出力する必要があった。しかしながら、Ｄ／Ａ変換回路の後段には、負荷である信号線容量を充放電するための電流バッファとしてオペアンプを設ける必要があり、これが駆動回路全体の消費電力を増大させる要因であった。なぜなら、オペアンプは負荷を充放電していないときでもスタティックな電流が絶えず流れて続けており、しかも全信号線数に等しい数だけのオペアンプが存在するので、オペアンプのスタティック電流による消費電力の総和は大きくなり、これが駆動回路全体の消費電力の中で大きな割合を占めていた。

またアクティブマトリクス有機ＥＬパネルの階調表示では、有機ＥＬ素子に流れる電流量により輝度を制御するため、パネルの表示品質は画素トランジスタの電流−電圧特性のばらつきに非常に敏感である。したがって、輝度ムラなどの画質低下を防ぐためには、パネル全体にわたりトランジスタ特性を均一に形成する必要がある。

これらの電力課題、画質課題を解決する１つの方法として、Ｄ／Ａコンバータやオペアンプなどのアナログ回路を用いず、２値の固定電圧のみを用いて時間変調によりデジタル的に階調表示を行う駆動方法が知られている。本願ではこれをデジタル階調表示方式と呼ぶものとする。デジタル階調表示方式では、アナログ回路のスタティック電流による電力ロスがなく、また高画質に対して要求されるトランジスタ特性のばらつきも厳しくない。

図１４に液晶の場合を例として、従来のデジタル階調表示方式の構成を示す。図１４は図１０に比較して、Ｄ／Ａ変換回路およびオペアンプの代わりに、２値の固定電圧ＶＨ、ＶＬを選択するアナログマルチプレクサすなわちデコーダ５０１とアナログスイッチ５０２が配置されている。デコーダとアナログスイッチは非常に簡単な回路で構成することができ、スタティックな電力消費がほとんどない。また、有機ＥＬを用いたデジタル駆動の場合も図５と同様に、Ｄ／Ａ変換回路およびオペアンプの代わりに、デコーダとアナログスイッチが配置される。特に有機ＥＬにデジタル階調表示方式を適用すると、画素トランジスタの電流−電圧特性が多少ばらついても、２値の固定電圧に対する電流変動さえ抑えられれば、輝度ムラが生じない良質な画像を提供できるという利点がある。なお、走査側は図７のように順次走査を行うためのシフトレジスタ回路により構成され、図１０のアナログ駆動と同じである。

次に、２値の固定電圧ＶＨ、ＶＬにより階調を表示する方法を図１５と共に説明する。全体画像を表示するフレーム期間を時間的に重み付けされた複数のサブフレーム期間に分け、それぞれのサブフレーム期間において液晶の場合は画素電極に、有機ＥＬの場合は第２のトランジスタのゲート電極にＶＨまたはＶＬを加えることで、時間的なパルス幅変調を行っている。図１５は、固定電圧が２値でサブフレームの数と入力データのビット数が一致している場合の例を示しており、入力データが４ビット、サブフレームの数が４である。入力データの最上位ビット（ＭＳＢ）〜最下位ビット（ＬＳＢ）に対応して、サブフレームＳＦ４〜ＳＦ１をそれぞれ割り当てている。入力データと重み付けされたサブフレームＳＦ１〜ＳＦ４における２値の固定電圧ＶＨ、ＶＬの組み合わせにより１６通りの階調表示を行っている。例えば、階調データが１０進数で１１、すなわち２進数で”１０１１”のとき、サブフレームＳＦ３では”０”に対応するＶＬが選択され、サブフレームＳＦ１、ＳＦ２、ＳＦ４では”１”に対応するＶＨが選択される。なお、液晶素子の透過率−電圧特性（Ｔ−Ｖ特性）や有機ＥＬの発光輝度−電流特性に合わせて、”０”にＶＨ、”１”にＶＬを対応させても良い。

従来のデジタル階調表示方式では、時間的に重み付けされたサブフレーム構造をとるために、図１６に示すように走査線を選択する必要がある。図１６はサブフレーム数が４の場合で、単純に走査線を上から下へ順次走査しており、サブフレームの時間的な重み付けを１：２：４：８とするために上位ビットほど長いサブフレーム期間を有している。このように、デジタル駆動で順次走査する場合のフレーム周期は、サブフレーム数をＮ、表示ライン数をＬ、水平走査期間をＨとして
Ｌ（１＋２＋４＋・・・＋２の（Ｎ−１）乗）×Ｈ
＝（２のＮ乗−１）ＨＬ
と表される。上式から分かるように、サブフレーム数Ｎが増えるとサブフレーム期間が２のＮ乗の項に起因して急激に大きくなる。特に最上位ビット（ＭＳＢ）に対するサブフレーム期間は、他のラインの書き込みを行わない保持期間が非常に増大してしまう。この原因によりフレーム周期が増大してフリッカと呼ばれるちらつきが生じる。逆にフレーム周波数を一定とすると、水平走査周波数が大きくなって電力の増大を引き起こすという課題があった。

次に、デジタル階調表示方式に特有の画質課題である動画疑似輪郭について説明する。図１７に動画疑似輪郭の発生原理を示す。固定電圧が２値、サブフレーム数が４、サブフレームの保持期間の比が１：２：４：８で１６階調表示する場合において、動画表示を想定し、ある画素の２フレーム間の連続的な輝度変化を考える。図１７では、説明を容易にするため、時間的に最上位ビットに対するサブフレームＳＦ４から順に選択している。第１フレームでは階調”７”すなわち”０１１１”が表示され、第２フレームでは階調”８”すなわち”１０００”が表示されたとする。この場合、２フレーム間では”０１１１１０００”が表示されることになる。人間の目には発光パターンが累積され時間的に平均化されるが、フレーム周波数が６０Ｈｚ程度では”・１１１１・・・”の発光パターンに対して本来”７”あるいは”８”の輝度に見えるはずが、階調”１６”の輝度に一瞬見えてしまう。このように、上位ビットの急激な変化が動画疑似輪郭をもたらす。これを防ぐためには一般的に、サブフレームの数を増やし、急激なビット変化を極力抑える手段が用いられる。例えば、図１８のように、サブフレーム数を５とし、サブフレームの保持期間の比を１：２：４：４：４として適切に１６階調を選ぶようにする。このとき、階調”７”から階調”８”へのビット変化が緩やかになり、この階調変化に関する動画疑似輪郭が低減する。ただし、階調”３”から階調”４”への動画疑似輪郭は残る。サブフレームの数をさらに増やせば、動画疑似輪郭をさらに低減できる。このように、動画疑似輪郭を低減しようとすればサブフレームの数を増やす必要があり、従ってフレーム周期が増大し、フレーム周波数を一定とすれば水平走査周波数が増大し、故に電力増大をもたらすという課題があった。

特開平３−３５２１８号公報 特願平１１−２５５２２８号

上記背景技術の課題を要約すれば以下の通りである。
（１）小型の電池駆動の携帯機器に用いられる表示装置、特にアクティブマトリクス方式の液晶及び有機ＥＬ等の表示装置において、Ｄ／Ａコンバータやオペアンプ等のアナログ回路を用いずに、２値の固定電圧のみで時間的に重み付けられたサブフレームにより多階調表示を行うと、フレーム周期が増大しフリッカを発生したり、電力を増大する要因となっていた。
（２）また、動画疑似輪郭を低減するためにサブフレームの数を増やすと、さらに電力の増大を引き起こしていた。

本発明の目的は、サブフレームにより多階調表示を行い、しかもフレーム期間を短縮してフリッカの発生を防止するようにしたアクティブマトリックス型表示装置を提供することである。

また、本発明の他の目的は、サブフレームの数を増やすことなく、動画疑似輪郭を低減するようにしたアクティブマトリックス型表示装置を提供することである。

本発明は、マトリクス状に配置された複数の信号線と複数の走査線の各交点に対応して第１のスイッチング素子、前記第１のスイッチング素子に接続された第２のスイッチング素子、前記第２のスイッチング素子に接続された画素電極および前記第２のスイッチング素子に前記画素電極と異なる側に接続された電源供給線が形成された第１の基板と、前記第１の基板と発光層を介して対峙する対向電極が形成された第２の基板とを備え、複数の走査線を有するアクティブマトリックス表示装置の前記複数の走査線の中から１つの走査線を選択し、前記選択した１つの走査線に対して、１フレームを書き込み期間と保持期間からなる複数のサブフレームで構成し、前記保持期間の累積効果で階調表示を行うアクティブマトリックス型表示装置において、表示階調数よりも少ない複数の電圧レベルを予め準備しておき、デジタル画像データに応じて、前記複数の電圧レベルのうちのいずれかの値を選択して前記信号線を介して出力する信号線駆動回路と、前記複数の走査線のうち前記選択した１つの走査線に関する各サブフレーム毎の保持期間に、前記選択した１つの走査線以外の残余の走査線を、同一走査線に関して同一のサブフレームを書き込まないように前記表示装置の前記複数の走査線の配置順の上から下に順次走査するのでなく、前記複数の走査線の上から下への配置順に対してランダムに選択するとともに、1つの走査期間においては、対応する１つの走査線のみを選択する走査線駆動回路と、を有し、１フレーム期間全体としてみると、各走査線それぞれにおいて、実質的に前記複数のサブフレーム毎の書き込みが行われ、各サブフレーム毎の保持期間が確保されて階調表示駆動が行われることにより上位ビットにおけるサブフレーム期間の保持期間を利用して他の走査線のサブフレームを書き込むことを特徴とする。

好ましくは、前記複数の電圧レベルを２値とすることを特徴とする。

また好ましくは、前記複数の電圧レベルを３以上の複数値とすることを特徴とする。

また、前記信号線駆動回路が複数の前記電圧レベルから１値を選択して出力するアナログマルチプレクサを含んでもよい。

さらに、前記走査線駆動回路が入力されるアドレス信号に従って走査線を選択するデコーダを含んでもよい。

また、前記第１及び第２のスイッチング素子が３端子の薄膜トランジスタで構成されてもよい。

以上のように本発明によれば以下の効果を奏する。

（１）従来のアクティブマトリクス型表示装置、特に液晶、有機ＥＬを用いたアクティブマトリクス型表示装置において、従来のデジタル階調表示方式に比べてフレーム期間を短縮でき、フリッカを大幅に低減できる効果がある。また、フレーム周波数を一定とすれば、水平走査期間が大きくすることができ、この時間に行う液晶パネル容量の充放電による電力を低減できる効果がある。

（２）Ｄ／Ａ変換回路やオペアンプが不要でドライバ回路の構成を簡単にすることができ、これらで消費する電力を削減できる効果がある。

（３）従来のアナログ階調表示方式で要求されるほど高精度で均一な薄膜トランジスタの特性を必要とせず、トランジスタ特性ばらつきによる輝度ムラなどの画質劣化を低減できる効果がある。

（４）固定電圧を多値化することにより、電力を増大させずに階調性や動画疑似輪郭などの画質劣化を防ぐことが可能となる。

実施の形態１に係るアクティブマトリクス型液晶表示装置１０の要部構成図である。 液晶表示装置１０の電気的構成を示す回路図である。 実施の形態１における走査線の選択順序を示す駆動シーケンス図である。 実施の形態１における走査線の選択順序の変形例を示す駆動シーケンス図である。 実施の形態１における走査線の選択順序の変形例を示す駆動シーケンス図である。 実施の形態２に係る液晶表示装置１０Ａの電気的構成を示す回路図である。 実施の形態２における階調とサブフレームとの関係を示す図である。 実施の形態２における階調とサブフレームとの関係の変形例を示す図である。 実施の形態２における階調とサブフレームとの関係の変形例を示す図である。 従来のアクティブマトリクス液晶パネルにおけるアナログ階調表示の構成図である。 従来のアクティブマトリクス液晶パネルにおけるアナログ階調表示の波形図である。 従来のアナログ階調表示の走査線選択順序を示す図である。 従来のアクティブマトリクス有機ＥＬパネルにおけるアナログ階調表示の構成図である。 従来のアクティブマトリクス液晶パネルにおけるデジタル階調表示の構成図である。 デジタル階調表示における階調とサブフレームの関係を示す図である。 従来のデジタル階調表示の走査線選択順序を示す図である。 デジタル階調表示における動画疑似輪郭の発生原理を示す図である。 従来のデジタル階調表示における動画疑似輪郭の低減方法を示す図である。

（実施の形態１）

図１は実施の形態１に係るアクティブマトリクス型液晶表示装置１０の要部構成図であり、図２は液晶表示装置１０の電気的構成を示す回路図である。本実施の形態１に係る液晶表示装置において、図１０及び図１４に示す従来例に対応する部分には同一の参照符号を付して、詳細な説明は省略する。この液晶表示装置１０は、１フレームを書き込み期間と保持期間からなる複数のサブフレームＳＦ１，ＳＦ２，…，ＳＦｎ（総称するときは参照符号ＳＦで示す）で構成し、保持期間の累積効果で階調表示を行うアクティブマトリックス型表示装置である。液晶表示装置１０は、第１の基板１１と、第１の基板１１に対向して配置される第２の基板１２と、基板１１，１２間に封止される液晶層１０３とを有する。第１の基板１１の内側面には、マトリクス状に配置された複数の信号線Ｓ１，Ｓ２，…，Ｓｎ（信号線を総称するとは、参照符号Ｓで示す）と複数の走査線Ｇ１，Ｇ２，…，Ｇｍ（走査線を総称するときは、参照符号Ｇで示す）の各交点に対応してスイッチング素子としての薄膜トランジスタ１０２（ＴＦＴ）、ＴＦＴ１０２に接続された画素電極１０５および画素電極１０５に接続された蓄積容量１０４が形成されている。また、第２の基板１２の内側面には、対向電極１４が形成されている。

２０は信号線駆動回路である。この信号線駆動回路２０は、シフトレジスタ／ラッチ回路１０６（図面の簡略化のため、シフトレジスタとラッチを併せて１つのブロックとして示している）と、デコーダ５０１と、アナログスイッチ５０２とを有する。デコーダ５０１及びアナログスイッチ５０２は、アナログマルチプレクサを構成し、デジタル画像データに応じて２値の固定電圧ＶＨ、ＶＬのいずれかを選択する働きをなす。このような構成により、信号線駆動回路２０は、表示階調数よりも少ない複数（本実施の形態１では固定電圧ＶＨ、ＶＬの２値）の電圧レベルを予め準備しておき、デジタル画像データに応じて、前記複数の電圧レベルのうちのいずれかの値を選択して信号線Ｓを介して出力する機能を果たすことになる。

また、３０は走査線駆動回路である。この走査線駆動回路３０は、アドレス信号ＡＤＶにより指定された走査線Ｇを選択するデコーダ８０３と、出力バッファ１１０とから構成されている。デコーダ８０３には制御回路（図示せず）から出力されるアドレス信号ＡＤＶが供給され、アドレス信号ＡＤＶによりアドレス指定された走査線が選択されるように構成されている。なお、アドレスの指定順序は、予め制御回路（図示せず）内のメモリに予め記憶されており、このメモリに基づき後述する所定の順序により走査線がランダム走査されることになる。

次いで、液晶表示装置１０の駆動方法について説明する。実施の形態１では、全体画像を表示するフレーム期間を時間的に重み付けされた複数のサブフレーム期間に分け、それぞれのサブフレーム期間において２値の固定電圧ＶＨまたはＶＬを選択出力することで、時間的なパルス幅変調を行っている。階調データとサブフレームにおける２値の固定電圧の組み合わせの関係は、例えば図１５に示されるが、図１５と異なる組み合わせであってもよい。

次いで、具体的な駆動シーケンスを図３に示す。この図３は第０番目の走査線〜第１５番目の走査線の１６本の走査線で、固定電圧が２値で、サブフレームの数と入力階調データのビット数が共に４で一致している場合の例を示している。図３（ａ）及び図３（ｃ）は第０番目の走査線のサブフレームを示している。また、図３（ｂ）及び図３（ｄ）は走査線の選択順序を示している。なお、図３（ａ）及び図３（ｃ）は全体で１フレーム期間を示しており、図３（ｃ）は図３（ａ）に後続するものであるが、図面のスペース等を考慮して２つに分けて描いたに過ぎない。また、同様に、図３（ｂ）及び図３（ｄ）は全体で１フレーム期間を示しており、図３（ｄ）は図３（ｂ）に後続するものであるが、図面のスペース等を考慮して２つに分けて描いたに過ぎない。

以下、図３を参照しつつ、具体的な駆動方法について説明する。各サブフレームＳＦ１〜ＳＦ４の期間は書き込み期間と保持期間からなり、書き込み期間はどのサブフレームにおいても１水平走査期間（１Ｈ）で一定であり、保持期間はサブフレームごとに水平走査期間の２の累乗倍の定数倍に重み付けされている。即ち、サブフレームＳＦ１の保持期間は４Ｈとされ、サブフレームＳＦ２の保持期間は８Ｈとされ、サブフレームＳＦ３の保持期間は１６Ｈとされ、サブフレームＳＦ４の保持期間は３２Ｈとされている。

ここで、本発明における駆動方法は、フレーム期間の短縮化を目的とするものである。そして、かかる目的達成のため、予め定めた１つの走査線（図３の場合では、第０番目の走査線に相当する）に関する各サブフレーム毎の保持期間に、前記予め定めた１つの走査線以外の残余の走査線（図３の場合では、第１番目〜第１５番目の走査線に相当する）を、同一走査線に関して同一のサブフレームを書き込まないように予め定めた順序に従ってランダム走査し、１フレーム期間全体としてみると、全ての走査線に関してサブフレーム毎の書き込み及び保持期間が確保されて階調表示が行われることを特徴とする。

ここで、上記目的を達成するための具体的な走査線の選択順序を設定するに際して、先ず、サブフレーム期間を一般化しておく。Ｈを１水平走査期間、Ｎを全サブフレーム数、Ｋを正の整数とするとき、ｉ番目のサブフレーム期間は、（ただし、ｉ＝１，２，・・・，Ｎ）
（１＋２の（ｉ−１）乗×ＮＫ）×Ｈ
と表される。上式の括弧内の第１項は書き込み期間を表し、第２項は保持期間を表している。保持期間は（２の累乗）×（定数Ｋ）×（サブフレーム数Ｎ）×（水平走査期間Ｈ）で表され、サブフレームごとに（２の累乗）の部分が１，２，４，８・・・と重み付けされる。保持期間にＮＫの項を含んでいるのは、後述するようにフレーム期間の短縮に役立つからである。
そして、１フレーム期間は、全サブフレーム期間の和であるので、
（Ｎ＋ＮＫ（１＋２＋４＋・・・＋２の（Ｎ−１）乗））×Ｈ
＝ＮＨ（１＋Ｋ（２のＮ乗−１））
と表される。

図３（ａ），（ｃ）の波形図においては、パルスの部分が書き込み期間、それ以外の部分が保持期間に相当する。

走査線の選択順序は、単純に上から下へ順次走査するのでなく、図３（ｂ），（ｄ）に示すように所定の順序で選択することにより、上位ビットにおけるサブフレーム期間の保持期間を利用して他のラインのサブフレームを書き込み、フレーム期間を短縮している。フレーム期間を短縮する具体的な方法は以下の手順で行う。

（１）表示走査線数の設定
１フレーム期間には、全てのサブフレームを書き込むために１ラインに対しＮ回の書き込み期間が必要である。従って、表示走査線数がＬであるとき、１フレーム期間に１水平走査期間の（Ｎ×Ｌ）倍の書き込み期間が必要である。すなわち、書き込み期間はＮＨＬで表される。保持期間を利用して他のラインの書き込みを行うとき、最も効率的なのは、
ＮＨ（１＋Ｋ（２のＮ乗−１））＝ＮＨＬ
が成り立つときである。従って、表示走査線数を
Ｌ＝１＋Ｋ（２のＮ乗−１）
となるように選べばよい。

図３（ｂ），（ｄ）の例ではサブフレーム数がＮ＝４であるから、表示走査線数はＬ＝１５Ｋ＋１となる。Ｋは正の整数であり、Ｋ＝１，２，３・・・とすると、Ｌ＝１６，３１，４６・・・となる。図３（ｂ），（ｄ）では、Ｋ＝１として表示走査線数Ｌ＝１６、１フレーム期間がＮＨＬ＝６４Ｈとなっている。

（２）走査線の選択順序の設定
次いで、走査線の選択順序に関して詳細に説明する。図３はサブフレーム数がＮ＝４、表示走査線数Ｌ＝１６（Ｋ＝１）の場合であり、各サブフレーム期間は５Ｈ、９Ｈ、１７Ｈ、３３Ｈであり、１フレーム期間はこれらの和であって６４Ｈとなる。先頭の第０番目の走査線に注目すると、時刻ｔ＝０から水平走査期間１Ｈの間に、最下位ビットに対するサブフレームＳＦ１を書き込んでいる。その後、保持期間が４Ｈあって、次に第０番目の走査線のＳＦ２を書き込む時刻はｔ＝５Ｈとなる。このＳＦ１の保持期間の間に、他の走査線のサブフレームを書き込んでいる。即ち、ｔ＝１Ｈで第１５番目の走査線のＳＦ２を、ｔ＝２Ｈで第１３番目の走査線のＳＦ３を、ｔ＝３Ｈで第９番目の走査線のＳＦ４を、ｔ＝４Ｈで第１番目の走査線のＳＦ１を書き込んでいる。換言すれば、書き込むサブフレームの順序がＳＦ１→ＳＦ２→ＳＦ３→ＳＦ４→ＳＦ１・・・というように循環している。また、１つのサブフレーム、例えばＳＦ４に注目すれば、選択順序は開始ラインを９として、９→１０→１１→・・・→１５→０→１→・・・→８というように順次走査となっている。他のサブフレームについても、開始ラインが異なるだけで順次走査と言う点では同様である。各サブフレームの開始ラインは、０ライン目に対する各サブフレームの書き込み時刻が決まれば一義的に決まる。

このように、サブフレームの保持期間を利用して他のラインのサブフレームを書き込むように走査線を選択すれば、単純に順次走査してサブフレーム構造をとる場合に比べてフレーム期間をＮ／（２のＮ乗−１）倍に短縮できる。

例えば図３と図１６は同じ表示走査線数、同じサブフレーム数であるが、順次走査の図１６のフレーム周期は２４０Ｈであるのに対し、図３では６４Ｈで済む。フレーム周期を短縮できればフリッカと呼ばれるちらつきを防止することができ、またフレーム周波数を一定とすれば水平走査期間を増大でき、この水平走査期間に行う液晶パネル容量の充放電による電力を低減できる。

上記の例では、サブフレームの保持期間の比をＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４＝１：２：４：８としたけれども、本発明はこれに限定されるものではなく、例えばＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４＝２：８：１：４に設定しても、上記と同様な考え方で走査線の選択順序を図４に示すようにすれば、フレーム期間の短縮化を図ることができる。

また、上記の例では、サブフレーム期間の選択順序がＳＦ１→ＳＦ２→ＳＦ３→ＳＦ４→ＳＦ１・・・というように循環し、かつ１つのサブフレーム期間について見れば順次走査となるように走査線を選択したいたが、本発明はこれに限定されるものではなく、例えば図５に示すように、サブフレーム期間の選択順序がＳＦ１→ＳＦ２→ＳＦ３→ＳＦ４→ＳＦ１・・・と循環するけれども、１つのサブフレーム期間について見れば順次走査とならないような選択を行うようにしてもよい。図５の場合、例えばＳＦ４に注目すれば、選択順序は開始ラインを３として、３→５→７→９→→１１→１３→１５→２→４→・・・１４→３→５→というように２ラインおきの走査となっている。他のラインについても同様に２ラインおきの走査となっている。このような図５に示す走査線の選択であっても、フレーム期間の短縮化を図ることができる。なお、順次走査を行う方が、走査線を指定するアドレス回路を簡略化できる。

また、上記の例では、サブフレーム期間を重み付けの小さい順にＳＦ１→ＳＦ２→ＳＦ３→ＳＦ４→ＳＦ１→・・・というように循環して走査線を選択したが、逆に重み付けの大きい順にＳＦ４→ＳＦ３→ＳＦ２→ＳＦ１→ＳＦ４→・・・と循環してもよい。あるいは、重み付けの大きさに関係なく、例えばＳＦ３→ＳＦ１→ＳＦ４→ＳＦ２→ＳＦ３→・・・というようにサブフレーム順序を自由に設定してもよい。

また上記の例ではサブフレームの循環する周期をサブフレーム数Ｎ＝４に一致させて４Ｈ周期としたが、Ｎの倍数の範囲、例えばＮ＝４の場合は８Ｈ周期で循環させても良い。またすべてのラインを複数のラインからなるブロックごとに、あるいは数ラインおきに、あるいは偶数ラインと奇数ラインとに分けるなどして、サブフレームの順序を異ならせてもよい。このような場合、サブフレームの各々について必ずしも順次走査とならないことがある。

（走査線の選択方法の要約）

上記走査線の選択方法を要約すれば、以下の３通りに大別することができる。
（１）複数の走査線のうち予め定めた１つの走査線に関する各サブフレーム毎の保持期間に、前記予め定めた１つの走査線以外の残余の走査線を、同一走査線に関して同一のサブフレームを書き込まないように予め定めた順序に従ってランダム走査して、１フレーム期間全体としてみると、各走査線それぞれにおいて、実質的に前記複数の各サブフレーム毎の書き込み・保持期間が確保されている。

この選択方法では、サブフレーム期間の選択順序が循環する場合と循環しない場合の両者が含まれる。また、サブフレームの各々について順次走査の場合とそうでない場合の両者が含まれる。この選択方法によれば、保持時間を有効利用することにより、フレーム期間を短縮できるという効果がある。
（２）サブフレーム期間の選択順序がＳＦ１→ＳＦ２→・・・→ＳＦｎ→ＳＦ１→ＳＦ２→・・・→ＳＦｎと循環するように走査線を選択する。

この選択方法では、サブフレームの各々について必ずしも順次走査とならないこともある。この選択方法によれば、上記の（１）の選択方法に比べて、保持時間をさらに有効利用でき、フレーム期間を最も短縮できるとともに、走査線を指定するアドレス回路を簡略化できるという効果がある。
（３）サブフレーム期間の選択順序がＳＦ１→ＳＦ２→・・・→ＳＦｎ→ＳＦ１→ＳＦ２→・・・→ＳＦｎと循環し、かつ１つの前記サブフレーム期間について見れば順次走査となるように走査線を選択する。この選択方法によれば、上記の（１），（２）の選択方法に比べて、走査線を指定するアドレス回路を、構成の簡単なカウンタ回路で構成できるという効果がある。

なお、上記の（１）〜（３）の選択方法は、走査線の選択方法の考え方が異なるものであるが、結果的には同一の駆動シーケンスとなる場合はある。

また、上記の例では、サブフレームの保持期間を（２の累乗）×（定数Ｋ）×（サブフレーム数Ｎ）×（水平走査期間Ｈ）としたが、（２の累乗）×（定数Ｋ）の部分を任意に設定してもよい。一般化すれば、重みの部分（定数Ｋ）×（２の累乗）をＫ（ｉ）に置き換え、保持期間をＮＨ・Ｋ（ｉ）を表し、ｉ番目のサブフレーム期間を、（ただし、ｉ＝１，２，・・・，Ｎ）
（１＋Ｎ・Ｋ（ｉ））×Ｈ
と表すことができる。また１フレーム期間は、全サブフレーム期間の和であるので、
ＮＨ（１＋Ｋ（１）＋Ｋ（２）＋・・・＋Ｋ（Ｎ））＝ＮＨ（１＋ΣＫ（ｉ））
と表される。フレーム期間を短縮するためにこれをＮＨＬと置けば、表示走査線数は
Ｌ＝１＋Ｋ（１）＋Ｋ（２）＋・・・＋Ｋ（Ｎ）＝１＋ΣＫ（ｉ）
となる。そして、この場合においても、上記のサブフレームの保持期間を（２の累乗）×（定数Ｋ）×（サブフレーム数Ｎ）×（水平走査期間Ｈ）する場合と同様な考え方に基づいて、走査線の選択順序を設定すればよい。
（実施の形態１の補足説明）

１）本実施の形態では液晶の交流駆動に関しては従来例と同様に対向反転駆動を仮定しており、固定電圧を２値としたが、対向を一定とする場合には固定電圧を正極性及び負極性でそれぞれ２値ずつ、合計４値とすることで適用可能である。なお、前段ゲートの容量結合駆動、あるいは蓄積容量を独立に制御する容量結合駆動を用いれば、固定電圧を２値のままで対向を一定にすることが可能である。

２）本実施例ではサブフレーム数Ｎ＝４、定数Ｋ＝１より表示ライン数をＬ＝１６としたが、これは表示可能な最大ライン数であって、実際にはこれより少ないライン数でもよい。例えば、表示可能な最大ライン数をＬ＝１６とし、実際に表示するライン数を１５ラインとした場合には、どのラインも選択されない時間が４Ｈ分生じるだけである。

（実施の形態２）

図６は実施の形態２に係る液晶表示装置１０Ａの電気的構成を示す回路図である。本実施の形態２は、実施の形態１に類似し対応する部分には同一の参照符号を付す。上記実施の形態１では時間的に重み付けされた複数のサブフレームにおける２値の固定電圧の組み合わせで階調表示を行うようにしたが、本実施の形態２では、３値以上の固定電圧を組み合わで階調表示を行うことを特徴するものである。このことは、多値サブフレームによる階調表示、すなわちデジタルとアナログの併用により階調表示を行うことを意味する。

このように多値化した場合には、信号側駆動回路の固定電圧を選択するアナログマルチプレクサ（デコーダおよびスイッチ）の回路構成が複雑になるが、サブフレーム数を増やさずに表示階調数を増やせる利点がある。例えば、図７のように、３値４サブフレームで保持期間の比を１：２：４：８とした場合、１つの階調に対して取り得る固定電圧の自由度を２とすれば、最大３１階調得られる。

一方、多値化によりサブフレーム数を少なくすることも可能である。例えば、図８のように、３値３サブフレームで保持期間の比を１：２：４とした場合、１つの階調に対して取り得る固定電圧の自由度を２とすれば、最大１５階調得られる。サブフレーム数を少なくできればフレーム周期をさらに短縮することができ、フレーム周波数を一定とすれば水平走査周波数を低減でき、電力を低減することが可能である。ここで多値化する際、１つの階調に対して取り得る固定電圧の自由度を２とすることにより、隣り合う階調間での輝度飛びを防ぐことができ、階調−輝度特性において連続性を保つことができる。

また、図９のように、３値４サブフレームで保持期間の比を１：２：２：２として、隣り合う２つの階調での急激なビット変化が小さくなるように適切に階調を選べば、サブフレームを増やさずに動画疑似輪郭による画質劣化を抑えることが可能である。

なお、多値化した場合も２値の場合と同様に、対向反転駆動及び容量結合駆動を用いて、固定電圧の数を２倍にすることなく液晶の交流駆動が可能である。

（その他の事項）

上記実施の形態１，２では表示素子に液晶を用いて説明したが、表示素子が有機ＥＬであっても実施の形態１，２の走査線の選択方法を同様に適用することができる。

本発明のアクティブマトリクス型表示装置は、特に液晶、有機ＥＬを用いたアクティブマトリクス型表示装置に利用できる。

１０ ：液晶表示装置
２０ ：信号側駆動回路
３０ ：走査線駆動回路
１０１：液晶パネル
１０２，４０２，４０３：スイッチング素子
１０３：液晶層
１０４：蓄積容量
１０５，４０５：画素電極
１０６：シフトレジスタ及びラッチ
１１０：出力バッファ
４０１：アクティブマトリクス方式の有機ＥＬパネル
４０４：補助容量
４０６：有機ＥＬ素子
５０１：デコーダ
５０２：アナログスイッチ
８０３：走査線選択デコーダ
Ｓ１，Ｓ２，Ｓ３，Ｓｉ，Ｓｎ：信号線
Ｇ１，Ｇ２，Ｇ３，Ｇｊ，Ｇｍ：走査線
ＣＫＨ：信号側クロック信号
ＳＴＨ：信号側スタート信号
ＣＫＶ：走査側クロック信号
ＳＴＶ：走査側クロック信号
ＡＤＶ：走査側アドレス信号
Ｖｃｏｍ：対向電極
Ｖｓｔ：蓄積容量の共通電極
Ｖｓ：電源供給線
ＨＤ：水平同期信号
ＦＦ１，ＦＦ２，ＦＦ３：信号側シフトレジスタのサンプリングパルス
ＶＨ，ＶＬ，Ｖ１，Ｖ２，Ｖ３：固定電圧
ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４：サブフレーム期間

Claims (7)

1. マトリクス状に配置された複数の信号線と複数の走査線の各交点に対応して第１のスイッチング素子、前記第１のスイッチング素子に接続された第２のスイッチング素子、前記第２のスイッチング素子に接続された画素電極および前記第２のスイッチング素子に前記画素電極と異なる側に接続された電源供給線が形成された第１の基板と、前記第１の基板と発光層を介して対峙する対向電極が形成された第２の基板とを備え、複数の走査線を有するアクティブマトリックス表示装置の前記複数の走査線の中から１つの走査線を選択し、前記選択した１つの走査線に対して、１フレームを書き込み期間と保持期間からなる複数のサブフレームで構成し、前記保持期間の累積効果で階調表示を行うアクティブマトリックス型表示装置において、
   表示階調数よりも少ない複数の電圧レベルを予め準備しておき、デジタル画像データに応じて、前記複数の電圧レベルのうちのいずれかの値を選択して前記信号線を介して出力する信号線駆動回路と、
   前記複数の走査線のうち前記選択した１つの走査線に関する各サブフレーム毎の保持期間に、前記選択した１つの走査線以外の残余の走査線を、同一走査線に関して同一のサブフレームを書き込まないように前記表示装置の前記複数の走査線の配置順の上から下に順次走査するのでなく、前記複数の走査線の上から下への配置順に対して非等差的に選択するとともに、1つの走査期間においては、対応する１つの走査線のみを選択する走査線駆動回路と、を有し、
   １フレーム期間全体としてみると、各走査線それぞれにおいて、実質的に前記複数のサブフレーム毎の書き込みが行われ、各サブフレーム毎の保持期間が確保されて階調表示駆動が行われることにより上位ビットにおけるサブフレーム期間の保持期間を利用して他の走査線のサブフレームを書き込むことを特徴とするアクティブマトリックス型表示装置。
2. マトリクス状に配置された複数の信号線と複数の走査線の各交点に対応して第１のスイッチング素子、前記第１のスイッチング素子に接続された第２のスイッチング素子、前記第２のスイッチング素子に接続された画素電極および前記第２のスイッチング素子に前記画素電極と異なる側に接続された電源供給線が形成された第１の基板と、前記第１の基板と発光層を介して対峙する対向電極が形成された第２の基板とを備え、複数の走査線を有するアクティブマトリックス表示装置の前記複数の走査線の中から１つの走査線を選択し、前記選択した１つの走査線に対して、１フレームを書き込み期間と保持期間からなる複数のサブフレームで構成し、前記保持期間の累積効果で階調表示を行うアクティブマトリックス型表示装置において、
   表示階調数よりも少ない複数の電圧レベルを予め準備しておき、デジタル画像データに応じて、前記複数の電圧レベルのうちのいずれかの値を選択して前記信号線を介して出力する信号線駆動回路と、
   前記複数の走査線のうち前記選択した１つの走査線に関する各サブフレーム毎の保持期間に、前記選択した１つの走査線以外の残余の走査線を、同一走査線に関して同一のサブフレームを書き込まないように前記表示装置の前記複数の走査線の配置順の上から下に順次走査するのでなく、前記複数の走査線の上から下への配置順に対して擬似乱数的に選択するとともに、1つの走査期間においては、対応する１つの走査線のみを選択する走査線駆動回路と、を有し、
   １フレーム期間全体としてみると、各走査線それぞれにおいて、実質的に前記複数のサブフレーム毎の書き込みが行われ、各サブフレーム毎の保持期間が確保されて階調表示駆動が行われることにより上位ビットにおけるサブフレーム期間の保持期間を利用して他の走査線のサブフレームを書き込むことを特徴とするアクティブマトリックス型表示装置。
3. 前記複数の電圧レベルを２値とすることを特徴とする請求項１または２に記載のアクティブマトリクス型表示装置。
4. 前記複数の電圧レベルを３以上の複数値とすることを特徴とする請求項１または２に記載のアクティブマトリクス型表示装置。
5. 前記信号線駆動回路が複数の前記電圧レベルから１値を選択して出力するアナログマルチプレクサを含むことを特徴とする請求項１または２に記載のアクティブマトリクス型表示装置。
6. 前記走査線駆動回路が入力されるアドレス信号に従って走査線を選択するデコーダを含むことを特徴とする請求項１または２に記載のアクティブマトリクス型表示装置。
7. 前記第１及び第２のスイッチング素子が３端子の薄膜トランジスタで構成されることを特徴とする請求項１または２に記載のアクティブマトリクス型表示装置。

Images