JP5175703B2 - メモリデバイス - Google Patents
メモリデバイスInfo
- Publication number
- JP5175703B2 JP5175703B2 JP2008316066A JP2008316066A JP5175703B2 JP 5175703 B2 JP5175703 B2 JP 5175703B2 JP 2008316066 A JP2008316066 A JP 2008316066A JP 2008316066 A JP2008316066 A JP 2008316066A JP 5175703 B2 JP5175703 B2 JP 5175703B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- work
- memory card
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Description
[1]構成
図1乃至図4を参照して、本発明の第1実施形態に係るメモリカードの構成について説明する。図1は、本発明の第1実施形態に係るメモリカードの主要な機能ブロックを示している。図1には、このメモリカードと接続されるホスト装置の機能ブロックも示されている。各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。このため、各ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から以下に説明する。このような機能が、ハードウェアとして実行されるか、またはソフトウェアとして実行されるかは、具体的な実施態様またはシステム全体に課される設計制約に依存する。当業者は、具体的な実施態様ごとに、種々の方法でこれらの機能を実現し得るが、いずれの実現の手法も本発明の範疇に含まれる。
[2−1]第1例
次に、まず図5乃至図14を参照して、メモリカード2の動作の一部について説明する。図5は、第1実施形態に係るメモリカードが取り得るモードの遷移図である。図5に示すように、メモリカード2は、ランダム書き込みモードとシーケンシャル書き込みモードを有し、コントローラ22は、これらの2つのモードのうち、現在設定されているモードに従って動作する。メモリカード2は、ホスト1からの電源供給が開始した際、ランダム書き込みモードにある。メモリカード2は、ランダム書き込みモードにあるときにシーケンシャル書き込み開始コマンドを受けると、シーケンシャル書き込みモードに移行する。一方、メモリカード2は、シーケンシャル書き込みモードにあるときにシーケンシャル書き込み終了コマンドを受けると、ランダム書き込みモードに移行する。SDインターフェース31は、シーケンシャル書き込み開始コマンドおよびシーケンシャル書き込み終了コマンドを認識できるように構成されている。
次に、第1例を応用して複数のファイルデータを平行して記録することについて、図16乃至図21を参照して説明する。図16は、第1実施形態に係るメモリカードが受信するコマンド、データの第2例を示している。図17乃至図21は、第1実施形態に係るメモリカード2での第2例の書き込み時の一状態を順に示している。図17乃至図21内の、ワークAUを除くAUは、ファイルシステム12が認識しているAUを表現しており、またメモリカード2内でこのAU内のデータを記憶しているAUも表現している。なお、第2例は、シーケンシャル書き込みモードでの動作のみに関し、それ以外の動作は第1例と同じである。
次に、ワークAUを任意のタイミングで閉じるための手法について、図22乃至図27を参照して説明する。図22は、第1実施形態に係るメモリカードが受信するコマンド、データの第3例を示している。図23乃至図27は、第1実施形態に係るメモリカード2での第3例の書き込み時の一状態を順に示している。図23乃至図27内の、ワークAUを除くAUは、ファイルシステム12が認識しているAUを表現しており、またメモリカード2内でこのAU内のデータを記憶しているAUも表現している。なお、第3例は、シーケンシャル書き込みモードでの動作のみに関し、それ以外の動作は第1例と同じである。
第2実施形態では、特定の書き込み準備状態への移行のための専用のコマンドが設けられる。第2実施形態に係るメモリカードは、第1実施形態(図1乃至図5)と同じ構造を有し、動作が異なる。
図28乃至図34を参照して第2実施形態の第1例の動作について説明する。図28は、第2実施形態に係るメモリカードが受信するコマンド、データの第1例を示している。図29乃至図34は、第2実施形態に係るメモリカード2での第1例の書き込み時の一状態を順に示している。図29乃至図34内の、ワークAUを除くAUは、ファイルシステム12が認識しているAUを表現しており、またメモリカード2内でこのAU内のデータを記憶しているAUも表現している。
次に、第1例を応用して複数のファイルデータを平行して記録することについて、図34乃至図39を参照して説明する。図34は、第2実施形態に係るメモリカードが受信するコマンド、データの第2例を示している。図35乃至図39は、第2実施形態に係るメモリカード2での第2例の書き込み時の一状態を順に示している。図35乃至図39内の、ワークAUを除くAUは、ファイルシステム12が認識しているAUを表現しており、またメモリカード2内でこのAU内のデータを記憶しているAUも表現している。
次に、第1例を応用して複数のファイルデータを平行して記録する別の例について、図40乃至図47を参照して説明する。図40は、第2実施形態に係るメモリカードが受信するコマンド、データの第3例を示している。図41乃至図47は、第2実施形態に係るメモリカード2での第3例の書き込み時の一状態を順に示している。これらの図のデータA1乃至A7は動画データであり、データB1乃至データB3、データC1乃至データC3は静止画データであるのが典型例である。図41乃至図48内の、ワークAUを除くAUは、ファイルシステム12が認識しているAUを表現しており、またメモリカード2内でこのAU内のデータを記憶しているAUも表現している。
Claims (10)
- 複数の記憶領域を有するメモリと、
書き込みデータを受け取ると、前記書き込みデータの論理アドレスと前記書き込みデータを記憶する前記記憶領域との対応を管理しながら前記書き込みデータを前記記憶領域に書き込み、不特定の大きさの書き込みデータを論理アドレス順番の制限なしに前記記憶領域に書き込むことが可能で且つ複数の連続する前記記憶領域からなる管理単位記憶領域の中の書き込み対象でなかったデータを保持する第1モードを有し、特定の大きさの複数の書き込みデータを各々の論理アドレスの大きくなる順に前記記憶領域に書き込み且つ前記管理単位記憶領域の中の書き込まれなかったデータを無効なデータとして取り扱う第2モードを有するコントローラと、
を具備することを特徴とするメモリデバイス。 - 前記コントローラが、前記記憶領域に対する書き込み速度に関する情報を保持するレジスタを具備することを特徴とする、請求項1のメモリデバイス。
- 前記コントローラが、前記第2モードへの移行を指示するコマンドを受け取ると前記第2モードに移行し、前記第1モードへの移行を指示するコマンドを受け取ると前記第1モードに移行することを特徴とする、請求項1のメモリデバイス。
- 前記コントローラが、前記第2モードにおいて複数の連続する論理アドレスを割り当てられた書き込みデータの書き込み要求を受けたとき、前記書き込みデータの前記論理アドレスが属する論理アドレス領域に対応して一時的に用意された作業領域に前記書き込みデータを書き込み、
前記作業領域の中の最後の前記記憶領域への書き込みが完了するか、第1コマンドを受け取ると、その引数により未書き込み領域に対して前記書き込みデータの書き込み要求前の旧データのコピーを行うか行わないかを判断し、前記作業領域に論理アドレスを割り当てるとともに前記書き込みデータの前記書き込み要求前の旧データを記憶していた前記管理単位記憶領域を破棄する、
ことを特徴とする請求項3のメモリデバイス。 - 前記コントローラが、
相互に所定の関連を有する、ある管理単位領域に属する論理アドレスを割り当てられている複数の第1書き込みデータを前記作業領域に書き込み、
相互に所定の関連を有し且つ前記第1書き込みデータの論理アドレスとは別な管理単位領域に属する論理アドレスを割り当てられている第2書き込みデータを前記作業領域とは別の作業領域に書き込む、
ことを特徴とする、請求項4のメモリデバイス。 - 前記コントローラが、前記作業領域が複数あるときに前記第1コマンドを受け取ると、複数の前記作業領域の全てまたは指定されたものの各々について、前記旧データを保持していた前記管理単位記憶領域に割り当てられていた論理アドレスを前記作業領域に割り当てるとともに前記書き込みデータの前記旧データを記憶していた前記管理単位記憶領域を破棄することを特徴とする請求項4のメモリデバイス。
- 複数の記憶領域を有するメモリと、
書き込みデータを受け取ると、前記書き込みデータの論理アドレスと前記書き込みデータを記憶する前記記憶領域との対応を管理しながら前記書き込みデータを前記記憶領域に書き込み、複数の連続する前記論理アドレスから構成される論理アドレス領域を認識し、第1コマンドを受け取るとリアルタイム書き込み可能状態に移行するコントローラと、
を具備し、
前記リアルタイム書き込み可能状態の前記コントローラは、書き込み要求を受けると、前記書き込みデータの前記論理アドレスが属する管理単位記憶領域に対応して一時的に用意された作業領域に、複数の書き込みデータを各々の論理アドレスの大きくなる順に前記作業領域中の前記記憶領域に書き込み、前記作業領域中の最後の前記記憶領域への書き込みが完了するか、第2コマンドを受け取ると前記作業領域に論理アドレスに割り当てる、ことを特徴とするメモリデバイス。 - 第1モードにおいて1つの前記作業領域を持ち、第2モードにおいて複数の前記作業領域を持つことにより複数のストリームの書き込みを可能にした請求項7のメモリデバイス。
- 前記コントローラが、1つの前記管理単位記憶領域に属する前記論理アドレスで書き込み位置を指定される書き込みデータを、前記管理単位記憶領域内の複数の連続する前記記憶領域に書き込み、
前記コントローラが、一連の最後のデータの書き込み後に、
引数によって前記書き込みデータの前記書き込み要求前の旧データの保持を指示する前記第2コマンドを受取ると、前記作業領域の中で最後に書き込まれた前記記憶領域より大きなアドレスの前記記憶領域に前記書き込みデータの前記書き込み要求前の旧データを保持していた前記管理単位記憶領域内のデータをコピーしてから前記作業領域に論理アドレスを割り当て、
引数によって前記書き込みデータの前記書き込み要求前の旧データの破棄を指示する前記第2コマンドを受取ると、前記作業領域の中で最後に書き込まれた前記記憶領域より大きなアドレスの前記記憶領域に前記旧データを保持していた前記管理単位記憶領域内のデータをコピーせずに前記作業領域に論理アドレスを割り当てる、
ことを特徴とする請求項8のメモリデバイス。 - 前記作業領域が複数あるときに引数によって区別される前記第2コマンドを受け取ると、複数の前記作業領域の各々について、前記書き込みデータの書き込み要求前の旧データを未書き込みの前記記憶領域にコピーせずに前記旧データを保持していた前記管理単位記憶領域に割り当てられていた論理アドレスを前記作業領域に割り当てるとともに前記書き込みデータの前記書き込み要求前の旧データを記憶していた前記管理単位記憶領域を破棄する、ことを特徴とする請求項8のメモリデバイス。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316066A JP5175703B2 (ja) | 2008-12-11 | 2008-12-11 | メモリデバイス |
CN200980149510.2A CN102246151B (zh) | 2008-12-11 | 2009-12-11 | 存储器装置及其控制方法 |
TW102148823A TWI534616B (zh) | 2008-12-11 | 2009-12-11 | 控制器 |
KR1020117013369A KR101409095B1 (ko) | 2008-12-11 | 2009-12-11 | 메모리 장치 및 그 제어 방법 |
PCT/JP2009/071069 WO2010067899A1 (en) | 2008-12-11 | 2009-12-11 | Memory device and controlling method of the same |
TW098142639A TWI430089B (zh) | 2008-12-11 | 2009-12-11 | 記憶體裝置及其控制方法 |
EP09831999.9A EP2356571B1 (en) | 2008-12-11 | 2009-12-11 | Memory device and controlling method of the same |
US13/158,126 US9110781B2 (en) | 2008-12-11 | 2011-06-10 | Memory device and controlling method of the same |
US15/464,095 USRE48983E1 (en) | 2008-12-11 | 2017-03-20 | Memory device and controlling method of the same |
US17/377,952 USRE49921E1 (en) | 2008-12-11 | 2021-07-16 | Memory device and controlling method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316066A JP5175703B2 (ja) | 2008-12-11 | 2008-12-11 | メモリデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010140268A JP2010140268A (ja) | 2010-06-24 |
JP5175703B2 true JP5175703B2 (ja) | 2013-04-03 |
Family
ID=42242880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008316066A Active JP5175703B2 (ja) | 2008-12-11 | 2008-12-11 | メモリデバイス |
Country Status (7)
Country | Link |
---|---|
US (3) | US9110781B2 (ja) |
EP (1) | EP2356571B1 (ja) |
JP (1) | JP5175703B2 (ja) |
KR (1) | KR101409095B1 (ja) |
CN (1) | CN102246151B (ja) |
TW (2) | TWI430089B (ja) |
WO (1) | WO2010067899A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5175703B2 (ja) * | 2008-12-11 | 2013-04-03 | 株式会社東芝 | メモリデバイス |
JP4758518B2 (ja) * | 2009-06-18 | 2011-08-31 | パナソニック株式会社 | 不揮発性記憶装置、アクセス装置、不揮発性記憶システム及びメモリコントローラ |
JP5362010B2 (ja) * | 2009-07-29 | 2013-12-11 | パナソニック株式会社 | メモリ装置、ホスト装置およびメモリシステム |
JP2011175615A (ja) * | 2010-01-27 | 2011-09-08 | Toshiba Corp | ホスト装置およびメモリデバイス |
US8938606B2 (en) * | 2010-12-22 | 2015-01-20 | Intel Corporation | System, apparatus, and method for segment register read and write regardless of privilege level |
CN102096722B (zh) * | 2011-03-21 | 2013-03-27 | 华为数字技术(成都)有限公司 | 文件存储方法和装置 |
JP2012248258A (ja) * | 2011-05-31 | 2012-12-13 | Funai Electric Co Ltd | 光ディスク装置 |
TWI605458B (zh) | 2012-04-25 | 2017-11-11 | Sony Corp | Non-volatile memory devices, non-volatile memory control devices, and non-volatile memory control methods |
JP5976608B2 (ja) * | 2012-10-30 | 2016-08-23 | 株式会社東芝 | メモリデバイス |
KR102549540B1 (ko) * | 2017-09-22 | 2023-06-29 | 삼성전자주식회사 | 스토리지 장치 및 그 동작 방법 |
CN108683811A (zh) * | 2018-05-14 | 2018-10-19 | Oppo广东移动通信有限公司 | 移动终端及其生物信息识别方法、解锁方法以及存储介质 |
JP7252821B2 (ja) * | 2019-04-17 | 2023-04-05 | キヤノン株式会社 | 記録装置、記録方法、プログラム、及びメモリカード |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5745418A (en) * | 1996-11-25 | 1998-04-28 | Macronix International Co., Ltd. | Flash memory mass storage system |
US6230245B1 (en) * | 1997-02-11 | 2001-05-08 | Micron Technology, Inc. | Method and apparatus for generating a variable sequence of memory device command signals |
JP3524337B2 (ja) * | 1997-07-25 | 2004-05-10 | キヤノン株式会社 | バス管理装置及びそれを有する複合機器の制御装置 |
FR2772384B1 (fr) | 1997-12-16 | 2000-02-04 | Bp Chemicals Snc | Procede de demarrage d'une polymerisation d'olefine en phase gazeuse |
JP3585091B2 (ja) * | 1998-06-15 | 2004-11-04 | 富士通株式会社 | 記憶装置 |
US6850995B1 (en) * | 1999-01-25 | 2005-02-01 | Canon Kabushiki Kaisha | Control unit selectively connected with a first bus and a second bus for controlling a displaying process in parallel with a scanning process |
JP2000216935A (ja) * | 1999-01-25 | 2000-08-04 | Canon Inc | 複合機器の情報処理システム |
JP2000211216A (ja) * | 1999-01-25 | 2000-08-02 | Canon Inc | 複合機器の情報処理方法及びシステム |
JP2000215149A (ja) * | 1999-01-25 | 2000-08-04 | Canon Inc | 複合機器の制御装置 |
US7457897B1 (en) * | 2004-03-17 | 2008-11-25 | Suoer Talent Electronics, Inc. | PCI express-compatible controller and interface for flash memory |
KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
JP4238514B2 (ja) * | 2002-04-15 | 2009-03-18 | ソニー株式会社 | データ記憶装置 |
US6633500B1 (en) | 2002-04-26 | 2003-10-14 | Macronix International Co., Ltd. | Systems and methods for refreshing a non-volatile memory using a token |
JP2005301497A (ja) * | 2004-04-08 | 2005-10-27 | Hitachi Ltd | ストレージ管理装置、リストア方法及びそのプログラム |
WO2005106673A1 (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置及びデータ書込み方法 |
CN100437517C (zh) * | 2004-04-28 | 2008-11-26 | 松下电器产业株式会社 | 非易失性存储装置和数据写入方法 |
US7797483B1 (en) * | 2004-06-23 | 2010-09-14 | Emc Corporation | Write interceptor for tracking changes to disk image |
WO2006006694A1 (en) | 2004-07-12 | 2006-01-19 | Kabushiki Kaisha Toshiba | Storage device and host apparatus |
JP4874588B2 (ja) | 2004-07-12 | 2012-02-15 | 株式会社東芝 | 記憶デバイスおよびホスト機器 |
US20060059384A1 (en) * | 2004-08-16 | 2006-03-16 | Fabrice Helliker | Full backup from incremental /differential backups |
JP4622422B2 (ja) * | 2004-09-28 | 2011-02-02 | パナソニック株式会社 | 記憶装置 |
KR101430097B1 (ko) * | 2006-09-15 | 2014-08-13 | 샌디스크 테크놀로지스, 인코포레이티드 | 비휘발성 메모리 및 클래스 기반의 업데이트 블록 대체 규칙을 위한 방법 |
US7779056B2 (en) * | 2006-09-15 | 2010-08-17 | Sandisk Corporation | Managing a pool of update memory blocks based on each block's activity and data order |
KR100771521B1 (ko) * | 2006-10-30 | 2007-10-30 | 삼성전자주식회사 | 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법 |
US8572307B2 (en) * | 2007-07-20 | 2013-10-29 | Panasonic Corporation | Memory controller, memory card, and nonvolatile memory system |
US8090917B2 (en) * | 2008-05-09 | 2012-01-03 | International Business Machines Corporation | Managing storage and migration of backup data |
JP5175703B2 (ja) * | 2008-12-11 | 2013-04-03 | 株式会社東芝 | メモリデバイス |
JP2011175615A (ja) * | 2010-01-27 | 2011-09-08 | Toshiba Corp | ホスト装置およびメモリデバイス |
-
2008
- 2008-12-11 JP JP2008316066A patent/JP5175703B2/ja active Active
-
2009
- 2009-12-11 EP EP09831999.9A patent/EP2356571B1/en active Active
- 2009-12-11 TW TW098142639A patent/TWI430089B/zh active
- 2009-12-11 WO PCT/JP2009/071069 patent/WO2010067899A1/en active Application Filing
- 2009-12-11 TW TW102148823A patent/TWI534616B/zh active
- 2009-12-11 KR KR1020117013369A patent/KR101409095B1/ko active IP Right Grant
- 2009-12-11 CN CN200980149510.2A patent/CN102246151B/zh active Active
-
2011
- 2011-06-10 US US13/158,126 patent/US9110781B2/en not_active Ceased
-
2017
- 2017-03-20 US US15/464,095 patent/USRE48983E1/en active Active
-
2021
- 2021-07-16 US US17/377,952 patent/USRE49921E1/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101409095B1 (ko) | 2014-06-17 |
CN102246151B (zh) | 2016-04-20 |
USRE49921E1 (en) | 2024-04-16 |
EP2356571A1 (en) | 2011-08-17 |
TW201027336A (en) | 2010-07-16 |
US20110238933A1 (en) | 2011-09-29 |
US9110781B2 (en) | 2015-08-18 |
EP2356571A4 (en) | 2012-07-04 |
CN102246151A (zh) | 2011-11-16 |
TWI534616B (zh) | 2016-05-21 |
USRE48983E1 (en) | 2022-03-22 |
TWI430089B (zh) | 2014-03-11 |
JP2010140268A (ja) | 2010-06-24 |
EP2356571B1 (en) | 2020-01-22 |
WO2010067899A1 (en) | 2010-06-17 |
TW201441814A (zh) | 2014-11-01 |
KR20110088566A (ko) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175703B2 (ja) | メモリデバイス | |
JP4192129B2 (ja) | メモリ管理装置 | |
US9058254B2 (en) | Memory device | |
JP3898305B2 (ja) | 半導体記憶装置、半導体記憶装置の制御装置及び制御方法 | |
US8208322B2 (en) | Non-volatile memory control | |
JP5418808B2 (ja) | 適応ハイブリッド密度メモリ記憶装置の制御方法、及び適応ハイブリッド密度メモリ記憶装置 | |
JP2011175615A (ja) | ホスト装置およびメモリデバイス | |
US7702846B2 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and data writing method | |
US20030065899A1 (en) | Memory system sectors | |
US20080250220A1 (en) | Memory system | |
JPWO2005103903A1 (ja) | 不揮発性記憶システム | |
US20100005226A1 (en) | Nonvolatile memory device, access device, and nonvolatile memory system | |
US8819332B2 (en) | Nonvolatile storage device performing periodic error correction during successive page copy operations | |
US20050268026A1 (en) | Memory card, semiconductor device, and method of controlling semiconductor memory | |
JP2002202912A (ja) | 記録装置、記録制御方法、及びプログラム | |
JP2003280979A (ja) | 情報記憶装置 | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
JP4985108B2 (ja) | データ記憶装置およびその制御方法 | |
JP2008299513A (ja) | データ記憶装置およびその制御方法 | |
JP2011199377A (ja) | 記録装置 | |
KR20000055939A (ko) | 플래시 메모리의 라이트장치 및 방법 | |
JP2011113129A (ja) | 情報記録装置及び情報記録方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5175703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |