JP5166101B2 - Three-phase power factor correction circuit - Google Patents
Three-phase power factor correction circuit Download PDFInfo
- Publication number
- JP5166101B2 JP5166101B2 JP2008108537A JP2008108537A JP5166101B2 JP 5166101 B2 JP5166101 B2 JP 5166101B2 JP 2008108537 A JP2008108537 A JP 2008108537A JP 2008108537 A JP2008108537 A JP 2008108537A JP 5166101 B2 JP5166101 B2 JP 5166101B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- output
- phase
- phases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title claims description 44
- 238000004804 winding Methods 0.000 claims description 36
- 238000009499 grossing Methods 0.000 claims description 15
- 230000005284 excitation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 16
- 238000001514 detection method Methods 0.000 description 16
- 238000013459 approach Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、多相交流電力から直流電力に変換する際に力率を改善する多相交流力率改善回路に関する。
The present invention relates to a multiphase AC power factor correction circuit that improves a power factor when converting multiphase AC power to DC power.
従来、この種の三相交流力率改善回路としては、例えば図10に示すものがある。 Conventionally, as this type of three-phase AC power factor correction circuit, there is, for example, one shown in FIG.
図10の三相交流力率改善回路は、単相の力率改善回路100−1,100−2,100−3をデルタ接続して三相交流の力率改善回路を構成している。力率改善回路100−1,100−2,100−3は、力率改善回路100−1を例に取ると、全波整流回路102に続いて昇圧チョッパ104を設けている。全波整流回路102は三相交流の入力端子R,S,Tに対しデルタ接続されている。
The three-phase AC power factor correction circuit of FIG. 10 is configured by connecting the single-phase power factor correction circuits 100-1, 100-2, and 100-3 in a delta manner to form a three-phase AC power factor correction circuit. In the power factor correction circuits 100-1, 100-2, 100-3, taking the power factor correction circuit 100-1 as an example, a
昇圧チョッパ104は、チョークコイル106、FETを用いたインバータ素子108、整流ダイオード110、平滑コンデンサ112、出力トランス114、整流ダイオード116,118、平滑チョークコイル120で構成され、制御部124により、全波整流された入力電圧の位相に電流位相を近似させるようにインバータ素子108をスイッチング制御し、力率を1に近づけるように改善している。
The step-
更に、直流出力電圧を安定化させるためのDC−DCコンバータを構成するインバータ素子126が設けられ、別途設けた制御部128により、直流出力電圧を所定電圧に安定化させるようにインバータ素子126をスイッチング制御している。この場合、インバータ素子126はオン時にエネルギーを2次側に伝達するフォワード動作を行っている。
Furthermore, an
更に、出力側に電流検出回路130を設け、各相の制御部128で相互に連携を取ることにより電流バランスをとる制御を行っている。
しかしながら、このような従来の単相の力率改善回路をデルタ接続して三相とした揚合、力率改善動作させるには制御部124も3系統必要で、かつ、各相の電流バランスを取る回路も必要になり構成が複雑になる。 However, such a conventional single-phase power factor correction circuit is delta-connected to form a three-phase, and three power control units 124 are required for the power factor correction operation, and the current balance of each phase is adjusted. A circuit to be taken is also required, and the configuration becomes complicated.
また、各相のグランド電位GNDが異なるためDC−DCコンバータも各々用意する必要があり、1つのDC−DCコンバータに共通化することができないため、DC−DCコンバータの制御部128も3系統必要になる。
Moreover, since the ground potential GND of each phase is different, it is necessary to prepare a DC-DC converter, and since it cannot be shared by one DC-DC converter, three DC-DC
また、電源入力時の入力突入電流を防止するためには、各相の力率改善回路毎に突入電流防止回路を設置しなくてはいけない。また、各相の内部電源用に絶縁されたサブ電源が必要になる。更に、各相のスイッチング周波数のばらつきから干渉が発生し、出カリップルとして出てしまうといった問題がある。 In order to prevent an input inrush current at the time of power input, an inrush current prevention circuit must be provided for each phase power factor correction circuit. In addition, an insulated sub power supply is required for the internal power supply of each phase. Furthermore, there is a problem that interference occurs due to variations in the switching frequency of each phase, resulting in output ripple.
本発明は、多相交流を直流変換する際の力率改善における制御系を共通化して性能向上、小型化及び低コスト化を図るようにした多相交流力率改善回路を提供することを目的とする。
It is an object of the present invention to provide a polyphase AC power factor correction circuit that shares a control system for power factor improvement when converting polyphase AC to DC to improve performance, reduce size, and reduce costs. And
本発明は、多相交流力率改善回路であって、
全波整流回路、インバータ素子、インバータ素子のドライブ回路、出力トランス及び出力整流回路を備え、他励フライバック動作を行う多相交流電源の相数分のインバータ回路と、
相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
相数分のインバータ回路の各出力整流回路を並列接続して単一の平滑回路に接続して直流電力を出力とする出力接続回路と、
出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、相数分のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
を設けたことを特徴とする。
The present invention is a multiphase AC power factor correction circuit,
Full-wave rectifier circuit, inverter element, inverter element drive circuit, output transformer and output rectifier circuit, and an inverter circuit for the number of phases of the multi-phase AC power supply that performs separately-excited flyback operation;
An input connection circuit that star-connects the full-wave rectifier circuit of the inverter circuit for the number of phases to the polyphase AC power source,
An output connection circuit for connecting each output rectifier circuit of the inverter circuit for the number of phases in parallel and connecting to a single smoothing circuit to output DC power; and
In order to maintain the predetermined voltage by inputting the DC output voltage obtained by the output connection circuit, the inverter circuit for the number of phases is changed at a constant frequency and with respect to one cycle of the AC frequency while maintaining the discontinuous mode. A control circuit that operates as a constant resistance by driving with a small duty ratio;
Is provided.
ここで、制御回路は、スイッチング信号を入力する1次巻線と、相数分のインバータ回路に設けた各ドライブ回路に接続する相数分の2次巻線とを備えた単一のドライブトランスにより相数分のインバータ回路の各インバータ素子を共通制御する。 Here, the control circuit is a single drive transformer having a primary winding for inputting a switching signal and secondary windings for the number of phases connected to each drive circuit provided in the inverter circuit for the number of phases. Thus, the inverter elements of the inverter circuits corresponding to the number of phases are commonly controlled.
相数のインバータ回路はインバータ電流を検出する相数のカレントトランスを備え、制御回路は各相カレントトランスで検出したインバータ電流の中の最大電流に対し保護動作する過電流保護回路を備える。 The inverter circuit having the number of phases includes a current transformer having the number of phases for detecting the inverter current, and the control circuit includes an overcurrent protection circuit that performs a protection operation with respect to the maximum current among the inverter currents detected by each phase current transformer.
制御回路は、入力交流電圧の周期以内となる直流出力電圧の低い周波数変動に対しては応答することのない周波数応答ゲインを設定する。 The control circuit sets a frequency response gain that does not respond to a low frequency fluctuation of the DC output voltage that is within the period of the input AC voltage.
本発明の多相交流力率改善回路は、更に、相数分のインバータ回路の出力接続回路に続いて出力電圧を所定電圧に安定させる単一のDC−DCコンバータを接続しても良い。 In the multiphase AC power factor correction circuit of the present invention, a single DC-DC converter that stabilizes the output voltage at a predetermined voltage may be connected to the output connection circuit of the inverter circuit for the number of phases.
本発明の多相交流力率改善回路は、更に、複数のインバータ回路の各全波整流回路を、多相交流電源に対するスター接続とデルタ接続とを切替える切替回路を設ける。 The multiphase AC power factor correction circuit according to the present invention further includes a switching circuit that switches the full-wave rectifier circuits of the plurality of inverter circuits between a star connection and a delta connection to the multiphase AC power supply.
本発明による多相交流力率改善回路の別の形態にあっては、
全波整流回路に続いて、複数のインバータ素子、各インバータ素子に設けた複数のドライブ回路、複数のインバータ素子により駆動される複数の出力トランス及び複数の出力トランス毎に設けた出力整流回路を備え、他励フライバック動作を行う多相交流電源の相数分のインバータ回路と、
相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
相数分のインバータ回路の各出力整流回路を並列接続して平滑回路に接続して直流電力を出力する出力接続回路と、
出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、相数分のインバータ回路に設けている複数のインバータ素子を、360°をインバータ素子数で割った位相差をもつ複数のスイッチング信号により、不連続モードを維持しつつ一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
を設けたことを特徴とする。
In another form of the multiphase AC power factor correction circuit according to the present invention,
Following the full-wave rectifier circuit, a plurality of inverter elements, a plurality of drive circuits provided for each inverter element, a plurality of output transformers driven by the plurality of inverter elements, and an output rectifier circuit provided for each of the plurality of output transformers , An inverter circuit for the number of phases of the multiphase AC power supply that performs separately excited flyback operation,
An input connection circuit that star-connects the full-wave rectifier circuit of the inverter circuit for the number of phases to the polyphase AC power source,
An output connection circuit that outputs DC power by connecting each output rectifier circuit of the inverter circuit for the number of phases in parallel and connecting to the smoothing circuit;
In order to maintain the predetermined voltage by inputting the DC output voltage obtained in the output connection circuit, a plurality of inverter elements provided in the inverter circuit for the number of phases are divided by 360 ° by the number of inverter elements. A control circuit that operates as a constant resistance by driving at a constant frequency and a duty ratio with little fluctuation with respect to one cycle of the AC frequency while maintaining a discontinuous mode by a plurality of switching signals having,
Is provided.
ここで、制御回路は、インバータ素子数をnとした場合、360°/nの位相差をもつn種類のスイッチング信号により各インバータ回路に設けているn個のインバータ素子をスイッチング制御する。 Here, when the number of inverter elements is n, the control circuit performs switching control of n inverter elements provided in each inverter circuit by n types of switching signals having a phase difference of 360 ° / n.
本発明の別の形態にあっては、単相交流力率改善回路を提供する。本発明の単相交流力率改善回路は、
単相交流を入力して全波整流する全波整流回路、インバータ素子、前記インバータ素子のドライブ回路、出力トランス、出力整流回路及び平滑回路を備え、他励フライバック動作を行うインバータ回路と、
インバータ回路で得られた直流出力電圧を入力して所定電圧を維持するように、不連続モードを維持しつつ一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路と、
を設けたことを特徴とする。
In another aspect of the present invention, a single-phase AC power factor correction circuit is provided. The single-phase AC power factor correction circuit of the present invention is
A full-wave rectifier circuit that inputs a single-phase alternating current and full-wave rectifies, an inverter element, a drive circuit of the inverter element, an output transformer, an output rectifier circuit, and a smoothing circuit, and an inverter circuit that performs a separate excitation flyback operation;
In order to maintain the predetermined voltage by inputting the DC output voltage obtained by the inverter circuit, it is fixed by driving at a constant frequency and a duty ratio with little fluctuation for one cycle of the AC frequency while maintaining the discontinuous mode. A control circuit that operates as a resistor;
Is provided.
本発明によれば、多相交流を一つの制御系で力率改善するために、全波整流器付きの他励フライバック動作を行うインバータ回路を多相交流電源に対しスター接続し、出力整流後に1つに合成して平滑し、その直流出力電圧を所定電圧に保つにようにスイッチング制御し、このスイッチング動作として、他励フライバック型のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させ、その結果、入力電圧に比例した入力電流が流れ、力率を改善することができる。 According to the present invention, in order to improve the power factor of a multiphase alternating current with a single control system, an inverter circuit that performs a separately-excited flyback operation with a full-wave rectifier is star-connected to the multiphase alternating current power source, and after output rectification This is combined and smoothed, and switching control is performed so that the DC output voltage is maintained at a predetermined voltage. As this switching operation, a separately excited flyback type inverter circuit is maintained at a constant frequency while maintaining a discontinuous mode. In addition, it is operated as a constant resistance by driving at a duty ratio with little fluctuation with respect to one cycle of the AC frequency. As a result, an input current proportional to the input voltage flows, and the power factor can be improved.
即ち、他励フライバック型のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動させた場合、ピーク電流をI、入力電圧をV、オンデューティ時間Ton、出力トランスのインダクタンスをLとすると、
I=V×(Ton/L)
となり、(Ton/L)が一定であることから、入力電圧Vに比例した入力電流Iが流れ、定抵抗と同じ動作をすることになり、これによって力率を改善することができる。
That is, when a separately-excited flyback inverter circuit is driven at a constant frequency while maintaining a discontinuous mode and with a duty ratio with little fluctuation with respect to one cycle of the AC frequency, the peak current is I and the input voltage is V When the on-duty time Ton and the inductance of the output transformer are L,
I = V × (Ton / L)
Since (Ton / L) is constant, an input current I proportional to the input voltage V flows, and the same operation as the constant resistance is performed, thereby improving the power factor.
また、スター接続した相数分のインバータ回路を単一の制御部で共通にスイッチング制御するため、各相の間で干渉を起こすことがなく、制御系が簡単にでき、制御系を駆動するための内部電源(サブ電源)も1系統でよく、回路の小型化と低コスト化が達成できる。 In addition, since the inverter circuits for the number of phases connected in a star are switched and controlled by a single control unit, there is no interference between the phases, the control system can be simplified, and the control system is driven. The internal power supply (sub-power supply) of the power supply may be one system, and the circuit can be reduced in size and cost.
また、スター接続した相数分のインバータ回路のトランス2次側の各相の整流回路を1つに合成した後に平滑しているため、各相の低周波リップルが合成により相殺され、低周波リップルを小さくすることができる。 In addition, since the rectifier circuit of each phase on the transformer secondary side of the inverter circuit for the number of phases connected in a star is combined and smoothed, the low frequency ripple of each phase is canceled by the synthesis, and the low frequency ripple Can be reduced.
また、インバータ回路として絶縁型のフライバック方式としているため、昇圧チョッパの場合に必ず入力電圧より高い出力電圧出なければ力率改善動作しないという制約がなく、直流出力電圧を任意に設定することができる。 Also, because the inverter circuit uses an isolated flyback method, there is no restriction that the power factor correction operation will not occur unless the output voltage is higher than the input voltage in the case of a boost chopper, and the DC output voltage can be set arbitrarily. it can.
また、各相のインバータ電流はカレントトランスで検知し、各相のインバータ素子から絶縁された各相共通の制御部に設けた過電流保護回路で過電流保護動作を行っているため、電源投入時の突入電流は、共通の過電流保護回路で制限された値になり、各相毎に個別に突入電流保腫回路を設ける必要はない。 In addition, the inverter current of each phase is detected by a current transformer, and the overcurrent protection circuit provided in the control unit common to each phase that is insulated from the inverter element of each phase performs overcurrent protection operation. The inrush current becomes a value limited by a common overcurrent protection circuit, and it is not necessary to provide an inrush current holding circuit for each phase individually.
また、フライバック型のインバータ回路のデメリットとして、インバータ素子に印加する電圧が電源電圧とフライバック電圧の和の電圧になるためにインバータに耐圧の高いものが必要になるということが挙げられるが、スター接続にすることによって三相交流の場合でも1/√3の電源電圧となり、耐圧的に有利になる。 In addition, a disadvantage of the flyback inverter circuit is that the voltage applied to the inverter element is the sum of the power supply voltage and the flyback voltage, so that the inverter must have a high withstand voltage. By using a star connection, the power supply voltage becomes 1 / √3 even in the case of three-phase AC, which is advantageous in terms of breakdown voltage.
また、スター接続した多相分のインバータ回路を出力トランスを用いた絶縁型スイッチング電源で構成したことで、直流出力の電位を1つにまとめることができ、このため、出力段に接続するDC−DCコンバータが1系統で済み、簡単な回路構成で直流出力電圧の安定化が達成できる。 In addition, since the multi-phase inverter circuit connected in a star is composed of an insulating switching power supply using an output transformer, the potentials of the DC outputs can be combined into one, so that the DC− connected to the output stage Only one DC converter is required, and stabilization of the DC output voltage can be achieved with a simple circuit configuration.
また、必要に応じてスター接続からデルタ接続に切替可能とし、三相交流の場合、例えばAC440Vの場合はスター接続として入力電圧が1/√3に抑制してインバータ素子の耐圧を有利にし、一方、AC220Vの場合はデルタ接続として入力電流を1/√3に抑制してインバータ素子やトランスの電流損失を低減するといった使用方法ができる。 Also, if necessary, it is possible to switch from star connection to delta connection. In the case of three-phase AC, for example, in the case of AC440V, the input voltage is suppressed to 1 / √3 as a star connection, and the withstand voltage of the inverter element is advantageous. In the case of AC220V, the input current can be suppressed to 1 / √3 as a delta connection to reduce the current loss of the inverter element and the transformer.
更に、デルタ接続した各相のインバータ回路において、例えばインバータ素子と出力トランスを各相のインバータ回路毎に3系統ずつ設け、スイッチング信号の位相を0[deg]、120[deg]、及び240[deg]ずらして駆動することで、位相シフトによる相殺で高周波リップル成分を低減することができる。
Further, in each phase inverter circuit connected in delta, for example, three inverter elements and output transformers are provided for each phase inverter circuit, and the phase of the switching signal is 0 [deg], 120 [deg], and 240 [deg]. By driving with a shift, the high-frequency ripple component can be reduced by cancellation by phase shift.
図1は三相交流を例に取って本発明による力率改善回路の第1実施形態を示した回路ブロック図である。 FIG. 1 is a circuit block diagram showing a first embodiment of a power factor correction circuit according to the present invention, taking a three-phase alternating current as an example.
図1において、本実施形態の力率改善回路は、三相交流電源の相数=3に対応した数の他励フライバック型のインバータ回路10−1,10−2,10−3を有し、それぞれの入力段に設けている全波整流を行うダイオードブリッジ(全波整流回路)12−1,12−2,12−3を、三相交流の電源入力端子R,S,Tに対しスター接続している。 In FIG. 1, the power factor correction circuit according to the present embodiment includes separately-excited flyback inverter circuits 10-1, 10-2, and 10-3 corresponding to the number of phases of a three-phase AC power supply = 3. , Diode bridges (full wave rectifier circuits) 12-1, 12-2, 12-3 for full wave rectification provided in respective input stages are connected to three-phase AC power input terminals R, S, T. Connected.
この他励フライバック型のインバータ回路10−1〜10−3の三相交流電源端子R,S,Tに対するスター接続は、図1の実施形態の概略を示す図2から明らかである。 The star connection to the three-phase AC power supply terminals R, S, and T of the separately excited flyback inverter circuits 10-1 to 10-3 is apparent from FIG. 2 showing the outline of the embodiment of FIG.
インバータ回路10−1〜10−3は、インバータ回路10−1を代表して説明すると、ダイオードブリッジ12−1のプラス側にFETを用いたインバータ素子14−1を配置し、インバータ素子14−1を出力トランス18−1の1次巻線20−1に直列接続し、更にカレントトランス1次巻線35−11を介してダイオードブリッジ12−1のマイナス側に接続している。 When the inverter circuits 10-1 to 10-3 are described as a representative of the inverter circuit 10-1, an inverter element 14-1 using an FET is arranged on the plus side of the diode bridge 12-1, and the inverter element 14-1 Are connected in series to the primary winding 20-1 of the output transformer 18-1, and further connected to the negative side of the diode bridge 12-1 via the current transformer primary winding 35-11.
インバータ素子14−1はドライブ回路16−1により駆動され、ドライブ回路16−1にはドライブトランス30のドライブ2次巻線34−1が接続されて、後の説明で明らかにする制御回路36側からスイッチング信号を入力している。出力トランス18−1の2次側には整流ダイオード24−1が設けられている。
The inverter element 14-1 is driven by the drive circuit 16-1, and the drive secondary winding 34-1 of the
残りのインバータ回路10−2,10−3についても、インバータ回路10−1と同じ回路構成となっている。インバータ回路10−1〜10−3の2次側に設けた整流ダイオード24−1,24−2,24−3の出力は1つ合成され、単一の平滑コンデンサ26が接続され、平滑コンデンサ26の出力側に直流出力端子28を設け、三相交流から変換した直流電力を出力するようにしている。
The remaining inverter circuits 10-2 and 10-3 have the same circuit configuration as the inverter circuit 10-1. One output of the rectifier diodes 24-1, 24-2, 24-3 provided on the secondary side of the inverter circuits 10-1 to 10-3 is combined, and a
インバータ回路10−1〜10−3に対しては1系統の制御回路36が設けられている。制御回路36は制御IC38とドライブ回路40を備えている。制御IC38には、平滑コンデンサ26から出力される直流出力電圧が抵抗41,42,44の分圧回路を介して入力される。制御IC38は直流出力電圧が所定電圧に安定するように、インバータ10−1〜10−3を共通にスイッチング制御する。
One
制御IC38の直流出力電圧に対する応答は、抵抗46とコンデンサ48を備えた時定数回路により調整することができ、本実施形態にあっては、この時定数を入力交流電源の1周期では応答することのない周波数応答ゲインに設定するようにしている。
The response to the DC output voltage of the
ドライブ回路40は、制御IC38から出力された制御信号に基づいて生成したスイッチング信号を、ドライブトランス30のドライブトランス1次巻線32に供給している。
The
ドライブトランス30は1つの1次巻線32に対し3つのドライブ2次巻線34−1〜34−3を備えており、2次巻線34−1〜34−3のそれぞれはインバータ回路10−1〜10−3に設けたドライブ回路16−1〜16−3に入力接続されている。これによって単一の制御回路36により3つのインバータ回路10−1〜10−3を同一周波数で共通にスイッチング制御する。
The
また制御IC38は電流保護回路を内蔵しており、その電流保護端子45に対し、インバータ回路18−1〜18−3に対応して設けた過電流検出回路50−1,50−2,50−3を接続している。
The
過電流検出回路50−1〜50−3は、インバータ回路10−1〜10−3に設けているカレントトランス1次巻線35−11〜35−13に結合されたカレントトランス2次巻線35−21,35−22,35−23を入力接続し、それぞれのインバータ回路におけるインバータ電流を検出している。
Overcurrent detection circuits 50-1 to 50-3 are current transformer
過電流検出回路50−1〜50−3の検出出力は、ダイオード52−1,52−2,52−3によるダイオードオアを介して、制御IC38の過電流保護端子45に接続されている。
The detection outputs of the overcurrent detection circuits 50-1 to 50-3 are connected to the
このため制御IC38に内蔵している過電流保護回路は、3つのインバータ回路10−1〜10−3において、過電流検出回路50−1〜50−3で検出される過電流検出信号のうち最大の過電流検出信号を入力して、過電流保護動作を行うことになる。
For this reason, the overcurrent protection circuit built in the
図1の回路構成を示した図2の回路ブロック図にあっては、図1のインバータ回路10−1〜10−3について、出力トランス18−1〜18−3の2次側を取り出し、1次側をインバータ回路10−1〜10−3の1つのブロックとして示しており、インバータ回路10−1〜10−3に設けているダイオードブリッジ12−1〜12−3を交流電源端子R,S,Tに対しスター接続している回路構成を明確に示している。 In the circuit block diagram of FIG. 2 showing the circuit configuration of FIG. 1, the secondary sides of the output transformers 18-1 to 18-3 are extracted from the inverter circuits 10-1 to 10-3 of FIG. The next side is shown as one block of the inverter circuits 10-1 to 10-3, and the diode bridges 12-1 to 12-3 provided in the inverter circuits 10-1 to 10-3 are connected to the AC power supply terminals R and S. , T clearly shows the circuit configuration star-connected to T.
なお図1にあっては、図2におけるスター接続の中点について端子Nを取り出しているが、端子Nはなくても問題ない。 In FIG. 1, the terminal N is taken out at the midpoint of the star connection in FIG. 2, but there is no problem even if the terminal N is not provided.
次に図1の実施形態における力率改善回路としての基本的な動作機能を説明する。本実施形態の制御回路36にあっては、次の3つの条件により他励フライバック型のインバータ回路10−1〜10−3を、直流出力電圧を一定電圧に安定させるようにスイッチング制御している。
Next, a basic operation function as a power factor correction circuit in the embodiment of FIG. 1 will be described. In the
(1)スイッチング制御のオンデューティを絞ることで不連続モードを維持して動作する。 (1) Operates while maintaining the discontinuous mode by reducing the on-duty of the switching control.
(2)各相のインバータ回路を一定周波数で駆動する。 (2) The inverter circuit of each phase is driven at a constant frequency.
(3)交流周波数(50Hzまたは60Hz)の1周期に対し、変動の少ないデューティ比(周期内でデューティを変化させない)で駆動する。 (3) Drive with a duty ratio with little variation (the duty is not changed within the cycle) for one cycle of the AC frequency (50 Hz or 60 Hz).
このような(1)〜(3)の条件により各相のインバータ回路10−1〜10−3をスイッチング制御すると、各インバータ回路10−1〜10−3のそれぞれを定抵抗として動作させることができる。 When switching control of the inverter circuits 10-1 to 10-3 of each phase is performed under the conditions (1) to (3), each of the inverter circuits 10-1 to 10-3 can be operated as a constant resistance. it can.
即ち、各相のインバータ回路10−1〜10−3におけるピーク電流をI、入力電圧をV、オンデューティ時間をTon、更に出力トランス18−1〜18−3のインダクタンスをLとすると、次式の関係が得られる。
I=V(Ton/L) (1)
この(1)式から(Ton/L)を前記(1)〜(3)の条件により一定に保つようにスイッチング制御すると、入力電圧Vに比例した入力電流Iが流れることとなり、これは定抵抗と同じ動作をすることになり、これによって本実施形態のインバータ回路10−1〜10−3のそれぞれは、三相交流電力を直流電力に変換する際のスイッチング制御において力率を1に近づけるという力率改善を行うことができる。
That is, assuming that the peak current in the inverter circuits 10-1 to 10-3 of each phase is I, the input voltage is V, the on-duty time is Ton, and the inductance of the output transformers 18-1 to 18-3 is L, The relationship is obtained.
I = V (Ton / L) (1)
When switching control is performed so that (Ton / L) is kept constant according to the conditions (1) to (3) from the equation (1), an input current I proportional to the input voltage V flows, which is a constant resistance. Thus, each of the inverter circuits 10-1 to 10-3 according to the present embodiment causes the power factor to approach 1 in switching control when converting three-phase AC power to DC power. Power factor improvement can be performed.
図3は図1のインバータ10−1〜10−3及び制御回路36に設けているドライブ回路16−1〜16−3及びドライブ回路40の詳細を示した回路ブロック図である。
FIG. 3 is a circuit block diagram showing details of the drive circuits 16-1 to 16-3 and the
図3において、制御回路36の制御IC38に続いて設けているドライブ回路40は、制御IC38からの出力端子に続いて、抵抗58を介して、NPN型のトランジスタ54とPNP型のトランジスタ56を直列接続したドライブトランス駆動用トランジスタ回路のベースに接続している。
In FIG. 3, the
トランジスタ54と内部電源として使う制御電源との間には抵抗60が接続され、抵抗60はインバータ回路に設けているインバータ素子のオフからオンに立ち上がる際の速度を調整するために設けている。
A
トランジスタ54,56に続いてはコンデンサ62と抵抗64の直列回路が設けられ、この回路はドライブトランス駆動用トランジスタ回路におけるNPN型のトランジスタ54がオンしたときの寄生発振防止のために設けたCR直列回路を構成している。
Following the
続いてダイオード66が逆向きに接続されており、ダイオード66はドライブトランス駆動用トランジスタ回路のトランジスタ54,56に逆電圧や順方向の高電圧が印加しないように保護するための回路を構成している。
Subsequently, the
続いてドライブトランス30に対する直流重畳防止用のコンデンサ68を介してドライブトランス2次巻線32を接続している。コンデンサ68にはツェナーダイオード70が並列接続され、ツェナーダイオード70はスイッチング制御におけるデューティの過渡変動時に、インバータ回路に設けているインバータ素子14−1〜14−3のゲートに異常電圧が印加するのを阻止するために設けている。
Subsequently, the drive transformer secondary winding 32 is connected via a
インバータ回路18−1〜18−3側に設けられるドライブ回路16−1〜16−3は同じ回路構成を持ち、例えばインバータ回路18−1に対応したドライブ回路16−1を例に取ると、ドライブトランス2次巻線34−1とインバータ素子14−1の間に、トランジスタ72−1、ダイオード74−1,80−1及び抵抗76−1,78−1を備えた回路を設けている。 The drive circuits 16-1 to 16-3 provided on the inverter circuits 18-1 to 18-3 side have the same circuit configuration. For example, when the drive circuit 16-1 corresponding to the inverter circuit 18-1 is taken as an example, A circuit including a transistor 72-1, diodes 74-1, 80-1 and resistors 76-1, 78-1 is provided between the transformer secondary winding 34-1 and the inverter element 14-1.
トランジスタ72−1は、インバータ素子14−1をオンからオフにする際のスピードアップ用のトランジスタである。即ちタレイフライバック型のインバータ回路にあっては、インバータ素子14−1をオンしたときに出力トランスの1次巻線にエネルギーを蓄え、続いてインバータ素子14−1をオフしたときに1次巻線に蓄えたエネルギーを2次側に伝達する動作を行うことから、エネルギーを2次側に伝達する際のインバータ素子14−1のオンからオフに切り替わる際のスピードをトランジスタ72−1の動作で高速化し、エネルギー伝達効率を高めている。 The transistor 72-1 is a transistor for speeding up when the inverter element 14-1 is turned off from on. That is, in a lay-fly-back type inverter circuit, energy is stored in the primary winding of the output transformer when the inverter element 14-1 is turned on, and then the primary winding is turned on when the inverter element 14-1 is turned off. Since the operation of transmitting the energy stored in the line to the secondary side is performed, the speed at which the inverter element 14-1 is switched off when transmitting the energy to the secondary side is determined by the operation of the transistor 72-1. Speeding up and increasing energy transfer efficiency.
ドライブトランス2次巻線34−1とトランジスタ72−1のエミッタとの間に接続されたダイオード74−1は、インバータ素子14−1をオンからオフに切り替える際に、トランジスタ72−1に優先的にベース電流を流してスピードアップ動作を促進させるためのダイオードである。 The diode 74-1 connected between the drive transformer secondary winding 34-1 and the emitter of the transistor 72-1 has priority over the transistor 72-1 when the inverter element 14-1 is switched from on to off. This is a diode for causing the base current to flow through and promoting the speed-up operation.
トランジスタ72−1のベース側に接続している抵抗76−1は、トランジスタ72−1のベース電流制限用の抵抗である。更に抵抗78−1は、インバータ素子14−1の発振防止用のゲート抵抗である。 A resistor 76-1 connected to the base side of the transistor 72-1 is a resistor for limiting the base current of the transistor 72-1. Further, the resistor 78-1 is a gate resistor for preventing oscillation of the inverter element 14-1.
この図3に示すような1系統の制御回路36により、各相のドライブ回路16−1〜16−3を1つのドライブトランス30により、前記(1)〜(3)に示したように、不連続モードで、低周波数で且つ交流周波数の周期に対し変動の少ないデューティ比で駆動し、各相のインバータ回路を定抵抗として動作することで力率を改善することができる。
As shown in the above (1) to (3), the
図4は図1の過電流保護回路系の詳細を示した回路ブロック図である。図4において、制御回路36側については、制御IC38の過電流保護端子45に対し接続している各相の過電流保護回路50−1〜50−3の回路構成を示しており、これに併せて各相のインバータ回路10−1〜10−3側に設けているドライブ回路16−1〜16−3、インバータ素子14−1〜14−3及びカレントトランス1次巻線35−11〜35−13を取り出して示している。
FIG. 4 is a circuit block diagram showing details of the overcurrent protection circuit system of FIG. In FIG. 4, on the
各相に対応した過電流保護回路50−1〜50−3は、カレントトランス2次巻線35−21,35−22,35−23のそれぞれに対しダイオード86−1,86−2,86−3を直列接続することで、各相のインバータ電流により誘起された2次電圧に比例した直流電圧を抵抗88の両端に発生しており、抵抗88−1〜88−3のそれぞれは、ダイオードオアを構成するダイオード52−1〜52−3を介して、制御IC38の過電流保護端子45側に接続される。
The overcurrent protection circuits 50-1 to 50-3 corresponding to the respective phases have diodes 86-1, 86-2, 86- for the current transformer secondary windings 35-21, 35-22, 35-23, respectively. 3 are connected in series, a DC voltage proportional to the secondary voltage induced by the inverter current of each phase is generated at both ends of the resistor 88. Each of the resistors 88-1 to 88-3 is a diode OR circuit. Are connected to the
このダイオード52−1〜52−3のダイオードオアの過電流保護端子45に対する接続につき、抵抗84,85による分圧回路で分圧した過電流検出電圧を入力しており、分圧回路を介して入力することで、インバータ回路18−1〜18−3におけるインバータ電流(ドレイン電流)のノイズや外来ノイズの影響を受けにくくしている。もちろん、分圧回路を設けずに直接、過電流保護端子45に接続してもよい。コンデンサ82は、過電流保護端子45に入力する外来ノイズを除去するために設けている。
For the connection of the diodes 52-1 to 52-3 to the
このような各相のインバータ回路10−1〜10−3に対応して設けた過電流保護回路系によれば、3つのインバータ回路10−1〜10−3における最も大きな過電流につき、制御ICに内蔵している過電流保護回路が動作することとなり、過電流保護回路に設定している過電流閾値を過電流検出電圧が超えたときに、制御IC38によるインバータ回路10−1〜10−3のスイッチング動作を停止して過電流保護を図ることになる。
According to the overcurrent protection circuit system provided so as to correspond to the inverter circuits 10-1 to 10-3 of each phase, the control IC for the largest overcurrent in the three inverter circuits 10-1 to 10-3. When the overcurrent detection voltage exceeds the overcurrent threshold set in the overcurrent protection circuit, the inverter circuits 10-1 to 10-3 by the
また電源投入時に各相のインバータ回路10−1〜10−3のそれぞれに流れる突入電流についても、過電流保護回路で検出動作が行われ、1系統の制御回路36に設けている制御IC38の過電流保護回路により突入電流に対する保護動作が行われているため、各相のインバータ回路10−1〜10−3につき個別に突入電流保護回路を設ける必要はない。
Also, an inrush current flowing through each of the inverter circuits 10-1 to 10-3 of each phase when the power is turned on is detected by the overcurrent protection circuit, and the
図5は位相シフトしたスイッチング制御により高周波リップルの低減を図る本発明による力率改善回路の第2実施形態を示した回路ブロック図であり、図6にその制御回路の詳細を示している。 FIG. 5 is a circuit block diagram showing a second embodiment of the power factor correction circuit according to the present invention for reducing high-frequency ripple by phase-shifted switching control, and FIG. 6 shows the details of the control circuit.
図5において、第2実施形態にあっては、三相交流電源の電源入力端子R,S,Tに対し、インバータ回路10−11,10−12,10−13に設けているダイオードブリッジ12−1,12−2,12−3をスター接続しており、この点は図1の第1実施形態と同じである。 In FIG. 5, in the second embodiment, the diode bridge 12-provided in the inverter circuits 10-11, 10-12, and 10-13 with respect to the power input terminals R, S, and T of the three-phase AC power source. 1, 12-2 and 12-3 are star-connected, and this is the same as in the first embodiment of FIG.
インバータ回路10−11〜10−13は、インバータ回路10−11に代表して示す回路構成を備えている。インバータ回路10−11には、インバータ素子数nをn=3とした場合、交流位相角360°をインバータ素子数n=3で割った(360°/n)=120°の位相差をもつn種類のスイッチング信号、即ち、0°、120°、240°の位相差をもつ3種類のスイッチング信号により駆動するn=3個の他励フライバック型のインバータ回路部が設けられている。 The inverter circuits 10-11 to 10-13 have a circuit configuration representatively shown by the inverter circuit 10-11. In the inverter circuit 10-11, when the number of inverter elements n is n = 3, the AC phase angle 360 ° is divided by the number of inverter elements n = 3 (360 ° / n) = 120 ° having a phase difference of 120 °. There are provided n = 3 separately-excited flyback inverter circuit units driven by three kinds of switching signals, that is, three kinds of switching signals having phase differences of 0 °, 120 °, and 240 °.
即ち、位相0°、120°、240°で駆動されるインバータ回路部は、ドライブトランス2次巻線34−11,34−12,34−13、ドライブ回路16−11,16−12,16−13、インバータ素子14−11,14−12,14−13及び1次巻線20−11,20−12,20−13及び2次巻線22−11,22−12,22−13を備えた出力トランス18−11,18−12,18−13、整流ダイオード24−11,24−12,24−13で構成されている。 That is, the inverter circuit unit driven at phases 0 °, 120 °, and 240 ° includes drive transformer secondary windings 34-11, 34-12, and 34-13, and drive circuits 16-11, 16-12, and 16−. 13, inverter elements 14-11, 14-12, 14-13, primary windings 20-11, 20-12, 20-13 and secondary windings 22-11, 22-12, 22-13 It comprises output transformers 18-11, 18-12, 18-13 and rectifier diodes 24-11, 24-12, 24-13.
他のインバータ回路10−12,10−13についても、インバータ回路10−11と同様に、スイッチング信号の位相0°、120°、240°に対応した3系統のインバータ回路部が並列的に設けられている。 Similarly to the inverter circuit 10-11, the other inverter circuits 10-12 and 10-13 are provided with three inverter circuit portions corresponding to the switching signal phases 0 °, 120 °, and 240 ° in parallel. ing.
出力回路側は、インバータ回路10−11〜10−13に設けている3つの出力トランスの2次巻線22−11〜22−33に接続している整流ダイオード24−11〜24−33の9つの出力側を1つに合わせた後に、単一の平滑コンデンサ26に接続し、直流出力端子28に所定電圧の直流電力を供給している。
The output circuit side includes 9 rectifier diodes 24-11 to 24-33 connected to secondary windings 22-11 to 22-33 of three output transformers provided in the inverter circuits 10-11 to 10-13. After the two output sides are combined into one, they are connected to a
制御回路36−1は各相のインバータ回路10−1〜10−13に対し1系統の回路として設けられ、制御回路36−1は図1の第1実施形態における(1)〜(3)と同じ条件、即ち、オンデューティを絞る不連続モードで、一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動することにより、前記(1)式の関係を継続し、これによって、定抵抗として動作させることで入力電圧に入力電流を比例させ、力率を改善させている。 The control circuit 36-1 is provided as one circuit for the inverter circuits 10-1 to 10-13 of each phase, and the control circuit 36-1 is the same as (1) to (3) in the first embodiment of FIG. By driving at the same condition, that is, in a discontinuous mode in which the on-duty is reduced, at a constant frequency and with a duty ratio with little fluctuation with respect to one cycle of the AC frequency, the relationship of the above expression (1) is continued. By operating as a constant resistance, the input current is proportional to the input voltage, and the power factor is improved.
図5の制御回路36−1詳細を示す図6にあっては、制御IC38に対する直流出力電圧の入力は図1の実施形態と同じであり、制御IC38の周波数応答ゲインも、抵抗46とコンデンサ48の時定数回路により、入力交流電圧の周期以内となる直流出力電圧の低い周波数変動に対しては応答することのない時定数の周波数応答ゲインを設定している。
In FIG. 6 showing the details of the control circuit 36-1 in FIG. 5, the input of the DC output voltage to the
制御部36からの制御信号は、3系統に分けて設けた位相0°、120°及び240°の各ドライブ系統に入力されている。ドライブ回路40−1は位相0°に対応しており、制御IC38からの制御信号をそのまま入力して、位相0°のスイッチング信号をドライブトランス2次巻線32−1に出力する。
A control signal from the
120°シフト回路90−2は制御信号を位相120°シフトし、ドライブ回路40−2で120°位相のずれたスイッチング信号をドライブトランス1次巻線32−2に出力している。更に240°シフト回路90−3にあっては、240°位相シフトした制御信号をドライブ回路40−3に入力し、ドライブトランス2次巻線に240°位相シフトしたスイッチング信号を供給している。 The 120 ° shift circuit 90-2 shifts the control signal by 120 ° in phase, and the drive circuit 40-2 outputs a switching signal shifted in phase by 120 ° to the drive transformer primary winding 32-2. Further, in the 240 ° shift circuit 90-3, a control signal shifted in phase by 240 ° is input to the drive circuit 40-3, and a switching signal shifted in phase by 240 ° is supplied to the drive transformer secondary winding.
120°シフト回路90−2及び240°シフト回路90−3におけるスイッチングデューティの位相をずらす回路構成としては、アナログ回路またはデジタル回路による遅延回路を用いる。 As a circuit configuration for shifting the phase of the switching duty in the 120 ° shift circuit 90-2 and the 240 ° shift circuit 90-3, a delay circuit using an analog circuit or a digital circuit is used.
制御ICの過電流保護端子45に対しては、図5のインバータ回路10−11〜10−13に3系統ずつ設けているインバータ回路の9つのカレントトランス1次巻線に対応したカレントトランス2次巻線35−211〜35−233を設け、それぞれ過電流検出回路50−11〜50−33より過電流検出電圧に変換した後、ダイオード52−11〜52−33によるダイオードオアを介して制御IC38の過電流保護端子45に接続しており、したがって、各相のインバータ10−11に3系統設けた合計9つの過電流検出信号の中の最大の過電流検出信号につき、制御IC38に内蔵している過電流保護回路が過電流保護動作を行うことになる。
For the
この図5及び図6に示した第2実施形態によれば、各相に対応したインバータ回路10−11〜10−13に設けた3系統の位相0°、120°、240°に対応した並列的なスイッチング制御を行って三相交流電圧を直流電力に変換することで、そのリップル電圧が0°、120°及び240°ずつずれて出力側で1つに合成され、これによって120°ずつずれた3つのリップル電圧の相殺により、高周波リップルを低減することができる。 According to the second embodiment shown in FIGS. 5 and 6, the three systems provided in the inverter circuits 10-11 to 10-13 corresponding to the respective phases are arranged in parallel corresponding to the phases 0 °, 120 °, and 240 °. By switching the three-phase AC voltage to DC power by performing general switching control, the ripple voltage shifts by 0 °, 120 °, and 240 ° and is combined into one on the output side, thereby shifting by 120 ° The high frequency ripple can be reduced by canceling the three ripple voltages.
なお図5,図6の第2実施形態にあっては、インバータ素子数をn=3としてインバータ回路10−11〜10−13のそれぞれに3系統のインバータ回路部を設けた場合を例に取っているが、インバータ素子数をn=2としてインバータ回路部を2系統設けた場合には、それぞれの位相を0°と180°ずらすようにスイッチング制御することで、180°ずれた2つのリップル電圧の相殺により、高周波リップルを低減することができる。 In the second embodiment shown in FIGS. 5 and 6, the case where the number of inverter elements is n = 3 and three inverter circuit portions are provided in each of the inverter circuits 10-11 to 10-13 is taken as an example. However, when the number of inverter elements is n = 2 and two inverter circuit units are provided, switching control is performed so that the respective phases are shifted by 0 ° and 180 °, so that two ripple voltages shifted by 180 ° are obtained. By canceling out, high-frequency ripple can be reduced.
図7はスター接続とデルタ接続を切替可能な本発明の第3実施形態を示した回路ブロック図である。図7(A)は、図7(B)に示すブロック10の1次側のインバータ回路部を1つのブロックとしてインバータ10−1〜10−3として示しており、三相交流電源端子R,S,Tに対し、各相のインバータ10−1〜10−3を3つの切替スイッチ94−1,94−2,94−3の切替えによりスター接続からデルタ接続に切替えできるようにしている。
FIG. 7 is a circuit block diagram showing a third embodiment of the present invention capable of switching between star connection and delta connection. FIG. 7 (A) shows the inverter circuit portion on the primary side of the
切替スイッチ94−1〜94−3はスター接続接点aとデルタ接続接点bを有し、連動したスイッチとして切り替えることができる。図示の切替スイッチ94−1〜94−3のスター接続端子aの接続位置にあっては、インバータ10−1〜10−3は、図2の第1実施形態に示したと同様、三相交流R,S,Tに対しスター接続としている。 The change-over switches 94-1 to 94-3 have a star connection contact a and a delta connection contact b, and can be switched as interlocked switches. In the connection positions of the star connection terminals a of the illustrated changeover switches 94-1 to 94-3, the inverters 10-1 to 10-3 are connected to the three-phase alternating current R as in the first embodiment shown in FIG. , S, T are star-connected.
一方、切替スイッチ94−1〜94−3をデルタ接続端子b側に切り替えると、三相交流の電源入力端子R,S,Tに対し3つのインバータ10−1〜10−3をデルタ接続とすることができる。 On the other hand, when the changeover switches 94-1 to 94-3 are switched to the delta connection terminal b side, the three inverters 10-1 to 10-3 are delta connected to the three-phase AC power input terminals R, S, and T. be able to.
このような図7の実施形態におけるスター接続とデルタ接続の切替えは、次のような使い方に活用できる。 The switching between the star connection and the delta connection in the embodiment of FIG. 7 can be used for the following usage.
まず図示のインバータ回路10−1〜10−3のスター接続にあっては、それぞれに入力する交流電圧は1/√3に低減できるので、インバータ回路10−1〜10−3に設けているインバータ素子14に耐圧の低い素子を使用することができる。例えば三相交流としてAC400ボルト系の場合についてはスター接続に切り替えることで印加電圧を1/√3に低減し、インバータ素子の耐圧を有利にすることができる。 First, in the star connection of the illustrated inverter circuits 10-1 to 10-3, the AC voltage input to each of the inverter circuits 10-1 to 10-3 can be reduced to 1 / √3. An element having a low withstand voltage can be used as the element 14. For example, in the case of an AC 400 volt system as a three-phase alternating current, the applied voltage can be reduced to 1 / √3 by switching to the star connection, and the withstand voltage of the inverter element can be made advantageous.
一方、インバータ回路10−1〜10−3を切替スイッチ94−1〜94−3の切替えでデルタ接続端子b側に切り替えるデルタ接続の場合には、インバータ回路10−1〜10−3に流れる電流を1/√3に低減できるので、このような場合には例えばスター接続を適用するAC400ボルト系に対し、AC200ボルト系の三相交流を対象としてデルタ接続に切替え、インバータ回路10−1〜10−3に流れる電流を1/√3に低減することで、インバータ素子や出力トランスの電流損失を低減する使い方ができる。 On the other hand, in the case of the delta connection in which the inverter circuits 10-1 to 10-3 are switched to the delta connection terminal b side by switching the changeover switches 94-1 to 94-3, the current flowing through the inverter circuits 10-1 to 10-3 Can be reduced to 1 / √3. In such a case, for example, an AC 400 volt system to which a star connection is applied is switched to a delta connection for an AC 200 volt system three-phase alternating current, and the inverter circuits 10-1 to 10-10. By reducing the current flowing through −3 to 1 / √3, it is possible to reduce the current loss of the inverter element and the output transformer.
図8は六相交流電源を対象にインバータ回路をスター接続した本発明の第4実施形態を示した回路ブロック図である。図8において、インバータ回路10−1〜10−6は図7(B)に示したと同じ回路構成を備えており、これはインバータ回路の1次側であることから、2次側については図2の第1実施形態に示したように、それぞれの出力トランスを整流ダイオードを介して1つに合わせた後に、単一の平滑コンデンサにより直流出力電力を取り出すようにしている。 FIG. 8 is a circuit block diagram showing a fourth embodiment of the present invention in which inverter circuits are star-connected for a six-phase AC power source. In FIG. 8, the inverter circuits 10-1 to 10-6 have the same circuit configuration as that shown in FIG. 7B, and this is the primary side of the inverter circuit. As shown in the first embodiment, after the output transformers are combined into one via a rectifier diode, the DC output power is taken out by a single smoothing capacitor.
即ち本発明は、三相交流以外の多相交流につき、まったく同様なスター接続の構成を取ることで、出力平滑や制御系は1系統でよく、インバータ回路10−1〜10−6のそれぞれを前記(1)〜(3)の条件により制御して低抵抗と動作させることで力率改善を図ることができる。 In other words, the present invention adopts the same star connection configuration for multi-phase AC other than three-phase AC, so that one output smoothing and control system may be used, and each of the inverter circuits 10-1 to 10-6 is provided. The power factor can be improved by controlling with the conditions (1) to (3) to operate with low resistance.
図9は力率改善回路の後段にDC−DCコンバータを接続した本発明の第5実施形態を示した回路ブロック図である。図9において、力率改善回路部96は図2の第1実施形態と同じ回路であり、力率改善回路部96の出力段にDC−DCコンバータ98を接続している。
FIG. 9 is a circuit block diagram showing a fifth embodiment of the present invention in which a DC-DC converter is connected after the power factor correction circuit. In FIG. 9, the power factor correction circuit unit 96 is the same circuit as that of the first embodiment of FIG. 2, and a DC-
DC−DCコンバータ98としては適宜のスイッチングレギュレータを使用することができ、力率改善回路部96から入力した直流電圧を所定の一定電圧に安定化して、直流出力端子28から負荷に供給することができる。
An appropriate switching regulator can be used as the DC-
ここで力率改善回路部96に設けた制御回路36は、平滑コンデンサ26からの出力電圧ではなく、DC−DCコンバータ98の直流出力電圧を入力し、これを所定電圧に安定するようにインバータ回路10−1〜10−3をスイッチング制御しているが、平滑コンデンサ26から出力される直流電圧を入力してスイッチング制御してもよい。
Here, the
また力率改善回路部96の出力段に設けた平滑コンデンサ26の容量とDC−DCコンバータの停止電圧の設定を調整することで、三相交流電源の瞬断などに対し、直流電力を維持する任意の保持時間を確保することができる。
Further, by adjusting the capacity of the smoothing
この図9の実施形態における力率改善回路部96の出力段にDC−DCコンバータ98を設ける構成は、図5の実施形態、図7の実施形態、更には図8の実施形態のいずれについても同様に適用することができる。
The configuration in which the DC-
また本実施形態のインバータ回路10−1〜10−3にあっては、他励フライバック型のインバータ回路を使用していることから、昇圧チョップの場合に必ず入力電圧よりも高い出力電圧でなければ力率改善動作ができないことと異なり、出力電圧を任意に設定しても十分な力率改善動作を行うことができる。 In addition, since the separately excited flyback type inverter circuit is used in the inverter circuits 10-1 to 10-3 of the present embodiment, the output voltage must be higher than the input voltage in the case of the boost chop. Unlike the case where the power factor improvement operation cannot be performed, a sufficient power factor improvement operation can be performed even if the output voltage is arbitrarily set.
更に、本発明は、単相交流力率改善回路を提供するものであり、その実施形態は、図1の三相交流力率改善回路について、インバータ回路10−1を残し、インバータ回路10−2,10−3を除き、また、制御回路36から過電流検出回路50−2,50−3、ダイオード52−2,52−3を除いたインバータ10−1ののみの制御回路系とすれば良い。
Furthermore, the present invention provides a single-phase AC power factor correction circuit, and the embodiment leaves the inverter circuit 10-1 and the inverter circuit 10-2 for the three-phase AC power factor correction circuit of FIG. 10-3, and the control circuit system of only the inverter 10-1 except the overcurrent detection circuits 50-2 and 50-3 and the diodes 52-2 and 52-3 from the
このような回路構成をもつ単相交流力率改善回路にいても、制御回路36により、前記(1)〜(3)に示したように、不連続モードで、低周波数で且つ交流周波数の周期に対し変動の少ないデューティ比で駆動し、インバータ回路10−1を定抵抗として動作することで、単相交流電力を直流電力に変換する際の力率を改善することができる。
Even in the single-phase AC power factor correction circuit having such a circuit configuration, as shown in the above (1) to (3), the
なお、上記の実施形態にあっては、カレントトランス1次巻線はマイナス側ラインに接続しているが、プラス側ラインに接続しても同様の動作が得られる。 In the above embodiment, the current transformer primary winding is connected to the minus line, but the same operation can be obtained even if it is connected to the plus line.
また、インバータ素子としてMOSFETを使用しているが、これに限定される適宜のスイッチ素子を用いることができる。 Moreover, although MOSFET is used as an inverter element, the appropriate switch element limited to this can be used.
また、出力回路側の整流ダイオードの換わりに、MOSFETを用いた同期整流回路としても良い。 Further, instead of the rectifier diode on the output circuit side, a synchronous rectifier circuit using a MOSFET may be used.
また、全波整流回路を構成する入力スタックダイオードの前後に高周波フィルタを接続しても良い。 Further, a high frequency filter may be connected before and after the input stack diode constituting the full wave rectifier circuit.
また、本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
The present invention includes appropriate modifications without impairing the object and advantages thereof, and is not limited by the numerical values shown in the above embodiments.
10−1〜10−6:インバータ回路
12,12−1〜12−3:ダイオードブリッジ
14,14−1〜14−3:インバータ素子
16,16−1〜16−3,16−11〜16−13:ドライブ回路
18−1〜18−3,18−11〜18−13:出力トランス
20−1〜20−3,20−11〜20−13:1次巻線
22−1〜22−3,22−11〜22−33:2次巻線
24−1〜24−3,24−11〜24−33:整流ダイオード
26:平滑コンデンサ
28:出力端子
30:ドライブトランス
32,32−1〜32−3:ドライブ1次巻線
34,34−1〜34−3,34−211〜34−233:ドライブ2次巻線
35−11〜35−13:カレントトランス1次巻線
35−21〜35−23:カレントトランス2次巻線
36,36−1:制御部
38:制御IC
40:ドライブ回路
41,42,44,46,58,60,64,76−1〜76−3,78−1〜78−3,84,85,86−1〜86−3:抵抗
45:過電流保護端子
48,62,82:コンデンサ
50−1〜50−3,50−11〜50−33:過電流検出回路
52−1〜52−3,74−1〜74−3,80−1〜80−3,88−1〜88−3:ダイオード
54,56,72−1〜72−3:トランジスタ
70:ツェナーダイオード
90−2:120°シフト回路
90−3:240°シフト回路
94−1〜94−3:切替スイッチ
96:力率改善回路部
98:DC−DCコンバータ
10-1 to 10-6:
40: Drive
Claims (5)
前記相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
前記相数分のインバータ回路の各出力整流回路を並列接続して単一の平滑回路に接続して直流電力を出力する出力接続回路と、
前記出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、前記相数分のインバータ回路を、不連続モードを維持しつつ一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路とを設け、
前記制御回路は、スイッチング信号を入力する1次巻線と、前記相数分のインバータ回路に設けた各ドライブ回路に接続する相数分の2次巻線とを備えた単一のドライブトランスにより前記相数分のインバータ回路の各インバータ素子を共通にスイッチング制御すること、
前記相数分のインバータ回路はインバータ電流を検出する相数分のカレントトランスを備え、前記制御回路は前 記相数分のカレントトランスで検出したインバータ電流の中の最大電流に対し保護動作する過電流保護回路を備えたこと、
を特徴とする多相交流力率改善回路。 Full-wave rectifier circuit, inverter element, drive circuit of the inverter element, an output transformer and an output rectifier circuit, an inverter circuit for the number of phases of a multiphase AC power source that performs a separate excitation flyback operation;
An input connection circuit that star-connects the full-wave rectifier circuit of the inverter circuit for the number of phases to a multiphase AC power source,
An output connection circuit that outputs DC power by connecting each output rectifier circuit of the inverter circuit for the number of phases in parallel and connecting to a single smoothing circuit;
In order to maintain the predetermined voltage by inputting the DC output voltage obtained by the output connection circuit, the inverter circuits for the number of phases are maintained at a constant frequency and one cycle of the AC frequency while maintaining the discontinuous mode. Provided with a control circuit that operates as a constant resistance by driving with a duty ratio with less fluctuation ,
The control circuit includes a single drive transformer having a primary winding for inputting a switching signal and secondary windings for the number of phases connected to each drive circuit provided in the inverter circuit for the number of phases. Switching control common to each inverter element of the inverter circuit for the number of phases,
The inverter circuit of the phase several minutes with a phase number of the current transformer for detecting the inverter current, the control circuit over protection operation on the maximum current in the inverter current detected in the previous SL-phase minutes of the current transformer Equipped with a current protection circuit,
A multiphase AC power factor correction circuit characterized by
前記相数分のインバータ回路の全波整流回路を多相交流電源に対しスター接続する入力接続回路と、
前記相数分のインバータ回路の各出力整流回路を並列接続して平滑回路に接続して直流電力を出力する出力接続回路と、
前記出力接続回路で得られた直流出力電圧を入力して所定電圧を維持するように、前記相数分のインバータ回路に設けている複数のインバータ素子を、360°を前記インバータ素子数で割った位相差をもつ複数のスイッチング信号により、不連続モードを維持しつつ一定周波数で且つ交流周波数の1周期に対し変動の少ないデューティ比で駆動することにより定抵抗として動作させる制御回路とを設け、
前記制御回路は、インバータ素子数をnとした場合、360°/nの位相差をもつn種類のスイッチング信号に より各インバータ回路に設けているn個のインバータ素子をスイッチング制御すること、
を特徴とする多相交流力率改善回路。
Following the full-wave rectifier circuit, a plurality of inverter elements, a plurality of drive circuits provided for each inverter element, a plurality of output transformers driven by the plurality of inverter elements, and an output rectifier provided for each of the plurality of output transformers An inverter circuit corresponding to the number of phases of the multiphase AC power source that includes a circuit and performs separately excited flyback operation;
An input connection circuit that star-connects the full-wave rectifier circuit of the inverter circuit for the number of phases to a multiphase AC power source,
An output connection circuit that outputs DC power by connecting each output rectifier circuit of the inverter circuit for the number of phases in parallel and connecting to a smoothing circuit;
A plurality of inverter elements provided in the inverter circuit for the number of phases is divided by 360 ° by the number of inverter elements so that the DC output voltage obtained in the output connection circuit is input and the predetermined voltage is maintained. A plurality of switching signals having a phase difference, and a control circuit that operates as a constant resistance by driving at a constant frequency while maintaining a discontinuous mode at a duty ratio with little variation with respect to one cycle of the AC frequency ;
The control circuit performs switching control of n inverter elements provided in each inverter circuit by n kinds of switching signals having a phase difference of 360 ° / n, where n is the number of inverter elements.
A multiphase AC power factor correction circuit characterized by
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008108537A JP5166101B2 (en) | 2008-04-18 | 2008-04-18 | Three-phase power factor correction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008108537A JP5166101B2 (en) | 2008-04-18 | 2008-04-18 | Three-phase power factor correction circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009261163A JP2009261163A (en) | 2009-11-05 |
JP5166101B2 true JP5166101B2 (en) | 2013-03-21 |
Family
ID=41387858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008108537A Active JP5166101B2 (en) | 2008-04-18 | 2008-04-18 | Three-phase power factor correction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5166101B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6817894B2 (en) * | 2017-05-19 | 2021-01-20 | Ntn株式会社 | Insulated switching power supply for three-phase AC |
KR101862517B1 (en) | 2017-05-29 | 2018-05-29 | 숭실대학교산학협력단 | Multi-phase inverter using independent-type multi H-bridge |
JP6800098B2 (en) * | 2017-06-23 | 2020-12-16 | Ntn株式会社 | Insulated switching power supply for three-phase AC |
JP7102473B2 (en) * | 2020-08-19 | 2022-07-19 | 株式会社三社電機製作所 | Parallel operation power supply |
JP7491814B2 (en) | 2020-10-30 | 2024-05-28 | ナブテスコ株式会社 | AC-AC Converter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6084970A (en) * | 1983-10-14 | 1985-05-14 | Origin Electric Co Ltd | Controlling method for polyphase rectifier |
JPH06169571A (en) * | 1992-11-30 | 1994-06-14 | Tdk Corp | Switching power supply device |
JPH09261968A (en) * | 1996-03-26 | 1997-10-03 | Toshiba Lighting & Technol Corp | Power supply apparatus, discharge lamp lighting device and illumination device |
JP3269010B2 (en) * | 1997-02-14 | 2002-03-25 | レシップ株式会社 | Inverter power supply unit for discharge lamp lighting |
JP2002125367A (en) * | 2000-10-16 | 2002-04-26 | Fuji Xerox Co Ltd | Power supply |
JP2006197687A (en) * | 2005-01-12 | 2006-07-27 | Shindengen Electric Mfg Co Ltd | Three-phase rectifying circuit |
JP4556918B2 (en) * | 2006-06-23 | 2010-10-06 | 株式会社豊田自動織機 | Power supply device with regenerative energy consumption circuit |
-
2008
- 2008-04-18 JP JP2008108537A patent/JP5166101B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009261163A (en) | 2009-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8737097B1 (en) | Electronically isolated method for an auto transformer 12-pulse rectification scheme suitable for use with variable frequency drives | |
US8780585B2 (en) | Double phase-shifting full-bridge DC-to-DC converter | |
US8149597B2 (en) | Intermediate bus architecture with a quasi-regulated bus converter | |
US8466652B2 (en) | Method and apparatus for generating a charging circuit | |
US6256213B1 (en) | Means for transformer rectifier unit regulation | |
US7239530B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
US8379421B2 (en) | Power factor correction converter with parallel-connected converter sections | |
EP2533408B1 (en) | Power supply arrangement for single ended class D amplifier | |
US7049786B1 (en) | Unipolar drive topology for permanent magnet brushless DC motors and switched reluctance motors | |
US8035995B2 (en) | ACDC converter | |
US20120044729A1 (en) | Bridgeless coupled inductor boost power factor rectifiers | |
US7944188B1 (en) | Power converter circuits having bipolar outputs and bipolar inputs | |
US11296607B2 (en) | DC-DC converter | |
JP5166101B2 (en) | Three-phase power factor correction circuit | |
JP2006101668A (en) | Power supply | |
US7289338B2 (en) | Input to output isolated DC-DC converter | |
JP2010017047A (en) | Three-phase power factor improving circuit | |
JPH10271823A (en) | Power factor improved three-phase converter | |
JP7389642B2 (en) | switching power supply | |
US20240339940A1 (en) | Integrated auxiliary power supply with stable output at high-line and light-load conditions | |
WO2024111247A1 (en) | Power conversion device | |
JP2004147475A (en) | Rectifier | |
JP2007124759A (en) | Dc converter | |
US20090310392A1 (en) | power converter | |
JP3479870B2 (en) | Power factor improvement circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5166101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |