[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5150242B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5150242B2
JP5150242B2 JP2007335665A JP2007335665A JP5150242B2 JP 5150242 B2 JP5150242 B2 JP 5150242B2 JP 2007335665 A JP2007335665 A JP 2007335665A JP 2007335665 A JP2007335665 A JP 2007335665A JP 5150242 B2 JP5150242 B2 JP 5150242B2
Authority
JP
Japan
Prior art keywords
pad
memory
wiring board
element group
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007335665A
Other languages
English (en)
Other versions
JP2009158738A (ja
Inventor
拓 西山
哲也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007335665A priority Critical patent/JP5150242B2/ja
Priority to US12/343,921 priority patent/US8004071B2/en
Publication of JP2009158738A publication Critical patent/JP2009158738A/ja
Priority to US13/172,571 priority patent/US8395268B2/en
Application granted granted Critical
Publication of JP5150242B2 publication Critical patent/JP5150242B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01037Rubidium [Rb]

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は半導体記憶装置に関する。
NAND型フラッシュメモリ等を内蔵するメモリカード(半導体メモリカード)は、急速に小型化と高容量化が進められている。小型化されたメモリカードを実現するために、メモリ素子やコントローラ素子等の半導体素子は配線基板上に積層して搭載されている。さらに、メモリカードの高容量化を図るために、メモリ素子自体も配線基板上に多段に積層されるようになってきている。メモリ素子やコントローラ素子等の半導体素子の電極パッドはワイヤボンディングを適用して配線基板の接続パッドと電気的に接続される。
メモリ素子の積層数は増加傾向にあり、メモリカードの記憶容量に応じて4段、さらには8段もしくはそれ以上に積層することが検討されている。多段に積層された半導体素子(メモリ素子)に対してワイヤボンディングを行うためには、例えば短辺片側パッド構造の半導体素子の電極パッドをそれぞれ露出させるように、複数の半導体素子を階段状に積層することが考えられる(例えば、特許文献1参照)。露出された電極パッドはボンディングワイヤ(金属ワイヤ等)を介して配線基板の接続パッドと電気的に接続される。
片側パッド構造の半導体素子を多段(例えば8段もしくはそれ以上)に階段積層する場合、半導体素子の積層数に応じて階段方向の長さが長くなる。このため、上段側に配置された半導体素子の電極パッドと配線基板の接続パッドとの距離は増大する傾向にある。多段に積層された半導体素子の電極パッドのうち、電気特性や信号特性等が等しい電極パッドについては金属ワイヤで順に接続することができる。しかし、チップセレクト用の電極パッドについては、制御信号に応じて配線基板の接続パッドと接続する必要がある。
例えば、多段に積層する半導体素子を第1の素子群と第2の素子群とに分け、これら素子群に応じてチップセレクトを行う制御信号用の金属ワイヤを、配線基板の接続パッドと接続する。このようなチップセレクト用の金属ワイヤに関しては、上段側の第2の素子群に接続された金属ワイヤを、下段側の第1の素子群に接続された金属ワイヤを避けてワイヤリングする必要がある。このため、第2の素子群はチップセレクト用の金属ワイヤに入線角度を付け、第1の素子群の金属ワイヤとの接触を抑制することが検討されている。
しかしながら、半導体素子を例えば8段もしくはそれ以上というように多段化した場合、第2の素子群の金属ワイヤに入線角度を付けても、第1の素子群に接続された金属ワイヤとの接触が避けられないおそれがある。このため、金属ワイヤの接触を避けることが可能な半導体素子の積層構造や金属ワイヤの接続構造等が求められている。なお、特許文献1には2個のメモリ素子を階段状に積層するにあたって、2個のメモリ素子をパッド配列辺と直交する方向にもずらして積層することが記載されている。これは2個のメモリ素子の電極パッドを個々に配線基板の接続パッドと接続するにあたって、金属ワイヤの重なりを防止するものであり、半導体素子の多段積層については考慮されていない。
特開2001−217383号公報
本発明の目的は、半導体素子を配線基板上に多段に積層するにあたって、金属ワイヤの接触を防止した半導体記憶装置を提供することにある。
本発明の態様に係る半導体記憶装置は、外部接続端子を備える第1の主面と、素子搭載部と接続パッドとを備え、前記第1の主面とは反対側の第2の主面とを有する配線基板と、外形の一辺に沿って配列された電極パッドを有する複数のメモリ素子を備え、前記複数のメモリ素子は前記配線基板の前記素子搭載部上にパッド配列辺を同方向に向け、かつ前記電極パッドが露出するように順に階段状に積層されている第1のメモリ素子群と、外形の一辺に沿って配列された電極パッドを有する複数のメモリ素子を備え、前記複数のメモリ素子は前記第1のメモリ素子群上に前記第1のメモリ素子群とパッド配列辺を同方向に向け、かつ前記電極パッドが露出するように順に階段状に積層されている第2のメモリ素子群と、前記第2のメモリ素子群上に積層され、少なくとも外形の一辺に沿って配列された電極パッドを有するコントローラ素子と、前記第1および第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを電気的に接続する第1の金属ワイヤと、前記コントローラ素子の前記電極パッドと前記配線基板の前記接続パッドとを電気的に接続する第2の金属ワイヤと、前記第1および第2のメモリ素子群と前記コントローラ素子を前記第1および第2の金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層とを具備し、前記第2のメモリ素子群は前記第1のメモリ素子群に対して前記電極パッドの配列方向にずらした状態で配置されていると共に、前記第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドが前記第1のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドの間に位置するように配置されており、前記第1の金属ワイヤは、前記第1および第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを順に接続するデータ信号用金属ワイヤと、前記第1のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを順に接続する第1の制御信号用金属ワイヤと、前記第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを順に接続する第2の制御信号用金属ワイヤとを備え、前記第2の制御信号用金属ワイヤは前記第1のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッド間にワイヤリングされていることを特徴としている。
本発明の態様に係る半導体記憶装置においては、第2のメモリ素子群を第1のメモリ素子群に対して電極パッドの配列方向にずらした状態で配置している。従って、第2のメモリ素子群に接続された金属ワイヤを第1のメモリ素子群の電極パッド間にワイヤリングすることができるため、第1のメモリ素子群に接続された金属ワイヤと第2のメモリ素子群に接続された金属ワイヤとの接触を抑制することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。図1および図2は本発明の実施形態による半導体記憶装置(半導体装置)の構成を示す図であって、図1は半導体記憶装置(半導体装置)の平面図、図2はそのA−A線に沿った断面図(長辺方向に切断した断面図)である。これらの図に示される半導体記憶装置1は半導体メモリカードを構成しており、例えば半導体記憶装置1のみでマイクロSDTM規格のメモリカードとして使用される。半導体記憶装置1はケースレスのメモリカードである。
半導体記憶装置1は素子実装基板と端子形成基板とを兼ねる配線基板2を備えている。配線基板2は、例えば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、具体的にはガラス−エポキシ樹脂やBT樹脂(ビスマレイミド・トリアジン樹脂)等を使用したプリント配線板が適用される。配線基板2は、端子形成面となる第1の主面2aと、素子実装面となる第2の主面2bとを備えている。配線基板2の第2の主面2bには、第1ないし第3のチップコンデンサC1〜C3が実装されている。
配線基板2は概略矩形状の外形を有している。配線基板2の一方の短辺3Aはメモリカードをカードスロットに挿入する際の先端部に相当する。他方の短辺3Bはメモリカードの後方部に相当する。配線基板2の一方の長辺4Aは直線形状であるのに対し、他方の長辺4Bはメモリカードの前後や表裏の向きを示す切り欠き部やくびれ部を有している。さらに、配線基板2の各角部は曲線状(R形状)とされている。
配線基板2の第1の主面2aには、メモリカードの入出力端子となる外部接続端子5が形成されている。外部接続端子5は電解めっき等により形成された金属層で構成されている。なお、配線基板2の第1の主面2aはメモリカードの表面に相当する。さらに、配線基板2の第1の主面2aには、外部接続端子5の形成領域を除く領域に第1の配線網(図示せず)が設けられている。第1の配線網は例えばメモリカードのテストパッドを有している。第1の主面2aに設けられた第1の配線網は、絶縁性の接着シールや接着テープ等を用いた絶縁層(図示せず)で覆われている。
配線基板2の第2の主面2bは、素子搭載部6と、ワイヤボンディング時のボンディング部となる接続パッド7を含む第2の配線網とを備えている。なお、配線基板2の第2の主面2bはメモリカードの裏面に対応するものである。接続パッド7を有する第2の配線網は、配線基板2の図示を省略した内部配線(スルーホール等)を介して、外部接続端子5や第1の配線網と電気的に接続されている。接続パッド7は短辺3Bに沿った第1のパッド領域8Aと長辺4Aに沿った第2のパッド領域8Bのそれぞれに配置されている。
配線基板2の素子搭載部6には、複数のメモリ素子(半導体素子)9が積層されて搭載されている。メモリ素子9としては、NAND型フラッシュメモリ等の半導体メモリ素子が用いられる。メモリ素子9上にはコントローラ素子(半導体素子)10が積層されている。コントローラ素子10は、複数のメモリ素子9からデータの書き込みや読み出しを行うメモリ素子を選択(チップセレクト)し、選択したメモリ素子9へのデータを書き込み、また選択したメモリ素子9に記憶されたデータの読み出し等を行う。
配線基板2の第2の主面2b上には、第1のメモリ素子9A、第2のメモリ素子9B、第3のメモリ素子9C、第4のメモリ素子9D、第5のメモリ素子9E、第6のメモリ素子9F、第7のメモリ素子9Gおよび第8のメモリ素子9Hが順に積層されている。第1ないし第8のメモリ素子9A〜9Hは矩形状の同一形状を有し、それぞれ電極パッド11A〜11Hを備えている。第1ないし第8の電極パッド11A〜11Hは、第1ないし第8のメモリ素子9A〜9Hの外形の一辺、具体的には一方の短辺に沿って配列されている。第1ないし第8のメモリ素子9A〜9Hは短辺片側パッド構造を有している。
第1のメモリ素子9Aは、第1の電極パッド11Aが形成された電極形成面を上方に向けて、配線基板2の素子搭載部6上に接着層を介して接着されている。接着層には一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂等を主成分とするダイアタッチフィルム(接着剤フィルム)が用いられる。他のメモリ素子9の接着層も同様である。第1のメモリ素子9Aはパッド配列辺(一方の短辺)を配線基板2の短辺3Bに向けて配置されている。すなわち、第1のメモリ素子9Aは電極パッド11Aが配線基板2の第1のパッド領域8Aの近傍に位置するように配置されている。
第2のメモリ素子9Bは、第2の電極パッド11Bが形成された電極形成面を上方に向けて、第1の電極パッド11Aを露出させつつ、第1のメモリ素子9A上に接着層を介して接着されている。同様に、第3のメモリ素子9Cは第2のメモリ素子9B上に、また第4ないし第8のメモリ素子9D〜9Hはそれぞれ下段側のメモリ素子9C〜9G上にそれぞれ接着層を介して接着されている。第2ないし第8のメモリ素子9B〜9Hは、それぞれ第1のメモリ素子9Aとパッド配列辺を同方向に向け、かつ下段側のメモリ素子9の電極パッド11が露出するように階段状に積層されている。
このように、第1ないし第8のメモリ素子9A〜9Hは、それらのパッド配列辺(一方の短辺)を同方向に向け、かつ下段側のメモリ素子9の電極パッド11が露出するように、短辺(パッド配列辺)を長辺方向にずらして階段状に順に積層されている。第1ないし第8のメモリ素子9A〜9Hの階段構造の積層状態に基づいて、第1ないし第8の電極パッド11A〜11Hはいずれも上方に向けて露出されており、その状態で第1のパッド領域8Aの近傍に位置している。
第1ないし第8のメモリ素子9A〜9Hは、コントローラ素子10による素子選択の制御信号に基づいて、第1のメモリ素子群12と第2のメモリ素子群13とに分けられている。第1のメモリ素子群12は第1ないし第4のメモリ素子9A〜9Dにより構成されており、第2のメモリ素子群13は第5ないし第8のメモリ素子9E〜9Hにより構成されている。第1のメモリ素子群12を構成する第1ないし第4のメモリ素子9A〜9Dは、それらのパッド配列辺を同方向に向け、かつ長辺を揃えると共に、下段側のメモリ素子9の電極パッド11が露出するように短辺を長辺方向にずらして階段状に積層されている。
同様に、第2のメモリ素子群13を構成する第5ないし第8のメモリ素子9E〜9Hは、それらのパッド配列辺を同方向に向け、かつ長辺を揃えると共に、下段側のメモリ素子9の電極パッド11が露出するように短辺を長辺方向にずらして階段状に積層されている。ただし、第2のメモリ素子群13は第1のメモリ素子群12に対して電極パッド11の配列方向にずらした状態で配置されている。すなわち、第2のメモリ素子群13はそれを構成する第5ないし第8のメモリ素子9E〜9Hの電極パッド11E〜11Hが第1のメモリ素子群11を構成する第1ないし第4のメモリ素子9A〜9Dの電極パッド11A〜11Dの間に位置するように配置されている。
例えば、電極パッド11の配置間隔が226μmの場合、第2のメモリ素子群13は第1のメモリ素子群12に対して電極パッド11の配列方向に、例えばパッド間隔(226μm)の半分の距離(113μm)だけオフセットされた状態で配置される。図1は第2のメモリ素子群13を長辺4Aに向けてオフセットさせて配置した状態を示している。第2のメモリ素子群13を第1のメモリ素子群12に対して電極パッド11の配列方向にずらした状態で配置することによって、第5ないし第8の電極パッド11E〜11Hは第1ないし第4の電極パッド11A〜11Dの間に位置することになる。
このように、第1のメモリ素子群12を構成する第1ないし第4のメモリ素子9A〜9Dは、それらのパッド配列辺を同方向に向け、かつ長辺を揃えると共に、下段側のメモリ素子9の電極パッド11が露出するように、素子搭載部6上に階段状に積層されている。第2のメモリ素子群13を構成する第5ないし第8のメモリ素子9E〜9Hは、それらのパッド配列辺を第1のメモリ素子群12と同方向に向け、かつ長辺を揃えると共に、下段側のメモリ素子9の電極パッド11が露出するように、第1のメモリ素子群12上に階段状に積層されている。第2のメモリ素子群13は第1のメモリ素子群12に対して電極パッド11の配列方向にずらした状態で配置されている。
第1ないし第8のメモリ素子9A〜9Hの電極パッド11A〜11Hは、第1のパッド領域8Aに配置された接続パッド7と第1の金属ワイヤ14を介して電気的に接続されている。第1ないし第8のメモリ素子9A〜9Hの電極パッド11のうち、データ信号用端子(I/O)等に関しては図3および図4に示すように、第1ないし第8の電極パッド11A〜11Hがデータ信号用金属ワイヤ14aで順に接続されている。このように、電極パッド11の電気特性や信号特性等が等しい場合には、全てのメモリ素子9A〜9Hの電極パッド11A〜11Hを第1の金属ワイヤ14で順に接続することができ、その上で配線基板2の接続パッド7と第1の金属ワイヤ14を介して接続することができる。
一方、素子選択等の制御信号用の電極パッド(CE,RB,素子選択等)に関しては、第1のメモリ素子群12と第2のメモリ素子群13とに分けて、配線基板2の接続パッド7と電気的に接続する必要がある。図5に半導体記憶装置1の素子選択構造を示す。図5に示すように、素子選択は第1のメモリ素子群12と第2のメモリ素子群13とに分けて制御される。第1のメモリ素子群12に関しては、第1ないし第4のメモリ素子9A〜9Dの素子選択0端子および素子選択1端子の通電状態を確認して素子選択を行う。第2のメモリ素子群13も同様であり、第5ないし第8のメモリ素子9E〜9Hの素子選択0端子および素子選択1端子の通電状態を確認して素子選択を行う。
第1のメモリ素子群12を構成する第1ないし第4のメモリ素子9A〜9Dの電極パッド11のうち、CE(Chip enable)端子やRB(Ready/Busy)端子は図3および図6に示すように、第1の制御信号用金属ワイヤ14bで第1ないし第4の電極パッド11A〜11Dが順に接続され、その上で第1の電極パッド11Aと接続パッド7とが第1の制御信号用金属ワイヤ14bを介して接続されている。第2のメモリ素子群13も同様であり、CE端子やRB端子は第2の制御信号用金属ワイヤ14cで第5ないし第8の電極パッド11E〜11Hが順に接続され、その上で第5の電極パッド11Aと接続パッド7とが第2の制御信号用金属ワイヤ14cを介して接続されている。
第1の制御信号用金属ワイヤ14bに関しては、接続パッド7とその近傍に位置する第1のメモリ素子9Aの電極パッド11Aとを接続しているため、通常のワイヤボンディングで問題となることはない。一方、第2の制御信号用金属ワイヤ14cに関しては、第1ないし第4の半導体素子9A〜9Dの電極パッド11A〜11Dを飛び越えて、接続パッド7と第5のメモリ素子9Eの電極パッド11Eとの間を接続する必要がある。このため、半導体素子9の積層構造によっては、第2の制御信号用金属ワイヤ14cがその下方に位置する第1の制御信号用金属ワイヤ14bと接触するおそれがある。
例えば、単純に第1ないし第8の半導体素子9A〜9Hの長辺を揃えて階段状に積層した場合、第2の制御信号用金属ワイヤ14bは第1の制御信号用金属ワイヤ14b上をワイヤリングされるために接触しやすくなる。また、第2の制御信号用金属ワイヤ14bに入線角度をつけたとしても、例えばメモリ素子9を8段もしくはそれ以上というように多段に積層した場合、入線角度に限界があることから、第2の制御信号用金属ワイヤ14bの第1の制御信号用金属ワイヤ14bとの接触が避けられないおそれがある。
このような点に対して、この実施形態では第2のメモリ素子群13を第1のメモリ素子群12に対してずらして配置し、それによって第5ないし第8の電極パッド11E〜11Hを第1ないし第4の電極パッド11A〜11Dの間に位置させている。このため、第2の制御信号用金属ワイヤ14bは図3に示すように、入線角度をつけることなく、第1ないし第4の電極パッド11A〜11Dの間にワイヤリングすることができる。従って、第2のメモリ素子群13に第2の制御信号用金属ワイヤ14bを接続する場合に、第1の制御信号用金属ワイヤ14bとの接触を抑制することが可能となる。
上述したように、この実施形態の半導体記憶装置1においては、第2のメモリ素子群13を第1のメモリ素子群12に対してずらして配置し、第5ないし第8の電極パッド11E〜11Hを第1ないし第4の電極パッド11A〜11Dの間に位置させているため、第1のメモリ素子群12に接続された第1の制御信号用金属ワイヤ14bと第2のメモリ素子群13に接続された第2の制御信号用金属ワイヤ14bとの接触を防止することができる。従って、メモリ素子9を例えば8段もしくはそれ以上に積層する場合において、金属ワイヤ14間の接触による不良発生を抑制することが可能となる。
第2のメモリ素子群13(具体的には第8のメモリ素子9H)上には、コントローラ素子10が接着層を介して接着されている。コントローラ素子10はL型パッド構造を有しており、第1の外形辺とそれと直交する第2の外形辺のそれぞれに沿って配列された電極パッド15A、15Bを備えている。これら電極パッド15A、15Bのうち、第2のパッド領域8Bの近傍に位置する電極パッド15A(配線基板2の長辺4Aと平行な第1の外形辺に沿って配列された電極パッド15A)は、第2のパッド領域8Bに配置された接続パッド7と第2の金属ワイヤ16を介して電気的に接続されている。
ここで、第1ないし第8のメモリ素子9A〜9Hは順に階段状に積層されているため、メモリ素子9の積層構造における階段方向の長さが長くなる。このため、配線基板2に対するメモリ素子9の占有面積(全素子の投影面積)が増加し、配線基板2の短辺に沿ったパッド配置領域が制約を受けることになる。半導体メモリカードは寸法が規定されているため、この実施形態では配線基板2の短辺3Bに沿った領域にコントローラ素子10用のパッド領域を設定することができない。コントローラ素子10はL型パッド構造を有するため、配線基板2の長辺4Aに沿った第2のパッド領域8Bのみでは全ての電極パッド15を接続パッド7と直接ワイヤボンディングすることができない。
この実施形態による半導体記憶装置1においては、第2のメモリ素子群13上にコントローラ素子10と並列して中継素子17を配置している。中継素子17は他の素子と同様に接着層を介して第8のメモリ素子9H上に接着されている。中継素子17は1つの外形辺とそれと直交する他の外形辺のそれぞれに沿って配列された電極パッド(中継パッド)18A、18Bを有している。中継素子17は電極パッド18Aがコントローラ素子10の電極パッド15Bと対向し、かつ電極パッド18Bが第2のパッド領域8Bの近傍に位置するように配置されている。中継素子50は通常の半導体素子と同様な構造を有する。
コントローラ素子10の電極パッド15B(配線基板2の長辺4Aと直交する第2の外形辺に沿って配列された電極パッド)は、第3の金属ワイヤ(第1の中継用金属ワイヤ)19Aを介して中継素子17の電極パッド18Aと電気的に接続されている。さらに、中継素子17の電極パッド18Bは、第3の金属ワイヤ(第2の中継用金属ワイヤ)19Bを介して第2のパッド領域8Bに配置された接続パッド7と電気的に接続されている。中継素子17は電極パッド18Aと電極パッド18Bとを繋ぐ配線層を有している。コントローラ素子10の電極パッド15Bと第2のパッド領域8Bに配置された接続パッド7とは、中継素子17を介して第3の金属ワイヤ19により電気的に接続されている。
なお、ここでは中継素子17を用いているが、コントローラ素子10の電極パッド15と配線基板2の接続パッド7との接続はこれに限られるものではない。例えば、配線基板2のパッド領域8Aのスペースに余裕がある場合には、コントローラ素子10の電極パッド15B(この場合にはパッド領域8A側の外形辺に沿って配列された電極パッド15B)を接続パッド7と第2の金属ワイヤ16を介して接続することができる。
メモリ素子9やコントローラ素子10が実装された配線基板2の第2の主面2bには、例えばエポキシ樹脂からなる封止樹脂層20がモールド成形されている。メモリ素子9やコントローラ素子10は、金属ワイヤ14、16、19等と共に封止樹脂層20で一体的に封止されている。封止樹脂層20の先端には、メモリカードの前方を示す傾斜部21が設けられている。封止樹脂層20の後方には封止樹脂を一部盛り上げた取手部22が設けられている。これらによって、半導体メモリカードとして用いられる半導体記憶装置1が構成されている。なお、図1では封止樹脂層20の図示を省略している。
なお、第1および第2のメモリ素子群12、13を構成する第1ないし第8のメモリ素子9A〜9Hは、電極パッド11A〜11Hを露出させるように階段状に積層されているため、電極パッド11が配列された一方の短辺と対向する他方の短辺側は順にひさし状に張り出している。メモリ素子9の積層体によるひさし部分は封止樹脂層20の先端に設けられた傾斜部21と同方向に傾斜している。メモリ素子9の積層体はひさし部分の一部が封止樹脂層20の傾斜部21と重なるように配置されている。これによって、封止樹脂層20内に収容するメモリ素子数の増加に対応することが可能となる。
半導体記憶装置1は、ベースカードのような収納ケースを用いることなく、それ単体で半導体メモリカード(例えばマイクロSDTMカード)を構成するものである。従って、封止樹脂層20等は直接外部に露出した状態とされる。すなわち、半導体記憶装置1は封止樹脂層20等を外部に露出させたケースレスの半導体メモリカードである。このため、上述したメモリカードの前後や表裏の向き等を示す切り欠き部やくびれ部、また傾斜部21は半導体記憶装置1自体に設けられている。
第1ないし第8のメモリ素子9A〜9Hの厚さは、最下段に位置する第1のメモリ素子9Aを除いて10〜50μmの範囲とすることが好ましい。第1のメモリ素子9Aの厚さは配線基板2の表面凹凸に起因する割れやクラック等の発生を抑制するために50〜150μmの範囲とすることが好ましい。例えば、配線基板2の厚さを125μm、第1のメモリ素子9Aの厚さを60μm、その接着層の厚さを20μm、第2ないし第8の半導体素子9B〜9Hの各厚さを40μm、それらの接着層の厚さを5μm、コントローラ素子10の厚さを40μm、その接着層の厚さを5μm、封止樹脂層20の素子上樹脂厚を135μmとしたとき、これらの合計厚は700μmとなり、例えばマイクロSDTMカードに求められるカード厚(700〜740μmの範囲)を満足させることが可能となる。
この実施形態の半導体記憶装置1において、メモリ素子9の搭載数(積層数)は8個に限られるものではなく、第1および第2のメモリ素子群12、13を構成するメモリ素子9の数がそれぞれ複数個であればよい。ただし、半導体記憶装置1の高容量化を図る上で、メモリ素子9の数は8個もしくはそれ以上であることが好ましい。例えば、記憶容量が1GBのメモリ素子9を8個使用することで、8GBのマイクロSDTMカードを半導体記憶装置41で実現することが可能となる。また、メモリ素子9の積層構造は各素子群を構成するメモリ素子9を階段状に積層していればよく、各素子群は例えばスペーサを介した2段もしくはそれ以上の積層構造としてもよい。
また、この実施形態の半導体記憶装置1はそれら単体で構成するケースレスの半導体メモリカードに対して有効であるが、必ずしもベースカードのようなケースを用いた半導体メモリカードを除外するものではない。さらに、半導体メモリカード以外の半導体記憶装置にも適用可能である。具体的には、実施形態の装置構造はBGAパッケージ構造やLGAパッケージ構造を有する半導体記憶装置に適用することができる。
なお、本発明の半導体装置および半導体記憶装置は上記した実施形態に限定されるものではなく、配線基板上に複数のメモリ素子を積層して搭載した各種の半導体記憶装置等に適用可能である。本発明の半導体装置および半導体記憶装置の具体的な構造は、本発明の基本構成を満足するものであれば種々に変形が可能である。さらに、実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の実施形態による半導体記憶装置を示す平面図である。 図1のA−A線に沿った断面図である。 図1に示す半導体記憶装置を構成する第1および第2のメモリ素子群と配線基板との金属ワイヤによる接続状態を示す図である。 図1に示す半導体記憶装置の素子選択構造を示す図である。 図1に示す半導体記憶装置を構成する第1および第2のメモリ素子群と配線基板とのデータ信号用金属ワイヤによる接続状態を示す図である。 図1に示す半導体記憶装置を構成する第1および第2のメモリ素子群と配線基板との制御信号用金属ワイヤによる接続状態を示す図である。
符号の説明
1…半導体記憶装置、2…配線基板、5…外部接続端子、6…素子搭載部、7…接続パッド、8…パッド領域、9…メモリ素子、10…コントローラ素子、11,15…電極パッド、12…第1のメモリ素子群、13…第2のメモリ素子群、14…第1の金属ワイヤ、14a…データ信号用金属ワイヤ、14b,14c…制御信号用金属ワイヤ、16…第2の金属ワイヤ、20…封止樹脂層。

Claims (4)

  1. 外部接続端子を備える第1の主面と、素子搭載部と接続パッドとを備え、前記第1の主面とは反対側の第2の主面とを有する配線基板と、
    外形の一辺に沿って配列された電極パッドを有する複数のメモリ素子を備え、前記複数のメモリ素子は前記配線基板の前記素子搭載部上にパッド配列辺を同方向に向け、かつ前記電極パッドが露出するように順に階段状に積層されている第1のメモリ素子群と、
    外形の一辺に沿って配列された電極パッドを有する複数のメモリ素子を備え、前記複数のメモリ素子は前記第1のメモリ素子群上に前記第1のメモリ素子群とパッド配列辺を同方向に向け、かつ前記電極パッドが露出するように順に階段状に積層されている第2のメモリ素子群と、
    前記第2のメモリ素子群上に積層され、少なくとも外形の一辺に沿って配列された電極パッドを有するコントローラ素子と、
    前記第1および第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを電気的に接続する第1の金属ワイヤと、
    前記コントローラ素子の前記電極パッドと前記配線基板の前記接続パッドとを電気的に接続する第2の金属ワイヤと、
    前記第1および第2のメモリ素子群と前記コントローラ素子を前記第1および第2の金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層とを具備し、
    前記第2のメモリ素子群は、前記第1のメモリ素子群に対して前記電極パッドの配列方向にずらした状態で配置されていると共に、前記第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドが前記第1のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドの間に位置するように配置されており、
    前記第1の金属ワイヤは、前記第1および第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを順に接続するデータ信号用金属ワイヤと、前記第1のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを順に接続する第1の制御信号用金属ワイヤと、前記第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドと前記配線基板の前記接続パッドとを順に接続する第2の制御信号用金属ワイヤとを備え、
    前記第2の制御信号用金属ワイヤは前記第1のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッド間にワイヤリングされていることを特徴とする半導体記憶装置。
  2. 請求項1記載の半導体記憶装置において、
    さらに、前記第2のメモリ素子群上に前記コントローラ素子と並列して配置され、第1の外形辺に沿って配列された第1の中継パッド、前記第1の外形辺と直交する第2の外形辺に沿って配列された第2の中継パッド、および前記第1の中継パッドと前記第2の中継パッドとを電気的に繋ぐ配線層を有する中継素子を具備し、
    前記コントローラ素子の前記電極パッドは、第1の外形辺に沿って配列された第1の電極パッドと、前記第1の外形辺と直交する第2の外形辺に沿って配列された第2の電極パッドとを有し、
    前記コントローラ素子の前記第1の電極パッドは、前記配線基板の前記接続パッドと前記第2の金属ワイヤを介して電気的に接続されており、
    前記コントローラ素子の前記第2の電極パッドは、前記中継素子の前記第1の中継パッドと第1の中継用金属ワイヤを介して電気的に接続されており、
    前記中継素子の前記第2の中継パッドは、前記配線基板の前記接続パッドと第2の中継用金属ワイヤを介して電気的に接続されていることを特徴とする半導体記憶装置。
  3. 請求項2記載の半導体記憶装置において、
    前記配線基板は略矩形状の外形を有し、前記外形は直線形状の第1の長辺、切り欠き部を有する第2の長辺、第1の短辺および第2の短辺を有し、
    前記配線基板の前記第2の主面は、前記第1の短辺に沿って設けられた第1のパッド領域と、前記第1の長辺に沿って設けられた第2のパッド領域とを有し、
    前記第1および第2のメモリ素子群を構成する前記複数のメモリ素子の前記電極パッドは、前記第1のパッド領域に配置された前記接続パッドと前記第1の金属ワイヤを介して電気的に接続されており、
    前記コントローラ素子の前記第1の電極パッドは、前記第2のパッド領域に配置された前記接続パッドと前記第2の金属ワイヤを介して電気的に接続されており、
    前記中継素子の前記第2の中継パッドは、前記第2のパッド領域に配置された前記接続パッドと前記第2の中継用金属ワイヤを介して電気的に接続されていることを特徴とする半導体記憶装置。
  4. 請求項1ないし請求項3のいずれか1項記載の半導体記憶装置において、
    前記半導体記憶装置は半導体メモリカードであることを特徴とする半導体記憶装置。
JP2007335665A 2007-12-27 2007-12-27 半導体記憶装置 Expired - Fee Related JP5150242B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007335665A JP5150242B2 (ja) 2007-12-27 2007-12-27 半導体記憶装置
US12/343,921 US8004071B2 (en) 2007-12-27 2008-12-24 Semiconductor memory device
US13/172,571 US8395268B2 (en) 2007-12-27 2011-06-29 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335665A JP5150242B2 (ja) 2007-12-27 2007-12-27 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2009158738A JP2009158738A (ja) 2009-07-16
JP5150242B2 true JP5150242B2 (ja) 2013-02-20

Family

ID=40962434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335665A Expired - Fee Related JP5150242B2 (ja) 2007-12-27 2007-12-27 半導体記憶装置

Country Status (1)

Country Link
JP (1) JP5150242B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5670119B2 (ja) * 2009-08-13 2015-02-18 株式会社ディスコ 半導体装置及びその製造方法
JP2011211149A (ja) * 2009-08-13 2011-10-20 Sk Link:Kk 半導体装置及びその製造方法
JP5670120B2 (ja) * 2009-08-13 2015-02-18 株式会社ディスコ 半導体装置及びその製造方法
JP5579879B2 (ja) * 2010-03-18 2014-08-27 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッド オフセットダイスタッキングを用いたマルチチップパッケージ
KR20160134879A (ko) 2011-05-18 2016-11-23 샌디스크 세미컨덕터 (상하이) 컴퍼니, 리미티드 워터폴 와이어 본딩

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
JP4900661B2 (ja) * 2006-02-22 2012-03-21 ルネサスエレクトロニクス株式会社 不揮発性記憶装置

Also Published As

Publication number Publication date
JP2009158738A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
JP4498403B2 (ja) 半導体装置と半導体記憶装置
JP4776675B2 (ja) 半導体メモリカード
JP5150243B2 (ja) 半導体記憶装置
JP5193837B2 (ja) 半導体メモリカード
US8395268B2 (en) Semiconductor memory device
US7939927B2 (en) Semiconductor memory apparatus
US7777348B2 (en) Semiconductor device
TWI570853B (zh) 具有包含交錯晶粒及有效線接合之晶粒堆疊配置的半導體裝置
JP4489100B2 (ja) 半導体パッケージ
JP2010177456A (ja) 半導体デバイス
KR102150111B1 (ko) 반도체 적층 패키지
JP5150242B2 (ja) 半導体記憶装置
TWI529918B (zh) 半導體記憶卡
JP5735339B2 (ja) 半導体装置
JP2011181697A (ja) 半導体パッケージおよびその製造方法
JP5178213B2 (ja) 積層型半導体装置と半導体記憶装置
JP2009111062A (ja) 半導体装置及びその製造方法
JP2010232702A (ja) 積層型半導体装置
JP2009194294A (ja) 積層型半導体装置
JP2010157624A (ja) 半導体装置
JP4489094B2 (ja) 半導体パッケージ
JP5184951B2 (ja) 半導体パッケージ
JP2009283873A (ja) 半導体装置
JPS58164248A (ja) チツプキヤリア半導体装置およびその組立体
JP2009231329A (ja) 半導体マルチチップパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees