[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5144222B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5144222B2
JP5144222B2 JP2007295519A JP2007295519A JP5144222B2 JP 5144222 B2 JP5144222 B2 JP 5144222B2 JP 2007295519 A JP2007295519 A JP 2007295519A JP 2007295519 A JP2007295519 A JP 2007295519A JP 5144222 B2 JP5144222 B2 JP 5144222B2
Authority
JP
Japan
Prior art keywords
wiring board
warp
electronic component
component mounting
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007295519A
Other languages
English (en)
Other versions
JP2009123874A5 (ja
JP2009123874A (ja
Inventor
順一 中村
隆春 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007295519A priority Critical patent/JP5144222B2/ja
Priority to KR20080112374A priority patent/KR101508782B1/ko
Priority to US12/270,143 priority patent/US8119930B2/en
Priority to TW097144031A priority patent/TWI426845B/zh
Priority to CNA2008101809126A priority patent/CN101436578A/zh
Publication of JP2009123874A publication Critical patent/JP2009123874A/ja
Publication of JP2009123874A5 publication Critical patent/JP2009123874A5/ja
Priority to US13/340,979 priority patent/US20120096711A1/en
Application granted granted Critical
Publication of JP5144222B2 publication Critical patent/JP5144222B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板本体を備えた配線基板及びその製造方法に係り、配線基板本体の反りを低減できると共に、配線基板の厚さ方向のサイズを小型化することのできる配線基板及びその製造方法に関する。
従来、配線基板の厚さ方向のサイズを小型化したものとして、コアレス基板と呼ばれる配線基板がある。コアレス基板は、コア基板を有していないため、コア基板付きビルドアップ配線基板（コア基板の両面にビルドアップ構造体を形成した配線基板）と比較して、強度が低く、反りが発生しやすい。このような、コアレス基板の反りを低減可能なものとして、図１に示すような配線基板２００がある。
図１は、従来の配線基板の断面図である。
図１を参照するに、従来の配線基板２００は、コアレス基板である配線基板本体２０１と、スティフナー２０２とを有する。配線基板本体２０１は、電子部品搭載用パッド２１１と、絶縁層２１２，２１６と、ビア２１３，２１７と、配線パターン２１５と、外部接続用パッド２１９と、ソルダーレジスト層２２１とを有する。
電子部品搭載用パッド２１１は、電子部品２０４（例えば、半導体チップ）が接続される接続面２１１Ａを有する。電子部品搭載用パッド２１１は、接続面２１１Ａが絶縁層２１２の面２１２Ａ（スティフナー２０２が配設される側の絶縁層２１２の面）と略面一となるように絶縁層２１２に内設されている。
絶縁層２１２は、接続面２１１Ａの反対側に位置する電子部品搭載用パッド２１１の面２１１Ｂの一部を露出する開口部２２５を有する。ビア２１３は、開口部２２５に設けられている。ビア２１３の一方の端部は、電子部品搭載用パッド２１１と接続されている。
配線パターン２１５は、パッド２２７と、配線２２８とを有する。パッド２２７は、面２１２Ａの反対側に位置する絶縁層２１２の面２１２Ｂに設けられている。パッド２２７は、配線２２８と一体的に構成されている。パッド２２７は、配線２２８を介して、電子部品搭載用パッド２１１と電気的に接続されている。
配線２２８は、ビア２１３の他方の端部及び絶縁層２１２の面２１２Ｂに設けられている。配線２２８は、電子部品搭載用パッド２１１及びパッド２２７と接続されると共に、ビア２１３及びパッド２２７と一体的に構成されている。
絶縁層２１６は、配線２２８を覆うように、絶縁層２１２の面２１２Ｂに設けられている。絶縁層２１６は、パッド２２７の一部を露出する開口部２３１を有する。ビア２１７は、開口部２３１に設けられている。ビア２１７の一方の端部はパッド２２７と接続されている。
外部接続用パッド２１９は、ビア２１７の他方の端部及び絶縁層２１６の面２１６Ａ（絶縁層２１２と接触する面とは反対側の絶縁層２１６の面）に設けられている。外部接続用パッド２１９は、ビア２１７と一体的に構成されている。外部接続用パッド２１９は、外部接続端子（図示せず）が配設される接続面２１９Ａを有する。外部接続用パッド２１９は、接続面２１９Ａに配設された外部接続端子（図示せず）を介して、マザーボード等の実装基板（図示せず）と電気的に接続されるパッドである。
ソルダーレジスト層２２１は、接続面２１９Ａを露出するように、絶縁層２１６の面２１６Ａ（絶縁層２１２と接触する面とは反対側の絶縁層２１６の面）に設けられている。ソルダーレジスト層２２１は、接続面２１９Ａを露出する開口部２２１Ａを有する。
スティフナー２０２は、額縁形状とされた枠体であり、電子部品２０４を収容する（電子部品搭載用パッド２１１が形成された領域を露出する）貫通部２０２Ａを有する。スティフナー２０２は、接着性を有した樹脂２０３（例えば、エポキシ樹脂）により、絶縁層２１２の面２１２Ａに接着されている。スティフナー２０２は、例えば、Ｃｕ板或いはＣｕ合金板をエッチング或いはプレス加工することにより形成する。スティフナー２０２の厚さは、例えば、２ｍｍとすることができる。
このような構成とされたスティフナー２０２を配線基板本体２０１に設けることにより、コアレス基板である配線基板本体２０１の反りを低減することができる。
図２〜図５は、従来の配線基板の製造工程を示す図である。図２〜図５において、図１に示す従来の配線基板２００と同一構成部分には同一符号を付す。
図２〜図５を参照して、従来の配線基板２００の製造方法について説明する。始めに、図２に示す工程では、周知の手法により、Ｃｕ箔やＣｕ板等の導電性を有した支持体２３５の上面２３５Ａに配線基板本体２０１を形成する。次いで、図３に示す工程では、図２に示す構造体に設けられた支持体２３５を除去する。支持体２３５は、例えば、ウエットエッチングにより除去する。
次いで、図４に示す工程では、スティフナー２０２を形成し、その後、配線基板本体２０１に設けられた絶縁層２１２とスティフナー２０２とが対向するように、配線基板本体２０１とスティフナー２０２とを対向配置する。スティフナー２０２は、例えば、Ｃｕ板或いはＣｕ合金板をエッチング或いはプレス加工することにより形成する。スティフナー２０２の厚さは、例えば、２ｍｍとすることができる。
次いで、図５に示す工程では、接着性を有した樹脂２０３（例えば、エポキシ樹脂）により、配線基板本体２０１にスティフナー２０２を接着させる。これにより、配線基板２００が製造される（例えば、特許文献１参照。）。
特開２０００−３２３６１３号公報
しかしながら、従来の配線基板２００では、コアレス基板である配線基板本体２０１にスティフナー２０２を設けることにより、配線基板本体２０１の反りを低減していた。そのため、配線基板２００の厚さ方向のサイズが大型化してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、配線基板本体の反りを低減できると共に、配線基板の厚さ方向のサイズを小型化することのできる配線基板及びその製造方法を提供することを目的とする。
本発明の一観点によれば、一方の面と他方の面とを有する一の絶縁層と、電子部品が接続される接続面を有し、前記接続面が前記一の絶縁層の前記一方の面に露出されるように、前記一の絶縁層に内設された複数の電子部品搭載用パッドと、前記一の絶縁層の前記他方の面上に設けられた配線パターンと、前記一の絶縁層内に設けられ、前記電子部品搭載用パッドと前記配線パターンとを接続するビアと、を有する配線基板本体を備えた配線基板であって、前記複数の電子部品搭載用パッドは、前記一の絶縁層の前記一方の面の中央に設けられた１つの電子部品搭載用パッド形成領域に形成され、前記電子部品搭載用パッド形成領域の外周と、前記配線基板の外形との間の前記一の絶縁層内に、前記配線基板本体の反りを低減する反り低減部材が、前記電子部品搭載用パッド形成領域を囲むよう平面視額縁形状に設けられていることを特徴とする配線基板が提供される。
本発明によれば、第１の絶縁層に配線基板の反りを低減する反り低減部材を内設することにより、配線基板本体の反りを低減できると共に、スティフナーを備えた従来の配線基板と比較して、配線基板の厚さ方向のサイズを小型化することができる。
本発明の他の観点によれば、表面に配線基板が形成される配線基板形成領域を複数有した支持体を用意し、各配線基板形成領域の中央に配置された電子部品搭載用パッド形成領域に複数の電子部品搭載用パッドを形成すると共に、前記各配線基板形成領域の外周に、前記電子部品搭載用パッド形成領域を囲む反り低減部材を形成する工程と、前記支持体上に、前記電子部品搭載用パッド及び前記反り低減部材を覆うように一の絶縁層を形成する工程と、前記一の絶縁層上に配線パターンを形成すると共に、前記一の絶縁層内に、前記配線パターンと前記電子部品搭載用パッドとを接続するビアを形成する工程と、前記一の絶縁層、前記電子部品搭載用パッド及び前記反り低減部材から、前記支持体を除去する工程と、前記支持体を除去後、前記配線基板形成領域毎に前記一の絶縁層を切断し、個別の前記配線基板を得る工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、導電性を有した支持体上に電子部品搭載用パッドと配線基板本体の反りを低減する反り低減部材とを同時に形成し、次いで、支持体上に電子部品搭載用パッド及び反り低減部材を覆うように第１の絶縁層を形成し、その後、少なくとも一層の第２の絶縁層、ビア、及び配線パターンを形成後に支持体を除去することにより、配線基板本体の反りを低減できる。また、支持体と接触する反り低減部材の面が支持体と接触する電子部品搭載用パッドの面及び第１の絶縁層の面と略面一となるため、スティフナーを備えた従来の配線基板と比較して、配線基板の厚さ方向のサイズを小型化することができる。
さらに、電子部品搭載用パッドと反り低減部材とを同時に形成することにより、製造工程を増加させることなく、反り低減部材を形成することが可能となるため、スティフナーを備えた従来の配線基板と比較して、配線基板のコスト（製造コストも含む）を低減することができる。
本発明によれば、配線基板本体の反りを低減できると共に、配線基板の厚さ方向のサイズを小型化することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図６は、本発明の第１の実施の形態に係る配線基板の断面図である。
図６を参照するに、第１の実施の形態の配線基板１０は、コアレス基板である配線基板本体２１と、反り低減部材２２とを有する。
配線基板本体２１は、電子部品搭載用パッド２４と、第１の絶縁層である絶縁層２５と、ビア２７，３３と、配線パターン２８と、第２の絶縁層である絶縁層３１と、外部接続用パッド３４と、ソルダーレジスト層３６とを有する。
電子部品搭載用パッド２４は、電子部品１１（例えば、半導体チップ）が接続される接続面２４Ａを有する。電子部品搭載用パッド２４は、絶縁層２５から接続面２４Ａが露出されるように、絶縁層２５に内設されている。接続面２４Ａは、絶縁層２５の面２５Ａ（電子部品１１が配設される側の絶縁層２５の面）と略面一となるように構成されている。電子部品搭載用パッド２４としては、例えば、絶縁層２５の面２５Ａ側からＡｕ層（例えば、厚さ０．０５μｍ）と、Ｐｄ層（例えば、厚さ０．５μｍ）と、Ｎｉ層（例えば、厚さ５．０μｍ）とを順次積層させたＡｕ／Ｐｄ／Ｎｉ積層膜や、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ積層膜、Ａｕ／Ｎｉ積層膜、Ａｕ／Ｎｉ／Ｃｕ積層膜等を用いることができる。また、電子部品搭載用パッド２４の構成要素の１つとしてＮｉ層を用いる場合、Ｎｉ層の膜厚を他の層の厚さよりも厚くするとよい。このように、Ｎｉ層の膜厚を他の層の厚さよりも厚くすることにより、配線基板本体２１の反りを低減することができる。また、電子部品搭載用パッド２４の構成要素の１つとして、めっき法により厚付けしやすいＣｕ層を用いる場合、Ｃｕ層の厚さを厚くすることで配線基板本体２１の反りを低減することができる。電子部品搭載用パッド２４としてＡｕ／Ｐｄ／Ｎｉ積層膜を用いる場合、電子部品搭載用パッド２４は、めっき法により形成することができる。電子部品搭載用パッド２４の厚さは、例えば、５．０μｍ〜１５μｍとすることができる。
絶縁層２５は、反り低減部材２２及び電子部品搭載用パッド２４を内設している。絶縁層２５は、電子部品搭載用パッド２４の接続面２４Ａと反り低減部材２２の面２２Ａ（電子部品１１が配設される側の反り低減部材２２の面）とを露出している。絶縁層２５の面２５Ａは、電子部品搭載用パッド２４の接続面２４Ａ及び反り低減部材２２の面２２Ａと略面一となるように構成されている。絶縁層２５は、接続面２４Ａの反対側に位置する電子部品搭載用パッド２４の面２４Ｂを露出する開口部４１を有する。絶縁層２５としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂を母材とする樹脂層を用いることができる。絶縁層２５としてエポキシ樹脂を母材とする樹脂層を用いた場合、絶縁層２５の厚さは、例えば、４５μｍとすることができる。また、開口部４１は、例えば、レーザ加工法により形成することができる。
ビア２７は、開口部４１に設けられている。ビア２７は、その一方の端部が電子部品搭載用パッド２４と接続されており、他方の端部が配線パターン２８と一体的に構成されている。これにより、ビア２７は、電子部品搭載用パッド２４と配線パターン２８とを電気的に接続している。
配線パターン２８は、パッド４３と、配線４４とを有する。パッド４３は、絶縁層２５の面２５Ｂに設けられている。パッド４３は、配線４４と一体的に構成されている。パッド４３は、配線４４を介して、ビア２７と電気的に接続されている。
配線４４は、ビア２７の他方の端部及び絶縁層２５の面２５Ｂに設けられている。配線４４は、ビア２７及びパッド４３と一体的に構成されている。上記構成とされた配線パターン２８の厚さは、例えば、１５μｍとすることができる。ビア２７及び配線パターン２８の材料としては、例えば、Ｃｕを用いることができる。ビア２７及び配線パターン２８は、例えば、セミアディティブ法により形成することができる。
絶縁層３１は、配線２８を覆うように、絶縁層２５の面２５Ｂに設けられている。絶縁層３１は、パッド４３の一部を露出する開口部４６を有する。絶縁層３１としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂を母材とする樹脂層を用いることができる。絶縁層３１としてエポキシ樹脂を母材とする樹脂層を用いた場合、絶縁層３１の厚さは、例えば、４５μｍとすることができる。また、開口部４６は、例えば、レーザ加工法により形成することができる。
ビア３３は、開口部４６に設けられている。ビア３３は、その一方の端部がパッド４３と接続されており、他方の端部が外部接続用パッド３４と一体的に構成されている。これにより、ビア３３は、外部接続用パッド３４とパッド４３とを電気的に接続している。
外部接続用パッド３４は、ビア３３の他方の端部及び絶縁層３１の面３１Ａ（絶縁層２５が設けられる面とは反対側に位置する絶縁層３１の面）に設けられている。外部接続用パッド３４は、外部接続端子１３が配設される端子配設面３４Ａを有する。外部接続用パッド３４は、端子配設面３４Ａに配設される外部接続端子１３を介して、マザーボード等の実装基板１２に設けられたパッド１４と電気的に接続されるパッドである。外部接続用パッド３４は、ビア３３と一体的に構成されている。外部接続用パッド３４の厚さは、例えば、１５μｍとすることができる。ビア３３及び外部接続用パッド３４の材料としては、例えば、Ｃｕを用いることができる。ビア３３及び外部接続用パッド３４は、例えば、セミアディティブ法により形成することができる。
ソルダーレジスト層３６は、外部接続用パッド３４の端子配設面３４Ａを露出するように、絶縁層３１の面３１Ａに設けられている。ソルダーレジスト層３６は、端子配設面３４Ａを露出する開口部３６Ａを有する。ソルダーレジスト層３６の材料としては、例えば、エポキシやアクリル等の感光性樹脂を用いることができる。ソルダーレジスト層３６の厚さは、例えば、２０μｍとすることができる。
図７は、図６に示す配線基板の平面図である。図７において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。
図６及び図７を参照するに、反り低減部材２２は、配線基板本体２１の反りを低減するための部材であり、絶縁層２５の面２５Ａ側に内設されている。電子部品１１の配設側に位置する反り低減部材２２の面２２Ａは、電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成されている。
このように、配線基板本体２１の反りを低減する反り低減部材２２を絶縁層２５に内設させると共に、電子部品１１の配設側に位置する反り低減部材２２の面２２Ａを電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成することにより、配線基板本体２１の反りを低減できると共に、スティフナー２０２を備えた従来の配線基板２００（図１参照）と比較して、配線基板１０の厚さ方向のサイズを小型化（薄型化）することができる。言い換えれば、配線基板本体２１のサイズを大型化することなく、配線基板本体２１の反りを低減することができる。
反り低減部材２２は、平面視額縁形状とされている。反り低減部材２２の外形は、平面視した際の配線基板本体の外形（言い換えれば、平面視した際の絶縁層２５の外形）と略等しくなるように構成されている。反り低減部材２２は、複数の電子部品搭載用パッド２４が形成される電子部品搭載用パッド形成領域Ａの外側に位置する部分の絶縁層２５に配置されている。
反り低減部材２２は、電子部品搭載用パッド２４と同一平面上に配置されている。また、反り低減部材２２の厚さは、電子部品搭載用パッド２４の厚さと略等しく、かつ反り低減部材２２の材料は、電子部品搭載用パッド２４の材料と略同一である。
このように、電子部品搭載用パッド２４と同一平面上に反り低減部材２２を配置すると共に、反り低減部材２２の厚さを電子部品搭載用パッド２４の厚さと略等しくし、かつ反り低減部材２２の材料を電子部品搭載用パッド２４の材料と略同一にすることで、電子部品搭載用パッド２４を形成する際に、電子部品搭載用パッド２４と反り低減部材２２とを同時に形成することが可能となる。
反り低減部材２２としては、例えば、金属膜を用いることができる。反り低減部材２２として金属膜を用いた場合、反り低減部材２２としては、例えば、絶縁層２５の面２５Ａ側からＡｕ層（例えば、厚さ０．０５μｍ）と、Ｐｄ層（例えば、厚さ０．５μｍ）と、Ｎｉ層（例えば、厚さ５．０μｍ）とを順次積層させたＡｕ／Ｐｄ／Ｎｉ積層膜や、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ積層膜、Ａｕ／Ｎｉ積層膜、Ａｕ／Ｎｉ／Ｃｕ積層膜等を用いることができる。また、電子部品搭載用パッド２４の構成要素の１つとしてＮｉ層を用いる場合、Ｎｉ層の膜厚を他の層の厚さよりも厚くするとよい。このように、Ｎｉ層の膜厚を他の層の厚さよりも厚くすることにより、配線基板本体２１の反りを低減することができる。また、電子部品搭載用パッド２４の構成要素の１つとして、めっき法により厚付けしやすいＣｕ層を用いる場合、Ｃｕ層の厚さを厚くすることで配線基板本体２１の反りを低減することができる。
このように、反り低減部材２２として金属膜を用いることにより、従来の配線基板２００に設けられていたスティフナー２０２（図１参照）と比較して、反り低減部材２２のコスト（製造コストも含む）を低減することが可能となるため、配線基板１０のコストを低減できる。また、反り低減部材２２として金属膜を用いることにより、反り低減部材の２２の厚さを薄くすることができる。反り低減部材２２の厚さは、例えば、５．０μｍ〜１５．０μｍとすることができる。また、平面視した際の配線基板本体２１の外形が３４ｍｍ×３４ｍｍ、電子部品搭載用パッド形成領域Ａが１０ｍｍ×１０ｍｍの場合、反り低減部材の２２の幅Ｗ１は、例えば、５．０ｍｍとすることができる。
本実施の形態の配線基板によれば、配線基板本体２１の反りを低減する反り低減部材２２を絶縁層２５に内設させると共に、電子部品１１の配設側に位置する反り低減部材２２の面２２Ａを電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成することにより、配線基板本体２１の反りを低減できると共に、スティフナー２０２を備えた従来の配線基板２００（図１参照）と比較して、配線基板１０の厚さ方向のサイズを小型化することができる。言い換えれば、コアレス基板である配線基板本体２１のサイズを大型化することなく、配線基板本体２１の反りを低減することができる。
また、反り低減部材２２として金属膜を用いることにより、従来の配線基板２００に設けられていたスティフナー２０２（図１参照）と比較して、反り低減部材２２のコスト（製造コストも含む）を低減することが可能となるため、配線基板１０のコストを低減することができる。
なお、反り低減部材２２を、グラウンドや電源用の配線と接続し、グラウンドプレーンや電源プレーンとして用いてもよい。
図８は、本発明の第１の実施の形態の変形例に係る配線基板の断面図である。図８において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。
図８を参照するに、第１の実施の形態の変形例の配線基板５０は、第１の実施の形態の配線基板１０に設けられた配線基板本体２１の代わりに配線基板本体５１を設けた以外は配線基板１０と同様に構成される。
配線基板本体５１は、第１の実施の形態の配線基板１０に設けられた配線基板本体２１の構成に、さらにソルダーレジスト層５３を設けた以外は配線基板本体２１と同様に構成される。
ソルダーレジスト層５３は、反り低減部材２２の面２２Ａを覆うように、絶縁層２５の面２５Ａに設けられている。ソルダーレジスト層５３は、電子部品搭載用パッド２４の接続面２４Ａを露出する開口部５３Ａを有する。
このような構成とされた配線基板５０は、第１の実施の形態の配線基板１０と同様な効果を得ることができる。
上記構成とされた第１の実施の形態の変形例の配線基板５０は、後述する図１８に示す工程後に、絶縁層２５の面２５Ａにソルダーレジスト層５３を形成するソルダーレジスト層形成工程を設け、その後、後述する図１９に示す切断工程を行うことで製造できる。
図９及び図１０は、他の反り低減部材を説明するための平面図である。図９及び図１０において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。
なお、本実施の形態では、平面視額縁形状とされた反り低減部材２２を配線基板本体２１，５１に設けた場合を例に挙げて説明したが、反り低減部材２２の代わりに後述する図９に示す反り低減部材５６或いは図１０に示す反り低減部材６１等を設けてもよい。
図９を参照するに、反り低減部材５６は、４つの反り低減部５７を有する。反り低減部５７は、電子部品搭載用パッド２４と同一平面上に設けられている。反り低減部５７の面５７Ａは、電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成されている。反り低減部５７の厚さは、電子部品搭載用パッド２４の厚さと略等しく、かつ反り低減部５７の材料は、電子部品搭載用パッド２４の材料と略同一である。４つの反り低減部５７は、他の反り低減部５７から離間した位置に配置されている。
このように、互いに離間した位置に配置された複数（この場合は４つ）の反り低減部５７を備えた反り低減部材５６を配線基板本体２１，５１に設けることにより、配線基板本体２１，５１内で発生する応力を軽減することができる。
図１０を参照するに、反り低減部材６１は、図９に示す反り低減部５７よりも面積の小さい反り低減部６２を複数有した構成とされている。反り低減部６２は、電子部品搭載用パッド２４と同一平面上に設けられている。反り低減部６２の面６２Ａは、電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成されている。反り低減部６２の厚さは、電子部品搭載用パッド２４の厚さと略等しく、かつ反り低減部６２の材料は、電子部品搭載用パッド２４の材料と略同一である。反り低減部６２は、他の反り低減部６２から離間した位置に配置されている。
このような構成とされた反り低減部材６１を配線基板本体２１，５１に設けた場合も配線基板本体２１，５１内で発生する応力を軽減することができる。
また、金属膜からなる反り低減部材２２が平面視額縁形状等に一体的に構成され、かつ反り低減部材２２が大面積である場合、反り低減部材２２と絶縁層２５，３１との熱膨張係数の差により、反り低減部材２２と絶縁層２５，３１との間に応力が生じ、配線基板本体２１，５１に反りが発生する虞があるが、スリット状の空間（反り低減部材５６，６１の非形成部）により複数の反り低減部５７，６２が分割された反り低減部材５６，６１を用いることにより、反り低減部材５６，６１と絶縁層２５，３１との間に応力を低減することができる。
なお、反り低減部材５６，６１では、直線状のスリットにより、複数の反り低減部５７，６２を分割した場合を例に挙げて説明したが、曲線状のスリットや屈曲したスリットを用いて複数の反り低減部５７，６２を分割してもよい。このように、曲線状のスリットや屈曲したスリットを用いて複数の反り低減部５７，６２を分割することにより、直線状のスリットを用いて複数の反り低減部５７，６２を分割した場合と比較して、配線基板本体２１，５１の反りの低減効果を向上させることができる。
また、反り低減部材５６，６１を、グラウンドや電源用の配線と接続し、グラウンドプレーンや電源プレーンとして用いてもよい。
また、本実施の形態で説明した配線基板本体２１，５１では、絶縁層２５（第１の絶縁層）に１層の絶縁層３１（第２の絶縁層）を積層させた場合を例に挙げて説明したが、絶縁層２５（第１の絶縁層）に２層以上の絶縁層３１（第２の絶縁層）を積層し、積層された２層以上の絶縁層３１に電子部品搭載用パッド２４と外部接続用パッド３４とを電気的に接続するビア及び配線パターンを設けてもよい。
図１１〜図１９は、本発明の第１の実施の形態に係る配線基板の製造工程を示す図である。図１１〜図１９において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。また、図１１〜図１９に示すＣは、後述する支持体７１上に形成される図１９に示す構造体を切断する際の切断位置（以下、「切断位置Ｃ」とする）を示している。
図１１〜図１９を参照して、第１の実施の形態の配線基板１０の製造方法について説明する。始めに、図１１に示す工程では、導電性を有すると共に、配線基板１０が形成される配線基板形成領域Ｂを複数有した支持体７１の上面７１Ａに開口部７２Ａ，７２Ｂを有したレジスト膜７２を形成する。このとき、開口部７２Ａは、電子部品搭載用パッド２４の形成領域に対応する部分の支持体７１の上面７１Ａを露出するように形成する。また、開口部７２Ｂは、反り低減部材２２の成領域に対応する部分の支持体７１の上面７１Ａを露出するように形成する。導電性を有した支持体７１としては、金属板（例えば、Ｃｕ板）や金属箔（例えば、Ｃｕ箔）等を用いることができる。
次いで、図１２に示す工程では、めっき法により、開口部７２Ａに露出された部分の支持体７１の上面７１Ａに電子部品搭載用パッド２４を形成すると共に、開口部７２Ｂに露出された部分の支持体７１の上面７１Ａに反り低減部材２２を形成する。つまり、めっき法を用いて、支持体７１の上面７１Ａに電子部品搭載用パッド２４と反り低減部材２２とを同時に形成する（電子部品搭載用パッド及び反り低減部材形成工程）。この段階では、反り低減部材２２は、隣り合う配線基板形成領域Ｂに設けられた反り低減部材２２と一体的に構成されている。図１２に示す反り低減部材２２は、後述する図１９に示す工程において、切断位置Ｃに沿って切断されることで個片化されて、図６に示す反り低減部材２２となる部材である。
電子部品搭載用パッド２４及び反り低減部材２２としては、例えば、Ａｕ層（例えば、厚さ０．０５μｍ）と、Ｐｄ層（例えば、厚さ０．５μｍ）と、Ｎｉ層（例えば、厚さ５．０μｍ）とを順次積層させたＡｕ／Ｐｄ／Ｎｉ積層膜や、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ積層膜、Ａｕ／Ｎｉ積層膜、Ａｕ／Ｎｉ／Ｃｕ積層膜等を用いることができる。また、電子部品搭載用パッド２４の構成要素の１つとしてＮｉ層を用いる場合、Ｎｉ層の膜厚を他の層の厚さよりも厚くするとよい。このように、Ｎｉ層の膜厚を他の層の厚さよりも厚くすることにより、配線基板本体２１の反りを低減することができる。また、電子部品搭載用パッド２４の構成要素の１つとして、めっき法により厚付けしやすいＣｕ層を用いる場合、Ｃｕ層の厚さを厚くすることで配線基板本体２１の反りを低減することができる。
電子部品搭載用パッド２４及び反り低減部材２２としてＡｕ／Ｐｄ／Ｎｉ積層膜を用いた場合、導電性を有した支持体７１を給電層とする電解めっき法により、開口部７２Ａ，７２Ｂに露出された部分の支持体７１の上面７１ＡにＡｕ層（例えば、厚さ０．０５μｍ）と、Ｐｄ層（例えば、厚さ０．５μｍ）と、Ｎｉ層（例えば、厚さ５．０μｍ）とを順次析出成長させることで電子部品搭載用パッド２４及び反り低減部材２２を同時に形成する。
このように、めっき法を用いて、電子部品搭載用パッド２４及び反り低減部材２２を同時に形成することにより、反り低減部材２２を形成する工程を別途設ける必要がなくなると共に、反り低減部材２２を構成するための材料を別途準備する必要がなるため、反り低減部材２２を備えた配線基板１０のコスト（製造コストも含む）を低減することができる。
また、めっき法を用いて、電子部品搭載用パッド２４及び反り低減部材２２を形成することにより、反り低減部材２２の厚さを薄くすることができる。反り低減部材２２の厚さは、例えば、５．０μｍ〜１５．０μｍとすることができる。
次いで、図１３に示す工程では、レジスト膜７２を除去する。次いで、図１４に示す工程では、支持体７１の上面７１Ａに、電子部品搭載用パッド２４及び反り低減部材２２を覆うように絶縁層２５を形成（第１の絶縁層形成工程）し、その後、絶縁層２５に電子部品搭載用パッド２４の面２４Ｂの一部を露出する開口部４１を形成する。絶縁層２５としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂を母材とする樹脂層を用いることができる。また、開口部４１は、例えば、レーザ加工により形成することができる。
次いで、図１５に示す工程では、ビア２７及び配線パターン２８を同時に形成する。ビア２７及び配線パターン２８の材料としては、例えば、Ｃｕを用いることができる。ビア２７及び配線パターン２８の材料としてＣｕを用いた場合、ビア２７及び配線パターン２８は、例えば、セミアディティブ法により形成することができる。配線パターン２８の厚さは、例えば、１５μｍとすることができる。
次いで、図１６に示す工程では、先に説明した図１４及び図１５に示す工程と同様な手法により、開口部４６を有した絶縁層３１（第２の絶縁層）、ビア３３、及び外部接続用パッド３４を形成する。絶縁層３１としては、例えば、エポキシ樹脂やポリイミド樹脂等の絶縁樹脂を母材とする樹脂層を用いることができる。また、開口部４６は、例えば、レーザ加工により形成することができる。図１６に示す工程では、ビア３３及び外部接続用パッド３４を同時に形成する。ビア３３及び外部接続用パッド３４の材料としては、例えば、Ｃｕを用いることができる。ビア３３及び外部接続用パッド３４の材料としてＣｕを用いた場合、ビア３３及び外部接続用パッド３４は、例えば、セミアディティブ法により形成することができる。外部接続用パッド３４の厚さは、例えば、１５μｍとすることができる。
次いで、図１７に示す工程では、周知の手法により、絶縁層３１の面３１Ａに外部接続用パッド３４の端子配設面３４Ａを露出する開口部３６Ａを有したソルダーレジスト層３６を形成する（ソルダーレジスト層形成工程）。これにより、複数の配線基板形成領域Ｂに対応する部分の支持体７１上に複数の配線基板１０に相当する構造体が形成される。ソルダーレジスト層３６の材料としては、例えば、エポキシやアクリル等の感光性樹脂を用いることができる。また、ソルダーレジスト層３６の厚さは、例えば、２０μｍとすることができる。
次いで、図１８に示す工程では、図１７に示す支持体７１を除去する（支持体除去工程）。具体的には、支持体７１がＣｕ板或いはＣｕ箔の場合、支持体７１をエッチングすることで除去する。
次いで、図１９に示す工程では、図１８に示す構造体を切断位置Ｃに沿って切断して複数の配線基板１０を個片化することにより、複数の配線基板１０が製造される。この際、一体的に構成された複数の反り低減部材２２が切断されて、複数の反り低減部材２２も個片化される。図１８に示す構造体の切断には、例えば、ダイサーを用いることができる。
本実施の形態の配線基板の製造方法によれば、導電性を有した支持体７１上に電子部品搭載用パッド２４と配線基板本体２１の反りを低減する反り低減部材２２とを同時に形成し、その後、支持体７１上に電子部品搭載用パッド２４及び反り低減部材２２を覆うように絶縁層２５を形成し、その後、ビア２７，３３、配線パターン２８、絶縁層３１、外部接続用パッド３４、及びソルダーレジスト層３６を形成後に支持体７１を除去することにより、配線基板本体２１の反りを低減できると共に、支持体７１と接触する反り低減部材２２の面２２Ａが支持体７１と接触する電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように反り低減部材２２が絶縁層２５に内設されるため、スティフナー２０２を備えた従来の配線基板２００（図１参照）と比較して、配線基板１０の厚さ方向のサイズを小型化することができる。
また、電子部品搭載用パッド２４と反り低減部材２２とを同時に形成することにより、製造工程を増加させることなく、反り低減部材２２を形成することが可能となるため、スティフナー２０２を備えた従来の配線基板２００と比較して、配線基板１０のコスト（製造コストも含む）を低減することができる。
（第２の実施の形態）
図２０は、本発明の第２の実施の形態に係る配線基板の断面図であり、図２１は、図２０に示す配線基板の平面図である。図２０及び図２１において、第１の実施の形態の配線基板１０と同一構成部分には同一符号を付す。
図２０及び図２１を参照するに、第２の実施の形態の配線基板８０は、第１の実施の形態の配線基板１０に設けられた反り低減部材２２の代わりに反り低減部材８１を設けた以外は配線基板１０と同様に構成される。
反り低減部材８１は、配線基板本体２１の反りを低減するための部材であり、絶縁層２５の面２５Ａ側に内設されている。電子部品１１の配設側に位置する反り低減部材８１の面８１Ａは、電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成されている。
このように、配線基板本体２１の反りを低減する反り低減部材８１を絶縁層２５に内設させると共に、電子部品１１の配設側に位置する反り低減部材８１の面８１Ａを電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成することにより、配線基板本体２１の反りを低減できると共に、スティフナー２０２を備えた従来の配線基板２００（図１参照）と比較して、配線基板８０の厚さ方向のサイズを小型化（薄型化）することができる。言い換えれば、配線基板本体２１のサイズを大型化することなく、配線基板本体２１の反りを低減することができる。
反り低減部材８１は、平面視額縁形状とされている。反り低減部材８１の外形は、配線基板本体２１の外形よりも小さくなるように構成されている。反り低減部材８１は、複数の電子部品搭載用パッド２４が形成される電子部品搭載用パッド形成領域Ａの外側に位置すると共に、絶縁層２５の外周縁から離間した部分の絶縁層２５に配置されている。配線基板本体８１の外形が３４ｍｍ×３４ｍｍ、電子部品搭載用パッド形成領域Ａが１０ｍｍ×１０ｍｍの場合、反り低減部材の８１の幅Ｗ２は、例えば、５．０ｍｍとすることができる。この場合、絶縁層２５の外周縁から反り低減部材の８１までの距離Ｄは、例えば、０．５ｍｍとすることができる。
反り低減部材８１は、電子部品搭載用パッド２４と同一平面上に配置されている。また、反り低減部材８１の厚さは、電子部品搭載用パッド２４の厚さと略等しく、かつ反り低減部材８１の材料は、電子部品搭載用パッド２４の材料と略同一である。
このように、電子部品搭載用パッド２４と同一平面上に反り低減部材８１を配置すると共に、反り低減部材８１の厚さを電子部品搭載用パッド２４の厚さと略等しくし、かつ反り低減部材８１の材料を電子部品搭載用パッド２４の材料と略同一にすることで、電子部品搭載用パッド２４を形成する際に、電子部品搭載用パッド２４と反り低減部材８１とを同時に形成することが可能となる。
反り低減部材８１としては、例えば、金属膜を用いることができる。反り低減部材８１としては、例えば、絶縁層２５の面２５Ａ側からＡｕ層（例えば、厚さ０．０５μｍ）と、Ｐｄ層（例えば、厚さ０．５μｍ）と、Ｎｉ層（例えば、厚さ５．０μｍ）とを順次積層させたＡｕ／Ｐｄ／Ｎｉ積層膜や、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ積層膜、Ａｕ／Ｎｉ積層膜、Ａｕ／Ｎｉ／Ｃｕ積層膜等を用いることができる。また、電子部品搭載用パッド２４の構成要素の１つとしてＮｉ層を用いる場合、Ｎｉ層の膜厚を他の層の厚さよりも厚くするとよい。このように、Ｎｉ層の膜厚を他の層の厚さよりも厚くすることにより、配線基板本体２１の反りを低減することができる。また、電子部品搭載用パッド２４の構成要素の１つとして、めっき法により厚付けしやすいＣｕ層を用いる場合、Ｃｕ層の厚さを厚くすることで配線基板本体２１の反りを低減することができる。
このように、反り低減部材８１として金属膜を用いることにより、従来の配線基板２００に設けられていたスティフナー２０２（図１参照）と比較して、反り低減部材８１のコスト（製造コストも含む）を低減することが可能となるため、配線基板８０のコストを低減することができる。また、反り低減部材８１として金属膜を用いることにより、反り低減部材の８１の厚さを薄くすることができる。反り低減部材８１の厚さは、例えば、５．０μｍ〜１５．０μｍとすることができる。
また、上記構成とされた反り低減部材８１の側面は、絶縁層２５に被覆されているため（反り低減部材８１の側面が配線基板８０の側面から露出されていないため）、配線基板８０の外部と反り低減部材８１とのショートを防止することができる。
本実施の形態の配線基板によれば、配線基板本体２１の反りを低減する反り低減部材８１を絶縁層２５に内設させると共に、電子部品１１の配設側に位置する反り低減部材８１の面８１Ａを電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成することにより、配線基板本体２１の反りを低減できると共に、スティフナー２０２を備えた従来の配線基板２００（図１参照）と比較して、配線基板８０の厚さ方向のサイズを小型化することができる。言い換えれば、配線基板本体２１のサイズを大型化することなく、配線基板本体２１の反りを低減することができる。
また、反り低減部材８１として金属膜を用いることにより、従来の配線基板２００に設けられていたスティフナー２０２（図１参照）と比較して、反り低減部材８１のコスト（製造コストも含む）を低減することが可能となるため、配線基板８０のコストを低減することができる。
なお、本実施の形態の配線基板８０に設けられた絶縁層２５の面２５Ａに先に説明した図８に示すソルダーレジスト層５３を設けてもよい。
図２２及び図２３は、他の反り低減部材を説明するための平面図である。図２２及び図２３において、第２の実施の形態の配線基板８０と同一構成部分には同一符号を付す。
なお、本実施の形態では、平面視額縁形状とされた反り低減部材８１を配線基板本体２１に設けた場合を例に挙げて説明したが、反り低減部材８１の代わりに後述する図２２に示す反り低減部材８５或いは図２３に示す反り低減部材８７等を設けてもよい。
図２２を参照するに、反り低減部材８５は、複数の電子部品搭載用パッド２４が形成される電子部品搭載用パッド形成領域Ａの外側に位置すると共に、絶縁層２５の外周縁から離間した部分の絶縁層２５に内設されている。反り低減部材８５は、複数（この場合は４つ）の反り低減部８６を有する。反り低減部８６は、電子部品搭載用パッド２４と同一平面上に設けられている。反り低減部８６の面８６Ａは、電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成されている。反り低減部８６の厚さは、電子部品搭載用パッド２４の厚さと略等しく、かつ反り低減部８６の材料は、電子部品搭載用パッド２４の材料と略同一である。複数の反り低減部８６は、他の反り低減部８６から離間した位置に配置されている。
このように、互いに離間した位置に配置された複数（この場合は４つ）の反り低減部８６を備えた反り低減部材８５を配線基板本体２１に設けることにより、配線基板本体２１内で発生する応力を軽減することができる。
図２３を参照するに、反り低減部材８７は、複数の電子部品搭載用パッド２４が形成される電子部品搭載用パッド形成領域Ａの外側に位置すると共に、絶縁層２５の外周縁から離間した部分の絶縁層２５に内設されている。反り低減部材８７は、図２２に示す反り低減部８６よりも面積の小さい低減部８８を複数有した構成とされている。反り低減部８８は、電子部品搭載用パッド２４と同一平面上に設けられている。反り低減部８８の面８８Ａは、電子部品搭載用パッド２４の面２４Ａ及び絶縁層２５の面２５Ａと略面一となるように構成されている。反り低減部８８の厚さは、電子部品搭載用パッド２４の厚さと略等しく、かつ反り低減部８８の材料は、電子部品搭載用パッド２４の材料と略同一である。複数の反り低減部８８は、他の反り低減部８８から離間した位置に配置されている。
このような構成とされた反り低減部材８７を配線基板本体２１に設けた場合も配線基板本体２１内で発生する応力を軽減することができる。
図２４〜図２８は、本発明の第２の実施の形態の配線基板の製造工程を示す図である。図２４〜図２８において、第２の実施の形態の配線基板８０と同一構成部分には同一符号を付す。
図２４〜図２８を参照して、第２の実施の形態の配線基板８０の製造方法について説明する。始めに、図２４に示す工程では、導電性を有すると共に、配線基板８０が形成される配線基板形成領域Ｅを複数有した支持体７１の上面７１Ａに開口部９３Ａ，９３Ｂを有したレジスト膜９３を形成する。このとき、開口部９３Ａは、電子部品搭載用パッド２４の形成領域に対応する部分の支持体７１の上面７１Ａを露出するように形成する。また、開口部９３Ｂは、反り低減部材８１の形成領域に対応する部分の支持体７１の上面７１Ａを露出するように形成する。導電性を有した支持体７１としては、金属板（例えば、Ｃｕ板）や金属箔（例えば、Ｃｕ箔）等を用いることができる。
次いで、図２５に示す工程では、めっき法により、開口部９３Ａに露出された部分の支持体７１の上面７１Ａに電子部品搭載用パッド２４を形成すると共に、開口部９３Ｂに露出された部分の支持体７１の上面７１Ａに反り低減部材８１を形成する（電子部品搭載用パッド及び反り低減部材形成工程）。つまり、めっき法を用いて、支持体７１の上面７１Ａに電子部品搭載用パッド２４と反り低減部材８１とを同時に形成する。反り低減部材８１は、切断位置Ｆよりも内側に位置する部分の配線基板形成領域Ｅに配置されると共に、他の配線基板形成領域Ｅに形成された反り低減部材８１とは別体とされている。
このように、反り低減部材８１を切断位置Ｆよりも内側に位置する部分の配線基板形成領域Ｅに配置すると共に、複数の配線基板形成領域Ｅに形成された反り低減部材８１を他の配線基板形成領域Ｅに形成された反り低減部材８１とは別体となるように反り低減部材８１を形成することで、後述する図２８に示す工程において、絶縁層２５，３１及びソルダーレジスト層３６と比較して切断しにくい金属膜（反り低減部材８１）を切断する必要がなくなるため、配線基板８０の生産性を向上させることができる。
電子部品搭載用パッド２４及び反り低減部材８１としては、例えば、Ａｕ層（例えば、厚さ０．０５μｍ）と、Ｐｄ層（例えば、厚さ０．５μｍ）と、Ｎｉ層（例えば、厚さ５．０μｍ）とを順次積層させたＡｕ／Ｐｄ／Ｎｉ積層膜や、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ積層膜、Ａｕ／Ｎｉ積層膜、Ａｕ／Ｎｉ／Ｃｕ積層膜等を用いることができる。また、電子部品搭載用パッド２４の構成要素の１つとしてＮｉ層を用いる場合、Ｎｉ層の膜厚を他の層の厚さよりも厚くするとよい。このように、Ｎｉ層の膜厚を他の層の厚さよりも厚くすることにより、配線基板本体２１の反りを低減することができる。また、電子部品搭載用パッド２４の構成要素の１つとして、めっき法により厚付けしやすいＣｕ層を用いる場合、Ｃｕ層の厚さを厚くすることで配線基板本体２１の反りを低減することができる。
電子部品搭載用パッド２４及び反り低減部材８１としてＡｕ／Ｐｄ／Ｎｉ積層膜を用いた場合、導電性を有した支持体７１を給電層とする電解めっき法により、開口部９３Ａ，９３Ｂに露出された部分の支持体７１の上面７１ＡにＡｕ層（例えば、厚さ０．０５μｍ）と、Ｐｄ層（例えば、厚さ０．５μｍ）と、Ｎｉ層（例えば、厚さ５．０μｍ）とを順次析出成長させることで電子部品搭載用パッド２４及び反り低減部材８１を同時に形成する。
このように、めっき法を用いて、電子部品搭載用パッド２４及び反り低減部材８１を同時に形成することにより、反り低減部材８１を形成する工程を別途設ける必要がなくなると共に、反り低減部材８１を構成するための材料を別途準備する必要がなくなるため、反り低減部材８１を備えた配線基板８０のコスト（製造コストも含む）を低減することができる。
また、めっき法を用いて、電子部品搭載用パッド２４及び反り低減部材８１を形成することにより、反り低減部材８１の厚さを薄くすることができる。反り低減部材８１の厚さは、例えば、５．０μｍ〜１５．０μｍとすることができる。
次いで、図２６に示す工程では、レジスト膜９３を除去する。次いで、図２７に示す工程では、第１の実施の形態で説明した図１４〜図１８に示す工程と同様な処理を行うことにより、図２７に示す構造体（複数の配線基板８０が一体的に構成された構造体）を形成する。
次いで、図２８に示す工程では、図２７に示す構造体を切断位置Ｆに沿って切断して、複数の配線基板８０を個片化することにより、複数の配線基板８０が製造される。
本実施の形態の配線基板の製造方法によれば、反り低減部材８１を切断位置Ｆよりも内側に位置する部分の絶縁層２５に配置すると共に、複数の配線基板形成領域Ｅに形成された反り低減部材８１を他の配線基板形成領域Ｅに形成された反り低減部材８１とは別体となるように反り低減部材８１を形成することにより、図２８に示す工程において、金属膜（反り低減部材８１）と比較して切断しやすい絶縁層２５，３１及びソルダーレジスト層３６のみを切断すればよいため、配線基板８０の生産性を向上させることができる。
なお、本実施の形態の配線基板８０の製造方法は、第１の実施の形態の配線基板１０の製造方法と同様な効果を得ることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、配線基板本体の反りを低減できると共に、配線基板の厚さ方向のサイズを小型化することのできる配線基板及びその製造方法に適用できる。
従来の配線基板の断面図である。 従来の配線基板の製造工程を示す図（その１）である。 従来の配線基板の製造工程を示す図（その２）である。 従来の配線基板の製造工程を示す図（その３）である。 従来の配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る配線基板の断面図である。 図６に示す配線基板の平面図である。 本発明の第１の実施の形態の変形例に係る配線基板の断面図である。 他の反り低減部材を説明するための平面図（その１）である。 他の反り低減部材を説明するための平面図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その９）である。 本発明の第２の実施の形態に係る配線基板の断面図である。 図２０に示す配線基板の平面図である。 他の反り低減部材を説明するための平面図（その１）である。 他の反り低減部材を説明するための平面図（その２）である。 本発明の第２の実施の形態の配線基板の製造工程を示す図（その１）である。 本発明の第２の実施の形態の配線基板の製造工程を示す図（その２）である。 本発明の第２の実施の形態の配線基板の製造工程を示す図（その３）である。 本発明の第２の実施の形態の配線基板の製造工程を示す図（その４）である。 本発明の第２の実施の形態の配線基板の製造工程を示す図（その５）である。
符号の説明
１０，５０，８０ 配線基板
１１ 電子部品
１２ 実装基板
１３ 外部接続端子
１４，４３ パッド
２１，５１ 配線基板本体
２２，５６，６１，８１，８５，８７ 反り低減部材
２２Ｂ，２４Ｂ，２５Ａ，２５Ｂ，３１Ａ，５７Ａ，６２Ａ，８１Ａ，８６Ａ，８８Ａ 面
２４ 電子部品搭載用パッド
２４Ａ 接続面
２５，３１ 絶縁層
２７，３３ ビア
２８ 配線パターン
３４ 外部接続用パッド
３４Ａ 端子配設面
３６，５３ ソルダーレジスト層
３６Ａ，４１，４６，５３Ａ，７２Ａ，７２Ｂ，９３Ａ，９３Ｂ 開口部
４３ パッド
４４ 配線
５７，６２，８６，８８ 反り低減部
７１ 支持体
７１Ａ 上面
７１Ｂ 下面
７２，９３ レジスト膜
Ａ 電子部品搭載用パッド形成領域
Ｂ，Ｅ 配線基板形成領域
Ｃ，Ｆ 切断位置
Ｄ 距離
Ｗ１，Ｗ２ 幅

Claims (17)

  1. 一方の面と他方の面とを有する一の絶縁層と、
    電子部品が接続される接続面を有し、前記接続面が前記一の絶縁層の前記一方の面に露出されるように、前記一の絶縁層に内設された複数の電子部品搭載用パッドと、
    前記一の絶縁層の前記他方の面上に設けられた配線パターンと、
    前記一の絶縁層内に設けられ、前記電子部品搭載用パッドと前記配線パターンとを接続するビアと、を有する配線基板本体を備えた配線基板であって、
    前記複数の電子部品搭載用パッドは、前記一の絶縁層の前記一方の面の中央に設けられた１つの電子部品搭載用パッド形成領域に形成され、
    前記電子部品搭載用パッド形成領域の外周と、前記配線基板の外形との間の前記一の絶縁層内に、前記配線基板本体の反りを低減する反り低減部材が、前記電子部品搭載用パッド形成領域を囲むよう平面視額縁形状に設けられていることを特徴とする配線基板。
  2. 前記反り低減部材の側面が前記一の絶縁層に被覆されていることを特徴とする請求項１記載の配線基板。
  3. 前記反り低減部材はグラウンド又は電源用の配線と接続されていることを特徴とする請求項１又は２記載の配線基板。
  4. 前記電子部品搭載用パッドの接続面は、前記一の絶縁層の前記一方の面と略面一となるように構成されており、
    前記電子部品搭載用パッドの接続面側に位置する前記反り低減部材の面は、前記一の絶縁層の前記一方の面と略面一となるように構成されていることを特徴とする請求項１ないし３のうち、いずれか一項記載の配線基板。
  5. 前記反り低減部材は、前記電子部品搭載用パッドと同一平面上に配置されており、
    前記反り低減部材の厚さは、前記電子部品搭載用パッドの厚さと略等しく、かつ前記反り低減部材の材料は、前記電子部品搭載用パッドの材料と略同一であることを特徴とする請求項４記載の配線基板。
  6. 前記反り低減部材は、金属膜であることを特徴とする請求項１ないし５のうち、いずれか一項記載の配線基板。
  7. 前記反り低減部材は、複数の反り低減部を有し、
    前記複数の反り低減部は、他の前記反り低減部から離間するように配置されていることを特徴とする請求項１ないし６のうち、いずれか一項記載の配線基板。
  8. 前記反り低減部材は、曲線状のスリット又は屈曲したスリットにより複数の反り低減部に分割されていることを特徴とする請求項７記載の配線基板。
  9. 前記一の絶縁層の一方の面に、前記電子部品搭載用パッドの接続面が露出されると共に、前記電子部品搭載用パッドの接続面側に位置する前記反り低減部材の面を覆うソルダーレジスト層が設けられたことを特徴とする請求項１ないし８のうち、いずれか一項記載の配線基板。
  10. 表面に配線基板が形成される配線基板形成領域を複数有した支持体を用意し、各配線基板形成領域の中央に配置された電子部品搭載用パッド形成領域に複数の電子部品搭載用パッドを形成すると共に、前記各配線基板形成領域の外周に、前記電子部品搭載用パッド形成領域を囲む反り低減部材を形成する工程と、
    前記支持体上に、前記電子部品搭載用パッド及び前記反り低減部材を覆うように一の絶縁層を形成する工程と、
    前記一の絶縁層上に配線パターンを形成すると共に、前記一の絶縁層内に、前記配線パターンと前記電子部品搭載用パッドとを接続するビアを形成する工程と、
    前記一の絶縁層、前記電子部品搭載用パッド及び前記反り低減部材から、前記支持体を除去する工程と、
    前記支持体を除去後、前記配線基板形成領域毎に前記一の絶縁層を切断し、個別の前記配線基板を得る工程と、を含むことを特徴とする配線基板の製造方法。
  11. 前記反り低減部材を形成する工程では、一の前記配線基板形成領域の前記反り低減部材は、一の前記配線基板形成領域に隣接する他の前記配線基板形成領域の前記反り低減部材と一体に形成され、
    前記個別の前記配線基板を得る工程では、前記支持体を除去後、前記配線基板形成領域毎に前記一の絶縁層及び前記反り低減部材を切断し、個別の前記配線基板を得ることを特徴とする請求項１０記載の配線基板の製造方法。
  12. 前記反り低減部材を形成する工程では、前記反り低減部材は、前記各配線基板形成領域の境界より前記各配線基板形成領域の中央側に後退して形成され、
    前記個別の前記配線基板を得る工程では、前記支持体を除去後、前記配線基板形成領域毎に隣接する前記反り低減部材間の前記一の絶縁層を切断し、前記反り低減部材の側面が前記一の絶縁層で被覆された個別の前記配線基板を得ることを特徴とする請求項１０記載の配線基板の製造方法。
  13. 前記反り低減部材をグラウンド又は電源用の配線と接続する工程を設けたことを特徴とする請求項１０ないし１２のうち、いずれか一項記載の配線基板の製造方法。
  14. 前記反り低減部材を形成する工程では、複数の反り低減部を有する前記反り低減部材を形成し、
    各前記反り低減部を他の前記反り低減部から離間するように配置することを特徴とする請求項１０ないし１３のうち、いずれか一項記載の配線基板の製造方法。
  15. 前記反り低減部材を曲線状のスリット又は屈曲したスリットにより複数の反り低減部に分割することを特徴とする請求項１４記載の配線基板の製造方法。
  16. 前記電子部品搭載用パッド及び前記反り低減部材は、金属膜であり、
    前記金属膜は、めっき法により形成することを特徴とする請求項１０ないし１５のうち、いずれか一項記載の配線基板の製造方法。
  17. 前記の支持体を除去する工程後に、前記電子部品搭載用パッドの接続面側に位置する前記一の絶縁層の面に、前記電子部品搭載用パッドの接続面を露出する開口部を有したソルダーレジスト層を形成する工程を設けたことを特徴とする請求項１０ないし１６のうち、いずれか一項記載の配線基板の製造方法。
JP2007295519A 2007-11-14 2007-11-14 配線基板及びその製造方法 Active JP5144222B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007295519A JP5144222B2 (ja) 2007-11-14 2007-11-14 配線基板及びその製造方法
KR20080112374A KR101508782B1 (ko) 2007-11-14 2008-11-12 배선기판 및 그 제조방법
US12/270,143 US8119930B2 (en) 2007-11-14 2008-11-13 Wiring board and method for manufacturing the same
CNA2008101809126A CN101436578A (zh) 2007-11-14 2008-11-14 配线基板和制造配线基板的方法
TW097144031A TWI426845B (zh) 2007-11-14 2008-11-14 佈線板及其製造方法
US13/340,979 US20120096711A1 (en) 2007-11-14 2011-12-30 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007295519A JP5144222B2 (ja) 2007-11-14 2007-11-14 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009123874A JP2009123874A (ja) 2009-06-04
JP2009123874A5 JP2009123874A5 (ja) 2010-11-04
JP5144222B2 true JP5144222B2 (ja) 2013-02-13

Family

ID=40640741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007295519A Active JP5144222B2 (ja) 2007-11-14 2007-11-14 配線基板及びその製造方法

Country Status (5)

Country Link
US (2) US8119930B2 (ja)
JP (1) JP5144222B2 (ja)
KR (1) KR101508782B1 (ja)
CN (1) CN101436578A (ja)
TW (1) TWI426845B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
JP5157587B2 (ja) * 2008-03-31 2013-03-06 凸版印刷株式会社 多層配線基板の製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8963016B2 (en) 2008-10-31 2015-02-24 Taiyo Yuden Co., Ltd. Printed wiring board and method for manufacturing same
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
JPWO2010064467A1 (ja) * 2008-12-05 2012-05-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
KR101042060B1 (ko) * 2009-05-27 2011-06-16 주식회사 코리아써키트 회로기판의 제조방법
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
US20110114372A1 (en) * 2009-10-30 2011-05-19 Ibiden Co., Ltd. Printed wiring board
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
JP5772134B2 (ja) * 2011-03-26 2015-09-02 富士通株式会社 回路基板、その製造方法および半導体装置
JP2013048205A (ja) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5653893B2 (ja) * 2011-12-07 2015-01-14 信越化学工業株式会社 積層基板
US20130241058A1 (en) * 2012-03-16 2013-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wire Bonding Structures for Integrated Circuits
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US8987602B2 (en) * 2012-06-14 2015-03-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with cofabricated metal core
JP2014045025A (ja) * 2012-08-24 2014-03-13 Sony Corp 配線基板及び配線基板の製造方法
CN103857181A (zh) * 2012-12-06 2014-06-11 华为终端有限公司 Pcb板以及具有该pcb板的电子设备
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US9355967B2 (en) * 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
JP6358431B2 (ja) 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
US10177130B2 (en) * 2015-04-01 2019-01-08 Bridge Semiconductor Corporation Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
KR20190019324A (ko) * 2017-08-17 2019-02-27 엘지이노텍 주식회사 통신 모듈
JP2019179831A (ja) 2018-03-30 2019-10-17 新光電気工業株式会社 配線基板、配線基板の製造方法
JP2020031090A (ja) * 2018-08-21 2020-02-27 イビデン株式会社 プリント配線板
TWI682517B (zh) * 2019-03-12 2020-01-11 力成科技股份有限公司 超薄型晶片封裝結構及其製造方法
KR102698698B1 (ko) * 2019-08-05 2024-08-27 삼성전자주식회사 반도체 패키지 장치
KR20230019650A (ko) * 2021-08-02 2023-02-09 엘지이노텍 주식회사 회로기판
KR20230065808A (ko) * 2021-11-05 2023-05-12 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
JP2023137137A (ja) * 2022-03-17 2023-09-29 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2001015638A (ja) * 1999-06-30 2001-01-19 Mitsumi Electric Co Ltd Ｉｃパッケージの基板
JP4553466B2 (ja) * 2000-09-05 2010-09-29 パナソニック株式会社 プリント回路基板
US6291268B1 (en) * 2001-01-08 2001-09-18 Thin Film Module, Inc. Low cost method of testing a cavity-up BGA substrate
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
TWI315657B (en) 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US8119930B2 (en) 2012-02-21
US20120096711A1 (en) 2012-04-26
TW200938045A (en) 2009-09-01
KR101508782B1 (ko) 2015-04-03
TWI426845B (zh) 2014-02-11
CN101436578A (zh) 2009-05-20
KR20090049998A (ko) 2009-05-19
US20090126982A1 (en) 2009-05-21
JP2009123874A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
JP5144222B2 (ja) 配線基板及びその製造方法
JP5224784B2 (ja) 配線基板及びその製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
JP5535494B2 (ja) 半導体装置
JP4914474B2 (ja) 多層印刷回路基板の製造方法
JP5096855B2 (ja) 配線基板の製造方法及び配線基板
US20050095862A1 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
CN109788666B (zh) 线路基板及其制作方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP5479638B2 (ja) 配線基板
US7943863B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor device
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
CN109429442B (zh) 电路板及其制作方法
JP4073308B2 (ja) 回路装置の製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
JP5386647B2 (ja) 配線基板
JP4549499B2 (ja) 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置
JP5545779B2 (ja) 配線基板及びその製造方法、及び半導体装置
JP2023047897A (ja) 配線基板及び配線基板の製造方法
KR101113889B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP2666569B2 (ja) 半導体搭載用リード付き基板の製造法
JPH09172122A (ja) 半導体搭載用リ−ド付き基板の製造法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5144222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150