JP5143104B2 - スイッチング電源装置 - Google Patents

Description

この発明は、出力電圧をパルス幅制御によって定電圧化する絶縁型のスイッチング電源装置に関する。

スイッチング電源装置の制御方法として、出力電圧と基準電圧との誤差分を増幅した出力電圧信号と所定の基準三角波電圧とを比較してパルス幅変調（ＰＷＭ）し、出力電圧が一定になるように主スイッチング素子のオン・オフの時比率を自動的に制御するパルス幅制御がある。ここで、入力側と出力側を主トランスで分離する絶縁型のスイッチング電源の場合、出力電圧を高精度に検出するため、一般に、出力電圧信号を生成する誤差増幅回路が出力側に設けられる。従って、パルス幅制御を行うとき、出力電圧信号等を、何らかの絶縁手段を介して入力側の主スイッチング素子に伝達する必要がある。

従来、この種のスイッチング電源装置として、例えば、特許文献１に開示されているように、誤差増幅回路が出力側に設けられ、主スイッチング素子の駆動回路を含むＰＷＭ回路が入力側に設けられ、誤差増幅回路が出力する出力電圧信号を、絶縁手段である伝達手段を介して入力側に伝達する構成のスイッチング電源回路がある。このスイッチング電源回路は、伝達手段に対して常に所定のバイアス電圧をかけておく構成を備え、負荷の急変に対する出力電圧の変動を比較的小さく抑えることができる。

また、特許文献２に従来例として開示されているように、誤差増幅回路及びＰＷＭ回路が出力側に設けられ、ＰＷＭ回路が出力する矩形の駆動パルスを、駆動回路の絶縁トランスを介して入力側の主スイッチング素子に伝達する構成のＤＣ−ＤＣコンバータがある。また、このＤＣ−ＤＣコンバータは、出力側の誤差増幅回路及びＰＷＭ回路に動作用電源を供給する専用の補助電源（スイッチング電源）が設けられている。

さらに、特許文献２に係る発明として開示されているように、誤差増幅回路が出力側に設けられ、ＰＷＭ回路と主スイッチング素子の駆動回路が入力側に設けられ、出力電圧信号を、主トランスに設けた第３巻線から第４巻線を通して入力側に伝達する構成のＤＣ−ＤＣコンバータがある。特許文献２の実施例を説明する図面には、誤差増幅回路が出力する出力電圧信号が変換された交流電圧を第３巻線に印加し、第４巻線に発生した当該交流電圧をダイオードとコンデンサで平均化し、その平均化電圧を基準三角波電圧でパルス幅変調（ＰＷＭ）する回路が記載されている。

また、特許文献３に開示されているように、上記の誤差増幅回路及びＰＷＭ回路に相当するオン期間制御回路及びランプ波発生回路が出力側に設けられ、主スイッチング素子を一定周期毎にオフからオンに反転させる駆動回路（ＰＷＭ制御回路）が入力側に設けられ、オン期間制御回路が出力するオフタイミング信号を、パルストランスを介して駆動回路に伝達する構成の絶縁型ＤＣ−ＤＣコンバータがある。特許文献３の実施例を説明する図面には、パルス幅変調を行うための基準三角波電圧（ランプ波）を、整流平滑回路が有するインダクタの両端に発生する矩形波電圧を利用して生成するランプ波発生回路の構成が記載されている。

特開２００２−１８６２５４号公報 特開昭５９−１７８９６９号公報 特開２００９−１２４８４９号公報

特許文献１のスイッチング電源回路は、伝達手段としてフォトカプラを用いるのが一般的である。しかし、この種の用途に用いられる汎用フォトカプラは、数ｋＨｚ以上の高周波帯域の信号を伝達するときに位相遅れを発生させ、スイッチング電源装置の制御回路全体を発振させる要因になる。この発振を回避するためには、制御回路全体で位相特性を補正したり、高周波帯域の利得を低く抑えたりする配慮が必要になる。例えば、ＬＣフィルタ構成の出力平滑回路の高域遮断周波数を低めに抑えるために平滑用コンデンサの容量を増やしたり、誤差増幅回路等に位相補正用の回路を追加したりする等の方法が考えられるが、いずれの方法も、装置が大型化したり回路構成が複雑化するという問題が生じる。

また、フォトカプラ自身の利得は変換効率（発光素子に流れる電流と受光素子に流れる電流の比率）によって規定されるが、この変換効率は、使用環境や使用条件によって変動し、素子ごとの個体差も大きい。従って、制御回路全体の高周波帯域の利得を設定するとき、フォトカプラの変換効率の変動や個体差も考慮して、中心値を十分に低く設定しなければならず、発振の余裕を確保するための設計や評価が面倒であった。

また、上記のように高周波帯域の利得を低く設定し、一定の位相遅れを是認する構成にすると、スイッチング電源装置の外部環境の過渡的な変化（負荷の急変など）に対して、出力電圧の変動を抑える制御を高速に行なうことができない。従って、特許文献１のスイッチング電源装置のように、フォトカプラに所定のバイアスをかけておくという構成であっても、出力電圧の変動を格段に小さくすることはできなかった。

一方、特許文献２の従来例に係るＤＣ−ＤＣコンバータは、主スイッチング素子がオン・オフ動作を開始するためには、出力側のＰＷＭ回路を先に立ち上げる必要があるので、専用の補助電源（スイッチング電源）やバッテリー等を必ず設けなければならない。従って、装置が大型化したりコストアップするという問題がある。さらに、特許文献２の発明に係るＤＣ−ＤＣコンバータは、出力電圧信号を平均化する処理が行われるので、その段階で大きな位相遅れが生じる。従って、特許文献１のスイッチング電源回路と同様に、出力電圧の変動を抑える制御を高速に行うことができないという問題があった。

特許文献３の絶縁型ＤＣ−ＤＣコンバータは、パルス幅変調を行うための基準三角波電圧（ランプ波）が、整流平滑回路のインダクタ両端の矩形波電圧を利用して生成される。しかし、当該矩形波電圧の立ち上がりや立下りの速度は、出力電流の大小によって変化し、当該矩形波電圧の振幅も、入力電圧が変動すると変化する。従って、この基準三角波電圧の不安定さが、制御回路全体を発振させる要因になる。さらに、同期整流器に代えてダイオードを用いた場合、出力電流が小さいときに主スイッチング素子を非常に短いオン幅で駆動する必要があるが、このオン期間制御回路とランプ波発生回路の構成では、主スイッチング素子のオン幅を一定時間以下に狭めることができず、制御不能になって出力電圧が上昇するおそれもある。

この発明は、上記背景技術に鑑みて成されたもので、高速応答性を備えた安定度の高い制御回路を備え、小型で安価な絶縁型のスイッチング電源装置を提供することを目的とする。

この発明は、主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置であって、前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したＰＷＭ信号を出力するＰＷＭ回路と、前記ＰＷＭ信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるＯＦＦ信号を生成するＯＦＦ信号発生回路と、前記ＯＦＦ信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する信号トランスと、前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるＯＮ信号を生成する基本パルス発生回路と、前記ＯＮ信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成し、前記信号トランスの前記一次巻線及び前記二次巻線を介して前記三角波発生回路に向けて出力する三角波リセット信号発生回路と、前記ＯＮ信号及び前記ＯＦＦ信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備え、前記誤差増幅回路、前記ＰＷＭ回路及び前記ＯＦＦ信号発生回路は、前記三角波リセット信号が発生し該パルス幅の期間が経過した後であって、次の三角波リセット信号が発生する前に、前記ＯＦＦ信号を発生させるように構成されたスイッチング電源装置である。

また、前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ＯＮ信号がセット信号として入力され、一次巻線が出力する前記ＯＦＦ信号の反転信号がリセット信号として入力されて処理を行い、前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ＯＮ信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、前記ＯＮ信号のパルス幅は、前記三角波リセット信号のパルス幅と前記ＯＦＦ信号のパルス幅の合算値よりも広く設定されている。

また、前記三角波リセット信号発生回路は、前記ＯＮ信号を微分する微分回路と、前記微分回路が出力した微分信号が自己の駆動端子・グランド端子間に入力され、前記微分信号がハイレベルのときにオンする第一のトランジスタ素子とで構成され、前記信号トランスの前記一次巻線は、一端が一次側制御回路用電圧源に接続され、前記ＯＦＦ信号を出力する他の一端が前記トランジスタ素子のコレクタ端子に接続され、前記誤差増幅回路は、出力電圧を反転増幅して出力電圧信号を出力するよう構成され、前記ＰＷＭ回路の前記三角波発生回路は、充電用抵抗及びタイマコンデンサの直列回路と、前記タイマコンデンサの両端に接続された第二のトランジスタ素子と、前記信号トランスの前記二次巻線の一端であって、前記一次巻線の前記一次側制御回路用電圧源に接続された一端と同極性側の一端に接続された第二のトランジスタ駆動回路とで構成され、前記ＰＷＭ回路の前記比較器は、非反転入力端子に入力された出力電圧信号と、反転入力端子に入力された基準三角波電圧とを比較して矩形のＰＷＭ信号を出力するよう構成され、前記ＯＦＦ信号発生回路は、前記ＰＷＭ信号を微分する微分回路と、前記微分回路が出力する微分信号を受けて動作するバッファ回路と、二次側制御回路用電圧源にアノード端子が接続され、前記二次巻線と前記第二のトランジスタ駆動回路との接続点にカソード端子が接続されたダイオードとで構成され、該バッファ回路の出力は、前記二次巻線の第二のトランジスタ駆動回路が接続されていない側の一端に接続され、前記微分信号がハイレベルのときに二次側制御用電圧源の電源電圧を出力し、前記微分信号がローレベルのときにローレベル電圧を出力するよう構成され、前記第二のトランジスタ駆動回路は、前記二次巻線と前記第二のトランジスタ駆動回路との接続点の電位が、前記第一のトランジスタ素子がオンしたときに前記二次側制御用電圧源の電源電圧を超えたときに、前記第二のトランジスタ素子をオンさせるよう構成されている。

また、この発明は、主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置であって、前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したＰＷＭ信号を出力するＰＷＭ回路と、前記ＰＷＭ信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるＯＦＦ信号を生成するＯＦＦ信号発生回路と、前記ＯＦＦ信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する第一の信号トランスと、前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるＯＮ信号を生成する基本パルス発生回路と、前記ＯＮ信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成する三角波リセット信号発生回路と、
前記三角波リセット信号が一次巻線に入力され、絶縁された二次巻線から前記三角波発生回路に向けて出力する第二の信号トランスと、前記ＯＮ信号及び前記ＯＦＦ信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備えたスイッチング電源装置である。

前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ＯＮ信号がセット信号として入力され、一次巻線が出力する前記ＯＦＦ信号の反転信号がリセット信号として入力されて処理を行い、前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ＯＮ信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、前記ＯＮ信号のパルス幅は、前記三角波リセット信号のパルス幅と前記ＯＦＦ信号のパルス幅の合算値よりも広く設定されている。

また、前記主スイッチング素子に流れるスイッチング電流をスイッチング周期毎に検出し、スイッチング電流のピーク値が基準値を超えたときに過電流信号を前記セット・リセット・フリップフロップに向けて出力する過電流検出回路を備え、前記駆動パルス発生回路は、前記過電流信号を受けて前記セット・リセット・フリップフロップが動作し、前記主スイッチング素子がオフするように前記駆動パルスを反転させる動作を行う。

本願発明の請求項１乃至３記載のスイッチング電源装置によれば、出力側のＯＦＦ信号発生回路が発生したＯＦＦ信号が信号トランスを介して入力側の駆動パルス発生回路に伝達されるとき、信号伝達の位相遅れが生じない。また、基準三角波電圧も固定的に生成される波形であり、上述したフォトカプラのように利得のばらつきや変動が大きい素子を含まない構成である。従って、制御回路全体の発振を容易に回避することができ、高速応答性も実現することができる。 ＰＷＭ回路の三角波発生回路を駆動パルス発生回路と同期をとって動作させるための三角波リセット信号も、上記の信号トランスを通して入力側から出力側に伝達することができるので、絶縁手段である信号トランスを複数個設けなくてもよい。さらに、信号トランスを通過する三角波リセット信号及びＯＦＦ信号は、スイッチング周期に対して十分に短幅のパルス電圧であるので、信号トランスを小型に実現することができる。

また、駆動パルス生成回路をセット・リセット・フリップフロップを含むラッチ回路で構成し、主スイッチング素子を駆動する駆動パルスのオン幅を徐々にゼロまで狭めることができる構成を備えているので、制御不能になることがなく、主スイッチング素子が狭いオン幅で動作するときでもほぼ線形で安定な制御を行うことができる。しかも、このセット・リセット・フリップフロップを利用すれば、主スイッチング素子のスイッチング電流のピーク値を制限するパルス・バイ・パルス方式の高速過電流保護回路を容易に構成することができる。

また、ＯＮ信号を入力側制御回路部分で発生させ、ＯＦＦ信号を出力側制御回路部分で発生させる構成のため、上述した特許文献２の従来例のように専用の補助電源（スイッチング電源）やバッテリー等を設けなくとも、スイッチング電源装置を起動させることができる。

本願発明の請求項４乃至６記載のスイッチング電源装置によれば、上記のスイッチング電源装置と同様の高速応答性を実現しつつ、上記の三角波リセット信号とＯＦＦ信号を通過させる信号トランスを別個に設けることによって、三角波リセット信号発生回路とＯＦＦ信号発生回路の動作上の干渉が生じない。従って、当該干渉を防止するための回路手段が不要になり、二つの信号発生回路の構成を簡単化することができる。

この発明のスイッチング電源装置の第一の実施形態を示すブロック図である。 第一の実施形態の具体的な構成を示す回路図である。 図２の回路の動作を説明するタイムチャートである。 第一の実施形態の主スイッチン素子のオン時間がゼロになる動作を説明するタイムチャートである。 第一の実施形態に過電流検出回路を付加した構成を示す回路図である。 この発明のスイッチング電源装置の第二の実施形態の回路の具体的な構成を示す入力側の回路図（ａ）と、出力側の回路図（ｂ）である。 図６の回路の動作を説明するタイムチャートである。 この発明のスイッチング電源装置の第三の実施形態を示すブロック図である。 第三の実施形態の具体的な構成を示す回路図である。 図９の回路の動作を説明するタイムチャートである。

以下、この発明のスイッチング電源装置の第一の実施形態について、図１〜図４に基づいて説明する。第一の実施形態のスイッチング電源装置１０は、入力電圧を出力電圧に変換して負荷に電力を供給する電力変換回路部分と、主スイッチング素子のオン・オフ動作をパルス幅制御することによって出力電圧を定電圧化する制御回路部分を備えている。

電力変換回路部分は、図１に示すように、直流入力電源１２から入力電圧が供給され、主スイッチング素子１４のオン・オフ動作によって入力電圧を断続するインバータ回路１６と、入力電圧を断続することによって発生する交流電圧が入力巻線１８ａに印加され、出力巻線１８ｂに絶縁された交流電圧を出力する主トランス１８を備えている。主スイッチ素子１４は、例えば、Ｎ−ｃｈのＭＯＳ型ＦＥＴ等のトランジスタ素子が好適で、ゲート・ソース端子間に、オンの閾値を超えるハイレベル電圧が印加されるとオンし、ローレベル電圧が印加されるとオフする動作を行う。さらに、出力巻線１８ｂには、その両端に発生する交流電圧を整流平滑して直流の出力電圧Ｖｏｕｔを生成し、負荷２０に電力を供給する整流平滑回路２２が接続されている。

制御回路部分は、互いに絶縁された入力側制御回路部分と出力側制御回路部分で構成され、２つの制御回路部分は、信号トランス２４の一次巻線２４ａと二次巻線２４ｂを介して接続されている。入力側制御回路部分は、基本パルス発生回路２６、三角波リセット信号発生回路２８及び駆動パルス発生回路３０で構成されている。基本パルス発生回路２６は、主スイッチング素子１４をオンさせるタイミングで発生する所定のパルス幅を有した一定周期の矩形のパルスであるＯＮ信号Ｖａを生成して出力する。

三角波リセット信号発生回路２８は、ＯＮ信号Ｖａが発生したタイミングで、基準三角波電圧Ｖｄ１を初期値にリセットするための短幅パルスである三角波リセット信号Ｖｂを生成して出力し、その三角波リセット信号Ｖｂは、一次巻線２４ａから二次巻線２４ｂを介して後述する三角波発生回路４２に伝達される。駆動パルス発生回路３０は、基本パルス発生回路２６のＯＮ信号Ｖａと、信号トランス２４の一次巻線２４ａから出力されるＯＦＦ信号Ｖｇとを受け、主スイッチング素子１４をオン・オフさせる矩形の駆動パルスＶｉを生成する。ＯＦＦ信号Ｖｇについては後述する。

一方、出力側制御回路部分は、誤差増幅回路３４、ＰＷＭ回路３６及びＯＦＦ信号発生回路３８で構成されている。誤差増幅回路３４は、出力電圧Ｖｏｕｔを基準電圧と比較し、基準電圧との誤差分を増幅した出力電圧信号Ｖｄ２を出力する増幅回路である。ＰＷＭ回路３６は、比較器４０と、所定の周期で繰り返される鋸波状の基準三角波電圧Ｖｄ１を生成する三角波発生回路４２とで構成され、出力電圧信号Ｖｄ２と基準三角波電圧Ｖｄ１とを比較器４０で比較することによって、出力電圧信号Ｖｄ２をパルス幅変調し、主スイッチング素子１４をオフさせるタイミングで反転する矩形パルスであるＰＷＭ信号Ｖｅを出力する。ＯＦＦ信号発生回路３８は、ＰＷＭ信号Ｖｅに基づき、主スイッチング素子１４をオフさせるタイミングを示す短幅パルスであるＯＦＦ信号Ｖｆを生成して出力し、そのＯＦＦ信号Ｖｆは、二次巻線２４ｂから一次巻線２４ｂを介して電圧値の異なるＯＦＦ信号Ｖｇに変換され、上述した駆動パルス発生回路３０に伝達される。さらに、上記の入力側制御回路部分は、入力側制御回路用電圧源３２から電源電圧Ｖｃｃ１の供給を受けて動作し、出力側制御回路部分は、出力側制御回路用電圧源４４から電源電圧Ｖｃｃ２の供給を受けて動作する。

図１のスイッチング電源装置１０は、例えば、図２に示すような具体的な回路素子で構成することができる。以下、図２に示すスイッチング電源装置１０の構成について説明する。電力変換回路部分のインバータ回路１６は、直流入力電源１２の両端に、主スイッチング素子１４が主トランス１８の入力巻線１８ａを介して接続され、主スイッチング素子１４がオンのときに入力巻線１８ａの両端に入力電圧Ｖｉｎを印加し、オフのときに入力巻線１８ａを開放する。整流平滑回路２２は、主スイッチング素子１４がオンのときに二次巻線１８ｂに発生する電圧を整流する２つのダイオード素子で成る整流回路２２ａと、その整流電圧をＬＣフィルタ構成の高域遮断フィルタで平滑する平滑回路２２ｂを備えている。すなわち、この電力変換回路部分は、一般的なシングルエンディッドフォワード型の一石式コンバータ回路である。

三角波リセット信号発生回路２８は、ＯＮ信号Ｖａを微分する微分回路５０と、微分回路５０の微分出力である三角波リセット信号Ｖｂがベース・エミッタ端子間に入力される第一のトランジスタ素子５２とで構成されている。微分回路５０は、ＯＮ信号Ｖａが入力されると、当該信号がローレベルからハイレベルに反転したタイミングで、ＯＮ信号Ｖａよりも短幅のパルスである三角波リセット信号Ｖｂを出力する。ここでは、コンデンサと抵抗の直列回路で低域遮断フィルタを構成した微分回路５０を用いているが、例えば、各種のゲート回路と受動素子を組み合わせて成るパルス幅短縮回路の構成であってもよい。第一のトランジスタ素子５２は、ここではＮＰＮトランジスタが用いられ、三角波リセット信号Ｖｂがハイレベルのときにオンし、ローレベルのときにオフする。

信号トランス２４の一次巻線２４ａは、ドットが付された側の一端が入力側制御回路用電圧源３２に接続され、他の一端が第一のトランジスタ素子５２のコレクタ端子に接続されている。従って、第一のトランジスタ素子５２にハイレベルの三角波リセット信号Ｖｂが入力されると、一次巻線２４ａの両端に、三角波リセット信号Ｖｂと同じパルス幅で、ピーク値がＶｃｃ１のパルス電圧が発生する。

なお、一次巻線２４ａに並列接続されたダイオード５４は、信号トランス２４の励磁エネルギーを放出するリセット時に動作するダイオードで、一次及び二次巻線２４ａ，２４ｂに負方向（ドットを付した側と逆の側）に高電圧が発生するのを防止することによって正方向（ドットを付した側）にリンギング電圧が発生するのを抑制し、且つ、信号トランス２４の偏磁を防止するリセット動作が円滑に行われよう補助する働きをする。このダイオード５４は、必要に応じて削除しても構わない。

駆動パルス発生回路３０は、一般的なセット・リセット・フリップフロップ５５（以下、ＲＳ−ＦＦ５５と称す）とアンド・ゲート５６(以下、ＡＮＤ５６と称す)を用いたラッチ回路の構成を有している。ＲＳ−ＦＦ５５は、ノット・ゲート１（以下、ＮＯＴ１と称す）と、互いの入力と出力がたすき掛けに接続された２つのナンド・ゲート１，２（以下、ＮＡＮＤ１，２と称す）で構成され、ＮＯＴ１の出力がＮＡＮＤ１の第二の入力に接続されている。ＮＯＴ１の入力には基本パルス発生回路２６の出力が接続され、ＯＮ信号Ｖａがセット信号として取り扱われる。また、ＮＡＮＤ２の第二の入力には、信号トランス２４の一次巻線２４ａのドットが付されていない側の一端が接続され、ＯＦＦ信号Ｖｇがリセット信号の反転信号として取り扱われる。

ＮＡＮＤ１の出力には、論理演算の結果として電圧信号Ｖｈが発生する。電圧信号Ｖｈは、直接的に主スイッチング素子１４の駆動パルスとして使用することも可能であるが、ここでは、さらにＡＮＤ５６を設け、ＮＡＮＤ１の出力とＮＯＴ１の出力とをＡＮＤ５６に入力し、ＡＮＤ５６から出力される電圧信号を主スイッチング素子１４の駆動パルスＶｉとして使用している。このようにＡＮＤ５６を用いてゲートをかける構成することによって、駆動パルスＶｉのハイレベルの期間（主スイッチング素子１４がオンする期間）が、ＯＮ信号Ｖａのハイレベルの期間が経過した後から始まるよう設定されている。

出力側制御回路部分は、出力電圧Ｖｏｕｔが電源電圧Ｖｃｃ２として利用されている。スイッチング電源装置１０は、入力電圧Ｖｉｎが投入されると、入力電圧Ｖｉｎから電源供給を受けた入力側制御回路用電圧源３２が電源電圧Ｖｃｃ１を発生させ、上記の入力側制御回路部分が動作を開始する。すなわち、出力側制御回路部分の動作状態に関わらず、主スイッチング素子１４のオン・オフ動作を開始させることができる。従って、出力側制御回路用電圧源４４は、主スイッチング素子１４がオン・オフを開始した後に確立してもよいので、特許文献２の従来例に係るＤＣ−ＤＣコンバータのように、専用の補助電源（スイッチング電源）を設ける必要がない。よって、ここでは、出力電圧Ｖｏｕｔをそのまま電源電圧Ｖｃｃ２として利用した簡単な出力側制御回路用電圧源４４が設けられている。出力電圧Ｖｏｕｔが電源電圧Ｖｃｃ２として適さない電圧値である場合は、主トランス１８に第三の巻線を設ける等の簡単な方法により、適正な電源電圧Ｖｃｃ２を得る構成にしてもよい。 誤差増幅回路３４は、出力側制御回路用電圧源４４から電源供給を受けて動作するオペアンプ５７を備え、オペアンプ５７の反転入力端子に、出力電圧Ｖｏｕｔを分圧する２つの分圧抵抗５８の出力が接続されている。また、カソード端子がオペアンプ５７の非反転入力端子に接続され、アノード端子がグランドに接続されたツェナーダイオード６０ａと、出力側制御回路用電圧源４４からツェナーダイオード６０ａにバイアス電流を供給する抵抗６０ｂとで成る基準電圧発生回路６０が設けられ、基準電圧発生回路６０は、オペアンプ５７の非反転入力端子に向け、ツェナーダイオード６０ａのツェナー電圧で定まる基準電圧を供給する。さらに、オペアンプ５７の反転入力端子と出力端子の間に、信号増幅の利得や位相を調整する帰還回路６２が接続されている。そして、誤差増幅回路３４は、出力電圧Ｖｏｕｔと基準電圧との誤差分を反転増幅した電圧であって、電源電圧Ｖｃｃ２以下の範囲を連続的に変化するアナログ信号である出力電圧信号Ｖｄ２を出力する。

ＰＷＭ回路３６の比較器４０は、非反転入力端子に誤差増幅回路３４の出力から出力電圧信号Ｖｄ２が入力される。一方、反転入力端子には三角波発生回路４２の出力から基準三角波電圧Ｖｄ１が入力される。そして、比較器４０は、基準三角波電圧Ｖｄ１が出力電圧信号Ｖｄ２がよりも低い期間はハイレベルを出力し、高い期間はローレベルを出力する。このとき、比較器４０は、電源電圧Ｖｃｃ２から電源供給を受けて動作しているので、ハイレベルの電圧は電源電圧Ｖｃｃ２にほぼ等しくなる。

ＰＷＭ回路３６の三角波発生回路４２は、比較器４０の反転入力端子とグランドの間に接続されたタイマコンデンサ６４と、出力側制御回路用電圧源４４からタイマコンデンサ６４に充電電流を供給する充電抵抗６６と、タイマコンデンサ６４に並列接続されたＮＰＮトランジスタである第二のトランジスタ素子６８と、第二のトランジスタ素子６８のベース端子を駆動する第二のトランジスタ素子駆動回路７０で構成されている。

第二のトランジスタ素子駆動回路７０は、信号トランス２４の二次巻線２４ｂのドットが付された側の一端にカソード端子が接続されたツェナーダイオード７０ａと、ツェナーダイオード７０ａのアノード端子とグランドとの間に設けられた２つの分圧抵抗７０ｂで構成され、２つの分圧抵抗７０ｂの接続点が、第二のトランジスタ素子６８のベース端子に接続されている。そして、ツェナーダイオード７０ａのカソード端子に印加される三角波リセット信号Ｖｃが、第一のトランジスタ素子５２がオンして電源電圧Ｖｃｃ２を超えたときに、第二のトランジスタ素子６８がオンするように設定されている。

第二のトランジスタ素子６８は、第二のトランジスタ素子駆動回路７０に駆動されてオンし、タイマコンデンサ６４の両端を短絡することによってその両端電圧を瞬時に低下させ、電圧をリセットする。その後、第二のトランジスタ６８がオフしてタイマコンデンサ６４の両端が解放されると、充電抵抗６６を介してタイマコンデンサ６４に充電電流が流れ込み、タイマコンデンサ６４の両端電圧が電源電圧Ｖｃｃ２を目指して上昇する。この動作を繰り返すことによって、タイマコンデンサ６４の両端に鋸波状の基本三角波電圧Ｖｄ１を生成し、比較器４０に向けて出力する。従って、基本三角波電圧Ｖｄ１は、入力電圧Ｖｉｎや負荷２０に供給する出力電流に依存しない一定の波形になる。

ＯＦＦ信号発生回路３８は、ＰＷＭ信号Ｖｅを微分する微分回路７２と、微分回路７２の微分信号が入力され、信号トランス２４の二次巻線２４ｂのドットが付されていない側の一端に信号出力するバッファ回路７４と、二次側制御回路用電圧源４４にアノード端子が接続され、二次巻線２４ｂのドットが付された側の一端にカソード端子が接続されたダイオード７６とで構成されている。

微分回路７２は、ＰＷＭ信号Ｖｅが入力されると、ハイレベルからローレベルに反転するタイミングで、ＰＷＭ信号よりも短幅のローレベル・パルスである微分信号を出力する。ここでは、コンデンサと抵抗の直列回路で低域遮断フィルタを構成した微分回路７２を用いているが、例えば、各種のゲート回路と受動素子を組み合わせて成るパルス幅短縮回路の構成であってもよい。

バッファ回路７４は、二次側制御回路用電圧源４４から電圧供給を受けて動作するバッファ素子であり、入力された電圧を低インピーダンスに出力する。従って、その出力信号であるＯＦＦ信号Ｖｆは、微分回路７２の出力がハイレベルのときは、ハイレベル電圧である電源電圧Ｖｃｃ２となり、微分信号がローレベルの短い期間だけ、ほぼゼロ電圧となる。

ダイオード７６は、第一のトランジスタ素子５２がオンして二次巻線２４ｂに三角波リセット信号Ｖｃが発生する期間を除いた期間に、信号トランス２４の二次巻線２４ｂのドットが付された側の一端を、電源電圧Ｖｃｃ２に保持する働きをする。従って、ＯＦＦ信号Ｖｆが短幅のローレベルを示しているとき、二次巻線２４ｂの両端に、正方向（ドットを付した側）に電源電圧Ｖｃｃ２が発生し、一次巻線２４ａに正方向（ドットを付した側）に電圧が発生する。そして、ＯＦＦ信号Ｖｆがローレベルのときに一次巻線２４に発生した当該正電圧が、上述したＯＦＦ信号Ｖｇとして、駆動パルス発生回路３０に入力される。

次に、図２に示すスイッチング電源装置１０の動作を、図３のタイムチャートに基づいて説明する。ここで、説明の便宜のため、電源電圧Ｖｃｃ１と電源電圧Ｖｃｃ２は等しくＶｃｃであり、信号トランス２４の一次及び二次巻線２４ａ，２４ｂの巻数は互いに等しいとする。また、制御回路部分の各トランジスタ素子は、オンしたときの飽和電圧が十分小さく、ダイオード７６の順方向電圧も十分小さいとして無視する。また、比較器４０やバッファ回路７４の出力は、ローレベルはゼロ電圧であり、同じくハイレベルは電源電圧Ｖｃｃに等しく、出力反転の遅延時間は十分短く無視できるものする。

スイッチング電源装置１０は、図３に示すように、一定のスイッチング周波数（周期Ｔ）で動作する。以下、１周期Ｔ内の動作を期間Ｔ１〜Ｔ５に分けて説明する。

期間Ｔ１になると、基本パルス発生回路２６が出力するＯＮ信号Ｖａがローレベルからハイレベルに反転する。ＯＮ信号Ｖａは、期間Ｔ１が開始する毎にローレベルからハイレベルに反転し、所定の時間ｔｃｋが経過した時点でローレベルに反転する固定の信号である。三角波リセット信号発生回路２８の微分回路５０は、ハイレベルのＯＮ信号Ｖａを通過させ、第一のトランジスタ素子５２のベース・エミッタ間に、ハイレベルの三角波リセット信号Ｖｂが発生する。そして、第一のトランジスタ素子５２がオンし、信号トランス２４の二次巻線２４ｂの両端に、正方向の電圧Ｖｃｃが発生する。

このとき、二次巻線２４ｂのドットが付されていない側の一端の電圧は、ＯＦＦ信号Ｖｆの波形に示されるように、バッファ回路７４の動作によってＶｃｃになっているので、二次巻線２４ｂのドットが付された側の一端の電圧として現れる三角波リセット信号Ｖｃは、ピーク値がＶｃｃの２倍の電圧になる。すると、第二のトランジスタ素子駆動回路７０が第二のトランジスタ素子６８をオンさせ、タイマコンデンサ６４の両端電圧である基準三角波電圧Ｖｄ１が初期値のゼロ電圧に低下し、いわゆるリセット状態になる。

基準三角波電圧Ｖｄ１がゼロ電圧に低下すると、直流的に発生している出力電圧信号Ｖｄ２の方が高電圧になるので、比較器４０の出力であるＰＷＭ信号Ｖｅがローレベルからハイレベルに反転する。しかし、ＰＷＭ信号Ｖｅが反転しても、バッファ回路７４の出力はハイレベルを継続し、ＯＦＦ信号Ｖｆはハイレベルのまま変化しない。従って、主スイッチング素子１４をオフさせるための信号が一次巻線２４ａに発生することはない。

一次巻線２４ａのドットが付されていない一端の電圧は、ＯＦＦ信号Ｖｇの波形に示されるように、第一のトランジスタ素子５２がオンすることによって、ハイレベル（電圧Ｖｃｃ）から、ローレベルに反転する。そして、ローレベルのＯＦＦ信号Ｖｇが駆動パルス発生回路３０に入力される。駆動パルス発生回路３０にＯＮ信号ＶａとＯＦＦ信号Ｖｇが入力されると、ＲＳ−ＦＦ５５の出力信号Ｖｈはローレベルからハイレベルに反転する。しかし、上述したＡＮＤ５６の働きによって、駆動パルスＶｉはローレベルのままなので、主スイッチング素子１４はオフを継続する。

期間Ｔ２になると、ＯＮ信号Ｖａはハイレベルを継続するが、三角波リセット信号Ｖｂが微分回路５０の動作によってローレベルに反転する。三角波リセット信号Ｖｂがローレベルになると、第一のトランジスタ素子５２がオフし、信号トランス２４の一次巻線２４ａが開放される。このとき、二次巻線２４ｂのドットが付された側の一端は、ダイオード７６が導通して電圧Ｖｃｃに保持され、ドットが付されていない側の一端の電圧もバッファ回路７４の動作によって電圧Ｖｃｃになっているので、各巻線２４ａ，２４ｂの両端電圧は、ほぼゼロ電圧になる。そして、二次巻線２４ｂのドットが付された側の一端の電圧として現れる三角波リセット信号Ｖｃの電圧値はＶｃｃになる。すると、第二のトランジスタ素子駆動回路７０が第二のトランジスタ素子６８をオフさせ、タイマコンデンサ６４のリセット状態が解除される。

第二のトランジスタ素子６８がオフすると、タイマコンデンサ６４に充電抵抗６６を介して充電電流が流れ込み、基準三角波電圧Ｖｄ１は、タイマコンデンサ６４と充電抵抗６６で決定される時定数に従って上昇し始める。しかし、期間Ｔ２の間は、出力電圧信号Ｖｄ２の方が基準三角波電圧Ｖｄ１よりの高電圧なので、比較器４０の出力であるＰＷＭ信号Ｖｅはハイレベルを継続し、さらにバッファ回路７４の出力もハイレベルを継続し、ＯＦＦ信号Ｖｆはハイレベルのまま変化しない。

第一のトランジスタ素子５２がオフすると、一次巻線２４ａの両端電圧は、二次巻線２４ｂの両端電圧と同様にほぼゼロ電圧になるため、一次巻線２４ａのドットが付されていない一端の電圧は、ＯＦＦ信号Ｖｇの波形に示されるように、ローレベルからハイレベルに反転する。駆動パルス発生回路３０にＯＮ信号Ｖａと反転したＯＦＦ信号Ｖｇが入力されても、ＲＳ−ＦＦ５５の出力信号Ｖｈはラッチ機能によりハイレベルを継続し、ＡＮＤ５６の出力である駆動パルスＶｉもローレベルを継続する。

期間Ｔ３になると、ＯＮ信号Ｖａがハイレベルからローレベルに反転する。このとき、三角波リセット信号発生回路２８の微分回路５０から、ハイレベルの三角波リセット信号Ｖｂが出力されることがないので、第一のトランジスタ素子５２のオフが継続する。従って、出力側制御回路部分及び信号トランス２４は期間Ｔ２の動作を継続し、ＯＦＦ信号Ｖｇも変化しない。駆動パルス発生回路３０にＯＮ信号ＶａとＯＦＦ信号Ｖｇが入力されると、ＲＳ−ＦＦ５５の出力信号Ｖｈはハイレベルを継続するが、ＮＯＴ１の出力がローレベルからハイレベルに反転するので、ＡＮＤ５６の働きによって、駆動パルスＶｉがローレベルからハイレベルに反転する。そして主スイッチング素子１４がオンに転じる。

期間Ｔ４になると、上昇する基準三角波電圧Ｖｄ１が出力電圧信号Ｖｄ２を超え、比較器４０の出力であるＰＷＭ信号Ｖｅが、ハイレベルからローレベルに反転する。すると、ＰＷＭ信号Ｖｅが微分回路７２を通じてバッファ回路７４に入力され、バッファ回路７４の出力がハイレベルからローレベルに反転し、ＯＦＦ信号Ｖｆはゼロ電圧になる。また、二次巻線２４ｂのドットが付された側の一端の電圧は、三角波リセット信号Ｖｃの波形に示されるように、電圧Ｖｃｃに保持されている。

一方、ＯＮ信号Ｖａ及び三角波リセット信号Ｖｂはローレベルを継続しているので、第一のトランジスタ素子５２はオフを継続する。従って、一次巻線２４ａの両端電圧は、二次巻線２４ｂの両端電圧と同様の電圧Ｖｃｃが正方向に発生し、一次巻線２４ａのドットが付されていない一端の電圧は、ＯＦＦ信号Ｖｇの波形に示されるように、ハイレベルからローレベルに反転する。駆動パルス発生回路３０にＯＮ信号ＶａとＯＦＦ信号Ｖｇが入力されると、ＲＳ−ＦＦ５５の出力信号Ｖｈがハイレベルからローレベルに反転し、ＡＮＤ５６の出力である駆動パルスＶｉもハイレベルからローレベルに反転する。従って、主スイッチング素子１４がオフに転じる。

期間Ｔ５になると、ＰＷＭ信号Ｖｅはローレベルを継続するが、バッファ回路７４の入力は、微分回路７２の動作によってハイレベルに反転する。よって、バッファ回路７４の出力がローレベルからハイレベルに反転し、ＯＦＦ信号ＶｆはＶｃｃになる。また、二次巻線２４ｂのドットが付された側の一端の電圧は、三角波リセット信号Ｖｃの波形に示されるように、電圧Ｖｃｃに保持される。

一方、ＯＮ信号Ｖａ及び三角波リセット電圧Ｖｂはローレベルを継続しているので、第一のトランジスタ素子５２はオフを継続している。従って、一次巻線２４ａの両端電圧は、二次巻線２４ｂの両端電圧と同様にゼロ電圧となり、一次巻線２４ａのドットが付されていない一端の電圧は、ＯＦＦ信号Ｖｇの波形に示されるように、ローレベルからハイレベルに反転する。駆動パルス発生回路３０にＯＮ信号ＶａとＯＦＦ信号Ｖｇが入力されると、ＲＳ−ＦＦ５５の出力信号Ｖｈはローレベルを継続し、ＡＮＤ５６の出力である駆動パルスＶｉもローレベルを継続する。従って、主スイッチング素子１４もオフを継続する。

そして、上述した期間Ｔ１〜Ｔ５の動作を繰り返し、主スイッチング素子１４のオン期間（期間Ｔ３，Ｔ４）とオフ時間（期間Ｔ１，Ｔ２，Ｔ５）の時比率が制御され、出力電圧Ｖｏｕｔが定電圧化される。

以上説明したように、スイッチング電源装置１０は、ＯＦＦ信号発生回路３８が発生したＯＦＦ信号Ｖｆを、信号トランス２４を介して入力側の駆動パルス発生回路３２に伝達するが、このとき伝達の位相遅れがほとんど生じないので、高速応答性を実現することができ、制御回路全体の発振も容易に回避することができる。

ところで、スイッチング電源装置１０は、入力電圧Ｖｉｎが高くなったり、出力電流が少なくなると、誤差増幅回路２６の出力である出力電圧信号Ｖｄ２を低下させることによって期間Ｔ３を短くし、主スイッチング素子１４のオン幅を狭くする制御を行い、出力電圧Ｖｏｕｔが上昇するのを抑制する。そして、主スイッチング素子１４のオン時間が非常に短い状態で制御されるとき、図４に示すような特徴的な動作を行う。以下、主スイッチング素子１４のオン幅を狭くする方向に制御が行われてオン時間がゼロになる動作を、図４に基づいて説明する。

図４のタイムチャートには、主スイッチング素子１４のオン期間（Ｔ３，Ｔ４）が存在しない。また、期間１と期間５の動作は図３の動作と同じである。しかし、三角波リセット信号Ｖｂがハイレベルからローレベルに反転した後、ＯＮ信号Ｖａがハイレベルからローレベルに反転するまでの期間（期間Ｔ２）の動作が図３のときと異なる。以下、特徴的な動作を行う期間Ｔ２について、期間Ｔ２１，Ｔ２２，Ｔ２３に分けて説明する。

なお、スイッチング電源装置１０は、三角波リセット信号Ｖｂのパルス幅ｔｂ（ハイレベルの期間）と、ＯＦＦ信号Ｖｆのパルス幅Ｖｆ（ローレベルの期間）との合計値が、ＯＮ信号Ｖａのパルス幅Ｔｃｋ（ハイレベルの期間）よりも短くなるように設定されている。さらに、ＯＦＦ信号Ｖｆは、三角波リセット信号Ｖｂがハイレベルからローレベルに転じた後に発生するように設定され、ＯＦＦ信号Ｖｆと三角波リセット信号Ｖｂが重ならないようになっている。これらは適正な動作を行うための条件であり、その目的や作用についても、以下の動作説明の中で述べる。

期間２１は、図３における期間２と同様の動作を行う。すなわち、ＯＮ信号Ｖａはハイレベルを継続するが、三角波リセット信号Ｖｂは、微分回路５０の動作によってローレベルに反転する。そして、二次巻線２４ｂのドットが付された側の一端の電圧である三角波リセット信号Ｖｃが電圧Ｖｃｃまで低下し、タイマコンデンサ６４のリセット状態が解除され、基準三角波電圧Ｖｄ１が上昇し始める。しかし、出力電圧信号Ｖｂは、基準三角波電圧Ｖｄ１のリセット状態の電圧値よりも常に高くなるように設定されているので、期間Ｔ２１の間は、必ず出力電圧信号Ｖｄ２の方が基準三角波電圧Ｖｄ１よりの高電圧になる。従って、ＰＷＭ信号Ｖｅはハイレベルを継続し、ＯＦＦ信号ＶｆはハイレベルであるＶｃｃのまま変化しない。一次巻線２４ａの両端電圧は、二次巻線２４ｂの両端電圧と同様にほぼゼロ電圧になるため、ＯＦＦ信号Ｖｇはローレベルからハイレベルに反転する。駆動パルス発生回路３０にＯＮ信号ＶａとＯＦＦ信号Ｖｇが入力されると、ＲＳ−ＦＦ５５の出力信号Ｖｈはハイレベルを継続し、ＡＮＤ５６の出力である駆動パルスＶｉもローレベルを継続する。

期間Ｔ２２になると、上昇する基準三角波電圧Ｖｄ１が、ＯＮ信号Ｖａがローレベルに反転する前に出力電圧信号Ｖｄ２を超え、比較器４０の出力であるＰＷＭ信号Ｖｅが、ハイレベルからローレベルに反転する。すると、ＰＷＭ信号Ｖｅが微分回路７２を通じてバッファ回路７４に入力され、バッファ回路７４の出力がハイレベルからローレベルに反転し、ＯＦＦ信号Ｖｆはゼロ電圧になる。また、二次巻線２４ｂのドットが付された側の一端の電圧は、三角波リセット信号Ｖｃの波形に示すように、電圧Ｖｃｃに保持されている。

一方、ＯＮ信号Ｖａはハイレベル、三角波リセット信号Ｖｂはローレベルを継続し、第一のトランジスタ素子５２がオフを継続する。従って、一次巻線２４ａの両端電圧には、二次巻線２４ｂの両端電圧と同様に、正方向の電圧Ｖｃｃが発生し、一次巻線２４ａのドットが付されていない一端の電圧は、ＯＦＦ信号Ｖｇの波形に示されるように、ハイレベルからローレベルに反転する。駆動パルス発生回路３０にＯＮ信号ＶａとＯＦＦ信号Ｖｇが入力されると、ＲＳ−ＦＦ５５の出力信号Ｖｈはハイレベルからローレベルに反転するが、ＡＮＤ５６の出力である駆動パルスＶｉはローレベルを継続する。従って、主スイッチング素子１４はオフを継続する。

期間Ｔ２３になると、ＰＷＭ信号Ｖｅはローレベルを継続するが、バッファ回路７４に入力は、微分回路７２の動作によってハイレベルに反転する。よって、バッファ回路７４の出力がローレベルからハイレベルに反転し、ＯＦＦ信号ＶｆはＶｃｃになる。また、二次巻線２４ｂのドットが付された側の一端の電圧は、三角波リセット信号Ｖｃの波形に示されるように、電圧Ｖｃｃに保持されている。

一方、ＯＮ信号Ｖａはハイレベルを継続し、三角波リセット信号Ｖｂはローレベルを継続しているので、第一のトランジスタ素子５２もオフを継続する。従って、一次巻線２４ａの両端電圧は、二次巻線２４ｂの両端電圧と同様にゼロ電圧となり、一次巻線２４ａのドットが付されていない一端の電圧は、ＯＦＦ信号Ｖｇの波形に示されるように、ローレベルからハイレベルに反転する。駆動パルス発生回路３０にＯＮ信号Ｖａと反転したＯＦＦ信号Ｖｇが入力されると、ＲＳ−ＦＦ５５の出力信号Ｖｈはローレベルを継続し、ＡＮＤ５６の出力である駆動パルスＶｉもローレベルを継続する。従って、主スイッチング素子１４はオフを継続する。そして、期間Ｔ５においても、図３における期間Ｔ５と同様に、主スイッチング素子１４がオフを継続する。

以上の動作により、駆動パルスＶｉは期間Ｔ１，Ｔ２（Ｔ２１，Ｔ２２，Ｔ２３），Ｔ５の全期間においてローレベルとなり、主スイッチング素子１４のオン幅をゼロにすることができる。従って、出力電圧信号Ｖｄ２が図３に示す高い状態から図２に示す低い状態に移行する過程で、当該オン幅を徐々に狭くして滑らかにゼロにする動作が行われ、特許文献３の絶縁型ＤＣ−ＤＣコンバータのようにオン幅を一定以下に短くできずに制御不能になるようなことはない。また、主スイッチング素子１４が狭いオン幅で動作するときでも、ほぼ線形で安定なパルス幅制御を行うことができる。

また、上記の動作説明から分かるように、当該オン幅を徐々に狭くしてゼロにする動作を線形に制御するため、三角波リセット信号Ｖｂのパルス幅ｔｂ（ハイレベルの期間）と、ＯＦＦ信号Ｖｆのパルス幅Ｖｆ（ローレベルの期間）との合計値が、ＯＮ信号Ｖａのパルス幅Ｔｃｋ（ハイレベルの期間）よりも短く設定し、且つ、ＯＮ信号Ｖａがハイレベルの間は駆動パルスＶｉがハイレベルに反転しないように、駆動パルス発生回路３０のＡＮＤ５６でゲートをかけることによって実現されている。しかし、例えば、整流回路２２ａが双方向に導通可能な同期整流素子で構成され、主スイッチング素子１４が狭いオン幅で動作しない態様のスイッチング電源装置等の場合は、上記の条件を満たす必要がないので、ＡＮＤ５６でゲートをかける構成を削除し、ＮＡＮＤ１の出力信号Ｖｈをそのまま駆動パルスＶｉとして使用してもよい。

また、上記の動作説明から分かるように、三角波リセット信号Ｖｂがハイレベルからローレベルに転じた後でＯＦＦ信号Ｖｆが発生するように設定するという条件は、１つの信号トランス２４の中で２つの信号Ｖｆ，Ｖｂが互いに干渉しないようにするために必要な条件である。また、駆動パルス発生回路３０のＲＳ−ＦＦ５５は、ハイレベルのＯＮ信号ＶａとローレベルのＯＦＦ信号Ｖｇとを同時に受けると、出力が不定になってしまうという問題もある。従って、主スイッチング素子１４の動作不良を回避するため、この条件を満たす必要がある。

また、三角波リセット信号Ｖｂ及びＯＦＦ信号Ｖｆは、短幅パルスであることが好ましい。ここで、短幅とは、微分回路５０によって決定される三角波リセット信号Ｖｂ，Ｖｃのパルス幅ｔｂ（ハイレベルの期間）と、微分回路７２によって決定されるＯＦＦ信号Ｖｆのパルス幅ｔｆ（ローレベルの期間）が可及的に短いことを言う。パルス幅ｔｂ，ｔｆを短くすれば、信号トランス２４の磁性コア内に発生する磁束を小さく抑えることができるので、所定のインダクタンスと飽和特性を備えた信号トランス２４を、比較的小さな磁性コアと少ない巻数の巻線２４ａ，２４ｂで構成することができ、信号トランス２４を小型で安価に実現することができる。その一方で、三角波リセット信号Ｖｂ及びＯＦＦ信号Ｖｆは、ノイズと識別可能なものであり、また、信号トランス２４に寄生する浮遊容量などが存在しても信号として正確に伝達可能なものでなければならないので、ある程度のパルス幅を確保する必要がある。従って、三角波リセット信号ＶｂとＯＦＦ信号Ｖｆは、１０〜１００ｎｓｅｃ程度の短幅に設定することが望ましい。

また、パルス幅ｔｂ，ｔｆを短幅にすることによって、ＯＮ信号Ｖａのパルス幅ｔｃｋ（ハイレベルの期間）も合わせて短く設定することができる。スイッチング電源装置１０は、パルス幅ｔｃｋの期間は主スイッチング素子１４がオンできない期間なので、パルス幅Ｔｃｋを短くすれば、主スイッチング素子１４の最大オン幅を広くすることができる。従って、パルス幅ｔｂ，ｔｆ及びｔｃｋを短く設定し、主スイッチング素子１４の最大オン幅を広げることによって、パルス幅制御の制御可能範囲を広げることができる。

次に、図２のスイッチング電源装置１０の変形例について、図５に基づいて説明する。ここで、図２と同様の構成は、同一の符号を付して説明を省略する。図５に示す変形例のスイッチング電源装置１０は、図２の構成に加え、パルス状に流れるスイッチング電流を監視するパルス・バイ・パルス方式の過電流保護回路が付加されている。

一般的なスイッチング電源装置には、負荷が故障したとき等に負荷の焼損事故を防止する目的で、出力電流を所定の値以下に制限する過電流保護回路が設けられる。過電流を検出する箇所は様々に選択できるが、主スイッチング素子に流れるスイッチング電流を観測して行う場合が多い。これは、スイッチング電流の増加を制限すれば、出力電流を制限できると同時に、主スイッチング素子を含むスイッチング電源装置自体の故障も回避できるからである。特に、スイッチング電流をスイッチング周期ごとに毎パルス観測し、そのピーク値が所定の基準値を超えると瞬時に主スイッチング素子をオフさせるパルス・バイ・パルス方式の過電保護は、高速応答性に優れており、主スイッチング素子などの半導体素子を保護するのに好適である。

スイッチング電源装置１０は、図５に示すように、主スイッチング素子１４に流れるスイッチング電流を観測して過電流状態であるか否かを検出する過電流検出回路８０が設けられている。過電流検出回路８０は、主スイッチング素子１４のソース端子とグランドとの間に挿入され、スイッチング電流を電圧に変換する電流検出抵抗８２と、比較器８３と、一定の電源電圧Ｖｃｃを分圧し、比較器８３の非反転入力端子に基準電圧を供給する分圧抵抗８４と、電流検出抵抗８２の両端電圧に重畳したノイズを除去して比較器８３の反転入力端子に出力するＲＣフィルタ８６とで構成されている。そして、比較器８３の出力は、駆動パルス発生回路３０のＮＡＮＤ２が有する第三の入力に接続されている。その他の構成は、図２の構成と同様である。

図５の電流スイッチング電源装置１０は、適正なスイッチング電流が流れているときは、比較器８３の出力はハイレベルを継続し、図３及び図４に基づいて説明した動作を妨げない。しかし、負荷が故障する等してスイッチング電流が増加すると、電流検出抵抗８２に発生するパルス状電圧のピーク値が上昇し、分圧抵抗８４が出力する基準電圧を超えると、比較器８３の出力が瞬時に反転し、ＮＡＮＤ２にローレベルが入力される。すると、ＡＮＤ５６が出力する駆動パルスＶｉがハイレベルからローレベルに反転し、主スイッチング素子１４をオフさせる。また、主スイッチング素子１４がオフすると、スイッチング電流が流れなくなるので、比較器８３の出力はハイレベルからローレベルに反転するが、駆動パルス発生回路３０のラッチ動作により、ＯＮ信号Ｖａがハイレベルに反転する次の周期Ｔが開始するまでは、主スイッチング素子１４のオフが継続する。この動作は、出力電圧を定電圧化するための信号であるＯＦＦ信号Ｖｇの状態に関係なく行われ、過電流が検出されると、出力電圧Ｖｏｕｔも同時に低下する。

このように、駆動パルス生成回路３０は、ＲＳ−ＦＦ５５を含むラッチ回路の構成を備えているので、簡単な構成の過電流検出装置８０を付加することによって、パルス・バイ・パルス方式の高速過電流保護回路を容易に構成することができる。また、主スイッチング素子のオン幅を原理的にゼロまで狭めることができるので、出力電圧が垂下したときに出力電流が急増してしまう問題、すなわち、出力電流のすそ引きの問題も容易に回避することができる。

次に、この発明のスイッチング電源装置の第二の実施形態について、図６、図７に基づいて説明する。ここで、上記のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第二の実施形態のスイッチング電源装置９０は、図６に示すように、電力変換回路部分であるインバータ回路１６、主トランス１８及び整流平滑回路２２が、一般的なハーフ・ブリッジ型の２石式コンバータ回路の構成になっている。また、入力側制御回路部分は、２つの主スイッチング素子９２ａ，９４ｂを駆動するため、２出力の駆動パルス発生回路９４を備え、さらに、過電流検出回路９６が設けられている。その他の構成は、スイッチング電源回路１０と同様である。

インバータ回路１６は、図６（ａ）に示すように、直流入力電源１２の両端に接続された主スイッチング素子９２ａ，９２ｂの直列回路を有し、ハイサイド側が主スイッチング素子９２ａで、ローサイド側が主スイッチング素子９２ｂである。また、同じく直流入力電源１２の両端に接続された２つのコンデンサ９６ａ，９６ｂの直列回路を有し、ハイサイド側がコンデンサ９６ａで、ローサイド側がコンデンサ９６ｂである。そして、主スイッチング素子９２ａ，９２ｂの接続点とコンデンサ９６ａ，９６ｂの接続点の間に、主トランス１８の入力巻線１８ａが接続されている。

また、図６（ｂ）に示すように、主トランス１８は２つの二次巻線１８ｂを有し、整流平滑回路２２は、２つのダイオードで２つの二次巻線１８ｂに発生する電圧を全波整流する整流回路９８ａと、その整流電圧をＬＣフィルタ構成の高域遮断断フィルタで平滑する平滑回路９８ｂを備えている。

主スイッチング素子９２ａ，９２ｂは、スイッチング周期Ｔごとに交代で動作し、１周期Ｔの中で行われるオン・オフ動作は、スイッチング電源装置１０の主スイッチング素子１４が行う動作と同じである。また、主スイッチング素子９２ａがオン・オフ動作している周期Ｔにおいては、他方の主スイッチング素子９２ｂは継続的にオフし、反対に主スイッチング素子９２ｂがオン・オフ動作する周期Ｔにおいても、他方の主スイッチング素子９２ａは継続的にオフする。そして、スイッチング電源装置９０は、スイッチング電源装置１０と同様のパルス幅制御を、スイッチング周期Ｔごとに交代で、主スイッチング素子９２ａ及び主スイッチング素子９２ｂに施すことによって、出力電圧Ｖｏｕｔを定電圧化することができる。従って、スイッチング電源装置９０における信号トランス２４、三角波リセット信号発生回路２８、及び、図示しない誤差増幅回路３４、ＰＷＭ回路３６、ＯＦＦ信号発生回路３８は、スイッチング電源装置１０のものと構成が同じである。

駆動パルス発生回路９４は、主スイッチング素子９２ａ，９２ｂを、スイッチング周期Ｔごとに交代で動作させる駆動パルスＶｋ，Ｖｊを発生する。具体的には、上述した駆動パルス生成回路３０が有するＲＳ−ＦＦ５５とＡＮＤ５６の構成に加え、トリガ・フリップフロップ１００（以下、Ｔ−ＦＦ１００と称す）と２つのアンド・ゲート１０２，１０４（以下、ＡＮＤ１０２，１０４と称す）を図６（ａ）のように接続する。そして、ＡＮＤ１０２，１０４の出力に駆動パルスＶｋ，Ｖｊを発生させ、駆動パルスＶｋを絶縁トランス等のハイサイド駆動手段１０６を介して主スイッチング素子９２ａの駆動端子に入力し、駆動パルスＶｋは主スイッチング素子９２ｂの駆動端子に直接入力する。

また、スイッチング電源装置９０は、パルス状に流れるスイッチング電流を監視するパルス・バイ・パルス方式の過電流保護回路が設けられている。主スイッチング素子９２ａ及び９２ｂの各スイッチング電流は、何れもトランス１８の入力巻線１８ａに流れ、その流れる向きがスイッチング周期Ｔごとに反転する。従って、過電流検出回路９６は、上述した過電流検出回路８０の構成に加え、主トランス１８の入力巻線１８ａに流れるスイッチング電流を巻数比変換して出力するカレント・トランス１０８と、カレント・トランス１０８の出力電流を全波整流する整流回路１１０を図６に示すように接続し、整流回路１１０が出力する電流が電流検出抵抗８２で電圧に変換され、ＲＣフィルタ８６に入力される構成になっている。従って、２つの主スイッチング素子９２ａ，９２ｂに流れるスイッチング電流を１つの過電流検出回路９６で観測することができる。

スイッチング電源装置９０がパルス幅制御を行う動作は、図７のタイムチャートに示す通りである。すなわち、各部の信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄ１，Ｖｄ２，Ｖｅ，Ｖｆ，Ｖｇ，Ｖｈ，Ｖｉの動作は、図３に示す動作と同じであるが、駆動パルス発生回路９０は、さらに、ＯＮ信号Ｖａと出力信号ＶｉをＴ−ＦＦ１００とＡＮＤ１０２，１０４に入力して処理を行い、２つの主スイッチング素子９２ａ，９２ｂの駆動パルスＶｊ，Ｖｋを発生させる。そして、図７に示すように、先の周期Ｔの間に発生する駆動パルスＶｊは、当該先の周期Ｔの信号Ｖｉと同様の動作を示し、後の周期Ｔの間に発生する駆動パルスＶｋは、当該後の周期Ｔの信号Ｖｉと同様の動作を示す。

このように、電力変換回路部分がハーフ・ブリッジ型に例示される２石式のコンバータ回路の構成であっても、駆動パルス発生回路９４のようなＲＳ−ＦＦ５５を含むラッチ回路に構成すれば、スイッチング電源装置１０のような一石式のコンバータ回路で説明したのと同様の優れた効果を得ることができる。また、フル・ブリッジ型に例示される４石式のコンバータ回路の構成であっても、同様の考え方の４出力の駆動パルス発生回路を構成すれば、スイッチング電源装置１０，９０と同様の作用効果を得ることができる。

次に、この発明のスイッチング電源装置の第三の実施形態について、図８〜図１０に基づいて説明する。ここで、上記のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。第三の実施形態のスイッチング電源装置１１０の電力変換部分は、図８に示すように、上記のスイッチング電源装置１０と同様に、インバータ回路１６と、入力巻線１８ａ，出力巻線１８ｂを有する主トランス１８と、整流平滑回路２２で構成されている。

制御回路部分は、互いに絶縁された入力側制御回路部分と出力側制御回路部分で構成され、２つの制御回路部分は、第一の信号トランス１１２の一次巻線１１２ａと二次巻線１１２ｂ、及び第二の信号トランス１１４の一次巻線１１４ａと二次巻線１１４ｂを介して接続されている。入力側制御回路部分は、基本パルス発生回路２６、三角波リセット信号発生回路２８及び駆動パルス発生回路３０で構成されている。基本パルス発生回路２６は、上記のスイッチング電源装置１０のものと同様である。

三角波リセット信号発生回路２８は、ＯＮ信号Ｖａがハイレベルに反転するタイミングで基準三角波電圧Ｖｄ１を初期値にリセットするための短幅パルスである三角波リセット信号Ｖｂを生成して出力し、その三角波リセット信号Ｖｂは、第二の信号トランス１１４の一次巻線１１４ａから二次巻線１１４ｂを介して三角波発生回路４２に伝達される。駆動パルス発生回路３０は、基本パルス発生回路２６のＯＮ信号Ｖａと、第一の信号トランス１１２の一次巻線１１２ａから出力されるＯＦＦ信号Ｖｇとを受け、主スイッチング素子１４をオン・オフさせる矩形の駆動パルスＶｉを生成する。

一方、出力側制御回路部分は、誤差増幅回路３４、ＰＷＭ回路３６及びＯＦＦ信号発生回路１２０で構成されている。誤差増幅回路３４、出力電圧Ｖｏｕｔを基準電圧と比較し、基準電圧との誤差分を増幅した出力電圧信号Ｖｄ２を出力する増幅回路である。ＰＷＭ回路３６は、比較器４０と、所定の周期で繰り返される鋸波状の基準三角波Ｖｄ１を生成する三角波発生回路４２とで構成され、出力電圧信号Ｖｄ２と基準三角波Ｖｄ１とを比較器４０で比較することによって、出力電圧信号Ｖｄ２をパルス幅変調し、主スイッチング素子１４をオフさせるタイミングで反転する矩形パルスであるＰＷＭ信号Ｖｅを出力する。ＯＦＦ信号発生回路１２０は、ＰＷＭ信号Ｖｅに基づいて、主スイッチング素子１４をオフさせるタイミングで反転する矩形のパルスであるＯＦＦ信号Ｖｆを生成して出力し、ＯＦＦ信号Ｖｆは、第一の信号トランス１１２の二次巻線１１２ｂから一次巻線１１２ｂを介してＯＦＦ信号Ｖｇに変換され、駆動パルス発生回路３０に伝達される。さらに、上記の入力側制御回路部分は、入力側制御回路用電圧源３２から電源電圧Ｖｃｃ１の供給を受けて動作を行い、出力側制御回路部分は、出力側制御回路用電圧源４４から電源電圧Ｖｃｃ２の供給を受けて動作を行う。

スイッチング電源装置１１０は、例えば、図９に示すような具体的な回路素子で構成することができる。以下、図９に示すスイッチング電源装置１１０の構成について説明する。電力変換回路部分のインバータ回路１６、主トランス１８、及び整流平滑回路２２は、一般的なシングルエンディッドフォワード型の一石式コンバータ回路である。三角波リセット信号発生回路２８は、入力側制御回路部分の基本パルス発生回路２６のＯＮ信号Ｖａ受け、三角波リセット信号Ｖｂを出力する機能を有し、上記スイッチング電源装置１０のものと同様の構成である。

第二の信号トランス１１４の一次巻線１１４ａは、ドットが付された側の一端が入力側制御回路用電圧源３２に接続され、他の一端が第一のトランジスタ素子５２のコレクタ端子に接続されている。従って、第一のトランジスタ素子５２に三角波リセット信号Ｖｂが入力されると、一次巻線２４ａの両端に、三角波リセット信号Ｖｂと同じパルス幅で、ピーク値がＶｃｃ１のパルス電圧が発生する。

駆動パルス発生回路３０は、上記スイッチング電源装置１０と同様のもので、ＮＯＴ１の入力に基本パルス発生回路２６の出力が接続され、ＯＮ信号Ｖａがセット信号として取り扱われる。また、ＮＡＮＤ２の第二の入力には、第二の信号トランス１１４の一次巻線１１４ａのドットが付されていない側の一端が接続され、ＯＦＦ信号Ｖｇがリセット信号の反転信号として取り扱われる。そして、ＡＮＤ５６の出力から主スイッチング素子１４を駆動するための駆動パルスＶｉを出力する。

出力側制御回路部分は、出力電圧Ｖｏｕｔが電源電圧Ｖｃｃ２として利用されている。これは、スイッチング電源装置１１０の構成であれば、特許文献２のような専用の補助電源（スイッチング電源）を設けなくても、入力投入時にスイッチング素子１４がオン・オフ動作を開始することができるからである。誤差増幅回路３４は、出力電圧Ｖｏｕｔと基準電圧との誤差分を反転増幅した電圧であって、電源電圧Ｖｃｃ２以下の範囲を連続的に変化する出力電圧信号Ｖｄ２を出力する機能を有し、スイッチング電源装置１０のものと同様の構成である。ＰＷＭ回路２８の比較器４０は、スイッチング電源装置１０のものと同様に、非反転入力端子には誤差増幅回路３４の出力から出力電圧信号Ｖｄ２が入力され、反転入力端子には三角波発生回路４２の出力から基準三角波電圧Ｖｄ１が入力される。従って、基準三角波電圧Ｖｄ１が出力電圧信号Ｖｄ２がよりも低い期間はハイレベル（電圧Ｖｃｃ）を出力し、高い期間はローレベルを出力する。ＰＷＭ回路２８の三角波発生回路３４は、三角波リセット信号Ｖｃを受けて第二のトランジスタ素子６８がタイマコンデンサ６４の両端電圧をリセットし、その後、第二のトランジスタ６８がオフしてタイマコンデンサ６４の両端を解放し、鋸波状の基準三角波電圧Ｖｄ１を発生させる機能を有し、構成は、上記のスイッチング電源装置１０のものと同様である。

第一の信号トランス１１２の二次巻線１１２ｂは、ドットが付された側の一端が出力側制御回路用電圧源４４に接続され、他の一端がバッファ回路７４の出力に接続されている。ＯＦＦ信号発生回路１２０は、上記スイッチング電源装置１０と同様に、ＰＷＭ信号Ｖｅを微分する微分回路７２と、微分回路７２の微分信号が入力され、信号トランス２４の二次巻線２４ｂのドットが付されていない側の一端に信号出力するバッファ回路７４を備えているが、ダイオード７６は削除されている。従って、その出力信号であるＯＦＦ信号Ｖｆは、微分回路７２の出力がハイレベルのときは、ハイレベル電圧である電源電圧Ｖｃｃ２となり、微分信号がローレベルの短い期間だけ、ほぼゼロ電圧となる。
第一の信号トランス１１２の一次巻線１１２ａは、ドットが付された一端が入力側制御回路用電圧源３２に接続され、他の一端が駆動パルス発生回路３０のＮＡＮＤ２の入力に接続されている。従って、ＯＦＦ信号Ｖｆが短幅のローレベルを示しているとき、一次巻線１１２ａに正方向（ドットを付した側）に電圧が発生する。そして、ＯＦＦ信号Ｖｆがローレベルのときに一次巻線１１２ａに発生した正電圧が、上述したＯＦＦ信号Ｖｇとして、駆動パルス発生回路３０に入力される。

スイッチング電源装置１１０がパルス幅制御を行う動作は、図１０のタイムチャートに示す通りである。各信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄ１，Ｖｄ２，Ｖｅ，Ｖｆ，Ｖｈ，Ｖｉの動作は、図３に示す動作と同じであるが、ＯＦＦ信号Ｖｇだけが異なり、三角波リセット信号Ｖｃが信号トランス１１４に発生する期間Ｔ１も、ハイレベルを維持する。これは、三角波リセット信号を伝達する信号トランスとＯＦＦ信号を伝達する信号トランスとが別個に設けられて、互いに干渉することがないからである。

このように、スイッチング電源装置１１０は、２つの信号トランス１１２，１１４を備えているので、三角波リセット信号発生回路２８とＯＦＦ信号発生回路１２０の動作上の干渉が発生することがないので、当該干渉による不安定動作を回避するための補助的回路などを付加する必要がなく、回路構成をより簡単にすることができる。また、２つの信号トランス１１２，１１４は、短幅パルスを通過させ得る性能を備えていればよいので、いずれも小型で安価に構成することができる。

なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、三角波リセット信号発生回路やＯＦＦ信号発生回路は、入力されたパルス信号に基づいて、信号トランスの巻線の両端に所定のパルス信号を発生させる機能を備えた回路であればよく、周知のトランス励磁回路の中から適宜選択することができる。また、三角波発生回路についても、三角波リセット信号に基づいてリセット可能なＰＷＭ変調用の基準三角波電圧を発生させる構成であれば、自由に変更できる。

また、制御用の各信号のロジックは、必ずしも図３、図７及び図１０で例示した動作と同一である必要はなく、駆動パルスＶｉが主スイッチング素子１４をオン・オフするための所定のロジックを有し、且つ、信号トランスの二次巻線にハイレベルの電圧が印加される時間が短幅であれば、各信号のハイレベルとローレベルが逆位相になる回路構成であってもよい。

また、入力側制御回路部分及び出力側制御回路部分は、アナログ／デジタル変換器（Ａ／Ｄ変換器）、クロック、ＣＰＵ、メモリ等を備えたマイクロコンピュータ内に集積して設けてもよい。

１０，９０，１１０ スイッチング電源装置
１４，９２ａ，９２ｂ 主スイッチング素子
１６ インバータ回路
１８ 主トランス
１８ａ 入力巻線
１８ｂ 出力巻線
２２ 整流平滑回路
２２ａ，９８ａ 整流回路
２２ｂ，９８ｂ 平滑回路
２４ 信号トランス
２４ａ 一次巻線
２４ｂ 二次巻線
２６ 基本パルス発生回路
２８ 三角波リセット信号発生回路
３０，９４ 駆動パルス発生回路
３２ 入力側制御回路用電圧源
３４ 誤差増幅回路
３６ ＰＷＭ回路
３８，１２０ ＯＦＦ信号発生回路
４０ 比較器
４２ 三角波発生回路
４４ 出力側制御回路用電圧源
５０ 微分回路
５２ 第一のトランジスタ素子
５４ ダイオード
５８ 分圧抵抗
５７ オペアンプ
６０ 基準電圧発生回路
６２ 帰還回路
６４ タイマコンデンサ
６６ 充電抵抗
６８ 第二のトランジスタ素子
７０ 第二のトランジスタ素子駆動回路
７２ 微分回路
７４ バッファ回路
７６ ダイオード
８０ 過電流検出回路
８２ 電流検出抵抗
８３ 比較器
８４ 分圧抵抗
８６ ＲＣフィルタ
９６ａ，９６ｂ コンデンサ
１０６ ハイサイド駆動手段
１０８ カレント・トランス
１１０ 整流回路
１１２ 第一の信号トランス
１１２ａ 一次巻線
１１２ｂ 二次巻線
１１４ 第二の信号トランス
１１４ａ 一次巻線
１１４ｂ 二次巻線
Ｖａ ＯＮ信号
Ｖｂ，Ｖｃ 三角波リセット信号
Ｖｄ１ 基準三角波電圧
Ｖｄ２ 誤差増幅回路
Ｖｅ ＰＷＭ信号
Ｖｆ，Ｖｇ ＯＦＦ信号
Ｖｉ，Ｖｋ，Ｖｊ 駆動パルス
Ｖｃｃ，Ｖｃｃ１，Ｖｃｃ２ 電源電圧

Claims (6)

1. 主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、
   前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、
   前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、
   前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置において、
   前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、
   比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したＰＷＭ信号を出力するＰＷＭ回路と、
   前記ＰＷＭ信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるＯＦＦ信号を生成するＯＦＦ信号発生回路と、
   前記ＯＦＦ信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する信号トランスと、
   前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるＯＮ信号を生成する基本パルス発生回路と、
   前記ＯＮ信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成し、前記信号トランスの前記一次巻線及び前記二次巻線を介して前記三角波発生回路に向けて出力する三角波リセット信号発生回路と、
   前記ＯＮ信号及び前記ＯＦＦ信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備え、
   前記誤差増幅回路、前記ＰＷＭ回路及び前記ＯＦＦ信号発生回路は、前記三角波リセット信号が発生し該パルス幅の期間が経過した後であって、次の三角波リセット信号が発生する前に、前記ＯＦＦ信号を発生させるように構成されていることを特徴とするスイッチング電源装置。
2. 前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ＯＮ信号がセット信号として入力され、一次巻線が出力する前記ＯＦＦ信号の反転信号がリセット信号として入力されて処理を行い、
   前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ＯＮ信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、
   前記ＯＮ信号のパルス幅は、前記三角波リセット信号のパルス幅と前記ＯＦＦ信号のパルス幅の合算値よりも広く設定されている請求項１記載のスイッチング電源装置。
3. 前記三角波リセット信号発生回路は、前記ＯＮ信号を微分する微分回路と、前記微分回路が出力した微分信号が自己の駆動端子・グランド端子間に入力され、前記微分信号がハイレベルのときにオンする第一のトランジスタ素子とで構成され、
   前記信号トランスの前記一次巻線は、一端が一次側制御回路用電圧源に接続され、前記ＯＦＦ信号を出力する他の一端が前記トランジスタ素子のコレクタ端子に接続され、
   前記誤差増幅回路は、出力電圧を反転増幅して出力電圧信号を出力するよう構成され、
   前記ＰＷＭ回路の前記三角波発生回路は、充電用抵抗及びタイマコンデンサの直列回路と、前記タイマコンデンサの両端に接続された第二のトランジスタ素子と、前記信号トランスの前記二次巻線の一端であって、前記一次巻線の前記一次側制御回路用電圧源に接続された一端と同極性側の一端に接続された第二のトランジスタ駆動回路とで構成され、
   前記ＰＷＭ回路の前記比較器は、非反転入力端子に入力された出力電圧信号と、反転入力端子に入力された基準三角波電圧とを比較して矩形のＰＷＭ信号を出力するよう構成され、
   前記ＯＦＦ信号発生回路は、前記ＰＷＭ信号を微分する微分回路と、前記微分回路が出力する微分信号を受けて動作するバッファ回路と、二次側制御回路用電圧源にアノード端子が接続され、前記二次巻線と前記第二のトランジスタ駆動回路との接続点にカソード端子が接続されたダイオードとで構成され、該バッファ回路の出力は、前記二次巻線の第二のトランジスタ駆動回路が接続されていない側の一端に接続され、前記微分信号がハイレベルのときに二次側制御用電圧源の電源電圧を出力し、前記微分信号がローレベルのときにローレベル電圧を出力するよう構成され、
   前記第二のトランジスタ駆動回路は、前記二次巻線と前記第二のトランジスタ駆動回路との接続点の電位が、前記第一のトランジスタ素子がオンしたときに前記二次側制御用電圧源の電源電圧を超えたときに、前記第二のトランジスタ素子をオンさせるよう構成された請求項１又は２記載のスイッチング電源装置。
4. 主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、
   前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、
   前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、
   前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置において、
   前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、
   比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したＰＷＭ信号を出力するＰＷＭ回路と、
   前記ＰＷＭ信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるＯＦＦ信号を生成するＯＦＦ信号発生回路と、
   前記ＯＦＦ信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する第一の信号トランスと、
   前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるＯＮ信号を生成する基本パルス発生回路と、
   前記ＯＮ信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成する三角波リセット信号発生回路と、
   前記三角波リセット信号が一次巻線に入力され、絶縁された二次巻線から前記三角波発生回路に向けて出力する第二の信号トランスと、
   前記ＯＮ信号及び前記ＯＦＦ信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備えたことを特徴とするスイッチング電源装置。
5. 前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ＯＮ信号がセット信号として入力され、一次巻線が出力する前記ＯＦＦ信号の反転信号がリセット信号として入力されて処理を行い、
   前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ＯＮ信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、
   前記ＯＮ信号のパルス幅は、前記三角波リセット信号のパルス幅と前記ＯＦＦ信号のパルス幅の合算値よりも広く設定されている請求項４記載のスイッチング電源装置。
6. 前記主スイッチング素子に流れるスイッチング電流をスイッチング周期毎に検出し、スイッチング電流のピーク値が基準値を超えたときに過電流信号を前記セット・リセット・フリップフロップに向けて出力する過電流検出回路を備え、
   前記駆動パルス発生回路は、前記過電流信号を受けて前記セット・リセット・フリップフロップが動作し、前記主スイッチング素子がオフするように前記駆動パルスを反転させる請求項２，３又は５のいずれか記載のスイッチング電源装置。
   

Images