JP5036399B2 - 炭化珪素半導体装置の製造方法 - Google Patents

Description

この発明は、例えば、チャネル抵抗の低減を図った大電力用のＭＯＳＦＥＴなどの炭化珪素半導体装置の製造方法及びこの製造方法を用いて製造された炭化珪素半導体装置に関する。

近年、大電力用の半導体装置として、高耐圧化、低オン抵抗化が可能な炭化珪素を用いた半導体装置が注目されている。このような大電力用の炭化珪素半導体装置に、チャネル抵抗の低減を目的とした炭化珪素半導体装置があり、例えば、特許文献１に示されるような蓄積型チャネル構造のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が挙げられる。このＭＯＳＦＥＴの断面構造を図１２に示す。

図１２に基づいて、従来のＭＯＳＦＥＴの製造工程の概要について説明する。

まず、炭化珪素基板１０１上にエピタキシャル気相成長によりｎ型の第１の炭化珪素層１０２を形成する。次に、第１の炭化珪素層１０２の選択された領域にｐ型の不純物をイオン注入して、第１のイオン注入領域を形成する。

次に、第１のイオン注入領域の選択された領域に、ｎ型の不純物をイオン注入して第２のイオン注入領域を形成すると共に、第２のイオン注入領域に隣接して第２のイオン注入領域より高濃度にｎ型の不純物をイオン注入して第３のイオン注入領域を形成し、さらに第３のイオン注入領域に隣接して第１のイオン注入領域より高濃度にｐ型の不純物をイオン注入して第４のイオン注入領域を形成する。

次に、第１の半導体層１０２に対して活性化アニ−ル処理を行い、第１から第４のイオン注入領域から、それぞれウェル領域１０３、補助ソース領域１０４、ソース領域１０５及びコンタクト領域１０６を形成する。

次に、第１の炭化珪素層１０２上にエピタキシャル気相成長によりｎ型の炭化珪素層を、さらにその上に熱酸化により熱酸化膜を形成する。

次に、コンタクト領域１０６及びソース領域１０５の表面が露出するように、炭化珪素層及び熱酸化膜をＲＩＥ（Reactive Ion Etching）法でエッチングして、第２の炭化珪素層１０７及びゲート絶縁膜１０８を形成する。

最後に、ゲート絶縁膜１０８上にチャネル領域を覆うようにしてゲート電極１０９を形成し、コンタクト領域１０６及びソース領域１０５上にソース電極１１０を形成し、炭化珪素基板１０１の裏面上にドレイン電極１１１をそれぞれ形成して、図１２に示すＭＯＳＦＥＴが完成する。

特開２００６−６６４３８号公報（第１図）

上述した従来のＭＯＳＦＥＴの製造方法においては、第１の炭化珪素層１０２上に形成された炭化珪素層をエッチングして第２の炭化珪素層１０７を形成している。

しかしながら、第２の炭化珪素層１０７、ソース領域１０５及びコンタクト領域１０６をエッチングする際のエッチングレートは、第２の炭化珪素層１０７、ソース領域１０５及びコンタクト領域１０６に含まれる不純物の種類及び濃度に差異を有するものの、共に主となる材料は炭化珪素であるので、その差は極めて小さいものである。

またエッチングレートは、ウエハ面内でばらつきを有する。そのため、ウエハ面内に形成される複数の炭化珪素半導体装置に対して、第１の炭化珪素層１０２上に形成された炭化珪素層をエッチングして第２の炭化珪素層１０７を形成する際に、ソース領域１０５及びコンタクト領域１０６を極力エッチングしないように、ソース領域１０５及びコンタクト領域１０６の表面が露出した時点でエッチングをストップさせることは難しい。

結局、ウエハ面内で、ソース領域１０５及びコンタクト領域１０６がオーバエッチングされたＭＯＳＦＥＴやアンダーエッチングによりソース領域１０５及びコンタクト領域１０６上に炭化珪素層が残存したＭＯＳＦＥＴが形成されることになる。

ここで、オーバエッチングとは、被エッチング材料である炭化珪素層の膜厚より多くエッチングすることであり、またアンダーエッチングとは、被エッチング材料である炭化珪素層が残存した状態でエッチングを止めることである。

このようなＭＯＳＦＥＴにおいて、特に、コンタクト領域１０６は、過度にオーバエッチングされると、コンタクト領域１０６が著しく減少してコンタクト不良を生じさせる。そしてソース電極１１０とウェル領域１０３との電気抵抗を増大させることになる。また、アンダーエッチングの場合も、ソース電極１１０とコンタクト領域１０６の間に残存する炭化珪素層により、電気抵抗が増大することになる。従って、オーバエッチング又はアンダーエッチングのいずれの場合も、ソース電極１１０とウェル領域１０３の間の電気抵抗が増大することにより、スイッチング特性の劣化を招くことになる。

この発明は、このような課題を解消するためになされたもので、チャネルとなる第２の炭化珪素層１０７を形成するための炭化珪素層のエッチングが、オーバエッチング又はアンダーエッチングのいずれの場合であっても、ソース電極とウェル領域間の電気抵抗の増大が無い、安定した低抵抗のコンタクト領域を得ることができる炭化珪素半導体装置の製造方法を提供することを目的とする。

この発明に係る炭化珪素半導体装置の製造方法は、第１導電型の第１の炭化珪素層の表面内に選択的に第２導電型のコンタクト領域を形成する工程と、前記第１の炭化珪素層の表面上に第１導電型の第２の炭化珪素層を形成する工程と、前記コンタクト領域の表面上に形成された前記第２の炭化珪素層をエッチングする工程と、前記第２の炭化珪素層のエッチング後に、前記コンタクト領域の表面上に残存する前記第２の炭化珪素層に向けて第２導電型の不純物をイオン注入する工程を含むことを特徴とするものである。

この発明に係る製造方法によれば、コンタクト領域の表面上に形成された第２の炭化珪素膜のエッチング後に、コンタクト領域に向けて第２導電型の不純物をイオン注入する工程を含むようにしたので、コンタクト領域の表面上に形成された第２の炭化珪素層をエッチングする際に生じるエッチングのばらつきにより、オーバエッチング又はアンダーエッチングのいずれの場合においても、ソース電極とウェル領域間の電気抵抗を増大させない低抵抗のコンタクト領域が確保可能な炭化珪素半導体装置を得ることができる。

実施の形態１
この発明の実施の形態１に係る炭化珪素半導体装置の製造方法として、ＭＯＳＦＥＴの製造方法を例として、図１〜図６を参照して説明する。図１〜図６において、図１〜図５は、ＭＯＳＦＥＴの製造工程の説明図であり、図５は、このＭＯＳＦＥＴの製造工程から得られるＭＯＳＦＥＴの断面構造図である。

まず、エピタキシャル結晶成長法により、ｎ型（第１導電型）の半導体基板１の主面上に、例えば、キャリア濃度が１×１０^１６ｃｍ^−３のドリフト層２Ａとなるｎ型（第１導電型）の第１の炭化珪素層２を形成する（図１）。半導体基板１としては、例えば、ｎ型の炭化珪素基板が好適である。

次に、第１の炭化珪素層２の表面内に、レジスト３をマスクとして、ｐ型（第２導電型）の不純物をイオン注入（図１中、矢印Ａとして示す。）して、ｐ型のウェル領域４を選択的に形成する（図１）。図１において、ウェル領域４は、所定の間隔に離間した部位に選択的に形成されている。第１の炭化珪素層２内でｐ型となる不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。ここではアルミニウムイオンを２×１０^１8ｃｍ^−３になるようにイオン注入する。イオン注入後、レジスト３は除去される。なお、イオン注入により形成されるウェル領域４の深さは、注入されるイオンの加速電圧によって制御されるので、所定の深さになるように加速電圧が設定される。

次に、ウェル領域４の表面内に、レジスト５をマスクとして、ｎ型（第１導電型）の不純物をイオン注入（図２中、矢印Ｂとして示す。）して、ｎ^＋型（第１導電型）のソース領域６を選択的に形成する（図２）。ウェル領域４内でｎ型となる不純物としては、例えば窒素（Ｎ）が挙げられる。ここでは窒素イオンを３×１０^１9ｃｍ^−３になるようにイオン注入する。イオン注入後、レジスト５は除去される。なお、イオン注入により形成されるソース領域６の深さは、注入されるイオンの加速電圧によって制御される。ここでは、ソース領域６の深さがウェル領域４の深さよりも浅くなるように加速電圧が設定される。

次に、ウェル領域４の表面内にレジスト７をマスクとして、ｐ型（第２導電型）の不純物をイオン注入（図３中、矢印Ｃとして示す。）して、ソース領域６に隣接して、ｐ^＋型（第２導電型）のコンタクト領域８を形成する（図３）。図３において、コンタクト領域８は、ソース領域６の周囲に、ソース領域６に接するように形成されている。ここではコンタクト領域８の不純物濃度は、ウェル領域４の不純物濃度より相対的に濃くなるように設定される。ｐ型となる不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。ここではアルミニウムイオンを２×１０^２０ｃｍ^−３になるようにイオン注入する。イオン注入後、レジスト７は除去される。なお、イオン注入により形成されるコンタクト領域８の深さは、注入されるイオンの加速電圧によって制御される。この場合、コンタクト領域８の深さは、ウェル領域４の深さより浅くなるように加速電圧が設定される。

次に、活性化アニ−ル処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）を行う。これにより注入イオンが電気的に活性化され、かつイオン注入より形成された結晶欠陥が回復する。

次に、ＣＶＤ（Chemical Vapor Deposition）などの化学気相成長法又はエピタキシャル結晶成長法により、第１の炭化珪素層２の表面上に、例えば、キャリア濃度が２×１０^１６ｃｍ^−３のｎ型（第１導電型）の炭化珪素層９を形成する（図４）。

次に、レジスト１０をマスクとして、ＲＩＥ（Reactive Ion Etching）などのドライエッチング法により、コンタクト領域８及び一部のソース領域６が露出するようにして、炭化珪素層９を除去する。即ち、炭化珪素層９をオーバエッチングにより除去する。その後、レジスト１０を除去することにより、ウェル領域４、ドリフト層２Ａ及び一部のソース領域６の表面上に、蓄積チャネル領域を含むようにして第２の炭化珪素層９Ａが形成される（図５）。なお、図５は、炭化珪素層９をエッチングして第２の炭化珪素層９Ａを形成する際に、コンタクト領域８及び一部のソース領域６がオーバエッチングされた状態のものを示している。

次に、レジスト１１をマスクとして、コンタクト領域８に向けてｐ型（第２導電型）の不純物をイオン注入（図６中、矢印Ｄとして示す。）する（図６）。ｐ型となる不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。ここではアルミニウムイオンを２×１０^２０ｃｍ^−３になるようにイオン注入する。これは、最初にコンタクト領域８を形成した際に、このコンタクト領域８に含まれる不純物の量と同じである。イオン注入後、レジスト１１は除去される。なお、このイオン注入により形成されるコンタクト領域８の深さは、注入されるイオンの加速電圧によって制御される。この場合、コンタクト領域８の深さは、ウェル領域４の深さより浅くなるように加速電圧が設定される。望ましくは最初に形成されたコンタクト領域８の深さが得られるように加速電圧を設定する。またイオン濃度は、ビーム電流及び注入時間により設定される。

次に、活性化アニ−ル処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）を行う。これにより注入イオンが電気的に活性化され、かつイオン注入より形成された結晶欠陥が回復する。

次に、高温の酸素（Ｏ_２）雰囲気中で、第１の炭化珪素層２及び第２の炭化珪素層９Ａの表面上に二酸化珪素（ＳｉＯ_２）からなるゲート酸化膜（無図示）を形成する。

次に、ゲート酸化膜上に、化学気相成長法によりポリシリコン膜を形成した後、不要部分を、レジストをマスクとして、ウェットあるいはＲＩＥなどによるドライエッチング法により除去して、第２の炭化珪素層９Ａの表面上にゲート酸化膜を介してゲート電極１２を形成する（図７）。

次に、ゲート酸化膜及びゲート電極１２の表面上に、ＴＥＯＳ（Tetraethoxysilane）ガスを用いた化学気相成長法により、二酸化珪素（ＳｉＯ_２）からなる層間絶縁膜（無図示）を形成する。その後、レジストをマスクとして、ＲＩＥなどによるドライエッチング法により、コンタクト領域８及び一部のソース領域６が露出するようにして、層間絶縁膜及びゲート酸化膜を除去する。その後、レジストも除去される。図７では、コンタクト領域８及び一部のソース領域６が露出するようにして除去された後の層間絶縁膜及びゲート酸化膜を、一括して絶縁膜１３として示している。

次に、絶縁膜１３及び絶縁膜１３が除去され露出したコンタクト領域８及び一部のソース領域６上に、例えばスパッタリングなどの物理気相成長法（ＰＶＤ（Physical Vapor Deposition）法）により導電膜を形成する。その後、絶縁膜１３の表面上に形成された導電膜の不要部分を、レジストをマスクとして、ウェットエッチング法あるいはＲＩＥなどによるドライエッチング法により除去して、コンタクト領域８及び一部のソース領域６上に、ソース電極（第１の主電極）１４を形成する。ソース電極１４は、コンタクト領域８及びソース領域６に電気的に接続されている。ソース電極１４となる材料としてはニッケル（Ｎｉ）やアルミニウム（Ａｌ）が挙げられる。

最後に、半導体基板１の裏面上にスパッタリングなどの物理気相成長法により、導電膜からなるドレイン電極（第２の主電極）１５を形成する。ドレイン電極１５となる材料としてはニッケル（Ｎｉ）やアルミニウム（Ａｌ）が挙げられる。

以上により、この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴが完成する。

このようにして形成された炭化珪素半導体装置であるＭＯＳＦＥＴでは、ソース領域６は、ＭＯＳＦＥＴの通電時に、ウェル領域４のチャネル領域及び第２の炭化珪素層９Ａの蓄積チャネル領域を介して流れるドレイン電流の経路となり、コンタクト領域８は、ウェル領域４の電位とソース電極１４の電位を同電位に保つものとして作用する。

この発明の実施の形態１に係る炭化珪素半導体装置の製造方法によれば、第２の炭化珪素層９Ａを形成するために炭化珪素層９の不要部分をエッチング除去する際に生じるエッチングレートのばらつきによって、コンタクト領域８がオーバエッチングされて、コンタクト領域８の深さが必要以上に減少、更にはコンタクト領域８が無くなった場合であっても、コンタクト領域８の形成領域に向けてｐ型の不純物を再度イオン注入する工程を加えることにより、安定した所定の深さを有するコンタクト領域８を得ることができる。このため、ソース電極１４とウェル領域４の間の電気抵抗が増大することがなくなり、低抵抗のコンタクト領域８が確保できる。よって、スイッチング特性の劣化を招くことがなくなり、品質の安定した炭化珪素半導体装置を得ることができる。

実施の形態２
実施の形態１では、第２の炭化珪素層９Ａを形成する際に、コンタクト領域８がオーバエッチングされた炭化珪素半導体装置の製造方法について示した。しかしながら、前述したように、ウエハ面内のエッチングレートのばらつきにより、炭化珪素層９をエッチングして第２の炭化珪素層９Ａを形成する際に、アンダーエッチングとなり、コンタクト領域８の表面上に第２の炭化珪素層９Ａが残存する場合がある。このように、コンタクト領域８の表面上に第２の炭化珪素層９Ａが残存する場合であっても、実施の形態１で示した、コンタクト領域８に向けて、再度のｐ型の不純物をイオン注入する工程を加えることにより、安定した所定の深さを有するコンタクト領域８を得ることが可能となる。

以下、コンタクト領域８の表面上に第２の炭化珪素層９Ａが残存する場合における炭化珪素半導体装置の製造方法について、図８〜図１０を参照して説明する。図８〜図１０において、図８及び図９は、ＭＯＳＦＥＴの製造工程の説明図であり、図１０は、このＭＯＳＦＥＴの製造工程から得られるＭＯＳＦＥＴの断面構造図である。なお図８は、実施の形態１で示した図５の状態に相当するものである。実施の形態１で示した図１から図４の工程は、この実施の形態２においても同じであるため、ここでの説明は省略する。なお、図８から図１０において、実施の形態１の図１から図７で示したものと同等又は相当するものについては同じ符号を付してある。

前述した通り、この実施の形態２においては、実施の形態１の図１から図４で示した工程は同じである。具体的には、図４で説明した、第１の炭化珪素層２の表面上に炭化珪素層９を形成するまでは、実施の形態１と同じである。

次に、レジスト１０をマスクとして、ＲＩＥ（Reactive Ion Etching）などのドライエッチング法により、コンタクト領域８及び一部のソース領域６が露出するようにして、第２の半導体層９を除去するのであるが、ここでは、アンダーエッチングにより、本来なら除去されるべきコンタクト領域８及び一部のソース領域６の表面上に、第２の半導体層９Ａが残存している（図８）。レジスト１０は、エッチング後除去される。

次に、レジスト１１をマスクとして、コンタクト領域８上に残存する第２の炭化珪素層９Ａを介して、コンタクト領域８に向けてｐ型（第２導電型）の不純物をイオン注入（図９中、矢印Ｅとして示す。）する。これにより、コンタクト領域８の表面上に残存する第２の炭化珪素層９Ａは、ｎ型の不純物を含んだままで、導電型がｎ型からｐ型に反転する。図９に、第２の炭化珪素層９Ａにおいて導電型がｎ型からｐ型に反転した領域を反転領域９Ｂとして示す。ｐ型となる不純物としては、例えばアルミニウム（Ａｌ）が挙げられる。望ましくは、アルミニウムイオンを２×１０^２０ｃｍ^−３になるようにイオン注入する。これは、最初にコンタクト領域８を形成した際の不純物の量と同じである。イオン注入後、レジスト１１は除去される。なお、イオン注入により形成されるコンタクト領域８の深さは、注入されるイオンの加速電圧によって制御される。この場合、少なくともコンタクト領域８上に残存する第２半導体層９Ａ、即ち反転領域９Ｂの深さとなるように加速電圧が設定される。またイオン濃度は、ビーム電流及び注入時間により設定される。

次に、活性化アニ−ル処理（例えば、アルゴン（Ａｒ）雰囲気で１５００℃，３０分）を行う。これにより注入イオンが電気的に活性化され、かつイオン注入より形成された結晶欠陥が回復する。

次に、高温の酸素（Ｏ_２）雰囲気中で、反転領域９Ｂ及び第２の炭化珪素層９Ａの表面上に二酸化珪素（ＳｉＯ_２）からなるゲート酸化膜（無図示）を形成する。

次に、ゲート酸化膜の表面上に、化学気相成長法によりポリシリコン膜を形成した後、不要部分を、レジストをマスクとして、ウェットあるいはＲＩＥなどによるドライエッチング法により除去して、第２の炭化珪素層９Ａの表面上にゲート酸化膜を介してゲート電極１２を形成する（図１０）。

次に、ゲート酸化膜及びゲート電極１２上に、ＴＥＯＳガスを用いた化学気相成長法により、二酸化珪素（ＳｉＯ_２）からなる層間絶縁膜（無図示）を形成する。その後、レジストをマスクとして、ウェットあるいはＲＩＥなどのドライエッチング法により、反転領域９Ｂ及び第２の炭化珪素層９Ａの一部が露出するようにして、層間絶縁膜及びゲート酸化膜を除去する。その後、レジストも除去される。図１０では、反転領域９Ｂ及び一部の第２の炭化珪素層９Ａが露出するようにして除去された後の層間絶縁膜及びゲート酸化膜を、一括して絶縁膜１３としている。

次に、絶縁膜１３及び絶縁膜１３が除去され露出した反転領域９Ｂ及び一部の第２の炭化珪素層９Ａの表面上に、スパッタリングなどの物理気相成長法（ＰＶＤ（Physical Vapor Deposition）法）により導電膜を形成する。その後、絶縁膜１３上に形成された導電膜の不要部分を、レジストをマスクとして、ウェットエッチング法あるいはＲＩＥなどのドライエッチング法により除去して、反転領域９Ｂ及び一部の第２の炭化珪素層９Ａの表面上にソース電極（第１の主電極）１４を形成する。ソース電極（第１の主電極）１４は、反転領域９Ｂを介してコンタクト領域８と、また第２の炭化珪素層９Ａを介してソース領域６と電気的に接続されている。ソース電極１４となる材料としてはニッケル（Ｎｉ）やアルミニウム（Ａｌ）が挙げられる。

最後に、半導体基板１の裏面上にスパッタリングなどの物理気相成長法により、導電膜からなるドレイン電極（第２の主電極）１５を形成する。ドレイン電極１５となる材料としてはニッケル（Ｎｉ）やアルミニウム（Ａｌ）が挙げられる。

以上により、この発明の実施の形態２に係る炭化珪素半導体装置であるＭＯＳＦＥＴが完成する。

このようにして形成された炭化珪素半導体装置であるＭＯＳＦＥＴでは、ソース領域６は、ＭＯＳＦＥＴの通電時に、ウェル領域４のチャネル領域及び第２の炭化珪素層９Ａの蓄積チャネル領域を介して流れるドレイン電流の経路となり、反転領域９Ｂ及びコンタクト領域８は、ウェル領域４の電位とソース電極１４の電位を同電位に保つものとして作用する。

この発明の実施の形態２に係る炭化珪素半導体装置の製造方法によれば、第２の炭化珪素層９Ａを形成するために炭化珪素層９の不要部分をエッチング除去する際のエッチングレートのばらつきによって、アンダーエッチングによりコンタクト領域８の表面上に第２の炭化珪素層２が残存した場合であっても、コンタクト領域８に向けてｐ型の不純物を再度イオン注入する工程を加えることにより、ソース電極１４とコンタクト領域８の間に残存した第２の炭化珪素層９Ａは、反転領域９Ｂとして、導電型がｎ型からｐ型に反転するので、ソース電極１４とウェル領域４の間の電気抵抗が増大することがなくなる。よって、スイッチング特性の劣化を招くことがなくなり、品質の安定した炭化珪素半導体装置を得ることができる。

さらに、この発明の実施の形態２に係る炭化珪素半導体装置の製造方法によれば、第２の炭化珪素層９Ａを形成するために炭化珪素層９の不要部分をエッチング除去する際に、例えば、全くエッチングされなかった場合であっても、上述したコンタクト領域８の形成領域に向けてｐ型の不純物のイオン注入を行うことにより、ソース電極１４とコンタクト領域８の間に残存した第２の炭化珪素層９Ａは、反転領域９Ｂとして、導電型がｎ型からｐ型に反転するので、ソース電極１４とウェル領域４の間の電気抵抗が増大することがなくなる。よって、前述したように、スイッチング特性の劣化を招くことがなくなり、品質の安定した炭化珪素半導体装置を得ることができる。

なお、実施の形態２においては、図１０に示すように、ソース領域６とソース電極１４の間には第２の炭化珪素層９Ａが介在する。この第２の炭化珪素層９Ａの不純物濃度（約２×１０^１６ｃｍ^−３）は、ソース領域６の不純物濃度（約３×１０^１９ｃｍ^−３）より薄いため、ソース領域６とソース電極１４の間の電気抵抗が大きくなる可能性がある。

このため、例えば、図１１のＭＯＳＦＥＴの断面構造図に示すように、アンダーエッチング或いは未エッチングによりソース領域６及びコンタクト領域８の表面上に残存した第２の炭化珪素層９Ａのうち、少なくともソース電極１４とソース領域６の間に挟まれた領域に対して、ｎ型の不純物をイオン注入することにより、ｎ型の不純物濃度を濃くする（図１１に、高濃度化領域９Ｃとして示す）。望ましくは、この第２の炭化珪素層９Ａにイオン注入する際のｎ型の不純物の濃度は、ソース領域６と同程度とし、具体的には、窒素イオンを３×１０^１９ｃｍ^−３になるようにイオン注入する。

これにより、第２の炭化珪素層９Ａにおけるソース領域６とソース電極１４に挟まれた領域（高濃度化領域９Ｃ）の電気抵抗が小さくなり、しいてはソース領域６とソース電極１４の間の電気抵抗を低く抑えることが可能となるため、より品質の安定した炭化珪素半導体装置を得ることができる。

この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態１に係る炭化珪素半導体装置であるＭＯＳＦＥＴの断面構造図である。 この発明の実施の形態２に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態２に係る炭化珪素半導体装置であるＭＯＳＦＥＴの製造方法の一工程を説明する説明図である。 この発明の実施の形態２に係る炭化珪素半導体装置であるＭＯＳＦＥＴの断面構造図である。 この発明の実施の形態２に係る炭化珪素半導体装置であるＭＯＳＦＥＴの他の構造を示す断面構造図である。 従来の炭化珪素半導体装置であるＭＯＳＦＥＴの断面構造図である。

符号の説明

１ ｎ型（第１導電型）の半導体基板、２ ｎ型（第１導電型）の第１の炭化珪素層、２Ａ ドリフト層、３ レジスト、４ ｐ型（第２導電型）のウェル領域、５ レジスト、６ ｎ^＋型（第１導電型）のソース領域、７ レジスト、８ ｐ^＋型（第２導電型）のコンタクト領域、９ ｎ型（第１導電型）の炭化珪素層、９Ａ ｎ型（第１導電型）の第２の炭化珪素層、９Ｂ 反転領域、９Ｃ 高濃度化領域、１０ レジスト、１１ レジスト、１２ ゲート電極、１３ 絶縁膜、１４ ソース電極（第１の主電極）、１５ ドレイン電極（第２の主電極）

Claims (1)

1. 炭化珪素半導体装置の製造方法であって、
   第１導電型の第１の炭化珪素層の表面内に選択的に第２導電型のコンタクト領域を形成する工程と、
   前記第１の炭化珪素層の表面上に第１導電型の第２の炭化珪素層を形成する工程と、
   前記コンタクト領域の表面上に形成された前記第２の炭化珪素層をエッチングする工程と、
   前記第２の炭化珪素層のエッチング後に、前記コンタクト領域の表面上に残存する前記第２の炭化珪素層に向けて第２導電型の不純物をイオン注入する工程と、
   を含んでなる炭化珪素半導体装置の製造方法。

Images