[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5004722B2 - Method for manufacturing organic EL panel and method for manufacturing organic EL display - Google Patents

Method for manufacturing organic EL panel and method for manufacturing organic EL display Download PDF

Info

Publication number
JP5004722B2
JP5004722B2 JP2007223461A JP2007223461A JP5004722B2 JP 5004722 B2 JP5004722 B2 JP 5004722B2 JP 2007223461 A JP2007223461 A JP 2007223461A JP 2007223461 A JP2007223461 A JP 2007223461A JP 5004722 B2 JP5004722 B2 JP 5004722B2
Authority
JP
Japan
Prior art keywords
short
organic
circuit
insulating substrate
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007223461A
Other languages
Japanese (ja)
Other versions
JP2009059497A (en
Inventor
親知 高杉
元嗣 大畑
太朗 蓮見
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2007223461A priority Critical patent/JP5004722B2/en
Publication of JP2009059497A publication Critical patent/JP2009059497A/en
Application granted granted Critical
Publication of JP5004722B2 publication Critical patent/JP5004722B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機ELパネルの製造方法及び有機ELディスプレイの製造方法に関し、特に、表示領域を多数個取りする技術に関する。   The present invention relates to a method for manufacturing an organic EL panel and a method for manufacturing an organic EL display, and more particularly to a technique for obtaining a large number of display areas.

有機ELパネルは、薄型、広視野角、低消費電力、優れた動画表示特性などの特色を有しており、多数の画素をマトリックス状に配列して構成されたものが従来から知られている。   The organic EL panel has features such as thinness, wide viewing angle, low power consumption, and excellent moving image display characteristics. Conventionally, an organic EL panel is configured by arranging a large number of pixels in a matrix. .

かかる有機ELパネルは、マザー基板としての絶縁基板上に複数の表示領域を形成し、複数の表示領域を切り出すように絶縁基板を切断することで、大量に生産することが可能である。   Such an organic EL panel can be mass-produced by forming a plurality of display regions on an insulating substrate as a mother substrate and cutting the insulating substrate so as to cut out the plurality of display regions.

絶縁基板は、一般的にガラス製であるため、製造工程の途中で絶縁基板に静電気が溜まって、静電気が表示領域を構成する配線や回路で放電し、これらを破壊することがある。   Since the insulating substrate is generally made of glass, static electricity may accumulate in the insulating substrate during the manufacturing process, and the static electricity may be discharged by wirings or circuits constituting the display region and may be destroyed.

なお、液晶ディスプレイの分野においては、静電気の放電により液晶素子が破壊されないように、液晶素子の外周や、液晶素子同士の間に別途短絡線を設け、該短絡線同士を接続することによって、隣接する液晶素子同士を同電位とし、静電気の放電を抑制する技術が提案されている(下記、特許文献1〜4参照)。
特開平2−242229号公報 特開平5−232511号公報 特開2006−284870号公報 特許3223490号公報
In the field of liquid crystal displays, a short circuit line is separately provided between the outer periphery of the liquid crystal elements and between the liquid crystal elements so that the liquid crystal elements are not destroyed by electrostatic discharge, and the adjacent short lines are connected to each other. A technique has been proposed in which the liquid crystal elements to be operated have the same potential and suppress electrostatic discharge (see Patent Documents 1 to 4 below).
JP-A-2-242229 JP-A-5-232511 JP 2006-284870 A Japanese Patent No. 3223490

ところが、上記特許文献1〜4の短絡線は、液晶素子の外周や、液晶素子同士の間にライン状に形成されている。短絡線をライン状に形成すると、静電気を蓄積することができる静電容量が、平板状に形成したものに比べて小さいため、絶縁基板に蓄積される静電気から十分に保護することが困難である。短絡線が有する静電容量を超えて絶縁基板に静電気が溜まると放電が起きやすく、その結果表示領域が破壊され、製造歩留まりが低下することがある。   However, the short-circuit lines of Patent Documents 1 to 4 are formed in a line shape between the outer periphery of the liquid crystal elements and between the liquid crystal elements. When the short-circuit line is formed in a line shape, it is difficult to sufficiently protect against static electricity accumulated on the insulating substrate because the electrostatic capacity capable of accumulating static electricity is smaller than that formed in a flat plate shape. . If static electricity is accumulated on the insulating substrate beyond the electrostatic capacity of the short-circuit wire, electric discharge is likely to occur, and as a result, the display area may be destroyed and the manufacturing yield may be reduced.

また、これらのマザー基板上には、表示領域の外周を取り囲むように短絡性が形成されているため、マザー基板から表示領域を切り出すために、短絡線を切り離すように、マザー基板を切断しなければならない。その結果、切断工程が複雑化し、製造工程が煩雑になるという問題があった。   In addition, since the short circuit is formed on these mother substrates so as to surround the outer periphery of the display region, the mother substrate must be cut so as to cut off the short-circuit line in order to cut out the display region from the mother substrate. I must. As a result, there is a problem that the cutting process becomes complicated and the manufacturing process becomes complicated.

本発明は、上述した課題に鑑みなされたものであって、製造歩留まりを向上させるとともに、製造工程を単純化することが可能な有機ELパネルの製造方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an organic EL panel manufacturing method capable of improving the manufacturing yield and simplifying the manufacturing process.

本発明の有機ELパネルの製造方法は、絶縁基板上に形成される複数個の表示領域のうち、隣接する前記表示領域同士を、それぞれの前記表示領域が有する平板状の共通電極を介して、互いに接続し、前記複数個の表示領域同士が同電位に形成された基板を準備する工程と、前記表示領域の外周に沿って前記絶縁基板を切断し、隣接する前記共通電極同士を分断する工程と、を備えたことを特徴とする。   The manufacturing method of the organic EL panel of the present invention includes a plurality of display areas formed on an insulating substrate, and the adjacent display areas are connected to each other through a flat common electrode included in each display area. A step of preparing a substrate connected to each other and having the plurality of display regions formed at the same potential; and a step of cutting the insulating substrate along an outer periphery of the display region to divide adjacent common electrodes And.

また、本発明の有機ELパネルの製造方法は、前記表示領域が矩形状であって、前記絶縁基板上には、前記表示領域の外周の少なくとも一辺に沿ってライン状に短絡線が形成され、隣接する前記表示領域の前記短絡線同士が直接接続されているとともに、前記共通電極の一部は、前記短絡線と直接接続されており、前記分断工程にて、前記短絡線を切断することを特徴とする。
また、本発明の有機ELパネルの製造方法は、絶縁基板上に形成される複数の切断領域と、それぞれの前記切断領域の内側に形成される表示領域と該表示領域の一端に沿って形成される短絡線とを備えた基板を準備する工程と、隣接する前記表示領域同士において、一方の前記表示領域は、前記切断領域を跨いで、他方の前記切断領域に形成された前記短絡線と接続され、隣接する前記表示領域同士が同電位に設定されており、隣接する前記表示領域同士を、前記切断領域の外周上に沿って前記絶縁基板を切断する工程と、を備えたことを特徴とする。
Further, in the method for producing an organic EL panel of the present invention, the display area is rectangular, and a short circuit line is formed in a line along at least one side of the outer periphery of the display area on the insulating substrate. The short-circuit lines in adjacent display areas are directly connected to each other, and a part of the common electrode is directly connected to the short-circuit line, and the short-circuit line is cut in the dividing step. Features.
Further, the organic EL panel manufacturing method of the present invention is formed along a plurality of cutting regions formed on the insulating substrate, a display region formed inside each of the cutting regions, and one end of the display region. In the step of preparing a substrate provided with a short-circuit line, and in the adjacent display regions, one display region straddles the cut region and is connected to the short-circuit line formed in the other cut region. And the adjacent display areas are set at the same potential, and the adjacent display areas are cut along the outer periphery of the cutting area, and the insulating substrate is provided. To do.

また、本発明の有機ELディスプレイの製造方法は、絶縁基板上に形成される複数個の表示領域のうち、隣接する前記表示領域同士を、それぞれの前記表示領域が有する平板状の共通電極を介して、互いに接続し、前記複数個の表示領域同士が同電位に形成された基板を準備する工程と、前記表示領域の外周に沿って前記絶縁基板を切断し、隣接する前記共通電極同士を分断して、有機ELパネルを切り出す工程と、前記有機ELパネルに駆動ICを実装する工程と、を備えたことを特徴とする。   Moreover, the manufacturing method of the organic EL display according to the present invention includes a plurality of display areas formed on an insulating substrate, and the adjacent display areas are connected to each other through a flat common electrode included in each display area. Preparing a substrate connected to each other and having the plurality of display regions formed at the same potential, cutting the insulating substrate along the outer periphery of the display region, and separating adjacent common electrodes from each other Then, a step of cutting out the organic EL panel and a step of mounting a driving IC on the organic EL panel are provided.

本発明によれば、有機ELパネルの製造工程において、絶縁基板に蓄積される静電気が放電するのを抑制することができ、絶縁基板の切断工程を単純化し、製造歩留まりを向上させるとともに、製造工程を短縮することが可能な有機ELパネルの製造方法を提供することができる。   According to the present invention, in the manufacturing process of the organic EL panel, it is possible to suppress discharge of static electricity accumulated on the insulating substrate, simplify the cutting process of the insulating substrate, improve the manufacturing yield, and improve the manufacturing process. It is possible to provide a method of manufacturing an organic EL panel capable of shortening

本発明に係る有機ELパネルは、テレビ等の家電機器、携帯電話又はコンピュータ機器等の電子機器に用いるものである。かかる有機ELパネルについて図を参照しつつ説明する。図1は、本発明の実施形態に係る基板としてのマザー基板の平面図である。また、図2は、本発明の実施形態に係る表示領域を簡略化した平面図である。   The organic EL panel according to the present invention is used for home appliances such as a television, and electronic devices such as a mobile phone or a computer device. Such an organic EL panel will be described with reference to the drawings. FIG. 1 is a plan view of a mother substrate as a substrate according to an embodiment of the present invention. FIG. 2 is a plan view showing a simplified display area according to the embodiment of the present invention.

図1に示すように、矩形状のマザー基板1には、複数個の表示領域2がマトリックス状に形成されている。マザー基板1は、例えばガラスやプラスチック等の絶縁基板から成り、一辺が例えば30cm以上200cm以下に設定されている。また、本願明細書において、マザー基板1を表示領域2の外周に沿って切断した切断後のマザー基板1の一片を有機ELパネル3とする。なお、有機ELディスプレイは、かかる有機ELパネル3と、有機ELパネル3上に実装する駆動ICとを含んだものとする。なお、図1に示すラインLは、マザー基板1を切断する表示領域2の外周に沿った仮想線とし、ラインLに囲まれる領域を本発明の切断領域とする。また、表示領域2は、後述するようにドライバ素子15やスイッチング素子16を備えた複数の画素回路5を有している。   As shown in FIG. 1, a plurality of display areas 2 are formed in a matrix on a rectangular mother substrate 1. The mother substrate 1 is made of, for example, an insulating substrate such as glass or plastic, and one side is set to, for example, 30 cm or more and 200 cm or less. In the present specification, a piece of the mother substrate 1 after cutting the mother substrate 1 along the outer periphery of the display region 2 is referred to as an organic EL panel 3. The organic EL display includes such an organic EL panel 3 and a drive IC mounted on the organic EL panel 3. The line L shown in FIG. 1 is a virtual line along the outer periphery of the display area 2 that cuts the mother substrate 1, and the area surrounded by the line L is the cutting area of the present invention. The display area 2 includes a plurality of pixel circuits 5 each including a driver element 15 and a switching element 16 as will be described later.

また、マザー基板1の外周に沿って、また表示領域2同士の間に、例えばアルミニウムや銅等の導電性材料から成る短絡線4が形成されている。かかる短絡線4は、ライン状に形成されており、後述する走査線8と電気的に接続されている。なお、短絡線4の幅は、例えば50μm以上3mm以下に設定されている。   A short-circuit line 4 made of a conductive material such as aluminum or copper is formed along the outer periphery of the mother substrate 1 and between the display regions 2. The short-circuit line 4 is formed in a line shape and is electrically connected to a scanning line 8 described later. In addition, the width | variety of the short circuit wire 4 is set to 50 micrometers or more and 3 mm or less, for example.

ここで短絡線4が設けられている理由について説明する。マザー基板1上に複数の表示領域2を形成してからマザー基板1を切断するまでの製造工程において、マザー基板1は絶縁基板であるため、製造工程上の搬送や保持等によって、多くの静電気が発生する。画素回路5が有するドライバ素子15やスイッチング素子16は、静電気に対する耐性が弱く、静電気が放電することによって、ドライバ素子15やスイッチング素子16にて絶縁破壊が発生し、ドライバ素子15及びスイッチング素子16の電気的特性が部分的に或いは全面的に劣化することがある。そのため、マザー基板1に短絡線4を設け、走査線8と短絡線4を電気的に接続することによって、マザー基板に発生する静電気の放電を抑制することができる。   Here, the reason why the short-circuit wire 4 is provided will be described. In the manufacturing process from the formation of the plurality of display regions 2 on the mother substrate 1 to the cutting of the mother substrate 1, the mother substrate 1 is an insulating substrate. Will occur. The driver element 15 and the switching element 16 included in the pixel circuit 5 have low resistance to static electricity. When the static electricity is discharged, dielectric breakdown occurs in the driver element 15 and the switching element 16. Electrical characteristics may be partially or fully degraded. Therefore, by providing the short-circuit line 4 on the mother substrate 1 and electrically connecting the scanning line 8 and the short-circuit line 4, electrostatic discharge generated on the mother substrate can be suppressed.

図2に示すように、有機ELパネル3の中央領域には、画素がマトリックス状に配列されており、各画素には、画素回路5が設けられている。表示領域2は、複数個の画素回路5と、信号線6に接続され、複数個の画素回路5に対して輝度信号を供給する信号線駆動回路7と、走査線8に接続され、輝度信号を供給する画素回路5を選択するための走査信号を画素回路5に供給する走査線駆動回路10と、画素回路5に備えられた発光素子11に対して電源線12を介して電流を供給し、グランドとして機能するアース線9と接続される電源線駆動回路13と、を備える。なお、信号線駆動回路7、走査線駆動回路10及び電源線駆動回路13等の駆動ICは、マザー基板1を切断後に、有機ELパネル3に実装する。   As shown in FIG. 2, pixels are arranged in a matrix in the central region of the organic EL panel 3, and a pixel circuit 5 is provided for each pixel. The display area 2 is connected to a plurality of pixel circuits 5 and signal lines 6, connected to a signal line driving circuit 7 for supplying a luminance signal to the plurality of pixel circuits 5, and a scanning line 8. A scanning line driving circuit 10 for supplying a scanning signal for selecting the pixel circuit 5 for supplying the pixel circuit 5 to the pixel circuit 5, and a current to the light emitting element 11 provided in the pixel circuit 5 via the power supply line 12. And a power line drive circuit 13 connected to an earth line 9 functioning as a ground. Note that drive ICs such as the signal line drive circuit 7, the scan line drive circuit 10, and the power supply line drive circuit 13 are mounted on the organic EL panel 3 after cutting the mother substrate 1.

また、表示領域2を駆動させるための信号線駆動回路7、走査線駆動回路10及び電源線駆動回路13は、有機ELパネル3の端部に設置されている。なお、有機ELパネル3の一辺は、例えば2cm以上50cm以下に設定されている。   Further, the signal line driving circuit 7, the scanning line driving circuit 10, and the power supply line driving circuit 13 for driving the display area 2 are installed at the end of the organic EL panel 3. Note that one side of the organic EL panel 3 is set to, for example, 2 cm to 50 cm.

図3は、パネル上にマトリック状に配列された各画素が有する画素回路の一例である。図3に示すように、画素回路5は、正側(アノード側)が電源線12に接続された発光素子11と、ドレイン電極が発光素子11の負側(カソード側)に接続され、ソース電極がグランドであるアース線9との間に接続されたコンデンサ14と、ドレイン電極がTFTからなるドライバ素子15のゲート電極に接続され、ソース電極が信号線6に接続され、ゲート電極が走査線8に接続されたTFTからなるスイッチング素子16と、を有する構造である。なお、コンデンサ14は、信号線6からの書き込み電圧を充電又は放電するための素子である。   FIG. 3 is an example of a pixel circuit included in each pixel arranged in a matrix on the panel. As shown in FIG. 3, the pixel circuit 5 includes a light emitting element 11 whose positive side (anode side) is connected to the power supply line 12, a drain electrode connected to the negative side (cathode side) of the light emitting element 11, and a source electrode. Is connected to the ground line 9 which is a ground, the drain electrode is connected to the gate electrode of the driver element 15 made of TFT, the source electrode is connected to the signal line 6, and the gate electrode is the scanning line 8. And a switching element 16 made of a TFT connected to the TFT. The capacitor 14 is an element for charging or discharging the write voltage from the signal line 6.

ここで、発光素子11は、電流注入によって発光する機構を有している。また、発光素子11は、抵抗率の低い導電性材料によって形成されるアノード層及びカソード層と、アノード層とカソード層との間に発光層とを少なくとも備えた構造であって、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有している。   Here, the light emitting element 11 has a mechanism for emitting light by current injection. The light emitting element 11 has a structure including at least an anode layer and a cathode layer formed of a conductive material having a low resistivity, and a light emitting layer between the anode layer and the cathode layer, and is injected into the light emitting layer. It has a function of generating light by recombination of the generated holes and electrons.

この画素回路5の動作の概略について説明する。走査線8の電位を高レベルとすると、スイッチング素子16がオン状態となって導通する。そして、信号線6に書き込まれた電位を印加すると、コンデンサ14が充電又は放電され、ドライバ素子15のゲート電極に所定の電位が書き込まれる。一方、走査線8の電位を低レベルとすると、スイッチング素子16がオフ状態となって導通せず、走査線8とスイッチング素子16とは電気的に切り離されるが、ドライバ素子15のゲート電位はコンデンサ14によって安定に保持される。   An outline of the operation of the pixel circuit 5 will be described. When the potential of the scanning line 8 is set to a high level, the switching element 16 is turned on and becomes conductive. When the potential written to the signal line 6 is applied, the capacitor 14 is charged or discharged, and a predetermined potential is written to the gate electrode of the driver element 15. On the other hand, when the potential of the scanning line 8 is set to a low level, the switching element 16 is turned off and does not conduct, and the scanning line 8 and the switching element 16 are electrically disconnected. 14 is held stably.

そして、ドライバ素子15と発光素子11に流れる電流は、ドライバ素子15のゲート・ソース間電位に応じた値となり、発光素子11はその電流値に応じた輝度で発光し続ける。つまり、図3に示す画素回路5では一度電位の書き込みを行えば、次に書き込みが行われるまでの間、発光素子11は所定の輝度で発光し続ける。   Then, the current flowing through the driver element 15 and the light emitting element 11 has a value corresponding to the gate-source potential of the driver element 15, and the light emitting element 11 continues to emit light with a luminance corresponding to the current value. That is, in the pixel circuit 5 shown in FIG. 3, once the potential is written, the light emitting element 11 continues to emit light with a predetermined luminance until the next writing is performed.

次に、このような画素回路5を構成する表示領域2の構造について説明する。図4(a)は、本発明の実施形態に係る表示領域の断面構造を示す断面図である。また、図4(b)は、本発明の実施形態に係る表示領域が有する共通電極としてのアノード層の平面構造を示す平面図である。なお、図4(a)は、表示領域における画素一個分の断面構造を示すものである。   Next, the structure of the display area 2 constituting such a pixel circuit 5 will be described. FIG. 4A is a cross-sectional view showing a cross-sectional structure of the display area according to the embodiment of the present invention. FIG. 4B is a plan view showing a planar structure of an anode layer as a common electrode included in the display region according to the embodiment of the present invention. FIG. 4A shows a cross-sectional structure of one pixel in the display area.

図4(a)に示すように、表示領域2は、マザー基板1と同一材料からなる絶縁基板17上に、ドライバ素子15やスイッチング素子16を有する導電性の回路層18が形成されている。また、回路層18上には、回路層18の一部を除いて、例えば窒化珪素や酸化珪素等から成る絶縁膜19が形成されている。さらに、回路層18は、ドライバ素子15やスイッチング素子16がTFTであって、絶縁膜19上も凹凸状に形成される。その凹凸を平坦化するために、絶縁膜19上には、例えばノボラック樹脂、アクリル樹脂、エポキシ樹脂又はシリコン樹脂等の絶縁性を有する有機材料から成る平坦化膜20が形成されている。なお、平坦化膜20の厚みは、例えば2μm以上5μm以下に設定されている。   As shown in FIG. 4A, in the display region 2, a conductive circuit layer 18 having a driver element 15 and a switching element 16 is formed on an insulating substrate 17 made of the same material as the mother substrate 1. Further, an insulating film 19 made of, for example, silicon nitride or silicon oxide is formed on the circuit layer 18 except for a part of the circuit layer 18. Further, in the circuit layer 18, the driver element 15 and the switching element 16 are TFTs, and the insulating film 19 is also formed in an uneven shape. In order to planarize the unevenness, a planarizing film 20 made of an organic material having an insulating property such as a novolac resin, an acrylic resin, an epoxy resin, or a silicon resin is formed on the insulating film 19. The thickness of the planarizing film 20 is set to 2 μm or more and 5 μm or less, for example.

また、平坦化膜20上には、平坦化膜20を貫通するコンタクトホール21が形成されている。コンタクトホール21の断面は、上部よりも下部が幅狭なテーパー状に形成されている。さらにコンタクトホール21の内周面から平坦化膜20上にかけて、例えばアルミニウム、銅、銀、金、ロジウム又はネオジム等の金属や、これらの合金のから成るコンタクト電極層22が形成されている。   A contact hole 21 that penetrates the planarizing film 20 is formed on the planarizing film 20. The cross section of the contact hole 21 is formed in a taper shape in which the lower part is narrower than the upper part. Further, a contact electrode layer 22 made of a metal such as aluminum, copper, silver, gold, rhodium or neodymium, or an alloy thereof is formed from the inner peripheral surface of the contact hole 21 to the planarizing film 20.

さらに平坦化膜20上には、発光素子11が形成されている。発光素子11は、電源線12として機能するアノード層としての第1電極層23と、第1電極層23上に形成された電荷注入層24と、電荷注入層24上に形成された発光層としての有機発光層25と、有機発光層25上に形成されたカソード層としての第2電極層26と、を含んで構成されている。   Further, the light emitting element 11 is formed on the planarizing film 20. The light emitting element 11 includes a first electrode layer 23 serving as an anode layer functioning as the power line 12, a charge injection layer 24 formed on the first electrode layer 23, and a light emitting layer formed on the charge injection layer 24. The organic light emitting layer 25 and a second electrode layer 26 as a cathode layer formed on the organic light emitting layer 25 are included.

第1電極層23は、図4(b)に示すように、平坦化膜20上に形成されるとともに、コンタクト電極層22と間を空けて併設されている。第1電極層23は、コンタクト電極層22と同じ材料を用いることができ、光反射率の大きい導電材料から成る。このように第1電極層23を光反射率の大きな導電材料から形成することにより、トップエミッション型の発光素子11においては、光取出し効率を向上させることができる。なお、第1電極層14の厚みは、例えば50nm以上、500nm以下に設定されている。   As shown in FIG. 4B, the first electrode layer 23 is formed on the planarization film 20 and is provided side by side with the contact electrode layer 22. The first electrode layer 23 can be made of the same material as that of the contact electrode layer 22 and is made of a conductive material having a high light reflectance. Thus, by forming the first electrode layer 23 from a conductive material having a high light reflectance, the light extraction efficiency can be improved in the top emission type light emitting element 11. The thickness of the first electrode layer 14 is set to, for example, 50 nm or more and 500 nm or less.

各画素における第1電極層23同士は、お互い直接接続されており、本発明の共通電極としての機能を有する。共通電極は、コンタクト電極層22及びコンタクト電極層22の外周を取り囲む領域を除いて、一体となって形成されている。かかる共通電極が有する静電容量は、共通電極がライン状でなく平板状であるため、多くの電荷、即ち静電気を保持することが可能である。なお、共通電極としての第1電極層23の一辺の長さは、例えば35mm以上400mm以下に設定されている。   The first electrode layers 23 in each pixel are directly connected to each other and have a function as a common electrode of the present invention. The common electrode is integrally formed except for the contact electrode layer 22 and a region surrounding the outer periphery of the contact electrode layer 22. The capacitance of the common electrode can hold a large amount of charge, that is, static electricity because the common electrode is not a line but a plate. Note that the length of one side of the first electrode layer 23 as a common electrode is set to, for example, 35 mm or more and 400 mm or less.

また、第1電極層23上には、発光素子11が形成される領域及びコンタクト電極層222の一部を露出するように、絶縁物27が形成されている。絶縁物27は、第1電極層23と第2電極層26との間に介在され、両者の短絡を防止している。なお、絶縁物27は、例えばフェノール樹脂、アクリル樹脂又はポリイミド樹脂等の有機絶縁材料や、窒化珪素等の無機絶縁材料から成る。   An insulator 27 is formed on the first electrode layer 23 so as to expose a region where the light emitting element 11 is formed and a part of the contact electrode layer 222. The insulator 27 is interposed between the first electrode layer 23 and the second electrode layer 26 to prevent a short circuit therebetween. The insulator 27 is made of, for example, an organic insulating material such as phenol resin, acrylic resin, or polyimide resin, or an inorganic insulating material such as silicon nitride.

また、絶縁物27上には、発光素子11が形成される領域及び露出するコンタクト電極層22の一部、すなわち各画素の周囲を取り囲むように隔壁28が形成されている。隔壁28の断面は、上部よりも下部が幅狭であって、例えばフェノール樹脂、アクリル樹脂又はポリイミド樹脂等の有機絶縁材料から成る。   On the insulator 27, a partition wall 28 is formed so as to surround a region where the light emitting element 11 is formed and a part of the exposed contact electrode layer 22, that is, the periphery of each pixel. The cross section of the partition wall 28 is narrower at the lower part than at the upper part, and is made of an organic insulating material such as phenol resin, acrylic resin, or polyimide resin.

次に、第1電極層23上に形成される発光素子11を構成する各層について説明する。電荷注入層24は、第1電極層23上から絶縁物27上にかけて形成されている。かかる電荷注入層24は、例えばN,N’−ビス(3−メチルフェニル)−(1,1’−ビフェニル)−4,4’−ジアミン(TPD)、4,4’−ビス[N−(ナフチル)−N−フェニル−アミノ]ビフェニル(α−NPD)等 の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、 ポリアリールアルカン、ブタジエン、および4,4’,4”−トリス(N−(3−メチルフェニル)N−フェニルアミノ)トリフェニルアミン(m−MTDATA)等のスターバースト芳香族やアミン化合物を用いることができる。なお、第1電極層23の直上に形成される電荷注入層24の厚みは、例えば10nm以上、50nm以下に設定されている。   Next, each layer which comprises the light emitting element 11 formed on the 1st electrode layer 23 is demonstrated. The charge injection layer 24 is formed from the first electrode layer 23 to the insulator 27. The charge injection layer 24 is formed of, for example, N, N′-bis (3-methylphenyl)-(1,1′-biphenyl) -4,4′-diamine (TPD), 4,4′-bis [N- ( Aromatic diamine compounds such as naphthyl) -N-phenyl-amino] biphenyl (α-NPD), oxazole, oxadiazole, triazole, imidazole, imidazolone, stilbene derivative, pyrazoline derivative, tetrahydroimidazole, polyarylalkane, butadiene, and Starburst aromatics and amine compounds such as 4,4 ′, 4 ″ -tris (N- (3-methylphenyl) N-phenylamino) triphenylamine (m-MTDATA) can be used. The thickness of the charge injection layer 24 formed immediately above the electrode layer 23 is, for example, 10 nm or more and 50 nm or less. It has been set.

有機発光層25は、フタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の発光樹脂、またはこれらにDCJTB、クマリン、キナクリドン、スチリルアミン又はペルリン等の添加物を含有したものを用いることができる。なお、有機発光層25と第2電極層26との間に、例えばα‐NPD又はTPD等の輸送層、酸化ニッケル、酸化チタン、フッ化炭素又はCuPc等の注入層を、介在させることができる。   The organic light emitting layer 25 may be a light emitting resin such as phthalocyanine, trisaluminum complex, benzoquinolinolato or beryllium complex, or a material containing an additive such as DCJTB, coumarin, quinacridone, styrylamine or perlin. it can. Note that a transport layer such as α-NPD or TPD, and an injection layer such as nickel oxide, titanium oxide, fluorocarbon, or CuPc can be interposed between the organic light emitting layer 25 and the second electrode layer 26. .

第2電極層26は、光と透過する導電材料から、有機発光層25上から絶縁物27上にかけて延在されており、該延在部が露出するコンタクト電極層22と直接接続されている。第2電極層26は、例えばITO又はIZO等の透明電極や、プラチナ、金、ニッケル、銀又は銅や、これらの合金から成る。   The second electrode layer 26 extends from a conductive material that transmits light to the organic light emitting layer 25 to the insulator 27, and is directly connected to the contact electrode layer 22 from which the extended portion is exposed. The second electrode layer 26 is made of, for example, a transparent electrode such as ITO or IZO, platinum, gold, nickel, silver, copper, or an alloy thereof.

また、各画素に形成される発光素子11を被覆するように、例えば窒化珪素、酸化珪素又は窒化炭化珪素等の無機材料から成る保護層29が形成されている。保護層29は、発光素子11を封止し、発光素子11を水分や外気から保護するものであって、光透過性の機能を有し、厚みが例えば100nm以上5μm以下に設定されている。   Further, a protective layer 29 made of an inorganic material such as silicon nitride, silicon oxide, or silicon nitride carbide is formed so as to cover the light emitting element 11 formed in each pixel. The protective layer 29 seals the light emitting element 11 and protects the light emitting element 11 from moisture and outside air, has a light-transmitting function, and has a thickness of, for example, 100 nm to 5 μm.

また、絶縁基板17上には、発光素子11に対して対向するように配置された封止基板30が形成されている。封止基板30は透明の基板から成り、例えばガラスやプラスチックを用いることができる。さらに、絶縁基板17と封止基板30との間には、シール材31が介在されており、絶縁基板17と隔壁28と封止基板30とシール材31によって、複数の画素を密封している。なお、シール材31は、例えばアクリル樹脂、エポキシ樹脂、ウレタン樹脂又はシリコン樹脂等の光硬化性又は熱硬化性の樹脂を用いることができる。好ましくは、紫外線の照射により硬化する光硬化性のエポキシ樹脂を採用する。   In addition, a sealing substrate 30 is formed on the insulating substrate 17 so as to face the light emitting element 11. The sealing substrate 30 is made of a transparent substrate, and for example, glass or plastic can be used. Further, a sealing material 31 is interposed between the insulating substrate 17 and the sealing substrate 30, and a plurality of pixels are sealed by the insulating substrate 17, the partition wall 28, the sealing substrate 30, and the sealing material 31. . The sealing material 31 can be made of a photo-curing or thermosetting resin such as an acrylic resin, an epoxy resin, a urethane resin, or a silicon resin. Preferably, a photocurable epoxy resin that is cured by irradiation with ultraviolet rays is employed.

上述したように、本発明の実施形態に係る有機ELパネルは、マザー基板1を切断する前には、隣接する表示領域2同士の間にて、直接第1電極層23同士が接続されている。また、共通電極の一部は、短絡線4と直接接続されているため、各表示領域2を同電位にすることができる。そのため、製造工程にてマザー基板1に静電気が発生したとしても、静電容量の大きな共通電極を短絡させることによって、静電気による電荷が走査線に進入してもTFTに高電圧が印加することがなく、TFTが破壊されることがない。   As described above, in the organic EL panel according to the embodiment of the present invention, before the mother substrate 1 is cut, the first electrode layers 23 are directly connected between the adjacent display regions 2. . Moreover, since a part of common electrode is directly connected with the short circuit wire 4, each display area 2 can be made into the same electric potential. Therefore, even if static electricity is generated in the mother substrate 1 during the manufacturing process, a high voltage is applied to the TFT even if charges due to static electricity enter the scanning line by short-circuiting the common electrode having a large electrostatic capacity. And the TFT is not destroyed.

また、本発明の実施形態に係る有機ELパネルは、マザー基板1を切断する前には、図1に示すように、有機ELパネルを多数個取りするために、表示領域がマトリックス状に配列されており、それぞれの表示領域の一端に、信号線駆動回路7、走査線駆動回路10及び電源線駆動回路13等の駆動ICを実装するための実装領域が設けられている。これらの駆動ICを実装する実装領域には、信号線6等の配線が引き回されている。かかる配線は、隣接する表示領域の一端に沿って形成された短絡線4に接続されており、隣接する表示領域同士の間には、短絡線の本数が一本となるように設定されている。   Further, in the organic EL panel according to the embodiment of the present invention, before the mother substrate 1 is cut, as shown in FIG. 1, display areas are arranged in a matrix form so as to obtain a large number of organic EL panels. A mounting area for mounting a driving IC such as the signal line driving circuit 7, the scanning line driving circuit 10, and the power line driving circuit 13 is provided at one end of each display area. Wirings such as signal lines 6 are routed in a mounting region where these driving ICs are mounted. Such wiring is connected to the short-circuit line 4 formed along one end of the adjacent display area, and the number of short-circuit lines is set to be between the adjacent display areas. .

仮に、従来のように短絡線4を各表示領域の外周を取り囲むように形成し、隣接する表示領域同士の間で、短絡線を複数本形成した場合、マザー基板から表示領域を切り出す作業は、困難な作業となる。つまり、マザー基板を短絡線の内周に沿って切断しなければ、表示領域を切り出すことができず、全ての短絡線を切り離す工程が必要となり、切断工程が煩雑となる。さらに、短絡線と表示領域との間の距離は、多数個取りをするために短く設定されているために、切断する箇所の位置決め工程も、時間をかけて微調整しなければならず、製造工程が複雑化することになる。一方、本発明の実施形態に係る有機ELパネルは、隣接する表示領域同士において、一方の表示領域が他方の接続領域内に形成された短絡線と接続されており、隣接する表示領域の間にて短絡線の数を一本とすることができる。そして、その一本の短絡線を隣接する表示領域同士が共有することで、マザー基板上の短絡線の数を少なくすることができる。その結果、マザー基板上に多数個取りする表示領域の数を増やすことができ、さらに、表示領域を切り出してから、全ての短絡線を切り離す工程を少なくすることができ、製造工程を短縮することができる。   Temporarily, if the short-circuit line 4 is formed so as to surround the outer periphery of each display area as in the past, and a plurality of short-circuit lines are formed between adjacent display areas, the work of cutting out the display area from the mother substrate is as follows: It will be a difficult task. That is, unless the mother substrate is cut along the inner periphery of the short-circuit line, the display area cannot be cut out, and a process of separating all the short-circuit lines is required, which complicates the cutting process. In addition, since the distance between the short-circuit line and the display area is set short so as to obtain a large number of pieces, the positioning process of the location to be cut must also be fine-tuned over time and manufactured. The process becomes complicated. On the other hand, in the organic EL panel according to the embodiment of the present invention, in the adjacent display areas, one display area is connected to a short-circuit line formed in the other connection area, and between the adjacent display areas. Thus, the number of short-circuit wires can be reduced to one. And the display area which adjoins that one short circuit line can reduce the number of the short circuit lines on a mother board | substrate. As a result, it is possible to increase the number of display areas to be taken in large numbers on the mother board, and further reduce the number of processes for cutting out all short-circuit lines after cutting out the display areas, thereby shortening the manufacturing process. Can do.

また、図1に示すように、マザー基板を平面視して、短絡線と共通電極との間に、信号線6、走査線8及びアース線9等の配線が介在されていない共通電極の一端に沿って形成される短絡線は、信号線等の配線と距離が空いて設けられており、かかる短絡線と配線とが静電気放電にて短絡することがないため、表示領域を切り出してから、切り離す必要性がなく、製造工程をより単純化することが可能である。また、マザー基板を切断後の、有機ELパネルの端部に形成される短絡線の一部残りは、共通電極と直接接続されており、グランドとして機能し、表示領域が電気的に不安定になることがない。   Further, as shown in FIG. 1, when the mother substrate is viewed in plan, one end of the common electrode in which no wiring such as the signal line 6, the scanning line 8, and the ground line 9 is interposed between the short-circuit line and the common electrode. The short-circuit line formed along the line is provided at a distance from the signal line and the like, and the short-circuit line and the wiring are not short-circuited by electrostatic discharge. There is no need for separation, and the manufacturing process can be further simplified. The remaining part of the short-circuit line formed at the end of the organic EL panel after cutting the mother substrate is directly connected to the common electrode, which functions as a ground, and the display area becomes electrically unstable. Never become.

以下に、本発明の実施形態に係る有機ELパネルの製造方法について説明する。まず、基板としてのマザー基板1を準備する。マザー基板1は切断する前の絶縁基板17であって、マザー基板1上に複数個の表示領域2が同時に形成する。マザー基板1上に、従来周知の蒸着法、CVD法、スピンコート法又はスパッタ法等の薄膜形成技術と、従来周知のマスキング、フォトリソグラフィー又はエッチング等の薄膜加工技術を用いて、各表示領域2の画素ごとにTFTを含む回路層18及び絶縁膜19を形成する。   Below, the manufacturing method of the organic electroluminescent panel which concerns on embodiment of this invention is demonstrated. First, a mother substrate 1 as a substrate is prepared. The mother substrate 1 is an insulating substrate 17 before being cut, and a plurality of display regions 2 are simultaneously formed on the mother substrate 1. Each display region 2 is formed on the mother substrate 1 by using a conventionally known thin film forming technique such as a vapor deposition method, a CVD method, a spin coating method or a sputtering method, and a conventionally known thin film processing technique such as masking, photolithography or etching. A circuit layer 18 including a TFT and an insulating film 19 are formed for each pixel.

そして、回路層18及び絶縁膜19を被覆するように、従来周知のスピンコート法を用いて平坦化膜20となる未硬化の有機樹脂を被着させる。かかる有機樹脂上に露光マスクを配置し、露光現像、ベーキング処理を行い、回路層18の一部を露出させて、上部よりも下部が幅狭なコンタクトホール21を有する平坦化膜20を形成する。   Then, an uncured organic resin to be the planarizing film 20 is deposited using a conventionally known spin coating method so as to cover the circuit layer 18 and the insulating film 19. An exposure mask is placed on the organic resin, exposure development and baking are performed to expose a part of the circuit layer 18 and form a planarization film 20 having a contact hole 21 whose width is narrower than the upper part. .

次に、平坦化膜20上に、共通電極層としての第1電極層23及びコンタクト電極層22と成る金属膜を形成する。金属膜は、マザー基板1上に複数個の表示領域2を形成する領域全てに被着される。また、金属膜を形成するのと同時にマザー基板1の外周及び各表示領域2同士の間にライン状に短絡線4を形成する。短絡線4と金属膜の一部とは、直接接続されて形成される。   Next, a metal film that forms the first electrode layer 23 and the contact electrode layer 22 as a common electrode layer is formed on the planarizing film 20. The metal film is deposited on all the areas where the plurality of display areas 2 are formed on the mother substrate 1. Further, simultaneously with the formation of the metal film, the short-circuit line 4 is formed in a line shape between the outer periphery of the mother substrate 1 and the display areas 2. The short-circuit line 4 and a part of the metal film are formed by being directly connected.

そして、金属膜に対して従来周知の薄膜加工技術を用いて、パターニングして表示領域2ごとに第1電極層23とコンタクト電極層22を形成する。さらに、第1電極層23及びコンタクト電極層22上に、絶縁物27となりうる有機絶縁材料を被着し、従来周知の薄膜加工技術を用いて、パターニングした絶縁物27を形成する。   Then, the first electrode layer 23 and the contact electrode layer 22 are formed for each display region 2 by patterning the metal film using a conventionally known thin film processing technique. Further, an organic insulating material that can become the insulator 27 is deposited on the first electrode layer 23 and the contact electrode layer 22, and the patterned insulator 27 is formed using a conventionally well-known thin film processing technique.

次に、絶縁物27上に、従来周知の薄膜加工技術を用いて、断面が上部よりも下部が幅狭な隔壁28を形成する。かかる隔壁28は、各画素を取り囲むように形成される。   Next, a partition wall 28 having a narrower cross section than the upper part is formed on the insulator 27 using a conventionally known thin film processing technique. The partition wall 28 is formed so as to surround each pixel.

そして、発光素子11が形成される領域を露出するようにマスキングし、従来周知の蒸着法を用いて、電荷注入層24、有機発光層25、第2電極層26を順に形成する。かかる第2電極層26は、コンタクト電極層22と直接接続する。このようにして、画素ごとに発光素子11を形成することができる。   Then, masking is performed so as to expose the region where the light emitting element 11 is formed, and the charge injection layer 24, the organic light emitting layer 25, and the second electrode layer 26 are sequentially formed by using a conventionally known vapor deposition method. The second electrode layer 26 is directly connected to the contact electrode layer 22. In this way, the light emitting element 11 can be formed for each pixel.

さらに、従来周知の薄膜形成技術を用いて、発光素子11を被覆するように保護層29を形成する。そして、発光素子11が形成された絶縁基板17に対して、マザー基板と同等の大きさの封止基板30を対向配置し、両者をシール31を介して接着する。なお、封止基板30をシール材31によって、絶縁基板17に固定する作業は、例えば窒素ガス又はアルゴンガス等の不活性ガス雰囲気中や、高真空中で行うことによって、絶縁基板17と封止基板30との間に水分や外気が含まれるのを抑制することができる。このようにして、複数個の表示領域2を有するマザー基板1を作製することができる。かかる複数個の表示領域2同士は、共通電極としての第1電極層23を介して直接接続されており、同電位に形成される。   Further, the protective layer 29 is formed so as to cover the light emitting element 11 using a conventionally known thin film forming technique. Then, a sealing substrate 30 having the same size as the mother substrate is disposed opposite to the insulating substrate 17 on which the light emitting element 11 is formed, and both are bonded via a seal 31. The operation of fixing the sealing substrate 30 to the insulating substrate 17 with the sealing material 31 is performed, for example, in an inert gas atmosphere such as nitrogen gas or argon gas or in a high vacuum, thereby sealing the insulating substrate 17 and the insulating substrate 17. It is possible to suppress moisture and outside air from being contained between the substrate 30 and the substrate 30. In this way, the mother substrate 1 having a plurality of display areas 2 can be manufactured. The plurality of display regions 2 are directly connected via the first electrode layer 23 as a common electrode, and are formed at the same potential.

複数個の表示領域2が形成されたマザー基板1を作製するまでに、マザー基板1は絶縁性を有するため、製造工程において静電気がマザー基板1に蓄積されることがある。上述したマザー基板1は、第1電極層23同士が直接接続されており、保有する静電容量が大きく、短絡化配線として使用したことによって、静電気による電荷によって、TFTにて高電圧が印加されるのを効果的に抑制することができる。その結果、TFTが破壊されるのを有効的に防止することができ、製造歩留まりを向上させることができる。   Since the mother substrate 1 is insulative before the mother substrate 1 on which the plurality of display regions 2 are formed, static electricity may be accumulated on the mother substrate 1 in the manufacturing process. The above-described mother substrate 1 has the first electrode layers 23 directly connected to each other, has a large capacitance, and is used as a short-circuit wiring, so that a high voltage is applied to the TFT due to static electricity. Can be effectively suppressed. As a result, the TFT can be effectively prevented from being destroyed, and the manufacturing yield can be improved.

そして、複数個の表示領域2を有するマザー基板1を、例えばレーザーカッターを用いて、絶縁基板17及び封止基板30を表示領域2の外周に沿ったラインLを切断し、隣接する共通電極同士を分断する。このとき、表示領域2の外周の少なくとも一辺に沿って形成された短絡線4を、共通電極を分断する際に同時に切断し、有機ELパネル3を作製することができる。   Then, the mother substrate 1 having a plurality of display regions 2 is cut using the laser cutter, for example, by cutting the line L along the outer periphery of the display region 2 between the insulating substrate 17 and the sealing substrate 30, and adjacent common electrodes Divide. At this time, the short-circuit line 4 formed along at least one side of the outer periphery of the display region 2 can be cut at the same time when the common electrode is cut to produce the organic EL panel 3.

そして、切断した有機ELパネル3に、信号線駆動回路7、走査線駆動回路10、電源線駆動回路13としての駆動ICを実装し、有機ELディスプレイを製造することができる。   Then, a driving IC as the signal line driving circuit 7, the scanning line driving circuit 10, and the power supply line driving circuit 13 can be mounted on the cut organic EL panel 3 to manufacture an organic EL display.

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。   In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.

本発明の実施形態に係るマザー基板の平面図である。It is a top view of the mother board concerning the embodiment of the present invention. 本発明の実施形態に係る有機ELパネルの平面図である。It is a top view of the organic electroluminescent panel which concerns on embodiment of this invention. 本発明の実施形態に係る画素回路の電気回路図である。FIG. 3 is an electric circuit diagram of a pixel circuit according to an embodiment of the present invention. 本発明の実施形態に係る発光素子であって、(a)は発光素子の断面図、(b)は共通電極である第1電極層の平面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a light emitting element which concerns on embodiment of this invention, Comprising: (a) is sectional drawing of a light emitting element, (b) is a top view of the 1st electrode layer which is a common electrode.

符号の説明Explanation of symbols

1 マザー基板
2 表示領域
3 パネル
4 短絡線
5 画素回路
6 信号線
7 信号線駆動回路
8 走査線
9 アース線
10 走査線駆動回路
11 発光素子
12 電源線
13 電源線駆動回路
14 コンデンサ
15 ドライバ素子
16 スイッチング素子
17 絶縁基板
18 回路層
19 絶縁膜
20 平坦化膜
21 コンタクトホール
22 コンタクト電極層
23 第1電極層
24 電荷注入層
25 有機発光層
26 第2電極層
27 絶縁物
28 隔壁
29 保護層
30 封止基板
31 シール材
DESCRIPTION OF SYMBOLS 1 Mother board | substrate 2 Display area 3 Panel 4 Short circuit line 5 Pixel circuit 6 Signal line 7 Signal line drive circuit 8 Scan line 9 Ground line 10 Scan line drive circuit 11 Light emitting element 12 Power line 13 Power line drive circuit 14 Capacitor 15 Driver element 16 Switching element 17 Insulating substrate 18 Circuit layer 19 Insulating film 20 Planarizing film 21 Contact hole 22 Contact electrode layer 23 First electrode layer 24 Charge injection layer 25 Organic light emitting layer 26 Second electrode layer 27 Insulator 28 Partition 29 Protective layer 30 Sealing Stop board 31 Sealing material

Claims (3)

絶縁基板上に形成される複数個の表示領域のうち、隣接する前記表示領域同士を、それぞれの前記表示領域が有する平板状の共通電極を介して、互いに接続し、前記複数個の表示領域同士が同電位に形成された基板を準備する工程と、
前記表示領域の外周に沿って前記絶縁基板を切断し、隣接する前記共通電極同士を分断する工程と、
を備え
前記表示領域は矩形状であって、前記絶縁基板上には、前記表示領域の外周の少なくとも一辺に沿ってライン状の短絡線が形成され、隣接する前記表示領域の前記短絡線同士が直接接続されているとともに、
前記共通電極の一部は、前記短絡線と直接接続されており、
前記分断する工程にて、前記短絡線を切断し、
前記絶縁基板の切断によって切り出されたパネルの端部に前記短絡線の一部が前記共通電極に直接接続された状態で残るように、前記絶縁基板が切断されることを特徴とする有機ELパネルの製造方法。
Among a plurality of display areas formed on an insulating substrate, the adjacent display areas are connected to each other via a flat common electrode included in each display area, and the plurality of display areas are connected to each other. Preparing a substrate formed at the same potential;
Cutting the insulating substrate along the outer periphery of the display area, and separating adjacent common electrodes;
Equipped with a,
The display area is rectangular, and on the insulating substrate, a line-shaped short-circuit line is formed along at least one side of the outer periphery of the display area, and the short-circuit lines in the adjacent display areas are directly connected to each other. As well as
A part of the common electrode is directly connected to the short-circuit line,
In the step of cutting, the short-circuit line is cut,
The organic EL panel , wherein the insulating substrate is cut so that a part of the short-circuit line remains directly connected to the common electrode at an end of the panel cut out by cutting the insulating substrate. Manufacturing method.
絶縁基板上に形成される複数の切断領域と、それぞれの前記切断領域の内側に形成される表示領域と該表示領域の一端に沿って形成される短絡線とを備えた基板を準備する工程と、
隣接する前記表示領域同士において、一方の前記表示領域は、前記切断領域を跨いで、他方の前記切断領域に形成された前記短絡線と接続され、隣接する前記表示領域同士が同電位に設定されており、
隣接する前記表示領域同士を、前記切断領域の外周上に沿って前記絶縁基板を切断する工程と、
を備え、
前記絶縁基板の切断によって切り出されたパネルの端部に前記短絡線の一部が前記共通電極に直接接続された状態で残るように、前記絶縁基板が切断されることを特徴とする有機ELパネルの製造方法。
Preparing a substrate comprising a plurality of cutting regions formed on an insulating substrate, a display region formed inside each of the cutting regions, and a short-circuit line formed along one end of the display region; ,
In the adjacent display areas, one of the display areas straddles the cutting area and is connected to the short-circuit line formed in the other cutting area, and the adjacent display areas are set to the same potential. And
Cutting the insulating substrate along the outer periphery of the cutting area between the adjacent display areas;
With
The organic EL panel , wherein the insulating substrate is cut so that a part of the short-circuit line remains directly connected to the common electrode at an end of the panel cut out by cutting the insulating substrate. Manufacturing method.
請求項1又は2に記載の有機ELパネルの製造方法によって製造された有機ELパネルに駆動ICを実装する工程を備えたことを特徴とする有機ELディスプレイの製造方法。 A method for manufacturing an organic EL display, comprising a step of mounting a driving IC on the organic EL panel manufactured by the method for manufacturing an organic EL panel according to claim 1 .
JP2007223461A 2007-08-30 2007-08-30 Method for manufacturing organic EL panel and method for manufacturing organic EL display Active JP5004722B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007223461A JP5004722B2 (en) 2007-08-30 2007-08-30 Method for manufacturing organic EL panel and method for manufacturing organic EL display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007223461A JP5004722B2 (en) 2007-08-30 2007-08-30 Method for manufacturing organic EL panel and method for manufacturing organic EL display

Publications (2)

Publication Number Publication Date
JP2009059497A JP2009059497A (en) 2009-03-19
JP5004722B2 true JP5004722B2 (en) 2012-08-22

Family

ID=40555071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007223461A Active JP5004722B2 (en) 2007-08-30 2007-08-30 Method for manufacturing organic EL panel and method for manufacturing organic EL display

Country Status (1)

Country Link
JP (1) JP5004722B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5403689B2 (en) * 2010-04-27 2014-01-29 Necライティング株式会社 Method for manufacturing organic electroluminescent lighting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168110A (en) * 1997-08-13 1999-03-09 Semiconductor Energy Lab Co Ltd Manufacture of display
KR100777724B1 (en) * 2002-02-07 2007-11-19 삼성에스디아이 주식회사 The organic electro luminescence device, the substrate of the same, and the method of splitting of the substrate
JP4231665B2 (en) * 2002-07-10 2009-03-04 Tdk株式会社 Manufacturing method of flat panel display
JP4499490B2 (en) * 2004-06-18 2010-07-07 オプトレックス株式会社 Organic EL display device substrate and organic EL display device
KR100637189B1 (en) * 2004-11-18 2006-10-23 삼성에스디아이 주식회사 Flat panel Display device
JP4752818B2 (en) * 2007-07-06 2011-08-17 ソニー株式会社 Organic EL display device, electronic device, substrate for organic EL display device, and method for manufacturing organic EL display device

Also Published As

Publication number Publication date
JP2009059497A (en) 2009-03-19

Similar Documents

Publication Publication Date Title
CN107293567B (en) Display device and method of manufacturing the same
JP6336418B2 (en) Organic light emitting diode display device and manufacturing method thereof
JP5119529B2 (en) Organic light-emitting display device and method for manufacturing the same
US7767490B2 (en) Organic light emitting device and method of fabricating the same
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
US8415872B2 (en) Organic light emitting diode display device
KR100879294B1 (en) Organic light emitting display
US7355342B2 (en) Organic EL device and electronic apparatus capable of preventing a short circuit
US20060061268A1 (en) Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
US8598782B2 (en) Organic electroluminescent device and electronic apparatus
US11355568B2 (en) Organic light emitting diode display device
JP2004111369A (en) Organic electroluminescent display device and its manufacturing method
KR20170075055A (en) Organic light-emitting display devices
CN112086487B (en) Display panel and display device
JP5443817B2 (en) Image display device
KR100590255B1 (en) Organic electroluminescence display device and method for fabricating thereof
JP5004722B2 (en) Method for manufacturing organic EL panel and method for manufacturing organic EL display
US11991896B2 (en) Display panel having second substrate with barrier structure for defining open spaces that adjoin adhesive layer
KR101169095B1 (en) organic electroluminescence display device and method for fabricating the same
KR20220148783A (en) Organic light emitting display device
JP2009156913A (en) Organic electroluminescence display device and its manufacturing method
US20240215357A1 (en) Display device
KR100946371B1 (en) Organic light emitting display and method of fabricating the same
KR101337188B1 (en) Method of manufacturing organic light emitting diode display device
KR20020065225A (en) Flat Panel Display Device and Method of Manufacturing the Same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120425

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5004722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250