[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5071465B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP5071465B2
JP5071465B2 JP2009258300A JP2009258300A JP5071465B2 JP 5071465 B2 JP5071465 B2 JP 5071465B2 JP 2009258300 A JP2009258300 A JP 2009258300A JP 2009258300 A JP2009258300 A JP 2009258300A JP 5071465 B2 JP5071465 B2 JP 5071465B2
Authority
JP
Japan
Prior art keywords
external connection
ground
switch
electrode
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009258300A
Other languages
English (en)
Other versions
JP2011103597A (ja
Inventor
孝紀 上嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009258300A priority Critical patent/JP5071465B2/ja
Priority to US12/906,212 priority patent/US8368484B2/en
Priority to KR1020100104487A priority patent/KR101165290B1/ko
Priority to CN201010544423.1A priority patent/CN102064794B/zh
Publication of JP2011103597A publication Critical patent/JP2011103597A/ja
Application granted granted Critical
Publication of JP5071465B2 publication Critical patent/JP5071465B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463Duplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Transceivers (AREA)

Description

この発明は、スイッチICを備え1個のアンテナを用いて複数種類の高周波通信信号を送信もしくは受信する高周波モジュール、特にESD保護デバイスを備える高周波モジュールに関するものである。
従来、1個のアンテナに対して、複数の送信系回路、受信系回路もしくは送受信回路をスイッチICを介して接続した高周波スイッチモジュールが各種考案されている。
このような高周波スイッチモジュールは、通常、積層基板により構成され、当該積層基板の表面にスイッチICが実装されている。そして、このスイッチICに接続するアンテナへの伝送回路や、送信系回路、受信系回路、送受信系回路が、積層基板の表面、底面および内部に形成された電極パターンや表面実装された実装部品等によって形成されている。
また、スイッチICを用いた高周波スイッチモジュールの場合、例えばアンテナを介して外部サージ電圧が加わった際にスイッチIC等がサージ電圧により破壊されやすいのを保護するために、スイッチICとアンテナとを接続する伝送回路に静電気放電保護デバイス(以下、「ESDデバイス」と称する。)が備えられている。このESDデバイスは、例えばインダクタからなり、アンテナとスイッチICとを接続する伝送線路とグランドとの間に接続されている。また、通常ESDデバイスは、耐電圧が高いものが用いられるため、実装部品で多く利用されている。
このような実装部品型のESDデバイスを用いる場合、当然に、スイッチICとともに積層基板の表面に実装されるため、当該ESDデバイスをグランドへ接続するグランド接続ラインを積層基板内に設けなければならない。
そこで、従来では、特許文献1に示すように積層基板内に共通グランド電極を配設し、当該共通グランド電極へスイッチICのグランド端子とともにESDデバイスのグランド用端子も接続する構造を用いていた。そして、当該共通グランド電極を、積層基板の底面の共通の外部接続用グランド電極へ接続し、外部のグランドへ接続していた。
特表2008−516494号公報
しかしながら、上述のような共通グランドへ、ESDデバイスもスイッチICも接続する構造では、次に示すような問題が生じる。図8は従来の構造からなる高周波スイッチモジュールにおける問題点を説明するための概略断面図である。なお、図8では、グランドへ接続する系の概略配線パターンのみを示し、他の配線パターンは図示を省略している。
従来の高周波スイッチモジュール10Pは積層基板200Pを備え、当該積層基板200Pの表面に、ESDデバイス110、スイッチIC121、SAWフィルタ素子122が実装されている。積層基板200Pには、内層共通グランド電極201P,202Pが形成されている。内層共通グランド電極201Pは、ESDデバイス110が実装されるグランド用ランドとビアホール220により接続され、スイッチIC121が実装されるグランド用ランドとビアホール221により接続され、SAWフィルタ素子122が実装されるグランド用ランドとビアホール222により接続されている。
内層共通グランド電極201P,202Pは複数のビアホール230で接続され、内層共通グランド電極202Pは、ビアホール240を介して、積層基板200Pの底面に形成された外部接続用グランド電極210へ接続されている。
このような構造の場合、図8の二点鎖線に示すように、ESDデバイス110から外部接続用グランド電極210へ流される外部サージ電流が、主として内層共通グランド電極201Pを介し、スイッチIC121およびSAWフィルタ素子122へ流入してしまう。これにより、スイッチIC121が誤動作したり、サージ耐性の低いスイッチIC121およびSAWフィルタ素子122が破壊したりしてしまう。
このような問題を鑑み、本発明は、ESDデバイスからグランドへ流れるべき外部サージ電圧によるサージ電流が、スイッチIC等の他の回路部品に漏洩して入力されることを防止することを目的としている。
この発明は、スイッチICと、ESDデバイスと、これらが実装された積層基板を備える高周波スイッチモジュールに関するものである。スイッチICは、アンテナに接続する単一の共通ポートと複数の送受信系回路にそれぞれ接続する複数の個別ポートとを有し、共通ポートを複数の個別ポートのいずれか一つに切り替えて接続する。ESDデバイスは、スイッチICの共通ポートとアンテナとを接続する伝送ラインとグランドとの間に接続されて、一方端が伝送ラインのスイッチIC側に接続されるとともに他方端が接地される。積層基板は、天面にスイッチICおよびESDデバイスが実装されるとともに、底面にスイッチICおよびESDデバイスを外部のグランドへ接続する外部接続用グランド電極を有する。
そして、当該積層基板の外部接続用グランド電極は、ESDデバイスの他方端を接地させる第1の外部接続用グランド電極と、該第1の外部接続用グランド電極と電気的に絶縁されたスイッチIC用および送受信系回路用の第2の外部接続用グランド電極と、を備える。さらに、当該積層基板において、第1の外部接続用グランド電極は底面の周縁部に配置され、第2の外部接続用グランド電極は底面の中央部に配置されており、ESDデバイスと第1の外部接続用グランド電極とを接続する第1グランド接続経路と、スイッチICおよび送受信系回路を構成する回路素子と第2の外部接続用グランド電極とを接続する第2グランド接続経路とが、積層基板内において互いに独立に絶縁されて形成されている。
この構成では、ESDデバイス用の第1グランド接続用経路と、スイッチICや送受信系回路を構成する回路素子用の第2グランド接続用経路とが、積層基板内に接続しない。これにより、ESDデバイスからグランドに流れるサージ電流がスイッチICや送受信系の回路素子へ直接流れ込まない。
また、この発明の高周波スイッチモジュールの第1グランド接続経路は、積層基板の内層に形成された、積層方向に直交する方向へ延びる平面電極パターンと、積層基板内に形成された積層方向に延びる導電性ビアホールと、から形成されている。
この構成では、上述のESDデバイス用の第1グランド接続経路の具体的構成例を示す。このように、平面電極パターンとビアホールとを組み合わせることで、積層基板内での引き回しパターンの自由度が向上する。
また、この発明の高周波スイッチモジュールの第1グランド接続経路を構成する平面電極パターンは、第2グランド接続経路を構成する積層基板内に形成された平面電極パターンと異なる層に形成されている。
この構成では、ESDデバイス用の第1グランド接続経路を構成する平面電極パターンと、スイッチICや送受信系回路素子用の第2接続経路を構成する平面電極パターンとが、異なる層に形成されているため、層内における当該平面電極パターン間での結合が生じない。これにより、さらに確実に、外部サージ電圧によるスイッチICや送受信系回路素子の破壊を防止できる。
また、この発明の高周波スイッチモジュールの第1グランド接続経路は、ESDデバイスを実装する実装用ランドと第1の外部接続用グランド電極とを、接続するように形成された積層方向に延びる導電性ビアホールのみから形成されている。
この構成では、ESDデバイスが第1の外部接続用グランド電極へ最短距離で接続されるので、さらにサージ電流を外部のグランドへ流しやすくなる。
また、この発明の高周波スイッチモジュールでは、第1の外部接続用グランド電極の形成面積は、積層基板の底面に形成された他の全ての外部接続用電極の形成面積以上の大きさで形成されている。
この構成では、第1の外部接続用グランド電極の面積が大きいことで、ESDデバイスからのサージ電流が、より一層外部のグランドへ流れやすくなる。
また、この発明の高周波スイッチモジュールでは、第1グランド接続経路において、積層方向に延びる複数の導電性ビアホールが第1の外部接続用グランド電極に接続されている。
この構成では、導電性ビアホール数が複数になることで、ESDデバイスからのサージ電流が、より一層外部のグランドへ流れやすくなる。
また、この発明の高周波スイッチモジュールでは、ESDデバイスが接続される伝送ラインに直列接続されたキャパシタを備える。
この構成では、アンテナとスイッチICとを接続する伝送ラインにキャパシタが挿入されることで、よりサージ耐性を向上することができる。
また、この発明の高周波スイッチモジュールでは、送受信系回路を構成する回路素子として、スイッチICの所定の個別ポートに接続されたSAWフィルタ素子を備える。
この構成では、送受信系回路を構成する回路素子としてSAWフィルタ素子を用いる場合を示す。これにより、送受信系回路にSAWフィルタが配置された高周波スイッチモジュールであっても、スイッチICとともにSAWフィルタの外部サージによる破壊を防止できる。
この発明によれば、ESDデバイスからグランドに流されるサージ電流が、スイッチIC等のESD機能部以外を構成する回路素子へ流入することが防止できる。これにより、スイッチIC等の外部サージによる破壊を確実に防ぐことができる。
第1の実施形態の高周波スイッチモジュールの概略の回路構成を示す回路図である。 第1の実施形態の高周波モジュール10の構造概念を示す側面断面図である。 第1の実施形態の高周波スイッチモジュール10を構成する積層基板200の積層図である。 第2の実施形態の高周波スイッチモジュール10を構成する積層基板200’の積層図である。 第3の実施形態の高周波モジュール10Aの構造概念を示す側面断面図である。 第4の実施形態の高周波スイッチモジュールの概略の回路構成を示す回路図である。 第4の実施形態の高周波スイッチモジュール10Bを構成する積層基板200Bの積層図である。 従来の構造からなる高周波スイッチモジュールにおける問題点を説明するための概略断面図である。
本発明の第1の実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。
まず、図1を参照して本実施形態の高周波スイッチモジュール10の回路構成について、説明する。図1は本実施形態の高周波モジュール10の概略の回路構成を示す回路図である。
高周波スイッチモジュール10は、複数の外部接続用電極を有する。これら複数の外部接続用電極は、後述する構造の積層基板200を用いてなる高周波スイッチモジュール10を、マザー回路基板に実装するために利用される。なお、以下の説明では、説明の便宜上、高周波スイッチモジュール10としての外部接続用電極は「電極」と称し、後述する積層基板に実装するためのスイッチIC121の実装用電極は「ポート」と称する。
複数の外部接続用電極は、アンテナ用外部電極AN0と、送信用外部電極Tx1,Tx2、受信用外部電極Rx1,Rx2,Rx3,Rx4、送受信兼用外部電極UMTS1,UMTS2,UMTS3と、駆動電圧入力用外部電極Vddと、制御電圧入力用外部電極Vc1,Vc2,Vc3,Vc4とを有する。なお、図1の回路図には図示していないが当然に接地用のグランド電極も有する。
スイッチIC121は、例えばCMOS構造からなり、平面視して略矩形からなる所謂SP9T型のFETスイッチICである。スイッチIC121は、本発明の「共通ポート」に相当するアンテナ用ポートPC0、本発明の「個別ポート」に相当するRF用ポートPR1〜PR9、および駆動信号入力系の駆動系信号入力ポートPV0〜PV4を備える。スイッチIC121は、駆動系信号入力ポートPV0に入力される駆動電圧Vddで駆動し、駆動系信号入力ポートPV1〜PV4に入力される制御電圧信号Vc1〜Vc4の組み合わせに応じて、アンテナ用ポートPC0を、RF用ポートPR1〜PR9のいずれかに選択的に接続する機能を有する。なお、本実施形態では、SP9T型を例にしたが、SPnT型(nは2以上の正数)についても、本発明の構成を適用することができる。
次に、スイッチIC121のアンテナ側の回路構成について説明する。
スイッチIC121のアンテナ用ポートPC0はインダクタL2を介して、高周波スイッチモジュール10としてのアンテナ用外部電極AN0に接続している。アンテナ用外部電極AN0は、アンテナANTに接続している。
スイッチIC121のアンテナ用ポートPC0とインダクタL2と間の伝送ラインには、インダクタL1の一方端が接続さており、当該インダクタL1の他方端は、グランドへ接続されている。このようなインダクタL1を配設することで、アンテナANTおよびアンテナ用外部電極AN0を介して、外部サージ電圧が印加されても、インダクタL1を介してグランドへサージ電流が流れる。すなわち、インダクタL1はESDデバイスとして機能する。このようなインダクタL1は、高い耐圧性を有する必要から、実装部品により、実現され、当該インダクタL1は、積層基板200の実装面である表面に実装されている。
また、インダクタL2のアンテナ用外部電極AN0側は、キャパシタC1を介してグランドへ接続されている。
次に、スイッチIC121のRF側の回路構成すなわち送受信系回路の回路構成について説明する。
スイッチIC121のRF用ポートPR1には、ローパスフィルタLPF1を介して送信用外部電極Tx1が接続されている。ローパスフィルタLPF1は、インダクタおよびキャパシタを適宜組み合せてなり、所定の周波数帯域を通過させる特性を有するように構成されている。例えば、GSM850,GSM900の送信信号の周波数帯域を通過させ、当該送信信号の高調波を減衰させる特性となるように設定されている。そして、このようなローパスフィルタLPF1を構成するインダクタ及びキャパシタは、積層基板200の内層に形成された内層電極パターンや実装部品により実現される。なお、本実施形態の図3に示す構成では、これらインダクタ及びキャパシタは、積層基板200の内層形成された内層電極パターンのみで形成されている。
スイッチIC121のRF用ポートPR2には、ローパスフィルタLPF2を介して送信用外部電極Tx2が接続されている。ローパスフィルタLPF2も、インダクタおよびキャパシタを適宜組み合せてなり、ローパスフィルタLPF1とは異なる所定の周波数帯域を通過させる特性を有するように構成されている。例えば、GSM1800,GSM1900の送信信号の周波数帯域を通過させ、当該送信信号の高調波を減衰させる特性となるように設定されている。そして、このようなローパスフィルタLPF2を構成するインダクタ及びキャパシタは、積層基板200の内層形成された内層電極パターンや実装部品により実現される。なお、本実施形態の図3に示す構成では、これらインダクタ及びキャパシタは、積層基板200の内層形成された内層電極パターンのみで形成されている。
スイッチIC121のRF用ポートPR3には、SAWフィルタSAW1を介して平衡型の受信用外部電極Rx1が接続されており、スイッチIC121のRF用ポートPR4には、SAWフィルタSAW1を介して平衡型の受信用外部電極Rx2が接続されている。
SAWフィルタSAW1は、異なる周波数帯域を通過帯域とする二つのSAWフィルタが組み込まれた構造からなる。そして、例えば、SAWフィルタSAW1は、RF用ポートPR3から受信用外部電極Rx1への伝送系では、GSM850の受信信号の周波数帯域を通過帯域とし、RF用ポートPR4から受信用外部電極Rx2への伝送系では、GSM900の受信信号の周波数帯域を通過帯域とするような構成からなる。このようなSAWフィルタSAW1は、実装部品であるSAWフィルタ素子122Aにより実現され、積層基板200の表面に実装されている。
また、スイッチIC121のRF用ポートPR4とSAWフィルタSAW1とを接続する伝送ラインは、インピーダンス整合用のインダクタL3を介してグランドへ接続されている。
スイッチIC121のRF用ポートPR5には、SAWフィルタSAW5を介して平衡型の受信用外部電極Rx3が接続されており、スイッチIC121のRF用ポートPR6には、SAWフィルタSAW2を介して平衡型の受信用外部電極Rx4が接続されている。
SAWフィルタSAW2は、異なる周波数帯域を通過帯域とする二つのSAWフィルタが組み込まれた構造からなる。そして、例えば、SAWフィルタSAW2は、RF用ポートPR5から受信用外部電極Rx3への伝送系では、GSM1800の受信信号の周波数帯域を通過帯域とし、RF用ポートPR6から受信用外部電極Rx4への伝送系では、GSM1900の受信信号の周波数帯域を通過帯域とするような構成からなる。このようなSAWフィルタSAW2も、SAWフィルタSAW1と同様に、実装部品であるSAWフィルタ素子122Bにより実現され、積層基板200の表面に実装されている。
また、スイッチIC121のRF用ポートPR5とSAWフィルタSAW2とを接続する伝送ラインは、インピーダンス整合用のインダクタL4を介してグランドへ接続されている。スイッチIC121のRF用ポートPR6とSAWフィルタSAW2とを接続する伝送ラインは、インピーダンス整合用のインダクタL5を介してグランドへ接続されている。
スイッチIC121のRF用ポートPR7は送受信兼用外部電極UMTS1に接続され、RF用ポートPR8は送受信兼用外部電極UMTS2に接続され、RF用ポートPR9は送受信兼用外部電極UMTS3に接続されている。
次に、高周波スイッチモジュール1におけるスイッチIC121に上述のような切替制御を行わせるための駆動信号入力系回路について説明する。スイッチIC121の駆動系信号入力ポートPV0は駆動電圧入力用外部電極Vddに接続されている。また、駆動系信号入力ポートPV1は制御電圧入力用外部電極Vc1に接続され、駆動系信号入力ポートPV2は制御電圧入力用外部電極Vc2に接続されている。さらに、駆動系信号入力ポートPV3は制御電圧入力用外部電極Vc3に接続され、駆動系信号入力ポートPV4は制御電圧入力用外部電極Vc4に接続されている。
次に、本実施形態の高周波スイッチモジュール10の構造について説明する。図2は本実施形態の高周波モジュール10の構造概念を示す側面断面図である。図3は本実施形態の高周波スイッチモジュール10を構成する積層基板200の積層図である。
高周波スイッチモジュール1を構成する積層基板200の構造は、概略的には、セラミックあるいは樹脂等の複数の誘電体層を積層してなる積層体によって形成される。そして、積層基板200は、各誘電体層間となる内層および積層体の表面および底面に所定パターンで電極を形成することで、図1に示す高周波スイッチモジュール10のスイッチIC121、SAWフィルタSAW1,SAW2(SAWフィルタ素子122A,122B)、ESDデバイス110であるインダクタL1、およびインダクタL3以外の回路パターンを実現している。そして、これらの実装型回路部品は、積層基板200の実装面である表面に実装されている。
まず、図2を用いて、本実施形態の高周波スイッチモジュール10の特徴的な構造について説明する。なお、図2は、グランド接続系の接続パターンのみを図示し、他の回路パターンの図示を省略している。また、SAWフィルタ素子122A,122Bについても、一方のSAWフィルタ素子のみをSAWフィルタ素子122として図示している。
積層基板200の表面には、ESDデバイス110、スイッチIC121、およびSAWフィルタ素子122が所定位置に実装されている。
ESDデバイス110のグランド側ランドは、積層方向に沿ってへ延びる形状のビアホール220Eにより、積層基板200内のA1層に形成された平面電極パターン301Eに接続されている。平面電極パターン301Eは、積層方向に直交する方向へ延びる形状からなる。なお、以下の説明では、特に明記しない限り、各ビアホールは、積層方向に沿って延びる形状であり、平面電極パターンは積層方向に直交する方向へ延びる形状からなる。
A1層の平面電極パターン301Eは、ビアホール230Eを介してC1層の平面電極パターン302Eに接続されている。C1層の平面電極パターン302Eは、ビアホール240Eを介して、ESDデバイス110専用の外部接続用グランド電極210E(本発明の「第1の外部接続用グランド電極」に相当する。)に接続されている。
スイッチIC121のグランド接続用ランドは、ビアホール221を介してB1層の共通グランド電極201に接続されており、SAWフィルタ素子122のグランド接続用ランドは、ビアホール222を介してB1層の共通グランド電極201に接続されている。
B1層の共通グランド電極201は、ビアホール230を介してD1層の共通グランド電極202に接続され、さらに、当該D1層の共通グランド電極202は、ビアホール240を介して外部接続用グランド電極210(本発明の「第2の外部接続用グランド電極」に相当する。)に接続されている。
このように、本実施形態の構成では、ESDデバイス110用の外部接続用グランド電極210Eと、スイッチIC121やSAWフィルタ素子122用の外部接続用グランド電極210とが、積層基板200の底面に個別に形成される。
さらに、ESDデバイス110と外部接続用グランド電極210Eとを接続するグランド接続経路と、スイッチIC121およびSAWフィルタ素子122と外部接続用グランド電極210とを接続するグランド接続経路とが、積層基板200内で接続しない。これにより、ESDデバイス110に外部サージ電圧が印加された場合に生じるサージ電流が、図2の2点鎖線に示すように、外部接続用グランド電極210Eへ流れ、スイッチIC121やSAWフィルタ素子122には流入しない。これにより、従来のようなESDデバイスを備えていても、外部サージ電圧によってスイッチICやSAWフィルタ素子が破壊される現象を防止できる。
なお、図2に示すように、積層基板200を平面視した状態で、ESDデバイス110に接続する経路上の平面電極パターン301E,302Eが、共通グランド電極201,202と、重なり合わないように形成することで、これらの電極が結合することを、防止できる。これにより、さらに外部サージ電圧によるスイッチICやSAWフィルタ素子の破壊を、効果的に防止できる。また、さらに、図2に示すように、平面電極パターン301E,302Eと、共通グランド電極201,202とを、異なる層に形成すれば、層内での結合も防止できる。これにより、さらに外部サージ電圧によるスイッチICやSAWフィルタ素子の破壊を、より一層、効果的に防止できる。
次に、本実施形態の高周波スイッチモジュール10の積層構造について、図3を用いて、より具体的に説明する。なお、図3に積層基板200の各層を積層方向に沿って見た状態での電極パターンを示す図であり、積層基板200の表面の層に対応する最上層である第1層から、積層基板200の最下層である第17層までを順に示している。また、図3におけいて、第1層〜第17層は各層の表面側の電極パターンを示しており、17R層は第17層の底面側の電極パターン、すなわち積層基板200の底面の電極パターンを示している。また、図3の各層に示す丸印はビアホールを示し、当該層を貫通して各層の厚み方向の導通を確保している。また、以下の説明では、グランド接続系の配線パターンのみを説明し、他の回路の配線パターンは説明を省略する。
第1層は、積層基板200の表面すなわち実装面に相当し、ESDデバイス110、スイッチIC121、二個のSAWフィルタ素子122が、実装される実装用ランドが所定パターンで形成されている。なお、第1層における図の右下部に配置された電極は、インダクタL3用の電極である。また、第1層には、上述の図2のビアホール220Eが形成されている。
第2層には、平面電極パターン301Eが形成されている。当該平面電極パターン301Eの一方端は、ビアホール200Eにより、第1層のESDデバイス110用のランドに接続している。
第2層〜第8層にかけては、ビアホール230Eが形成されている。このビアホール230Eの第2層側の端部は、第2層に形成された平面電極パターン301Eの他方端に接続している。
第5層には、略全面に共通グランド電極201が形成されている。この際、共通グランド電極201は、ビアホール230Eの形成領域から所定面積の範囲内には電極が形成されない形状で形成されている。このように、ビアホール230Eと共通グランド電極201とを所定距離以上離間することでも、これらの結合を抑圧し、上述の作用効果を向上させることができる。
第9層には、平面電極パターン302Eが形成されている。この平面電極パターン302Eの一方端は、ビアホール230Eに接続している。ここで、当該積層図からなる高周波スイッチモジュール10では、平面電極パターン302Eと共通グランド電極201,202とが、平面視して重なり合う領域が存在する。しかしながら、平面電極パターン302Eが所定幅の線状電極であり、平面電極パターン302Eと共通グランド電極201,202との重なり合う面積が極小さく、互いが複数層離間されて形成されている。したがって、このような構成であれば、平面電極パターン302Eと共通グランド電極201,202との結合が殆ど無く、上述の作用効果を得ることができる。逆に、平面電極パターン302Eと共通グランド電極201,202とが重なり合うような設計を行わなくてはならない場合でも、重なり合う面積や電極間距離を適宜設定することで、上述の作用効果を得ることができる。
第9層〜第17層にかけては、二個のビアホール240Eが平行して形成されている。これらビアホール240Eの第9層側の端部は、第9層に形成された平面電極パターン302Eの他方端に接続している。
第17層には、共通グランド電極202が形成されている。この際、共通グランド電極202は、ビアホール240Eの形成領域から所定面積の範囲内には電極が形成されない形状で形成されている。これにより、ビアホール240Eと共通グランド電極202との結合も抑圧し、上述の作用効果を向上させることができる。
第17層の裏面、すなわち第17R層には、各種外部接続用電極が形成されており、その一個がビアホール240Eに接続している。このビアホール240Eに接続する外部接続用電極が上述のESDデバイス用の外部接続用グランド電極210Eとなる。
また、第17R層の中央には、外部接続用グランド電極210が形成されており、ビアホール群により第17層の共通グランド電極202に接続されている。
以上のような積層構造からなることで、上述のように、ESDデバイス110用のグランド接続経路と、スイッチIC121およびSAWフィルタ素子122用のグランド接続経路とが、積層基板200内で接続せず、それぞれ個別の外部接続用グランド電極へ接続される。これにより、外部サージからスイッチIC等を保護することができる。
なお、上述の積層構造では、ビアホール240Eは二個が平行した構造からなるが、一個のビアホールから構成しても良く、三個以上であってもよい。そして、複数個を平行に形成することで、より効果的にサージ電流を外部接続用グランド電極210Eへ流すことができる。
また、上述の構成では、ESDデバイス用のグランド接続経路に平面電極パターンを含む構成を用いている。このような構成とすれば、ESDデバイス110の実装位置と、当該ESDデバイス用の外部接続用グランド電極210Eとが、重なり合わないような設計仕様になっても、確実にESDデバイス110のランドと外部接続用グランド電極210Eとを接続することができる。これにより、上述のようなESDデバイス専用のグランド接続経路を形成する仕様であっても、設計的自由度を向上させることができる。
次に、第2の実施形態に係る高周波スイッチモジュールについて図を参照して説明する。図4は本実施形態の高周波スイッチモジュール10を構成する積層基板200’の積層図である。本実施形態の高周波スイッチモジュール10は、第1の実施形態に示した高周波スイッチモジュール10と同じ回路構成であるので、回路構成については説明を省略する。また、積層構造も第8層まで同じであるので、第9層以下の下層についてのみ説明する。
第9層には、平面電極パターン303Eが形成されている。この平面電極パターン303Eの一方端は、ビアホール230Eに接続している。
第9層〜第17層にかけては、ビアホール250Eが形成されている。ビアホール250Eの第9層側の端部は、第9層に形成された平面電極パターン303Eの他方端に接続している。
第17層には、共通グランド電極202’が形成されている。この際、共通グランド電極202は、ビアホール250Eの形成領域から所定面積の範囲内には電極が形成されない形状で形成されている。これにより、ビアホール250Eと共通グランド電極202’との結合も抑圧し、上述の作用効果を向上させることができる。
第17層の裏面、すなわち第17R層には、各種外部接続用電極が形成されており、その一個がビアホール250Eに接続している。このビアホール250Eに接続する外部接続用電極が上述のESDデバイス用の外部接続用グランド電極210E’となる。この際、外部接続用グランド電極210E’を他の外部接続用電極以上の大きさに形成する。
また、第17R層には、外部接続用グランド電極210が形成されており、ビアホール群により第17層の共通グランド電極202’に接続されている。
以上のように、ESDデバイス110用の外部接続用グランド電極210E’を大きく形成することで、ESDデバイスから外部のグランドへサージ電流を流しやすくすることが可能になる。これにより、より効果的に外部サージからスイッチIC等を保護することができる。
次に、第3の実施形態に係る高周波スイッチモジュールについて図を参照して説明する。本実施形態の高周波スイッチモジュール10Aの構造は、第1の実施形態に示した高周波スイッチモジュール10と回路構成が同じであり、ESDデバイス110が外部接続用グランド電極210Eに接続する経路パターンが異なるだけのものであり、回路構成の説明は省略する。
図5は、本実施形態の高周波モジュール10Aの構造概念を示す側面断面図である。
本実施形態の高周波スイッチモジュール10Aの積層基板200Aは、共通グランド電極201、202、外部接続用グランド電極210を含むスイッチIC121およびSAWフィルタ素子122のグランド接続系の経路は同じである。
一方、ESDデバイス110のグランド側ランドは、積層基板200Aを積層方向へ貫通する形状で形成されたビアホール231Eを介して、外部接続用グランド電極211Eへ直接接続されている。
このような構造とすることで、第1の実施形態に示したように、積層基板の内層の平面電極パターンを介さないので、ESDデバイス110のグランド側ランドと外部接続用グランド電極211Eとの距離が短くなる。これにより、ESDデバイス110に印加された外部サージを、より効果的に、外部のグランドへ流すことができる。
次に、第4の実施形態に係る高周波スイッチモジュールについて図を参照して説明する。図6は、本実施形態の高周波スイッチモジュール10Bの概略の回路構成を示す回路図である。
本実施形態の高周波スイッチモジュール10Bは、回路構成上では、スイッチIC121のアンテナ用ポートPC0とインダクタL2と間の伝送ラインに、さらにキャパシタC2が挿入されたものであり、他の構成は第1の実施形態の高周波スイッチモジュール10と同じである。
本実施形態の高周波スイッチモジュール10Bでは、インダクタL2と、伝送ラインにおけるインダクタL1との接続点との間にキャパシタC2が接続されている。このように、キャパシタC2を伝送ラインに直列接続することで、さらにESD保護機能を向上させることができる。
次に、本実施形態の高周波スイッチモジュール10Bの積層構造について説明する。図7は本実施形態の高周波スイッチモジュール10Bを構成する積層基板200Bの積層図である。
本実施形態の積層基板200Bは、第3層以下の下層が第1の実施形態の積層基板200と同じであるので、第3層以下の構造についての説明は省略する。
第1層は、積層基板200の表面すなわち実装面に相当し、ESDデバイス110、スイッチIC121、二個のSAWフィルタ素子122、および、上述のキャパシタC2となるコンデンサ111が、実装される実装用ランドが所定パターンで形成されている。なお、第1層における図の右下部に配置され、ESDデバイス110用の電極に平行して形成された電極は、インダクタL3用の電極である。また、第1層には、上述の図2のビアホール220Eが形成されている。
第2層には、ESDデバイス110用の電極とコンデンサ111用の電極とを接続する配線パターン330が形成されるとともに、ビアホール230Eが形成されている。このビアホール230Eは、ESDデバイス110用の二個のランドにおける、配線パターン330が接続するランドとは異なるランドに接続されている。
そして、ビアホール230Eは、さらに第2層〜第8層にかけて連続的に形成されている。
このような構造であっても、スイッチIC121やSAWフィルタ素子122を外部サージから保護することができ、さらにコンデンサ111(キャパシタC2)を設けることで、より確実に外部サージから保護することができる。
なお、上述のキャパシタC2は、伝送ラインのインダクタL1への接続点とアンテナ用ポートPC0との間に接続されていてもよい。
また、上述の各実施形態に示した積層図の説明では、詳細を説明していないが、ESDデバイス110、スイッチIC121、SAWフィルタ素子122の配置パターンを適宜設定することで、次のような追加効果を得られる。
例えば、図3に示すように、ESDデバイス110に対してスイッチIC121を離間することで、ESDデバイス110からスイッチIC121へ直接外部サージが漏洩することを防止できる。また、図7に示すように、ESDデバイス110からスイッチIC121と一個のSAWフィルタ素子122を離間すれば、当該スイッチIC121と一個のSAWフィルタ素子122への直接的な外部サージの漏洩を防止できる。このように、例えば、耐圧性が低い素子のように、より優先的に保護したい素子があれば、当該素子をESDデバイス110から離間すれば、外部サージによる破壊をより効果的に防止できる。
10,10P−高周波スイッチモジュール、110−ESDデバイス、121−スイッチIC、122,122A,122B−SAWフィルタ素子、200−積層基板、201,202,202’−共通グランド電極、210,210E,211E−外部接続用グランド電極、230E,240E,250E−ビアホール、330−配線パターン

Claims (8)

  1. アンテナに接続する単一の共通ポートと複数の送受信系回路にそれぞれ接続する複数の個別ポートとを有し、前記共通ポートを前記複数の個別ポートのいずれか一つに切り替えて接続可能なスイッチICと、
    該スイッチICの前記共通ポートと前記アンテナとを接続する伝送ラインとグランドとの間に接続され、一方端が前記伝送ラインの前記スイッチIC側に接続されるとともに他方端が接地されるESDデバイスと、
    前記スイッチICおよび前記ESDデバイスが天面に実装されるとともに、前記スイッチICおよび前記ESDデバイスを外部のグランドへ接続する外部接続用グランド電極を底面に有する積層基板と、を備える高周波スイッチモジュールであって、
    前記外部接続用グランド電極は、前記ESDデバイスの他方端を接地させる第1の外部接続用グランド電極と、該第1の外部接続用グランド電極と電気的に絶縁された前記スイッチIC用および前記送受信系回路用の第2の外部接続用グランド電極と、を備え、
    前記第1の外部接続用グランド電極は、前記底面の周縁部に配置され、前記第2の外部接続用グランド電極は、前記底面の中央部に配置され、
    前記ESDデバイスと前記第1の外部接続用グランド電極とを接続する第1グランド接続経路と、前記スイッチICおよび前記送受信系回路を構成する回路素子と前記第2の外部接続用グランド電極とを接続する第2グランド接続経路とが、前記積層基板内において互いに独立に絶縁されて形成されている、高周波スイッチモジュール。
  2. 前記第1グランド接続経路は、
    前記積層基板の内層に形成された、積層方向に直交する方向へ延びる平面電極パターンと、
    前記積層基板内に形成された前記積層方向に延びる導電性ビアホールと、から形成されている、請求項1に記載の高周波スイッチモジュール。
  3. 前記第1グランド接続経路の前記平面電極パターンは、前記スイッチIC用グランド接続経路を構成する前記積層基板内に形成された平面電極パターンと異なる層に形成されている、請求項2に記載の高周波スイッチモジュール。
  4. 前記第1グランド接続経路は、
    前記ESDデバイスを実装する実装用ランドと、前記第1の外部接続用グランド電極とを、接続するように形成された積層方向に延びる導電性ビアホールのみから形成されている、請求項1に記載の高周波スイッチモジュール。
  5. 前記第1の外部接続用グランド電極の形成面積は、前記積層基板の底面に形成された他の全ての外部接続用電極の形成面積以上の大きさで形成されている、請求項1〜請求項4のいずれかに記載の高周波スイッチモジュール。
  6. 前記第1グランド接続経路において、前記積層方向に延びる複数の導電性ビアホールが前記第1の外部接続用グランド電極に接続されている、請求項1〜請求項5のいずれかに記載の高周波スイッチモジュール。
  7. 前記ESDデバイスが接続される伝送ラインに直列接続されたキャパシタを備える、請求項1〜請求項6のいずれかに記載の高周波スイッチモジュール。
  8. 前記送受信系回路を構成する回路素子として、前記スイッチICの所定の個別ポートに接続されたSAWフィルタ素子を備える、請求項1〜請求項7のいずれかに記載の高周波スイッチモジュール。
JP2009258300A 2009-11-11 2009-11-11 高周波モジュール Active JP5071465B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009258300A JP5071465B2 (ja) 2009-11-11 2009-11-11 高周波モジュール
US12/906,212 US8368484B2 (en) 2009-11-11 2010-10-18 High-frequency module
KR1020100104487A KR101165290B1 (ko) 2009-11-11 2010-10-26 고주파 모듈
CN201010544423.1A CN102064794B (zh) 2009-11-11 2010-11-03 高频模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009258300A JP5071465B2 (ja) 2009-11-11 2009-11-11 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2011103597A JP2011103597A (ja) 2011-05-26
JP5071465B2 true JP5071465B2 (ja) 2012-11-14

Family

ID=43973726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009258300A Active JP5071465B2 (ja) 2009-11-11 2009-11-11 高周波モジュール

Country Status (4)

Country Link
US (1) US8368484B2 (ja)
JP (1) JP5071465B2 (ja)
KR (1) KR101165290B1 (ja)
CN (1) CN102064794B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012128271A1 (ja) * 2011-03-24 2012-09-27 株式会社村田製作所 高周波モジュール
WO2013047357A1 (ja) * 2011-09-26 2013-04-04 株式会社村田製作所 高周波モジュール、送信フィルタモジュール、受信フィルタモジュール
US9537472B2 (en) * 2013-03-15 2017-01-03 Peregrine Semiconductor Corporation Integrated switch and self-activating adjustable power limiter
US10680590B2 (en) 2013-03-15 2020-06-09 Psemi Corporation Integrated switch and self-activating adjustable power limiter
JP5677499B2 (ja) 2013-04-11 2015-02-25 太陽誘電株式会社 高周波回路モジュール
JP2015061198A (ja) * 2013-09-18 2015-03-30 太陽誘電株式会社 電子回路
JP6102770B2 (ja) * 2014-01-28 2017-03-29 株式会社村田製作所 高周波モジュール
JP6443263B2 (ja) * 2015-08-10 2018-12-26 株式会社村田製作所 高周波モジュール
KR102116677B1 (ko) * 2016-03-08 2020-05-29 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치
US10263647B2 (en) * 2016-04-09 2019-04-16 Skyworks Solutions, Inc. Multiplexing architectures for wireless applications
US10242792B2 (en) * 2016-05-20 2019-03-26 Murata Manufacturing Co., Ltd. Multilayer electronic component
CN107404300B (zh) * 2016-05-20 2020-09-22 株式会社村田制作所 层叠型电子部件
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
CN108335710B (zh) * 2017-01-20 2021-04-13 群联电子股份有限公司 切换器模块、存储器存储装置及多路复用器
WO2019008913A1 (ja) * 2017-07-06 2019-01-10 株式会社村田製作所 アンテナモジュール
JP2021174854A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置
CN112420675B (zh) * 2020-11-13 2024-03-26 武汉新芯集成电路制造有限公司 半导体器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102672A (ja) 1991-10-11 1993-04-23 Matsushita Electric Ind Co Ltd 電子回路基板
JPH05267494A (ja) * 1992-03-17 1993-10-15 Nippondenso Co Ltd 半導体回路装置の製造方法
JP2000184576A (ja) * 1998-12-17 2000-06-30 Matsushita Electric Ind Co Ltd 雷サージ保護装置
CN1157789C (zh) * 2001-04-11 2004-07-14 华邦电子股份有限公司 静电放电缓冲装置
EP1418680A4 (en) * 2001-08-10 2005-04-06 Hitachi Metals Ltd DERIVATION FILTER, MUTIBAND ANTENNA SWITCHING CIRCUIT, LAMINATED MODULE COMPOSITE ELEMENT, AND COMMUNICATION DEVICE USING SAME
US7492565B2 (en) * 2001-09-28 2009-02-17 Epcos Ag Bandpass filter electrostatic discharge protection device
CN1225792C (zh) * 2002-07-03 2005-11-02 旺宏电子股份有限公司 用于输入/输出静电放电保护的基板充电电路及保护方法
US7295814B2 (en) * 2003-02-05 2007-11-13 Hitachi Metals, Ltd. Antenna switch circuit and antenna switch module
JP4418250B2 (ja) 2004-02-05 2010-02-17 株式会社ルネサステクノロジ 高周波回路モジュール
WO2005088701A1 (ja) * 2004-03-12 2005-09-22 Rohm Co., Ltd 半導体装置
DE102004049684B4 (de) * 2004-10-12 2019-01-03 Snaptrack, Inc. Frontendmodul mit einem Antennenschalter
JP4527570B2 (ja) * 2005-03-08 2010-08-18 京セラ株式会社 高周波モジュ−ル及びそれを搭載した無線通信装置
JP2006310904A (ja) * 2005-04-26 2006-11-09 Hitachi Media Electoronics Co Ltd 信号回路及びこれを備える情報処理装置
CN1963600A (zh) * 2005-11-10 2007-05-16 群康科技(深圳)有限公司 液晶显示面板
US7477495B2 (en) * 2005-12-13 2009-01-13 Silicon Laboratories, Inc. System and method of ESD protection of integrated circuit components
JP2007207857A (ja) 2006-01-31 2007-08-16 Nec Access Technica Ltd 携帯端末用プリント基板及び携帯端末
JP4793101B2 (ja) * 2006-05-31 2011-10-12 ミツミ電機株式会社 電子機器
KR20070119344A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
JP2009089165A (ja) * 2007-10-01 2009-04-23 Murata Mfg Co Ltd 高周波モジュール

Also Published As

Publication number Publication date
JP2011103597A (ja) 2011-05-26
CN102064794B (zh) 2014-06-04
KR101165290B1 (ko) 2012-07-19
KR20110052461A (ko) 2011-05-18
US8368484B2 (en) 2013-02-05
US20110109401A1 (en) 2011-05-12
CN102064794A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
JP5071465B2 (ja) 高周波モジュール
JP5143972B1 (ja) 高周波回路モジュール
EP2662985B1 (en) High-frequency module
US9319026B2 (en) High-frequency module
JP5645143B2 (ja) 高周波部品及び通信装置
JP5609918B2 (ja) スイッチモジュール
JP5725177B2 (ja) 高周波モジュール
US9077439B2 (en) High-frequency module
JP5018858B2 (ja) 高周波モジュール
WO2011152256A1 (ja) 高周波モジュール
US9413413B2 (en) High-frequency module
JP5648736B2 (ja) 高周波モジュール
US9713257B2 (en) Switch module
JP2014039236A (ja) 高周波回路モジュール
JP5420104B1 (ja) 高周波回路モジュール
JP2010212962A (ja) 高周波部品およびそれを用いた通信装置
JP5420102B1 (ja) 高周波回路モジュール
KR101124275B1 (ko) 고주파 모듈
JP2014039265A (ja) 高周波回路モジュール
JP2014039267A (ja) 高周波回路モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Ref document number: 5071465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3