JP5059363B2

JP5059363B2 - 液晶パネルの駆動方法

Info

Publication number: JP5059363B2
Application number: JP2006258289A
Authority: JP
Inventors: ▲キョン▼ 周申; ハクスンチャン; 承厚柳; 賢 ▲ウク▼ 金; 熙旭都; ▲ヨン▼ 周金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-09-23
Filing date: 2006-09-25
Publication date: 2012-10-24
Anticipated expiration: 2026-09-25
Also published as: KR20070034145A; US8207923B2; TW200713183A; KR101182771B1; TWI386882B; US7817124B2; US20110012941A1; US20070070008A1; JP2007086791A; CN1936682A; CN1936682B

Description

本発明は液晶表示装置に関し、特に、それに搭載された液晶パネルとその駆動方法とに関する。

液晶表示装置は、液晶セルのマトリックスにより画像を表示する液晶パネルと、その液晶パネルを駆動する駆動回路とを具備する。液晶表示装置は、駆動回路により各液晶セル内に電界を生成し、その電界により液晶分子の配向方向を制御して各液晶セルの光透過率を調節する。それにより、液晶パネルには画像が表示される。

液晶表示装置では一般に、画面を斜めに見るほど画像が歪曲して見える。画像の歪曲が小さい範囲（視野角）を拡げるための代表的な技術としては、マルチ−ドメインＶＡ（Multi−domain Vertical Alignment）が知られている。ＶＡを用いた液晶表示装置（以下、ＶＡモードの液晶表示装置という）では一般に、液晶セルに対して電界が印加されていないとき、負の誘電率異方性を示す液晶分子の配向方向が液晶パネルの表面に対してほぼ垂直に設定されている。そのとき、液晶パネルに設置された偏光子によりその液晶セルを透過した光が遮断される（ノーマリブラック）。液晶セルに対して電界が印加されているとき、液晶分子がその電界の方向に対して斜めに傾く。そのとき、上記の偏光子により、液晶分子の傾斜角に応じて液晶セルの光透過率が上昇する。更に、マルチ−ドメインＶＡモードの液晶表示装置では、各液晶セル（すなわち、サブ画素）に含まれる液晶層が複数のドメインに分割され、ドメインごとに液晶分子の傾斜方向が異なる。特に、液晶分子の傾斜方向を対称的に変化させることにより、視角に応じた各サブ画素の光透過率の変化が抑えられるので、広い視野角が得られる。ここで、複数のドメインの形成には、各サブ画素の液晶層を挟む基板の表面に形成された突起、または各サブ画素に含まれる電極に形成されたスリットが用いられている。

複数のドメインが基板表面の突起を用いて形成されている液晶表示装置では、各サブ画素に対して電界がまだ印加されていないときに液晶分子が既に小さく傾斜している（プリチルト状態）。プリチルトの方向はドメインごとに異なり、特に上記の突起に対して対称に分布している。プリチルト状態にある液晶分子に対して電界が印加されると、液晶分子がプリチルトの方向に更に大きく傾く。その結果、液晶分子の傾斜方向がドメインごとに変化する。しかし、特に突起の近傍では液晶分子の受ける拘束力が弱いので液晶分子の配向に乱れが生じやすく、その乱れに起因する光漏れが発生しやすい。それ故、側面視認性を更に向上させることが困難である。

複数のドメインが共通電極と画素電極との各スリットパターンを用いて形成されている液晶表示装置（すなわち、ＰＶＡモードの液晶表示装置）では、各電極に対して電圧が印加されるとき、サブ画素の液晶層にはそのスリットによって基板表面に平行な電界（フリンジ電界）が発生する。そのフリンジ電界により液晶分子の傾斜方向がドメインごとに変化し、特にスリットに対して対称的に分布する。しかし、従来のＰＶＡモードの液晶表示装置ではサブ画素が矩形状であるので、サブ画素の端部で発生する側面電界により液晶分子の配向が乱れやすく、エッジテクスチャのような画像の欠陥が発生しやすい。それ故、液晶パネルの側面視認性を更に向上させること、及びサブ画素の光透過率を更に向上させることがいずれも困難である

本発明の目的は、マルチ−ドメインＶＡモードで側面視認性とサブ画素の光透過率とをいずれも更に向上できる液晶パネルとその駆動方法、及びそれを用いた液晶表示装置、を提供することにある。

本発明一つの観点による液晶パネルは、
それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接した二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動するゲートライン、
を具備し、
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、前記第１階調領域と前記第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている。

前記複数のゲートラインの一つが前記第１階調領域と前記第２階調領域との各Ｖ字形の頂点に重なり、前記複数のゲートラインの別の一つが、上下方向で隣接する二つのサブ画素間の境界部と重なっている。

前記液晶パネルが、前記境界部と重なっているストレージライン、を更に具備し、
前記ストレージラインに近接し、又は重なっている接続部によって前記薄膜トランジスタがサブ画素の第１階調領域と第２階調領域とのそれぞれの画素電極に接続されている。

同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が（１．５〜３）：１である。

それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接する二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動するゲートライン、
を具備する液晶パネル、を駆動する方法であり、
ルックアップテーブルを用いて入力データ信号を前記第１データ信号と前記第２データ信号とに変調する段階、
前記第１データ信号と前記第２データ信号とを交互に出力する段階、
ガンマ電圧を用いて前記第１データ信号と前記第２データ信号とを交互にアナログ信号に変換する段階、及び、
アナログ信号に変換された前記第１データ信号と前記第２データ信号とを水平同期期間ごとに交互に前記複数のデータラインのそれぞれに同期して供給する段階、
を含み、
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、前記第１階調領域と前記第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている、液晶パネルの駆動方法を提供する。

それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接する二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動するゲートライン、
を有する液晶パネル；
前記複数のゲートラインを駆動するゲートドライバ；
前記複数のデータラインを駆動するデータドライバ；並びに、
前記ゲートドライバと前記データドライバとを制御し、外部から入力されたデータ信号を前記第１データ信号と前記第２データ信号とに変調して前記データドライバに供給するタイミングコントローラ；
を具備し、
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、前記第１階調領域と前記第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている液晶表示装置を提供する。

第１ガンマ曲線に基づく第１データ信号が供給される第１階調領域と、第２ガンマ曲線に基づく第２データ信号が供給される第２階調領域と、前記第２階調領域に接続された第３階調領域と、を有するサブ画素、
前記第１階調領域を駆動する第１薄膜トランジスタ、
前記第２階調領域と前記第３階調領域とを駆動する第２薄膜トランジスタ、
前記第１薄膜トランジスタと前記第２薄膜トランジスタとに接続され、それぞれに前記第１データ信号と前記第２データ信号とを供給するデータライン、
前記第１薄膜トランジスタを駆動する第１ゲートライン、及び、
前記第２薄膜トランジスタを駆動する第２ゲートライン、
を具備し、
サブ画素のそれぞれでは、第１階調領域が第１ゲートラインの上に位置し、第２階調領域と第３階調領域とのいずれか一つ又は両方が同じ第１ゲートラインの下に位置し、
第１乃至第３階調領域がＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１乃至第３階調領域のそれぞれの両辺が水平方向に対して対称に折れ曲がっている液晶パネルを提供する。

第１ガンマ曲線に基づいて第１ガンマ電圧セットを生成する段階、
第２ガンマ曲線に基づいて第２ガンマ電圧セットを生成する段階、
水平同期期間ごとに、第１ガンマ電圧セットと第２ガンマ電圧セットとのいずれか一つを選択する段階、及び、
選択されたガンマ電圧セットを用い、外部から入力されたデータ信号を水平同期期間ごとに、サブ画素の第１階調領域に供給されるべき第１データ信号、または、同じサブ画素の第２階調領域に供給されるべき第２データに変換してデータラインに供給する段階、
を含み、
それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接した二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動する複数のゲートライン、
を液晶パネルが具備し；
前記複数のゲートラインの一つが駆動されるとき、前記薄膜トランジスタがサブ画素の第１階調領域を駆動し、前記複数のゲートラインの別の一つが駆動されるとき、前記薄膜トランジスタが前記サブ画素の第２階調領域を駆動し、
第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１階調領域と第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている、液晶パネルの駆動方法を提供する。

液晶パネル、
前記液晶パネルのゲートラインを駆動するゲートドライバ、
第１ガンマ曲線に基づいて第１ガンマ電圧セットを生成する第１ガンマ電圧生成部、
第２ガンマ曲線に基づいて第２ガンマ電圧セットを生成する第２ガンマ電圧生成部、
水平同期期間ごとに前記第１ガンマ電圧セットと前記第２ガンマ電圧セットとのいずれか一つを選択して出力するスイッチ、
前記スイッチを介して供給されたガンマ電圧セットを用い、外部から入力されたデータ信号を水平同期期間ごとに、前記液晶パネルのサブ画素の第１階調領域に供給されるべき第１データ信号、または前記サブ画素の第２階調領域に供給されるべき第２データ信号に変換して前記液晶パネルのデータラインに供給するデータドライバ、及び、
前記ゲートドライバと前記データドライバとを制御するタイミングコントローラ、
を具備し、
前記液晶パネルが、
それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接した二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には前記第１データ信号を供給し、サブ画素の第２階調領域には前記第２データ信号を供給する複数のデータライン、及び、
前記複数の薄膜トランジスタを水平同期期間単位で駆動する複数のゲートライン、
を具備し；
前記複数のゲートラインの一つが駆動されるとき、前記薄膜トランジスタがサブ画素の第１階調領域を駆動し、前記複数のゲートラインの別の一つが駆動されるとき、前記薄膜トランジスタが前記サブ画素の第２階調領域を駆動し；
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１階調領域と第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている液晶表示装置を提供する。

本発明による液晶パネルでは上記の通り、各サブ画素が面積の異なる第１階調領域と第２階調領域とに分割されている。各階調領域では特に、両辺が水平方向に対して対称に折れ曲がっている。第１階調領域と第２階調領域とは水平方向と上下方向とのそれぞれで交互に配列され、特に各階調領域の折れ曲がり部分の頂点が水平方向に配列されている。それにより、上下方向に並ぶ階調領域の境界線がジグザグ模様を成す。そのように、階調領域の境界線を上下方向に対して斜めに傾かせることにより、サブ画素間に生じる側面電界の方向を各サブ画素のドメイン内のフリンジ電界の方向に揃えることができる。従って、従来の液晶パネルとは異なり、液晶分子の受ける拘束力が強いので、液晶分子の配向が乱れにくい。その結果、サブ画素の光透過率及びコントラスト比が向上するので、液晶パネルの視野角が拡大されると共に、側面視認性が向上する。

以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
図１は本発明の第１実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図であり、図２は本発明の第２実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。図１及び図２に示された液晶パネルの各画素はジグザグ構造のＲ、Ｇ、Ｂサブ画素を具備する。

Ｒ、Ｇ、Ｂサブ画素のそれぞれは側面視認性の向上のために、互いに異なるガンマ曲線により駆動される高階調領域VHと低階調領域VLとに分割されている。高階調領域VHと低階調領域VLとは、異なる薄膜トランジスタTFTによって独立に駆動される。各サブ画素の高階調領域VHと低階調領域VLとは好ましくは(1.5〜3)：1の面積比率（更に好ましくは1：2の面積比率）で分割されている。各サブ画素では高階調領域VHと低階調領域VLとが上下に配置され、水平方向に隣接した二つのサブ画素間では高階調領域VHと低階調領域VLとが上下方向で反対に配置されている。それにより、水平方向と上下方向とのそれぞれで高階調領域VHと低階調領域VLとが交互に配置されている。

各サブ画素の高階調領域VH及び低階調領域VLは左右の両辺が上下方向から傾き、ジグザグ模様を成す。例えば図１及び図２では、高階調領域VH及び低階調領域VLのそれぞれの左右の両辺が中央部で水平方向に対して対称に折れ曲がり、特にその折れ曲がりの頂点では水平方向と45°の傾斜角で交わっている。それにより、各サブ画素の高階調領域VHと低階調領域VLの左右の両辺が、その高階調領域VH及び低階調領域VLのそれぞれを左右二つのドメインに分割するために画素電極及び共通電極に形成されたスリット（図１、２には示されていない）と平行に並ぶ。その結果、水平方向に隣接する二つのサブ画素間に生じる側面電界が、各サブ画素内での液晶分子の配向制御に利用されるフリンジ電界を補うように作用する。こうして、各サブ画素では光透過率及びコントラスト比が共に向上する。

このようなジグザグの境界線で区切られた各サブ画素の高階調領域VHと低階調領域VLとは、図１に示されたようにセンターアライン（Center Aligned）構造に整列し、又は図２に示されたようにエッジアライン（Edge Aligned）構造に整列する。図１に示されたセンターアライン構造では、高階調領域VHの左辺の頂点Nが、隣接した２つのデータラインDL1、DL2の間の中心点と一致するように、高階調領域VH及び低階調領域VLが整列している。図２に示されたエッジアライン構造では、上下方向で隣接した高階調領域VHと低階調領域VLとで、左右いずれか同じ側の辺の頂点の対（N2、N1）又は（N3、N4）が同一の垂直線上に位置するように、高階調領域VH及び低階調領域VLが整列している。

このようなジグザグ構造のサブ画素は、高階調領域VH及び低階調領域VLのそれぞれに形成された画素電極の形状と、各画素電極に重ねられたＲ、Ｇ、Ｂそれぞれのカラーフィルタの形状とによって決定される。言い換えれば、各サブ画素の高階調領域VH及び低階調領域VLに形成された画素電極とＲ、Ｇ、Ｂカラーフィルタとが上述のジグザグ構造を有する。

画素電極は各サブ画素の高階調領域VH及び低階調領域VLのそれぞれに独立に形成され、異なる薄膜トランジスタTFTによって駆動される。このような画素電極は薄膜トランジスタTFTと共に同じ基板に形成され、別の基板に形成された共通電極と液晶層を挟んで対向する。画素電極と共通電極との間に生じる電界が、二枚の基板の間に挟まれた液晶層内で垂直配向された液晶分子を駆動する。高階調領域VH及び低階調領域VLのそれぞれでは更に、マルチ−ドメインを形成するために画素電極と共通電極とのそれぞれにスリットが、水平方向と上下方向とのそれぞれで交互に形成されている。例えば、高階調領域VHは共通電極及び画素電極に形成されたスリットによって上下左右に配列された4個のドメインに分割され、低階調領域VLは8個のドメインに分割される。

薄膜トランジスタTFTはゲートラインGLからのスキャン信号に応じてデータラインDLからのデータ信号を画素電極に供給する。薄膜トランジスタTFTは、ゲートラインGLに接続されたゲート電極2、データラインDLに接続されたソース電極4、コンタクト部8を介して画素電極に接続されたドレイン電極6、及び、ソース電極4とドレイン電極6との間にチャンネルを形成する半導体層（図示せず）を具備する。特に、各サブ画素では高階調領域VH及び低階調領域VLが、異なるゲートラインGLに接続された薄膜トランジスタTFTを介して独立に駆動される。例えば、図１及び図２に示されたように、第１乃至第３データラインDL1、DL2、DL3のそれぞれと第１ゲートラインGL1との間に接続された薄膜トランジスタTFTによって第１ゲートラインGL1が駆動されるとき、Ｒ低階調領域VL、Ｇ高階調領域VH、Ｂ低階調領域VLが駆動される。一方、第１乃至第３データラインDL1、DL2、DL3のそれぞれと第２ゲートラインGL2との間に接続された薄膜トランジスタTFTによって第２ゲートラインGL2が駆動されるとき、Ｒ高階調領域VH、Ｇ低階調領域VL、Ｂ高階調領域VHが駆動される。それにより、Ｒ、Ｇ、Ｂサブ画素の階調が、高階調領域VHに表現された高階調と、低階調領域VLに表現された低階調との組み合わせで表現される。その結果、液晶パネルの側面視認性が向上する。

好ましくは、第１ゲートラインGL1は、各サブ画素の上側に位置する低階調領域VLまたは高階調領域VHの折れ曲がり部分の頂点に重なり、第２ゲートラインGL2は、上下方向で隣接した二つのサブ画素の境界部に重なっている。それにより、サブ画素の光透過率が向上する。第１乃至第４データラインDL1〜DL4は、第１ゲートラインGL1及び第２ゲートラインGL2と絶縁膜（図示せず）を間において交差している。更に、第１ゲートラインGL1及び第２ゲートラインGL2の間では、第１ストレージラインSTL1が、各サブ画素の高階調領域VH及び低階調領域VLの間の境界部に重なっている。第１ゲートラインGL1に接続された薄膜トランジスタTFTは、第１ストレージラインSTL1の上に位置する高階調領域VHまたは低階調領域VLの画素電極に接続されている。第２ゲートラインGL2に接続された薄膜トランジスタTFTは、第１ストレージSTL1の下に位置する高階調領域VHまたは低階調領域VLの画素電極に接続されている。より具体的には、第１ゲートラインGL1に接続された薄膜トランジスタTFTでは、そのドレイン電極6が下側の第１ストレージラインSTL1まで延び、その第１ストレージラインSTL1に重なり、又は近接したコンタクト部8を通じて低階調領域VLまたは高階調領域VHの画素電極に接続されている。一方、第２ゲートラインGL2に接続された薄膜トランジスタTFTでは、そのドレイン電極6が上側の第１ストレージラインSTL1まで延び、その第１ストレージラインSTL1に重なり、又は近接したコンタクト部8を介して高階調領域VHまたは低階調領域VLの画素電極に接続されている。ここで、コンタクト部8を通じて高階調領域VHまたは低階調領域VLの画素電極に接続されたドレイン電極6は第１ストレージラインSTL1に重なり、ストレージキャパシタを形成する。

以上のように、本発明の第１実施例及び第２実施例による液晶パネルの各サブ画素はジグザグ構造であり、好ましくは1：2の面積比を有する高階調領域VHと低階調領域VLとに分割されている。その結果、各サブ画素の光透過率が向上し、液晶パネルの側面視認性が向上する。

図３は、図１及び図２に示された液晶パネルを有する、本発明の第１実施例による液晶表示装置を示したブロック図である。図３に示された液晶表示装置は、液晶パネル12、液晶パネル12のゲートラインGLを駆動するゲートドライバ14、液晶パネル12のデータラインDLを駆動するデータドライバ16、及び、ゲートドライバ14とデータドライバ16とを制御するタイミングコントローラ20、を具備する。液晶パネル12は図１及び図２に示されたように、ジグザグ構造であり、好ましくは1：2の面積比を有する高階調領域VHと低階調領域VLとの対で構成されたＲ、Ｇ、Ｂサブ画素を具備する。尚、図３では、Ｒ、Ｇ、Ｂサブ画素が単純化されて示されている。各サブ画素の高階調領域VHと低階調領域VLとは異なる薄膜トランジスタTFTによって駆動され、水平方向で隣接した二つのサブ画素間では高階調領域VH及び低階調領域VLが上下方向で反対に配置されている。例えば、第１ゲートラインGL1に接続された薄膜トランジスタTFTによって、Ｒ低階調領域VL、Ｇ高階調領域VH、Ｂ低階調領域VLが駆動され、第２ゲートラインGL2に接続された薄膜トランジスタTFTによって、Ｒ高階調領域VH、Ｇ低階調領域VL、Ｂ高階調領域VHが駆動される。

タイミングコントローラ20は、外部から入力された同期信号及びクロック信号を用い、ゲートドライバ14を制御するためのゲート制御信号と、データドライバ16を制御するためのデータ制御信号とを生成する。また、タイミングコントローラ20は、外部からＲ、Ｇ、Ｂデータ信号を入力し、予め貯蔵されたルックアップテーブルLUTを利用して高階調領域に対する高階調データ信号RH、GH、BHと低階調領域に対する低階調データ信号RL、GL、BLとに変調し、メモリに貯蔵する。その後、タイミングコントローラ20は、メモリに貯蔵された高階調データ信号及び低階調データ信号を、各サブ画素の高階調領域VHと低階調領域VLとの配置に合わせた順序でデータドライバ16に供給する。例えば、タイミングコントローラ20は、ある水平同期期間1Hではデータ信号をRL、GH、BLの順でデータドライバ16に供給し、次の水平期間2HではRH、GL、BHの順で供給する。ここで、タイミングコントローラ20は、Ｒ、Ｇ、Ｂデータ信号を高階調データ信号と低階調データ信号とに分割してデータドライバ16に供給しなければならないので、高速で動作する必要がある。

ゲートドライバ14はタイミングコントローラ20からのゲート制御信号に応じて液晶パネル12のゲートラインGLを順番に駆動する。データドライバ16はガンマ電圧部18からのガンマ電圧を用い、タイミングコントローラ20からのデータ信号をアナログ信号に変換し、液晶パネル12のゲートラインGLが駆動されるごとにデータラインDLに供給する。例えば、第１ゲートラインGL1が駆動されるとき、データドライバ16はタイミングコントローラ20からのデータ信号RL、GH、BLをアナログ信号に変換し、第１乃至第３データラインDL1、DL2、DL3のそれぞれに供給する。それにより、第１ゲートラインGL1と第１乃至第３データラインDL1、DL2、DL3との間に接続された薄膜トランジスタTFTを通じ、Ｒ低階調領域VLには低階調データ信号RLが供給され、Ｇ高階調領域VHには高階調データ信号GHが供給され、Ｂ低階調領域VLには低階調データ信号BLが供給される。続いて、第２ゲートラインGL2が駆動されるとき、データドライバ16はタイミングコントローラ20からのデータ信号RH、GL、BHをアナログ信号に変換し、第１乃至第３データラインDL1、DL2、DL3のそれぞれに供給する。それにより、第２ゲートラインGL2と第１乃至第３データラインDL1、DL2、DL3との間に接続された薄膜トランジスタTFTを通じ、Ｒ高階調領域VHには高階調データ信号RHが供給され、Ｇ低階調領域VLには低階調データ信号GLが供給され、Ｂ高階調領域VHには高階調データ信号BHが供給される。その結果、Ｒ、Ｇ、Ｂサブ画素のそれぞれは、高階調領域VHと低階調領域VLとのそれぞれに供給されたデータ信号に応じた高階調と低階調との組み合わせで階調を表現する。

このように、本発明の第１実施例による液晶表示装置では、タイミングコントローラ20がルックアップテーブルLUTを用いたデジタル変調方式により、Ｒ、Ｇ、Ｂデータ信号を高階調データ信号と低階調データ信号とに分離し、液晶パネル12の各サブ画素の高階調領域VH及び低階調領域VLのそれぞれに供給する。

図４は本発明の第２実施例による液晶表示装置を示したブロック図である。図４に示された液晶表示装置は、高階調ガンマ電圧と低階調ガンマ電圧とを用いたアナログ変調方式により、Ｒ、Ｇ、Ｂデータ信号を高階調データ信号と低階調データ信号とに分離し、各サブ画素の高階調領域VH及び低階調領域VLのそれぞれに独立に供給する。図４に示された液晶表示装置は、液晶パネル30、液晶パネル30のゲートラインGLを駆動するゲートドライバ24、液晶パネル30のデータラインDLを駆動するデータドライバ26、ゲートドライバ24とデータドライバ26とを制御するタイミングコントローラ40、及び、データドライバ26に高階調ガンマ電圧と低階調ガンマ電圧とを選択させるガンマ電圧部38、を具備する。

タイミングコントローラ40は、外部から入力された同期信号及びクロック信号を用い、ゲートドライバ24を制御するためのゲート制御信号と、データドライバ26を制御するためのデータ制御信号とを生成する。また、タイミングコントローラ40は、外部から入力されたＲ、Ｇ、Ｂデータ信号を再構成してデータドライバ26に供給する。ゲートドライバ24は、タイミングコントローラ40からのゲート制御信号に応じて液晶パネル30のゲートラインGLを順番に駆動する。データドライバ26はタイミングコントローラ40からのデータ信号をアナログ信号に変換する。そのとき、データドライバ26は、ガンマ電圧部38により生成された高階調ガンマ電圧と低階調ガンマ電圧とを用い、データ信号を高階調データ信号と低階調データ信号とにそれぞれ変換して液晶パネル30に供給する。

ガンマ電圧部38は、複数の高階調ガンマ電圧を生成する高階調ガンマ電圧部34、複数の低階調ガンマ電圧部を生成する低階調ガンマ電圧部36、及び、高階調ガンマ電圧部34の出力と低階調ガンマ電圧部36の出力とのいずれかを選択して出力するアナログスイッチ32、を具備する。高階調ガンマ電圧部34は、図５に示された高階調ガンマ曲線VH＿rに従って設計された抵抗素子列を用いて複数の高階調ガンマ電圧を生成する。低階調ガンマ電圧部36は、図５に示された低階調ガンマ曲線VL＿rに従って設計された抵抗素子列を用いて複数の低階調ガンマ電圧を生成する。アナログスイッチ32は、ある一つの水平同期期間では高階調ガンマ電圧部34からの高階調ガンマ電圧をデータドライバ26に供給し、その次の水平同期期間では低階調ガンマ電圧部36からの低階調ガンマ電圧をデータドライバ26に供給する。アナログスイッチ32はこのスイッチング動作を水平同期期間毎に反復する。アナログスイッチ32の動作はタイミングコントローラ40の制御に従い、データドライバ26によるデータ信号の液晶パネル30への出力動作と同期する。尚、アナログスイッチ32はガンマ電圧部38に代え、データドライバ26に内蔵されていても良い。アナログスイッチ32のスイッチング動作により、データドライバ26はタイミングコントローラ40からのＲ、Ｇ、Ｂデータ信号を、ある一つの水平同期期間では高階調ガンマ電圧を用いて高階調データ信号に変換して液晶パネル30に供給し、その次の水平同期期間では低階調ガンマ電圧を用いて低階調データ信号に変換して液晶パネル30に供給する。

液晶パネル30は、ジグザグ模様を成し、かつ好ましくは1：2の面積比を有する高階調領域VHと低階調領域VLとに分割されたＲ、Ｇ、Ｂの各サブ画素を具備する。但し、図４では簡単のため、Ｒ、Ｇ、Ｂサブ画素を単純化して示す。各サブ画素の高階調領域VHと低階調領域VLとのそれぞれは薄膜トランジスタTFTによって駆動される。水平方向で隣接した二つのサブ画素間では高階調領域VHと低階調領域VLとが上下方向で反対に配置されている。特に、ガンマ電圧部38を用いたアナログ変調により、Ｒ、Ｇ、Ｂサブ画素の高階調領域VHと低階調領域VLとは、高階調データ信号が供給される水平同期期間と、低階調データ信号が供給される水平同期期間とで、別々に駆動される。例えば、第１ゲートラインGL1に接続された薄膜トランジスタTFTは、Ｒ、Ｇ、Ｂサブ画素の高階調領域VHに接続され、第２ゲートラインGL2に接続された薄膜トランジスタTFTは、Ｒ、Ｇ、Ｂサブ画素の低階調領域VLに接続されている。より具体的には、第１ゲートラインGL1に接続され、かつ、Ｒサブ画素の上部に位置するＲ低階調領域VLとＢサブ画素の上部に位置するＢ低階調領域VLとのそれぞれに配置された薄膜トランジスタTFTでは、そのドレイン電極が下方に延び、各サブ画素の下部に位置するＲ高階調領域VH及びＢ高階調領域VHのそれぞれに接続されている。第２ゲートラインGL2に接続され、かつＲサブ画素の下部に位置するＲ高階調領域VHとＢサブ画素の下部に位置するＢ高階調領域VHとのそれぞれに配置された薄膜トランジスタTFTでは、そのドレイン電極が上方に延び、各サブ画素の上部に位置するＲ低階調領域VL及びＢ低階調領域VLのそれぞれに接続されている。第１ゲートラインGL1に接続され、かつＧサブ画素の上部に位置するＧ高階調領域VHに配置された薄膜トランジスタTFTはそのＧ高階調領域VHに接続され、第２ゲートラインGL2に接続され、かつＧサブ画素の下部に位置するＧ低階調領域VLに配置された薄膜トランジスタTFTは、そのＧ低階調領域VLに接続されている。それにより、第１ゲートラインGL1が駆動される水平同期期間1Hでは、データドライバ26から第１乃至第３データラインDL1、DL2、DL3のそれぞれに供給された高階調データ信号RH、GH、BHが、Ｒ、Ｇ、Ｂ高階調領域VHのそれぞれに供給される。続いて、第２ゲートラインGL2が駆動される水平同期期間2Hでは、データドライバ26から第１乃至第３データラインDL1、DL2、DL3のそれぞれに供給された低階調データ信号RL、GL、BLが、Ｒ、Ｇ、Ｂ低階調領域VLのそれぞれに供給される。それにより、Ｒ、Ｇ、Ｂサブ画素のそれぞれは、高階調領域VHと低階調領域VLとのそれぞれに供給されたデータ信号に応じた高階調及び低階調の組み合わせで発光し、図５に示されたガンマ曲線rに従う階調を表現する。

以上の通り、本発明の第２実施例による液晶表示装置は、高階調ガンマ電圧と低階調ガンマ電圧とを用いたアナログ変調方式でＲ、Ｇ、Ｂデータを高階調データ信号及び低階調データ信号に分離し、各サブ画素を上下に分割する高階調領域VH及び低階調領域VLのそれぞれに供給する。上記のアナログ変調方式では、ルックアップテーブルLUTを用いたデジタル変調方式とは異なり、タイミングコントローラの高速動作が不要であるので、その高速動作に伴うノイズに起因する画質低下が防止される。また、デジタル変調方式では一つのガンマ曲線に基づいて高階調及び低階調が表現されねばならないので、階調表現の更なる精密化が難しい。それに対し、アナログ変調方式では高階調及び低階調のそれぞれが異なるガンマ曲線に基づいて別々に調整されるので、階調表現の更なる精密化が可能である。

以下では、図４に示されたアナログ変調方式に適用可能なＶＡモードの液晶パネルを具体的に見てみる。
図６は本発明の第３実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図であり、図７は本発明の第４実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。図６及び図７に示された液晶パネルは、図４に示された液晶パネル30のＲ、Ｇ、Ｂサブ画素のジグザグ構造を示したものであり、図１及び図２に示された液晶パネルとは異なり、水平方向で隣接した二つのサブ画素間では、高階調領域VH及び低階調領域VLのそれぞれと薄膜トランジスタTFTとの間を接続するコンタクト部8が、上下方向で反対に配置されている。尚、その他の構成要素は同様であるので、それら同様な構成要素については、図１及び図２に示された液晶パネルに関する上記の説明を援用する。

図６及び図７に示されたＲ、Ｇ、Ｂサブ画素のそれぞれは、好ましくは1：2の面積比を有する高階調領域VH及び低階調領域VLとで上下に分割されている。高階調領域VHと低階調領域VLとの配置は、図６に示されたようなセンターアライン構造であっても良く、図７に示されたようなエッジアライン構造であっても良い。また、各サブ画素の高階調領域VHと低階調領域VLとは、水平方向で隣接した別のサブ画素の高階調領域VH及び低階調領域VLとは上下方向で反対に配置されている。

ある一つの水平同期期間ではＲ、Ｇ、Ｂサブ画素の高階調領域VHが同時に駆動され、その次の水平同期期間ではＲ、Ｇ、Ｂサブ画素の低階調領域VLが同時に駆動される。それにより、図４に示されたアナログ変調方式で分離された高階調データ信号及び低階調データ信号が、各サブ画素の高階調領域VHと低階調領域VLとのそれぞれに供給される。例えば、第１ゲートラインGL1に接続された薄膜トランジスタTFTは、Ｒ、Ｇ、Ｂサブ画素の高階調領域VHをそれぞれ駆動し、第２ゲートラインGL2に接続された薄膜トランジスタTFTは、Ｒ、Ｇ、Ｂサブ画素の低階調領域VLをそれぞれ駆動する。

第１ゲートラインGL1に接続された薄膜トランジスタTFTは、その第１ゲートラインGL1に重なっている低階調領域VLまたは高階調領域VHの折れ曲がり部分に形成されている。Ｒ高階調領域VH及びＢ高階調領域VHのそれぞれを駆動する薄膜トランジスタTFTのドレイン電極6は下方に延び、第１ストレージラインSTL1の下辺に位置するコンタクト部8を通じてその第１ストレージラインSTL1の下に位置するＲ高階調領域VH及びＢ高階調領域VHのそれぞれに接続されている。Ｇ高階調領域VHを駆動する薄膜トランジスタTFTのドレイン電極6は下方に延び、第１ストレージSTL1の上辺に位置するコンタクト部8を通じてその第１ストレージラインSTL1の上に位置するＧ高階調領域VHに接続されている。特に、第１ゲートラインGL1に接続された薄膜トランジスタTFTと低階調領域VLまたは高階調領域VHとの間を接続するコンタクト部8は、第１ストレージラインSTL1に沿ってその上下に交互に位置する。

第２ゲートラインGL2に接続された薄膜トランジスタTFTは、上下方向に隣接した二つのサブ画素間の境界部に形成されている。ここで、その境界部には第２ゲートラインGL2が重なっている。Ｒ低階調領域VL及びＢ低階調領域VLのそれぞれを駆動する薄膜トランジスタTFTのドレイン電極6は上方に延び、第１ストレージラインSTL1の上辺に位置するコンタクト部8を通じてその第１ストレージラインSTL1の上に位置するＲ低階調領域VL及びＢ低階調領域VLのそれぞれに接続されている。Ｇ低階調領域VLを駆動する薄膜トランジスタTFTのドレイン電極6は上方に延び、第１ストレージラインSTL1の下辺に位置するコンタクト部8を通じてその第１ストレージラインSTL1の下に位置するＧ低階調領域VLに接続されている。特に、第２ゲートラインGL2に接続された薄膜トランジスタTFTと高階調領域VHまたは低階調領域VLとの間を接続するコンタクト部8は、第１ストレージラインSTL1に沿ってその上下に交互に位置する。

第１ゲートラインGL1が駆動される水平同期期間では、高階調ガンマ電圧に基づく高階調データ信号が、Ｒ、Ｇ、Ｂサブ画素の高階調領域VHのそれぞれに供給される。一方、第２ゲートラインGL2が駆動される水平同期期間では、低階調ガンマ電圧に基づく低階調データ信号が、Ｒ、Ｇ、Ｂサブ画素の低階調領域VLのそれぞれに供給される。その結果、Ｒ、Ｇ、Ｂサブ画素のそれぞれでは、高階調領域VHと低階調領域VLとのそれぞれで表現される高階調及び低階調の組み合わせにより、目標の階調が表現される。

図８は本発明の第５実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。図８に示された液晶パネルは、図６に示された液晶パネルとは異なり、一つのサブ画素の高階調領域VHと低階調領域VLとのそれぞれを駆動する薄膜トランジスタTFTが、異なるデータラインDLに接続されている。その他の構成要素は同様であるので、それら同様な構成要素については、図６に示された液晶パネルに関する上記の説明を援用する。

図８に示された、一つのサブ画素を上下に分割する高階調領域VHと低階調領域VLとのそれぞれを駆動する２つの薄膜トランジスタTFTは、異なるゲートラインGLに接続されると共に、異なるデータラインDLに接続されている。それにより、図６のように、一つのサブ画素の高階調領域VHと低階調領域VLとのそれぞれを駆動する２つの薄膜トランジスタTFTが同一のデータラインDLに接続される構成に比べ、ソース電極4とゲートラインGLとの重なり部分が短いので、それらの間の寄生キャパシタンスが小さい。例えば、第１ゲートラインGL1に接続された薄膜トランジスタTFTは左側に隣接したデータラインに接続され、第２ゲートラインGL2に接続された薄膜トランジスタTFTは右側に隣接したデータラインに接続される。より具体的には、第１ゲートラインGL1に接続され、かつＲ、Ｇ、Ｂサブ画素それぞれの高階調領域VHを駆動する薄膜トランジスタTFTは、左側に隣接した第１乃至第３データラインDL1〜DL3のそれぞれに接続されている。ここで、第１ゲートラインGL1に接続された薄膜トランジスタTFTのそれぞれは、左側のデータラインDL1〜DL3のそれぞれに接続されたソース電極4と、下方に延びてＲ、Ｇ、Ｂサブ画素それぞれの高階調領域VHに接続されたドレイン電極6とを具備する。一方、第２ゲートラインGL2に接続され、Ｒ、Ｇ、Ｂサブ画素それぞれの低階調領域VLを駆動する薄膜トランジスタTFTは、右側に隣接した第２乃至第４データラインDL2〜DL4のそれぞれに接続されている。ここで、第２ゲートラインDL2に接続された薄膜トランジスタTFTのそれぞれは、右側のデータラインDL2〜DL4のそれぞれに接続されたソース電極4と、上方に延びてＲ、Ｇ、Ｂサブ画素それぞれの低階調領域VLに接続されたドレイン電極6とを具備する。特に、第２ゲートラインGL2に接続された薄膜トランジスタが右側のデータラインに接続されているので、図６のように左側のデータラインに接続された場合より、ソース電極4と第２ゲートラインGL2との間の重なり部分が短縮可能である。その結果、第２ゲートラインGL2とソース電極4との間の重なりに起因する寄生キャパシタンスが減少するので、その寄生キャパシタンスに起因する信号の歪曲が防止される。

図９は本発明の第６実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図であり、図１０は本発明の第７実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。図９及び図１０に示された液晶パネルは、図６及び図７に示された液晶パネルと比べ、ゲートラインとストレージラインの数、及び薄膜トランジスタTFTの配置が異なる。その他の構成要素は同様であるので、それら同様な構成要素については図６及び図７に関する上記の説明を援用する。

図９及び図１０に示された、Ｒ、Ｇ、Ｂサブ画素のそれぞれを上下に分割する高階調領域VHと低階調領域VLとは、水平方向で隣接した二つのサブ画素間では上下方向で反対に配置されている。Ｒ、Ｇ、Ｂサブ画素は、図９に示されたようなセンターアライン構造に配置されていても良く、図１０に示されたようなエッジアライン構造に配置されていても良い。

水平方向で隣接した二つのサブ画素間では、それぞれの高階調領域VHと低階調領域VLとを駆動する２つの薄膜トランジスタTFTの対が、上下方向で反対に配置されている。例えば、Ｒサブ画素の低階調領域VL及び高階調領域VHのそれぞれを駆動する２つの薄膜トランジスタTFTは、それぞれの上に位置するコンタクト部8を通じて低階調領域VL及び高階調領域VHのそれぞれに接続されている。一方、Ｇサブ画素の高階調領域VH及び低階調領域VLのそれぞれを駆動する２つの薄膜トランジスタTFTは、それぞれの下に位置するコンタクト部8を介して高階調領域VH及び低階調領域VLのそれぞれに接続されている。

第１ゲートラインGL1は、その上下に隣接した二つのサブ画素間の境界部に重なっている。第２ゲートラインGL1は、各サブ画素の高階調領域VHと低階調領域VLとの間の境界部に重なっている。第３ゲートラインGL3は、第１ゲートラインGL1に重なっているサブ画素とその下に隣接したサブ画素との間の境界部に重なっている。第１ストレージラインSTL1は、第２ゲートラインGL2の上に位置する高階調領域VH及び低階調領域VLのそれぞれの折れ曲がり部分の頂点に重なっている。第２ストレージラインSTL2は、第２ゲートラインGL2の下に位置する高階調領域VH及び低階調領域VLのそれぞれの折れ曲がり部分の頂点に重なっている。

Ｒサブ画素及びＢサブ画素それぞれの高階調領域VHと低階調領域VLとのそれぞれを駆動する薄膜トランジスタTFTは、それらの高階調領域（VH）又は低階調領域（VL）の下端に位置する第２ゲートラインGL2又は第３ゲートラインGL3によって駆動される。特に、第２ゲートラインGL2に接続され、かつＲ低階調領域VL及びＢ低階調領域VLのそれぞれを駆動する薄膜トランジスタTFTのドレイン電極6は上方に延び、第１ストレージラインSTL1に重なっているコンタクト部8を通じてＲ低階調領域VL及びＢ低階調領域VLのそれぞれに接続されている。一方、第３ゲートラインGL3に接続され、かつＲ高階調領域VH及びＢ高階調領域VHのそれぞれを駆動する薄膜トランジスタTFTのドレイン電極6は上方に延び、第２ストレージラインSTL2に重なっているコンタクト部8を介してＲ高階調領域VH及びＢ高階調領域VHのそれぞれに接続されている。

Ｇサブ画素の高階調領域VHと低階調領域VLのそれぞれを駆動する薄膜トランジスタTFTは、それらの高階調領域VH又は低階調領域VLの上端に位置する第１ゲートラインGL1又は第２ゲートラインGL2によって駆動される。特に、第１ゲートラインGL1に接続され、かつＧ高階調領域VHを駆動する薄膜トランジスタTFTのドレイン電極6は下方に延び、第１ストレージラインSTL1に重なっているコンタクト部8を介してＧ高階調領域VHに接続されている。第２ゲートラインGL2に接続され、かつＧ低階調領域VLを駆動する薄膜トランジスタTFTのドレイン電極6は下方に延び、第２ストレージラインSTL2に重なっているコンタクト部8を介してＧ低階調領域VLに接続されている。

第１ゲートラインGL1が駆動される水平同期期間では、Ｇ低階調領域VLに低階調データ信号が供給される。第２ゲートラインGL2が駆動される水平同期期間では、Ｒ、Ｇ、Ｂ低階調領域VLのそれぞれに低階調データ信号が供給される。第３ゲートラインGL3が駆動される水平同期期間では、Ｒ高階調領域VH及びＢ高階調領域VHのそれぞれに高階調データ信号が供給される。それと同時に、第３ゲートラインGL３の下に隣接するＧサブ画素の高階調領域VHにも高階調データ信号が供給される。こうして、各水平同期期間ではサブ画素のマトリックスの隣接する２行に対してデータ信号が供給されなければならない。従って、タイミングコントローラは、サブ画素に対するデータ信号を、サブ画素のマトリックスの隣接する２行ずつ組み合わせてデータドライバに供給する。その場合、タイミングコントローラは好ましくは、標準装備のフレームメモリ、又はオプションのラインメモリを用い、サブ画素のマトリックスの各２行に対するデータ信号を組み合わせる。その結果、Ｒ、Ｇ、Ｂサブ画素のそれぞれでは、高階調領域VHと低階調領域VLとで表現される高階調及び低階調の組み合わせにより、目標の階調が表現される。

図９及び図１０に示された液晶パネルでは、上下方向に隣接した高階調領域VHと低階調領域VLとの間の各境界部にゲートラインが一つずつ形成されている。更に、各階調領域に接続された薄膜トランジスタTFTが、水平方向で隣接した二つの階調領域間では上下方向で反対に配置されている。それにより、薄膜トランジスタTFTのドレイン電極6の長さが図６及び図７に示された液晶パネルでの長さより減少するので、サブ画素の開口率が上昇する。

また、図６及び図７に示された液晶パネルでは、薄膜トランジスタTFTのドレイン電極6が、他のデータ信号が供給される階調領域を経由するので、その階調領域とドレイン電極6に接続された階調領域との間の寄生キャパシタに起因するカップリング偏差が発生しやすい。それに対し、図９及び図１０に示された液晶パネルでは、薄膜トランジスタTFTのドレイン電極6が、他のデータ信号が供給される階調領域には重なっていないので、上記のカップリング偏差が防止される。例えば、図６及び図７に示されたＲサブ画素では、下部にある高階調領域VHを駆動する上側の薄膜トランジスタTFTのドレイン電極6が、上部にある低階調領域VLを経由し、低階調領域VLを駆動する下側の薄膜トランジスタのドレイン電極が高階調領域VHを経由する。一方、Ｇサブ画素では、高階調領域VHと低階調領域VLとのそれぞれを駆動する薄膜トランジスタのドレイン電極が駆動対象の階調領域のみを経由する。特にフリッカー対策として点反転駆動が行われる場合、Ｒサブ画素及びＧサブ画素では、水平方向と上下方向とのそれぞれで隣接した高階調領域VHと低階調領域VLとの間でデータ信号の極性が反転する。それにより、Ｒサブ画素での高階調領域VHと低階調領域VLと間の寄生キャパシタンスが、Ｇサブ画素での高階調領域VHと低階調領域VLと間の寄生キャパシタンスより大きく増加するので、カップリング偏差が発生しやすい。それに伴い、液晶パネルの画像には縦線染みが発生するおそれがある。それに対し、図９及び図１０に示された液晶パネルでは、水平方向で隣接した二つのサブ画素間で薄膜トランジスタTFTの位置が上下方向で反転している。従って、それぞれのドレイン電極6が、駆動対象とは別の階調領域には重なることなく、駆動対象の階調領域にのみ重なっている。それ故、上述のようなサブ画素間での寄生キャパシタンスの差異に起因するカップリング偏差が防止される。

図１１は本発明の第８実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。図１１に示された液晶パネルは、図９に示された液晶パネルとは異なり、一つのサブ画素の高階調領域VHと低階調領域VLとのそれぞれを駆動する薄膜トランジスタTFTが異なるデータラインに接続されている。その他の構成要素は同様であるので、それら同様な構造要素については図９に関する上記の説明を援用する。

図１１では、一つのサブ画素を上下に分割する高階調領域VHと低階調領域VLとのそれぞれを駆動する２つの薄膜トランジスタTFTが、異なるゲートラインに接続されると共に、異なるデータラインに接続されている。それにより、図９のように、一つのサブ画素の高階調領域VHと低階調領域VLとのそれぞれを駆動する２つの薄膜トランジスタTFTが同一のデータラインに接続されている構成に比べ、ソース電極とゲートラインとの重なり部分が短いので、それらの間の寄生キャパシタンスが小さい。従って、薄膜トランジスタTFTのソース電極4とゲートラインとの間の重なりに起因する寄生キャパシタンスが減少するので、その寄生キャパシタンスに起因する信号の歪曲が防止される。

図１２は本発明の第９実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図であり、図１３は本発明の第１０実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。図１２及び図１３に示された液晶パネルでは、Ｒ、Ｇ、Ｂサブ画素のそれぞれが、好ましくは1：2の面積比を有する高階調領域VH及び低階調領域に分割され、各低階調領域が更に、面積の等しい第１低階調領域VL1と第２低階調領域VL2とに分割されている。Ｒ、Ｇ、Ｂサブ画素は、図１２に示されたようなセンターアライン構造に配置されていても良く、図１３に示されたようなエッジアライン構造に配置されていても良い。

水平方向で隣接した２つのサブ画素の一方では、高階調領域VHが上部に配置され、第１低階調領域VL1と第２低階調領域VL2とが下部に配置されている。それら２つのサブ画素の他方では、高階調領域VHと第１低階調領域VL1とが上部に配置され、第２低階調領域VL2が下部に配置され、上部に位置する第１低階調領域VL1に接続されている。すなわち、各サブ画素では、高階調領域VHが上部に位置するのに対し、第１低階調領域VL1と第２低階調領域VL2とのいずれか一方又は両方が下部に位置する。例えば図１２では、Ｇサブ画素の高階調領域VHが上部に配置され、第１低階調領域VL1と第２低階調領域VL2とが共に下部に配置されている。一方、Ｇサブ画素の両側に隣接したＲサブ画素及びＢサブ画素では、高階調領域VHと第１低階調領域VL1とが上部に配置され、第２低階調領域VL2が下部に配置されている。尚、第２低階調領域VL2は、上部に位置する第１低階調領域VL1に接続されている。こうして、Ｒ、Ｇ、Ｂサブ画素のいずれでも高階調領域VHが上部に位置する一方、Ｇサブ画素では第１低階調領域VL1と第２低階調領域VL2とが共に下部に位置し、Ｒサブ画素及びＢサブ画素では第１低階調領域VL1と第２低階調領域VL2とがそれぞれ、上下に位置する。

Ｒ、Ｇ、Ｂサブ画素では、高階調領域VHが、第１ゲートラインGL1に接続された薄膜トランジスタTFTによって駆動され、低階調領域VL1、VL2が、第２ゲートラインGL2に接続された薄膜トランジスタTFTによって駆動される。ここで、第１ゲートラインGL1は、各サブ画素を上下に分割する二つの階調領域の間の境界部に重なっている。第２ゲートラインGL2は、上下方向で隣接した二つのサブ画素間の境界部に重なっている。第１ストレージラインSTL1は、第１ゲートラインGL1の上に位置する各階調領域の折れ曲がり部分の頂点に重なっている。第２ストレージラインSTL2は、第１ゲートラインGL1の下に位置する各階調領域の折れ曲がり部分の頂点に重なっている。Ｒ、Ｇ、Ｂ高階調領域VHは、第１ゲートラインGL1と第１乃至第３データラインDL1、DL2、DL3のそれぞれとで形成された薄膜トランジスタTFTによって駆動される。これらの薄膜トランジスタTFTは、第１ストレージラインSTL1に重なっているコンタクト部8を介して各高階調領域VHに接続されている。一方、Ｒ、Ｇ、Ｂ低階調領域VL1、VL2は、第２ゲートラインGL2と第１乃至第３データラインDL1、DL2、DL3とのそれぞれで形成された薄膜トランジスタTFTによって駆動される。これらの薄膜トランジスタTFTは、第２ストレージラインSTL2に重なっているコンタクト部8を介して第１低階調領域VL1と第２低階調領域VL2とのいずれかに接続されている。第１ゲートラインGL1が駆動される水平同期期間では、Ｒ、Ｇ、Ｂ高階調領域VHのそれぞれに高階調データ信号が供給される。第２ゲートラインGL2が駆動される水平同期期間では、Ｒ、Ｇ、Ｂ低階調領域VL1、VL2のそれぞれに低階調データ信号が供給される。その結果、Ｒ、Ｇ、Ｂサブ画素のそれぞれでは、高階調領域VHと低階調領域VL1、VL2とで表現される高階調及び低階調の組み合わせにより、目標の階調が表現される。

以上のように、図１２及び図１３に示された液晶パネルでは、サブ画素のマトリックスの各行の高階調領域VHが同一の水平ライン上に配置され、同じゲートラインGL1に接続されている。一方、第１低階調領域VL1と第２低階調領域VL2との少なくともいずれかが、高階調領域VHの配置された水平ラインとは別の水平ラインに配置され、高階調領域VHに接続されたゲートラインGL1とは別のゲートラインGL2に接続されている。それにより、図４に示されたアナログ変調方式で一つのデータ信号から分離された高階調データ信号及び低階調データ信号に従い、高階調領域VHと低階調領域VL1、VL2とを別々に駆動できる。更に、全ての薄膜トランジスタTFTがゲートラインから同じ方向に突出しているので、例えば図８のように、薄膜トランジスタごとに突出方向が上下に変化する構成より、サブ画素の開口率を向上できる。

本発明の第１実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第２実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。図１及び図２に示された液晶パネルを用いた本発明の第１実施例による液晶表示装置を示したブロック図である。本発明の第２実施例による液晶表示装置を示したブロック図である。図４に示されたガンマ電圧部で適用されるガンマ特性を示したグラフである。本発明の第３実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第４実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第５実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第６実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第７実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第８実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第９実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。本発明の第１０実施例によるＶＡモード液晶パネルの一つの画素の構造を示した平面図である。

符号の説明

VH 高階調領域
VL 低階調領域
2 ゲート電極
4 ソース電極
6 ドレイン電極
8 コンタクト部
12、30 液晶パネル
14、24 ゲートドライバ
16、26 データドライバ
18、38 ガンマ電圧部
32 スイッチ
20、40 タイミングコントローラ
34 高階調ガンマ電圧部
36 低階調ガンマ電圧部

Claims

それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接した二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動するゲートライン、
を具備し、
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、前記第１階調領域と前記第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっているマルチ−ドメインＶＡモード液晶パネル。
前記複数のゲートラインの一つが前記第１階調領域と前記第２階調領域との各Ｖ字形の頂点に重なり、前記複数のゲートラインの別の一つが、上下方向で隣接する二つのサブ画素間の境界部と重なっている、請求項１に記載のマルチ−ドメインＶＡモード液晶パネル。
前記マルチ−ドメインＶＡモード液晶パネルが、前記境界部と重なっているストレージライン、を更に具備し、
前記ストレージラインに近接し、又は重なっている接続部によって前記薄膜トランジスタがサブ画素の第１階調領域と第２階調領域とのそれぞれの画素電極に接続された、
請求項２に記載のマルチ−ドメインＶＡモード液晶パネル。
同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が（１．５〜３）：１である、請求項１に記載のマルチ−ドメインＶＡモード液晶パネル。
それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接する二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動するゲートライン、
を具備するマルチ−ドメインＶＡモード液晶パネル、を駆動する方法であり、
ルックアップテーブルを用いて入力データ信号を前記第１データ信号と前記第２データ信号とに変調する段階、
前記第１データ信号と前記第２データ信号とを交互に出力する段階、
ガンマ電圧を用いて前記第１データ信号と前記第２データ信号とを交互にアナログ信号に変換する段階、及び、
アナログ信号に変換された前記第１データ信号と前記第２データ信号とを水平同期期間ごとに交互に前記複数のデータラインのそれぞれに同期して供給する段階、
を含み、
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、前記第１階調領域と前記第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている、マルチ−ドメインＶＡモード液晶パネルの駆動方法。
同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が（１．５〜３）：１である、請求項５に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接する二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動するゲートライン、
を有するマルチ−ドメインＶＡモード液晶パネル；
前記複数のゲートラインを駆動するゲートドライバ；
前記複数のデータラインを駆動するデータドライバ；並びに、
前記ゲートドライバと前記データドライバとを制御し、外部から入力されたデータ信号を前記第１データ信号と前記第２データ信号とに変調して前記データドライバに供給するタイミングコントローラ；
を具備し、
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、前記第１階調領域と前記第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている液晶表示装置。
外部から入力されるデータ信号を第１データ信号と第２データ信号との対に予め対応させたルックアップテーブル、を用いて前記タイミングコントローラが前記データ信号を前記第１データ信号と前記第２データ信号との対に変調し、水平同期期間ごとに前記第１データ信号と前記第２データ信号とを交互に出力する、請求項７に記載の液晶表示装置。
同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が(1.5〜3)：1
である、請求項７に記載の液晶表示装置。
前記複数のゲートラインの一つが駆動されるとき、前記薄膜トランジスタがサブ画素の第１階調領域を駆動し、前記複数のゲートラインの別の一つが駆動されるとき、前記薄膜トランジスタが前記サブ画素の第２階調領域を駆動する、請求項１に記載のマルチ−ドメインＶＡモード液晶パネル。
同じサブ画素に含まれる第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、前記第１階調領域と前記第２階調領域との両辺が水平方向に対して対称に折れ曲がっている、請求項１０に記載のマルチ−ドメインＶＡモード液晶パネル。
上下方向に隣接した第１階調領域と第２階調領域との間の境界部に重なっているストレージライン、を前記マルチ−ドメインＶＡモード液晶パネルが更に具備し、
前記複数のゲートラインの一つ（以下、第１ゲートラインという）は前記第１階調領域と前記第２階調領域とのそれぞれのＶ字形の頂点に重なり、前記複数のゲートラインの別の一つ（以下、第２ゲートラインという）は前記境界部に重なっている、
請求項１１に記載のマルチ−ドメインＶＡモード液晶パネル。
前記第１ゲートラインに接続された薄膜トランジスタは、前記ストレージラインの上下に位置する第１階調領域のそれぞれに接続され、
前記第２ゲートラインに接続された薄膜トランジスタは、前記ストレージラインの上下に位置する第２階調領域のそれぞれに接続されている、
請求項１２に記載のマルチ−ドメインＶＡモード液晶パネル。
前記薄膜トランジスタのドレイン電極が前記ストレージラインに向かって延び、そのストレージラインと近接し、又は重なっているコンタクト部を介して第１階調領域又は第２階調領域に接続されている、請求項１３に記載のマルチ−ドメインＶＡモード液晶パネル。
前記第１ゲートラインに接続された薄膜トランジスタと前記第１階調領域との間のコンタクト部は前記ストレージラインに沿ってそのストレージラインの上下に交互に位置し、
前記第２ゲートラインに接続された薄膜トランジスタと前記第２階調領域との間のコンタクト部は前記ストレージラインに沿ってそのストレージラインの上下に交互に位置する、
請求項１３に記載のマルチ−ドメインＶＡモード液晶パネル。
一つのサブ画素に含まれた第１階調領域と第２階調領域とのそれぞれに接続された二つの薄膜トランジスタが、互いに隣接した二つのデータラインのそれぞれに接続されている、請求項１５に記載のマルチ−ドメインＶＡモード液晶パネル。
前記第１ゲートラインに接続された薄膜トランジスタは前記二つのデータラインの一方に接続され、前記第２ゲートラインに接続された薄膜トランジスタは前記二つのデータラインの他方に接続されている、請求項１６に記載のマルチ−ドメインＶＡモード液晶パネル。
前記複数のゲートラインのそれぞれが、上下方向で隣接した第１階調領域と第２階調領域との間の境界部に重なり、
第１階調領域と第２階調領域とのそれぞれのＶ字形の頂点に重なっているストレージライン、を前記マルチ−ドメインＶＡモード液晶パネルが更に具備する、
請求項１１に記載のマルチ−ドメインＶＡモード液晶パネル。
前記複数のゲートラインの一つ（以下、第１ゲートラインという）に接続された薄膜トランジスタはその第１ゲートラインの上下に位置する第１階調領域のそれぞれに接続され、
前記複数のゲートラインの別の一つ（以下、第２ゲートラインという）に接続された薄膜トランジスタはその第２ゲートラインの上下に位置する第２階調領域のそれぞれに接続されている、
請求項１８に記載のマルチ−ドメインＶＡモード液晶パネル。
前記第１階調領域は前記第１ゲートラインに沿って前記第１ゲートラインの上下に交互に配列され、前記第２階調領域は前記第２ゲートラインに沿って前記第２ゲートラインの上下に交互に配列されている、請求項１９に記載のマルチ−ドメインＶＡモード液晶パネル。
水平方向で隣接した第１階調領域と第２階調領域とでは、前記第１ゲートラインと前記第２ゲートラインとのそれぞれに接続された薄膜トランジスタが上下方向で反対に位置する、請求項１９に記載のマルチ−ドメインＶＡモード液晶パネル。
前記第１ゲートラインに接続された薄膜トランジスタと前記第１階調領域との間のコンタクト部がその第１ゲートラインに沿ってその第１ゲートラインの上下に交互に位置し、
前記第２ゲートラインに接続された薄膜トランジスタと前記第２階調領域との間のコンタクト部がその第２ゲートラインに沿ってその第２ゲートラインの上下に交互に位置する、
請求項１９に記載のマルチ−ドメインＶＡモード液晶パネル。
薄膜トランジスタと第１階調領域又は第２階調領域との間のコンタクト部は、前記ストレージラインに重なっている、請求項２２に記載のマルチ−ドメインＶＡモード液晶パネル。
一つのサブ画素に含まれた第１階調領域と第２階調領域とのそれぞれに接続された二つの薄膜トランジスタが、互いに隣接した二つのデータラインのそれぞれに接続されている、請求項１９に記載のマルチ−ドメインＶＡモード液晶パネル。
同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が(1.5〜3)：1
である、請求項１０に記載のマルチ−ドメインＶＡモード液晶パネル。
第１ガンマ曲線に基づく第１データ信号が供給される第１階調領域と、第２ガンマ曲線に基づく第２データ信号が供給される第２階調領域と、前記第２階調領域に接続された第３階調領域と、を有するサブ画素、
前記第１階調領域を駆動する第１薄膜トランジスタ、
前記第２階調領域と前記第３階調領域とを駆動する第２薄膜トランジスタ、
前記第１薄膜トランジスタと前記第２薄膜トランジスタとに接続され、それぞれに前記第１データ信号と前記第２データ信号とを供給するデータライン、
前記第１薄膜トランジスタを駆動する第１ゲートライン、及び、
前記第２薄膜トランジスタを駆動する第２ゲートライン、
を具備し、
サブ画素のそれぞれでは、第１階調領域が第１ゲートラインの上に位置し、第２階調領域と第３階調領域とのいずれか一つ又は両方が同じ第１ゲートラインの下に位置し、
第１乃至第３階調領域がＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１乃至第３階調領域のそれぞれの両辺が水平方向に対して対称に折れ曲がっているマルチ−ドメインＶＡモード液晶パネル。
水平方向で隣接した二つのサブ画素の一方では第２階調領域と第３階調領域とが第１ゲートラインの下に位置し、前記二つのサブ画素の他方では第２階調領域と第３階調領域とが同じ第１ゲートラインの上下に分かれて位置している、請求項２６記載のマルチ−ドメインＶＡモード液晶パネル。
同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が(1.5〜3)：1である、請求項２７に記載のマルチ−ドメインＶＡモード液晶パネル。
第１乃至第３階調領域のそれぞれの両辺が水平方向に対して対称に折れ曲がっている、請求項２６に記載のマルチ−ドメインＶＡモード液晶パネル。
上下方向で隣接した二つのサブ画素間の境界部に重なっているストレージライン、を前記マルチ−ドメインＶＡモード液晶パネルが更に具備し、
前記第１薄膜トランジスタと前記第１階調領域との間のコンタクト部、及び、前記第２薄膜トランジスタと前記第２階調領域又は前記第３階調領域との間のコンタクト部、が前記ストレージラインに重なっている、
請求項２９に記載のマルチ−ドメインＶＡモード液晶パネル。
第１ガンマ曲線に基づいて第１ガンマ電圧セットを生成する段階、
第２ガンマ曲線に基づいて第２ガンマ電圧セットを生成する段階、
水平同期期間ごとに、第１ガンマ電圧セットと第２ガンマ電圧セットとのいずれか一つを選択する段階、及び、
選択されたガンマ電圧セットを用い、外部から入力されたデータ信号を水平同期期間ごとに、サブ画素の第１階調領域に供給されるべき第１データ信号、または、同じサブ画素の第２階調領域に供給されるべき第２データに変換してデータラインに供給する段階、
を含み、
それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接した二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には第１データ信号を供給し、第２階調領域には第２データ信号を供給する複数のデータライン、及び、
前記薄膜トランジスタを水平同期期間単位で駆動する複数のゲートライン、
をマルチ−ドメインＶＡモード液晶パネルが具備し；
前記複数のゲートラインの一つが駆動されるとき、前記薄膜トランジスタがサブ画素の第１階調領域を駆動し、前記複数のゲートラインの別の一つが駆動されるとき、前記薄膜トランジスタが前記サブ画素の第２階調領域を駆動し、
第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１階調領域と第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている、マルチ−ドメインＶＡモード液晶パネルの駆動方法。
前記複数のゲートラインの一つに接続された薄膜トランジスタが一つのストレージラインの上下に位置した第１階調領域のそれぞれに接続され、
前記複数のゲートラインの別の一つに接続された薄膜トランジスタが前記ストレージラインの上下に位置した第２階調領域のそれぞれに接続されている、
請求項３１に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
一つのサブ画素に含まれた第１階調領域と第２階調領域とのそれぞれに接続された薄膜トランジスタが、互いに隣接した二つのデータラインのそれぞれに接続されている、請求項３１に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が(1.5〜3)：1である、請求項３１に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
マルチ−ドメインＶＡモード液晶パネルが、
第１ガンマ曲線に基づく第１データ信号が供給される第１階調領域と、第２ガンマ曲線に基づく第２データ信号が供給される第２階調領域と、前記第２階調領域に接続された第３階調領域とを具備するサブ画素、
前記第１階調領域を駆動する第１薄膜トランジスタ、
前記第２階調領域と前記第３階調領域とを駆動する第２薄膜トランジスタ、
前記第１薄膜トランジスタと前記第２薄膜トランジスタとに接続され、それぞれに前記第１データ信号と前記第２データ信号とを供給するデータライン、
前記第１薄膜トランジスタを駆動する第１ゲートライン、及び、
前記第２薄膜トランジスタを駆動する第２ゲートライン、
を具備する、請求項３１に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
サブ画素のそれぞれでは、前記第１薄膜トランジスタに接続された第１階調領域が第１ゲートラインの上に位置し、前記第２薄膜トランジスタに接続された第２階調領域と第３階調領域とのいずれか一つ又は両方が同じ第１ゲートラインの下に位置し、
水平方向で隣接する二つのサブ画素の一方では、第２階調領域と第３階調領域とが第１ゲートラインの下に位置し、前記二つのサブ画素の他方では、第２階調領域と第３階調領域とが前記第１ゲートラインの上下に分かれて位置している、
請求項３５に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
同じサブ画素に含まれる第２階調領域と第３階調領域との間の面積比率が(1.5〜3)：1である、請求項３６に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
第１乃至第３階調領域のそれぞれがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１乃至第３階調領域のそれぞれの両辺が水平方向に対して対称に折れ曲がっている、請求項３５に記載のマルチ−ドメインＶＡモード液晶パネルの駆動方法。
マルチ−ドメインＶＡモード液晶パネル、
前記マルチ−ドメインＶＡモード液晶パネルのゲートラインを駆動するゲートドライバ、
第１ガンマ曲線に基づいて第１ガンマ電圧セットを生成する第１ガンマ電圧生成部、
第２ガンマ曲線に基づいて第２ガンマ電圧セットを生成する第２ガンマ電圧生成部、
水平同期期間ごとに前記第１ガンマ電圧セットと前記第２ガンマ電圧セットとのいずれか一つを選択して出力するスイッチ、
前記スイッチを介して供給されたガンマ電圧セットを用い、外部から入力されたデータ信号を水平同期期間ごとに、前記マルチ−ドメインＶＡモード液晶パネルのサブ画素の第１階調領域に供給されるべき第１データ信号、または前記サブ画素の第２階調領域に供給されるべき第２データ信号に変換して前記マルチ−ドメインＶＡモード液晶パネルのデータラインに供給するデータドライバ、及び、
前記ゲートドライバと前記データドライバとを制御するタイミングコントローラ、
を具備し、
前記マルチ−ドメインＶＡモード液晶パネルが、
それぞれが面積の異なる第１階調領域と第２階調領域とに分割された複数のサブ画素であり、水平方向で隣接した二つのサブ画素間では第１階調領域と第２階調領域とが上下方向で反対に配列された複数のサブ画素、
サブ画素の第１階調領域と第２階調領域とを独立に駆動する複数の薄膜トランジスタ、
前記薄膜トランジスタに接続され、サブ画素の第１階調領域には前記第１データ信号を供給し、サブ画素の第２階調領域には前記第２データ信号を供給する複数のデータライン、及び、
前記複数の薄膜トランジスタを水平同期期間単位で駆動する複数のゲートライン、
を具備し；
前記複数のゲートラインの一つが駆動されるとき、前記薄膜トランジスタがサブ画素の第１階調領域を駆動し、前記複数のゲートラインの別の一つが駆動されるとき、前記薄膜トランジスタが前記サブ画素の第２階調領域を駆動し；
サブ画素の第１階調領域と第２階調領域とがＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１階調領域と第２階調領域とのそれぞれの両辺が水平方向に対して対称に折れ曲がっている液晶表示装置。
前記複数のゲートラインの一つに接続された薄膜トランジスタがストレージラインの上下に位置した第１階調領域のそれぞれに接続され、
前記複数のゲートラインの別の一つに接続された薄膜トランジスタが同じストレージラインの上下に位置した第２階調領域のそれぞれに接続されている、
請求項３９に記載の液晶表示装置。
一つのサブ画素に含まれた第１階調領域と第２階調領域とのそれぞれに接続された薄膜トランジスタが、隣接した二つのデータラインのそれぞれに接続されている、請求項３９に記載の液晶表示装置。
同じサブ画素に含まれる第１階調領域と第２階調領域との間の面積比率が(1.5〜3)：1である、請求項３９に記載の液晶表示装置。
前記マルチ−ドメインＶＡモード液晶パネルが、
第１ガンマ曲線に基づく第１データ信号が供給される第１階調領域と、第２ガンマ曲線に基づく第２データ信号が供給される第２階調領域と、前記第２階調領域に接続された第３階調領域とを具備するサブ画素、
前記第１階調領域を駆動する第１薄膜トランジスタ、
前記第２階調領域と前記第３階調領域とを駆動する第２薄膜トランジスタ、
前記第１薄膜トランジスタと前記第２薄膜トランジスタとに接続され、それぞれに前記第１データ信号と前記第２データ信号とを供給するデータライン、
前記第１薄膜トランジスタを駆動する第１ゲートライン、及び、
前記第２薄膜トランジスタを駆動する第２ゲートライン、
を具備する、請求項３９に記載の液晶表示装置。
サブ画素のそれぞれでは、第１階調領域が第１ゲートラインの上に位置し、第２階調領域と第３階調領域とのいずれか一つ又は両方が同じ第１ゲートラインの下に位置し、
水平方向で隣接する二つのサブ画素の一方では第２階調領域と第３階調領域とが第１ゲートラインの下に位置し、前記二つのサブ画素の他方では第２階調領域と第３階調領域とが同じ第１ゲートラインの上下に分かれて位置している、
請求項４３に記載の液晶表示装置。
同じサブ画素に含まれる第２階調領域と第３階調領域との間の面積比率が(1.5〜3)：1である、請求項４４に記載の液晶表示装置。
第１乃至第３階調領域がＶ字形であり、各Ｖ字形の頂点が水平方向に配列され、第１乃至第３階調領域のそれぞれの両辺が水平方向に対して対称に折れ曲がっている、請求項４３に記載の液晶表示装置。